特開 2024-130378 基板処理装置、および半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024130378

(43)【公開日】2024-09-30

(54)【発明の名称】基板処理装置、および半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/306 20060101AFI20240920BHJP

   H10B 43/27 20230101ALI20240920BHJP

   H01L 21/336 20060101ALI20240920BHJP

   H01L 21/02 20060101ALI20240920BHJP

   C25D 11/32 20060101ALI20240920BHJP

【ＦＩ】

H01L21/306 A

H10B43/27

H01L29/78 371

H01L21/02 B

C25D11/32

H01L21/306 J

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2023040058

(22)【出願日】2023-03-14

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】100120031

【弁理士】

【氏名又は名称】宮嶋 学

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100118843

【弁理士】

【氏名又は名称】赤岡 明

(74)【代理人】

【識別番号】100124372

【弁理士】

【氏名又は名称】山ノ井 傑

(72)【発明者】

【氏名】北川 白馬

【テーマコード（参考）】

5F043

5F083

5F101

【Ｆターム（参考）】

5F043AA02

5F043BB03

5F043DD14

5F043EE03

5F043EE35

5F043EE36

5F043FF10

5F083EP18

5F083EP23

5F083EP33

5F083EP34

5F083EP76

5F083GA10

5F083GA27

5F083JA04

5F083JA05

5F083JA19

5F083JA36

5F083JA37

5F083JA39

5F083JA40

5F083JA56

5F083JA60

5F083KA01

5F083KA05

5F083KA11

5F083MA06

5F083MA16

5F083MA19

5F083PR40

5F083ZA01

5F101BA45

5F101BB05

5F101BD16

5F101BD22

5F101BD30

5F101BD34

5F101BH21

(57)【要約】

【課題】基板の表面にポーラス層を好適に形成可能な基板処理装置、および半導体装置の製造方法を提供する。
【解決手段】一の実施形態によれば、基板処理装置は、基板処理液を収容する処理槽を備える。前記装置はさらに、前記処理槽内で第１基板を保持するホルダを備える。前記装置はさらに、前記ホルダにより保持された前記第１基板の第１面にポーラス層を形成する陽極および陰極を備える。前記装置はさらに、前記基板処理液内に第１気泡を供給して、前記第１基板の前記第１面に前記第１気泡を供給する気泡供給部を備える。
【選択図】図４

【特許請求の範囲】

【請求項1】

基板処理液を収容する処理槽と、
前記処理槽内で第１基板を保持するホルダと、
前記ホルダにより保持された前記第１基板の第１面にポーラス層を形成する陽極および陰極と、
前記基板処理液内に第１気泡を供給して、前記第１基板の前記第１面に前記第１気泡を供給する気泡供給部と、
を備える基板処理装置。

【請求項2】

前記陽極および前記陰極は、陽極化成法により前記ポーラス層を形成する、請求項１に記載の基板処理装置。

【請求項3】

前記ホルダは、前記第１基板を前記陽極と前記陰極との間に保持する、請求項１に記載の基板処理装置。

【請求項4】

前記ホルダは、前記第１基板の前記第１面が前記陰極側を向き、前記第１基板の第２面が前記陽極側を向くように、前記第１基板を保持する、請求項１に記載の基板処理装置。

【請求項5】

前記ポーラス層は、前記第１基板の前記第１面に設けられた第1層をポーラス化することで形成される、請求項１に記載の基板処理装置。

【請求項6】

前記気泡供給部は、前記ポーラス層の形成時に発生し前記第１基板に付着した第２気泡を、前記第１気泡により前記第１基板から脱離させるように、前記第１気泡を供給する、請求項１に記載の基板処理装置。

【請求項7】

前記第２気泡は、前記第１気泡と合体または衝突することで、前記第１基板から脱離させる、請求項６に記載の基板処理装置。

【請求項8】

前記第２気泡は、水素ガスを含む、請求項６に記載の基板処理装置。

【請求項9】

前記第１気泡は、空気、水素ガス、窒素ガス、または希ガスを含む、請求項１に記載の基板処理装置。

【請求項10】

前記気泡供給部は、開口部を有する管を含み、前記管の前記開口部から前記基板処理液内に前記第１気泡を発生させる、請求項１に記載の基板処理装置。

【請求項11】

前記管は、前記処理槽内に配置されている、請求項１０に記載の基板処理装置。

【請求項12】

前記管は、前記ホルダに対し前記陰極側に配置されている、請求項１０に記載の基板処理装置。

【請求項13】

前記管は、前記ホルダにより保持された前記第１基板の下端付近の前記開口部から前記第１気泡を発生させる、請求項１０に記載の基板処理装置。

【請求項14】

前記気泡供給部は、前記第１気泡が前記基板処理液内を上昇することで前記第１基板の前記第１面に到達するように、前記基板処理液内に前記第１気泡を供給する、請求項１に記載の基板処理装置。

【請求項15】

前記気泡供給部は、前記第１基板の前記第１面に向かって前記第１気泡を吐出することで、前記第１基板の前記第１面に前記第１気泡を供給する、請求項１に記載の基板処理装置。

【請求項16】

基板処理液を処理槽内に収容し、
前記処理槽内でホルダにより第１基板を保持し、
前記ホルダにより保持された前記第１基板の第１面に、陽極および陰極によりポーラス層を形成する、
ことを含み、
前記ポーラス層は、気泡供給部から前記基板処理液内に第１気泡を供給して、前記第１基板の前記第１面に前記第１気泡を供給しながら形成される、半導体装置の製造方法。

【請求項17】

前記陽極および前記陰極は、陽極化成法により前記ポーラス層を形成する、請求項１６に記載の半導体装置の製造方法。

【請求項18】

前記ポーラス層は、前記第１基板の前記第１面に設けられた第1層をポーラス化することで形成される、請求項１６に記載の半導体装置の製造方法。

【請求項19】

前記第１基板を、前記ポーラス層を挟むように第２基板と貼り合わせることをさらに含む、請求項１６に記載の半導体装置の製造方法。

【請求項20】

前記第１基板上に前記ポーラス層の第１部分が残存し、前記第２基板上に前記ポーラス層の第２部分が残存するように、前記第１基板と前記第２基板とを分離することをさらに含む、請求項１９に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、基板処理装置、および半導体装置の製造方法に関する。

【背景技術】

【0002】

基板の表面にポーラス層を形成する際、種々の原因でポーラス層を好適に形成できない場合がある。例えば、液体中で基板の表面にポーラス層を形成する際、基板の表面に付着した気泡が、ポーラス層の形成を妨げる場合がある。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００１－００７３６２号公報

【特許文献2】特開２０２２－０６２９０９号公報

【特許文献3】特開２０１３－１１２８８０号公報

【特許文献4】特開２０２２－０３４８８１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

基板の表面にポーラス層を好適に形成可能な基板処理装置、および半導体装置の製造方法を提供する。

【課題を解決するための手段】

【0005】

一の実施形態によれば、基板処理装置は、基板処理液を収容する処理槽を備える。前記装置はさらに、前記処理槽内で第１基板を保持するホルダを備える。前記装置はさらに、前記ホルダにより保持された前記第１基板の第１面にポーラス層を形成する陽極および陰極を備える。前記装置はさらに、前記基板処理液内に第１気泡を供給して、前記第１基板の前記第１面に前記第１気泡を供給する気泡供給部を備える。

【図面の簡単な説明】

【0006】

【図1】第１実施形態の基板処理装置の構造を示す断面図(1/3)である。

【図2】第１実施形態の基板処理装置の構造を示す断面図(2/3)である。

【図3】第１実施形態の基板処理装置の構造を示す断面図(3/3)である。

【図4】第１実施形態の基板処理装置の構造を示す拡大断面図である。

【図5】第１実施形態のバブラ管の形状を示す斜視図である。

【図6】第１実施形態のバブラ管の形状を示す断面図である。

【図7】第１実施形態の比較例の基板処理装置の構造を示す断面図である。

【図8】第１実施形態と比較例とを比較するための断面図である。

【図9】第１実施形態の第１変形例の基板処理装置の構造を示す断面図である。

【図10】第１実施形態の第２変形例の基板処理装置の構造を示す断面図である。

【図11】第２実施形態の半導体装置の構造を示す断面図である。

【図12】第２実施形態の半導体装置の構造を示す拡大断面図である。

【図13】第２実施形態の半導体装置の製造方法を示す断面図(1/2)である。

【図14】第２実施形態の半導体装置の製造方法を示す断面図(2/2)である。

【図15】第２実施形態の半導体装置の製造方法の詳細を示す断面図(1/5)である。

【図16】第２実施形態の半導体装置の製造方法の詳細を示す断面図(2/5)である。

【図17】第２実施形態の半導体装置の製造方法の詳細を示す断面図(3/5)である。

【図18】第２実施形態の半導体装置の製造方法の詳細を示す断面図(4/5)である。

【図19】第２実施形態の半導体装置の製造方法の詳細を示す断面図(5/5)である。

【図20】第２実施形態の変形例の半導体装置の構造を示す断面図である。

【発明を実施するための形態】

【0007】

以下、本発明の実施形態を、図面を参照して説明する。図１～図２０において、同一の構成には同一の符号を付し、重複する説明は省略する。

【0008】

（第１実施形態）
図１～図３は、第１実施形態の基板処理装置１０１の構造を示す断面図である。

【0009】

基板処理装置１０１は、基板Ｗを処理する装置であり、例えば、陽極化成法により基板Ｗの表面にポーラス層を形成する陽極化成装置である。図１および図２は、基板処理装置１０１の異なる縦断面を示している。図３は、基板処理装置１０１の一部分を詳細に示している。

【0010】

図１～図３は、互いに垂直なＸ方向、Ｙ方向、およびＺ方向を示している。この明細書では、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。さらに、Ｚ方向に平行な方向を上下方向として取り扱い、Ｚ方向に垂直な方向を水平方向として取り扱う。－Ｚ方向は、重力方向と一致していてもよいし、重力方向とは一致していなくてもよい。

【0011】

基板処理装置１０１は、外容器１１１と、内容器１１２と、隔壁１１３と、下部ホルダ１２１と、搬送ロボット１２２と、複数の加圧アーム１２３と、電極１３１と、電極１３２と、電気回路１３３と、切替回路１３４とを備えている。搬送ロボット１２２は、上部ホルダ１２２ａと、吊り下げユニット１２２ｂと、移動機構１２２ｃとを備え、上部ホルダ１２２ａは、上側ホルダ１４１と、左側ホルダ１４２と、右側ホルダ１４３と、複数の懸垂アーム１４４と、係止バー１４５とを備えている。下部ホルダ１２１、上側ホルダ１４１、左側ホルダ１４２、右側ホルダ１４３はそれぞれ、弾性部材１２１ａ、１４１ａ、１４２ａ、１４３ａを備えている。

【0012】

図１および図２に示すように、外容器１１１内には内容器１１２が配置されており、内容器１１２内には隔壁１１３が配置されている。その結果、内容器１１２は、隔壁１１３内の内槽Ｔ１と、隔壁１１３と内容器１１２との間の外槽Ｔ２と、を含む貯留槽Ｔを形成している。貯留槽Ｔは、電解質溶液を貯留している。電解質溶液は、不図示の秤量槽から内槽Ｔ１に供給され、隔壁１１３の上方を通って内槽Ｔ１から溢れた電解質溶液は、外槽Ｔ２で回収される。内槽Ｔ１は、複数の基板Ｗを収容可能である。これらの基板Ｗの平面形状は、例えば円形または四角形である。図１に例示する基板Ｗの平面形状は、四角形となっている。貯留槽Ｔ、電解質溶液、および基板Ｗはそれぞれ、処理槽、基板処理液、および第１基板の例である。

【0013】

下部ホルダ１２１は、内槽Ｔ１内に配置されている。下部ホルダ１２１は、搬送ロボット１２２の上部ホルダ１２２ａと共に、内槽Ｔ１内で複数の基板Ｗを保持する。上部ホルダ１２２ａは、図３に示すように、上側ホルダ１４１と、左側ホルダ１４２と、右側ホルダ１４３とを備えている。各基板Ｗは、下部ホルダ１２１、上側ホルダ１４１、左側ホルダ１４２、および右側ホルダ１４３により挟まれて保持される。各基板Ｗは、弾性部材１２１ａ、１４１ａ、１４２ａ、１４３ａと接するようにして、下部ホルダ１２１、上側ホルダ１４１、左側ホルダ１４２、および右側ホルダ１４３により保持される。

【0014】

搬送ロボット１２２は、上部ホルダ１２２ａと、上部ホルダ１２２ａを吊り下げる吊り下げユニット１２２ｂと、吊り下げユニット１２２ｂを移動させる移動機構１２２ｃとを備えている。搬送ロボット１２２は、吊り下げユニット１２２ｂおよび移動機構１２２ｃにより、上部ホルダ１２２ａを上下方向および水平方向に移動させることができる。吊り下げユニット１２２ｂは、懸垂アーム１４４および係止バー１４５を用いて、上側ホルダ１４１、左側ホルダ１４２、および右側ホルダ１４３を移動させることができる。

【0015】

加圧アーム１２３は、上側ホルダ１４１を下向きに押圧する。これにより、下部ホルダ１２１は、左側ホルダ１４２および右側ホルダ１４３を介して、上側ホルダ１４１により押圧される。

【0016】

電極１３１、１３２は、内槽Ｔ１内に配置されており、下部ホルダ１２１および上部ホルダ１２２ａにより保持されている各基板Ｗを電気的に処理するために使用される。各基板Ｗは、下部ホルダ１２１および上部ホルダ１２２ａにより、内槽Ｔ１内で電極１３１と電極１３２との間に保持される。電極１３１、１３２は、下部ホルダ１２１および上部ホルダ１２２ａにより保持されている複数の基板Ｗを同時に処理することができる（バッチ処理）。例えば、電極１３１が陽極で、電極１３２が陰極の場合には、各基板Ｗの電極１３２側の面に陽極化成法によりポーラス層を形成することができる。各基板Ｗの電極１３２側の面は、第１面の例であり、各基板Ｗの電極１３１側の面は、第２面の例である。各基板Ｗは、前者の面が電極１３２側を向き、後者の面が電極１３１側を向くように、下部ホルダ１２１および上部ホルダ１２２ａにより保持される。

【0017】

電気回路１３３は、電極１３１と電極１３２とに電圧を印加する。電気回路１３３は例えば、電極１３１と電極１３２とに直流（ＤＣ）電圧を印加する直流電源を備えている。

【0018】

切替回路１３４は、電気回路１３３と電極１３１、１３２との間に配置されている。切替回路１３４は例えば、電気回路１３３から印加された直流電圧の極性を所定の周期で切り替えることができる。

【0019】

図４は、第１実施形態の基板処理装置１０１の構造を示す拡大断面図である。

【0020】

図４は、上述の内容器１１２、電極１３１、電極１３２、電気回路１３３、および貯留槽Ｔ（内槽Ｔ１）を示している。基板処理装置１０１はさらに、図４に示すように、ホルダ１５１と、バブラ管１５２と、電解液供給部１５３と、ガス供給部１５４と、制御部１５５とを備えている。バブラ管１５２は、複数の開口部１５２ａを備えている。図４は、これらの開口部１５２ａのうちの１つを示している。バブラ管１５２およびガス供給部１５４は、気泡供給部の例であり、バブラ管１５２は、管の例である。

【0021】

図４はさらに、内槽Ｔ１に収容された電解液Ｌを示している。電解液Ｌは、上述の電解質溶液に相当する。電解液Ｌは例えば、ＨＦ（フッ化水素）水溶液である。

【0022】

ホルダ１５１は、上述の下部ホルダ１２１および上部ホルダ１２２ａにより構成されており、内槽Ｔ１内で複数の基板Ｗを保持する。図４は、これらの基板Ｗのうちの１つを示している。図１に例示する基板Ｗは、四角形の平面形状を有するのに対し、図４に例示する基板Ｗは、円形の平面形状を有している。図４に例示する基板Ｗは例えば、Ｓｉ（シリコン）ウェハなどの半導体ウェハである。

【0023】

図４では、電極１３１が陽極であり、電極１３２が陰極であり、各基板Ｗの電極１３２側の面に陽極化成法によりポーラス層が形成される。ポーラス層は例えば、各基板Ｗの電極１３２側の面にあらかじめ形成された材料層をポーラス化することで形成される。材料層がポリシリコン層（半導体層）の場合には、ポーラス層はポーラスポリシリコン層（ポーラス半導体層）となる。材料層は、第１層の例である。一方、ポーラス層は例えば、各基板Ｗの電極１３２側の面付近で、各基板Ｗの一部をポーラス化することで、各基板Ｗ内に形成されてもよい。

【0024】

本実施形態では、ポーラス層を形成する際の陽極化成反応によりガスが発生し、このガスを含む気泡が電解液Ｌ内に発生する。このガスは、例えばＨ_２（水素）ガスである。陽極化成反応により発生した気泡が、図４に示すように基板Ｗに付着すると、この気泡が、ポーラス層の形成を妨げるおそれがある。理由は、この気泡が、上記材料層と電解液Ｌとの接触を妨げ、陽極化成反応を阻害するためと考えられる。その結果、ポーラス層の膜厚や空隙率（porosity）の面内均一性が悪化するおそれがある。この気泡は、第２気泡の例である。

【0025】

バブラ管１５２は、バブリング用の管であり、各開口部１５２ａから電解液Ｌ内に気泡を発生させて、各基板Ｗの電極１３２側の面にこの気泡を供給する。図４に示すバブラ管１５２は、内槽Ｔ１内に配置されており、ホルダ１５１に対し電極１３２側に配置されている。そのため、図４に示すバブラ管１５２は、ホルダ１５１と電極１３２との間に配置されている。バブラ管１５２から発生する気泡は、図４では符号Ｂで示されている。バブラ管１５２から発生する気泡は、例えば空気、Ｈ_２ガス、Ｎ_２（窒素）ガス、または希ガスを含んでいる。希ガスは、例えばＡｒ（アルゴン）ガスである。この気泡は、第１気泡の例である。

【0026】

図４では、基板Ｗの電極１３２側の面が、＋Ｙ方向を向いており、基板Ｗの電極１３１側の面が、－Ｙ方向を向いている。さらには、バブラ管１５２が、Ｘ方向に延びており、開口部１５２ａが、＋Ｚ方向（すなわち上）を向いている。図４では、バブラ管１５２やその開口部１５２ａが、基板Ｗの上端および下端のうち、基板Ｗの下端付近に配置されている。そのため、開口部１５２ａから電解液Ｌ内に供給された気泡は、電解液Ｌ内を上昇することで、基板Ｗの電極１３２側の面に到達する。本実施形態によれば、陽極化成反応により発生し基板Ｗに付着した気泡を、バブラ管１５２からの気泡により、基板Ｗから脱離させることが可能となる。

【0027】

基板Ｗに付着した気泡は、例えば、バブラ管１５２からの気泡と合体することで、基板Ｗから脱離する。この場合、合体後の気泡は、合体前の気泡よりも浮力が大きくなり、浮力により基板Ｗから脱離して、電解液Ｌの液面に到達すると考えられる。また、基板Ｗに付着した気泡は、例えば、バブラ管１５２からの気泡と衝突することで、基板Ｗから脱離する。この場合、基板Ｗに付着した気泡は、ビリヤードの玉のようにバブラ管１５２からの気泡により弾かれ、これにより基板Ｗから脱離して、電解液Ｌの液面に到達すると考えられる。なお、基板Ｗから気泡が脱離するメカニズムは、合体および衝突のいずれでもよいし、その他のメカニズムでもよい。

【0028】

本実施形態の基板処理装置１０１は、バブラ管１５２から電解液Ｌ内に気泡を供給しながら、電極１３１、１３２によりポーラス層を形成する。これにより、ポーラス層の形成時に発生し基板Ｗに付着した気泡を、バブラ管１５２からの気泡により、基板Ｗから脱離させることが可能となる。

【0029】

電解液供給部１５３は、貯留槽Ｔ内に電解液Ｌを供給する。本実施形態の電解液供給部１５３は、貯留槽Ｔから排出された電解液Ｌを再び貯留槽Ｔ内に供給することで、基板処理装置１０１内で電解液Ｌを循環させる。本実施形態では、電解液Ｌに、界面活性剤やアルコール（例：ＩＰＡ）などの添加剤を添加しない。理由は、基板Ｗに付着した気泡を、添加剤の作用によらず、バブラ管１５２からの気泡により、基板Ｗから脱離させることが可能であるからである。

【0030】

ガス供給部１５４は、バブラ管１５２にガスを供給することで、バブラ管１５２から気泡を発生させる。このガスは例えば、電解液Ｌへの溶解度が低いことが望ましい。これにより、ガスが電解液Ｌに溶けてしまうことを抑制することが可能となる。また、このガスは例えば、陽極化成反応により発生するガスとの親和性が高くても低くてもよい。親和性を高くすることで、気泡同士の合体を起こしやすくすることが可能となる。親和性を低くすることで、気泡同士の衝突を起こしやすくすることが可能となる。

【0031】

制御部１５５は、基板処理装置１０１の種々の動作を制御する。例えば、制御部１５５は、電気回路１３３、ホルダ１５１、電解液供給部１５３、ガス供給部１５４などの動作を制御して、陽極化成法を実施する。

【0032】

図５は、第１実施形態のバブラ管１５２の形状を示す斜視図である。

【0033】

図５は、Ｘ方向に延びるバブラ管１５２と、バブラ管１５２に設けられた複数の開口部１５２ａとを示している。バブラ管１５２は、Ｘ方向以外の方向に延びていてもよい。また、バブラ管１５２の開口部１５２ａの個数は、いくつでもよい。また、バブラ管１５２の各開口部１５２ａは、＋Ｚ方向以外の方向を向いていてもよいし、円形以外の形状を有していてもよい。また、バブラ管１５２は、内槽Ｔ１内を移動可能な開口部１５２ａを有していてもよいし、内槽Ｔ１内で開閉可能な開口部１５２ａを有していてもよい。また、バブラ管１５２は、内容器１１２、隔壁１１３、またはホルダ１５１の一部となっていてもよい。

【0034】

図６は、第１実施形態のバブラ管１５２の形状を示す断面図である。

【0035】

図６は、図５と同様に、Ｘ方向に延びるバブラ管１５２と、バブラ管１５２に設けられた複数の開口部１５２ａとを示している。これらの開口部１５２ａは、同じ基板Ｗの異なる箇所に気泡を供給するために使用される。なお、１枚の基板Ｗに気泡を供給する開口部１５２ａの個数は、いくつでもよい。また、本実施形態の基板処理装置１０１は、Ｎ枚の基板ＷにＮ本のバブラ管１５２で気泡を供給してもよいし、Ｎ枚の基板Ｗに１本のバブラ管１５２で気泡を供給してもよい（Ｎは２以上の整数）。

【0036】

図７は、第１実施形態の比較例の基板処理装置１０１の構造を示す断面図である。

【0037】

比較例の基板処理装置１０１（図７）は、第１実施形態の基板処理装置１０１（図４）と同様の構造を有しているが、バブラ管１５２やガス供給部１５４は備えていない。そのため、図７では、陽極化成反応中の基板Ｗの表面に、陽極化成反応により発生した多数の気泡が付着している。

【0038】

図８は、第１実施形態と比較例とを比較するための断面図である。

【0039】

図８(ａ)は、比較例において、基板Ｗと、基板Ｗの表面に形成されたポーラス層ＰＬとを示している。図８(ａ)のポーラス層ＰＬは、基板Ｗの一部をポーラス化することで、基板Ｗ内に形成されている。図８(ａ)では、陽極化成反応により発生した気泡が、基板Ｗの表面に付着している。この気泡は、基板Ｗと電解液Ｌとの接触を妨げ、陽極化成反応を阻害する。その結果、図８(ａ)に示すように、ポーラス層ＰＬの膜厚や空隙率の面内均一性が悪化してしまう。

【0040】

図８(ｂ)は、第１実施形態において、基板Ｗと、基板Ｗの表面に形成されたポーラス層ＰＬとを示している。図８(ｂ)のポーラス層ＰＬも、基板Ｗの一部をポーラス化することで、基板Ｗ内に形成されている。本実施形態では、バブラ管１５２が、各開口部１５２ａから電解液Ｌ内に気泡を発生させて、基板Ｗの表面にこの気泡を供給する。よって、本実施形態によれば、陽極化成反応により発生し基板Ｗに付着した気泡を、バブラ管１５２からの気泡により、基板Ｗから脱離させることが可能となる。これにより、図８(ｂ)に示すように、ポーラス層ＰＬの膜厚や空隙率の面内均一性を向上させることが可能となる。

【0041】

なお、図８(ａ)および図８(ｂ)を参照して説明した内容は、ポーラス層ＰＬが、基板Ｗの表面にあらかじめ形成された材料層をポーラス化することで形成される場合にも適用可能である。

【0042】

図９は、第１実施形態の第１変形例の基板処理装置１０１の構造を示す断面図である。

【0043】

本変形例の基板処理装置１０１は、バブラ管１５２の代わりに、気泡生成部１５６を備えている。本変形例の気泡生成部１５６およびガス供給部１５４は、気泡供給部の例である。

【0044】

気泡生成部１５６は、バブラ管１５２と同様に、電解液Ｌ内に気泡を発生させて、基板Ｗの電極１３２側の面にこの気泡を供給する。この気泡は、例えば空気、Ｈ_２ガス、Ｎ_２ガス、または希ガスを含んでいる。気泡生成部１５６は例えば、管とは異なる形状を有し、気泡を発生させる開口部を有する部材である。

【0045】

図９では、気泡生成部１５６から電解液Ｌ内に供給された気泡が、電解液Ｌ内を上昇することで、基板Ｗの電極１３２側の面に到達する。本変形例によれば、陽極化成反応により発生し基板Ｗに付着した気泡を、気泡生成部１５６からの気泡により、基板Ｗから脱離させることが可能となる。

【0046】

図１０は、第１実施形態の第２変形例の基板処理装置１０１の構造を示す断面図である。

【0047】

本変形例の基板処理装置１０１は、バブラ管１５２の代わりに、気泡吐出部１５７を備えている。本変形例の気泡吐出部１５７およびガス供給部１５４は、気泡供給部の例である。

【0048】

気泡吐出部１５７は、基板Ｗの電極１３２側の面に向かって気泡を吐出することで、基板Ｗの電極１３２側の面に気泡を供給する。この気泡は、例えば空気、Ｈ_２ガス、Ｎ_２ガス、または希ガスを含んでいる。気泡吐出部１５７は例えば、気泡を吐出するノズルである。

【0049】

本変形例によれば、陽極化成反応により発生し基板Ｗに付着した気泡を、気泡吐出部１５７からの気泡により、基板Ｗから脱離させることが可能となる。本変形例によれば、この気泡を、浮力の代わりに吐出により、基板Ｗに到達させることが可能となる。これにより、気泡吐出部１５７を、基板Ｗの下端付近以外に配置することが可能となる。

【0050】

以上のように、本実施形態の基板処理装置１０１は、バブラ管１５２などから電解液Ｌ内に気泡を発生させて、基板Ｗの表面にこの気泡を供給する。よって、本実施形態によれば、基板Ｗの表面にポーラス層ＰＬを好適に形成することが可能となる。例えば、陽極化成反応により発生し基板Ｗに付着した気泡を、バブラ管１５２などからの気泡により、基板Ｗから脱離させることが可能となる。これにより、ポーラス層ＰＬの膜厚や空隙率の面内均一性を向上させることが可能となる。

【0051】

（第２実施形態）
図１１は、第２実施形態の半導体装置の構造を示す断面図である。図１１の半導体装置は、例えば３次元フラッシュメモリである。

【0052】

図１１の半導体装置は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路を含む回路領域１と、メモリセルアレイを含むアレイ領域２とを備えている。メモリセルアレイは、データを記憶する複数のメモリセルを備え、ＣＭＯＳ回路は、メモリセルアレイの動作を制御する周辺回路を備えている。図１１の半導体装置は例えば、後述するように、回路領域１を含む回路ウェハと、アレイ領域２を含むアレイウェハとを貼り合わせることで製造される。符号Ｓは、回路領域１とアレイ領域２との貼合面を示している。

【0053】

図１１において、回路領域１は、基板１１と、トランジスタ１２と、層間絶縁膜１３と、複数のコンタクトプラグ１４と、複数の配線を含む配線層１５と、ビアプラグ１６と、金属パッド１７とを備えている。図１１は、配線層１５内の複数の配線のうちの３本と、これらの配線下に設けられた３つのコンタクトプラグ１４とを示している。基板１１は、第２基板の例である。

【0054】

図１１において、アレイ領域２は、層間絶縁膜２１と、金属パッド２２と、ビアプラグ２３と、複数の配線を含む配線層２４と、複数のコンタクトプラグ２５と、積層膜２６と、複数の柱状部２７と、ソース層２８と、絶縁膜２９とを備えている。図１１は、配線層２４内の複数の配線のうちの１本と、この配線上に設けられた３つのコンタクトプラグ２５および３つの柱状部２７とを示している。

【0055】

さらに、積層膜２６は、図１１に示すように、複数の電極層３１と、複数の絶縁層３２とを含んでいる。各柱状部２７は、メモリ絶縁膜３３と、チャネル半導体層３４と、コア絶縁膜３５と、コア半導体層３６とを含んでいる。ソース層２８は、半導体層３７と、金属層３８とを含んでいる。

【0056】

以下、図１１を参照して、本実施形態の半導体装置の構造を説明する。

【0057】

基板１１は例えば、Ｓｉ基板などの半導体基板である。トランジスタ１２は、基板１１上に順に形成されたゲート絶縁膜１２ａおよびゲート電極１２ｂと、基板１１内に形成された不図示のソース拡散層およびドレイン拡散層とを備えている。トランジスタ１２は例えば、上述のＣＭＯＳ回路を構成している。層間絶縁膜１３は、基板１１上に、トランジスタ１２を覆うように形成されている。層間絶縁膜１３は例えば、ＳｉＯ_２膜（シリコン酸化膜）、または、ＳｉＯ_２膜とその他の絶縁膜とを含む積層膜である。

【0058】

コンタクトプラグ１４、配線層１５、ビアプラグ１６、および金属パッド１７は、層間絶縁膜１３内に形成されている。具体的には、コンタクトプラグ１４は、基板１１上や、トランジスタ１２のゲート電極１２ｂ上に配置されている。図１１では、基板１１上のコンタクトプラグ１４が、トランジスタ１２の不図示のソース拡散層およびドレイン拡散層上に設けられている。配線層１５は、コンタクトプラグ１４上に配置され、ビアプラグ１６は、配線層１５上に配置されている。金属パッド１７は、基板１１の上方において、ビアプラグ１６上に配置されている。金属パッド１７は例えば、Ｃｕ（銅）層を含む金属層である。

【0059】

層間絶縁膜２１は、層間絶縁膜１３上に形成されている。層間絶縁膜２１は例えば、ＳｉＯ_２膜、または、ＳｉＯ_２膜とその他の絶縁膜とを含む積層膜である。

【0060】

金属パッド２２、ビアプラグ２３、配線層２４、およびコンタクトプラグ２５は、層間絶縁膜２１内に形成されている。具体的には、金属パッド２２は、基板１１の上方において、金属パッド１７上に配置されている。金属パッド２２は例えば、Ｃｕ層を含む金属層である。ビアプラグ２３は、金属パッド２２上に配置され、配線層２４は、ビアプラグ２３上に配置されている。図１１は、配線層２４内の複数の配線のうちの１本を示しており、この配線は、例えばビット線として機能する。コンタクトプラグ２５は、配線層２４上に配置されている。

【0061】

積層膜２６は、層間絶縁膜２１上に設けられており、Ｚ方向に交互に積層された複数の電極層３１および複数の絶縁層３２を含んでいる。電極層３１は例えば、Ｗ（タングステン）層を含む金属層であり、ワード線として機能する。絶縁層３２は例えば、ＳｉＯ_２膜である。

【0062】

各柱状部２７は、積層膜２６内に設けられており、メモリ絶縁膜３３、チャネル半導体層３４、コア絶縁膜３５、およびコア半導体層３６を含んでいる。メモリ絶縁膜３３は、積層膜２６の側面に形成されており、Ｚ方向に延びる管状の形状を有している。チャネル半導体層３４は、メモリ絶縁膜３３の側面に形成されており、Ｚ方向に延びる管状の形状を有している。コア絶縁膜３５とコア半導体層３６は、チャネル半導体層３４の側面に形成されており、Ｚ方向に延びる棒状の形状を有している。具体的には、コア半導体層３６がコンタクトプラグ２５上に配置されており、コア絶縁膜３５がコア半導体層３６上に配置されている。

【0063】

メモリ絶縁膜３３は、後述するように、例えばブロック絶縁膜、電荷蓄積層、およびトンネル絶縁膜を順に含んでいる。ブロック絶縁膜は、例えばＳｉＯ_２膜である。電荷蓄積層は、例えばＳｉＮ膜（シリコン窒化膜）である。トンネル絶縁膜は、例えばＳｉＯ_２膜またはＳｉＯＮ膜（シリコン酸窒化膜）である。チャネル半導体層３４は、例えばポリシリコン層である。コア絶縁膜３５は、例えばＳｉＯ_２膜である。コア半導体層３６は、例えばポリシリコン層である。上述のメモリセルアレイ内の各メモリセルは、チャネル半導体層３４、電荷蓄積層、電極層３１などにより構成されている。

【0064】

各柱状部２７内のチャネル半導体層３４およびコア半導体層３６は、コンタクトプラグ２５、配線層２４、およびビアプラグ２３を介して金属パッド２２に電気的に接続されている。よって、アレイ領域２内のメモリセルアレイは、金属パッド２２や金属パッド１７を介して、回路領域１内の周辺回路と電気的に接続されている。これにより、メモリセルアレイの動作を周辺回路により制御することが可能となる。

【0065】

ソース層２８は、積層膜２６および柱状部２７上に順に形成された半導体層３７および金属層３８を含んでおり、ソース線として機能する。本実施形態では、各柱状部２７のチャネル半導体層３４がメモリ絶縁膜３３から露出しており、半導体層３７がチャネル半導体層３４上に直接形成されている。さらには、金属層３８が半導体層３７上に直接形成されている。よって、ソース層２８が、各柱状部２７のチャネル半導体層３４およびコア半導体層３６に電気的に接続されている。半導体層３７は例えば、ポリシリコン層である。金属層３８は例えば、Ｗ層、Ｃｕ層、またはＡｌ（アルミニウム）層を含んでいる。

【0066】

絶縁膜２９は、ソース層２８上に形成されている。絶縁膜２９は例えば、ＳｉＯ_２膜である。

【0067】

図１２は、第２実施形態の半導体装置の構造を示す拡大断面図である。

【0068】

図１２は、積層膜２６内に含まれる３つの電極層３１および３つの絶縁層３２と、積層膜２６内に設けられた１つの柱状部２７とを示している。この柱状部２７内のメモリ絶縁膜３３は、上述のように、積層膜２６の側面に順に形成されたブロック絶縁膜３３ａ、電荷蓄積層３３ｂ、およびトンネル絶縁膜３３ｃを含んでいる。ブロック絶縁膜３３ａは、例えばＳｉＯ_２膜である。電荷蓄積層３３ｂは、例えばＳｉＮ膜である。トンネル絶縁膜３３ｃは、例えばＳｉＯ_２膜またはＳｉＯＮ膜である。

【0069】

一方、各電極層３１は、バリアメタル層３１ａと、電極材層３１ｂとを含んでいる。バリアメタル層３１ａは、例えばＴｉＮ膜（チタン窒化膜）である。電極材層３１ｂは、例えばＷ層である。本実施形態の各電極層３１は、図１２に示すように、ブロック絶縁膜３９を介して、上部の絶縁層３２の下面、下部の絶縁層３２の上面、およびブロック絶縁膜３３ａの側面に形成されている。ブロック絶縁膜３９は例えば、Ａｌ_２Ｏ_３膜（アルミニウム酸化膜）であり、ブロック絶縁膜３３ａと共に各メモリセルのブロック絶縁膜として機能する。

【0070】

図１３および図１４は、第２実施形態の半導体装置の製造方法を示す断面図である。本実施形態の半導体装置は、後述する回路ウェハＷ１とアレイウェハＷ２とを貼り合わせることで製造される。回路ウェハＷ１は、回路領域１を製造するために用いられ、アレイウェハＷ２は、アレイ領域２を製造するために用いられる。回路ウェハＷ１とアレイウェハＷ２は、円盤状の形状を有している。

【0071】

まず、アレイウェハＷ２用の基板４１を用意する（図１３(ａ)）。基板４１は例えば、Ｓｉ基板などの半導体基板である。基板４１は、第１実施形態の基板Ｗに相当する。基板４１は、第１基板の例である。

【0072】

次に、基板４１上にポーラス層（多孔質層）４２を形成する（図１３(ｂ)）。ポーラス層４２は例えば、ポーラスポリシリコン層などのポーラス半導体層である。ポーラス層４２は例えば、ポーラス層４２を形成するための材料層を基板４１上に形成し、材料層に空孔を形成することで形成される。すなわち、ポーラス層４２は、材料層をポーラス化（多孔質化）することで形成される。材料層がポリシリコン層（半導体層）の場合には、ポーラス層４２はポーラスポリシリコン層（ポーラス半導体層）となる。材料層のポーラス化は例えば、上述の基板処理装置１０１内に、材料層が形成された基板４１をセットし、材料層に陽極化成法を適用することで行われる。これにより、材料層が陽極化成法によりポーラス層４２に変化する。材料層は、第１層の例である。なお、ポーラス層４２は、基板４１内に形成されてもよいし、基板４１上に他の層を介して形成されてもよい。

【0073】

次に、ポーラス層４２上にキャップ絶縁膜４３を形成する（図１３(ｃ)）。キャップ絶縁膜４３は、ポーラス層４２上に形成された絶縁膜４３ａと、絶縁膜４３ａ上に形成された絶縁膜４３ｂとを含んでいる。絶縁膜４３ａは例えば、ＳｉＯ_２膜である。絶縁膜４３ｂは例えば、ＳｉＮ膜である。

【0074】

次に、キャップ絶縁膜４３上に絶縁膜４４を形成する（図１４(ａ)）。絶縁膜４４は、例えばＳｉＯ_２膜である。

【0075】

次に、絶縁膜４４上に積層膜２６および層間絶縁膜２１を順に形成する（図１４(ｂ)および図１４(ｃ)）。積層膜２６および層間絶縁膜２１の詳細は、図１１を参照して前述した通りである。図１４(ｂ)および図１４(ｃ)は、積層膜２６および層間絶縁膜２１の構造を、模式的に示している。図１４(ｂ)および図１４(ｃ)に示す工程や、その後の工程については、図１５～図１９を参照して後述する。

【0076】

図１５～図１９は、第２実施形態の半導体装置の製造方法の詳細を示す断面図である。

【0077】

図１５(ａ)～図１６(ｂ)は、図１４(ｂ)および図１４(ｃ)に示す工程の詳細を示している。まず、キャップ絶縁膜４３上に絶縁膜４４を形成し、絶縁膜４４上に積層膜２６’を形成する（図１５(ａ)）。積層膜２６’は、リプレイス処理により積層膜２６を形成するための膜である。積層膜２６’は、複数の犠牲層３１’と複数の絶縁層３２とを交互に含むように形成される。犠牲層３１’は、例えばＳｉＮ膜である。

【0078】

次に、積層膜２６’および絶縁膜４４を貫通する複数のメモリホールＨ１を形成し、各メモリホールＨ１内にメモリ絶縁膜３３、チャネル半導体層３４、およびコア絶縁膜３５を順に形成する（図１５(ａ)）。その結果、これらのメモリホールＨ１内に、Ｚ方向に延びる複数の柱状部２７が形成される。メモリ絶縁膜３３は、各メモリホールＨ１内にブロック絶縁膜３３ａ、電荷蓄積層３３ｂ、およびトンネル絶縁膜３３ｃを順に形成することで形成される（図１２参照）。

【0079】

次に、積層膜２６’および柱状部２７上に絶縁膜４５を形成する（図１５(ａ)）。絶縁膜４５は、例えばＳｉＯ_２膜である。

【0080】

次に、絶縁膜４５および積層膜２６’を貫通するスリット（図示せず）を形成し、スリットを用いたウェットエッチングにより犠牲層３１’を除去する（図１５(ｂ)）。その結果、積層膜２６’内の絶縁層３２間に複数の空洞Ｈ２が形成される。

【0081】

次に、スリットからこれらの空洞Ｈ２内に複数の電極層３１を形成する（図１６(ａ)）。その結果、複数の電極層３１と複数の絶縁層３２とを交互に含む積層膜２６が、絶縁膜４４と絶縁膜４５との間に形成される（リプレイス処理）。さらに、基板４１の上方に、上記複数の柱状部２７が積層膜２６を貫通する構造が形成される。なお、各空洞Ｈ２内に電極層３１を形成する際には、各空洞Ｈ２内にブロック絶縁膜３９、バリアメタル層３１ａ、および電極材層３１ｂが順に形成される（図１２参照）。

【0082】

次に、絶縁膜４５を除去し、各柱状部２７内のコア絶縁膜３５の一部を除去し、コア絶縁膜３５の一部が除去された領域にコア半導体層３６を埋め込む（図１６(ｂ)）。その結果、各柱状部２７は、メモリ絶縁膜３３、チャネル半導体層３４、コア絶縁膜３５、およびコア半導体層３６を含む構造に加工される。

【0083】

次に、積層膜２６および柱状部２７上に層間絶縁膜２１、金属パッド２２、ビアプラグ２３、配線層２４、および複数のコンタクトプラグ２５を形成する（図１６(ｂ)）。この際、これらのコンタクトプラグ２５は、それぞれ対応する柱状部２７のコア半導体層３６上に形成され、配線層２４、ビアプラグ２３、および金属パッド２２は、これらのコンタクトプラグ２５上に順に形成される。なお、図１６(ｂ)は、図１４(ｃ)に示す状態と同じ状態を示している。

【0084】

図１７(ａ)は、回路ウェハＷ１とアレイウェハＷ２とを貼り合わせる工程（貼合工程）を示している。図１７(ａ)に示す回路ウェハＷ１は、基板１１を用意し、基板１１上にトランジスタ１２、層間絶縁膜１３、複数のコンタクトプラグ１４、配線層１５、ビアプラグ１６、および金属パッド１７を形成することで製造される（図１１参照）。この際、トランジスタ１２は基板１１上に形成され、これらのコンタクトプラグ１４は、基板１１上やトランジスタ１２上に形成される。さらに、配線層１５、ビアプラグ１６、および金属パッド１７は、これらのコンタクトプラグ１４上に順に形成される。

【0085】

次に、アレイウェハＷ２の向きを反転させ、回路ウェハＷ１とアレイウェハＷ２とを機械的圧力により貼り合わせる（図１７(ａ)）。その結果、層間絶縁膜１３と層間絶縁膜２１が接着される。次に、回路ウェハＷ１とアレイウェハＷ２とをアニールする（図１７(ａ)）。その結果、金属パッド１７と金属パッド２２が接合される。こうして、基板１１と基板４１とが、層間絶縁膜１３、２１、積層膜２６、絶縁膜４４、キャップ絶縁膜４３、およびポーラス層４２を挟むように貼り合わされ、基板１１の上方に基板４１が積層される。各金属パッド２２は、対応する金属パッド１７上に配置される。

【0086】

次に、ブレードやウォータージェットにより、アレイウェハＷ２に対し物理的な力Ｆを加える（図１７(ｂ)）。例えば、ポーラス層４２の断面に力Ｆを加える。その結果、ポーラス層４２が破断される。これにより、基板１１と基板４１とを分離することができる（図１８(ａ)）。図１７(ａ)および図１８(ａ)では、ポーラス層４２の断面に力Ｆが加えられ、ポーラス層４２が破断されたため、基板１１と基板４１とが、ポーラス層４２の位置で分離されている。その結果、ポーラス層４２の一部が基板４１の表面に残存しており、ポーラス層４２の残部が基板１１の表面に残存している。さらに、上述のメモリセルアレイやＣＭＯＳ回路も、基板１１の表面に残存している。ポーラス層４２は、基板４１側の部分と、基板１１側の部分とに分割されている。前者の部分は第１部分の例であり、後者の部分は第２部分の例である。ポーラス層４２は、基板４１を基板１１から分離（剥離）するための分離層（剥離層）として機能する。

【0087】

本実施形態のポーラス層４２は、多数のボイドを含んでいるため、割れやすくなっている。よって、ポーラス層４２に力Ｆを加えることで、ポーラス層４２を破断させることができる。なお、基板１１と基板４１は、ポーラス層４２の代わりにまたはポーラス層４２と共に、ポーラス層４２以外の材料（例えばキャップ絶縁膜４３）が破断されることで分離されてもよい。この場合、力Ｆはこの材料に加えられてもよい。

【0088】

本実施形態では、基板４１を削るのではなく、基板４１を基板１１から剥がすことで、基板１１の上方の基板４１を除去する。これにより、基板４１にダメージが加わることを抑制することが可能となり、基板４１を再利用（リユース）することが可能となる。本実施形態では、基板１１と基板４１とを分離した後、基板４１の表面に残存するポーラス層４２などを除去し、基板４１を図１７(ａ)に示す貼合工程に再利用する。これにより、何枚もの基板４１を使用する無駄を回避することが可能となる。なお、ポーラス層４２への力Ｆは、ブレードのように機械的に加えられてもよいし、ウォータージェットのように流体的に加えられてもよいし、その他の態様で加えられてもよい。

【0089】

次に、基板１１の上方のポーラス層４２およびキャップ絶縁膜４３を除去する（図１８(ｂ)）。その結果、絶縁膜４４や各柱状部２７が、基板１１の上方に露出する。図１８(ｂ)に示す工程は、例えばＣＭＰ（Chemical Mechanical Polishing）またはエッチングにより行われる。図１８(ｂ)の工程ではさらに、基板１１をＣＭＰまたはエッチングにより薄膜化してもよい。

【0090】

次に、絶縁膜４４や、各柱状部２７のメモリ絶縁膜３３の一部を、エッチングにより除去する（図１９(ａ)）。メモリ絶縁膜３３の除去される部分は、例えば積層膜２６から露出している部分である。その結果、各柱状部２７のチャネル半導体層３４の一部が、積層膜２６より高い位置において、メモリ絶縁膜３３から露出する。

【0091】

次に、積層膜２６および柱状部２７上に、半導体層３７、金属層３８、および絶縁膜２９を順に形成する（図１９(ｂ)）。その結果、ソース層２８が、各柱状部２７のチャネル半導体層３４上に形成され、各柱状部２７のチャネル半導体層３４に電気的に接続される。

【0092】

その後、回路ウェハＷ１およびアレイウェハＷ２が複数のチップに切断される。これらのチップは、各チップが回路領域１とアレイ領域２とを含むように切断される。このようにして、図１１の半導体装置が製造される。

【0093】

なお、本実施形態の半導体装置は、図１１に示す状態で販売されてもよいし、図１６(ｂ)または図１７(ａ)に示す状態で販売されてもよい。

【0094】

図２０は、第２実施形態の変形例の半導体装置の構造を示す断面図である。図１１～図１９(ｂ)を参照して説明した半導体装置は、図１１に示す構造を有する代わりに、図２０に示す構造を有していてもよい。

【0095】

本変形例の半導体装置は、第２実施形態の半導体装置と同様に、回路領域１と、アレイ領域２とを備えている。回路領域１は、図１１に示す構成要素に加え、配線層１５とビアプラグ１６とを電気的に接続している配線層１５’、１５”を備えている。アレイ領域２は、図１１に示す構成要素に加え、ビアプラグ２３と配線層２４とを電気的に接続している配線層２４’を備えている。配線層１５’１５”、２４’の各々は、配線層１５や配線層２４と同様に、複数の配線を含んでいる。

【0096】

図２０は、積層膜２６内の複数のワード線ＷＬ（電極層３１）や、積層膜２６を貫通している複数の柱状部２７や、積層膜２６の階段構造部５１を示している。各ワード線ＷＬは、階段構造部５１にて、コンタクトプラグ５２を介してワード配線層５３と電気的に接続されている。各柱状部２７は、コンタクトプラグ２５を介してビット線ＢＬと電気的に接続されており、かつソース層２８と電気的に接続されている。本変形例のワード配線層５３とビット線ＢＬは、配線層２４に含まれている。

【0097】

アレイ領域２はさらに、配線層２４上に設けられた複数のビアプラグ６１と、これらのビアプラグ６１や絶縁膜２９上に設けられた金属パッド６２と、金属パッド６２や絶縁膜２９上に設けられたパッシベーション膜６３とを備えている。パッシベーション膜６３は例えば、シリコン酸化膜やシリコン窒化膜などを含む積層絶縁膜であり、金属パッド６２の上面を露出させる開口部Ｐを有している。金属パッド６２は、本変形例の半導体装置の外部接続パッドであり、半田ボール、金属バンプ、ボンディングワイヤなどを介して実装基板や他の装置に接続可能である。

【0098】

以上のように、本実施形態の半導体装置は、第１実施形態の基板処理装置１０１により形成されるポーラス層４２を用いて製造される。よって、本実施形態によれば、基板４１の表面にポーラス層４２を好適に形成することが可能となる。さらに、本実施形態によれば、基板４１を基板１１から剥がすことで、基板４１を再利用することが可能となる。

【0099】

以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。

【符号の説明】

【0100】

１：回路領域、２：アレイ領域、
１１：基板、１２：トランジスタ、１２ａ：ゲート絶縁膜、１２ｂ：ゲート電極、
１３：層間絶縁膜、１４：コンタクトプラグ、１５：配線層、
１５’：配線層、１５”：配線層、１６：ビアプラグ、１７：金属パッド、
２１：層間絶縁膜、２２：金属パッド、２３：ビアプラグ、
２４：配線層、２４’：配線層、２５：コンタクトプラグ、２６：積層膜、
２６’：積層膜、２７：柱状部、２８：ソース層、２９：絶縁膜、
３１：電極層、３１ａ：バリアメタル層、３１ｂ：電極材層、
３１’：犠牲層、３２：絶縁層、３３：メモリ絶縁膜、
３３ａ：ブロック絶縁膜、３３ｂ：電荷蓄積層、３３ｃ：トンネル絶縁膜、
３４：チャネル半導体層、３５：コア絶縁膜、３６：コア半導体層、
３７：半導体層、３８：金属層、３９：ブロック絶縁膜、
４１：基板、４２：ポーラス層、４３：キャップ絶縁膜、
４３ａ：絶縁膜、４３ｂ：絶縁膜、４４：絶縁膜、４５：絶縁膜、
５１：階段構造部、５２：コンタクトプラグ、５３：ワード配線層、
６１：ビアプラグ、６２：金属パッド、６３：パッシベーション膜、
１０１：基板処理装置、１１１：外容器、１１２：内容器、１１３：隔壁、
１２１：下部ホルダ、１２１ａ：弾性部材、１２２：搬送ロボット、
１２２ａ：上部ホルダ、１２２ｂ：吊り下げユニット、
１２２ｃ：移動機構、１２３：加圧アーム、
１３１：電極、１３２：電極、１３３：電気回路、１３４：切替回路、
１４１：上側ホルダ、１４１ａ：弾性部材、１４２：左側ホルダ、
１４２ａ：弾性部材、１４３：右側ホルダ、１４３ａ：弾性部材、
１４４：懸垂アーム、１４５：係止バー、
１５１：ホルダ、１５２：バブラ管、１５２ａ：開口部、１５３：電解液供給部、
１５４：ガス供給部、１５５：制御部、１５６：気泡生成部、１５７：気泡吐出部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】