特開 2024-130970 タイマ回路及び集積回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024130970

(43)【公開日】2024-09-30

(54)【発明の名称】タイマ回路及び集積回路

(51)【国際特許分類】

   H03K 5/1254 20060101AFI20240920BHJP

【ＦＩ】

H03K5/1254

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2023040959

(22)【出願日】2023-03-15

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】小澤 真一

【テーマコード（参考）】

5J039

【Ｆターム（参考）】

5J039BA06

5J039KK04

5J039KK23

5J039MM08

(57)【要約】

【課題】より簡易な処理で入力信号に生じるチャタリングを除去する。
【解決手段】タイマ回路は、入力信号がハイレベル及びローレベルのうちの一方のレベルにあるときにカウントを開始させ、入力信号が他方のレベルにあるときにカウントを停止させるカウンタと、カウンタのカウント値に対する閾値が格納されるレジスタと、カウンタのカウント値がレジスタに格納された閾値に達した場合に割り込み信号を出力する信号出力部と、を含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力信号がハイレベル及びローレベルのうちの一方のレベルにあるときにカウントを開始させ、前記入力信号が他方のレベルにあるときにカウントを停止させるカウンタと、
前記カウンタのカウント値に対する閾値が格納されるレジスタと、
前記カウンタのカウント値が前記レジスタに格納された前記閾値に達した場合に割り込み信号を出力する信号出力部と、
を含むタイマ回路。

【請求項2】

前記閾値は、前記カウンタがカウントを停止させた時点におけるカウント値に基づいて設定される
請求項１に記載のタイマ回路。

【請求項3】

前記カウンタがカウントを停止させた時点におけるカウント値の最大値を更新しながら保持し、保持しているカウント値に基づいて、前記閾値を設定する閾値設定部を更に含む
請求項２に記載のタイマ回路。

【請求項4】

請求項１から請求項３のいずれか１項に記載のタイマ回路と、
前記割り込み信号が出力された時点よりも後の時点における前記入力信号に基づいて所定の処理を行う処理部と、
を含む集積回路。

【発明の詳細な説明】

【技術分野】

【0001】

開示の技術はタイマ回路及び集積回路に関する。

【背景技術】

【0002】

入力信号についてカウンタを用いた判定を行う技術として以下の技術が知られている。例えば、特許文献１には、カウンタのカウント値が所定値に達したときロック状態であることを示す値の出力信号を出力する判定回路を備えた構成が記載されている。

【0003】

特許文献２には、カウンタのカウント値をカウントアップするカウント手段と、カウンタのリミットカウント値を生成するリミットカウント値生成手段と、リミットカウント値と、カウンタのカウント値とを比較し、カウンタのカウント値がリミットカウント値よりも大きいとき、パルス信号を発生するパルス信号発生手段と、を含むパルス発生装置が記載されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００２－３１４４０９号公報

【特許文献2】特開２０１０－２９３０６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

マイクロコンピュータ等の演算処理装置に入力される入力信号においては、先頭部分の入力レベルが不安定となるチャタリングが生じ得る。マイクロコンピュータにおいて、チャタリングを除去する機能は必須である。一般に、ソフトウェアによるチャタリング除去は、例えば、以下の処理を含む。タイマを用いた割り込みにより、一定時間毎に入力信号をサンプリングし、サンプリングした入力レベルが所定回数連続して同じレベルであった場合に、チャタリングが解消したものと判定し、それ以前に入力された入力信号を無効なものとして扱う。しかしながら、上記の方法によれば、タイマによる割り込みが発生する度に、入力信号のサンプリングと、入力信号のレベル判定を行うことなり、ソフトウェアの処理が煩雑となる。

【0006】

開示の技術は、より簡易な処理で入力信号に生じるチャタリングを除去することを目的とする。

【課題を解決するための手段】

【0007】

開示の技術に係るタイマ回路は、入力信号がハイレベル及びローレベルのうちの一方のレベルにあるときにカウントを開始させ、前記入力信号が他方のレベルにあるときにカウントを停止させるカウンタと、前記カウンタのカウント値に対する閾値が格納されるレジスタと、前記カウンタのカウント値が前記レジスタに格納された前記閾値に達した場合に割り込み信号を出力する信号出力部と、を含む。

【0008】

開示の技術に係る集積回路は、上記のタイマ回路と、前記割り込み信号が出力された時点よりも後の時点における前記入力信号に基づいて所定の処理を行う処理部と、を含む。

【発明の効果】

【0009】

開示の技術によれば、より簡易な処理で入力信号に生じるチャタリングを除去することが可能となる。

【図面の簡単な説明】

【0010】

【図1】開示の技術の実施形態に係る集積回路の構成の一例を示すブロック図である。

【図2】開示の技術の実施形態に係るタイマ回路の動作の一例を示すタイムチャートである。

【図3】クロック信号の周期が比較的長い場合におけるタイマ回路の動作の一例を示すタイムチャートである。

【図4】クロック信号の周期が比較的短い場合におけるタイマ回路の動作の一例を示すタイムチャートである。

【図5】開示の技術の他の実施形態に係るタイマ回路を含む集積回路の構成の一例を示すブロック図である。

【図6】開示の技術の他の実施形態に係るタイマ回路の動作の一例を示すタイムチャートである。

【発明を実施するための形態】

【0011】

以下、開示の技術の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素及び部分には同一の参照符号を付与し、重複する説明は省略する。

【0012】

［第１の実施形態］
図１は、開示の技術の実施形態に係る集積回路１の構成の一例を示すブロック図である。集積回路１は、タイマ回路１０及び処理部２０を有する。集積回路１は、処理部２０が入力信号Ｓ_ｉｎに基づいて所定の処理を行う場合に、入力信号Ｓ_ｉｎに生じるチャタリングを除去する機能を有する。集積回路１は、例えばマイクロコンピュータを構成するものであってもよい。

【0013】

タイマ回路１０は、自身が有するタイムカウント機能を利用して、入力信号Ｓ_ｉｎにおけるチャタリングの解消を検出する。タイマ回路１０は、カウンタ１１、閾値レジスタ１２及び信号出力部１３を有する。

【0014】

カウンタ１１には入力信号Ｓ_ｉｎ及びクロック信号Ｓ_ｃｌｋが入力される。カウンタ１１は、入力信号Ｓ_ｉｎがハイレベルにあるときに、クロック信号Ｓ_ｃｌｋの立ち上がりエッジに応じてカウント値Ｖ_{ｃｏｕｎｔ}をゼロクリアしてカウントを開始させる。カウンタ１１は、入力信号Ｓ_ｉｎがローレベルのあるときに、クロック信号Ｓ_ｃｌｋの立ち上がりエッジに応じてカウントを停止させる。入力信号Ｓ_ｉｎのカウントは、クロック信号Ｓ_ｃｌｋのパルス数をカウントすることにより行われる。入力信号Ｓ_ｉｎがハイレベルを維持する間、カウンタ１１はカウントを継続させる。すなわち、カウンタ１１のカウント値Ｖ_{ｃｏｕｎｔ}は、入力信号Ｓ_ｉｎのハイレベル期間を表す。

【0015】

閾値レジスタ１２には、カウンタ１１のカウント値Ｖ_{ｃｏｕｎｔ}に対する閾値（以下、カウント閾値Ｔ_{ｃｏｕｎｔ}と称する）が格納される。カウント閾値Ｔ_{ｃｏｕｎｔ}は、チャタリング発生時における入力信号Ｓ_ｉｎのパルス幅として想定される期間よりも十分に長い期間に相当する値に設定される。

【0016】

信号出力部１３は、カウンタ１１のカウント値Ｖ_{ｃｏｕｎｔ}と、レジスタに格納されたカウント閾値Ｔ_{ｃｏｕｎｔ}を比較する。信号出力部１３は、カウンタ１１のカウント値Ｖ_{ｃｏｕｎｔ}がカウント閾値Ｔ_{ｃｏｕｎｔ}に達した場合に割り込み信号Ｓ_ｘ１を発生させる。割り込み信号Ｓ_ｘ１は、処理部２０に供給される。

【0017】

処理部２０は、割り込み信号Ｓ_ｘ１を受信した場合、割り込み信号Ｓ_ｘ１の受信時点以降に入力される入力信号Ｓ_ｉｎに基づいて所定の処理を行う。すなわち、割り込み信号Ｓ_ｘ１の受信時点よりも前に入力された入力信号Ｓ_ｉｎは、処理部２０において無効なものとして扱われる。これにより、入力信号Ｓ_ｉｎに生じるチャタリングの除去が実現される。

【0018】

図２は、タイマ回路１０の動作の一例を示すタイムチャートである。図２に示す例において、先頭部分にチャタリングを含む入力信号Ｓ_ｉｎがタイマ回路１０に入力されている。図２に示す例において、時刻ｔ_１から時刻ｔ_４までの期間がチャタリング発生期間である。なお、図２に示す例において図示を省略したクロック信号Ｓ_ｃｌｋの周期は、入力信号Ｓ_ｉｎに生じているチャタリングの周期よりも十分短いものとする。

【0019】

時刻ｔ_１及び時刻ｔ_３において、カウンタ１１は入力信号Ｓ_ｉｎの立ち上がりに応じてカウント値Ｖ_{ｃｏｕｎｔ}をゼロクリアし、カウントを開始させる。時刻ｔ_２及び時刻ｔ_４において、カウンタ１１は入力信号Ｓ_ｉｎの立ち下がりに応じてカウントを停止させる。この時のカウント値Ｖ_{ｃｏｕｎｔ}は、カウント閾値Ｔ_{ｃｏｕｎｔ}に達していない。すなわち、入力信号Ｓ_ｉｎにチャタリングが発生している期間においては、カウンタ１１のカウント値Ｖ_{ｃｏｕｎｔ}はカウント閾値Ｔ_{ｃｏｕｎｔ}に達しない。

【0020】

時刻ｔ_５において、カウンタ１１は入力信号Ｓ_ｉｎの立ち上がりに応じてカウント値Ｖ_{ｃｏｕｎｔ}をゼロクリアし、カウントを開始させる。時刻ｔ_５においてチャタリングは解消しており、入力信号Ｓ_ｉｎの信号レベルは変動しないので、時刻ｔ_５以降カウントが継続される。時刻ｔ_６においてカウンタ１１のカウント値Ｖ_{ｃｏｕｎｔ}はカウント閾値Ｔ_{ｃｏｕｎｔ}に達する。すなわち、カウンタ１１のカウント値Ｖ_{ｃｏｕｎｔ}がカウント閾値Ｔ_{ｃｏｕｎｔ}に達したことをもって、入力信号Ｓ_ｉｎにおいてチャタリングが解消したものと判定することができる。

【0021】

信号出力部１３は、カウンタ１１のカウント値Ｖ_{ｃｏｕｎｔ}がカウント閾値Ｔ_{ｃｏｕｎｔ}に達した時刻ｔ_６において割り込み信号Ｓ_ｘ１を出力する。割り込み信号Ｓ_ｘ１は、入力信号Ｓ_ｉｎにおいてチャタリングが解消したことを示すものである。割り込み信号Ｓ_ｘ１は、処理部２０に供給される。

【0022】

処理部２０は、割り込み信号Ｓ_ｘ１の受信時点以降に入力される入力信号Ｓ_ｉｎに基づいて所定の処理を行う。すなわち、割り込み信号Ｓ_ｘ１の受信時点よりも前に入力された入力信号Ｓ_ｉｎにはチャタリングが生じているものと推定されるので、割り込み信号Ｓ_ｘ１の受信時点よりも前に入力された入力信号Ｓ_ｉｎは処理部２０において無効なものとして扱われる。これにより、入力信号Ｓ_ｉｎに生じるチャタリングの除去が実現される。

【0023】

以上のように、開示の技術の実施形態に係るタイマ回路１０によれば、タイマによる割り込みが発生する度に、入力信号Ｓ_ｉｎのサンプリングと、入力信号Ｓ_ｉｎのレベル判定を行うといった煩雑な処理が不要となる。すなわち、より簡易な処理で入力信号Ｓ_ｉｎに生じるチャタリングを除去することが可能となる。

【0024】

また、本実施形態に係るタイマ回路１０によれば、クロック信号Ｓ_ｃｌｋの周期が短い程、チャタリング解消の検出精度を高くすることができる。図３は、クロック信号Ｓ_ｃｌｋの周期が比較的長い場合におけるタイマ回路１０の動作の一例を示すタイムチャートである。図３に示す場合において、クロック信号Ｓ_ｃｌｋが立ち上がる時刻ｔ_１１において入力信号Ｓ_ｉｎはハイレベルであるので、カウンタ１１はカウント値Ｖ_{ｃｏｕｎｔ}をゼロクリアし、カウントを開始させる。その後、クロック信号Ｓ_ｃｌｋが立ち上がる時刻ｔ_１２及び時刻ｔ_１３においても、入力信号Ｓ_ｉｎはハイレベルであるので、カウンタ１１はカウントを継続させる。時刻ｔ_１３においてカウンタ１１のカウント値Ｖ_{ｃｏｕｎｔ}がカウント閾値Ｔ_{ｃｏｕｎｔ}に達すると、信号出力部１３は、入力信号Ｓ_ｉｎにおいてチャタリングが解消したことを示す割り込み信号Ｓ_ｘ１を出力する。しかしながら、実際には、時刻ｔ_１３において入力信号Ｓ_ｉｎのチャタリングは解消していない。このように、クロック信号Ｓ_ｃｌｋの周期がチャタリングの周期よりも長い場合には、チャタリングの解消の検出を適切に行うことができない場合がある。

【0025】

一方、図４は、クロック信号Ｓ_ｃｌｋの周期が比較的短い場合におけるタイマ回路１０の動作の一例を示すタイムチャートである。図４には、入力信号Ｓ_ｉｎにおいてチャタリングが解消した時刻ｔ_２１において、割り込み信号Ｓ_ｘ１が出力されている様子が示されている。このように、クロック信号Ｓ_ｃｌｋの周期がチャタリングの周期よりも十分に短い場合には、入力信号Ｓ_ｉｎのレベル遷移を適切に捉えることができるので、チャタリングの解消の検出を適切に行うことが可能となる。

【0026】

なお、以上の説明では、カウンタ１１が、入力信号Ｓ_ｉｎがハイレベルにあるときにカウントを開始させ、入力信号Ｓ_ｉｎがローレベルにあるときにカウントを停止させる場合を例示したが、開示の技術はこの態様に限定されない。カウンタ１１は、入力信号Ｓ_ｉｎがローレベルにあるときにカウントを開始させ、入力信号Ｓ_ｉｎがハイレベルにあるときにカウントを停止させてもよい。

【0027】

［第２の実施形態］
図５は、開示の技術の第２の実施形態に係るタイマ回路１０Ａを含む集積回路１Ａの構成の一例を示すブロック図である。タイマ回路１０Ａは、閾値設定部１４を含む点で上記した第１の実施形態に係るタイマ回路１０と異なる。

【0028】

本実施形態に係るタイマ回路１０Ａにおいて、カウンタ１１は、カウントを停止させたタイミングで割り込み信号Ｓ_ｘ２を出力する。すなわち、入力信号Ｓ_ｉｎがローレベルにあるときに、クロック信号Ｓ_ｃｌｋの立ち上がりエッジに応じて割り込み信号Ｓ_ｘ２が出力される。割り込み信号Ｓ_ｘ２は、閾値設定部１４に供給される。

【0029】

閾値設定部１４は、割り込み信号Ｓ_ｘ２を受信すると、その時点におけるカウンタ１１のカウント値Ｖ_{ｃｏｕｎｔ}を、自身が備えるカウント値レジスタ１５に格納する。すなわち、カウンタ１１がカウントを停止させた時点におけるカウント値Ｖ_{ｃｏｕｎｔ}が閾値設定部１４に保持される。カウンタ１１がカウントを停止させた時点におけるカウント値Ｖ_{ｃｏｕｎｔ}は、チャタリング発生時における入力信号Ｓ_ｉｎのパルス幅に相当する。閾値設定部１４は、新たに取得したカウント値Ｖ_{ｃｏｕｎｔ}が、既に保持しているカウント値Ｖ_{ｃｏｕｎｔ}よりも大きい場合、カウント値レジスタ１５に格納するカウント値Ｖ_{ｃｏｕｎｔ}を、当該新たに取得したカウント値Ｖ_{ｃｏｕｎｔ}に書き換える。すなわち、カウント値レジスタ１５には、カウント値Ｖ_{ｃｏｕｎｔ}のその時点における最大値が格納される。

【0030】

閾値設定部１４は、カウント値レジスタ１５に格納されているカウント値Ｖ_{ｃｏｕｎｔ}に基づいて、カウント閾値Ｔ_{ｃｏｕｎｔ}を導出する。例えば、閾値設定部１４は、カウント値レジスタ１５に格納されているカウント値Ｖ_{ｃｏｕｎｔ}にマージンを加えた値をカウント閾値Ｔ_{ｃｏｕｎｔ}として導出する。閾値設定部１４は、割り込み信号Ｓ_ｘ１が出力された後に、新たなカウント閾値Ｔ_{ｃｏｕｎｔ}を導出し、導出したカウント閾値Ｔ_{ｃｏｕｎｔ}を閾値レジスタ１２に格納する。このように、閾値設定部１４は、カウンタ１１がカウントを停止させた時点におけるカウント値Ｖ_{ｃｏｕｎｔ}の最大値を更新しながら保持し、保持しているカウント値Ｖ_{ｃｏｕｎｔ}に基づいて、カウント閾値Ｔ_{ｃｏｕｎｔ}を設定する。

【0031】

図６は、本実施形態に係るタイマ回路１０Ａの動作の一例を示すタイムチャートである。図６に示す例において、先頭部分にチャタリングを含む入力信号Ｓ_ｉｎがタイマ回路１０Ａに入力されている。図６に示す例において、時刻ｔ_１から時刻ｔ_４までの期間がチャタリング発生期間である。なお、図６に示す例において、図示を省略したクロック信号Ｓ_ｃｌｋの周期は、入力信号Ｓ_ｉｎに生じているチャタリングの周期よりも十分短いものとする。

【0032】

時刻ｔ_１及び時刻ｔ_３において、カウンタ１１は入力信号Ｓ_ｉｎの立ち上がりに応じてカウント値Ｖ_{ｃｏｕｎｔ}をゼロクリアし、カウントを開始させる。時刻ｔ_２及び時刻ｔ_４において、カウンタ１１は入力信号Ｓ_ｉｎの立ち下がりに応じてカウントを停止させるとともに、割り込み信号Ｓ_ｘ２を出力する。

【0033】

閾値設定部１４は、時刻ｔ_２及び時刻ｔ_４において割り込み信号Ｓ_ｘ２を受信すると、その時点におけるカウンタ１１のカウント値Ｖ_{ｃｏｕｎｔ}を、自身が備えるカウント値レジスタ１５に格納する。閾値設定部１４は、新たに取得したカウント値Ｖ_{ｃｏｕｎｔ}が、既に保持しているカウント値Ｖ_{ｃｏｕｎｔ}よりも大きい場合、カウント値レジスタ１５に格納するカウント値Ｖ_{ｃｏｕｎｔ}を、当該新たに取得したカウント値Ｖ_{ｃｏｕｎｔ}に書き換える。

【0034】

閾値設定部１４は、カウント値レジスタ１５に格納されているカウント値Ｖ_{ｃｏｕｎｔ}に基づいて、カウント閾値Ｔ_{ｃｏｕｎｔ}を導出する。閾値設定部１４は、割り込み信号Ｓ_ｘ１が出力された後に、新たなカウント閾値Ｔ_{ｃｏｕｎｔ}を導出し、導出したカウント閾値Ｔ_{ｃｏｕｎｔ}を閾値レジスタ１２に格納する。

【0035】

時刻ｔ_５において、カウンタ１１は入力信号Ｓ_ｉｎの立ち上がりに応じてカウント値Ｖ_{ｃｏｕｎｔ}をゼロクリアし、カウントを開始させる。時刻ｔ_５においてチャタリングは解消しており、入力信号Ｓ_ｉｎの信号レベルは変動しないので、時刻ｔ_５以降カウントが継続される。時刻ｔ_６においてカウンタ１１のカウント値Ｖ_{ｃｏｕｎｔ}はカウント閾値Ｔ_{ｃｏｕｎｔ}に達する。

【0036】

信号出力部１３は、カウンタ１１のカウント値Ｖ_{ｃｏｕｎｔ}がカウント閾値Ｔ_{ｃｏｕｎｔ}に達した時刻ｔ_６において割り込み信号Ｓ_ｘ１を出力する。割り込み信号Ｓ_ｘ１は、入力信号Ｓ_ｉｎにおいてチャタリングが解消したことを示すものである。割り込み信号Ｓ_ｘ１は、処理部２０に供給される。

【0037】

処理部２０は、割り込み信号Ｓ_ｘ１の受信時点以降に入力される入力信号Ｓ_ｉｎに基づいて所定の処理を行う。すなわち、割り込み信号Ｓ_ｘ１の受信時点よりも前に入力された入力信号Ｓ_ｉｎにはチャタリングが生じているものと推定されるので、割り込み信号Ｓ_ｘ１の受信時点よりも前に入力された入力信号Ｓ_ｉｎは処理部２０において無効なものとして扱われる。これにより、入力信号Ｓ_ｉｎに生じるチャタリングの除去が実現される。

【0038】

以上のように、本実施形態に係るタイマ回路１０によれば、カウンタ１１がカウントを停止させた時点におけるカウント値Ｖ_{ｃｏｕｎｔ}の最大値に基づいて、カウント閾値Ｔ_{ｃｏｕｎｔ}が設定される。カウンタ１１がカウントを停止させた時点におけるカウント値Ｖ_{ｃｏｕｎｔ}は、チャタリング発生時における入力信号Ｓ_ｉｎのパルス幅に相当するので、当該カウント値Ｖ_{ｃｏｕｎｔ}の最大値に基づいてカウント閾値Ｔ_{ｃｏｕｎｔ}を設定することで、チャタリング解消の検出のためのカウントに伴う遅延を最小化することができる。また、所定のトリガイベントにおいて、カウンタのカウント値を保持するキャプチャ機能を備えるタイマ回路を開示の技術に適用することで、チャタリングの除去機能を容易に実現することが可能となる。なお、以上の説明では、閾値設定部１４がタイマ回路１０Ａに含まれる場合を例示したが、閾値設定部１４は、タイマ回路１０Ａの外部に設けられていてもよい。

【符号の説明】

【0039】

１、１Ａ 集積回路
１０、１０Ａ タイマ回路
１１ カウンタ
１２ 閾値レジスタ
１３ 信号出力部
１４ 閾値設定部
１５ カウント値レジスタ
２０ 処理部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】