特開 2024-131184 化合物半導体構造およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024131184

(43)【公開日】2024-09-30

(54)【発明の名称】化合物半導体構造およびその製造方法

(51)【国際特許分類】

   H01L 21/20 20060101AFI20240920BHJP

   H01L 21/338 20060101ALI20240920BHJP

   H01L 21/66 20060101ALI20240920BHJP

【ＦＩ】

H01L21/20

H01L29/80 H

H01L21/66 N

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2023041289

(22)【出願日】2023-03-15

(71)【出願人】

【識別番号】000126115

【氏名又は名称】エア・ウォーター株式会社

(74)【代理人】

【識別番号】100110788

【弁理士】

【氏名又は名称】椿 豊

(74)【代理人】

【識別番号】100124589

【弁理士】

【氏名又は名称】石川 竜郎

(72)【発明者】

【氏名】坂井田 佳紀

(72)【発明者】

【氏名】浦谷 泰基

(72)【発明者】

【氏名】川村 啓介

【テーマコード（参考）】

4M106

5F102

5F152

【Ｆターム（参考）】

4M106AA01

4M106BA02

4M106CB19

4M106DH11

4M106DH33

4M106DH50

5F102GB01

5F102GC01

5F102GD01

5F102GJ02

5F102GJ03

5F102GJ10

5F102GK02

5F102GK08

5F102GL04

5F102GM04

5F102GQ01

5F152LL03

5F152LL09

5F152LL13

5F152LM08

5F152LN28

5F152LP01

5F152LP08

5F152LP09

5F152MM18

5F152NN03

5F152NN04

5F152NP02

5F152NP27

5F152NQ09

(57)【要約】

【課題】損失を低減することのできる化合物半導体構造およびその製造方法を提供する。
【解決手段】化合物半導体構造ＣＳ１は、下地基板１と、下地基板１の一方の主面１ａ側に形成されたＳｉＣ（炭化ケイ素）層２と、下地基板１とＳｉＣ層２との界面に形成された接合層３とを備える。透過電子顕微鏡を用いて、下地基板１の一方の主面１ａに対して垂直な断面を見た場合、検出位置Ｐ１における複数の転位欠陥または積層欠陥ＤＦのうち少なくとも一の転位欠陥または積層欠陥ＤＦ１と、転位欠陥または積層欠陥ＤＦ１と検出位置Ｐ１において隣接する他の転位欠陥または積層欠陥ＤＦ２との検出位置Ｐ１に沿った距離はＸｎｍである。透過電子顕微鏡の電子線が透過したＳｉＣ層２の部分の厚さはＹｎｍである。ＸおよびＹは式（１）を満たす。
【選択図】図１８

【特許請求の範囲】

【請求項1】

下地基板と、
前記下地基板の一方の主面側に形成された炭化ケイ素層と、
前記下地基板と前記炭化ケイ素層との界面に形成された接合層とを備え、
透過電子顕微鏡を用いて前記下地基板の前記一方の主面に対して垂直な断面を見た場合、検出位置では複数の転位欠陥または積層欠陥が検出され、
前記検出位置における前記複数の転位欠陥または積層欠陥のうち少なくとも一の転位欠陥または積層欠陥と、前記複数の転位欠陥または積層欠陥のうち前記少なくとも一の転位欠陥または積層欠陥と前記検出位置において隣接する他の転位欠陥または積層欠陥との前記検出位置に沿った距離はＸｎｍであり、
前記透過電子顕微鏡の電子線が透過した前記炭化ケイ素層の部分の長さはＹｎｍであり、
前記ＸおよびＹは下記式（１）を満たし、
前記炭化ケイ素層が４００ｎｍより大きい厚さを有する場合、前記検出位置は、前記炭化ケイ素層における前記接合層との界面から２００ｎｍ離れた位置であり、
前記炭化ケイ素層が０より大きく４００ｎｍ以下の厚さを有する場合、前記検出位置は、前記炭化ケイ素層における厚さ方向の中間位置である、化合物半導体構造。
Ｘ≧１４０００／Ｙ ・・・（１）

【請求項2】

前記下地基板はダイヤモンド、炭化ケイ素、またはケイ素を含む、請求項１に記載の化合物半導体構造。

【請求項3】

前記炭化ケイ素層は、少なくともバナジウムおよびボロンのうちいずれか一方を含む、請求項１に記載の化合物半導体構造。

【請求項4】

前記炭化ケイ素層の一方の主面側に形成された層であって、窒化ガリウム、酸化ガリウム、ガリウム砒素、タンタル酸リチウム、およびニオブ酸リチウムよりなる群より選ばれる少なくとも１種以上の材料よりなる層をさらに備えた、請求項１に記載の化合物半導体構造。

【請求項5】

第１の基板の一方の主面側に、炭化ケイ素層を形成する工程と、
前記炭化ケイ素層の一方の主面側に第２の基板を設ける工程と、
前記第２の基板を設ける工程の後で、前記第１の基板を除去することにより、前記炭化ケイ素層の他方の主面を露出させる工程と、
前記炭化ケイ素層の前記他方の主面を露出させる工程の後で、前記炭化ケイ素層における前記他方の主面側の部分を除去する工程と、
前記炭化ケイ素層における前記他方の主面側の部分を除去する工程の後で、前記炭化ケイ素層の前記他方の主面に下地基板を接合する工程と、
前記下地基板を接合する工程の後で、前記第２の基板を前記炭化ケイ素層の前記一方の主面側から除去する工程とを備え、
前記炭化ケイ素層における前記他方の主面側の部分を除去する工程において、前記炭化ケイ素層における４００ｎｍ以上の厚さの部分を除去する、化合物半導体構造の製造方法。

【請求項6】

前記炭化ケイ素層における前記他方の主面側の部分を除去する工程において、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）を用いて前記炭化ケイ素層における前記他方の主面側の部分を除去する、請求項５に記載の化合物半導体構造の製造方法。

【請求項7】

前記下地基板を接合する工程において、表面活性化接合を用いて前記炭化ケイ素層の前記他方の主面に前記下地基板を接合する、請求項５に記載の化合物半導体構造の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、化合物半導体構造およびその製造方法に関する。より特定的には、本発明は、炭化ケイ素層を備えた化合物半導体構造およびその製造方法に関する。

【背景技術】

【0002】

近年、スマートフォンなどの通信機器が本格的に普及している。これに伴い、移動体無線通信システムにおける通信機器間の通信容量および通信速度を向上するニーズが増加している。近年の移動体無線通信システムでは、携帯電話の通信規格であるＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）のサービスが実施されている。ＬＴＥの次の世代の通信規格の実用化も検討されている。

【0003】

上記の移動体通信システムにおいて鍵となる技術として、ＧａＮ（窒化ガリウム）やＡｌＧａＮ（窒化アルミニウムガリウム）などの窒化物半導体よりなるＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ、高電子移動度トランジスタ）が注目されている。窒化物半導体よりなるＨＥＭＴの技術は、近年、急速に開発されている。

【0004】

ＨＥＭＴは、電子走行層と、電子走行層上に形成された障壁層とを含んでいる。障壁層を構成する材料は、電子走行層を構成する材料のバンドギャップよりも広いバンドギャップを有している。ＨＥＭＴでは、電子走行層における障壁層との界面付近に２次元電子ガスが形成される。この２次元電子ガスがＨＥＭＴの動作に用いられる。窒化物半導体よりなるＨＥＭＴは、ＧａＡｓ（ガリウムヒ素）系の半導体材料よりなる電界効果トランジスタと比較して、多くの２次元電子ガスを生み出すことができ、電流密度が大きい。

【0005】

一例として、ＡｌＧａＮとＧａＮとの格子定数の差は、ＡｌＧａＡｓ（アルミニウムガリウムヒ素）とＧａＡｓとの格子定数差よりも大きい。このため、ＡｌＧａＮ／ＧａＮの積層構造におけるＡｌＧａＮ層は、ＡｌＧａＡｓ／ＧａＡｓの積層構造におけるＡｌＧａＡｓ層に比べて大きく歪む。したがって、ＡｌＧａＮ／ＧａＮの積層構造におけるＡｌＧａＮ層には、ＡｌＧａＡｓ／ＧａＡｓの積層構造におけるＡｌＧａＡｓ層に比べて大きなピエゾ電界が発生する。この大きなピエゾ電界により、ＡｌＧａＮ／ＧａＮの積層構造には、ＡｌＧａＡｓ／ＧａＡｓの積層構造よりも多くの２次元電子ガスが誘起される。加えて、ＡｌＧａＮ層はＡｌＧａＡｓ層とは異なり、大きく自発分極する。ＡｌＧａＮ層の自発分極に起因する分極電界によって、ＡｌＧａＮ層との境界付近のＧａＮ層には多くの２次元電子ガスが誘起される。その結果、窒化物半導体であるＡｌＧａＮ／ＧａＮよりなるＨＥＭＴは、ＧａＡｓ系であるＡｌＧａＡｓ／ＧａＡｓよりなる電界効果トランジスタと比較して、約１０倍の２次元電子ガスを生み出すことができる。

【0006】

したがって、窒化物半導体よりなるＨＥＭＴは、高出力および高効率での動作が可能であるため、次世代の高出力増幅器として期待されている。

【0007】

上述のような窒化物半導体よりなるＨＥＭＴなどのデバイスは、基板上に窒化物半導体層をエピタキシャル成長させることで作製される。基板としては、ＧａＮ基板、Ｓｉ（ケイ素）基板、ＳｉＣ（炭化ケイ素）基板、またはサファイア基板などが用いられる。

【0008】

これらの基板のうちＧａＮ基板およびＳｉＣ基板は、高品質な窒化物半導体層を形成できるという利点を有している。窒化物半導体の格子定数と、ＧａＮまたはＳｉＣの格子定数との差が小さいためである。しかし、ＧａＮ基板およびＳｉＣ基板は、大口径にすることが技術的に困難であるという欠点や、製造方法が複雑であり高価であるという欠点を有している。

【0009】

一方、これらの基板のうちＳｉ基板およびサファイア基板は、大口径にすることが容易であり、安価であるという利点を有している。Ｓｉ基板およびサファイア基板は、窒化物半導体層の品質が低いという欠点を有している。窒化物半導体の格子定数と、Ｓｉまたはサファイアとの格子定数との差が大きいためである。しかし、Ｓｉ基板上に形成された窒化物半導体層の品質の低下は、窒化物半導体層との格子定数の差が小さいＳｉＣなどの材料よりなるバッファ層を、Ｓｉ基板と窒化物半導体層との間に挿入することで抑止することが可能である。

【0010】

また、窒化物半導体層にＡｌ（アルミニウム）原子やＧａ（ガリウム）原子が含まれる場合に、これらの原子がＳｉ基板側へ拡散する現象が起こり、デバイスの損失が増加することが知られている。バッファ層としてＳｉＣ層を設けることにより、これらの原子がＳｉ基板へ拡散するのを抑止することができる。

【0011】

従って、Ｓｉ基板と、Ｓｉ基板上に形成されたＳｉＣ層とを含む基板（以降、ＳｉＣ／Ｓｉ基板と記すことがある）は、窒化物半導体よりなるデバイスの基板として適している。ＳｉＣ／Ｓｉ基板は、窒化物半導体よりなるデバイスのみならず、高周波用途のデバイスの基板としても適している。高周波用途のデバイスには、ＨＥＭＴ、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、およびリチウム化合物を含むＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）フィルタなどが含まれる。

【0012】

なお、下記特許文献１には、半絶縁性のＳｉＣ基板上に、ＧａＮよりなる電子走行層と、ＡｌＧａＮよりなる障壁層とが形成されたＨＥＭＴが開示されている。下記非特許文献１には、高抵抗のＦｚ－Ｓｉ（ケイ素）基板上に、ＧａＮよりなる電子走行層と、ＡｌＧａＮよりなる障壁層とが形成されたＨＥＭＴが開示されている。下記特許文献２には、ＳｉＣ／Ｓｉ基板上に、ＧａＮよりなる電子走行層と、ＡｌＧａＮよりなる障壁層とが形成されたＨＥＭＴが開示されている。下記非特許文献２には、３Ｃ－ＳｉＣ層の接合面を研磨した後で、３Ｃ－ＳｉＣ層とダイヤモンド基板とを接合するＨＥＭＴの製造方法が開示されている。

【先行技術文献】

【特許文献】

【0013】

【特許文献1】特表２００６－５１７７２６号公報（特許第４９９０４９６号）

【特許文献2】特開２０２２－０３６４６２号公報

【非特許文献】

【0014】

【非特許文献1】J. W. Johnson et al. "12 W/mm AlGaN-GaN HFETs on Silicon Substrates", IEEE Electron Device Lett., vol.25, No.7, pp.459-461, Jul 2004.

【非特許文献2】Ryo Kagawa1 et al. "AlGaN/GaN/3C-SiC on diamond HEMTs with thick nitride layers prepared by bonding-first process", Applied Physics Express 15, 041003 (2022).

【発明の概要】

【発明が解決しようとする課題】

【0015】

しかし、従来のＳｉＣ／Ｓｉ基板を高周波用途のデバイスの基板として使用した場合には、デバイスの損失が大きいという問題があった。

【0016】

本発明は、上記課題を解決するためのものであり、その目的は、損失を低減することのできる化合物半導体構造およびその製造方法を提供することである。

【課題を解決するための手段】

【0017】

本発明の一の局面に従う化合物半導体構造は、下地基板と、下地基板の一方の主面側に形成された炭化ケイ素層と、下地基板と炭化ケイ素層との界面に形成された接合層とを備え、透過電子顕微鏡を用いて、炭化ケイ素層の下地基板の一方の主面に対して垂直な断面を見た場合、炭化ケイ素層における接合層との界面から２００ｎｍ離れた位置である検出位置では複数の転位欠陥または積層欠陥が検出され、検出位置における複数の転位欠陥または積層欠陥のうち少なくとも一の転位欠陥または積層欠陥と、複数の転位欠陥または積層欠陥のうち少なくとも一の転位欠陥または積層欠陥と検出位置において隣接する他の転位欠陥または積層欠陥との検出位置に沿った距離はＸｎｍであり、透過電子顕微鏡の電子線が透過した前記炭化ケイ素層の部分の長さはＹｎｍであり、ＸおよびＹは下記式（１）を満たし、炭化ケイ素層が４００ｎｍより大きい厚さを有する場合、検出位置は、炭化ケイ素層における接合層との界面から２００ｎｍ離れた位置であり、炭化ケイ素層が０より大きく４００ｎｍ以下の厚さを有する場合、検出位置は、炭化ケイ素層における厚さ方向の中間位置である。

【0018】

Ｘ≧１４０００／Ｙ ・・・（１）

【0019】

上記化合物半導体構造において好ましくは、下地基板はダイヤモンド、炭化ケイ素、またはケイ素を含む。

【0020】

上記化合物半導体構造において好ましくは、炭化ケイ素層は、少なくともバナジウムおよびボロンのうちいずれか一方を含む。

【0021】

上記化合物半導体構造において好ましくは、炭化ケイ素層の一方の主面側に形成された層であって、窒化ガリウム、酸化ガリウム、ガリウム砒素、タンタル酸リチウム、およびニオブ酸リチウムよりなる群より選ばれる少なくとも１種以上の材料よりなる層をさらに備える。

【0022】

本発明の一の局面に従う化合物半導体構造の製造方法は、第１の基板の一方の主面側に、炭化ケイ素層を形成する工程と、炭化ケイ素層の一方の主面側に第２の基板を設ける工程と、第２の基板を設ける工程の後で、第１の基板を除去することにより、炭化ケイ素層の他方の主面を露出させる工程と、炭化ケイ素層の他方の主面を露出させる工程の後で、炭化ケイ素層における他方の主面側の部分を除去する工程と、炭化ケイ素層における他方の主面側の部分を除去する工程の後で、炭化ケイ素層の他方の主面に下地基板を接合する工程と、下地基板を接合する工程の後で、第２の基板を炭化ケイ素層の一方の主面側から除去する工程とを備え、炭化ケイ素層における他方の主面側の部分を除去する工程において、炭化ケイ素層における４００ｎｍ以上の厚さの部分を除去する。

【0023】

上記製造方法において好ましくは、炭化ケイ素層における他方の主面側の部分を除去する工程において、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）を用いて炭化ケイ素層における他方の主面側の部分を除去する。

【0024】

上記製造方法において好ましくは、下地基板を接合する工程において、表面活性化接合を用いて炭化ケイ素層の他方の主面に下地基板を接合する。

【発明の効果】

【0025】

本発明によれば、損失を低減することのできる化合物半導体構造およびその製造方法を提供することができる。

【図面の簡単な説明】

【0026】

【図1】本発明の一実施の形態における化合物半導体構造ＣＳ１の構成を示す断面図である。

【図2】本発明の一実施の形態における化合物半導体構造ＣＳ１の製造方法の第１の工程を示す断面図である。

【図3】本発明の一実施の形態における化合物半導体構造ＣＳ１の製造方法の第２の工程を示す断面図である。

【図4】本発明の一実施の形態における化合物半導体構造ＣＳ１の製造方法の第３の工程を示す断面図である。

【図5】本発明の一実施の形態における化合物半導体構造ＣＳ１の製造方法の第４の工程を示す断面図である。

【図6】本発明の一実施の形態における化合物半導体構造ＣＳ１の製造方法の第５の工程を示す断面図である。

【図7】本発明の一実施の形態における化合物半導体構造ＣＳ１の製造方法の第６の工程を示す断面図である。

【図8】本発明の一実施の形態における化合物半導体構造ＣＳ１の製造方法の第７の工程を示す断面図であって、表面活性化接合法を用いた場合の断面図である。

【図9】本発明の一実施の形態における化合物半導体構造ＣＳ１の製造方法の第８の工程を示す断面図であって、表面活性化接合法を用いた場合の断面図である。

【図10】本発明の一実施の形態における化合物半導体構造ＣＳ１の製造方法の第７の工程を示す断面図であって、親水化接合法を用いた場合の断面図である。

【図11】本発明の一実施の形態における化合物半導体構造ＣＳ１の製造方法の第８の工程を示す断面図であって、親水化接合法を用いた場合の断面図である。

【図12】本発明の一実施の形態における化合物半導体構造ＣＳ１の他の製造方法の第１の工程を示す断面図である。

【図13】本発明の一実施の形態における化合物半導体構造ＣＳ１の他の製造方法の第２の工程を示す断面図である。

【図14】本発明の一実施の形態における化合物半導体構造ＣＳ１の他の製造方法の第３の工程を示す断面図である。

【図15】エピタキシャル成長したＳｉＣ層がデバイスの損失を増加させる原理を説明する図である。

【図16】本発明の一実施の形態における化合物半導体構造ＣＳ１の効果を説明する図である。

【図17】ＴＥＭを用いて化合物半導体構造ＣＳ１の断面を観察する場合の電子線ＥＢの照射方向と、観察する化合物半導体構造ＣＳ１の断面との関係を示す図である。

【図18】図１７中ＸＶＩＩＩ－ＸＶＩＩＩ線に沿った化合物半導体構造ＣＳ１の断面のＴＥＭ像で検出される複数の転位欠陥または積層欠陥ＤＦを模式的に示す図である。

【図19】本発明の一実施の形態の第１の変形例における化合物半導体構造ＣＳ２の構成を示す断面図である。

【図20】本発明の一実施の形態の第１の変形例における化合物半導体構造ＣＳ２の製造方法を示す断面図である。

【図21】本発明の一実施の形態の第１の変形例における化合物半導体構造ＣＳ２の他の製造方法の第１の工程を示す断面図である。

【図22】本発明の一実施の形態の第１の変形例における化合物半導体構造ＣＳ２の他の製造方法の第１の工程を示す断面図である。

【図23】本発明の一実施の形態の第２の変形例における化合物半導体構造ＣＳ３の構成を示す断面図である。

【図24】本発明の一実施の形態の第３の変形例における化合物半導体構造ＣＳ４の構成を示す断面図である。

【図25】本発明の一実施例において得られたＳｉＣ層の状態を示す図である。

【発明を実施するための形態】

【0027】

以下、本発明の一実施の形態について、図面に基づいて説明する。以下の説明において、「主面に形成されている」という表現は、その主面と接触して形成されていることを意味している。「主面側に形成されている」という表現は、その主面と接触して形成されていることと、その主面と接触せずに（その主面と間隔をおいて）形成されていることとの両方を意味している。化合物半導体構造などにおける各層の積層方向（図１中上下方向）を厚さ方向と記すことがある。

【0028】

図１は、本発明の一実施の形態における化合物半導体構造ＣＳ１の構成を示す断面図である。本願の図面では、下地基板１の主面１ａに対して垂直な断面が示されている。

【0029】

図１を参照して、本実施の形態における化合物半導体構造ＣＳ１（化合物半導体構造の一例）は、ＨＥＭＴなどの高周波デバイスの基板として使用される化合物半導体基板である。化合物半導体構造ＣＳ１は、下地基板１（下地基板の一例）と、ＳｉＣ層２（炭化ケイ素層の一例）と、接合層３（接合層の一例）と、ＧａＮ層４（窒化ガリウム層の一例）とを備えている。

【0030】

下地基板１は２つの主面１ａおよび１ｂを含んでいる。下地基板１の主面１ａは図１中上方を向いており、下地基板１の主面１ｂは図１中下方を向いている。下地基板１は、任意の材料よりなっており、たとえばダイヤモンド、ＳｉＣ、またはＳｉよりなっている。化合物半導体構造ＣＳ１を高周波用途のデバイスの基板として使用した場合の損失を低減する観点で、下地基板１は高い絶縁性を有していることが好ましく、１０００Ω・ｃｍ以上の抵抗率を有することが好ましい。下地基板１の抵抗率の測定上限は、１０¹⁷Ω・ｃｍ程度である。一方で、下地基板１は導電性を有していてもよい。この場合、高周波用途のデバイスの電流経路の付近が、十分な厚さの絶縁層で覆われる必要がある。また、デバイスの発熱による電動損失を低減する観点で、下地基板１は、ダイヤモンドなどの高い熱伝導率を有する材料よりなっていることが好ましい。

【0031】

ＳｉＣ層２は、下地基板１の主面１ａ側に形成されている。ＳｉＣ層２は単結晶であり、３Ｃ型や六方晶などの結晶構造を有している。ＳｉＣ層２は多結晶であってもよい。ＳｉＣ層２は２つの主面２ａおよび２ｂを含んでいる。ＳｉＣ層２の主面２ａはＧａＮ層４側を向いており、ＳｉＣ層２の主面２ｂは下地基板１側を向いている。ＳｉＣ層２は、たとえば０．１μｍから１０μｍの厚さＷ１を有している。ＳｉＣ層２の絶縁性を向上する観点で、ＳｉＣ層２は、Ｖ（バナジウム）原子やＢ（ボロン）原子などの不純物を含んでいてもよい。

【0032】

接合層３は、下地基板１の主面１ａとＳｉＣ層２の主面２ｂとの界面に形成されている。接合層３は、下地基板１とＳｉＣ層２との接合の痕跡である。下地基板１とＳｉＣ層２とが接合されていない場合、接合層３は現れない。接合層３の成分は接合方法に依存する。

【0033】

ＧａＮ層４は、ＳｉＣ層２の主面２ａ側に形成されている。ＧａＮ層４は、電流経路が形成される半導体層であるデバイス層となり得る。ＧａＮ層４は、アンインテンショナルドープ層（ｕｉｄ層）、Ｃがドープされた層、または遷移金属がドープされた層などよりなっている。ＧａＮ層４は、主面４ａおよび４ｂを含んでいる。ＧａＮ層４の主面４ａはＳｉＣ層２が存在する側とは反対側を向いており、ＧａＮ層４の主面４ｂはＳｉＣ層２側を向いている。

【0034】

ｕｉｄ層とは、層の形成時に意図的な不純物の導入が行われていない層を意味している。ｕｉｄ層は、層の形成時に意図せず導入された不純物（層の形成時の雰囲気中の不純物）をわずかに含んでいる。

【0035】

次に、本実施の形態における化合物半導体構造ＣＳ１の製造方法について、図２～図１１を用いて説明する。

【0036】

図２を参照して、第１の基板９１（第１の基板の一例）を準備する。第１の基板９１は、主面９１ａを含んでいる。第１の基板９１の主面９１ａは図２中上方を向いている。第１の基板９１は、高い剛性を有し、かつＳｉＣ層のエピタキシャル成長する際の下地として適した材料よりなることが好ましい。具体的には、第１の基板９１は、ＳｉまたはＳｉＧｅ（シリコンゲルマニウム）などよりなっている。第１の基板９１がＳｉよりなる場合、第１の基板９１の主面９１ａの面方位は、たとえば（１１１）面、（１００）面、または（１１０）面などよりなってる。第１の基板９１は、たとえば６インチの直径を有しており、１０００μｍの厚さを有している。

【0037】

次に、第１の基板９１の主面９１ａ側にＳｉＣ層２１を形成する。これにより、ＳｉＣ層２１は第１の基板９１によって支持される。ＳｉＣ層２１は、２つの主面２１ａおよび２１ｂを含んでいる。ＳｉＣ層２１の主面２１ａは第１の基板９１から離れる側を向いており、主面２１ｂは第１の基板９１側を向いている。ＳｉＣ層２１は、第１の基板９１の主面９１ａを炭化することで得られたＳｉＣよりなる下地層上に、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＬＰＥ（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法などを用いて、ＳｉＣをホモエピタキシャル成長させることによって形成されてもよい。ＳｉＣ層２１は、第１の基板９１の主面９１ａにＳｉＣをヘテロエピタキシャル成長させることによって形成されてもよい。

【0038】

ＣＶＤ法などを用いてＳｉＣ層２１を形成する場合、Ｓｉ源としては、たとえばＳｉＨ₄（モノシラン）、ＳｉＨ₃Ｃｌ（モノクロロシラン）、ＳｉＨ₂Ｃｌ₂（ジクロロシラン）、ＳｉＨＣｌ₃（トリクロロシラン）、ＳｉＣｌ₄（四塩化ケイ素）、Ｓｉ₂Ｈ₆（ジシラン）、Ｓｉ₃Ｈ₈（トリシラン）、ＳｉＨ₃（ＣＨ₃）（モノメチルシラン）、ＳｉＣｌ₃（ＣＨ₃）（メチルトリクロロシラン）などの原料ガスが用いられる。不純物としてＶ原子を添加する場合、Ｖ源としては、たとえばＶＣｌ₄（塩化バナジウム）やＶ［Ｎ（ＣＨ₃）₂］₄（テトラキスジメチルアミノバナジウム）などの原料ガスが用いられる。ＳｉＣ層２１内のＶ原子の濃度は、ＳｉＣ層２１の成長中にＶ源の原料ガスの流量を調整することにより制御される。不純物としてＢ原子を添加する場合、Ｂ源としては、たとえばＴＥＢ（トリエチルボロン）、ＴＭＢ（トリメチルボロン）、またはＢ₂Ｈ₆（ジボラン）などの原料ガスが用いられる。ＳｉＣ層２１内のＢ原子の濃度は、ＳｉＣ層２１の成長中にＢ源の原料ガスの流量を調整することにより制御される。Ｃ（炭素）源としては、たとえばメタン、エタン、プロパン、ブタン、ペンタン、ヘキサン、ヘプタン、オクタン、エチレン、プロピレン、ブテン、ペンテン、ヘキセン、ヘプテン、オクテン、アセチレン、プロピン、ブチン、ペンチン、ヘキシン、ヘプチン、またはオクチンなどの炭化水素が用いられる。Ｃ源として、特にメタン、エタン、またはプロパンが用いられる。

【0039】

第１の基板９１の主面９１ａにＳｉＣ層２１を炭化、ホモエピタキシャル成長、ヘテロエピタキシャル成長のいずれかの方法により形成した場合、ＳｉＣ層２１は、３Ｃ型の結晶構造を有している。ＳｉＣ層２１が３Ｃ型の結晶構造を有する場合、ＳｉＣ層２１の主面２１ａの面方位は（１１１）、（１００）、または（１１０）であることが好ましい。ＳｉＣ層２１は、たとえば０．５μｍ以上１１μｍ以下の厚さを有している。

【0040】

図３を参照して、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などの方法を用いて、主面２１ａ側に存在するＳｉＣ層２１の部分ＲＧ１を除去する。図３では、ＳｉＣ層２１の部分ＲＧ１が点線で示されている。ＳｉＣ層２１の部分ＲＧ１は、たとえば０より大きく０．５μｍ以下の厚さＷ２を有している。これにより、ＳｉＣ層２１の主面２１ａが第１の基板９１側に退行する。主面２１ａ側に存在するＳｉＣ層２１の部分ＲＧ１を除去することで、ＳｉＣ層２１の主面２１ａに形成される層（ここではＧａＮ層４）の品質を向上することができる。

【0041】

なお、部分ＲＧ１の除去は省略されてもよい。

【0042】

図４を参照して、ＳｉＣ層２１の主面２１ａ側にＧａＮ層４を形成する。ＧａＮ層４は、ＭＯＣＶＤ法を用いて形成される。このとき、Ｇａ源ガスとしては、ＴＭＧ（Ｔｒｉ Ｍｅｔｈｙｌ Ｇａｌｌｉｕｍ）や、ＴＥＧ（Ｔｒｉ Ｅｔｈｙｌ Ｇａｌｌｉｕｍ）などが用いられる。Ｎ源ガスとしては、たとえばＮＨ₃（アンモニア）などが用いられる。ＧａＮ層４は、たとえば５００ｎｍ（０.５μｍ）以上１２０００ｎｍ（１２μｍ）以下の厚さを有している。

【0043】

図５を参照して、ＳｉＣ層２１の主面２１ａ側に第２の基板９２（第２の基板の一例）を設ける。これにより、ＳｉＣ層２１は第２の基板９２によって支持される。ここでは、第２の基板９２は、熱可塑性の接着剤（たとえば樹脂系の接着剤）などを用いてＧａＮ層４の主面４ａに接着される。ＧａＮ層４と第２の基板９２との間には接着層９３が形成される。ＳｉＣ層２１の主面２１ａ側へ第２の基板９２を設ける方法は任意であり、粘着テープなどを用いた固定方法が用いられてもよい。第２の基板９２は、表面活性化接合などを用いてＧａＮ層４の主面４ａに接合されてもよい。第２の基板９２は、第１の基板９１およびＳｉＣ層２１の部分の除去の際に、ＳｉＣ層２１を支持する役割を果たす。第２の基板９２は、高い剛性を有する材料よりなることが好ましい。具体的には、第２の基板９２は、Ｓｉ、ＳｉＣ、ＳｉＯ₂（酸化ケイ素）、ガラス基板、サファイア基板、または黒鉛基板などよりなっている。

【0044】

図６を参照して、第２の基板９２を設けた後で、第１の基板９１を除去する。これにより、ＳｉＣ層２の主面２ｂが露出する。図６では、除去された第１の基板９１が点線で示されている。バックグラインド加工装置を用いて第１の基板９１の一部を機械研磨し、続いてスピンエッチング装置を用いて第１の基板９１の残りの部分をウエットエッチングすることにより、第１の基板９１は除去されることが好ましい。第１の基板９１がＳｉよりなる場合、ウエットエッチングの際には混酸が用いられることが好ましい。第１の基板９１を機械研磨により除去することで、第１の基板９１を高速で除去することができる。機械研磨後にウエットエッチングにより第１の基板９１を除去することにより、第１の基板９１の除去に伴うＳｉＣ層２１へのダメージを低減することができる。

【0045】

図７を参照して、ＳｉＣ層２１の主面２１ｂを露出させた後で、ＳｉＣ層２１の主面２１ｂ側の部分ＲＧ２を除去する。図７では、除去された部分ＧＲ２が点線で示されている。ＳｉＣの除去速度の観点で、ＳｉＣ層２１の部分ＲＧ２はＣＭＰを用いて除去されることが好ましい。これにより、ＳｉＣ層２１はＳｉＣ層２となる。ＳｉＣ層２１の主面はＳｉＣ層２の主面２ａとなる。ＳｉＣ層２１の主面２１ｂはＧａＮ層４側に退行してＳｉＣ層２の主面２ｂとなる。除去するＳｉＣ層２１の部分ＲＧ２の厚さＷ３は、４００ｎｍ（０．４μｍ）以上であることが好ましい。厚さＷ３を４００ｎｍ以上とすることにより、第１の基板９１との界面付近に形成された高い欠陥密度を有する領域のＳｉＣ層２１を効果的に除去することができる。部分ＲＧ２を除去した後のＳｉＣ層２の厚さは、１０μｍ以下であることが好ましい。

【0046】

図８を参照して、ＳｉＣ層２１の部分ＲＧ２を除去した後で、下地基板１を準備し、主面１ａが上方向を向いた状態となるように下地基板１をセットする。この状態で、下地基板１の主面１ａとＳｉＣ層２の主面２ｂとを接合する。下地基板１の主面１ａと確実に接触するようにするために、ＳｉＣ層２の主面２ｂの算術平均粗さＲａは０より大きく１ｎｍ以下であることが好ましい。ＳｉＣ層２の主面２ｂの算術平均粗さＲａは０より大きく、０．５ｎｍ以下であることがより好ましい。また、第２の基板９２のサイズが４インチ以上である場合のＳｉＣ層２の主面２ｂの反りは、０より大きく５０μｍ以下であることが好ましい。

【0047】

下地基板１の主面１ａとＳｉＣ層２の主面２ｂとの接合方法としては、任意の方法を用いることができ、表面活性化接合法を用いることが好ましい。表面活性化接合法を用いる場合には、１×１０^-5Ｐａ以下、好ましくは１×１０^-6Ｐａ以下の減圧かつ常温（一例として１０℃以上３０℃以下の温度）の雰囲気で、下地基板１の主面１ａおよびＳｉＣ層２の主面２ｂの各々に、矢印ＡＷ１で示すようにエネルギー粒子を照射する。これにより、下地基板１の主面１ａおよびＳｉＣ層２の主面２ｂの各々からガス、水、有機物、または酸素などの吸着物質が除去される。エネルギー粒子は、たとえばイオン、Ａｒ（アルゴン）、Ｋｒ（クリプトン）、もしくはＮｅ（ネオン）などの中性原子、またはクラスターイオンなどよりなっている。エネルギー粒子は、Ａｒよりなることが好ましい。

【0048】

ここで、下地基板１が結晶性の材料よりなる場合、下地基板１の主面１ａおよびＳｉＣ層２の主面２ｂの各々にエネルギー粒子を照射すると、下地基板１の主面１ａおよびＳｉＣ層２の主面２ｂの各々には、たとえば０より大きく５ｎｍ以下の厚さのアモルファス層３１および３２の各々が現れる。アモルファス層３１は、下地基板１の主面１ａに存在する結晶がエネルギー粒子の衝突により非晶質化したものである。アモルファス層３２は、ＳｉＣ層２の主面２ｂに存在するＳｉＣがエネルギー粒子の衝突により非晶質化したものである。

【0049】

図９を参照して、次に、矢印ＡＷ２で示すように、アモルファス層３１とアモルファス層３２とを互いに接触させる。これにより、下地基板１の主面１ａとＳｉＣ層２の主面２ｂとが接合され、接合層３が現れる。接合層３は、アモルファス層３１と、アモルファス層３２とを含んでいる。アモルファス層３１は、下地基板１の主面１ａに形成されている。アモルファス層３２は、アモルファス層３１とＳｉＣ層２の主面２ｂとの間に形成されている。アモルファス層３１および３２は、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、以降、ＴＥＭと記すことがある）などにより観察することができる。

【0050】

表面活性化接合法を用いる場合、下地基板１とＳｉＣ層２との接合後に、接合層３に対して熱処理を行ってもよい。これにより、接合層３の強度を向上することができる。

【0051】

たとえば１０００℃以上下地基板１を構成する材料の融点未満の温度で接合層３に対して熱処理を行った場合、接合層３の内部では、アモルファス層３１および３２に含まれる原子が再結晶化する。その結果、接合層３は多結晶層を含み得る。多結晶層は、少なくともＳｉＣの多結晶粒を含んでおり、ＳｉＣの多結晶粒を主成分としている。多結晶層は、接合の際に用いたエネルギー粒子の原子を含む多結晶粒をさらに含み得る。

【0052】

熱処理により接合層３中のアモルファス層３１および３２に含まれる一部の原子のみが再結晶化した場合には、接合層３は、多結晶層と、アモルファス層３１および３２のうち少なくともいずれか一方とを含み得る。接合層３中のアモルファス層３１および３２に含まれる全ての原子が熱処理により再結晶化した場合には、接合層３はアモルファス層３１および３２を含まず、接合層３の全体が多結晶層よりなり得る。

【0053】

表面活性化接合法を用いる場合、下地基板１の主面１ａとＳｉＣ層２の主面２ｂとの間に接合中間層（図示無し）を挟んで、下地基板１の主面１ａとＳｉＣ層２の主面２ｂとを接合してもよい。この接合中間層は任意の材料よりなっており、下地基板１とＳｉＣ層２との接合強度を向上する役割などを果たす。この接合中間層は、たとえばＳｉ、ＳｉＣ、またはＡｌＮよりなることが好ましい。

【0054】

図１０を参照して、下地基板１がＳｉを含む材料よりなる場合、下地基板１の主面１ａとＳｉＣ層２の主面２ｂとの接合方法としては、表面活性化接合法の代わりに親水化接合法が用いられてもよい。親水化接合法は、フュージョンボンディング（Ｆｕｓｉｏｎ Ｂｏｎｄｉｎｇ）またはシリコン直接接合（Ｓｉｌｉｃｏｎ Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ：ＳＤＢ）とも呼ばれる。親水化接合法を用いる場合には、ＣＶＤ法などを用いて、下地基板１の主面１ａにＳｉＯ₂層３３を形成する。ＳｉＣ層２の主面２ｂにＳｉＯ₂層３４を形成する。ＳｉＯ₂層３４は、ＣＶＤ法などを用いてＳｉＣ層２の主面２ｂにＳｉＯ₂層３４を形成する方法、ＳｉＣ層２の主面２ｂにＳｉ層を形成しＳｉ層を熱酸化する方法、またはＳｉＣ層２の主面２ｂを熱酸化する方法などによって形成されてもよい。ＳｉＯ₂層３３およびＳｉＯ₂層３４の各々を親水化処理する。

【0055】

図１１を参照して、矢印ＡＷ２で示すように、ＳｉＯ₂層３３とＳｉＯ₂層３４とを互いに接触させる。これにより、下地基板１の主面１ａとＳｉＣ層２の主面２ｂとが接合され、ＳｉＯ₂層３３および３４が一体化した接合層３が得られる。接合層３はＳｉＯ₂を含んでいる。

【0056】

なお、フュージョン接合法またはプラズマ接合法などを用いて、下地基板１の主面１ａとＳｉＣ層２の主面２ｂとが接合されてもよい。

【0057】

下地基板１とＳｉＣ層２とを接合した後、ＳｉＣ層２の主面２ａ側から第２の基板９２および接着層９３を除去する。第２の基板９２が熱可塑性の接着剤を用いてＧａＮ層４の主面４ａに接着されている場合には、第２の基板９２および接着層９３は、接着層９３を加熱することで除去される。第２の基板９２は、熱剥離やレーザー剥離などの方法で除去されてもよい。第２の基板９２および接着層９３の除去後には、ＧａＮ層４の主面４ａが露出する。以上の工程により、図１に示す化合物半導体構造ＣＳ１が得られる。

【0058】

なお、化合物半導体構造ＣＳ１において、ＧａＮ層４は省略されてもよい。この場合、図５に示す工程において、ＳｉＣ層２の主面２ａに第２の基板９２が固定されてもよい。第２の基板９２は、熱可塑性の接着剤などを用いてＳｉＣ層２の主面２ａに接着されてもよい。

【0059】

化合物半導体構造ＣＳ１は、次の方法で製造されてもよい。

【0060】

図１２～図１４は、本発明の一実施の形態における化合物半導体構造ＣＳ１の他の製造方法を工程順に示す断面図である。

【0061】

図１２を参照して、図２および図３に示す工程を経た後で（言い換えれば、ＧａＮ層４を形成する前に）、熱可塑性の接着剤（たとえば樹脂系の接着剤）などを用いて、ＳｉＣ層２１の主面２１ａに第２の基板９２を接着する。ＳｉC層２１と第２の基板９２との間には接着層９３が形成される。

【0062】

図１３を参照して、次に図６および図７に示す工程と同様の工程を経ることで、第１の基板９１を除去し、ＳｉＣ層２１の主面２１ｂ側の部分ＲＧ２を除去する。部分ＲＧ２の除去により、ＳｉＣ層２１はＳｉＣ層２となる。図１３では、除去された第１の基板９１および部分ＲＧ２が点線で示されている。

【0063】

図１４を参照して、次に、図８および図９に示す工程と同様の工程、または図１０および図１１に示す工程と同様の工程を経ることで、下地基板１の主面１ａとＳｉＣ層２の主面２ｂとを接合する。下地基板１の主面１ａとＳｉＣ層２の主面２ｂとの間には、接合層３が現れる。次に、第２の基板９２および接着層９３を除去する。これにより、ＳｉＣ層２の主面２ｂが露出される。図１４では、除去された第２の基板９２および接着層９３が点線で示されている。

【0064】

図１を参照して、その後、ＳｉＣ層２の主面２ｂにＧａＮ層４を形成する。これにより、化合物半導体構造ＣＳ２が得られる。ＧａＮ層４の形成は省略されてもよい。

【0065】

［実施の形態の効果］

【0066】

一般的に、高周波用途のデバイスにおいては、高周波の電流が流れる経路である電流経路の付近に絶縁性の低い領域が存在する場合、高周波の電流の影響を受けてその領域に存在する電子が振動する。その結果、それらの電子の振動により不要なエネルギーが消費され、デバイスの損失が増加する。このため、高周波用途のデバイスにおいては、損失低減の観点から、電流経路の付近は十分な厚さの絶縁層で覆われることが好ましい。

【0067】

本願発明者らは、従来のＳｉＣ／Ｓｉ基板を高周波用途のデバイスの基板として使用した場合にデバイスの損失が大きいのは、次の理由によるものであることを見出した。

【0068】

図１５は、エピタキシャル成長したＳｉＣ層がデバイスの損失を増加させる原理を説明する図である。図１５（ａ）は、図２の構造ＳＴ１におけるＳｉＣ層２１に含まれる欠陥を模式的に示す図である。図１５（ｂ）は、図２の構造ＳＴ１を用いて作製した高周波用途のデバイスの構成を示す断面図である。ここでは、エピタキシャル成長したＳｉＣ層（一部が除去されていないＳｉＣ層）が図２のＳｉＣ層２１に相当するものとして説明する。

【0069】

図１５（ａ）を参照して、ＳｉＣ層２１は第１の基板９１の主面９１ａにエピタキシャル成長により形成される。ＳｉＣ層２１のエピタキシャル成長の初期に形成されるＳｉＣは、第１の基板９１の結晶構造の影響を大きく受ける。このため、ＳｉＣ層２１のエピタキシャル成長の初期に形成されるＳｉＣの結晶には、第１の基板９１を構成する材料の格子定数とＳｉＣの格子定数との差に起因して多くの欠陥（特に転位欠陥および積層欠陥）ＤＦが発生する。これらの欠陥ＤＦは、ＳｉＣ層２１のエピタキシャル成長が進行しＳｉＣ層２１の厚さが増加するにつれて、会合消滅などのメカニズムにより消滅する。その結果、ＳｉＣ層２１における第１の基板９１との界面付近の領域である第１の領域２１１には、相対的に多くの欠陥ＤＦ（主に転位欠陥および積層欠陥）が存在する。ＳｉＣ層２１における第１の基板９１との界面（つまり主面２１ｂ）から４００ｎｍ未満の領域には、転位欠陥および積層欠陥が特に集中している。一方、ＳｉＣ層２１における第１の基板９１との界面から離れた領域である第２の領域２１２には、相対的に少ない欠陥ＤＦ（主に転位欠陥および積層欠陥）が存在する。ＳｉＣ層２１に意図的にｎ型またはｐ型の不純物を添加しない場合、あるいは、ＶなどのＳｉＣ層２１を半絶縁化する不純物をＳｉＣ層２１に添加した場合には、第１の領域２１１は欠陥ＤＦの存在により十分な高抵抗にはならないが、第２の領域２１２は高抵抗となる。この場合、第１の領域２１１は、ＬＲ（Ｌｏｗ Ｒｅｓｉｓｔｉｖｉｔｙ）－ＳｉＣ層とも呼ばれる。第２の領域２１２は、ＨＲ（Ｈｉｇｈ Ｒｅｓｉｓｔｉｖｉｔｙ）－ＳｉＣ層とも呼ばれる。

【0070】

図１５（ｂ）を参照して、構造ＳＴ１には、高周波用途のデバイス（ここではＨＥＭＴ）が作製されている。具体的には、構造ＳＴ１には、ＧａＮ層４と、障壁層６と、ゲート電極１１と、ソース電極１２と、ドレイン電極１３とが形成されている。障壁層６は、ＧａＮ層４の主面４ａに形成されている。ゲート電極１１、ソース電極１２、およびドレイン電極１３の各々は、障壁層６の主面６ａに形成されている。ＧａＮ層４は電子走行層として機能する。

【0071】

このデバイスにおいては、ソース電極１２とドレイン電極１３との間に電位差が与えられた状態でゲート電極１１に高周波数を有する電圧が印加されると、障壁層６との界面付近のＧａＮ層４中に、二次元電子ガスの電流経路４１が生じる。電流経路４１を通じてソース電極１２とドレイン電極１３との間に高周波の電流が流れる。

【0072】

ＳｉＣ層２１には、厚い第１の領域２１１が含まれており、局所的に多くの転位欠陥および積層欠陥が存在している。一般的に、転位欠陥密度が高いほど、ＳｉＣ層の絶縁性は低下し、ＳｉＣ層に含まれる電子の数は増加する。このため、電流経路４１に沿って高周波の電流が流れる場合に、主に第１の領域２１１に含まれる大量の電子が振動し、それらの電子の振動により不要なエネルギーが消費される。従来のＳｉＣ／Ｓｉ基板は、エピタキシャル成長したＳｉＣ層をそのまま（ＳｉＣ層の一部を除去せずに）含んでいる。このため、従来のＳｉＣ／Ｓｉ基板を高周波用途のデバイスの基板として使用した場合、デバイスの損失が増加する。

【0073】

図１６は、本発明の一実施の形態における化合物半導体構造ＣＳ１の効果を説明する図である。図１６（ａ）は、化合物半導体構造ＣＳ１のＳｉＣ層２に含まれる欠陥を模式的に示す図である。図１６（ｂ）は、化合物半導体構造ＣＳ１を用いて作製した高周波用途のデバイスの構成を示す断面図である。

【0074】

図１５（ａ）および図１６（ａ）を参照して、本実施の形態の化合物半導体構造ＣＳ１において、ＳｉＣ層２は、ＳｉＣ層２１における第１の基板９１との界面から４００ｎｍ以上の厚さの部分を除去することにより得られる。ＳｉＣ層２からは、局所的に多くの欠陥ＤＦが存在する領域である第１の領域２１１の少なくとも一部（好ましくは第１の領域２１１全体）が除去される。このため、化合物半導体構造ＣＳ１におけるＳｉＣ層２に含まれる転位欠陥および積層欠陥の密度は、ＳｉＣ層２１の転位欠陥および積層欠陥の密度よりも低くなる。

【0075】

図１６（ｂ）を参照して、化合物半導体構造ＣＳ１には、高周波用途のデバイス（ここではＨＥＭＴ）が作製されている。具体的には、化合物半導体構造ＣＳ１には、障壁層６と、ゲート電極１１と、ソース電極１２と、ドレイン電極１３とが形成されている。障壁層６、ゲート電極１１、ソース電極１２、およびドレイン電極１３の構成は、図１５（ｂ）の場合と同様であるため、その説明は繰り返さない。

【0076】

化合物半導体構造ＣＳ１におけるＳｉＣ層２に含まれる転位欠陥および積層欠陥の密度は、ＳｉＣ層２１の転位欠陥および積層欠陥の密度よりも低い。化合物半導体構造ＣＳ１におけるＳｉＣ層２の絶縁性は、ＳｉＣ層２１の絶縁性よりも高い。化合物半導体構造ＣＳ１では、電流経路４１に沿って高周波の電流が流れる場合に、高周波の電流の影響を受けて振動する電子または正孔の数が少なくなり、それらの振動により消費される不要なエネルギーが少なくなる。その結果、化合物半導体構造ＣＳ１を高周波用途のデバイスの基板として使用した場合、デバイスの損失を低減することができる。

【0077】

加えて、ＳｉＣ層２の主面２ｂ側に、ＳｉＣ層２１のエピタキシャル成長の際の下地基板である第１の基板９１とは異なる材料よりなる下地基板１を設けることができる。これにより、第１の基板９１として、ＳｉＣ層２１を支持するのに適した材料（一例として、ＳｉＣ層２１のエピタキシャル成長に適しており、かつ高い剛性を有する材料）よりなるものを採用することができる。また、下地基板１として、高周波用途のデバイスの下地基板として適した材料（一例として、高い絶縁性を有する材料）よりなるものを採用することができる。

【0078】

上記効果は、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＭＩＳＦＥＴ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄuｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などのＨＥＭＴ以外の高周波用途のデバイス全般において得られる。

【0079】

図１７は、ＴＥＭを用いて化合物半導体構造ＣＳ１の断面を観察する場合の電子線ＥＢの照射方向と、観察する化合物半導体構造ＣＳ１の断面との関係を示す図である。図１８は、図１７中ＸＶＩＩＩ－ＸＶＩＩＩ線に沿った化合物半導体構造ＣＳ１の断面のＴＥＭ像で検出される複数の転位欠陥または積層欠陥ＤＦを模式的に示す図である。図１８に対応する化合物半導体構造ＣＳ１の断面は、下地基板１の主面１ａに対して垂直な断面に相当する。

【0080】

図１７および図１８を参照して、ＴＥＭの電子線ＥＢは、図１８に示す断面の法線方向から化合物半導体構造ＣＳ１に照射される。ＳｉＣ層の主面の面方位が＜１１１＞である場合、観察する断面（つまり、図１８に示す断面）の面方位は｛１１０｝であることが好ましい。図１８に示す断面において、所定の検出位置Ｐ１（図１８中点線で示す位置）では、複数の転位欠陥または積層欠陥ＤＦが検出される。検出位置Ｐ１における複数の転位欠陥または積層欠陥ＤＦのうち少なくとも一の転位欠陥または積層欠陥ＤＦ１と、転位欠陥または積層欠陥ＤＦ１と検出位置Ｐ１において隣接する他の転位欠陥または積層欠陥ＤＦ２との検出位置Ｐ１に沿った距離を、欠陥の距離Ｘ（ｎｍ）と表記する。また、ＴＥＭの電子線ＥＢが透過したＳｉＣ層２の部分の長さ（言い換えれば、図１８に示す断面の法線方向のＳｉＣ層２の長さ）を、ＳｉＣ層の長さＹ（ｎｍ）と表記する。

【0081】

本実施の形態において、ＳｉＣ層２に含まれる転位欠陥および積層欠陥の数が従来と比較して少ないという事実は、欠陥の距離Ｘ（ｎｍ）およびＳｉＣ層の長さＹ（ｎｍ）が下記式（１）を満たすことで確認される。

【0082】

Ｘ≧１４０００／Ｙ ・・・（１）

【0083】

式（１）の導出方法について説明する。

【0084】

ＳｉＣ層２に含まれる転位欠陥および積層欠陥の数は従来のＳｉＣ層と比較して少ないため、欠陥の距離Ｘは従来の欠陥の距離と比較して大きくなる。本願発明者らは、ＴＥＭを用いた観察により、ＳｉＣ層の長さＹが７０ｎｍである場合に、欠陥の距離Ｘが２００ｎｍ以上（つまり、Ｙ＝７０の場合に、Ｘ≧２００）であることを見出した（事実１）。

【0085】

ＴＥＭは、試料に電子線を照射し、電子線の透過率の空間分布に基づいて、試料の試料の拡大投影像を出力する電子顕微鏡である。このため、化合物半導体構造ＣＳ１の断面のＴＥＭ像では、ＴＥＭの電子線ＥＢが透過したＳｉＣ層２の部分（つまり、長さＹ（ｎｍ）の部分）に存在する全ての転位欠陥および積層欠陥が検出される。ＳｉＣ層２の内部に存在する転位欠陥および積層欠陥の密度は、電子線ＥＢの進行方向に沿って均一であるものと推測される。したがって、化合物半導体構造ＣＳ１の断面のＴＥＭ像で検出される複数の転位欠陥または積層欠陥ＤＦの数は、ＳｉＣ層の長さＹ（ｎｍ）に比例する。欠陥の距離Ｘ（ｎｍ）は、化合物半導体構造ＣＳ１の断面のＴＥＭ像で検出される複数の転位欠陥または積層欠陥ＤＦの数に反比例するものと推測される。

【0086】

したがって、欠陥の距離Ｘ（ｎｍ）は、ＳｉＣ層の長さＹ（ｎｍ）に反比例する（事実２）。

【0087】

上記事実１および２から、上記式（１）が導出される。

【0088】

検出位置Ｐ１としては、ＳｉＣ層２において転位欠陥および積層欠陥の数の減少が明確に確認される位置が選ばれる。具体的には、ＳｉＣ層２が４００ｎｍより大きい厚さＷ１を有する場合、ＳｉＣ層２における主面（接合層３との界面）２ｂから２００ｎｍ離れた位置が検出位置Ｐ１として選ばれる。一方、ＳｉＣ層２が０より大きく４００ｎｍ以下の厚さＷ１を有する場合、検出位置Ｐ１として、ＳｉＣ層２における厚さ方向の中間位置が検出位置Ｐ１として選ばれる。厚さＷ１は、主面２ａから主面２ｂまでの図１８中縦方向の長さとして定義される。

【0089】

［変形例］

【0090】

図１９は、本発明の一実施の形態の第１の変形例における化合物半導体構造ＣＳ２の構成を示す断面図である。図２０は、本発明の一実施の形態の第１の変形例における化合物半導体構造ＣＳ２の一の製造方法を示す断面図である。図２１および図２２は、本発明の一実施の形態の第１の変形例における化合物半導体構造ＣＳ２の他の製造方法を工程順に示す断面図である。

【0091】

図１９を参照して、第１の変形例における化合物半導体構造ＣＳ２（化合物半導体構造の一例）は、上述の実施の形態の化合物半導体構造ＣＳ１の構成に加えて、高周波用途のデバイス（ここではＨＥＭＴ）の構成１０を備える化合物半導体デバイスである。構成１０は、障壁層６と、ゲート電極１１と、ソース電極１２と、ドレイン電極１３とを含んでいる。障壁層６は、ＡｌＧａＮなどよりなっており、ＧａＮ層４の主面４ａに形成されている。ゲート電極１１、ソース電極１２、およびドレイン電極１３の各々は、障壁層６の主面６ａに形成されている。ＧａＮ層４は電子走行層として機能する。

【0092】

化合物半導体構造ＣＳ２においては、ソース電極１２とドレイン電極１３との間に電位差が与えられた状態で、高い周波数で変化する電圧がゲート電極１１に印加されると、障壁層６との界面付近のＧａＮ層４中に、二次元電子ガスの電流経路が生じる。この電流経路を通じてソース電極１２とドレイン電極１３との間に高周波の電流が流れる。

【0093】

化合物半導体構造ＣＳ２は、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＭＩＳＦＥＴ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄuｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などのＨＥＭＴ以外の高周波用途のデバイスの構成を含んでいてもよい。

【0094】

化合物半導体構造ＣＳ２は、図１の化合物半導体構造ＣＳ１を得た後で、ＧａＮ層４の主面４ａに障壁層６を形成し、障壁層６の主面６ａにゲート電極１１、ソース電極１２、およびドレイン電極１３の各々を形成することにより作製されてもよい。

【0095】

また、化合物半導体構造ＣＳ２は、図２～図４に示す工程を経た後で（言い換えれば、ＳｉＣ層２１の部分ＲＧ２を除去する前に）、図２０に示すように、ＧａＮ層４の主面４ａに障壁層６を形成し、障壁層６の主面６ａにゲート電極１１、ソース電極１２、およびドレイン電極１３の各々を形成することにより作製されてもよい。この場合、障壁層６の主面６ａ側に第２の基板９２が設けられる。第２の基板９２は、熱可塑性の接着剤などを用いて障壁層６の主面６ａ、ならびにゲート電極１１、ソース電極１２、およびドレイン電極１３の各々に接着される。その後、図６～図９に示す工程と同様の工程を経て、化合物半導体構造ＣＳ２が得られる。

【0096】

さらに、化合物半導体構造ＣＳ２は、次の方法で作製されてもよい。

【0097】

図２１を参照して、図２～図４に示す工程を経た後で（言い換えれば、ＳｉＣ層２１の部分ＲＧ２を除去する前に）、ＧａＮ層４の主面４ａに障壁層６を形成する。次に、ＳｉＣ層２１の主面２１ａ側に第２の基板９２を設ける。ここでは、ＧａＮ層４と第２の基板９２との間には接着層９３が形成される。次に、図６および図７に示す工程と同様の工程を経ることで、第１の基板９１を除去し、ＳｉＣ層２１の主面２１ｂ側の部分ＲＧ２を除去する。

【0098】

図２２を参照して、次に、図８および図９に示す工程と同様の工程、または図１０および図１１に示す工程と同様の工程を経ることで、下地基板１の主面１ａとＳｉＣ層２の主面２ｂとを接合する。下地基板１の主面１ａとＳｉＣ層２の主面２ｂとの間には、接合層３が現れる。次に、第２の基板９２および接着層９３を除去する。図２２では、除去された第２の基板９２および接合層９３が点線で示されている。

【0099】

図１９を参照して、その後、障壁層６の主面６ａにゲート電極１１、ソース電極１２、およびドレイン電極１３の各々を形成する。これにより、化合物半導体構造ＣＳ２が得られる。

【0100】

なお、化合物半導体構造ＣＳ２は、高周波用途のデバイスの構成１０の一部（たとえば障壁層６）のみを備えていてもよい。

【0101】

図２３は、本発明の一実施の形態の第２の変形例における化合物半導体構造ＣＳ３の構成を示す断面図である。

【0102】

図２３を参照して、第２の変形例における化合物半導体構造ＣＳ３（化合物半導体構造の一例）は、上述の実施の形態の化合物半導体構造ＣＳ１の構成に加えて、中間層８を備えている。高周波用途のデバイスの特性を向上させる役割や、ＧａＮ層４の品質を向上する役割などを果たす。中間層８は、ＳｉＣ層２とＧａＮ層４との間に形成されている。中間層８は、ＡｌＮ層、ＡｌＧａＮ層、またはＧａＮ層などよりなっている。中間層８は複数の層を含んでいてもよい。

【0103】

図２４は、本発明の一実施の形態の第３の変形例における化合物半導体構造ＣＳ４の構成を示す断面図である。

【0104】

図２４を参照して、第３の変形例における化合物半導体構造ＣＳ４（化合物半導体構造の一例）は、ＧａＮ層４を備えておらず、かつ高周波用途のデバイスの構成として、ＳＡＷフィルタの構成１０を備えている点において、上述の実施の形態の化合物半導体構造ＣＳ１と異なっている。具体的には、構成１０は、圧電体層１４と、櫛形電極１５とを含んでいる。圧電体層１４は、ＳｉＣ層２の主面２ａに形成されている。圧電体層１４は、たとえばＬｉＴａＯ₃（ＬＴ、タンタル酸リチウム）やＬｉＮｂＯ₃（ＬＮ、ニオブ酸リチウム）などのリチウム化合物よりなっている。櫛形電極１５は、圧電体層１４の主面１４ａに形成されている。櫛形電極１５は、駆動用電極と検出用電極とを含んでいる。櫛形電極１５の駆動用電極に高周波電圧が印加されると、駆動用電極の電極間の距離に応じた波長の振動が生じ、この振動が表面波となる。表面波は、圧電体層１４を通じて櫛形電極１５の検出用電極に伝播する。

【0105】

化合物半導体構造ＣＳ４のＳｉＣ層２に含まれる転位欠陥および積層欠陥の密度は低く、ＳｉＣ層２に含まれる電子の数が少ない。このため、圧電体層１４を伝播する表面波の影響を受けて振動する電子の数が少なくなり、それらの電子の振動により消費される不要なエネルギーが少なくなる。その結果、損失を低減することができる。

【0106】

加えて、ＳｉＣ層２の厚さを数μｍのオーダーまで薄膜化することができる。ＳｉＣ層２の厚さを数μｍのオーダーまで薄膜化し、ダイヤモンドなどのＳｉＣよりも熱伝導率の高い材料よりなる下地基板１と接合することにより、デバイスの放熱性を向上することができる。この点において、バルクのＳｉＣ基板を用いてデバイスを作製した場合には、ＳｉＣ基板の強度の観点から数μｍのオーダーまで薄膜化することは困難である。

【0107】

［実施例］

【0108】

本願発明者らは、ＴＥＭを用いて、エピタキシャル成長したＳｉＣ層（一部が除去されていないＳｉＣ層）に含まれる欠陥を確認した。具体的には、Ｓｉよりなる支持体の一方の主面上に約３μｍの厚さのＳｉＣ層を形成した。次に、ＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）加工観察装置およびイオンミリング装置を用いて、ＳｉＣ層の主面に対して垂直にＳｉＣ層を切断した。ＴＥＭの電子線が透過するＳｉＣ層の部分の長さ（図１７中長さＹ）が７０ｎｍ～１００ｎｍの範囲内となるように、ＳｉＣ層は切断された。次に、ＴＥＭを用いて、得られたＳｉＣ層の断面を観察した。続いて、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｅ）を用いて、ＳｉＣ層の物性を計測した。ＴＥＭとして、株式会社日立ハイテク製Ｈ－９０００ＵＨＲを使用した。ＴＥＭによる観察の際の加速電圧を３００ｋＶとした。ＦＩＢ加工観察装置として、株式会社日立ハイテク製ＦＢ－２１００－Ｓａｍｐｌｉｎｇ Ｓｙｓｔｅｍ、およびＦＥＩ社製デュアルビーム装置ＳＴＲＡＴＡ ＤＢ２３５を使用した。イオンミリング装置として、Ｇａｔａｎ社製６００型を使用した。

【0109】

図２５は、本発明の一実施例において得られたＳｉＣ層の状態を示す図である。図２５（ａ）は、ＳｉＣ層のＴＥＭ像を示す図である。図２５（ｂ）は、ＳＣＭで得られたＳｉＣ層のｄＣ／ｄＶ像である。

【0110】

なお、ＳＣＭで得られるｄＣ／ｄＶ像は、実際にはカラー画像である。ＳＣＭで得られるｄＣ／ｄＶ像では、ｐ型の導電型の部分は赤色、ｎ型の導電型の部分は青色、非導電型の部分は黒色を呈する。図２５（ｂ）のＳｉＣ層のｄＣ／ｄＶ像では、ｎ型の部分（青色の部分）が明るい色で表示されており、非導電型の部分（黒色の部分）が暗い色で表示されている。ｐ型の部分（赤色の部分）は存在していない。

【0111】

図２５（ａ）を参照して、ＴＥＭ像では、支持体との界面からの距離が約１．８μｍ以内の領域である領域ＲＧ３には、多数の転位欠陥および積層欠陥（矢印で示した明るい色の部分）が存在していた。支持体との界面からの距離が４００ｎｍ以内の領域には、特に多数の転位欠陥および積層欠陥が存在していた。支持体との界面からの距離が約１．８μｍより大きい領域ＲＧ４には、ほとんど転位欠陥が存在していなかった。図２５（ｂ）を参照して、ＳＣＭで得られるｄＣ／ｄＶ像では、領域ＲＧ３がｎ型の導電型を呈し、領域ＲＧ４は導電型を呈しなかった。

【0112】

これらの結果から、エピタキシャル成長したＳｉＣ層（一部が除去されていないＳｉＣ層）における支持体との界面付近の領域ＲＧ３は、支持体との界面から離れた領域ＲＧ４と比較して、多数の転位欠陥および積層欠陥を含んでおり、低い絶縁性を有していることが分かる。ゆえに、ＳｉＣ層における支持体側の部分を除去する際に、ＳｉＣ層における４００ｎｍ以上の厚さの部分を除去することで、領域ＲＧ３の少なくとも一部が除去される。その結果、ＳｉＣ層内の転位欠陥および積層欠陥を低減でき、ＳｉＣ層の絶縁性を向上できることが分かる。

【0113】

［その他］

【0114】

上述の実施の形態および変形例の構成および製造方法は、適宜組み合わせることが可能である。たとえば化合物半導体構造ＣＳ２またはＣＳ４において、化合物半導体構造ＣＳ３の中間層８が設けられてもよい。

【0115】

本開示は、デバイスの損失を低減する化合物半導体構造およびその製造方法を提供するものである。本開示により、半導デバイスの電力エネルギー変換効率の改善による省エネ効果を得ることができ、持続可能な開発目標の達成に貢献することができる。

【0116】

上述の実施の形態、変形例、および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0117】

１ 下地基板（下地基板の一例）
１ａ，１ｂ 下地基板の主面
２，２１ ＳｉＣ（炭化ケイ素）層（炭化ケイ素層の一例）
２ａ，２ｂ，２１ａ，２１ｂ ＳｉＣ層の主面
３ 接合層（接合層の一例）
４，７ ＧａＮ（窒化ガリウム）層（窒化ガリウム層の一例）
４ａ，４ｂ ＧａＮ層の主面
６ 障壁層
６ａ 障壁層の主面
８ 中間層
１０ 高周波用途のデバイスの構成
１１ ゲート電極
１２ ソース電極
１３ ドレイン電極
１４ 圧電体層
１４ａ 圧電体層の主面
１５ 櫛形電極
３１，３２ アモルファス層
３３，３４ ＳｉＯ₂（酸化ケイ素）層
４１ 電流経路
９１ 第１の基板（第１の基板の一例）
９１ａ 第１の基板の主面
９２ 第２の基板（第２の基板の一例）
９３ 接着層
２１１ ＳｉＣ層の第１の領域
２１２ ＳｉＣ層の第２の領域
ＣＳ１，ＣＳ２，ＣＳ３，ＣＳ４ 化合物半導体構造（化合物半導体構造の一例）
ＤＦ，ＤＦ１，ＤＦ２ 転位欠陥または積層欠陥
ＥＢ 電子線
ＲＧ１，ＲＧ２ ＳｉＣ層の除去する部分
ＲＧ３，ＲＧ４ ＳｉＣ層内の領域
ＳＴ１ 図２の構造

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】