特開 2024-131273 半導体発光素子、および半導体発光素子の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024131273

(43)【公開日】2024-09-30

(54)【発明の名称】半導体発光素子、および半導体発光素子の製造方法

(51)【国際特許分類】

   H01L 33/24 20100101AFI20240920BHJP

   H01L 33/04 20100101ALI20240920BHJP

【ＦＩ】

H01L33/24

H01L33/04

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2023041444

(22)【出願日】2023-03-15

(71)【出願人】

【識別番号】000001133

【氏名又は名称】株式会社小糸製作所

(74)【代理人】

【識別番号】110001667

【氏名又は名称】弁理士法人プロウィン

(72)【発明者】

【氏名】曽根 直樹

【テーマコード（参考）】

5F241

【Ｆターム（参考）】

5F241AA03

5F241AA21

5F241CA05

5F241CA08

5F241CA10

5F241CA12

5F241CA40

5F241CA65

5F241CA73

5F241CA74

5F241CA88

5F241CB11

(57)【要約】

【課題】ｐ型の半導体層からの水素離脱を効率的に行うことが可能な半導体発光素子、および半導体発光素子の製造方法を提供する。
【解決手段】成長基板（１１）と、成長基板（１１）の主面に対し垂直方向に立設されたｎ型コア層（１５）、およびｎ型コア層（１５）の外周に配置された活性層（１６）を含む複数の柱状半導体層と、柱状半導体層の外周に配置され、相互に接続されて一体化された複数のｐ型半導体層（１７）と、一体化された複数のｐ型半導体層（１７）の一部が除去された除去領域と、を備えることを特徴とする。
【選択図】図１

【特許請求の範囲】

【請求項1】

成長基板と、
前記成長基板の主面に対し垂直方向に立設されたｎ型コア層、および前記ｎ型コア層の外周に配置された活性層を含む複数の柱状半導体層と、
前記柱状半導体層の外周に配置され、相互に接続されて一体化された複数のｐ型半導体層と、
一体化された前記複数のｐ型半導体層の一部が除去された除去領域と、を備えることを特徴とする半導体発光素子。

【請求項2】

請求項１に記載の半導体発光素子であって、
前記複数のｐ型半導体層の各々は、前記垂直方向下方に広がる錐状体をなし、前記複数のｐ型半導体層同士は前記錐状体の下部で接続されていることを特徴とする半導体発光素子。

【請求項3】

請求項１に記載の半導体発光素子であって、
前記成長基板上に形成され前記ｎ型コア層と連続している下地層と、
前記ｐ型半導体層同士が接続された接続部で囲まれた開口部と、をさら備え、
前記開口部に前記ｐ型半導体層が配置されていないことを特徴とする半導体発光素子。

【請求項4】

請求項３に記載の半導体発光素子であって、
前記ｐ型半導体層の外周に配置された埋込半導体層をさらに備え、
前記除去領域では前記埋込半導体層の上面から前記下地層に至る層が除去されており、
前記除去領域から前記ｐ型半導体層の端面が露出していることを特徴とする半導体発光素子。

【請求項5】

請求項４に記載の半導体発光素子であって、
前記ｐ型半導体層と前記埋込半導体層の間に配置されたトンネル接合層をさらに備え、
前記除去領域から前記トンネル接合層の端面がさらに露出していることを特徴とする半導体発光素子。

【請求項6】

成長基板上に複数の開口部を有するマスクを形成するマスク形成工程と、
選択成長を用いて前記開口部にｎ型コア層を形成し、前記ｎ型コア層の外周に活性層を形成して柱状半導体層を形成する柱状半導体層形成工程と、
前記柱状半導体層の外周にｐ型半導体層を形成するｐ型半導体層形成工程と、
前記ｐ型半導体層を埋め込むように前記成長基板上に埋込半導体層を形成する埋込半導体層形成工程と、
前記ｐ型半導体層の一部および前記埋込半導体層の一部を除去して前記ｐ型半導体層を露出させる除去領域形成工程と、
全体をアニールして前記ｐ型半導体層を活性化させる活性化工程と、を含むことを特徴とする半導体発光素子の製造方法。

【請求項7】

請求項６に記載の半導体発光素子の製造方法であって、
前記ｐ型半導体層の外周にトンネル接合層を形成するトンネル接合層形成工程をさらに含み、
前記埋込半導体層は前記トンネル接合層を埋め込むように形成され、
前記除去領域形成工程で前記トンネル接合層をさらに露出させ、
前記活性化工程で前記トンネル接合層をさらに活性化させることを特徴とする半導体発光素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体発光素子、および半導体発光素子の製造方法に関する。

【背景技術】

【0002】

半導体発光素子は、活性層において正孔と電子とが再結合することにより発光する。従来、活性層として平坦なシート状の井戸層が用いられてきた。これに対し近年では、３次元ナノ構造を有する半導体発光素子の開発が活発化している。特許文献１には、このような構造を有する半導体発光素子の一例が開示されている。

【0003】

特許文献１に係る半導体発光素子の本体部は、ナノワイヤと呼ばれる細線構造体によって形成されている。図８は特許文献１に係る半導体発光素子を簡略化した従来技術に係る半導体発光素子５０を示した図であり、図８（ａ）は縦断面図を、図８（ｂ）は横断面図を各々示している。図８（ａ）に示すように半導体発光素子５０は、成長基板５１、下地層５２、マスク５３、六角柱形状に成長させたｎ型コア層５４、ｎ型コア層５４の周囲に形成された活性層（発光層）５５、活性層５５の周囲に形成されたｐ型半導体層５６、ｐ型半導体層５６の周囲に形成されたトンネル接合層５７、および埋込半導体層５８を備えている。ｎ型コア層５４、活性層５５、ｐ型半導体層５６、およびトンネル接合層５７で構成された部分が一般にナノワイヤと称されている。埋込半導体層５８はそのナノワイヤを埋め込んでいる。このような構造によれば、発光層への均一な電流注入が可能となる。また、埋込半導体層５８によって複数のナノワイヤが連結され、強度が確保される。

【0004】

ここで、半導体発光素子５０のｐ型半導体層５６およびトンネル接合層５７のｐ＋層（以下両者を併せて「ｐ型の半導体層」という場合がある）は、水素を離脱させ活性化する必要がある。ｐ型の半導体層に含まれるドーパントであるＭｇ（マグネシウム）は、水素によるパッシベーションにより不活性化している。そのため、熱処理を行って水素を離脱させ、Ｍｇを活性化させる必要がある。そのために、工程の途中でｐ型の半導体層を露出させて、アニール処理を施す。しかしながら、ｐ型の半導体層はｎ型の埋込半導体層５８とトンネル接合層５７のｎ＋層で覆われているため、効果的に水素を離脱させることができず、従って十分な活性化ができない。活性化が不十分だとこの層が高抵抗となり、半導体発光素子５０の素子効率が低下する。この点特許文献１に係る半導体発光素子では、半導体発光素子上部に、ｐ型の半導体層を露出させる除去領域を設け、この除去領域から水素を離脱させている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０２２－０４０６７６号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

上述したように、特許文献１に係る半導体発光素子およびその製造方法では、ｐ型の半導体層の上部を露出させてアニール処理している。その際ナノワイヤは各々独立しているため、すべてのナノワイヤのｐ型の半導体層の上部を露出させる必要がある。この方法では水素が上部から離脱する。しかしながらナノワイヤ構造の露出面積が小さいので、ナノワイヤ構造の下部まで十分に活性化処理を行うためには、アニール処理が長時間化してしまう傾向があった。

【0007】

そこで本発明は、上記従来の問題点に鑑みなされたものであり、ｐ型の半導体層からの水素離脱を効率的に行うことが可能な半導体発光素子、および半導体発光素子の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

上記課題を解決するために、本発明の半導体発光素子は、成長基板と、前記成長基板の主面に対し垂直方向に立設されたｎ型コア層、および前記ｎ型コア層の外周に配置された活性層を含む複数の柱状半導体層と、前記柱状半導体層の外周に配置され、相互に接続されて一体化された複数のｐ型半導体層と、一体化された前記複数のｐ型半導体層の一部が除去された除去領域と、を備えることを特徴とする。

【0009】

このような本発明の半導体発光素子では、柱状半導体層の外周に配置され、相互に接続されて一体化された複数のｐ型半導体層の一部が除去された除去領域を備えているため、ｐ型の半導体層からの水素離脱を効率的に行うことが可能となる。

【0010】

また本発明の一態様では、前記複数のｐ型半導体層の各々は、前記垂直方向下方に広がる錐状体をなし、前記複数のｐ型半導体層同士は前記錐状体の下部で接続されていることを特徴とする。

【0011】

また本発明の一態様では、前記成長基板上に形成され前記ｎ型コア層と連続している下地層と、前記ｐ型半導体層同士が接続された接続部で囲まれた開口部と、をさらに備え、前記開口部に前記ｐ型半導体層が配置されていないことを特徴とする。

【0012】

また本発明の一態様では、前記ｐ型半導体層の外周に配置された埋込半導体層をさらに備え、前記除去領域では前記埋込半導体層の上面から前記下地層に至る層が除去されており、前記除去領域から前記ｐ型半導体層の端面が露出していることを特徴とする。

【0013】

また本発明の一態様では、前記ｐ型半導体層と前記埋込半導体層の間に配置されたトンネル接合層をさらに備え、前記除去領域から前記トンネル接合層の端面がさらに露出していることを特徴とする。

【0014】

上記課題を解決するために、本発明の半導体発光素子の製造方法は、成長基板上に複数の開口部を有するマスクを形成するマスク形成工程と、選択成長を用いて前記開口部にｎ型コア層を形成し、前記ｎ型コア層の外周に活性層を形成して柱状半導体層を形成する柱状半導体層形成工程と、前記柱状半導体層の外周にｐ型半導体層を形成するｐ型半導体層形成工程と、前記ｐ型半導体層を埋め込むように前記成長基板上に埋込半導体層を形成する埋込半導体層形成工程と、前記ｐ型半導体層の一部および前記埋込半導体層の一部を除去して前記ｐ型半導体層を露出させる除去領域形成工程と、全体をアニールして前記ｐ型半導体層を活性化させる活性化工程と、を含むことを特徴とする。

【0015】

また本発明の一態様では、前記ｐ型半導体層の外周にトンネル接合層を形成するトンネル接合層形成工程をさらに含み、前記埋込半導体層は前記トンネル接合層を埋め込むように形成され、前記除去領域形成工程で前記トンネル接合層をさらに露出させ、前記活性化工程で前記トンネル接合層をさらに活性化させることを特徴とする。

【発明の効果】

【0016】

本発明では、ｐ型の半導体層からの水素離脱を効率的に行うことが可能な半導体発光素子、および半導体発光素子の製造方法を提供することができる。

【図面の簡単な説明】

【0017】

【図1】第１実施形態に係る半導体発光素子の、（ａ）は平面図、（ｂ）は縦断面図である。

【図2】第１実施形態に係る半導体発光素子の、（ａ）は平面図、（ｂ）は縦断面図、（ｃ）は横断面図、（ｄ）は縦断面図である。

【図3】第１実施形態に係る半導体発光素子の製造方法における、（ａ）は下地層形成工程、（ｂ）はマスク形成工程、（ｃ）は開口部形成工程、（ｄ）は柱状半導体層形成工程、（ｅ）はｐ型半導体層／トンネル接合層形成工程を示す縦断面図である。

【図4】第１実施形態に係る半導体発光素子の製造方法における、（ａ）は埋込半導体層形成工程、（ｂ）は除去領域形成／活性化工程、（ｃ）は電極形成工程を示す縦断面図である。

【図5】第１実施形態に係るウェハを示す平面図である。

【図6】第１実施形態に係る半導体発光素子のｐ型半導体層のＳＥＭ像を示す、（ａ）は平面図、（ｂ）は斜視図である。

【図7】第２実施形態に係る半導体発光素子の、（ａ）は平面図、（ｂ）は縦断面図、（ｃ）は横断面図、（ｄ）は縦断面図である。

【図8】従来技術に係る半導体発光素子の、（ａ）は縦断面図、（ｂ）は横断面図である。

【発明を実施するための形態】

【0018】

以下、本発明の実施形態について、図面を参照して詳細に説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付すものとし、適宜重複した説明は省略する。また、以下の説明で挙げた材料、および数値はあくまで一例であって、これに限定されるものではない。

【0019】

（第１実施形態）
図１から図６を参照して、本実施形態に係る半導体発光素子、および半導体発光素子の製造方法について説明する。図１（ａ）は、本実施形態に係る半導体発光素子１０の平面図であり、図１（ｂ）は（ａ）に示す切断線Ａ－Ａに沿って切断した縦断面図である。図１（ａ）に示すように、半導体発光素子１０は、下地層１３、埋込半導体層１９、カソード電極２０、アノード電極２１を備えている。カソード電極２０は下地層１３の上部に形成され、アノード電極２１は埋込半導体層１９の上部に形成されている。

【0020】

図１（ｂ）に示すように、半導体発光素子１０は、成長基板１１、バッファ層１２、下地層１３、マスク１４、ｎ型コア層１５、活性層１６、ｐ型半導体層１７、トンネル接合層１８、埋込半導体層１９、カソード電極２０、およびアノード電極２１を備えている。マスク１４には、開口部１４ａが形成されている。

【0021】

成長基板１１は、半導体材料を結晶成長可能な材料で構成された略平板状の部材である。成長基板１１としては特に限定されないが、本実施形態では単結晶のｃ面サファイア基板としている。成長基板１１は、後述のバッファ層１２を介して半導体単結晶層を成長させるための材料から構成される単結晶の基板であればよく、半導体発光素子１０を窒化物系半導体で構成する場合にはｃ面サファイア基板が好ましい。しかしながらこれに限らず、Ｓｉ等の他の異種基板であってもよい。

【0022】

バッファ層１２は、成長基板１１と後述する下地層１３の間に形成されて両者の格子不整合を緩和するための層である。バッファ層１２の材料は、成長基板１１としてｃ面サファイア基板を用いる場合にはノンドープのＧａＮを用いることが好ましい。しかしながらこれに限らず、ＡｌＮやＡｌＧａＮなどを用いてもよい。なお、成長基板１１は、バッファ層１２を形成せず単一の材料で構成してもよい。

【0023】

下地層１３は、成長基板１１あるいはバッファ層１２上に形成された単結晶の半導体層であり、ノンドープのＧａＮを数μｍの厚さで形成し、その上にｎ型コンタクト層等のｎ型半導体層（図示省略）を備えた複数層で構成することが好ましい。ｎ型コンタクト層は、ｎ型不純物がドープされた半導体層であり、例えばＳｉドープしたｎ型Ａｌ_０．０５Ｇａ_０．９５Ｎ等が挙げられる。

【0024】

マスク１４は、下地層１３の表面に形成された誘電体材料からなる層である。マスク１４を構成する材料としては、マスク１４からは半導体の結晶成長が困難なものを選択し、例えばＳｉＯ_２やＳｉＮｘやＡｌ_２Ｏ_３などが好適である。マスク１４には開口部１４ａが複数形成されており、開口部１４ａから部分的に露出した下地層１３から半導体層が成長可能とされている。

【0025】

ｎ型コア層１５は、マスク１４の開口部１４ａから露出した下地層１３上に選択成長された六角柱形状の半導体層であり、例えばｎ型不純物がドープされたＧａＮから構成されている。

【0026】

活性層（発光層）１６は、ｎ型コア層１５の外周に成長された半導体層であり、例えば厚さ５ｎｍのＧａＩｎＮ量子井戸層と厚さ１０ｎｍのＧａＮ障壁層を５周期重ねた多重量子井戸活性層が挙げられる。ここでは多重量子井戸活性層を挙げたが、単一量子井戸構造であってもよく、バルク活性層であってもよい。活性層１６がｎ型コア層１５の側面および上面に形成されているため、活性層１６の面積を確保することができる。なお、本実施形態では、ｎ型コア層１５、および活性層１６で構成される部分を「柱状半導体層」と称する。

【0027】

ｐ型半導体層１７は、活性層１６の外周に成長された半導体層であり、例えばｐ型不純物がドープされたＧａＮから構成されている。ｐ型半導体層１７は活性層１６の側面および上面を覆い、図１（ｂ）に示すように、縦断面視で台形形状（以下、この形状を「錐状体」という）をなすように形成されている。換言すればｐ型半導体層１７は個々の柱状半導体層を覆って形成されている。なお、本実施形態では錐状体の頂部が平坦である形態を例示して説明するが、後述するように頂部は尖っていてもよい。そして、柱状半導体層ごとのｐ型半導体層１７同士は、その下部において部分的に接続されている。すなわち、複数に分割されたｐ型半導体層１７は、その下部において連結し一体化するように裾を広げて形成されている。ｎ型コア層１５と活性層１６とｐ型半導体層１７でダブルヘテロ構造が構成され、キャリアを活性層１６に良好に閉じ込めて発光再結合の確率を向上させることができる。

【0028】

ここで、図８（ａ）に示すように、従来技術に係る半導体発光素子５０ではｐ型半導体層５６がナノワイヤごとに分離されていたが、本実施形態に係る半導体発光素子１０のｐ型半導体層１７は上記のように、ｐ型半導体層１７同士が連結して一体的に形成されている。このことにより本実施形態に係る半導体発光素子１０では、ある柱状半導体層のｐ型半導体層１７の中の水素は、隣接する柱状半導体層のｐ型半導体層１７へ移動することができる。従って、一体化されたｐ型半導体層１７の一部の領域を露出させてアニール処理すれば、ｐ型半導体層１７の全体について活性化処理することができる。この点については後述するトンネル接合層１８のｐ＋層についても同様である。ｐ型半導体層１７の構造の詳細については後述する。

【0029】

トンネル接合層１８は、ｐ型半導体層１７の外周に成長された半導体層であり、例えば内側にｐ型不純物が高濃度にドープされたｐ＋層と、外側にｎ型不純物が高濃度にドープされたｎ＋層とが順に成長された二層構造を有している。ｐ＋層は、ｐ型不純物が高濃度にドープされた半導体層であり、例えば厚さ５ｎｍでＭｇ濃度が２×１０^２０ｃｍ－^３のＧａＮを用いることができる。ｎ＋層は、例えば厚さ１０ｎｍでＳｉ濃度が２×１０^２０ｃｍ^－３のＧａＮを用いることができる。これらｐ＋層とｎ＋層によりトンネル接合が形成される。すなわち、本実施形態に係るトンネル接合層１８は、ｐ＋層とｎ＋層の二層によって構成されている。上述したように、トンネル接合層１８のｐ＋層も活性化することが好ましい。

【0030】

埋込半導体層１９は、トンネル接合層１８の上面および側面を覆って形成された半導体層である。埋込半導体層１９の材料は、例えばｎ型のＧａＮである。

【0031】

図１（ｂ）に示すカソード電極２０は、半導体発光素子１０に電流を供給するための負極である。図１に示すように、カソード電極２０は露出したｎ型の下地層１３上に形成されている。より具体的には、露出した下地層１３とオーミック接触する金属材料とパッド電極の積層構造で構成されている。アノード電極２１は、半導体発光素子１０に電流を供給するための正極である。アノード電極２１は、埋込半導体層１９上の一部に形成されており、埋込半導体層１９の最表面とオーミック接触する金属材料とパッド電極の積層構造で構成されている。なお、アノード電極２１は、埋込半導体層１９のほぼ全体を覆うように延伸された透明電極としてもよい。また必要に応じ、半導体発光素子１０の所定の表面を覆う絶縁保護膜（パッシベーション膜）を設けてもよい。絶縁保護膜は半導体発光素子１０を湿気等の外部環境から保護する。

【0032】

図２を参照して、本実施形態に係る半導体発光素子１０のｐ型半導体層１７の構造上の特徴について、より詳細に説明する。図２（ａ）は半導体発光素子１０の平面図、図２（ｂ）は（ａ）に示す切断線Ｂ－Ｂに沿って切断した縦断面図、図２（ｃ）は（ｂ）に示す位置Ｐ１に相当する部分で切断した横断面図、図２（ｄ）は（ａ）に示す切断線Ｃ－Ｃに沿って切断した縦断面図である。

【0033】

図２（ａ）に示すように、半導体発光素子１０の表面は埋込半導体層１９で覆われている。図２（ａ）にはトンネル接合層１８の外形も示している。ｐ型半導体層１７の外形は、このトンネル接合層１８の外形とほぼ同様である。図２（ｂ）に示すように、半導体発光素子１０を柱状半導体層（ｎ型コア層１５、および活性層１６）の配列方向に切断すると、ｐ型半導体層１７は連続して一体的に形成されている。

【0034】

図２（ｃ）は、柱状半導体層を高さ方向の途中で切断した横断面図である。図２（ｃ）に示すように、ｎ型コア層１５を活性層１６が囲み、活性層１６の周囲はｐ型半導体層１７で覆われている。ｐ型半導体層１７の周囲はトンネル接合層１８で囲まれている。ｐ型半導体層１７の外形は、六角柱形状であるｎ型コア層１５の形状を反映して略六角形となっている。ここで、本実施形態では、平面視での柱状半導体層の配置形態を三角格子状としている。そのため、図２（ｃ）に示すように、ある列の柱状半導体層の位置が隣接する柱状半導体の位置と半個分ずれて配置されている。

【0035】

ｐ型半導体層１７は柱状半導体層を中心として成長するため、隣接するｐ型半導体層１７同士が結合する。三角格子状の配置では、隣接する柱状半導体層のｐ型半導体層１７の頂点同士が結合する。その際、図２（ｃ）に示すようにｐ型半導体層１７に開口部２２ａ、および接続部２３ａが形成される。開口部２２ａでは埋込半導体層１９が上面からマスク１４に至るまで形成されている。開口部２２ａではアノード電極２１から注入された電流が直接マスク１４まで達するので、開口部２２ａの周囲においては活性層１６への電流注入がより効率的になる。接続部２３ａは、隣接するｐ型半導体層１７同士が接触した部分をいう。開口部２２ａおよび接続部２３ａを縦断面図で見たのが図２（ｄ）である。

【0036】

図３から図５を参照して、本実施形態に係る半導体発光素子１０の製造方法について説明する。図３（ａ）、（ｂ）、（ｃ）、（ｄ）、および（ｅ）は各々、下地層形成工程、マスク形成工程、開口部形成工程、柱状半導体層形成工程、およびｐ型半導体層／トンネル接合層形成工程を示す縦断面図である。図４（ａ）、（ｂ）、および（ｃ）は各々、埋込半導体層形成工程、除去領域形成／活性化工程、および電極形成工程を示す縦断面図である。なお、半導体発光素子１０は複数の素子形成領域が配置された半導体ウェハの状態で製造されるが、以下の説明ではその内の１つの素子形成領域に着目して説明する。

【0037】

まず図３（ａ）に示す下地層形成工程では、一例としてサファイア単結晶からなる成長基板１１上に有機金属化合物気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いて、ＧａＮからなるバッファ層１２、ＧａＮおよびＡｌＧａＮからなる下地層１３を成長させる。なお、上述したように、成長基板１１としては単一材料、例えばｎ型ＧａＮからなる基板を用いてもよい。

【0038】

次に図３（ｂ）に示すマスク形成工程では、下地層１３上にスパッタ法でＳｉＯ_２からなるマスク１４を膜厚３０ｎｍ程度で堆積させる。

【0039】

次に図３（ｃ）に示す開口部形成工程では、ナノインプリンティングリソグラフィのような微細パターン形成方法を用いて、直径１５０ｎｍ程度の開口部１４ａを形成する。

【0040】

次に図３（ｄ）に示す柱状半導体層形成工程では、まずＭＯＣＶＤ法による選択成長により、開口部１４ａから露出した下地層１３上にＧａＮからなるｎ型コア層１５を成長させる。ｎ型コア層１５の成長条件としては、例えば原料ガスとしてＴＭＧおよびアンモニアを用い、成長温度が１０５０℃、Ｖ／III比が１０、水素をキャリアガスとして圧力９００ｈＰａである。

【0041】

次にＭＯＣＶＤ法を用いてｎ型コア層１５の側面および上面に、厚さ５ｎｍのＧａＩｎＮ量子井戸層と厚さ１０ｎｍのＧａＮ障壁層を５周期重ねた活性層１６を形成する。活性層１６の成長条件としては、例えば成長温度が８００℃、Ｖ／III比が３０００、窒素をキャリアガスとして圧力１０００ｈＰａで、原料ガスとしてＴＭＧ、ＴＭＩ（ＴｒｉＭｅｔｈｙｌ Ｉｎｄｉｕｍ）およびアンモニアを用いる。

【0042】

次に図３（ｅ）に示すｐ型半導体層／トンネル接合層形成工程のｐ型半導体層形成工程では、ｐ型不純物をドープしたＧａＮからなるｐ型半導体層１７を形成する。上述したように、本実施形態に係る半導体発光素子１０のｐ型半導体層１７は、下方に向かって広がる錐状体をなすように形成される。当該錐状体の横断面の形状は六角形であることが好ましい。

【0043】

当該錐状体は、上部から底部にかけてｐ型半導体層を徐々に厚くすることによって形成する。より具体的には以下のようにして錐状体を形成する。すなわち図８（ａ）に示す六角柱形状のｐ型半導体層５６の成長条件に対し、相対的に低温、低Ｖ／ＩＩＩ比にして形成する。ｐ型半導体層５６の成長条件は例えば、成長温度約９５０℃、Ｖ／ＩＩＩ比約１０００である。その場合ｐ型半導体層１７の成長条件は、例えば成長温度約８５０℃から９００℃程度、Ｖ／ＩＩＩ比５００から８００程度とする。その際の圧力は水素をキャリアガスとして３００ｈＰａ程度とし、原料ガスとしてＴＭＧ、Ｃｐ２Ｍｇ（ｂｉｓＣｙｃｒｏｐｅｎｔａｄｉｅｎｙｌ Ｍａｇｎｅｓｉｕｍ）およびアンモニアを用いる。錐状体の頂部は平坦なｃ面であってもよいし、面がなく尖っていてもよい。ｐ型半導体層１７を錐状にすることにより、後述するトンネル接合層１８と埋込半導体層１９とを、ボイドの発生を抑制しつつ形成することができる。

【0044】

次にトンネル接合層形成工程では、ｐ型半導体層１７の側面および上面を覆って、トンネル接合層１８を形成する。トンネル接合層１８の成長条件としては、例えば成長温度が８００℃、Ｖ／III比が３０００、窒素をキャリアガスとして圧力５００ｈＰａである。トンネル接合層形成工程では、厚さ５ｎｍでＭｇ濃度が２×１０^２０ｃｍ^－３のＧａＮからなるｐ＋層と、厚さ１０ｎｍでＳｉ濃度が２×１０^２０ｃｍ^－３のＧａＮからなるｎ＋層とを含むトンネル接合層１８を順次成長させる。

【0045】

次に図４（ａ）に示す埋込半導体層形成工程では、ｎ型ＧａＮからなる埋込半導体層１９を成長させ、トンネル接合層１８の外周および上面を埋込半導体層１９で埋める。埋込半導体層１９の成長では、原料ガスとしてＴＭＧ、シランおよびアンモニアを用いる。なお図示の都合上図４（ａ）ではｐ型半導体層１７が両端面から露出しているように表しているが、実際はｐ型半導体層１７の周囲は埋込半導体層１９で覆われている。

【0046】

次に図４（ｂ）に示す除去領域形成／活性化工程の除去領域形成工程では、埋込半導体層１９の上面から下地層１３の上面までを選択的にエッチングして、下地層１３を露出させるように除去領域Ｘを形成する。その際除去後の端面には露出部Ｙが形成される。露出部Ｙにおいては、マスク１４、ｐ型半導体層１７、トンネル接合層１８が露出している。本工程のエッチングとしては、例えばドライエッチングを用いる。図４（ｂ）では積層された半導体層の一部を除去する形態を例示しているがこれに限らず、半導体層の全周にわたって除去領域を形成し、下地層１３上にメサ状の半導体層を形成してもよい。このようにすれば、後述するアニール処理をより効率的に行うことができる。

【0047】

除去領域Ｘを形成した後に活性化工程を実施し、露出部から露出するｐ型半導体層１７、およびトンネル接合層１８のｐ＋層から水素を離脱させて活性化処理を行う。ここで、活性化処理の方法は限定されないが、一例として、大気雰囲気中における６００℃での熱処理（アニール）が挙げられる。本実施形態では大気雰囲気中での熱処理を例示したが、ｐ型の半導体層を活性化でき、かつ原子状水素の存在しない雰囲気での熱処理であれば、いずれの熱処理でもよい。

【0048】

次に図４（ｃ）に示す電極形成工程では、除去領域Ｘにおいて露出した下地層１３の表面にカソード電極２０を形成し、埋込半導体層１９上にアノード電極２１を形成する。本実施形態では、埋込半導体層１９上の一部にアノード電極２１を形成する形態を例示して説明するが、上述したように、埋込半導体層１９の上面のほぼ全面に、ＩＴＯ等を用いた電極を形成する形態としてもよい。

【0049】

図５は、製造が完了した半導体ウェハ３０を示している。半導体ウェハの外形は一般に円形であるが、図５では矩形の場合を例示している。図５に示すように、半導体ウェハ３０上には複数の半導体発光素子１０が形成されている。半導体発光素１０を平面視すると、埋込半導体層１９、カソード電極２０、およびアノード電極２１が見える。半導体ウェハ３０は半導体発光素子１０の間に設けられたスクライブライン（図示省略）に沿って切断し、個々の半導体発光素子１０に個片化（素子分割）する。分割後のチップサイズは、例えば０．５ｍｍ×０．５ｍｍである。半導体発光素子１０は必要に応じパッケージ等に搭載し、実用に供する。

【0050】

本実施形態の半導体発光素子１０では、カソード電極２０とアノード電極２１の間に電圧を印加すると、アノード電極２１→埋込半導体層１９→トンネル接合層１８→ｐ型半導体層１７→活性層１６→ｎ型コア層１５→下地層１３→カソード電極２０の順に電流が流れ、活性層１６での発光再結合により発光する。活性層１６で発生した光は、半導体発光素子１０の外部に取り出される。

【0051】

本実施形態の半導体発光素子１０では、活性層１６がｎ型コア層１５の外周に形成され、さらにその外周にｐ型半導体層１７、トンネル接合層１８が形成され、さらに埋込半導体層１９で埋め込まれている。したがって、アノード電極２１から注入された電流は、埋込半導体層１９からトンネル接合層１８を経由してトンネル電流としてｐ型半導体層１７の側壁から活性層１６に注入される。トンネル接合層１８を介したトンネル電流による電流注入は抵抗が小さく、良好に電流注入を行うことができる。また、ｎ型の半導体層である埋込半導体層１９はｐ型の半導体層よりも電流が拡散しやすいため、トンネル接合層１８全体から電流注入を行うことができる。このことにより、アノード電極２１から注入された電流は、活性層１６の上面だけではなく側面全体から活性層１６に注入される。その結果、活性層１６に対して良好に電流注入され高電流密度を実現するとともに、外部量子効率を向上させることが可能となる。

【0052】

図６を参照して、本実施形態に係る半導体発光素子１０の実施例について説明する。図６は実際に途中まで製造した半導体発光素子１０のＳＥＭ(Scanning Electron Microscope)像であり、図６（ａ）は錐状体のｐ型半導体層１７の平面図、図６（ｂ）は斜視図である。ただし、トンネル接合層１８、および埋込半導体層１９は形成していない。図６（ａ）に示すように、複数のｐ型半導体層１７は接続部２３ａで接続され、３つの接続部２３ａに囲まれて開口部２２ａが形成されている。上述したように、開口部２２ａからは下地層１３が露出している。

【0053】

図６（ａ）に示す、錐状体のｐ型半導体層１７の斜面Ｓには半極性面（１０１－１）が現れる。上記製造工程においてｐ型半導体層１７の成長時間を長くしていくと、当該半極性面の現出を維持したまま、錐状体の直径と高さが大きくなっていく。また、錐状体の頂部Ｔにおいては、最初ｃ面が現れるが、成長時間を長くしていくと、ｃ面が縮小していき、最終的には頂部Ｔが尖る。つまり、ｃ面が消失し上記半極性面のみとなる。

【0054】

以上詳述したように、本実施形態に係る半導体発光素子、および半導体発光素子の製造方法によれば、ｐ型の半導体層からの水素離脱を効率的に行うことが可能な半導体発光素子、および半導体発光素子の製造方法を提供することができる。

【0055】

（第２実施形態）
図７を参照して、本実施形態に係る半導体発光素子１０Ａについて説明する。図７（ａ）は半導体発光素子１０Ａの平面図、図７（ｂ）は（ａ）に示す切断線Ｄ－Ｄに沿って切断した縦断面図、図７（ｃ）は（ｂ）に示す位置Ｐ２に相当する部分で切断した横断面図、図７（ｄ）は（ａ）に示す切断線Ｅ－Ｅに沿って切断した縦断面図である。図７（ａ）に示すように、半導体発光素子１０Ａの表面は埋込半導体層１９で覆われている。図７（ａ）にはトンネル接合層１８の外形も示している。ｐ型半導体層１７の外形は、このトンネル接合層１８の外形とほぼ同様である。

【0056】

半導体発光素子１０Ａは、半導体発光素子１０において、柱状半導体層の配列形態を変えた形態である。すなわち半導体発光素子１０では柱状半導体層の配列形態を三角格子状配列としていたが（図２参照）、半導体発光素子１０Ａではこれを四角格子状配列としている。

【0057】

図７（ｂ）に示すように、半導体発光素子１０Ａを柱状半導体層の配列方向に切断すると、ｐ型半導体層１７は連続して一体的に形成されている。

【0058】

図７（ｃ）は、柱状半導体層（ｎ型コア層１５、および活性層１６）を高さ方向の途中で切断した横断面図である。横断面図で見ると、ｎ型コア層１５を活性層１６が囲み、活性層１６の周囲はｐ型半導体層１７で覆われている。ｐ型半導体層１７の周囲はトンネル接合層１８で囲まれている。ここで、上述したように、半導体発光素子１０Ａでは平面視での柱状半導体層の配置形態を四角格子状としている。そのため、図７（ｃ）に示すように、隣接する柱状半導体層の列のｐ型半導体層１７が同じ位置に配置され、半導体発光素子１０のようにずれていない。

【0059】

ｐ型半導体層１７は柱状半導体層を中心として成長するため、隣接するｐ型半導体層１７が結合する。四角格子状配置では隣接するｐ型半導体層１７の辺同士、頂点同士が結合する。そのため図７（ｃ）に示すように、ｐ型半導体層１７に開口部２２ｂ、および接続部２３ｂが形成される。開口部２２ｂでは埋込半導体層１９が上面からマスク１４に至るまで形成されている。開口部２２ｂではアノード電極２１から注入された電流が直接マスク１４まで達するので、開口部２２ｂの周囲においては活性層１６への電流注入がより効率的になる。接続部２３ｂは、隣接するｐ型半導体層１７同士が接触した領域をいう。開口部２２ｂおよび接続部２３ｂを縦断面図で見たのが図７（ｄ）である。

【0060】

以上のように、本実施形態に係る半導体発光素子、および半導体発光素子の製造方法によっても、ｐ型の半導体層からの水素離脱を効率的に行うことが可能な半導体発光素子、および半導体発光素子の製造方法を提供することができる。

【0061】

なお、本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

【符号の説明】

【0062】

１０、１０Ａ…半導体発光素子
１１…成長基板
１２…バッファ層
１３…下地層
１４…マスク
１４ａ…開口部
１５…ｎ型コア層
１６…活性層
１７…ｐ型半導体層
１８…トンネル接合層
１９…埋込半導体層
２０…カソード電極
２１…アノード電極
２２ａ、２２ｂ…開口部
２３ａ、２３ｂ…接続部
３０…半導体ウェハ
５０…半導体発光素子
５１…成長基板
５２…下地層
５３…マスク
５４…ｎ型コア層
５５…活性層
５６…ｐ型半導体層
５７…トンネル接合層
５８…埋込半導体層
Ｐ１、Ｐ２…位置
Ｓ…斜面
Ｔ…頂部
Ｘ…除去領域
Ｙ…露出部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】