特開 2024-131398 マルチコアシステムおよび読み出し方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024131398

(43)【公開日】2024-09-30

(54)【発明の名称】マルチコアシステムおよび読み出し方法

(51)【国際特許分類】

   G06F 13/28 20060101AFI20240920BHJP

   G06F 12/1009 20160101ALI20240920BHJP

   G06F 13/16 20060101ALI20240920BHJP

   G06F 15/173 20060101ALI20240920BHJP

【ＦＩ】

G06F13/28 310K

G06F13/28 310L

G06F12/1009

G06F13/16 520B

G06F15/173 665

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023041633

(22)【出願日】2023-03-16

(71)【出願人】

【識別番号】302062931

【氏名又は名称】ルネサスエレクトロニクス株式会社

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】菅井 龍介

【テーマコード（参考）】

5B045

5B160

5B205

【Ｆターム（参考）】

5B045BB29

5B045BB54

5B045DD10

5B160AB09

5B205RR04

(57)【要約】

【課題】プロセッサコア間で通信データを送受信する際にプロセッサコアの処理が増加することを防止する。
【解決手段】
マルチコアシステムは、プロセッサコア１１０Ａと、プロセッサコア１１０Ａに接続されたメモリ１３０Ａと、メモリ１３０Ａに接続されたＤＭＡ部１４２Ａを有する通信ＩＦ１４０Ａと、プロセッサコア１１０Ｂと、プロセッサコア１１０Ｂに接続されたメモリ１３０Ｂと、メモリ１３０Ｂに接続されたＤＭＡ部１４２Ｂを有する通信ＩＦ１４０Ｂと、プロセッサコア１１０Ａによって読み出し先として指定されたページのページデータが、メモリ１３０Ｂに記憶されている場合、ページのページ番号に基づく第１の送信ディスクリプタをＤＭＡ部１４２Ａに設定させるＭＭＵ１２０Ａとを備える。通信ＩＦ１４０Ａは、第１の送信ディスクリプタに従って、ページ番号および宛先データを含むデータ要求を通信ＩＦ１４０Ｂに送信する。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１のプロセッサコアと、
前記第１のプロセッサコアに接続された第１のメモリと、
前記第１のメモリに接続された第１のＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）部を有する第１の通信インタフェースと、
第２のプロセッサコアと、
前記第２のプロセッサコアに接続された第２のメモリと、
前記第２のメモリに接続された第２のＤＭＡ部を有する第２の通信インタフェースと、
前記第１のプロセッサコアによって読み出し先として指定されたページのページデータが、前記第２のメモリに記憶されている場合、前記ページのページ番号に基づく第１の送信ディスクリプタを前記第１のＤＭＡ部に設定させるＭＭＵ（Ｍｅｍｏｒｙ Ｍａｎａｇｅｍｅｎｔ Ｕｎｉｔ）と
を備え、
前記第１の通信インタフェースは、前記第１の送信ディスクリプタに従って、前記ページ番号および宛先データを含むデータ要求を前記第２の通信インタフェースに送信する
マルチコアシステム。

【請求項2】

前記第１のプロセッサコアは、特定用途向けプロセッサコアを含む
請求項１に記載のマルチコアシステム。

【請求項3】

前記第２の通信インタフェースは、前記ページ番号に基づく第２の送信ディスクリプタに従って、宛先データおよび前記ページデータを含む送信データを前記第１の通信インタフェースに送信する
請求項１に記載のマルチコアシステム。

【請求項4】

前記第１のプロセッサコアは、汎用のプロセッサコアを含み、
前記汎用のプロセッサコアは、プログラムを実行することにより、複数のページそれぞれに対応する複数の第１の送信ディスクリプタを生成し、前記複数の第１の送信ディスクリプタを送信ディスクリプタデータベースとして前記第１のメモリに格納する
請求項１に記載のマルチコアシステム。

【請求項5】

各第１の送信ディスクリプタは、前記宛先データを参照する第１の部分を含み、
前記第２のプロセッサコアは、前記第２のメモリにページデータを書き込んだとき、前記第１のプロセッサコアに通知情報を送信し、
前記第１のプロセッサコアは、前記通知情報の受信に応じて、対応する第１の送信ディスクリプタの前記第１の部分を更新する
請求項４に記載のマルチコアシステム。

【請求項6】

第１のメモリに接続された第１のプロセッサコアによって読み出し先として指定されたページのページデータが、第２のプロセッサコアに接続された第２のメモリに記憶されている場合、前記ページのページ番号に基づく第１の送信ディスクリプタを、前記第１のメモリに接続された第１のＤＭＡ部に設定させ、
前記第１のＤＭＡ部を有する第１の通信インタフェースは、前記第１の送信ディスクリプタに従って、前記ページ番号および宛先データを含むデータ要求を、前記第２のメモリに接続された第２のＤＭＡ部を有する第２の通信インタフェースに送信する
読み出し方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示はマルチコアシステムおよび読み出し方法に関する。

【背景技術】

【0002】

特許文献１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）間でデータを送受信するマルチＣＰＵシステムに関する技術を開示する。マルチＣＰＵシステムは、２つのＣＰＵを有している。この２つのＣＰＵは、それぞれ他方のＣＰＵのレジスタ又はＲＡＭを自身のメモリ空間に割り付けている。そして、自身のメモリ空間に割り付けられた他方のＣＰＵのレジスタ又はＲＡＭの領域にデータを書込んだり、自身のメモリ空間に割り付けられた他方のＣＰＵのレジスタ又はＲＡＭの領域からデータを読出したりすることにより、データの転送を行う。これにより、ＣＰＵ同士の間の通信において、自身のメモリ空間に割り付けられた他方のＣＰＵメモリ空間に存在するＲＡＭ又はレジスタにアクセスすることにより、２ＣＰＵ間のデータ送受信に必要な手続きを簡略することが出来る。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００５－３０１７１４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

近年、特許文献１に開示されるようなマルチコアシステムはますます複雑化する傾向にある。この場合、マルチコアシステムに含まれるプロセッサコア間でデータを共有するための手続きを簡略化することがさらに望まれる。

【0005】

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

【0006】

一実施の形態によれば、マルチコアシステムは、第１のプロセッサコアと、第１のプロセッサコアに接続された第１のメモリと、第１のメモリに接続された第１のＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）部と、第２のプロセッサコアと、第２のプロセッサコアに接続された第２のメモリと、第１のプロセッサコアによって読み出し先として指定されたページのページデータが、前記第２のメモリに記憶されている場合、ページ番号に基づく第１の送信ディスクリプタを第１のＤＭＡ部に設定させるＭＭＵ（Ｍｅｍｏｒｙ Ｍａｎａｇｅｍｅｎｔ Ｕｎｉｔ）とを備える。

【0007】

一実施の形態によれば、第１のメモリに接続された第１のプロセッサコアによって読み出し先として指定されたページのページデータが、第２のプロセッサコアに接続された第２のメモリに記憶されている場合、ページ番号に基づく第１の送信ディスクリプタを、第１のメモリに接続された第１のＤＭＡ部に設定させる。

【発明の効果】

【0008】

前記一実施の形態によれば、プロセッサコア間で通信データを送受信する際にプロセッサコアの処理が増加することを防止できる。

【図面の簡単な説明】

【0009】

【図1】図１は、検討例にかかるマルチコアシステムの構成を説明する図である。

【図2】図２は、実施形態１にかかるマルチコアシステムの構成を説明する図である。

【図3】図３は、実施形態１にかかるマルチコアシステムの動作を説明する図である。

【図4】図４は、実施形態１にかかるマルチコアシステムの動作を説明する図である。

【図5】図５は、実施形態１にかかる送信ディスクリプタデータベースの構成を説明する図である。

【図6】図６は、実施形態１にかかる送信ディスクリプタデータベースの構成を説明する図である。

【図7】図７は、実施形態２にかかるマルチコアシステムの構成を説明する図である。

【図8】図８は、実施形態２にかかるマルチコアシステムの動作を説明する図である。

【図9】図９は、実施形態２にかかる送信ディスクリプタデータベースの構成を説明する図である。

【発明を実施するための形態】

【0010】

説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

【0011】

また、上述したプログラムは、コンピュータに読み込まれた場合に、実施形態で説明された１又はそれ以上の機能をコンピュータに行わせるための命令群（又はソフトウェアコード）を含む。プログラムは、非一時的なコンピュータ可読媒体又は実体のある記憶媒体に格納されてもよい。限定ではなく例として、コンピュータ可読媒体又は実体のある記憶媒体は、ＲＡＭ（Ｒｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）又はその他のメモリ技術、ＣＤ－ＲＯＭ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、Ｂｌｕ－ｒａｙ（登録商標）ディスク又はその他の光ディスクストレージ、磁気カセット、磁気テープ、磁気ディスクストレージ又はその他の磁気ストレージデバイスを含む。プログラムは、一時的なコンピュータ可読媒体又は通信媒体上で送信されてもよい。限定ではなく例として、一時的なコンピュータ可読媒体又は通信媒体は、電気的、光学的、音響的、またはその他の形式の伝搬信号を含む。

【0012】

（実施の形態に至る経緯）
まず、図１を参照して、発明者が新たに見出した課題について説明する。従来のマルチコアシステムでは、ＣＰＵ同士の間でデータを転送することが前提になっていた。特定用途向けのプロセッサコアを含むマルチコアシステムの場合には、ＭＭＵ（Ｍｅｍｏｒｙ Ｍａｎａｇｅｍｅｎｔ Ｕｎｉｔ）を実装することが考えられる。発明者は、以下の検討例にかかるマルチコアシステムについて検討した。

【0013】

図１は、検討例にかかるマルチコアシステムの構成を説明する図である。検討例にかかるマルチコアシステムは、半導体装置１００Ａおよび半導体装置１００Ｂを備えている。半導体装置１００Ａおよび１００Ｂは、図示しないネットワークを介して互いに通信可能に構成される。半導体装置１００Ａが存在するノードはノードＡと言われ、半導体装置１００Ｂが存在するノードはノードＢと言われる。

【0014】

半導体装置１００Ａは、ＣＰＵ１１１Ａ、ＨＷ（Ｈａｒｄｗａｒｅ）－ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）１１２Ａ、ＭＭＵ１２０Ａ、メモリ１３０Ａ、および通信ＩＦ（Ｉｎｔｅｒｆａｃｅ）１４０Ａを備えている。同様に、半導体装置１００Ｂは、ＣＰＵ１１１Ｂ、ＨＷ－ＩＰ１１２Ｂ、ＭＭＵ１２０Ｂ、メモリ１３０Ｂ、および通信ＩＦ１４０Ｂを備えている。

【0015】

ＣＰＵ１１１Ａおよび１１１Ｂは、汎用のプロセッサコアである。ＨＷ－ＩＰ１１２Ａおよび１１２Ｂは、特定用途向けプロセッサコアである。ＨＷ－ＩＰ１１２Ａおよび１１２Ｂは、例えば、所定の画像処理を行う専用回路である。

【0016】

ＭＭＵ１２０Ａは、ＨＷ－ＩＰ１１２Ａから指定された読み出し先または書き込み先の論理アドレスを、メモリ１３０Ａ内の物理アドレスに変換する。論理アドレスにはページ番号が含まれる。ＭＭＵ１２０Ａは、指定された論理アドレスがメモリ１３０Ａ内の物理アドレスに対応していない場合、ＣＰＵ１１１Ａに通知を行う。同様に、ＭＭＵ１２０Ｂは、ＨＷ－ＩＰ１１２Ｂから指定された読み出し先または書き込み先の論理アドレスを、メモリ１３０Ｂ内の物理アドレスに変換する。ＭＭＵ１２０Ｂは、指定された論理アドレスがメモリ１３０Ｂ内の物理アドレスに対応していない場合、ＣＰＵ１１１Ｂに通知を行う。

【0017】

メモリ１３０Ａおよび１３０Ｂは、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の記憶領域である。通信ＩＦ１４０Ａおよび通信ＩＦ１４０Ｂは、互いに通信可能に構成されている。

【0018】

次に、ＨＷ－ＩＰ１１２Ａが、メモリ１３０Ｂからデータを読み出す際の動作の流れを説明する。まず、ＨＷ－ＩＰ１１２Ａが、読み出し先の論理アドレスをＭＭＵ１２０Ａに送信する。ＭＭＵ１２０Ａは、指定された論理アドレスがメモリ１３０Ａ内の物理アドレスに対応していないことをＣＰＵ１１１Ａに通知する。次に、ＣＰＵ１１１Ａは、データ要求用の通信データを、通信ＩＦ１４０Ａを介してノードＢに送信する。そして、ＣＰＵ１１１Ｂが、ページデータを含む通信データを、通信ＩＦ１４０Ｂを介してノードＡに送信する。

【0019】

ＣＰＵ１１１Ａは、ＭＭＵ１２０Ａからの通知を受け取る処理と、データ要求用の通信データをノードＢに送信する処理とを行う。したがって、ＣＰＵ１１１Ａの負荷が大きいという問題があった。

【0020】

本願の発明者は、以上の検討に基づき、実施形態に想到した。以下、実施形態を説明する。

【0021】

（実施形態１）
図２は、実施形態１にかかるマルチコアシステムの構成を説明する図である。実施形態１にかかるマルチコアシステムは、半導体装置１００Ａおよび１００Ｂを備えている。半導体装置１００Ａが、半導体装置１００Ｂのメモリに格納されたデータを読み出す場合の構成が示されている。

【0022】

半導体装置１００Ａおよび１００Ｂの各々は、単一の半導体チップから構成されていてもよく、複数の半導体チップで構成されていてもよい。半導体装置１００Ａおよび１００Ｂは、互いに通信可能に構成されている。半導体装置１００Ａが存在するノードはノードＡと言われ、半導体装置１００Ｂが存在するノードはノードＢと言われる。

【0023】

半導体装置１００Ａは、プロセッサコア１１０Ａ、ＭＭＵ１２０Ａ、メモリ１３０Ａ、および通信ＩＦ１４０Ａを備えている。同様に、半導体装置１００Ｂは、プロセッサコア１１０Ｂ、ＭＭＵ１２０Ｂ、メモリ１３０Ｂ、および通信ＩＦ１４０Ｂを備えている。

【0024】

プロセッサコア１１０Ａ、ＭＭＵ１２０Ａ、メモリ１３０Ａ、および通信ＩＦ１４０Ａは、バスを介して互いに通信可能に構成される。同様に、プロセッサコア１１０Ｂ、ＭＭＵ１２０Ｂ、メモリ１３０Ｂ、および通信ＩＦ１４０Ｂは、バスを介して互いに通信可能に構成される。

【0025】

プロセッサコア１１０Ａは、ＣＰＵ１１１ＡおよびＨＷ－ＩＰ１１２Ａを備えている。同様に、プロセッサコア１１０Ｂは、ＣＰＵ１１１ＢおよびＨＷ－１１２Ｂを備えている。ＣＰＵ１１１Ａおよび１１１Ｂは、汎用のプロセッサコアである。ＨＷ－ＩＰ１１２Ａおよび１１２Ｂは、特定用途向けプロセッサコアである。ＨＷ－ＩＰ１１２Ａおよび１１２Ｂは、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、専用ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）等のハードウェアで構成されるアクセラレーション用ハードウェアであってもよい。ＨＷ－ＩＰ１１２Ａおよび１１２Ｂは、例えば、所定の画像処理を行う専用回路である。なお、後述するように、プロセッサコア１１０ＡはＣＰＵ１１１ＡおよびＨＷ－ＩＰ１１２Ｂの一方のみを備えていてもよい。

【0026】

ＭＭＵ１２０Ａおよび１２０Ｂは、それぞれｕＴＬＢ（Ｕｎｉｆｉｅｄ Ｔｒａｎｓｌａｔｉｏｎ Ｌｏｏｋａｓｉｄｅ Ｂｕｆｆｅｒ)１２１ＡおよびｕＴＬＢ１２１Ｂを備えている。ｕＴＬＢ１２１Ａは、後述するページテーブル１３５Ａの内容を一時的に記憶するキャッシュメモリである。ｕＴＬＢ１２１Ｂは、ページテーブル１３５Ｂの内容を一時的に記憶するキャッシュメモリである。

【0027】

また、ＭＭＵ１２０Ａは、アドレス変換部１２２Ａおよび通信データ要求部１２３Ａを備えている。アドレス変換部１２２Ａは、ＨＷ－ＩＰ１１２Ａから読み出し先として指定された論理アドレスを、メモリ１３０Ａ内の物理アドレスに変換する。論理アドレスには、ページ番号が含まれる。アドレス変換部１２２Ａは、指定された論理アドレスがページテーブル１３５Ａ上に存在しない場合、通信データ要求部１２３Ａへ通知を行う。通信データ要求部１２３Ａは、アドレス変換部１２２Ａから通知を受け取った場合、後述するＤＭＡ部１４２Ａにページ番号に基づく送信ディスクリプタを設定させる。なお、送信ディスクリプタの具体的な構成については後述する。

【0028】

メモリ１３０Ａは、ページデータ１３１Ａ、受信バッファ１３２Ａ、データ要求１３３Ａ、送信ディスクリプタデータベース１３４Ａ、ページテーブル１３５Ａ、解釈プログラム１３６Ａ、ページテーブル更新プログラム１３７Ａ、および格納プログラム１３８Ａを記憶している。

【0029】

ページデータ１３１Ａには、後述するページデータ１３１Ｂがコピーされる。受信バッファ１３２Ａには、通信ＩＦ１４０Ａが受信したデータが保存される。データ要求１３３Ａは、ノードＢに送信される通信データ（例：パケット）である。データ要求１３３Ａは、宛先データおよびページ番号を含む。宛先データは、例えば、ノードＢのアドレスを表す。宛先データは、例えば、イーサネット（登録商標、以下同じ）フレームに含まれる宛先ＭＡＣアドレスであってもよい。

【0030】

送信ディスクリプタデータベース１３４Ａは、複数の送信ディスクリプタを記憶している。各送信ディスクリプタは、いわゆるＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）ディスクリプタであり、転送されるデータを参照するアドレスを含んでいる。複数の送信ディスクリプタは、メモリ１３０Ｂに記憶された複数のページにそれぞれ対応している。なお、送信ディスクリプタデータベース１３４Ａの具体的な構成については後述する。

【0031】

ページテーブル１３５Ａは、メモリ１３０Ａ内の物理アドレスと、論理アドレスとの対応関係を記憶する。ページテーブル１３５Ａの各エントリには、有効／無効ビットがある。また、ページテーブル１３５Ａには、各ページを読み込み不可能状態や書き込み不可能状態に設定するためのビットも含まれる。解釈プログラム１３６Ａは、ノードＢから受信した送信データを解釈するためのプログラムである。ページテーブル更新プログラム１３７Ａは、ページテーブル１３５Ａを更新するためのプログラムである。格納プログラム１３８Ａは、ノードＢから受信したページデータを、ページデータ１３１Ａに格納するためのプログラムである。

【0032】

なお、ＣＰＵ１１１Ａが解釈プログラム１３６Ａを読み込んで実行されることで実現される機能も、解釈プログラム１３６Ａと言われる場合がある。ページテーブル更新プログラム１３７Ａおよび格納プログラム１３８Ａについても同様である。

【0033】

メモリ１３０Ｂには、ページデータ１３１Ｂ、受信バッファ１３２Ｂ、送信データ１３３Ｂ、送信ディスクリプタデータベース１３４Ｂ、ページテーブル１３５Ｂ、解釈プログラム１３６Ｂ、およびページテーブル更新プログラム１３７Ｂを備えている。

【0034】

ページデータ１３１Ｂには、ページデータが記憶される。受信バッファ１３２Ｂは、通信ＩＦ１４０Ｂで受信したデータが保存される。送信データ１３３Ｂは、ページデータ送信用の通信データを表している。送信データ１３３Ｂは、宛先データおよびページデータを含む。宛先データは、例えば、ノードＡのアドレスを表す。

【0035】

送信ディスクリプタデータベース１３４Ｂは、複数の送信ディスクリプタを記憶している。各送信ディスクリプタは、いわゆるＤＭＡディスクリプタであり、転送されるデータのアドレスを含んでいる。複数の送信ディスクリプタは、メモリ１３０Ｂに記憶された複数のページにそれぞれ対応している。なお、送信ディスクリプタデータベース１３４Ｂの具体的な構成については後述する。

【0036】

ページテーブル１３５Ｂは、メモリ１３０Ｂ内の物理アドレスと、論理アドレスとの対応関係を記憶している。ページテーブル１３５Ｂの各エントリには、有効／無効ビットがある。また、ページテーブル１３５Ｂには、各ページを読み込み不可能状態や書き込み不可能状態に設定するためのビットも含まれる。解釈プログラム１３６Ｂは、データ要求１３３Ａを解釈するためのプログラムである。解釈プログラム１３６Ｂは、ページ番号に基づく送信ディスクリプタをＤＭＡ部１４２Ｂに設定させる。ページテーブル更新プログラム１３７Ｂは、ページテーブル１３５Ｂを更新するためのプログラムである。

【0037】

ＣＰＵ１１１Ａが解釈プログラム１３６Ｂを読み込んで実行されることで実現される機能も、解釈プログラム１３６Ｂと言われる場合がある。ページテーブル更新プログラム１３７Ｂについても同様である。

【0038】

通信ＩＦ１４０Ａは、ＭＡＣ部１４１ＡおよびＤＭＡ部１４２Ａを備えている。通信ＩＦ１４０Ｂは、ＭＡＣ部１４１ＢおよびＤＭＡ部１４２Ｂを備えている。通信ＩＦ１４０Ａおよび１４０Ｂは、互いに通信可能に構成される。通信ＩＦ１４０Ａおよび１４０Ｂは、イーサネットを用いた通信を行ってもよい。

【0039】

ＭＡＣ部１４１Ａおよび１４１Ｂは、ＭＡＣ層の処理を行う。ＤＭＡ部１４２Ａおよび１４２Ｂは、それぞれメモリ１３０Ａおよび１３０Ｂに接続されている。

【0040】

ＤＭＡ部１４２Ａは、ページ番号に基づく送信ディスクリタに従ってＤＭＡ転送を行う。これにより、通信ＩＦ１４０Ａが、データ要求１３３Ａを通信ＩＦ１４０Ｂに送信する。同様に、ＤＭＡ部１４２Ｂは、ページ番号に基づく送信ディスクリプタに従ってＤＭＡ転送を行う。これにより、通信ＩＦ１４０Ｂが、送信データ１３３Ｂを通信ＩＦ１４０Ａに送信する。ＤＭＡ部１４２Ａおよび１４２Ｂは、例えば、送信ディスクリプタで指定されたアドレスに格納されたデータを、図示しない送信バッファに転送してもよい。

【0041】

次に、図３を参照して、実施形態１にかかるマルチコアシステムの動作を説明する。まず、ＨＷ－ＩＰ１１２Ａが、ｕＴＬＢ１２１Ａに、論理アドレスの参照を要求する（ステップＳ１０１）。次に、ｕＴＬＢ１２１Ａが、論理アドレスを物理アドレスに変換するようにアドレス変換部１２２Ａに指示する（ステップＳ１０２）。

【0042】

次に、アドレス変換部１２２Ａは、ページテーブル１３５Ａを参照し（ステップＳ１０３）、登録されていない論理アドレスへのアクセスを検出する。次に、アドレス変換部１２２Ａは、その旨を通知するシグナルと、論理アドレスに含まれるページ番号を通信データ要求部１２３Ａに送信する（ステップＳ１０４）。次に、通信データ要求部１２３Ａが、ページ番号に基づく送信ディスクリプタをＤＭＡ部１４２Ａに設定させる（ステップＳ１０５）。次に、通信データ要求部１２３Ａが、ＤＭＡ部１４２ＡにＤＭＡ転送の開始を指示する（ステップＳ１０６）。次に、ＤＭＡ部１４２Ａが、設定された送信ディスクリプタを読み込んで（ステップＳ１０７）、ＤＭＡ転送を行う。これにより、データ要求１３３Ａが準備され（ステップＳ１０８）、データ要求１３３ＡがノードＢに送信される。

【0043】

次に、ＤＭＡ部１４２Ｂが、受信したデータ要求１３３Ａを受信バッファ１３２Ｂに格納する（ステップＳ１０９）。次に、ＤＭＡ部１４２Ｂが、解釈プログラム１３６Ｂに受信完了割り込みを送信する（ステップＳ１１０）。

【0044】

次に、解釈プログラム１３６Ｂが、受信バッファ１３２Ｂからページ番号を取り出す（ステップＳ１１１）。次に、解釈プログラム１３６Ｂは、ページテーブル更新プログラム１３７Ｂにページ番号を渡し、そのページ番号のページを書き込み不可に設定するように指示する（ステップＳ１１２）。次に、ページテーブル更新プログラム１３７Ｂは、そのページを書き込み不可に設定する（ステップＳ１１３）。次に、解釈プログラム１３６Ｂが、ページ番号に基づく送信ディスクリプタをＤＭＡ部１４２Ｂに設定させる（ステップＳ１１４）。次に、解釈プログラム１３６Ｂが、ＤＭＡ部１４２ＢにＤＭＡ転送の開始を指示する（ステップＳ１１５）。次に、ＤＭＡ部１４２Ｂが、設定された送信ディスクリプタを読み込み（ステップＳ１１６）、ＤＭＡ転送を行う。これにより、送信データ１３３Ｂが準備され（ステップＳ１１７）、送信データ１３３ＢがノードＡに送信される。次に、ＤＭＡ部１４２ＢがＣＰＵ１１１Ｂに送信完了割り込みを送信し、ＣＰＵ１１１Ｂが解釈プログラム１３６Ｂを起動させる（ステップＳ１１８）。次に、解釈プログラム１３６Ｂが、ページテーブル更新プログラム１３７Ｂにページ番号を渡し、そのページ番号のページを書き込み可に設定するように指示する（ステップＳ１１９）。次に、ページテーブル更新プログラム１３７Ｂが、そのページを書き込み可に設定する（ステップＳ１２０）。

【0045】

次に、ＤＭＡ部１４２Ａが、受信バッファ１３２Ａに送信データ１３３Ｂを格納する（ステップＳ１２１）。次に、ＤＭＡ部１４２Ａが、解釈プログラム１３６Ａに受信完了割り込みを送信する（ステップＳ１２２）。次に、解釈プログラム１３６Ａが、受信バッファ１３２Ａから送信データ１３３Ｂを取り出し、送信データ１３３Ｂを格納プログラム１３８Ａに渡す（ステップＳ１２３）。次に、格納プログラム１３８Ａが、送信データ１３３Ｂに含まれるページデータを、ページデータ１３１Ａに格納する（ステップＳ１２４）。次に、解釈プログラム１３６Ａが、ページテーブル更新プログラム１３７Ａにページ番号を渡し、そのページ番号のページを読み込み可に設定するように指示する（ステップＳ１２５）。次に、ページテーブル更新プログラム１３７Ａは、そのページを書き込み可に設定する（ステップＳ１２６）。次に、ページテーブル更新プログラム１３７Ａは、ページデータの共有が完了したことをアドレス変換部１２２Ａに通知する（ステップＳ１２７）。次に、アドレス変換部１２２Ａが、ｕＴＬＢ１２１Ａにページデータ１３１Ａの物理アドレスを通知する（ステップＳ１２８）。次に、ｕＴＬＢ１２１Ａが、ページデータ１３１Ａの物理アドレスをＨＷ－ＩＰ１１２Ａに通知する（ステップＳ１２９）。次に、ＨＷ－ＩＰ１１２Ａがページデータ１３１Ａを読み込む（ステップＳ１３０）。

【0046】

次に、図４を参照し、ＨＷ－ＩＰ１１２Ｂがメモリ１３０Ｂにページデータを書き込むときの動作を説明する。まず、ＨＷ－ＩＰ１１２Ｂが、ｕＴＬＢ１２１Ｂに論理アドレスの参照を要求する（ステップＳ２０１）。次に、ｕＴＬＢ１２１Ｂが、論理アドレスを物理アドレスに変換するようにアドレス変換部１２２Ｂに指示する（ステップＳ２０２）。次に、アドレス変換部１２２Ｂは、ページテーブル１３５Ｂを参照し（ステップＳ２０３）、対応する物理アドレスを特定する。次に、アドレス変換部１２２Ｂは、特定した物理アドレスをｕＴＬＢ１２１Ｂに送信する（ステップＳ２０４）。次に、ｕＴＬＢ１２１Ｂが、物理アドレスをＨＷ－ＩＰ１１２Ｂに送信する（ステップＳ２０５）。次に、ＨＷ－ＩＰ１１２Ｂは、その物理アドレスにページデータ１３１Ｂを書き込む（ステップＳ２０６）。ＨＷ－ＩＰ１１２Ｂは、ページデータの書き込みが完了したとき、完了割り込みをＣＰＵに送信する。ＣＰＵ１１１Ｂは、ページテーブル更新プログラム１３７Ｂにページ番号を渡し、そのページを有効状態に設定するように指示する（ステップＳ２０７）。次に、ページテーブル更新プログラム１３７Ｂは、そのページを有効状態に設定する。（ステップＳ２０８）。

【0047】

図５は、送信ディスクリプタデータベース１３４Ａの構成を説明する図である。複数の送信ディスクリプタの各々がページ番号に対応付けられている。上述したアドレス変換部１２２Ａは、ページ番号に基づいて送信ディスクリプタを設定させる。複数の送信ディスクリプタが、ページ番号に対応した順序で物理的に連続するメモリ領域に配置され、かつ、送信ディスクリプタのデータサイズが互いに等しいことが好ましい。この場合、各送信ディスクリプタのアドレスは、データサイズと送信ディスクリプタの番号（例：ページ番号）を乗算し、１番目の送信ディスクリプタのアドレスに乗算結果を加算することで求められる。

【0048】

各送信ディスクリプタには、ＳＴＡＲＴ、アドレス、およびＥＮＤがこの順で並べられる。アドレスは、宛先データとページ番号を含むデータを参照している。

【0049】

送信ディスクリプタデータベース１３４Ａの生成方法の一例について説明する。例えば、ＣＰＵ１１１Ａが、システムの初期化時にプログラム（例：ミドルウェア、バッファマネージャ）を実行することにより、複数のページそれぞれに対応する複数の送信ディスクリプタが生成される。そして、ＣＰＵ１１１Ａが、複数の送信ディスクリプタを送信ディスクリプタデータベース１３４Ａとしてメモリ１３０Ａに格納する。

【0050】

図６は、送信ディスクリプタデータベース１３４Ｂの構成を説明する図である。各送信ディスクリプタには、ＳＴＡＲＴ、アドレス、およびＥＮＤがこの順で並べられる。アドレスは、宛先データおよびページデータの格納先を示す物理アドレスを参照している。

【0051】

実施形態１にかかるマルチコアシステムは、ＭＭＵが送信ディスクリプタを通信ＩＦに設定し、データ要求をＤＭＡ転送する。これにより、ＣＰＵの負荷を低減できる。また、ＤＭＡディスクリプタを使用したパケット生成を行うため、実施形態１にかかるマルチコアシステムでは、複数のノードが様々な通信方式（例：イーサネット）で相互に通信できる。

【0052】

図２を参照し、プロセッサコア１１０ＡはＣＰＵ１１１Ａを含んでいなくてもよい。実施形態１にかかるマルチコアシステムでは、ＣＰＵ１１１Ａを使用せずにページデータを読み込めるためである。したがって、ＣＰＵ１１１Ａで実行される各プログラムを備えない構成も、実施形態１には含まれ得る。また、プロセッサコア１１０ＡがＣＰＵ１１１Ａのみを含んでいてもよい。この場合、ＭＭＵ１２０Ａは、ＣＰＵ１１１Ａから論理アドレスを受け取る。

【0053】

（実施形態２）
実施形態１にかかるマルチコアシステムは、ノードの数が３以上である場合、ページデータの要求先を特定することができない。例えば、ノードＡがページデータを読み込む場合、ノードＡは、ページデータをノードＢに要求するか、ページデータをノードＣに要求するかを決定することができない。

【0054】

本課題を解決する手段として、解決手段１および解決手段２が存在する。解決手段１では、ページデータを要求する要求ノードが全ノードへ問い合わせを行い、ページデータを保有するノードが要求ノードに返答し、返答したノードが要求先として特定される。解決手段２では、ページデータを書き込むノード（プロデューサノードと言われる）が全ノードに対して通知を行い、通知を受けた各ノード（コンシューマノードと言われる）が、通知元のノードを要求先として記憶する。

【0055】

本発明者は、解決手段１および解決手段２を、（１）リード時のレイテンシの観点と、（２）メッセージの発生頻度の観点と、（３）機能を追加するための必要なコストの観点から比較した。（１）に関して、リード時の処理が追加されていない解決手段２が好ましい。（２）に関して、解決手段１ではＲｅａｄ時に問い合わせと返答の２回のメッセージが必要になり、解決手段２ではＷｒｉｔｅ時に１回の通知メッセージが必要になること等を考慮し、解決手段２が好ましいと判断される。一方、（３）に関して、解決手段２では各ノードがプロデューサノードを管理することが必要になる。本発明者は、以上の検討に基づき、解決手段２を実現する実施形態２に想到した。

【0056】

図７は、実施形態２にかかるマルチコアシステムの構成を説明する図である。図２と図７を比較すると、半導体装置１００Ｃが追加されている。半導体装置１００Ｃは、半導体装置１００Ａおよび１００Ｂと同様の機能を備える。半導体装置１００Ｃが存在するノードは、ノードＣと言われる。

【0057】

半導体装置１００Ｂの構成を参照すると、通知プログラム２３９Ｂが追加されている。通知プログラム２３９Ｂは、メモリ１３０Ｂにページデータを書き込んだとき、ページ番号を含む書き込み通知情報をノードＡおよびＣに送信するためのプログラムである。通知情報には、ノードＢのアドレスが含まれていてもよい。

【0058】

半導体装置１００Ａの構成を参照すると、送信ディスクリプタデータベース１３４Ａが送信ディスクリプタデータベース２３４Ａに置き換わり、解釈プログラム１３６Ａが解釈プログラム２３６Ａに置き換わり、データベース更新プログラム２４０Ａが追加されている。送信ディスクリプタデータベース２３４Ａに含まれる送信ディスクリプタのアドレスは、プロデューサノードに対応する宛先データを参照する。解釈プログラム２３６Ａは、書き込み通知情報の内容を解釈する機能をさらに備える。データベース更新プログラム２４０Ａは、書き込み通知情報に基づいて送信ディスクリプタデータベース２３４Ａを更新する機能を備える。

【0059】

図８は、ＨＷ－ＩＰ１１２Ｂがページデータを書き込む際の動作を説明する図である。ノードＣは、ノードＡと同様の動作をするため図示を省略している。

【0060】

まず、ＨＷ－ＩＰ１１２Ｂが、ｕＴＬＢ１２１Ｂに論理アドレスの参照を要求する（ステップＳ３０１）。次に、ｕＴＬＢ１２１Ｂが、論理アドレスを物理アドレスに変換するようにアドレス変換部１２２Ｂに指示する（ステップＳ３０２）。次に、アドレス変換部１２２Ｂが、ページテーブル１３５Ａを参照し（ステップＳ３０３）、論理アドレスに対応する物理アドレスを特定する。次に、アドレス変換部１２２Ｂが、特定した物理アドレスをｕＴＬＢ１２１Ｂに送信する（ステップＳ３０４）。次に、ｕＴＬＢ１２１Ｂが、物理アドレスをＨＷ－ＩＰ１１２Ｂに送信する（ステップＳ３０５）。次に、ＨＷ－ＩＰ１１２Ｂが、物理アドレスを指定してページデータ１３１Ｂの書き込みを行う（ステップＳ３０６）。ＨＷ－ＩＰ１１２Ｂは、ページデータ１３１Ｂの書き込みを完了し、通知プログラム２３９Ｂに割り込みを送信する（ステップＳ３０７）。

【0061】

次に、通知プログラム２３９Ｂが、ＤＭＡ部１４２Ｂに通知情報を送信する（ステップＳ３０８）。次に、通知プログラム２３９Ｂが、ＤＭＡ部１４２Ｂに通知情報の送信開始を指示する（ステップＳ３０９）。これにより、通知情報がノードＡおよびＣに送信される。

【0062】

次に、ＤＭＡ部１４２Ａが、通知情報を受信バッファ１３２Ａに格納する（ステップＳ３１０）。次に、ＤＭＡ部１４２Ａが、解釈プログラム２３６Ａに受信完了割り込みを送信する（ステップＳ３１１）。次に、解釈プログラム２３６Ａが、受信バッファ１３２Ａから通知情報を読み込み、通知情報に含まれるページ番号と通知元アドレスをデータベース更新プログラム２４０Ａに渡す（ステップＳ３１２）。次に、データベース更新プログラム２４０Ａが、送信ディスクリプタデータベース２３４Ａを更新する（ステップＳ３１３）。

【0063】

次に、解釈プログラム２３６Ａが、ページ番号をページテーブル更新プログラム１３７Ａに渡し、そのページを無効状態に設定するように指示する（ステップＳ３１４）。次に、ページテーブル更新プログラム１３７Ａが、そのページを無効状態に設定する（ステップＳ３１５）。

【0064】

なお、ページを無効状態に設定することで、マルチコアシステムが、そのページのページデータを要求し得る状態に遷移する。ページを無効状態に設定しない場合、古いページデータが使用され続けることになる。

【0065】

次に、ＤＭＡ部１４２Ｂが、送信完了割り込みを通知プログラム２３９Ｂに送信する（ステップＳ３１６）。次に、通知プログラム２３９Ｂが、ページ番号をページテーブル更新プログラム１３７Ｂに渡し、そのページを無効状態に設定するように指示する（ステップＳ３１７）。次に、ページテーブル更新プログラム１３７Ｂが、そのページを有効状態に設定する（ステップＳ３１８）。

【0066】

図９は、送信ディスクリプタデータベース２３４Ａの構成を説明する図である。送信ディスクリプタは、宛先データを参照する第１の部分と、要求データ、つまりページ番号を参照する第２の部分とを含んでいる。例えば、２ページ目のページデータを書き込んだノードがノードＡである場合、宛先データを参照する部分にはノードＡのアドレスが設定される。

【0067】

実施形態２にかかるマルチコアシステムは、３つ以上のノードを含む場合、適切なノードにページデータの送信を要求できる。

【0068】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【符号の説明】

【0069】

１００Ａ、１００Ｂ、１００Ｃ 半導体装置
１１０Ａ、１１０Ｂ プロセッサコア
１１１Ａ、１１１Ｂ ＣＰＵ
１１２Ａ、１１２Ｂ ＨＷ－ＩＰ
１２０Ａ、１２０Ｂ ＭＭＵ
１２１Ａ、１２１Ｂ ｕＴＬＢ
１２２Ａ、１２２Ｂ アドレス変換部
１２３Ａ 通信データ要求部
１３０Ａ、１３０Ｂ メモリ
１３１Ａ、１３１Ｂ ページデータ
１３２Ａ、１３２Ｂ 受信バッファ
１３３Ａ データ要求
１３３Ｂ 送信データ
１３４Ａ、１３４Ｂ、２３４Ａ 送信ディスクリプタデータベース
１３５Ａ、１３５Ｂ ページテーブル
１３６Ａ、１３６Ｂ、２３６Ａ 解釈プログラム
１３７Ａ、１３７Ｂ ページテーブル更新プログラム
１３８Ａ 格納プログラム
２３９Ｂ 通知プログラム
２４０Ａ データベース更新プログラム
１４０Ａ、１４０Ｂ 通信ＩＦ
１４１Ａ、１４１Ｂ ＭＡＣ部
１４２Ａ、１４２Ｂ ＤＭＡ部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】