特開 2024-131676 磁気記憶装置、及び磁気記憶装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024131676

(43)【公開日】2024-09-30

(54)【発明の名称】磁気記憶装置、及び磁気記憶装置の製造方法

(51)【国際特許分類】

   H10B 61/00 20230101AFI20240920BHJP

   H10N 50/10 20230101ALI20240920BHJP

   H10N 50/01 20230101ALI20240920BHJP

【ＦＩ】

H10B61/00

H10N50/10 Z

H10N50/01

【審査請求】未請求

【請求項の数】16

【出願形態】ＯＬ

(21)【出願番号】P 2023042091

(22)【出願日】2023-03-16

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】島野 拓也

(72)【発明者】

【氏名】吉野 健一

(72)【発明者】

【氏名】澤田 和也

(72)【発明者】

【氏名】秋山 直紀

(72)【発明者】

【氏名】趙 亨峻

【テーマコード（参考）】

4M119

5F092

【Ｆターム（参考）】

4M119AA19

4M119BB01

4M119CC05

4M119DD06

4M119DD09

4M119DD15

4M119DD17

4M119DD24

4M119DD37

4M119DD42

4M119EE22

4M119EE27

4M119JJ13

4M119JJ15

5F092AA11

5F092AB07

5F092AC12

5F092AD23

5F092AD25

5F092BB10

5F092BB22

5F092BB23

5F092BB36

5F092BB42

5F092BB43

5F092BC07

5F092BC12

5F092BC18

5F092BE06

5F092BE23

5F092BE27

5F092CA09

5F092CA20

(57)【要約】

【課題】磁気抵抗効果素子の特性を向上させる。
【解決手段】実施形態の磁気記憶装置は、スイッチング素子と、磁気抵抗効果素子と、上記スイッチング素子と上記磁気抵抗効果素子との間に設けられる電極と、を備え、上記電極は、上記スイッチング素子に接する第１サブ電極と、上記磁気抵抗効果素子に接する第２サブ電極と、上記第１サブ電極及び上記第２サブ電極の間に設けられる第３サブ電極と、を含み、上記第１サブ電極及び上記第２サブ電極は、炭素（Ｃ）及び窒化炭素（ＣＮ）から選択される少なくとも１つの元素又は化合物を含み、上記第３サブ電極は、高融点金属元素、及び高融点金属元素の化合物から選択される少なくとも１つの元素又は化合物を含む。
【選択図】図４

【特許請求の範囲】

【請求項1】

スイッチング素子と、
磁気抵抗効果素子と、
前記スイッチング素子と前記磁気抵抗効果素子との間に設けられる電極と、
を備え、
前記電極は、
前記スイッチング素子に接する第１サブ電極と、
前記磁気抵抗効果素子に接する第２サブ電極と、
前記第１サブ電極及び前記第２サブ電極の間に設けられる第３サブ電極と、
を含み、
前記第１サブ電極及び前記第２サブ電極は、炭素（Ｃ）及び窒化炭素（ＣＮ）から選択される少なくとも１つの元素又は化合物を含み、
前記第３サブ電極は、高融点金属元素、及び高融点金属元素の化合物から選択される少なくとも１つの元素又は化合物を含む、
磁気記憶装置。

【請求項2】

前記高融点金属元素、及び高融点金属元素の化合物は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、及び窒化タングステン（ＷＮ）である、
請求項１記載の磁気記憶装置。

【請求項3】

前記第１サブ電極及び前記第２サブ電極は、アモルファス構造を有する、
請求項１記載の磁気記憶装置。

【請求項4】

前記第１サブ電極の下面から上面までの高さは、前記電極の下面から上面までの高さの半分以上の高さである、
請求項１記載の磁気記憶装置。

【請求項5】

前記第１サブ電極の上面から下面までの高さは、２ナノメートル（ｎｍ）以上、２０ナノメートル（ｎｍ）以下である、
請求項１記載の磁気記憶装置。

【請求項6】

前記第２サブ電極の上面から下面までの高さは、０．１ナノメートル（ｎｍ）以上、３ナノメートル（ｎｍ）以下である、
請求項１記載の磁気記憶装置。

【請求項7】

前記第３サブ電極の上面から下面までの高さは、０．１ナノメートル（ｎｍ）以上、３ナノメートル（ｎｍ）以下である、
請求項１記載の磁気記憶装置。

【請求項8】

前記磁気抵抗効果素子は、前記スイッチング素子に対して基板と反対側に設けられる、
請求項１記載の磁気記憶装置。

【請求項9】

前記磁気抵抗効果素子は、
第１強磁性層と、
第２強磁性層と、
前記第２強磁性層に対して前記第１強磁性層と反対側に設けられた第３強磁性層と、
前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、
前記第２強磁性層と前記第３強磁性層との間に設けられた第２非磁性層と、
を含み、
前記第１非磁性層は、マグネシウム（Ｍｇ）の酸化物を含む、
請求項１記載の磁気記憶装置。

【請求項10】

前記第２非磁性層は、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、バナジウム（Ｖ）、及びクロム（Ｃｒ）から選択される少なくとも１つの元素を含む、
請求項９記載の磁気記憶装置。

【請求項11】

前記第３強磁性層は、基板と前記第２強磁性層との間に設けられる、
請求項９記載の磁気記憶装置。

【請求項12】

前記第２強磁性層と、前記第３強磁性層とは、反強磁性的に結合される、
請求項９記載の磁気記憶装置。

【請求項13】

前記スイッチング素子は、２端子型のスイッチング素子である、
請求項１記載の磁気記憶装置。

【請求項14】

セレクタ層の上面上に、第１サブ電極層、第２サブ電極層、及び第３サブ電極層を上方に向かってこの順に含む電極層を形成することと、
前記電極層の上面上に磁気抵抗効果素子層を形成することと、
を備え、
前記電極層を形成することは、
前記セレクタ層の上面上に、炭素（Ｃ）及び窒化炭素（ＣＮ）から選択される少なくとも１つの元素又は化合物が堆積されることで、導電体層を形成することと、
イオンビームエッチングを用いて、前記導電体層の上端部分を除去しつつ、前記導電体層内に高融点金属、及び高融点金属元素の化合物から選択される少なくとも１つの元素又は化合物を打ち込むことにより、炭素（Ｃ）及び窒化炭素（ＣＮ）から選択される少なくとも１つの元素又は化合物を含む前記第１サブ電極層及び前記第３サブ電極層と、高融点金属元素、及び高融点金属元素の化合物から選択される少なくとも１つの元素又は化合物を含む前記第２サブ電極層とを形成することと、
を含む、
磁気記憶装置の製造方法。

【請求項15】

セレクタ層の上面上に、第１サブ電極層、第２サブ電極層、及び第３サブ電極層を上方に向かってこの順に含む電極層を形成することと、
前記電極層の上面上に磁気抵抗効果素子層を形成することと、
を備え、
前記電極層を形成することは、
前記セレクタ層の上面上に、炭素（Ｃ）及び窒化炭素（ＣＮ）から選択される少なくとも１つの元素又は化合物が堆積されることで、第１サブ電極層を形成することと、
前記第１サブ電極層の上面上に、高融点金属、及び高融点金属元素の化合物から選択される少なくとも１つの元素又は化合物が堆積されることで、第２サブ電極層を形成することと、
前記第２サブ電極層の上面上に、炭素（Ｃ）及び窒化炭素（ＣＮ）から選択される少なくとも１つの元素又は化合物が堆積されることで、第３サブ電極層を形成することと、
を含む、
磁気記憶装置の製造方法。

【請求項16】

前記第１サブ電極層を形成することは、
セレクタ層の上面上に炭素（Ｃ）及び窒化炭素（ＣＮ）から選択される少なくとも１つの元素又は化合物が堆積されることで、導電体層を形成することと、
ＣＭＰ（Chemical Mechanical Polishing）を用いて、前記導電体層の上端部分を除去することと、
を含む、
請求項１５記載の磁気記憶装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

実施形態は、磁気記憶装置、及び磁気記憶装置の製造方法に関する。

【背景技術】

【0002】

磁気抵抗効果素子を記憶素子として用いた磁気記憶装置（ＭＲＡＭ：Magnetoresistive Random Access Memory）が知られている。磁気抵抗効果素子は、スイッチング素子と直列接続されてメモリセルとして機能する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願公開第2020/0194667号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

磁気抵抗効果素子の特性を向上させる。

【課題を解決するための手段】

【0005】

実施形態の磁気記憶装置は、スイッチング素子と、磁気抵抗効果素子と、上記スイッチング素子と上記磁気抵抗効果素子との間に設けられる電極と、を備え、上記電極は、上記スイッチング素子に接する第１サブ電極と、上記磁気抵抗効果素子に接する第２サブ電極と、上記第１サブ電極及び上記第２サブ電極の間に設けられる第３サブ電極と、を含み、上記第１サブ電極及び上記第２サブ電極は、炭素（Ｃ）及び窒化炭素（ＣＮ）から選択される少なくとも１つの元素又は化合物を含み、上記第３サブ電極は、高融点金属元素、及び高融点金属元素の化合物から選択される少なくとも１つの元素又は化合物を含む。

【図面の簡単な説明】

【0006】

【図1】実施形態に係る磁気記憶装置の構成を説明するためのブロック図。

【図2】実施形態に係る磁気記憶装置のメモリセルアレイの構成を説明するための回路図。

【図3】実施形態に係る磁気記憶装置のメモリセルアレイの構成を説明するための平面図。

【図4】実施形態に係る磁気記憶装置のメモリセルアレイの断面構造の一例を示す、図３のＩＶ－ＩＶ線に沿った断面図。

【図5】実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成を説明するための断面図。

【図6】実施形態に係る磁気記憶装置におけるメモリセルアレイの第１製造方法を説明するためのフローチャート。

【図7】実施形態に係る磁気記憶装置におけるメモリセルアレイの第１製造方法を説明するための断面図。

【図8】実施形態に係る磁気記憶装置におけるメモリセルアレイの第１製造方法を説明するための断面図。

【図9】実施形態に係る磁気記憶装置におけるメモリセルアレイの第１製造方法を説明するための断面図。

【図10】実施形態に係る磁気記憶装置におけるメモリセルアレイの第１製造方法を説明するための断面図。

【図11】実施形態に係る磁気記憶装置におけるメモリセルアレイの第１製造方法を説明するための断面図。

【図12】実施形態に係る磁気記憶装置におけるメモリセルアレイの第２製造方法を説明するためのフローチャート。

【図13】実施形態に係る磁気記憶装置におけるメモリセルアレイの第２製造方法を説明するための断面図。

【図14】実施形態に係る磁気記憶装置におけるメモリセルアレイの第２製造方法を説明するための断面図。

【発明を実施するための形態】

【0007】

以下、図面を参照して実施形態について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。また、共通する参照符号を有する複数の構成要素を区別する場合、当該共通する参照符号に添え字を付して区別する。なお、複数の構成要素について特に区別を要さない場合、当該複数の構成要素には、共通する参照符号のみが付され、添え字は付さない。ここで、添え字は、下付き文字や上付き文字に限らず、例えば、参照符号の末尾に添加される小文字のアルファベット、及び配列を意味するインデックス等を含む。また、本明細書において、“Ａ／Ｂ積層膜”は、元素Ａを含む膜と元素Ｂを含む膜の積層構造であることを示す。

【0008】

１．実施形態
実施形態に係る磁気記憶装置について説明する。実施形態に係る磁気記憶装置は、例えば、磁気トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）によって磁気抵抗効果（Magnetoresistance Effect）を有する素子を抵抗変化素子として用いた、垂直磁化方式による磁気記憶装置を含む。なお、以下の説明において、当該抵抗変化素子を、ＭＴＪ素子（Magnetoresistance Effect Element）とも呼ぶ。

【0009】

１．１ 構成
まず、実施形態に係る磁気記憶装置の構成について説明する。

【0010】

１．１．１ 磁気記憶装置の構成
図１は、実施形態に係る磁気記憶装置の構成を示すブロック図である。図１に示すように、磁気記憶装置１は、メモリセルアレイ１０、ロウ選択回路１１、カラム選択回路１２、デコード回路１３、書込み回路１４、読出し回路１５、電圧生成回路１６、入出力回路１７、及び制御回路１８を備える。

【0011】

メモリセルアレイ１０は、各々が行（row）、及び列（column）の組に対応付けられた複数のメモリセルＭＣを備える。同一行にあるメモリセルＭＣは、同一のワード線ＷＬに接続される。同一列にあるメモリセルＭＣは、同一のビット線ＢＬに接続される。

【0012】

ロウ選択回路１１は、ワード線ＷＬを介してメモリセルアレイ１０と接続される。ロウ選択回路１１には、デコード回路１３からのアドレスＡＤＤのデコード結果（ロウアドレス）が供給される。ロウ選択回路１１は、アドレスＡＤＤのデコード結果に基づいた行に対応するワード線ＷＬを選択状態に設定する。以下において、選択状態に設定されたワード線ＷＬを、選択ワード線ＷＬと呼ぶ。また、選択ワード線ＷＬ以外のワード線ＷＬを、非選択ワード線ＷＬと呼ぶ。

【0013】

カラム選択回路１２は、ビット線ＢＬを介してメモリセルアレイ１０と接続される。カラム選択回路１２には、デコード回路１３からのアドレスＡＤＤのデコード結果（カラムアドレス）が供給される。カラム選択回路１２は、アドレスＡＤＤのデコード結果に基づいた列に対応するビット線ＢＬを選択状態に設定する。以下において、選択状態に設定されたビット線ＢＬを、選択ビット線ＢＬと呼ぶ。また、選択ビット線ＢＬ以外のビット線ＢＬを、非選択ビット線ＢＬと呼ぶ。

【0014】

デコード回路１３は、入出力回路１７からのアドレスＡＤＤをデコードする。デコード回路１３は、アドレスＡＤＤのデコード結果を、ロウ選択回路１１、及びカラム選択回路１２に供給する。アドレスＡＤＤは、選択されるカラムアドレス、及びロウアドレスを含む。

【0015】

書込み回路１４は、メモリセルＭＣへのデータの書込みを行う。書込み回路１４は、例えば、図示しない書込みドライバを含む。

【0016】

読出し回路１５は、メモリセルＭＣからのデータの読出しを行う。読出し回路１５は、例えば、図示しないセンスアンプを含む。

【0017】

電圧生成回路１６は、図示しない磁気記憶装置１の外部の機器から提供された電源電圧を用いて、メモリセルアレイ１０の各種の動作のための電圧を生成する。例えば、電圧生成回路１６は、書込み動作の際に必要な種々の電圧を生成し、書込み回路１４に出力する。また、例えば、電圧生成回路１６は、読出し動作の際に必要な種々の電圧を生成し、読出し回路１５に出力する。

【0018】

入出力回路１７は、磁気記憶装置１の外部との通信を司る。入出力回路１７は、磁気記憶装置１の外部からのアドレスＡＤＤを、デコード回路１３に転送する。入出力回路１７は、磁気記憶装置１の外部からのコマンドＣＭＤを、制御回路１８に転送する。入出力回路１７は、種々の制御信号ＣＮＴを、磁気記憶装置１の外部と、制御回路１８と、の間で送受信する。入出力回路１７は、磁気記憶装置１の外部からのデータＤＡＴを書込み回路１４に転送し、読出し回路１５から転送されたデータＤＡＴを磁気記憶装置１の外部に出力する。

【0019】

制御回路１８は、制御信号ＣＮＴ及びコマンドＣＭＤに基づいて、磁気記憶装置１内のロウ選択回路１１、カラム選択回路１２、デコード回路１３、書込み回路１４、読出し回路１５、電圧生成回路１６、及び入出力回路１７の動作を制御する。

【0020】

１．１．２ メモリセルアレイの構成
次に、実施形態に係る磁気記憶装置１のメモリセルアレイの構成について図２を用いて説明する。図２は、実施形態に係る磁気記憶装置のメモリセルアレイの構成を示す回路図である。図２では、ワード線ＷＬがインデックス“＜＞”を含む添え字によって分類されて示される。

【0021】

図２に示すように、メモリセルＭＣは、メモリセルアレイ１０内でマトリクス状に配置され、複数のビット線ＢＬ（ＢＬ＜０＞、ＢＬ＜１＞、…、ＢＬ＜Ｎ＞）のうちの１本と、複数のワード線ＷＬ（ＷＬ＜０＞、ＷＬ＜１＞、…、ＷＬ＜Ｍ＞）のうちの１本と、の組に対応付けられる（Ｍ及びＮは自然数）。すなわち、メモリセルＭＣ＜ｉ、ｊ＞（０≦ｉ≦Ｍ、０≦ｊ≦Ｎ）は、ワード線ＷＬ＜ｉ＞とビット線ＢＬ＜ｊ＞との間に接続される。

【0022】

メモリセルＭＣ＜ｉ、ｊ＞は、直列に接続されたスイッチング素子ＳＥＬ＜ｉ、ｊ＞及び磁気抵抗効果素子ＭＴＪ＜ｉ、ｊ＞を含む。

【0023】

スイッチング素子ＳＥＬは、２端子型のスイッチング素子である。２端子型スイッチング素子は、３個目の端子を含まない点において、トランジスタ等の３端子型のスイッチング素子と異なる。２端子間に印加する電圧が閾値電圧Ｖｔｈ未満の場合（２端子間に印加する電圧＜閾値電圧Ｖｔｈ）、スイッチング素子ＳＥＬは、高抵抗状態である。高抵抗状態は、例えば電気的に非導通状態となる“オフ”状態である。２端子間に印加する電圧が閾値電圧Ｖｔｈ以上（２端子間に印加する電圧≧閾値電圧Ｖｔｈ）の場合、スイッチング素子ＳＥＬは、低抵抗状態に変わる。低抵抗状態は、例えば電気的に導通状態となる“オン”状態である。より具体的には、例えば、スイッチング素子ＳＥＬは、対応するメモリセルＭＣに印加される電圧が閾値電圧Ｖｔｈ未満の場合（対応するメモリセルＭＣに印加される電圧＜閾値電圧Ｖｔｈ）、抵抗値の大きい絶縁体として電流を遮断する。すなわち、オフ状態となる。スイッチング素子ＳＥＬは、対応するメモリセルＭＣに印加される電圧が閾値電圧Ｖｔｈ以上の場合（対応するメモリセルＭＣに印加される電圧≧閾値電圧Ｖｔｈ）、抵抗値の小さい導電体として電流を流す。すなわち、オン状態となる。スイッチング素子ＳＥＬは、２端子間に印加される電圧がどちらの極性でも（流れる電流の方向に依らず）、対応するメモリセルＭＣに印加される電圧の大きさに応じて、電流を流すか遮断するかを切替える。

【0024】

磁気抵抗効果素子ＭＴＪは、スイッチング素子ＳＥＬによって制御された電流により、抵抗状態を低抵抗状態と高抵抗状態とに切替わることができる。磁気抵抗効果素子ＭＴＪは、その抵抗状態の変化によってデータを書込み可能であり、書込まれたデータを不揮発に保持し、読出し可能である記憶素子として機能する。

【0025】

次に、メモリセルアレイ１０におけるメモリセルＭＣの形状、及びビット線ＢＬ及びワード線ＷＬに対するメモリセルＭＣの配置について、図３を用いて説明する。図３は、実施形態に係る磁気記憶装置のメモリセルアレイの構成を説明するための平面図の一例を示す。図３では、メモリセルアレイ１０のうち３本のワード線ＷＬ＜ｍ－１＞、ＷＬ＜ｍ＞、及びＷＬ＜ｍ＋１＞と、３本のビット線ＢＬ＜ｎ－１＞、ＢＬ＜ｎ＞、及びＢＬ＜ｎ＋１＞との間に設けられる複数のメモリセルＭＣが示される（１≦ｍ≦Ｍ－１、１≦ｎ≦Ｎ－１）。なお、説明の便宜上、図３では層間絶縁膜が省略して示される。

【0026】

図３に示すように、メモリセルアレイ１０は、半導体基板２０の上方に設けられる。以下の説明では、半導体基板２０の表面と平行な面をＸＹ平面とし、ＸＹ平面に垂直な方向をＺ方向とする。ＸＹ平面内において、互いに直交する２つの方向の組の１つをＸ方向及びＹ方向とする。

【0027】

複数のメモリセルＭＣは、ワード線ＷＬとビット線ＢＬとの間に設けられる。図３の例では、メモリセルＭＣの下方にワード線ＷＬが設けられ、メモリセルＭＣの上方にビット線ＢＬが設けられる場合が示されるが、これに限られず、ワード線ＷＬとビット線ＢＬとの上下関係は、逆であってもよい。

【0028】

複数のメモリセルＭＣの各々は、例えばＸＹ断面に沿って円形状を有する。

【0029】

複数のワード線ＷＬは、Ｙ方向に沿って並ぶ。複数のワード線ＷＬの各々は、Ｘ方向に沿って延びる。複数のビット線ＢＬは、Ｘ方向に沿って並ぶ。複数のビット線ＢＬの各々は、Ｙ方向に沿って延びる。２本のワード線ＷＬの間の距離と、２本のビット線ＢＬの間の距離とは、例えば、実質的に等しく設定され得る。１本のビット線ＢＬと１本のワード線ＷＬとが交わる部分には、１つのメモリセルＭＣが設けられる。

【0030】

次に、メモリセルアレイ１０の断面構造について図４を用いて説明する。図４は、実施形態に係る磁気記憶装置のメモリセルアレイの断面構造の一例を示す、図３のＩＶ－ＩＶ線に沿った断面図である。

【0031】

メモリセルアレイ１０は、半導体基板２０の上方に設けられる。

【0032】

メモリセルアレイ１０は、複数の導電体２１、複数の電極２２、複数の素子２３、複数の電極２４、複数の素子２５、複数の電極２６、及び複数の導電体２７を含む。

【0033】

半導体基板２０の上面上には、例えば、複数の導電体２１が設けられる。複数の導電体２１は、Ｙ方向に沿って並ぶ。複数の導電体２１の各々は、図示しない領域において、Ｘ方向に沿って延びる。複数の導電体２１の各々は、導電性を有し、ワード線ＷＬとして機能する。隣り合う２つの導電体２１の間の部分には、絶縁体４１が設けられる。これにより、複数の導電体２１の各々は、互いに絶縁される。なお、図４では、複数の導電体２１が半導体基板２０上に設けられる場合について説明したが、これに限られない。例えば、複数の導電体２１は、半導体基板２０に接することなく、半導体基板２０から離れて設けられてもよい。

【0034】

複数の導電体２１の各々の上面上には、複数の電極２２が設けられる。同一の導電体２１の上面上に設けられる複数の電極２２は、図示しない領域において、Ｘ方向に並ぶ。なお、図４では、複数の電極２２のうち、２個の導電体２１上にそれぞれ設けられる２個の電極２２が示される。複数の電極２２の各々は、下部電極ＢＥとして使用される。

【0035】

複数の電極２２の各々の上面上には、複数の素子２３のうち、対応する１個の素子２３が設けられる。複数の素子２３の各々は、スイッチング素子ＳＥＬとして使用される。

【0036】

複数の素子２３の各々の上面上には、複数の電極２４のうち、対応する１個の電極２４が設けられる。複数の電極２４の各々は、中間電極ＭＥとして機能する。電極２４の構成の詳細については、後述する。

【0037】

複数の電極２４の各々の上面上には、複数の素子２５のうち、対応する１個の素子２５が設けられる。複数の素子２５の各々は、磁気抵抗効果素子ＭＴＪとして機能する。素子２５の構成の詳細については、後述する。

【0038】

複数の素子２５の各々の上面上には、複数の電極２６のうち、対応する１個の電極２６が設けられる。複数の電極２６の各々は、上部電極ＴＥとして使用される。

【0039】

Ｙ方向に並ぶ複数の電極２６の各々の上面に接するように、Ｙ方向に延びる１個の導電体２７が設けられる。複数の導電体２７は、図示しない領域において、Ｘ方向に並ぶ。複数の導電体２７の各々は、Ｙ方向に沿って延びる。複数の導電体２７の各々は、導電性を有し、ビット線ＢＬとして機能する。

【0040】

１．１．３ 中間電極
次に、実施形態に係る磁気記憶装置１の中間電極ＭＥの構成について、引き続き、図４を用いて説明する。

【0041】

複数の電極２４の各々は、導電体２４Ａ、２４Ｂ、及び２４Ｃを含む。

【0042】

導電体２４Ａは、複数の素子２３の各々の上面上に設けられる。導電体２４Ａは、例えば炭素（Ｃ）及び窒化炭素（ＣＮ）から選択される少なくとも１つの元素又は化合物から構成される。導電体２４Ａは、アモルファス構造を有することが好ましい。導電体２４Ａの下面から上面までの高さＨＡは、例えば２ナノメートル（ｎｍ）以上２０ナノメートル（ｎｍ）以下である。高さＨＡがこのような範囲内の高さであれば、導電体２４Ａが素子２３の上面から剥がれてしまうことが抑制される。

【0043】

なお、本明細書において、各要素から「構成される」部分は、当該要素とは異なる意図せぬ不純物を含んでもよい。意図せぬ不純物は、例えば磁気記憶装置１の製造工程において使用されるガスに含まれる元素、及び上記部分の周囲から上記部分に混入した元素を含む。

【0044】

導電体２４Ｂは、導電体２４Ａの上面上に設けられる。導電体２４Ｂは、例えば高融点金属元素、及び高融点金属元素の化合物から選択される少なくとも１つの元素又は化合物から構成される。本実施形態において、高融点金属は、例えば鉄（Ｆｅ）及びコバルト（Ｃｏ）より融点が高い材料である。高融点金属元素、及び高融点金属元素の化合物は、例えばチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、及び窒化タングステン（ＷＮ）である。導電体２４Ｂは、例えば結晶構造を有する。導電体２４Ｂの下面から上面までの高さＨＢは、例えば０．１ナノメートル（ｎｍ）以上３ナノメートル（ｎｍ）以下であることが好ましい。

【0045】

導電体２４Ｃは、導電体２４Ｂの上面上に設けられる。導電体２４Ｃは、導電体２４Ａと同様に、例えば炭素（Ｃ）及び窒化炭素（ＣＮ）から選択される少なくとも１つの元素又は化合物から構成される。導電体２４Ｃは、アモルファス構造を有することが好ましい。導電体２４Ｃの下面から上面までの高さＨＣは、例えば０．１ナノメートル（ｎｍ）以上３ナノメートル（ｎｍ）以下であることが好ましい。また、導電体２４Ｃ上面の表面粗さ（ラフネス、平坦性）は、例えばパラメータＲａが０．６ｎｍ以下である。

【0046】

以上のような電極２４の構成において、導電体２４Ｂの下面は、例えば電極２４のＺ方向における中心の位置以上の高さに位置する。これにより、導電体２４Ａの高さＨＡは、例えば電極２４の下面から電極２４の上面までの高さ（ＨＡ＋ＨＢ＋ＨＣ）の半分の高さ以上の高さである（ＨＡ≧（ＨＡ＋ＨＢ＋ＨＣ）／２）。

【0047】

１．１．４ 磁気抵抗効果素子
次に、実施形態に係る磁気記憶装置１の磁気抵抗効果素子ＭＴＪの構成について図５を用いて説明する。図５は、実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成を示す断面図である。

【0048】

磁気抵抗効果素子ＭＴＪとして使用される素子２５は、強磁性体３１、非磁性体３２、強磁性体３３、非磁性体３４、強磁性体３５、及び非磁性体３６を含む。

【0049】

強磁性体３１は、強磁性を有する導電膜である。強磁性体３１は、膜面に垂直な方向（Ｚ方向）に磁化容易軸方向を有する。強磁性体３１は、鉄（Ｆｅ）を含む。強磁性体３１は、更にコバルト（Ｃｏ）、及びニッケル（Ｎｉ）のうちの少なくとも１つの元素を含み得る。また、強磁性体３１は、ボロン（Ｂ）を更に含み得る。より具体的には、例えば、強磁性体３１は、コバルト鉄ボロン（ＣｏＦｅＢ）、ホウ化鉄（ＦｅＢ）、又はホウ化コバルト（ＣｏＢ）を含む。強磁性体３１は、記憶層ＳＬとして使用される。

【0050】

強磁性体３１の下面上には、非磁性体３２が設けられる。非磁性体３２は、非磁性を有する絶縁膜である。非磁性体３２は、トンネルバリア層ＴＢとして使用される。非磁性体３２は、強磁性体３１と強磁性体３３との間に設けられて、強磁性体３１及び強磁性体３３と共に磁気トンネル接合を形成する。また、強磁性体３１及び強磁性体３３の界面層にコバルト鉄ボロン（ＣｏＦｅＢ）等の初期アモルファス層が用いられる場合、非磁性体３２は、強磁性体３１の結晶化処理において、強磁性体３１との界面から結晶質の膜を成長させるための核となるシード材として機能する。同様に、強磁性体３３の界面層としてコバルト鉄ボロン（ＣｏＦｅＢ）が用いられる場合には、非磁性体３２は、強磁性体３３に対してもシード材として機能する。ここで、初期アモルファス層とは、成膜直後にアモルファス状態であり、アニール処理後に結晶化する層である。非磁性体３２は、膜面が（００１）面に配向した正方晶系又は立方晶系の構造を有する。非磁性体３２に用いられる酸化物としては、例えば、酸化マグネシウム（ＭｇＯ）が挙げられる。酸化マグネシウム（ＭｇＯ）は、ＮａＣｌ構造を有する。非磁性体３２に酸化マグネシウム（ＭｇＯ）が用いられる場合、酸化マグネシウム（ＭｇＯ）の（００１）界面とコバルト鉄ボロン（ＣｏＦｅＢ）の（００１）界面とは整合する。このため、コバルト鉄ボロン（ＣｏＦｅＢ）は、アニール処理により結晶成長して、（００１）配向した体心立方構造となる。

【0051】

非磁性体３２の下面上には、強磁性体３３が設けられる。強磁性体３３は、強磁性を有する導電膜である。強磁性体３３は、参照層ＲＬとして使用される。強磁性体３３は、膜面に垂直な方向（Ｚ方向）に磁化容易軸方向を有する。強磁性体３３の磁化方向は、固定されている。図５の例では、強磁性体３３の磁化方向は、強磁性体３３から強磁性体３１へ向かう方向である。なお、「磁化方向が固定されている」とは、強磁性体３１の磁化方向を反転させ得る大きさのトルクによって、磁化方向が変化しないことを意味する。通常、強磁性体３３には界面層が用いられる。強磁性体３３の界面層としては、コバルト鉄ボロン（ＣｏＦｅＢ）等の初期アモルファス層が用いられる。更に、当該コバルト鉄ボロン（ＣｏＦｅＢ）層のうち、酸化マグネシウム（ＭｇＯ）層に接する面とは反対側の面と接するように、補助的な強磁性層が設けられる。当該補助的な強磁性層は、例えば、コバルト白金（ＣｏＰｔ）、コバルトニッケル（ＣｏＮｉ）、及びコバルトパラジウム（ＣｏＰｄ）から選択される少なくとも１つの合金膜を含む。当該補助的な強磁性層は、Ｃｏ／Ｐｔを含む積層膜、Ｃｏ／Ｐｄを含む積層膜等の積層膜となる。初期アモルファス層となっているコバルト鉄ボロン（ＣｏＦｅＢ）層は、上記のＣｏＰｔ、ＣｏＰｄ、Ｃｏ／Ｐｔを含む積層膜、Ｃｏ／Ｐｄを含む積層膜等と積層して用いられる。この場合、強磁性体３３のうちの界面層、例えば上記したＣｏＦｅＢ層は、他の層よりも（００１）配向したＭｇＯが非磁性体３２側に形成される。

【0052】

強磁性体３３の下面上には、非磁性体３４が設けられる。非磁性体３４は、非磁性を有する導電膜である。非磁性体３４は、スペーサ層ＳＰとして使用される。非磁性体３４は、例えば、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、バナジウム（Ｖ）、及びクロム（Ｃｒ）から選択される元素又はこれらの合金からなる。例えば、非磁性体３４の膜厚は、２ナノメートル（ｎｍ）以下である。

【0053】

非磁性体３４の下面上には、強磁性体３５が設けられる。強磁性体３５は、強磁性を有する導電膜である。強磁性体３５は、シフトキャンセル層ＳＣＬとして使用される。強磁性体３５は、膜面に垂直な方向（Ｚ方向）に磁化容易軸方向を有する。強磁性体３５の磁化方向は、固定されている。図５の例では、強磁性体３５の磁化方向は、強磁性体３３から強磁性体３５へ向かう方向である。強磁性体３５は、例えば、コバルト白金（ＣｏＰｔ）、コバルトニッケル（ＣｏＮｉ）、及びコバルトパラジウム（ＣｏＰｄ）から選択される少なくとも１つの合金層を含む。また、強磁性体３５は、Ｃｏ／Ｐｔを含む積層膜、及びＣｏ／Ｐｄを含む積層膜等の積層膜でもよい。

【0054】

強磁性体３３及び強磁性体３５は、非磁性体３４によって反強磁性的に結合される。すなわち、強磁性体３３及び強磁性体３５は、互いに反平行な磁化方向を有するように結合される。このような強磁性体３３、非磁性体３４、及び強磁性体３５の結合構造を、ＳＡＦ（Synthetic Anti - Ferromagnetic）構造という。ＳＡＦ構造により、強磁性体３５は、強磁性体３３の漏洩磁界が強磁性体３１の磁化方向の変化に与える影響を相殺することができる。これにより、強磁性体３５は、実質的な強磁性体３３の漏洩磁界を低減することができる。

【0055】

強磁性体３５の下面上には、非磁性体３６が設けられる。非磁性体３６は、非磁性を有する導電膜である。非磁性体３６は、下地層ＵＬ（Under layer）として使用される。非磁性体３８は、例えばジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ルテニウム（Ｒｕ）、及び白金（Ｐｔ）から選択される少なくとも１つの元素を含む。

【0056】

磁気抵抗効果素子ＭＴＪは、記憶層ＳＬ及び参照層ＲＬの磁化方向の相対関係が平行か反平行かによって、低抵抗状態及び高抵抗状態のいずれかを取ることが出来る。実施形態では、このような磁気抵抗効果素子ＭＴＪに書込み電流を流すことにより、参照層ＲＬの磁化方向に対する記憶層ＳＬの磁化方向を制御する。具体的には、磁気抵抗効果素子ＭＴＪに電流を流すことによって発生させたスピントランスファトルク（Spin Transfer Torque）を利用した書込み方式が採用される。

【0057】

磁気抵抗効果素子ＭＴＪに、記憶層ＳＬから参照層ＲＬに向かう方向、即ち図５における矢印Ａ１の方向に、或る大きさの書込み電流Ｉｃ０を流すと、記憶層ＳＬ及び参照層ＲＬの磁化方向の相対関係は、平行になる。この平行状態の場合、磁気抵抗効果素子ＭＴＪの抵抗値は最も低くなり、磁気抵抗効果素子ＭＴＪは低抵抗状態に設定される。この低抵抗状態は、「Ｐ（Parallel）状態」と呼ばれ、例えば、データ“０”の状態と規定される。

【0058】

また、磁気抵抗効果素子ＭＴＪに、参照層ＲＬから記憶層ＳＬに向かう方向、即ち図５における矢印Ａ２の方向に、書込み電流Ｉｃ０より大きい書込み電流Ｉｃ１を流すと、記憶層ＳＬ及び参照層ＲＬの磁化方向の相対関係は、反平行になる。この反平行状態の場合、磁気抵抗効果素子ＭＴＪの抵抗値は最も高くなり、磁気抵抗効果素子ＭＴＪは高抵抗状態に設定される。この高抵抗状態は、「ＡＰ（Anti - Parallel）状態」と呼ばれ、例えば、データ“１”の状態と規定される。

【0059】

なお、データ“１”及びデータ“０”の規定の仕方は、上述した例に限られない。例えば、Ｐ状態をデータ“１”と規定し、ＡＰ状態をデータ“０”と規定してもよい。

【0060】

１．２ メモリセルアレイの製造方法
次に、実施形態に係る磁気記憶装置１のメモリセルアレイ１０の製造方法について説明する。以下では、実施形態に係る磁気記憶装置１のメモリセルアレイ１０の製造方法について、第１製造方法、及び第２製造方法が説明される。

【0061】

１．２．１ 第１製造方法
実施形態に係る磁気記憶装置１におけるメモリセルアレイ１０の第１製造方法について説明する。

【0062】

図６は、実施形態に係る磁気記憶装置におけるメモリセルアレイの第１製造方法を説明するためのフローチャートである。図７～図１１は、実施形態に係る磁気記憶装置におけるメモリセルアレイの第１製造方法を説明するための断面図である。図７～図１１は、図４に対応する断面である。

【0063】

図６のＳ０において、図７に示すように、ウェハＷＦとしての半導体基板２０の上面上に、複数のワード線ＷＬとして、複数の導電体２１が設けられる。具体的には、まず半導体基板２０の上面上に導電体層が設けられた後、フォトリソグラフィなどによって、ワード線ＷＬに対応する領域を除く部分が開口したマスクが形成される。そして、形成されたマスクを用いた異方性エッチングによって導電体層が分断されて複数の導電体２１が形成されると共に、半導体基板２０に達するホールが形成される。本工程における異方性エッチングは、例えば、ＲＩＥ（Reactive Ion Etching）である。その後、形成されたホール内に絶縁体４１が設けられる。

【0064】

次に、図６のＳ１において、図８に示すように、複数の導電体２１及び絶縁体４１の上面上に、電極層１２２、セレクタ層１２３、及び導電体層２２４がこの順に形成される。導電体層２２４は、炭素（Ｃ）及び窒化炭素（ＣＮ）から選択される少なくとも１つの元素又は化合物が、セレクタ層１２３の上面上に堆積することにより形成される。なお、図６では、電極層１２２、セレクタ層１２３、及び導電体層２２４がそれぞれ、ＢＥ層、ＳＥＬ層、及びＭＥ層と記載される。導電体層２２４のＺ方向に沿った高さＨは、製造される磁気抵抗効果素子ＭＴＪの複数の電極２４の高さ（ＨＡ＋ＨＢ＋ＨＣ）よりも厚い（Ｈ＞ＨＡ＋ＨＢ＋ＨＣ）。

【0065】

そして、図６のＳ２において、図９に示すように、電極層１２４Ａ、１２４Ｂ、及び１２４Ｃが形成される。電極層１２４Ａ、１２４Ｂ、及び１２４Ｃは、それぞれ図４において説明した導電体２４Ａ、２４Ｂ、及び２４Ｃに対応する。電極層１２４Ａ及び１２４Ｃは、炭素（Ｃ）及び窒化炭素（ＣＮ）から選択される少なくとも１つの元素又は化合物から構成される。電極層１２４Ｂは、高融点金属、及び高融点金属元素の化合物から選択される少なくとも１つの元素又は化合物から構成される。なお、図６において、電極層１２４Ａ、１２４Ｂ、及び１２４Ｃがそれぞれ、ＭＥＡ層、ＭＥＢ層、及びＭＥＣ層と記載される。

【0066】

具体的には、イオンビームエッチングによって、Ｓ１において形成された導電体層２２４がエッチングされる。また、当該イオンビームエッチングの際、例えば図示しないイオンビーム発生装置内において、導電体層２２４のエッチングとともに、高融点金属、及び高融点金属元素の化合物から選択される少なくとも１つの元素又は化合物が、導電体層２２４内に打ち込まれる。これにより、エッチングされた導電体層２２４内に、高融点金属、及び高融点金属元素の化合物から選択される少なくとも１つの元素又は化合物により構成される電極層１２４Ｂが形成される。また、エッチングされた導電体層２２４のうち、電極層１２４Ｂよりも下層の部分、及び電極層１２４Ｂよりも上層の部分がそれぞれ、電極層１２４Ａ及び１２４Ｃとして、形成される。なお、導電体層２２４に打ち込まれる高融点金属、及び高融点金属元素の化合物は、例えばイオンビームエッチングの際、図示しないイオンビーム発生装置内において発生し得る。

【0067】

それから、図６のＳ３において、図１０に示すように、電極層１２４Ｃの上面上に、磁気抵抗効果素子層１２５、電極層１２６、及び複数のマスクＭが、この順に形成される。なお、図６において、磁気抵抗効果素子層１２５、及び電極層１２６はそれぞれ、ＭＴＪ層、及びＴＥ層と記載される。磁気抵抗効果素子層１２５は、図５において説明した磁気抵抗効果素子ＭＴＪに含まれる各層がこの積層順に平板状に成膜された、積層体である。また、複数のマスクＭは、フォトリソグラフィなどによって、電極層１２２、セレクタ層１２３、電極層１２４Ａ～１２４Ｃ、及び磁気抵抗効果素子層１２５のうち、製造される下部電極ＢＥ、スイッチング素子ＳＥＬ、中間電極ＭＥ、磁気抵抗効果素子ＭＴＪ、及び上部電極ＴＥに対応する領域を除く部分が開口したものである。複数のマスクＭは、例えば、窒化チタン（ＴｉＮ）を含み、後述するイオンビームエッチングにおいてスイッチング素子ＳＥＬ、中間電極ＭＥ、及び磁気抵抗効果素子ＭＴＪとして機能する部分を保護する。複数のマスクＭは、例えば、磁気抵抗効果素子層１２５の上面上において、マトリクス状に並ぶ複数の円柱形状の構造体として設けられ、当該複数の円柱形状の構造体の各々が１つのメモリセルＭＣに対応する領域を保護する。

【0068】

次に、図６のＳ４において、イオンビームエッチングによって電極層１２２、１２４Ａ～１２４Ｃ、及び１２６、セレクタ層１２３、及び磁気抵抗効果素子層１２５がエッチングされる。これにより、電極層１２２、１２４Ａ～１２４Ｃ、及び１２６、セレクタ層１２３、及び磁気抵抗効果素子層１２５のうち、複数のマスクＭによって保護されない部分が除去され、当該部分の下方に位置する導電体２１及び絶縁体４１が露出する。このようなイオンビームエッチングによって、電極層１２２、１２４Ａ～１２４Ｃ、及び１２６、セレクタ層１２３、及び磁気抵抗効果素子層１２５から、各々が電極２２、２４、及び２６、並びに素子２３及び２５を含む、複数の積層構造が形成される。

【0069】

そして、図６のＳ５において、複数のマスクＭが除去された後、電極層１２２、１２４Ａ～１２４Ｃ、及び１２６、セレクタ層１２３、及び磁気抵抗効果素子層１２５がイオンビームによってエッチングされた空間が絶縁体４２によって埋め込まれる。

【0070】

それから、図６のＳ６において、図１１に示すように、素子２５及び絶縁体４２の上面上に、Ｙ方向に沿って並ぶ複数の導電体２７が設けられる。具体的には、まず素子２５及び絶縁体４２の上面上に導電体層が設けられた後、フォトリソグラフィなどによって、ビット線ＢＬに対応する領域を除く部分が開口したマスクが形成される。そして、形成されたマスクを用いた異方性エッチングによって導電体層が分断されて複数の導電体２７が形成されると共に、絶縁体４２に達するホールが形成される。本工程における異方性エッチングは、例えば、ＲＩＥである。その後、形成されたホール内に図示しない絶縁体が設けられる。

【0071】

以上により、第１製造方法によって、メモリセルアレイ１０に相当する構成がウェハＷＦ上に形成される。そして、ウェハＷＦは、チップ単位にダイシングされ、磁気記憶装置１が形成される。

【0072】

１．２．２ 第２製造方法
次に、実施形態に係る磁気記憶装置１におけるメモリセルアレイ１０の第２製造方法について、第１製造方法と異なる点について主に説明する。

【0073】

図１２は、実施形態に係る磁気記憶装置におけるメモリセルアレイの第２製造方法を説明するためのフローチャートである。図１３及び図１４は、実施形態に係る磁気記憶装置におけるメモリセルアレイの第２製造方法を説明するための断面図である。図１３及び図１４は、図４に対応する断面である。

【0074】

図１２のＳ１０は、第１製造方法のＳ０と同等の工程である。

【0075】

次に、図１２のＳ１１において、図１３に示すように、導電体２１及び絶縁体４１の上面上に、電極層１２２、セレクタ層１２３、及び電極層１２４Ａがこの順に形成される。

【0076】

電極層１２４Ａの形成について、具体的に、例えばセレクタ層１２３の上面上に、図４の導電体２４Ａよりも厚い導電体層が形成される。当該導電体層は、炭素（Ｃ）及び窒化炭素（ＣＮ）から選択される少なくとも１つの元素又は化合物が、セレクタ層１２３の上面上に堆積することにより形成される。そして、例えばＣＭＰ（Chemical Mechanical Polishing）によって、上記導電体層の上端部分が除去される。これにより、電極層１２４Ａが形成される。電極層１２４Ａの上面から下面までの高さ、導電体２４Ａの高さＨＡと同等である。

【0077】

なお、電極層１２４Ａを形成する処理において、ＣＭＰは実行されなくてもよい。この場合、炭素（Ｃ）及び窒化炭素（ＣＮ）から選択される少なくとも１つの元素又は化合物が、ＣＭＰを行わずに、高さＨＡだけ、セレクタ層１２３の上面上に堆積される。これにより、電極層１２４Ａが形成される。

【0078】

そして、図１２のＳ１２において、図１４に示すように、電極層１２４Ｂ、及び１２４Ｃがこの順番で形成される。

【0079】

具体的に、電極層１２４Ａの上面上に、高融点金属、及び高融点金属元素の化合物から選択される少なくとも１つの元素又は化合物が堆積される。これにより、電極層１２４Ｂが形成される。なお、第２製造方法において、電極層１２４Ｂは、例えばＰＶＤ（Physical Vapor Deposition）、ＳＩＰ（Self-ionized Sputtering）、ＡＬＤ（Atomic Layer Deposition）、ＣＶＤ（Chemical Vapor Deposition）等を用いて形成される。そして、電極層１２４Ｂの上面上に、電極層１２４Ｃが形成される。電極層１２４Ｃは、炭素（Ｃ）及び窒化炭素（ＣＮ）から選択される少なくとも１つの元素又は化合物が、電極層１２４Ｂの上面上に堆積することにより形成される。

【0080】

電極層１２４Ｂの上面から下面までの高さ、及び電極層１２４Ｃの上面から下面までの高さはそれぞれ、導電体２４Ｂの高さＨＢ、及び導電体２４Ｃの高さＨＣと同等である。

【0081】

それから、図１２のＳ１３～Ｓ１６が実行される。Ｓ１３～Ｓ１６は、第１製造方法のＳ３～Ｓ６と同等とすることができる。

【0082】

以上により、第２製造方法によって、メモリセルアレイ１０に相当する構成がウェハＷＦ上に形成される。また第１製造方法と同等に、ウェハＷＦは、チップ単位にダイシングされ、磁気記憶装置１が形成される。

【0083】

１．３ 本実施形態に係る効果
実施形態によれば、磁気抵抗効果素子ＭＴＪの特性を向上させることできる。実施形態の効果について、以下に説明する。

【0084】

実施形態に係る磁気記憶装置１のメモリセルＭＣにおいて、中間電極ＭＥとして機能する電極２４は、スイッチング素子ＳＥＬとして機能する素子２３、及び磁気抵抗効果素子ＭＴＪとして機能する素子２５の間に設けられる。電極２４は、導電体２４Ａ、２４Ｂ、及び２４Ｃを含む。導電体２４Ａは、素子２３に接する。導電体２４Ｃは、素子２５に接する。導電体２４Ｂは、導電体２４Ａ及び２４Ｃの間に設けられる。導電体２４Ａ及び２４Ｃは、炭素（Ｃ）及び窒化炭素（ＣＮ）から選択される少なくとも１つの元素又は化合物から構成される。導電体２４Ｂは、高融点金属元素、及び高融点金属元素の化合物から選択される少なくとも１つの元素又は化合物から構成される。このような導電体２４Ｂが、導電体２４Ａ及び２４Ｃの間に設けられることで、電極２４の影響により、素子２５の特性が劣化してしまうことが抑制される。これにより、磁気抵抗効果素子ＭＴＪの特性を向上させることできる。

【0085】

補足すると、中間電極が高融点金属元素、及び高融点金属元素の化合物から選択される少なくとも１つの元素又は化合物から構成される導電体層を含まない場合、磁気抵抗効果素子に接する中間電極の上面の表面粗さは、例えば中間電極が堆積されるスイッチング素子の上面の影響により、悪化し得る。すなわち、スイッチング素子の上面が粗い場合に、当該スイッチング素子の上面の影響により、中間電極の上面の表面粗さが悪化してしまうことがある。このような場合に、例えば中間電極に含まれる炭素や窒化炭素が、磁気抵抗効果素子に混入し易くなることがある。これにより、磁気抵抗効果素子の特性が劣化する可能性がある。

【0086】

実施形態によれば、導電体２４Ａ及び２４Ｃの間に設けられる導電体２４Ｂは、高融点金属元素、又は高融点金属元素から構成される。また、導電体２４Ｂは、例えば結晶構造を有する。これにより、素子２３の上面が粗い場合であっても、電極２４内に上述のような構成を有する導電体２４Ｂが含まれることにより、電極２４の上面の表面粗さの悪化を抑制することができる。

【0087】

また、実施形態によれば、磁気抵抗効果素子ＭＴＪと導電体２４Ｂとの間に、アモルファス構造を有する導電体２４Ｃが含まれる。これにより、導電体２４Ｂの結晶構造が、磁気抵抗効果素子ＭＴＪの構造に影響を与えることが抑制される。特に、磁気抵抗効果素子ＭＴＪにおいて下地層ＵＬとして機能する非磁性体３６の構造に影響を与えることが抑制される。このことによっても、磁気抵抗効果素子ＭＴＪの特性を向上させることできる。

【0088】

また、第２製造方法のＳ１２において、ＣＭＰを用いて電極層１２４Ａを形成すれば、電極層１２４Ａの上面の表面粗さが悪化することも抑制することができる。これにより、電極２４の上面の表面粗さの悪化をさらに効果的に抑制することができる。

【0089】

２ その他
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0090】

１…磁気記憶装置、１０…メモリセルアレイ、１１…ロウ選択回路、１２…カラム選択回路、１３…デコード回路、１４…書込み回路、１５…読出し回路、１６…電圧生成回路、１７…入出力回路、１８…制御回路、２０…半導体基板、２１…導電体、２２、２４、２６…電極、２３、２５…素子、３２、３４、３６…非磁性体、３１、３３、３５…強磁性体、４１、４２…絶縁体、１２２、１２４Ａ、１２４Ｂ、１２４Ｃ、１２６…電極層、１２３…セレクタ層、１２５…磁気抵抗効果素子層、Ｍ…マスク。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】