特開 2024-131782 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024131782

(43)【公開日】2024-09-30

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20240920BHJP

   H01L 29/12 20060101ALI20240920BHJP

   H01L 29/78 20060101ALI20240920BHJP

   H01L 29/739 20060101ALI20240920BHJP

【ＦＩ】

H01L29/78 658A

H01L29/78 658G

H01L29/78 652T

H01L29/78 653A

H01L29/78 652J

H01L29/78 655A

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2023042242

(22)【出願日】2023-03-16

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】前川 容佑

(72)【発明者】

【氏名】戸川 勤博

(57)【要約】

【課題】 トレンチの底部の所望の範囲に対して精度良く不純物を注入する技術を提供する。
【解決手段】 半導体装置の製造方法は、ワイドバンドギャップ半導体により構成された半導体基板の上面にトレンチを形成する工程と、トレンチの底面と側面を覆うレジスト層を形成する工程と、半導体基板の下面側からレジスト層に光を照射するフォトリソグラフィを行うことによって、底面を覆うレジスト層の厚さを低減させるとともに、側面を覆うレジスト層を残存させる工程と、半導体基板の上面側からｐ型不純物を注入することによって、トレンチの底面に露出する範囲にｐ型の底部領域を形成する工程、を備える。
【選択図】図６

【特許請求の範囲】

【請求項1】

半導体装置（１０）の製造方法であって、
ワイドバンドギャップ半導体により構成された半導体基板（１２）の上面（１２ａ）にトレンチ（２２）を形成する工程と、
前記トレンチの底面（２２ａ）と側面（２２ｂ）を覆うレジスト層（４４）を形成する工程と、
前記半導体基板の下面側から前記レジスト層に光（８０）を照射するフォトリソグラフィを行うことによって、前記底面を覆う前記レジスト層の厚さを低減させるとともに、前記側面を覆う前記レジスト層を残存させる工程と、
前記半導体基板の前記上面側からｐ型不純物（９０）を注入することによって、前記トレンチの前記底面に露出する範囲にｐ型の底部領域（３８ａ、３８ｂ）を形成する工程、
を備える、製造方法。

【請求項2】

前記レジスト層に光を照射するフォトリソグラフィを行う前記工程では、前記底面を覆う前記レジスト層を除去する、請求項１に記載の製造方法。

【請求項3】

前記レジスト層を形成する前記工程では、前記トレンチの前記側面から前記半導体基板の前記上面に跨る範囲を覆う前記レジスト層を形成し、
前記レジスト層に光を照射するフォトリソグラフィを行う前記工程では、前記半導体基板の前記上面を覆う前記レジスト層を残存させる、請求項１又は２に記載の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書に開示の技術は、半導体装置の製造方法に関する。

【背景技術】

【0002】

トレンチを有する半導体装置において、トレンチの底部近傍への電界集中を緩和するために、トレンチの底部に露出する範囲にｐ型の電界緩和層を形成する技術が知られている。特許文献１には、このような電界緩和層を有する半導体装置の製造方法が開示されている。特許文献１の製造方法では、まず、半導体基板の上面に開口を有するマスクを形成し、当該マスクを介して半導体基板の上面にトレンチを形成する。次いで、半導体基板を熱酸化処理することにより、トレンチの内面に絶縁膜を形成する。その後、形成した絶縁膜及びトレンチの形成に用いたマスクを介してトレンチの底面にｐ型不純物を注入することにより、トレンチの底面に露出する範囲にｐ型の電界緩和層を形成する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００９－１８２１１３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１の技術のような熱酸化処理により形成した絶縁膜は、密度が高く、不純物の遮蔽性が高い。特許文献１の技術では、トレンチの底面にも絶縁膜が形成されるので、トレンチの底面に露出する範囲に電界緩和層を形成するためには、大きいエネルギーで不純物を注入する必要がある。その結果、意図しない領域（例えば、トレンチの側面）に部分的に不純物が注入されてしまう。トレンチの側面にｐ型不純物が注入されると、電流経路が狭くなり、オン抵抗が増大するという問題がある。本明細書では、トレンチの底部の所望の範囲に対して精度良く不純物を注入する技術を提供する。

【課題を解決するための手段】

【0005】

本明細書が開示する半導体装置（１０）の製造方法は、ワイドバンドギャップ半導体により構成された半導体基板（１２）の上面（１２ａ）にトレンチ（２２）を形成する工程と、前記トレンチの底面（２２ａ）と側面（２２ｂ）を覆うレジスト層（４４）を形成する工程と、前記半導体基板の下面側から前記レジスト層に光（８０）を照射するフォトリソグラフィを行うことによって、前記底面を覆う前記レジスト層の厚さを低減させるとともに、前記側面を覆う前記レジスト層を残存させる工程と、前記半導体基板の前記上面側からｐ型不純物（９０）を注入することによって、前記トレンチの前記底面に露出する範囲にｐ型の底部領域（３８ａ、３８ｂ）を形成する工程、を備える。

【0006】

なお、本明細書でいう「レジスト層の厚さを低減させる」とは、レジスト層を薄くすることだけでなく、レジスト層の厚さをゼロにする（すなわち、レジスト層を除去する）ことを含む。

【0007】

上記の製造方法では、半導体基板の上面にトレンチを形成した後に、トレンチの底面と側面を覆うレジスト層を形成する。次いで、半導体基板の下面側からフォトリソグラフィを行う。ワイドバンドギャップ半導体は光透過性を有するため、半導体基板の下面側から光を照射してもレジスト層を露光することができる。この工程では、トレンチの底面を覆うレジスト層の厚さを低減させ、トレンチの側面を覆うレジスト層を残存させる。その後、半導体基板の上面側からトレンチの底面にｐ型不純物を注入することで、底部領域を形成する。このように、上記の製造方法では、トレンチの側面はレジスト層により覆われている一方、トレンチの底面は厚さが低減したレジスト層に覆われているか又はレジスト層に覆われていない状態で、ｐ型不純物が注入される。したがって、トレンチの側面にｐ型不純物が注入されることを抑制しながら、トレンチの底面にｐ型不純物を注入することができる。なお、レジスト層の密度は比較的低く、レジスト層は不純物の遮蔽性が低い。このため、フォトリソグラフィを行った後にトレンチの底面を覆うレジスト層が残存していても、レジスト層の厚さは低減されているので、レジスト層を介して低いエネルギーでトレンチの底面にｐ型不純物を注入することができる。

【図面の簡単な説明】

【0008】

【図1】加工前の半導体基板の断面図。

【図2】実施例の半導体装置の絶縁膜形成工程を説明するための図。

【図3】実施例の半導体装置のトレンチ形成工程を説明するための図。

【図4】実施例の半導体装置のレジスト層形成工程を説明するための図。

【図5】実施例の半導体装置のフォトリソグラフィ工程を説明するための図。

【図6】実施例の半導体装置の底部領域形成工程を説明するための図。

【図7】実施例の製造工程により製造された半導体装置の断面図。

【発明を実施するための形態】

【0009】

本明細書が開示する一例の製造方法では、前記レジスト層に光を照射するフォトリソグラフィを行う前記工程では、前記底面を覆う前記レジスト層を除去してもよい。

【0010】

このような構成では、トレンチの底面がレジスト層から露出するため、トレンチの底面に対してより低いエネルギーでｐ型不純物を注入することができる。

【0011】

本明細書が開示する一例の製造方法では、前記レジスト層を形成する前記工程では、前記トレンチの前記側面から前記半導体基板の前記上面に跨る範囲を覆う前記レジスト層を形成してもよく、前記レジスト層に光を照射するフォトリソグラフィを行う前記工程では、前記半導体基板の前記上面を覆う前記レジスト層を残存させてもよい。

【0012】

なお、本明細書でいう「半導体基板の上面を覆うレジスト層」とは、レジスト層が半導体基板の上面に直接接する態様だけでなく、レジスト層が他の構成要素を介して半導体基板の上面を覆う態様を含む。このような構成では、トレンチの側面から半導体基板の上面に跨ってレジスト層が残存した状態でｐ型不純物が注入される。このため、トレンチの側面だけでなく、半導体基板の上面にｐ型不純物が注入されることが抑制される。

【0013】

（実施例）
図面を参照して、実施例の半導体装置の製造方法について説明する。まず、図１に示す、炭化シリコン（ＳｉＣ）により構成された半導体基板１２を準備する。図１に示すように、半導体基板１２は、ｎ型のドレイン領域３６と、ドレイン領域３６の上面に設けられたｎ型のドリフト領域３４と、ドリフト領域３４の上面に設けられたｐ型のボディ領域３２と、ボディ領域３２の上面に設けられたｎ型のソース領域３０と、を有している。半導体基板１２は、例えば、ドレイン領域３６上にドリフト領域３４、ボディ領域３２、及びソース領域３０を順にエピタキシャル成長させることにより製造することができる。なお、半導体基板１２の材料は、ＳｉＣに限定されず、例えば、窒化物半導体、酸化ガリウム、ダイヤモンド等の他のワイドバンドギャップ半導体により構成されてもよい。

【0014】

次に、図２に示すように、半導体基板１２の上面１２ａに、開口４２を有する絶縁膜４０を形成する。絶縁膜４０は、酸化シリコン、窒化シリコン等によって構成されている。

【0015】

次に、図３に示すように、エッチングにより、絶縁膜４０の開口４２を介して半導体基板１２の上面１２ａにトレンチ２２を形成する。この工程では、半導体基板１２の上面１２ａから、ソース領域３０及びボディ領域３２を貫通してドリフト領域３４に達するトレンチ２２が形成される。また、この工程では、トレンチ２２を形成する過程において、半導体基板１２とともに絶縁膜４０もエッチングされるため、絶縁膜４０の厚さが低減される。なお、図示されていないが、図３において、トレンチ２２の左側及び右側には、トレンチ２２と同様のトレンチが複数形成される。

【0016】

次に、図４に示すように、トレンチ２２の底面２２ａ及び側面２２ｂから半導体基板１２の上面１２ａに跨る範囲を覆うレジスト層４４を形成する。より詳細には、レジスト層４４は、トレンチ２２の内面から、半導体基板１２の上面１２ａ上に残存する絶縁膜４０の上面に跨る範囲を覆うように形成される。レジスト層４４の材料は特に限定されないが、例えば、ノボラック樹脂を主とする材料から構成することができる。

【0017】

次に、図５に示すように、レジスト層４４に対してフォトリソグラフィを行う。なお、図５は、他の図に対して上下が反転していることに留意されたい。この工程では、図５に示すように、まず、半導体基板１２の下面１２ｂに開口４８を有するマスク４６を形成する。開口４８は、トレンチ２２の底面２２ａに対応する位置に形成される。次いで、半導体基板１２の下面１２ｂ側から半導体基板１２に対して光８０を照射することにより、マスク４６を介して選択的にレジスト層４４を露光する。これにより、露光された部分（トレンチ２２の底面２２ａを覆う部分）のレジスト層４４が光８０に反応して、当該部分の溶解性が増大する。その後、半導体基板１２を現像液（例えば、有機溶剤）に浸すことにより、図５に示すように、トレンチ２２の底面２２ａを覆う範囲のレジスト層４４が除去される。なお、トレンチ２２の側面２２ｂ及び半導体基板１２の上面１２ａを覆うレジスト層４４は、マスク４６の存在により露光されないので、現像液に溶解することなく残存する。

【0018】

次に、図６に示すように、トレンチ２２の底面２２ａに露出する範囲にｐ型の底部領域３８ａを形成する。この工程では、半導体基板１２の上面１２ａ側からｐ型不純物９０を注入する。半導体基板１２の上面１２ａ及びトレンチ２２の側面２２ｂはレジスト層４４に覆われているため、レジスト層４４によりｐ型不純物９０が遮蔽される。トレンチ２２の底面２２ａはレジスト層４４に覆われていないので、半導体基板１２の底面２２ａに露出する範囲のみにｐ型不純物９０を注入することができる。なお、フォトリソグラフィを行う工程において、トレンチ２２の角部２２ｃ（底面２２ａと側面２２ｂとの接続部分）にはレジスト層４４が残存する。すなわち、底面２２ａの一部はレジスト層４４に覆われている。しかしながら、トレンチ２２の底面２２ａにｐ型不純物９０を注入する過程において、角部２２ｃ近傍にもわずかにｐ型不純物９０が注入される。このため、この工程では、角部２２ｃ近傍において、底部領域３８ａよりも低いｐ型不純物濃度を有する底部領域３８ｂが形成される。

【0019】

その後、図７に示すように、レジスト層４４を除去した後、公知の手法を用いて、ゲート絶縁膜２４、ゲート電極２６、層間絶縁膜２８、上部電極７０、下部電極７２を形成することにより、半導体装置１０が完成する。

【0020】

以上に説明したように、本実施例の製造方法では、半導体基板１２の上面１２ａにトレンチ２２を形成した後に、トレンチ２２の底面２２ａと側面２２ｂを覆うレジスト層４４を形成する。次いで、半導体基板１２の下面１２ｂ側からフォトリソグラフィを行う。ワイドバンドギャップ半導体により構成された半導体基板１２は光透過性を有するため、半導体基板１２の下面１２ｂ側から光を照射してもレジスト層４４を露光することができる。上述したように、フォトリソグラフィは、トレンチ２２の底面２２ａを覆うレジスト層４４を除去し、トレンチ２２の側面２２ｂを覆うレジスト層４４を残存させるように行われる。その後、半導体基板１２の上面１２ａ側からトレンチ２２の底面２２ａにｐ型不純物９０を注入することで、底部領域３８ａを形成する。このように、本実施例の製造方法では、トレンチ２２の側面２２ｂはレジスト層４４により覆われている一方、トレンチ２２の底面２２ａはレジスト層４４に覆われていない状態で、ｐ型不純物９０が注入される。したがって、トレンチ２２の側面２２ｂにｐ型不純物９０が注入されることを抑制しながら、低いエネルギーでトレンチ２２の底面２２ａにｐ型不純物９０を注入することができる。

【0021】

また、本実施例の製造方法では、トレンチ２２の底面２２ａに露出する範囲に底部領域３８ａが形成されるとともに、トレンチ２２の角部２２ｃ近傍に低濃度の底部領域３８ｂが形成される。底部領域３８ｂはｐ型不純物濃度が低いので、半導体装置１０がオフしたときに、底部領域３８ｂからドリフト領域３４内の広い範囲に空乏層が広がる。これにより、ゲート電極２６とドリフト領域３４の間の静電容量（すなわち、帰還容量）が小さくなる。その結果、半導体装置１０のスイッチング速度が向上し、スイッチング損失を低減することができる。

【0022】

なお、上述した実施例では、フォトリソグラフィを行う工程（図５）において、トレンチ２２の底面２２ａを覆うレジスト層４４の全てを除去したが、底面２２ａを覆うレジスト層４４の一部を残存させてもよい。換言すると、この工程では、フォトリソグラフィによって、トレンチ２２の底面２２ａを覆うレジスト層４４の厚さを低減させればよい。レジスト層４４の密度は比較的低く、レジスト層４４は不純物の遮蔽性が低い。このため、底面２２ａを覆うレジスト層４４の厚さを低減させることで、不純物に対する遮蔽性がより低下し、低いエネルギーでトレンチ２２の底面２２ａにｐ型不純物９０を注入することができる。

【0023】

また、上述した実施例において、半導体基板１２の上面１２ａには、レジスト層４４を形成しなくてもよい。この場合、トレンチ２２を形成する工程で残存した絶縁膜４０を、ｐ型不純物９０の注入に対するマスクとして利用してもよい。

【0024】

また、上述した実施例は、半導体装置１０としてＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）を製造する例について説明した。しかしながら、本明細書に開示の技術は、例えば、ＩＧＢＴ（insulated-gate bipolar transistor）の製造に用いてもよい。ドレイン領域３６をｐ型領域に変更することにより、ＩＧＢＴの構造を得ることができる。

【0025】

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

【符号の説明】

【0026】

１０：半導体装置、１２：半導体基板、１２ａ：上面、１２ｂ：下面、２２：トレンチ、２２ａ：底面、２２ｂ：側面、３０：ソース領域、３２：ボディ領域、３４：ドリフト領域、３６：ドレイン領域、３８ａ：底部領域、３８ｂ：底部領域、４４：レジスト層、７０：上部電極、７２：下部電極、８０：光、９０：ｐ型不純物

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】