特開 2024-13185 プリント回路基板及びプリント回路基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024013185

(43)【公開日】2024-01-31

(54)【発明の名称】プリント回路基板及びプリント回路基板の製造方法

(51)【国際特許分類】

   H05K 3/28 20060101AFI20240124BHJP

【ＦＩ】

H05K3/28 Z

【審査請求】未請求

【請求項の数】19

【出願形態】ＯＬ

(21)【出願番号】P 2023017748

(22)【出願日】2023-02-08

(31)【優先権主張番号】10-2022-0088934

(32)【優先日】2022-07-19

(33)【優先権主張国・地域又は機関】KR

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＢＬＵＥＴＯＯＴＨ

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】兪 度在

(72)【発明者】

【氏名】申 宗勳

(72)【発明者】

【氏名】南宮 容吉

(72)【発明者】

【氏名】張 元柱

(72)【発明者】

【氏名】金 倫煥

【テーマコード（参考）】

5E314

【Ｆターム（参考）】

5E314AA24

5E314AA42

5E314BB02

5E314CC01

5E314FF05

5E314FF16

5E314GG17

(57)【要約】

【課題】効率的に形成されたソルダーレジストを含むプリント回路基板及びソルダーレジストの不良率を効率的に減らすことができるプリント回路基板の製造方法を提供する。
【解決手段】本発明の一実施形態によるプリント回路基板は、開口部及び窪み部の少なくとも一つを有するソルダーレジスト層と、開口部及び窪み部の少なくとも一つにおいてソルダーレジスト層との界面をなすように開口部及び窪み部の少なくとも一つ内に配置されたソルダーレジストパッチを含むことができる。
【選択図】図１ａ

【特許請求の範囲】

【請求項1】

開口部及び窪み部の少なくとも一つを有するソルダーレジスト層と、
前記開口部及び窪み部の少なくとも一つにおいて、前記ソルダーレジスト層との界面をなすように前記開口部及び窪み部の少なくとも一つに配置されたソルダーレジストパッチと、を含む、プリント回路基板。

【請求項2】

前記ソルダーレジスト層の無機フィラーの含有率は、前記ソルダーレジストパッチの無機フィラーの含有率（０％含む）よりも高い、請求項１に記載のプリント回路基板。

【請求項3】

前記ソルダーレジストパッチの厚さの偏差は、前記ソルダーレジスト層の厚さの偏差よりも大きい、請求項１に記載のプリント回路基板。

【請求項4】

前記ソルダーレジストパッチの上面は、前記ソルダーレジスト層の上面に比べてさらに凹状である、請求項１に記載のプリント回路基板。

【請求項5】

前記ソルダーレジストパッチとは異なる材料を含有する絶縁層と、
少なくとも一部分が前記絶縁層と前記ソルダーレジストパッチとの間に配置された導電性層と、をさらに含む、請求項１に記載のプリント回路基板。

【請求項6】

前記ソルダーレジスト層は、前記ソルダーレジストパッチが配置されない接続開口部をさらに有する、請求項１に記載のプリント回路基板。

【請求項7】

前記ソルダーレジストパッチは少なくとも前記開口部に配置され、
前記ソルダーレジストパッチの中心厚さは、前記開口部の中心厚さの３０％超過９０％未満である、請求項１に記載のプリント回路基板。

【請求項8】

前記ソルダーレジスト層の厚さは３０μｍ未満である、請求項７に記載のプリント回路基板。

【請求項9】

絶縁層と、
前記絶縁層に配置された導電性層と、
ソルダーレジスト層をなし、前記ソルダーレジスト層の上面で前記導電性層の少なくとも一部上に位置する少なくとも一つの凹部を有するソルダーレジスト構造と、を含み、
前記少なくとも一つの凹部のそれぞれの中心厚さの平均は、前記ソルダーレジスト構造において前記少なくとも一つの凹部に重ならない部分の厚さの１０％超過７０％未満である、プリント回路基板。

【請求項10】

前記ソルダーレジスト構造は、接続開口部をさらに有し、
前記少なくとも一つの凹部のそれぞれの厚さの偏差は、前記接続開口部の厚さの偏差よりも大きい、請求項９に記載のプリント回路基板。

【請求項11】

前記少なくとも一つの凹部のそれぞれの中心厚さの平均は、前記少なくとも一つの凹部のそれぞれの平均幅の平均よりも短い、請求項９に記載のプリント回路基板。

【請求項12】

前記ソルダーレジスト構造において前記少なくとも一つの凹部と前記導電性層の少なくとも一部との間の部分の無機フィラーの含有率（０％含む）は、前記ソルダーレジスト構造の残りの部分の無機フィラーの含有率よりも低い、請求項９に記載のプリント回路基板。

【請求項13】

前記ソルダーレジスト構造において前記少なくとも一つの凹部と前記導電性層の少なくとも一部との間の部分の明度は、前記ソルダーレジスト構造の残りの部分の明度とは異なる、請求項９に記載のプリント回路基板。

【請求項14】

前記ソルダーレジスト構造において前記少なくとも一つの凹部に重ならない部分の厚さは３０μｍ未満であり、
前記少なくとも一つの凹部のうち、中心厚さが最も厚い凹部の中心厚さは、前記ソルダーレジスト層の厚さの５０％未満である、請求項９に記載のプリント回路基板。

【請求項15】

未完成プリント回路基板のソルダーレジスト層を硬化させる段階と、
前記ソルダーレジスト層の複数の地点の厚さ及びサイズ測定値を得る段階と、
前記複数の地点の厚さ及びサイズ測定値のうち、対象範囲内に属する厚さ及びサイズ測定値に対応する地点にソルダーレジスト材料を充填する段階と、
前記複数の地点のうち、前記ソルダーレジスト材料が充填された地点を硬化させ、前記充填された地点の硬化後の厚さ及びサイズが前記対象範囲内に属するかを測定及び確認する段階と、を含む、プリント回路基板の製造方法。

【請求項16】

前記充填した地点を硬化させる段階の硬化領域サイズは、前記ソルダーレジスト層を硬化させる段階の硬化領域サイズよりも小さい、請求項１５に記載のプリント回路基板の製造方法。

【請求項17】

前記充填した地点を硬化させる段階と前記ソルダーレジスト層を硬化させる段階とのそれぞれは、紫外線を用いて硬化させることを含む、請求項１６に記載のプリント回路基板の製造方法。

【請求項18】

前記ソルダーレジスト層を硬化させる段階の前に、前記ソルダーレジスト層を形成する段階をさらに含み、
前記ソルダーレジスト材料を充填する段階は、ＥＨＤ（Ｅｌｅｃｔｒｏ Ｈｙｄｒｏｄｙｎａｍｉｃｓ）インクジェット方式によって前記ソルダーレジスト材料を充填することを含み、
前記ソルダーレジスト層を形成する段階は、前記ＥＨＤインクジェット方式とは異なる方式によって前記ソルダーレジスト層を形成することを含む、請求項１５に記載のプリント回路基板の製造方法。

【請求項19】

前記ソルダーレジスト材料を充填する段階は、前記複数の地点の厚さ及びサイズ測定値のうち対象範囲内に属する厚さ及びサイズ測定値に対応する電界または電圧をＥＨＤ（Ｅｌｅｃｔｒｏ Ｈｙｄｒｏｄｙｎａｍｉｃｓ）インクジェット方式に適用して前記ソルダーレジスト材料を充填することを含む、請求項１５に記載のプリント回路基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、プリント回路基板及びプリント回路基板の製造方法に関するものである。

【背景技術】

【0002】

プリント回路基板は、部品や集積回路の電気的連結経路を提供することができ、部品や集積回路ははんだ（ｓｏｌｄｅｒ）を介してプリント回路基板に実装または内蔵することができる。はんだは、リフロー（ｒｅｆｌｏｗ）工程を介して部品や集積回路をプリント回路基板に電気的に連結させることができる。

【0003】

ソルダーレジスト（ｓｏｌｄｅｒ ｒｅｓｉｓｔ）は、プリント回路基板の最上層または最下層に配置されることができ、プリント回路基板内の電気的連結経路の一部を外部に露出させることができる。露出した電気的連結経路は、リフロー工程を介してはんだに効率的に連結されることができ、はんだを介して部品や集積回路に電気的に連結されることができる。

【0004】

集積回路（例：プロセッサ、メモリ）の性能が徐々に高くなるにつれて、集積回路の集積度も徐々に高くなっており、集積回路の入出力端子間の間隔や入出力端子のそれぞれの大きさも徐々に小さくなっている。したがって、プリント回路基板が提供することができる電気的連結経路の集積度も徐々に高くなっており、ソルダーレジストの形成難易度も徐々に高くなっている。

【0005】

例えば、プリント回路基板は、設置型電子機器（サーバ含む）や電気機器（車両含む）などの電気的連結経路の規模が大きく要求される装置にますます広く用いられている。このような装置に用いられるプリント回路基板は、大きい水平方向の面積を有するか、または多くの導電性層数を有することができ、ソルダーレジストの形成難易度はより高くなることができる。

【0006】

ソルダーレジストの形成難易度が高いほど、ソルダーレジストの不良率はさらに高くなることがある。例えば、ソルダーレジストの形成難易度が高いほど、プリント回路基板の製造過程で導電性層が設計と異なって露出する地点が発生する可能性はより高くなることがあり、電気的ショートの発生可能性はさらに高くなることがある。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】韓国公開特許公報第１０－２００４－０００４３８０号

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明は、効率的に形成されたソルダーレジストを含むプリント回路基板及びソルダーレジストの不良率を効率的に減らすことができるプリント回路基板の製造方法を提供する。

【課題を解決するための手段】

【0009】

本発明の一実施形態によるプリント回路基板は、開口部及び窪み部の少なくとも一つを有するソルダーレジスト層と、上記開口部及び窪み部の少なくとも一つにおいて上記ソルダーレジスト層との界面をなすように、上記開口部及び窪み部の少なくとも一つ内に配置されたソルダーレジストパッチと、を含むことができる。

【0010】

本発明の一実施形態によるプリント回路基板は、絶縁層と、上記絶縁層に配置された導電性層と、ソルダーレジスト層をなし、上記ソルダーレジスト層の上面で上記導電性層の少なくとも一部上に位置する少なくとも一つの凹部を有するソルダーレジスト構造と、を含み、上記少なくとも一つの凹部のそれぞれの中心厚さの平均は、上記ソルダーレジスト構造で上記少なくとも一つの凹部に重ならない部分の厚さの１０％超過７０％未満であることができる。

【0011】

本発明の一実施形態によるプリント回路基板の製造方法は、未完成のプリント回路基板のソルダーレジスト層を硬化させる段階と、上記ソルダーレジスト層の複数の地点の厚さ及びサイズ測定値を得る段階と、上記複数の地点の厚さ及びサイズ測定値のうち、対象範囲内に属する厚さ及びサイズ測定値に対応する地点にソルダーレジスト材料を充填する段階と、上記複数の地点のうち、上記ソルダーレジスト材料が充填された地点を硬化させ、上記充填された地点の硬化後の厚さ及びサイズが上記対象範囲内に属するかを測定及び確認する段階と、を含むことができる。

【発明の効果】

【0012】

本発明の一実施形態によるプリント回路基板は、効率的に形成されたソルダーレジストを含むことができるため、提供する電気的連結経路の集積度を効率的に高めるか、より大きいサイズやより多くの導電性層数を効率的に有することができる。

【0013】

本発明の一実施形態によるプリント回路基板の製造方法は、ソルダーレジストの不良率を効率的に減らすことができるため、プリント回路基板の量産力を効率的に高めるか、より大きいサイズやより多くの導電性層数を有するプリント回路基板を効率的に製造することができる。

【図面の簡単な説明】

【0014】

【図1a】本発明の一実施形態によるプリント回路基板の垂直断面を示した側面図である。

【図1b】本発明の一実施形態によるプリント回路基板の垂直断面を示した側面図である。

【図2a】本発明の一実施形態によるプリント回路基板のソルダーレジスト構造を拡大して示した側面図である。

【図2b】本発明の一実施形態によるプリント回路基板のソルダーレジスト構造を示した写真である。

【図2c】本発明の一実施形態によるプリント回路基板のソルダーレジスト構造を示した写真である。

【図3a】本発明の一実施形態によるプリント回路基板のソルダーレジストパッチが配置される前の写真である。

【図3b】本発明の一実施形態によるプリント回路基板のソルダーレジストパッチが配置される様子を示した写真である。

【図3c】本発明の一実施形態によるプリント回路基板のソルダーレジスト層の複数の開口部／窪み部のうち一部のみにソルダーレジストパッチが配置された状態を示した写真である。

【図4a】図３ｃにおいてソルダーレジストパッチが配置されていない開口部／窪み部のうち１つの中心におけるＹ地点によるソルダーレジスト構造の厚さ及びサイズを示したグラフである。

【図4b】図３ｃにおいてソルダーレジストパッチが配置された開口部／窪み部のうち１つの中心におけるＸ地点によるソルダーレジスト構造の厚さ及びサイズと、ソルダーレジストパッチが配置されていない開口部／窪み部のうち１つの中心におけるＸ地点によるソルダーレジスト構造の厚さ及びサイズを一緒に示したグラフである。

【図5a】本発明の一実施形態によるプリント回路基板の製造方法を示した図面である。

【図5b】本発明の一実施形態によるプリント回路基板の製造方法のソルダーレジスト材料を充填する段階を示した図面である。

【図6】本発明の一実施形態によるプリント回路基板においてソルダーレジスト構造が配置される前の絶縁層及び導電性層を示した平面図である。

【図7a】本発明の一実施形態によるプリント回路基板が配置されることができる電子機器の構造を例示した図面である。

【図7b】本発明の一実施形態によるプリント回路基板が配置されることができる電子機器のシステムを例示した図面である。

【発明を実施するための形態】

【0015】

後述する本発明に対する詳細な説明は、本発明が実施され得る特定の実施形態を例示として示す添付の図面を参照する。これらの実施形態は、当業者が本発明を実施するのに十分であるように詳細に説明される。本発明の様々な実施形態は互いに異なるが、相互排他的である必要はないと理解することができる。例えば、ここに記載されている特定の形状、構造及び特性は、一実施形態に関して本発明の精神及び範囲から逸脱することなく、他の実施形態で実現することができる。または、それぞれの開示された実施形態内の個別の構成要素の位置または配置は、本発明の精神及び範囲から逸脱することなく変更され得ることが理解できる。したがって、後述する詳細な説明は、限定的な意味として取る意図ではなく、本発明の範囲は、その請求項が主張するものと均等なすべての範囲に併せて添付された請求項のみによって限定される。図面において同一の参照符号は、様々な側面にわたって同一または類似した機能を称する。

【0016】

以下では、本発明が属する技術分野において通常の知識を有する者が本発明を容易に実施することができるようにするために、本発明の実施形態に関して添付された図面を参照して詳細に説明する。

【0017】

図１ａを参照すると、本発明の一実施形態によるプリント回路基板１００ａは、ソルダーレジスト層１４１ａ及びソルダーレジストパッチ１４７、１４９を含むことができる。

【0018】

ソルダーレジスト層１４１ａは、開口部１３７及び窪み部１３９の少なくとも一つを有することができる。開口部１３７は、ソルダーレジスト層１４１ａの形成過程で導電性層１２７の各部分のうち、設計とは異なって外部に露出する部分上に位置することができる。窪み部１３９は、ソルダーレジスト層１４１ａの形成過程で導電性層１２７の各部分のうち、後で設計とは異なって外部に露出する可能性が高いか、または電気的ショートを誘発する可能性が高い部分上に位置することができる。

【0019】

ソルダーレジストパッチ１４７、１４９は、開口部１３７及び窪み部１３９の少なくとも一つにおいてソルダーレジスト層１４１ａとの界面をなすように開口部１３７及び窪み部１３９の少なくとも一つ内に配置されることができる。

【0020】

ソルダーレジストパッチ１４７は、設計とは異なって導電性層１２７が開口部１３７を介して露出することを効率的に覆うことができ、ソルダーレジストパッチ１４９は設計とは異なって導電性層１２７が窪み部１３９を介して後で露出する可能性を効率的に減らすか、または導電性層１２７の電気的ショートの発生可能性を効率的に減らすことができる。

【0021】

例えば、ソルダーレジストパッチ１４７、１４９とソルダーレジスト層１４１ａとの間の界面は、マイクロメータ、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）、ＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）、ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）、ＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）、光学顕微鏡及びｓｕｒｆａｃｅ ｐｒｏｆｉｌｅｒの少なくとも一つを用いた分析によって識別されることができる。

【0022】

例えば、ソルダーレジストパッチ１４７、１４９とソルダーレジスト層１４１ａとの間の界面は、ソルダーレジスト層１４１ａが含有する材料とソルダーレジストパッチ１４７、１４９が含有する材料とが互いに異なることによって形成されることができる。ここで、材料が互いに異なるとは、ソルダーレジストに含有され得る無機フィラーの含有率が互いに異なることを含むことができる。

【0023】

例えば、ソルダーレジストパッチ１４７、１４９とソルダーレジスト層１４１ａとの間の界面は、ソルダーレジスト層１４１ａとソルダーレジストパッチ１４７、１４９との間の硬化時間の差によって形成されることができる。ここで、硬化時間の差は、ソルダーレジストパッチ１４７、１４９が開口部１３７及び窪み部１３９の少なくとも一つに配置される前後の間の時間差を含むことができる。

【0024】

例えば、ソルダーレジストパッチ１４７、１４９とソルダーレジスト層１４１ａとの間の界面は、ソルダーレジストパッチ１４７、１４９が配置されるときの開口部１３７及び窪み部１３９の少なくとも一つの側面での表面張力を提供することができる。

【0025】

したがって、ソルダーレジストパッチ１４７、１４９の上面は、ソルダーレジスト層１４１ａの上面に比べてさらに凹状であることができる。ここで、ソルダーレジスト層１４１ａは固相状態であることができ、ソルダーレジストパッチ１４７、１４９は開口部１３７及び窪み部１３９の少なくとも一つに配置された直後から硬化されるまでに流動的な液相状態であることができるが、これに限定されない。または、ソルダーレジストパッチ１４７、１４９の厚さの偏差は、ソルダーレジスト層１４１ａの厚さの偏差より大きいことがある。

【0026】

図２ａを参照すると、ソルダーレジスト層１４１ａの厚さＴｒは比較的一定であることができるが、ソルダーレジストパッチ１４７の中心厚さＴｆｃと最大厚さＴｆｅとの間の差は比較的大きいことができる。例えば、ソルダーレジスト層１４１ａの厚さＴｒは、３０μｍ未満と薄いことができる。

【0027】

ソルダーレジストパッチ１４７の中心厚さＴｆｃと最大厚さＴｆｅとの間の差を考慮して、開口部１３７に配置されたソルダーレジストパッチ１４７の中心厚さＴｆｃは、開口部１３７の中心厚さＴｆｃ＋Ｔｄの３０％超過９０％未満であることができる。これによって、ソルダーレジストパッチ１４７は、設計とは異なって、導電性層１２７が開口部１３７を介して露出することを効率的に防ぐことができる。

【0028】

例えば、ソルダーレジストパッチ１４７の体積は、ソルダーレジストパッチ１４７が配置される前に決定されることができ、ソルダーレジストパッチ１４７の中心厚さＴｆｃが開口部１３７の中心厚さＴｆｃ＋Ｔｄの３０％超過９０％未満に属するように決定されることができる。ソルダーレジストパッチが窪み部に配置される場合にも、ソルダーレジストパッチの体積は、比較的さらに小さく決定されることができ、ソルダーレジストパッチ１４７の中心厚さＴｆｃが開口部１３７の中心厚さＴｆｃ＋Ｔｄの３０％超過９０％未満に属するように決定されることができる。

【0029】

ここで、ソルダーレジスト層１４１ａの厚さＴｒとソルダーレジストパッチ１４７の中心厚さＴｆｃと開口部１３７の中心厚さＴｆｃ＋Ｔｄは、１～２個の開口部１３７の中心から垂直に切断して露出するプリント回路基板の断面で測定されることができる。ソルダーレジスト層１４１ａの厚さＴｒは、上記断面で該当される地点の厚さ値の平均値として測定されることができる。ソルダーレジストパッチ１４７の中心厚さＴｆｃ及び開口部１３７の中心厚さＴｆｃ＋Ｔｄのそれぞれも、複数の開口部１３７のそれぞれの値の平均値として測定されることができる。マイクロメータ、ＴＥＭ、ＡＦＭ、ＳＥＭ、ＦＩＢ、光学顕微鏡及びｓｕｒｆａｃｅ ｐｒｏｆｉｌｅｒの少なくとも一つは上記断面の写真を得ることができ、厚さ及びサイズは写真に基づいて測定されることができる。

【0030】

図１ａ及び図１ｂを参照すると、本発明の一実施形態によるプリント回路基板１００ａ、１００ｂは、絶縁層１１２、パッド１２１、１２５、層間ビア１２３、導電性層１２７及び追加のソルダーレジスト層１４２の少なくとも一つをさらに含むことができる。

【0031】

絶縁層１１２の層数及び導電性層１２７の層数は、それぞれ複数であることができ、複数の絶縁層１１２及び複数の導電性層１２７は交互に積層されることができる。層間ビア１２３は、複数の導電性層１２７間を垂直に連結することができ、複数の絶縁層１１２の少なくとも一つを貫通することができる。

【0032】

例えば、複数の導電性層１２７のそれぞれは、プリント回路基板１００ａ、１００ｂが電気的連結経路を提供するように配線を含むことができ、上記配線が位置していない部分の一部分に配置された導電性板（ｐｌａｎｅ）を含むことができる。絶縁層１１２は、複数の導電性層１２７間の絶縁性を提供することができる。複数の導電性層１２７で露出しないように設計された部分は、絶縁層１１２とソルダーレジストパッチ１４７、１４９との間に配置されることができる。

【0033】

パッド１２１、１２５及び接続開口部１３３、１３５は、導電性層１２７がプリント回路基板１００ａ、１００ｂの外部に電気的に連結されるようにはんだが配置される空間を提供することができる。したがって、開口部１３７とは異なって、接続開口部１３３、１３５は、設計に応じてパッド１２１、１２５を外部に露出させるように形成されることができる。したがって、ソルダーレジストパッチ１４７、１４９は接続開口部１３３、１３５に配置されない。

【0034】

絶縁層１１２は、ソルダーレジスト層１４１ａやソルダーレジストパッチ１４７、１４９とは異なる材料を含むことができる。例えば、絶縁層１１２は、銅箔積層板（ＣＣＬ）、ＡＢＦ、プリプレグ（ｐｒｅｐｒｅｇ）、ＦＲ－４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、感光性絶縁（Ｐｈｏｔｏ Ｉｍａｇａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ：ＰＩＤ）樹脂であることができ、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、ＰＴＦＥ（Ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）、ガラス（ｇｌａｓｓ）系列及びセラミック（ｃｅｒａｍｉｃ）系列（例：ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ－ｆｉｒｅｄ Ｃｅｒａｍｉｃ））の樹脂の群から選択された少なくとも一つであることができる。

【0035】

ソルダーレジスト層１４１ａやソルダーレジストパッチ１４７、１４９が含むことができる材料の群は、絶縁層１１２の材料の群の中から公知のソルダーレジストとして用いられることができる材料として選択されることができるが、これに限定されない。

【0036】

追加のソルダーレジスト層１４２は、ソルダーレジスト層１４１ａやソルダーレジストパッチ１４７、１４９と同一材料を含むことができ、ソルダーレジスト層１４１ａと同じ方式で形成されることができる。例えば、追加のソルダーレジスト層１４２は導電性層１２７に接触しない可能性があるため、ソルダーレジストパッチ１４７、１４９を必要としない可能性がある。

【0037】

例えば、導電性層１２７及び層間ビア１２３が含有する材料は、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）の少なくとも一つであることもできる。例えば、導電性層１２７は、ＳＡＰ（Ｓｅｍｉ－Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ－Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、またはサブトラクティブ法（Ｓｕｂｔｒａｃｔｉｖｅ）などで実現することができる。

【0038】

図１ｂを参照すると、本発明の一実施形態によるプリント回路基板１００ｂは、ソルダーレジスト構造１４１ｂを含むことができる。ソルダーレジスト構造１４１ｂは、図１ａのソルダーレジスト層１４１ａとソルダーレジストパッチ１４７、１４９が一体化した構造であることができる。

【0039】

したがって、ソルダーレジスト構造１４１ｂはソルダーレジスト層をなすことができ、図１ａのソルダーレジストパッチ１４７、１４９に対応する位置に形成された少なくとも一つの凹部１５７、１５９を有することができるが、これに限定されない。例えば、少なくとも一つの凹部１５７、１５９は、ソルダーレジスト構造１４１ｂが形成される過程で発生する欠陥が埋め込まれながら、上記欠陥における表面張力によって形成されることができる。

【0040】

したがって、図２ａを参照すると、開口部１３７に対応することができる少なくとも一つの凹部のそれぞれの中心厚さＴｄの平均は、ソルダーレジスト構造で少なくとも一つの凹部に重ならない部分の厚さＴｒの１０％超過７０％未満であることができる。これにより、ソルダーレジスト構造１４１ｂは、形成される過程で発生する欠陥を効率的に防止する構造を有することができる。

【0041】

例えば、厚さＴｒが３０μｍ未満と薄い場合、少なくとも一つの凹部のうち中心厚さが最も厚い凹部の中心厚さＴｄは厚さＴｒの５０％未満であることができる。これにより、ソルダーレジスト構造１４１ｂの厚さは安定して薄くなることができる。

【0042】

再び、図１ｂを参照すると、例えば、少なくとも一つの凹部１５７、１５９のそれぞれの厚さの偏差は、接続開口部１３３、１３５の厚さの偏差より大きいことができる。例えば、少なくとも一つの凹部１５７、１５９のそれぞれは、ソルダーレジスト構造１４１ｂにおいて少なくとも一つの凹部１５７、１５９に垂直に重ならない部分よりもさらに凹状であることができる。

【0043】

ソルダーレジスト構造１４１ｂで少なくとも一つの凹部１５７、１５９と導電性層１２７の少なくとも一部の間の部分の無機フィラーの含有率（０％含む）は、ソルダーレジスト構造１４１ｂの残りの部分の無機フィラーの含有率よりも低いことができるが、これに限定されない。

【0044】

図２ｂを参照すると、ソルダーレジストパッチ１４７とソルダーレジスト層１４１ａとの間の界面（ｉｎｔｅｒｆａｃｅ）とソルダーレジスト層１４１ａに含有された無機フィラー（Ｆｉｌｌｅｒ）は、写真によって識別されることができる。

【0045】

ソルダーレジスト層１４１ａの無機フィラー（Ｆｉｌｌｅｒ）の含有率は、ソルダーレジストパッチ１４７の無機フィラーの含有率（０％含む）より高いことができる。例えば、ソルダーレジスト層１４１ａは、無機フィラーを比較的多く含有して固相状態で形成されることができ、ソルダーレジストパッチ１４７は、無機フィラーを含有せずに液相状態で形成されることができる。

【0046】

図１ｂ及び図２ｃを参照すると、ソルダーレジスト構造１４１ｂで少なくとも一つの凹部１５７、１５９と導電性層１２７の少なくとも一部の間の部分の明度（ｂｒｉｇｈｔｎｅｓｓ）は、ソルダーレジスト構造１４１ｂの残りの部分の明度と異なる場合がある。例えば、明度の差は、無機フィラーの含有率の差や密度の差によって発生することがあるが、これに限定されない。

【0047】

図３ａの写真の中心部は、ソルダーレジスト層で設計とは異なって開口部が発生して導電性層が外部に露出する構造を示しており、図３ｂの写真の中心部は、図３ａの開口部にソルダーレジストパッチがインクジェット（ｉｎｋ－ｊｅｔ）方式で注入される構造を示す。

【0048】

図３ｃの写真は、ソルダーレジストパッチが配置されていない開口部／窪み部（ＳＲ ＥＭ）と、ソルダーレジストパッチが配置された開口部／窪み部（ＳＲ ｒｅｐｒｉｎｔｉｎｇ Ｆｉｌｌ ｉｎ）の厚さ及びサイズ測定のために設けられたプリント回路基板を示す。

【0049】

図４ａ及び図４ｂを参照すると、ソルダーレジストパッチが配置されていない開口部／窪み部（ＳＲ ＥＭ）の厚さは、ソルダーレジスト層の厚さと同じ２１．８０３μｍまたは１８．７６７μｍであることができる。

【0050】

図４ｂを参照すると、ソルダーレジストパッチが配置された開口部／窪み部（ＳＲ ｒｅｐｒｉｎｔｉｎｇ Ｆｉｌｌ ｉｎ）における凹部の厚さは（１８．７６７μｍ－１２．０２１μｍ＝６．７４６μｍ）であることができ、ソルダーレジスト層の厚さである１８．７６７μｍの約３５％であることができる。

【0051】

上記１８．７６７μｍを図４ａの２１．８０３μｍに変更して計算した場合、凹部の厚さは、ソルダーレジスト層の厚さの約４５％であることができる。したがって、凹部の厚さ範囲の中心値はソルダーレジスト層の厚さの約４０％であることができ、凹部の厚さはソルダーレジスト層の厚さの１０％超過７０％未満の範囲に属することができる。同様に、ソルダーレジストパッチの厚さ範囲の中心値はソルダーレジスト層の厚さの約６０％であることができ、ソルダーレジストパッチの厚さは、ソルダーレジスト層の厚さの３０％超過９０％未満の範囲に属することができる。

【0052】

また、ソルダーレジストパッチが配置された開口部／窪み部（ＳＲ ｒｅｐｒｉｎｔｉｎｇ Ｆｉｌｌ ｉｎ）における凹部の平均幅は、約３５μｍであることができる。したがって、少なくとも一つの凹部のそれぞれの中心厚さの平均は、少なくとも一つの凹部のそれぞれの最大幅の平均よりも短いことができる。

【0053】

図５ａを参照すると、本発明の一実施形態によるプリント回路基板の製造方法は、未完成プリント回路基板１００ｐｒｅのソルダーレジスト層１４１ａを硬化させる段階（Ｓ１１０）、ソルダーレジスト層１４１ａの複数の地点の厚さ及びサイズ測定値を得る段階（Ｓ１２０）、複数の地点の厚さ及びサイズ測定値のうち対象範囲内に属する厚さ及びサイズ測定値に対応する地点にソルダーレジスト材料を充填する段階（Ｓ１３０）、及び複数の地点のうち、ソルダーレジスト材料が充填された地点を硬化させ、充填された地点の硬化後の厚さ及びサイズが対象範囲内に属するかを測定及び確認する段階（Ｓ１４０）を含むことができる。

【0054】

したがって、充填されたソルダーレジスト材料の硬化時間とソルダーレジスト層１４１ａの硬化時間とは互いに異なる場合がある。これにより、充填されたソルダーレジスト材料とソルダーレジスト層１４１ａとの間に界面が形成されるか、充填されたソルダーレジスト材料の上面は凹状であることができるが、これに限定されない。

【0055】

例えば、充填された地点を硬化させる段階（Ｓ１４０）及び上記ソルダーレジスト層を硬化させる段階（Ｓ１１０）のそれぞれは、紫外線を用いて硬化させることを含むことができ、充填された地点を硬化させる段階（Ｓ１４０）の硬化領域サイズは、ソルダーレジスト層を硬化させる段階（Ｓ１１０）の硬化領域サイズより小さいことがある。例えば、充填された地点を硬化させる段階（Ｓ１４０）で実質的に充填されたソルダーレジスト材料のみを硬化させることができる。

【0056】

図５ａを参照すると、本発明の一実施形態によるプリント回路基板の製造方法は、ソルダーレジスト（ＳＲ）の塗布前に未完成プリント回路基板１００ｐｒｅに対して前処理（例：水洗）する段階（Ｓ１０２）、はんだレジスト（ＳＲ）を未完成プリント回路基板１００ｐｒｅに塗布してソルダーレジスト層１４１ａを形成する段階（Ｓ１０４）、ソルダーレジスト層１４１ａ上にＰＥＴフィルムを積層する段階（Ｓ１０６）、ソルダーレジスト層１４１ａに対してフォトリソグラフィ（露光）工程を用いてパターニングする段階（Ｓ１０８）、及び最終的にソルダーレジスト構造に熱硬化を進行する段階（Ｓ１４５）をさらに含むことができる。

【0057】

図５ａを参照すると、ソルダーレジスト材料を充填する段階（Ｓ１３０）は、得られた厚さ及びサイズ測定値に基づいて充填する地点の真と偽を区分して決定される地点の真位置を確認する段階（Ｓ１３１）、確認された地点に充填定量体積及び充填を実施するか否かを決定する段階（Ｓ１３２）、光学顕微鏡のイメージと厚さ及びサイズを測定して充填された体積と定量を確認する段階（Ｓ１３３）、及び充填後に追加充填の有無を決定する段階（Ｓ１３４）を含むことができる。

【0058】

例えば、レーザ変位測定器３７は、水平方向に移動しながらソルダーレジスト層１４１ａの複数の地点のイメージと厚さ及びサイズ測定値を得ることができ、充填機４７は厚さ及びサイズ測定値がソルダーレジスト層１４１ａの厚さの０％以上５０％未満（対象範囲）の地点に移動して、インクジェット方式によってソルダーレジスト材料を充填することができ、充填後に十分に厚さが厚くならなかった場合に追加充填することができる。例えば、充填体積は、厚さ測定値が０％以上５０％未満である地点が連続される領域の幅と最小厚さに基づいて確認されることができる。

【0059】

例えば、ソルダーレジスト材料を充填する段階（Ｓ１３０）は、複数の地点の厚さ及びサイズ測定値のうち、対象範囲内に属する厚さ及びサイズ測定値に対応する電界または電圧をＥＨＤ（Ｅｌｅｃｔｒｏ Ｈｙｄｒｏｄｙｎａｍｉｃｓ）インクジェット方式に適用してソルダーレジスト材料を充填することを含むことができる。

【0060】

図５ｂを参照すると、充填機４７はソルダーレジスト層１４１ａの開口部の上側に移動することができ、充填されるソルダーレジストパッチ１４７の体積は、電界（Ｅ－ｆｉｅｌｄ）や電圧（Ｖｏｌｔａｇｅ）を介して制御されることができる。

【0061】

ＥＨＤインクジェット方式は、ソルダーレジスト材料が液相状態である場合に効率的であることができ、ソルダーレジスト層１４１ａが固相状態で形成される場合はＥＨＤインクジェット方式とは異なる方式（例：ＤＦＳＲ（Ｄｒｙ Ｆｉｌｍ Ｓｏｌｄｅｒ ｒｅｓｉｓｔ）Ｌａｍｉｎａｔｉｏｎ）によって形成されることができる。

【0062】

図６を参照すると、ソルダーレジスト層が形成される前の未完成プリント回路基板１００ｐｒｅの上面は、絶縁層１１２、パッド１２５、及び導電性層１２７の上面を含むことができる。複数のパッド１２５の幅Ｗ１－１、Ｗ１－２の平均Ｗ１は、複数のパッド１２５と導電性層１２７との間の間隔Ｄ３－１、Ｄ３－２、Ｄ３－３の平均Ｄ３より広いことができる。

【0063】

図７ａは、本発明の一実施形態によるプリント回路基板が配置されることができる電子機器の構造を例示した図面であり、図７ｂは、本発明の一実施形態によるプリント回路基板が配置されることができる電子機器のシステムを例示した図面である。

【0064】

図７ａ及び図７ｂを参照すると、電子機器１０００はメインボード１０１０を収容することができる。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０などが物理的及び／または電気的に連結されることができる。これらは、後述する他の電子部品とも組み合わせて様々な信号ライン１０９０を形成することができる。

【0065】

チップ関連部品１０２０としては、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップと、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのアプリケーションプロセッサチップと、アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが含まれるが、これらに限定されるものではなく、これ以外にもその他の形態のチップ関連の電子部品が含まれることもできる。さらに、これらのチップ関連部品１０２０を互いに組み合わせることもできる。チップ関連部品１０２０は、上述したチップや電子部品を含むパッケージ形態であることもできる。

【0066】

ネットワーク関連部品１０３０としては、Ｗｉ－Ｆｉ（ＩＥＥＥ ８０２．１１ファミリなど）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６ファミリなど）、ＩＥＥＥ ８０２．２０、ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）、Ｅｖ－ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ、３Ｇ、４Ｇ、５Ｇ、及びそれ以降のものとして指定された任意の他の無線及び有線プロトコルが含まれるが、これらに限定されず、これ以外にもその他の多数の無線または有線標準やプロトコルのいずれかが含まれ得る。また、ネットワーク関連部品１０３０がチップ関連部品１０２０とともに互いに組み合わされることもできる。

【0067】

その他の部品１０４０としては、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ－Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）ｆｉｌｔｅｒ、ＭＬＣＣ（Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などが含まれることができる。但し、これらに限定されるものではなく、これ以外にもその他の様々な用途のために用いられるチップ部品の形態の受動素子などが含まれ得る。また、その他の部品１０４０をチップ関連部品１０２０及び／又はネットワーク関連部品１０３０と互いに組み合わせることもできる。

【0068】

電子機器１０００の種類に応じて、電子機器１０００は、メインボード１０１０に物理的及び／又は電気的に連結されるか、または連結されない他の電子部品を含むことができる。他の電子部品の例を挙げると、カメラモジュール１０５０、アンテナモジュール１０６０、ディスプレイ１０７０、バッテリー１０８０などがある。但し、これらに限定されるものではなく、オーディオコーデック、ビデオコーデック、電力増幅器、羅針盤、加速度計、ジャイロスコープ、スピーカー、大容量記憶装置（例えば、ハードディスクドライブ）、ＣＤ（ｃｏｍｐａｃｔ ｄｉｓｋ）、ＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）なども挙げられる。これ以外にも、電子機器１０００の種類に応じて様々な用途のために用いられるその他の電子部品などが含まれることもできる。

【0069】

電子機器１０００は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、個人用情報端末機（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピュータ（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビジョン（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであることができる。但し、これらに限定されず、これ以外にもデータを処理する任意の他の電子機器であることもできる。

【0070】

電子機器は例えば、スマートフォン１１００であることができる。スマートフォン１１００の内部には、マザーボード１１１０が収容されており、このようなマザーボード１１１０には様々な部品１１２０が物理的及び／又は電気的に連結されている。さらに、カメラモジュール１１３０及び／又はスピーカー１１４０のように、マザーボード１１１０に物理的及び／又は電気的に連結されるか、または連結されないこともできる他の部品が内部に収容されている。部品１１２０の一部は、上述したチップ関連部品であることができ、例えば、部品パッケージ１１２１であることができるが、これに限定されるものではない。部品パッケージ１１２１は、能動部品及び／又は受動部品を含む電子部品が表面に実装配置されたプリント回路基板の形態であることができる。または、部品パッケージ１１２１は、能動部品及び／又は受動部品が内蔵されたプリント回路基板の形態であることもできる。一方、電子機器は必ずしもスマートフォン１１００に限定されるものではなく、上述したように他の電子機器であることもできる。

【0071】

以上、本発明を具体的な構成要素等の特定の事項と限定した実施形態及び図面により説明したが、これは本発明のより全体的な理解を助けるために提供されたものであり、本発明が上記実施形態に限定されるものではない。本発明が属する技術分野で従来の知識を有する者であれば、これらの実施形態から様々な修正及び変形を図ることができる。

【符号の説明】

【0072】

１１２ 絶縁層
１２５ パッド
１２７ 導電性層
１３５ 接続開口部
１３７ 開口部
１３９ 窪み部
１４１ａ ソルダーレジスト層（ｓｏｌｄｅｒ ｒｅｓｉｓｔ ｌａｙｅｒ）
１４１ｂ ソルダーレジスト構造
１４７、１４９ ソルダーレジストパッチ（ｐａｔｃｈ）
１５７、１５９ 凹部
ｉｎｔｅｒｆａｃｅ 界面
Ｓ１０４ ソルダーレジスト層を形成する段階
Ｓ１１０ ソルダーレジスト層を硬化させる段階
Ｓ１２０ 厚さ測定値を得る段階
Ｓ１３０ ソルダーレジスト材料を充填する段階
Ｓ１４０ 充填された地点を硬化させる段階
ＳＲ ＥＭ ソルダーレジストパッチが配置されていない開口部／窪み部
ＳＲ ｒｅｐｒｉｎｔｉｎｇ Ｆｉｌｌ ｉｎ ソルダーレジストパッチが配置された開口部／窪み部

【図1a】

【図1b】

【図2a】

【図2b】

【図2c】

【図3a】

【図3b】

【図3c】

【図4a】

【図4b】

【図5a】

【図5b】

【図6】

【図7a】

【図7b】