特開 2024-131882 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024131882

(43)【公開日】2024-09-30

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/60 20060101AFI20240920BHJP

【ＦＩ】

H01L21/60 301A

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2023042393

(22)【出願日】2023-03-16

(71)【出願人】

【識別番号】302062931

【氏名又は名称】ルネサスエレクトロニクス株式会社

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】星 貴也

(72)【発明者】

【氏名】英賀 文昭

【テーマコード（参考）】

5F044

【Ｆターム（参考）】

5F044AA02

5F044AA20

5F044EE02

5F044FF06

(57)【要約】

【課題】半導体装置の性能低下を向上させる。
【解決手段】半導体装置ＰＫＧ１の複数のワイヤＢＷは、端部電極ＰＤＥ１と、複数の端子２ＢＰのうちの端子ＢＰ１のそれぞれに接合されているワイヤＢＷ１を含んでいる。複数のワイヤＢＷは、非端部電極ＰＤＭ１と、複数の端子２ＢＰのうちの端子ＢＰ２のそれぞれに接合されているワイヤＢＷ２を含んでいる。ワイヤＢＷ１のループ高さＲＨ１は、ワイヤＢＷ２のループ高さＲＨ２よりも高い。
【選択図】図１０

【特許請求の範囲】

【請求項1】

第１面、および前記第１面に配列された複数の端子を備えている配線基板と、
前記第１面と対向する第２面、前記第２面の反対側に位置する第３面、および前記第３面に配列された複数の電極を備え、前記配線基板上に搭載された半導体チップと、
前記複数の電極と前記複数の端子とをそれぞれ互いに、かつ、電気的に接続する複数のワイヤと、
前記半導体チップ、前記複数のワイヤ、および前記配線基板の前記第１面を封止する封止体と、
を含み、
前記複数の電極は、前記半導体チップの前記第３面の第１辺に沿って配列され、かつ、前記複数のワイヤのいずれかが接続されている複数の第１列目電極を含み、
前記複数の第１列目電極は、配列の一方の端部に配置されている第１端部電極と、前記配列の他方の端部に配置されている第２端部電極と、前記第１端部電極と前記第２端部電極との間に配置されている第１非端部電極と、を有し、
前記複数の端子は、第１端子と、第２端子と、を含み、
前記複数のワイヤは、
前記第１端部電極と前記第１端子のそれぞれに接合されている第１ワイヤと、
前記第１非端部電極と前記第２端子のそれぞれに接合されている第２ワイヤと、
を含み、
前記第１ワイヤのループ高さは、前記第２ワイヤのループ高さよりも高い、半導体装置。

【請求項2】

請求項１において、
前記複数の端子は第３端子をさらに含み、
前記複数のワイヤは、前記第２端部電極と前記第３端子のそれぞれに接合されている第３ワイヤ、を更に有し、
前記第３ワイヤのループ高さは、前記第２ワイヤのループ高さよりも高い、半導体装置。

【請求項3】

請求項２において、
平面視において、前記半導体チップは、前記第１辺に交差する第２辺と、前記第１辺と交差し、かつ、前記第２辺の反対側に位置する第３辺を有し、
前記第１辺の長さの２０パーセントの長さを第１長さとすると、
前記第１端部電極と前記第２辺との離間距離は、前記第１長さ未満であり、
前記第１非端部電極と前記第２辺との離間距離、および前記第１非端部電極と前記第３辺との離間距離のそれぞれは、前記第１長さより大きく、
前記第２端部電極と前記第３辺との離間距離は、前記第１長さ未満である、半導体装置。

【請求項4】

請求項２において、
前記複数の電極は、前記複数の第１列目電極よりも前記第１辺から遠い位置に配列され、かつ、前記半導体チップの前記第１辺に沿って配列され、かつ、前記複数のワイヤのいずれかが接続されている複数の第２列目電極を含み、
前記複数のワイヤは、
前記複数の第１列目電極のいずれかと前記複数の端子のいずれかのそれぞれに接合されている複数の第１列目ワイヤと、
前記複数の第２列目電極のいずれかと前記複数の端子のいずれかのそれぞれに接合されている複数の第２列目ワイヤと、
を含み、
前記複数の第２列目ワイヤのそれぞれのループ高さは、前記第２ワイヤのループ高さよりも高い、半導体装置。

【請求項5】

請求項４において、
前記複数の第２列目ワイヤのそれぞれのループ高さは、互いに等しい、半導体装置。

【請求項6】

請求項５において、
前記複数の第２列目ワイヤのそれぞれのループ高さは、前記第１ワイヤのループ高さと等しい、半導体装置。

【請求項7】

請求項４において、
前記複数の端子は、
第１方向に沿って配列された複数の第１列目端子と、
前記複数の第１列目端子よりも前記半導体チップから遠い位置に、前記第１方向に沿って配列された複数の第２列目端子と、
を含み、
前記複数の第１列目ワイヤは前記複数の第１列目端子に接続され、
前記複数の第２列目ワイヤは前記複数の第２列目端子に接続されている、半導体装置。

【請求項8】

請求項４において、
前記複数の第１列目電極は、前記第１端部電極の隣に配置された第１角部電極、を更に有し、
前記複数のワイヤは、前記第１角部電極と前記複数の端子のうちの第４端子のそれぞれに接合されている第４ワイヤを更に有し、
前記第４ワイヤのループ高さは、前記第２ワイヤのループ高さより高い、半導体装置。

【請求項9】

請求項８において、
前記第４ワイヤのループ高さは、前記複数の第２列目ワイヤのそれぞれのループ高さより低く、かつ、前記第２ワイヤのループ高さよりも高い、半導体装置。

【請求項10】

請求項９において、
前記第４ワイヤは、前記複数の第２列目ワイヤのいずれかと交差している、半導体装置。

【請求項11】

請求項１において、
前記複数のワイヤのそれぞれは、
前記複数の電極のいずれかに接合されているボール部と、
前記ボール部に連なり、かつ、前記半導体チップの上方に向かって延びている起立部と、
を有し、
前記半導体チップの前記第３面のうち、前記ボール部と前記第１辺との間に位置する部分と、前記起立部とが成す角度をネック角度とすると、
前記第１ワイヤのネック角度は、前記第２ワイヤのネック角度よりも大きく、かつ、９０度よりも大きい、半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

特許文献１（特開２００６－３１９２３７号公報）配線基板上に配列された端子と、配線基板上に搭載された半導体チップの電極とがワイヤを介して電気的に接続された半導体装置が記載されている。

【0003】

特許文献２（特開２０１８－１０７２９６号公報）には、半導体チップの電極に接続されている複数のワイヤのうち、一部のワイヤのネック部の曲げ角度が大きくなっている半導体装置が記載されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００６－３１９２３７号公報

【特許文献2】特開２０１８－１０７２９６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

半導体装置の性能を向上させる観点から、例えば、半導体チップの電極とワイヤとの接合部分の接続信頼性が高い事が望ましい。本願発明者は、半導体チップに接続されている複数のワイヤのうち、特定の位置に配置されているワイヤにおいて、他のワイヤと比較してワイヤの接続信頼性が低下する場合があることを見出した。

【0006】

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

【0007】

一実施の形態に係る半導体装置は、第１面、および上記第１面に配列された複数の端子を備えている配線基板と、上記第１面と対向する第２面、上記第２面の反対側に位置する第３面、および上記第３面に配列された複数の電極を備え、上記配線基板上に搭載された半導体チップと、上記複数の電極と上記複数の端子とをそれぞれ互いに、かつ、電気的に接続する複数のワイヤと、上記半導体チップ、上記複数のワイヤ、および上記配線基板の上記第１面を封止する封止体と、を含んでいる。上記複数の電極は、上記半導体チップの上記第３面の第１辺に沿って配列され、かつ、上記複数のワイヤのいずれかが接続されている複数の第１列目電極を含んでいる。上記複数の第１列目電極は、配列の一方の端部に配置されている第１端部電極と、上記配列の他方の端部に配置されている第２端部電極と、上記第１端部電極と上記第２端部電極との間に配置されている第１非端部電極と、を有している。上記複数の端子は、第１端子と、第２端子と、を含んでいる。上記複数のワイヤは、上記第１端部電極と上記第１端子のそれぞれに接合されている第１ワイヤと、上記第１非端部電極と上記第２端子のそれぞれに接合されている第２ワイヤと、を含んでいる。上記第１ワイヤのループ高さは、上記第２ワイヤのループ高さよりも高い。

【発明の効果】

【0008】

上記一実施の形態によれば、半導体装置の性能を向上させることができる。

【図面の簡単な説明】

【0009】

【図1】一実施の形態である半導体装置の上面図である。

【図2】図１に示す半導体装置の下面図である。

【図3】図１のＡ－Ａ線に沿った断面図である。

【図4】図１に示す封止体を取り除いた状態を示す上面図である。

【図5】図４のＡ部の拡大平面図である。

【図6】図４のＢ部の拡大平面図である。

【図7】図５のＢ－Ｂ線に沿った拡大断面図である。

【図8】図５のＣ－Ｃ線に沿った拡大断面図である。

【図9】図６のＤ－Ｄ線に沿った拡大断面図である。

【図10】図７、図８、および図９のそれぞれに示すワイヤを重ね合わせた状態を示す拡大断面図である。

【図11】図５に示す角部電極に接続されているワイヤまたは図６に示す角部電極に接続されているワイヤの延在方向に沿った拡大断面図である。

【図12】図４に対する変形例である半導体装置の一部分を示す拡大平面図である。

【図13】図５に示す端部電極に接続されているワイヤ、非端部電極に接続されているワイヤ、および第２列目ワイヤのそれぞれが重ねて示された拡大断面図である。

【図14】図１２に対する変形例である半導体装置の一部分を示す拡大平面図である。

【図15】図１４に示す端部電極に接続されているワイヤ、非端部電極に接続されているワイヤ、角部電極に接続されたワイヤ、および第２列目ワイヤのそれぞれが重ねて示された拡大断面図である。

【図16】ワイヤのネック角度を定義するための説明図である。

【図17】図７および図９に対する変形例を示す拡大断面図である。

【発明を実施するための形態】

【0010】

（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

【0011】

同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。

【0012】

さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

【0013】

以下で説明する実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

【0014】

添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。

【0015】

以下の説明において、半導体チップの電極とは、半導体チップの外部端子として機能する部材のことを意味する。電極のうち、面積の小さい板状の部材であるパッドのことを「電極パッド」と呼ぶ。また、電極のうち、下地から局所的に突出するように成形されている部材のことを「バンプ電極」または「突起電極」と呼ぶ。また、「電極パッド」および「バンプ電極（または突起電極）」のいずれかのことを単に「電極」と呼ぶ場合がある。また、電極パッド上にバンプ電極（または突起電極）が形成されている構造体の事を「電極」と呼ぶ場合がある。

【0016】

以下の説明では、Ｘ方向、Ｙ方向、およびＺ方向という方向を用いる場合がある。例えば後述する図１には、Ｘ方向およびＹ方向が示されている。Ｘ方向およびＹ方向は、互いに交差している。以下で説明する例においては、Ｘ方向はＹ方向に直交する。以下では、Ｘ方向およびＹ方向を含むＸ－Ｙ平面を半導体装置の主面および実装基板の主面に対して平行な面として説明する。

【0017】

Ｘ－Ｙ平面に対して交差する面（例えば、Ｘ方向およびＺ方向を含むＸ－Ｚ平面に平行な面、およびＹ方向およびＺ方向を含むＹ－Ｚ平面に平行な面）を側面と呼ぶ。以下の説明において、特に異なる意味で解釈すべきことを明示した場合を除き、「平面視」とは、Ｘ－Ｙ平面に平行な面を視た場合を意味する。また、Ｘ－Ｙ平面に対する法線方向のことを「Ｚ方向」または厚さ方向として説明する。「厚さ」および「高さ」とは、特に別の意味で解釈すべきことを明示した場合を除き、「Ｚ方向」の長さを意味する。Ｘ方向、Ｙ方向およびＺ方向は、互いに交差する方向であり、より特定的には互いに直交する方向である。

【0018】

＜半導体装置＞
まず、本実施の形態の半導体装置ＰＫＧ１の構成の概要について、図１から図４を用いて説明する。図１は本実施の形態の半導体装置の上面図である。図２は、図１に示す半導体装置の下面図である。また、図３は、図１のＡ－Ａ線に沿った断面図である。また、図４は、図１に示す封止体を取り除いた状態を示す上面図である。

【0019】

図３に示す本実施の形態の半導体装置ＰＫＧ１は、配線基板ＳＵＢ１と、配線基板ＳＵＢ１上に搭載された半導体チップＣＰと、配線基板ＳＵＢ１および半導体チップＣＰのそれぞれに電気的に接続されたワイヤＢＷと、半導体チップＣＰおよびワイヤＢＷを封止する封止体ＭＲと、を有している。

【0020】

配線基板ＳＵＢ１は、半導体チップＣＰが搭載された上面（面、主面、チップ搭載面）２ｔ、および上面２ｔとは反対側の下面（面、主面、実装面、第２主面）２ｂを有する。また、図２および図４に示すように、配線基板ＳＵＢ１は、上面２ｔおよび下面２ｂのそれぞれの外縁に複数の辺２ｓを有している。本実施の形態の場合、配線基板ＳＵＢ１の上面２ｔ（図３参照）および下面２ｂ（図２参照）はそれぞれ四角形である。上面２ｔおよび下面２ｂのそれぞれは、外縁に４つの辺２ｓを有している。

【0021】

配線基板ＳＵＢ１は、チップ搭載面である上面２ｔ側の端子（ボンディングパッド、内部インタフェース端子）２ＢＰが形成されている配線層ＷＬ１と、実装面である下面２ｂ側の端子（ランド、外部インタフェース端子）２ＬＤが形成されている配線層ＷＬ２と、を有している。

【0022】

配線層ＷＬ１および配線層ＷＬ２のそれぞれは、端子２ＢＰまたは端子２ＬＤの他、電気信号や電力を供給する経路である配線などの導体パターンを有する。また配線層ＷＬ１と配線層ＷＬ２との間には、絶縁層２ＩＬが配置されている。配線層ＷＬ１および配線層ＷＬ２は、絶縁層２ＩＬを貫通する層間導電路であるスルーホール配線２ＴＨＷを介して互いに電気的に接続されている。

【0023】

図３に示す例では、配線基板ＳＵＢ１が備える配線層構造は、配線層ＷＬ１および配線層ＷＬ２の２層構造である。ただし、本実施の形態に対する変形例として、３層以上の配線層を有する配線基板を適用する場合がある。

【0024】

配線層ＷＬ１は、絶縁層２ＩＬ上に配置されている。配線層ＷＬ１には、複数のワイヤＢＷがそれぞれ接続された複数の端子２ＢＰが形成されている。配線層ＷＬ２には、外部端子である複数の端子２ＬＤが形成されている。絶縁層２ＩＬは、配線層ＷＬ１と配線層ＷＬ２との間に配置されている。

【0025】

複数の端子２ＢＰおよび複数の端子２ＬＤは、配線パターン２ＷＰ、基準電位が供給されるグランドパターン２ＧＰ、あるいは電源電位が供給される電源パターン２ＶＰなどの導体パターンと、スルーホール配線２ＴＨＷと、を介して互いに電気的に接続されている。

【0026】

配線層ＷＬ１は、絶縁膜（ソルダレジスト膜）ＳＲ１に覆われる。絶縁膜ＳＲ１には開口部が形成され、複数の端子２ＢＰのそれぞれは、開口部において、絶縁膜ＳＲ１から露出している。配線層ＷＬ２は、絶縁膜（ソルダレジスト膜）ＳＲ２に覆われる。絶縁膜ＳＲ２には開口部が形成され、複数の端子２ＬＤのそれぞれは、開口部において、絶縁膜ＳＲ２から露出している。

【0027】

また、図３に示す例では、複数の端子２ＬＤのそれぞれには、半田ボール（半田材、外部端子、電極、外部電極）ＳＢが接続されている。半田ボールＳＢは、半導体装置ＰＫＧ１を図示しないに示す実装基板に実装する際に、実装基板側の複数の端子（図示は省略）と複数の端子２ＬＤを電気的に接続する、導電性部材である。半田ボールＳＢは、例えば、鉛（Ｐｂ）入りのＳｎ－Ｐｂ半田材、あるいは、Ｐｂを実質的に含まない、所謂、鉛フリー半田からなる半田材である。鉛フリー半田の例としては、例えば錫（Ｓｎ）のみ、錫－ビスマス（Ｓｎ－Ｂｉ）、または錫－銅－銀（Ｓｎ－Ｃｕ－Ａｇ）、錫－銅（Ｓｎ－Ｃｕ）などが挙げられる。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔパーセント以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances）指令の基準として定められている。

【0028】

図２に示すように複数の半田ボールＳＢは、行列状（アレイ状、マトリクス状）に配置されている。また、図２では図示を省略するが、複数の半田ボールＳＢが接合された複数の端子２ＬＤ（図３参照）も行列状（マトリクス状）に配置されている。このように、配線基板ＳＵＢ１の実装面側に、複数の外部端子（半田ボールＳＢ、端子２ＬＤ）を行列状に配置する半導体装置を、エリアアレイ型の半導体装置と呼ぶ。エリアアレイ型の半導体装置は、配線基板ＳＵＢ１の実装面（下面２ｂ）側を、外部端子の配置スペースとして有効活用することができるので、外部端子数が増大しても半導体装置の実装面積の増大を抑制することが出来る点で好ましい。高機能化、高集積化に伴って、外部端子数が増大する半導体装置を省スペースで実装することができる。

【0029】

図３に示すように、半導体チップＣＰのそれぞれは、上面（主面、表面）３ｔと、上面３ｔとは反対側の下面（主面、裏面）３ｂと、を備えている。半導体チップＣＰは、図１に示すように平面視において配線基板ＳＵＢ１よりも平面積が小さい四角形を成す。図４に示す例では、半導体チップＣＰは、配線基板ＳＵＢ１の上面２ｔの中央領域（上面２ｔの中心を含む領域）に搭載されている。

【0030】

図４に示すように、平面視において、半導体チップＣＰは、Ｙ方向に延びている辺３ｓ１、辺３ｓ１の反対側の辺３ｓ２、Ｙ方向に交差するＸ方向に延びている辺３ｓ３、および辺３ｓ３の反対側の辺３ｓ４を有している。図４に示す例では、各辺３ｓの長さは、例えば、５ｍｍである。半導体チップＣＰの上面３ｔの周縁部には、複数の電極３ＰＤが配列されている。図４に示す例では、複数の電極３ＰＤが上面３ｔの各辺３ｓに沿って１列で配列されている。ただし、変形例として後述するように、電極３ＰＤが複数列で配列されている場合もある。

【0031】

図３に示すように、半導体チップＣＰは、下面３ｂが配線基板ＳＵＢ１の上面２ｔと対向した状態で、配線基板ＳＵＢ１上に搭載されている。詳しくは、配線基板ＳＵＢ１の上面２ｔを持っている絶縁膜ＳＲ１と、半導体チップＣＰの下面３ｂとの間には、ダイボンド材ＤＢＭが配置されている。半導体チップＣＰは、ダイボンド材ＤＢＭを介して配線基板ＳＵＢ１の絶縁膜ＳＲ１上に接着固定されている。このような搭載方式は、フェイスアップ実装方式と呼ばれる。フェイスアップ実装方式の場合、半導体チップの電極３ＰＤと配線基板ＳＵＢ１の端子２ＢＰとを電気的に接続するための導電性部材として、ワイヤＢＷが利用される。

【0032】

また、図示は省略するが、半導体チップＣＰの主面（詳しくは、半導体チップＣＰの基材である半導体基板の素子形成面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成されている。複数の電極３ＰＤは、半導体チップＣＰの内部（詳しくは、上面３ｔと図示しない半導体素子形成領域の間）に配置された配線層に形成された配線（図示は省略）を介して、この複数の半導体素子と、それぞれ電気的に接続されている。

【0033】

半導体チップＣＰ（詳しくは、半導体チップＣＰの基材）は、例えばシリコン（Ｓｉ）から成る。また、上面３ｔには、半導体チップＣＰの基材および配線を覆う無機絶縁膜が形成されており、複数の電極３ＰＤのそれぞれの一部は、この無機絶縁膜に形成された開口部において、絶縁膜から露出している。また、複数の電極３ＰＤは、それぞれ金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。

【0034】

図３に示すように、電極３ＰＤにはワイヤＢＷの一方の端部が接合されている。ワイヤＢＷの他方の端部は、端子２ＢＰに接合されている。ワイヤＢＷは、金や銅などの金属材料から成る金属線である。本実施の形態では、ワイヤＢＷは、例えば銅から成る。なお、図３に示す例では、電極３ＰＤ側に接続された端部が第１ボンド側、端子２ＢＰに接続された端部が第２ボンド側になっている。このような接続方式は、正ボンディング方式と呼ばれる。ただし、図示は省略するが、図３に対する変形例として、電極３ＰＤ側に接続された端部が第２ボンド側、端子２ＢＰに接続された端部が第１ボンド側になっている。この変形例のような接続方式は逆ボンディング方式と呼ばれる。

【0035】

また、配線基板ＳＵＢ１の上面２ｔ上には、封止体ＭＲが形成されている。封止体ＭＲは、例えばベースとなる熱硬化性樹脂に、無機フィラや黒色顔料などが混合された樹脂材料を熱硬化させた樹脂体である。半導体チップＣＰ、複数のワイヤＢＷ、複数の端子２ＢＰ、および配線基板ＳＵＢ１の上面２ｔのそれぞれは、封止体ＭＲにより封止されている。複数のワイヤＢＷを封止することにより、半導体装置ＰＫＧ１において、隣り合うワイヤＢＷ同士の変形や短絡を防止することができる。

【0036】

＜ワイヤ周辺の詳細＞
次に、図４に示すワイヤＢＷ周辺の詳細な構造について説明する。図５は、図４のＡ部の拡大平面図である。図６は、図４のＢ部の拡大平面図である。図７は、図５のＢ－Ｂ線に沿った拡大断面図である。図８は、図５のＣ－Ｃ線に沿った拡大断面図である。図９は、図６のＤ－Ｄ線に沿った拡大断面図である。図１０は、図７、図８、および図９のそれぞれに示すワイヤを重ね合わせた状態を示す拡大断面図である。なお、図７に示すワイヤＢＷ１と、図９に示すワイヤＢＷ３は同じ形状なので、図１０では、２本のワイヤが図示され、２本のうちの１本に２つの符号「ＢＷ１，ＢＷ３」を付している。また、図７から図１０のそれぞれにおいて、図３に示す封止体ＭＲは図示を省略している。

【0037】

以下の説明において、ワイヤの「ループ高さ」という用語を用いる場合がある。本明細書では、半導体チップＣＰの上面３ｔを基準面として、ワイヤＢＷの高さの最大値のことを「ループ高さ」として説明する。なお、以下では、複数のワイヤの「ループ高さ」を比較して、相対関係について説明する。

【0038】

本実施の形態の半導体装置ＰＫＧ１のように、複数のワイヤＢＷを有する半導体装置の場合、複数のワイヤＢＷのそれぞれの接合部において、高い電気的接続信頼性を確保することが好ましい。

【0039】

ところが、本願発明者は、半導体チップＣＰに接続されている複数のワイヤＢＷのうち、特定の位置に配置されているワイヤＢＷにおいて、他のワイヤＢＷと比較してワイヤＢＷと電極３ＰＤとの接続信頼性が低下する場合があることを見出した。詳しくは、半導体パッケージに温度サイクル負荷が印加されることにより、半導体パッケージ内に応力が発生する。複数のワイヤＢＷと複数の電極３ＰＤとの接合部分のうち、特に応力が集中して印加される箇所において、接合部の損傷が生じる可能性があることが判った。

【0040】

図４に示すように、平面視において四角形を成す半導体チップＣＰを有する半導体装置ＰＫＧ１の場合、半導体チップＣＰの４つの辺３ｓのそれぞれが交差する４つの角の近傍において、応力集中が生じやすい。また、応力集中に伴う接合部の破損は、アルミニウム製の電極３ＰＤに、銅製のワイヤＢＷを接合する場合に、電極３ＰＤとワイヤＢＷのボール部の接合界面において生じやすいことが判った。

【0041】

本願発明者は、応力に起因するワイヤＢＷと電極３ＰＤとの接合部の損傷を植生する方法について検討を行い、ワイヤＢＷのループ高さＲＨ（後述する図７参照）を高くすることにより、接合部の損傷を抑制できることを見出した。ループ高さＲＨは、複数のワイヤＢＷのそれぞれのループ高さの総称であり、後述するループ高さＲＨ１（図７参照）、ループ高さＲＨ２（図８参照）、ループ高さＲＨ３（図９参照）、ループ高さＲＨ４（図１１参照）、ループ高さＲＨ５（図１１参照）、ループ高さＲＨＬ２（図１３参照）、ループ高さＲＨ６（図１５参照）、およびループ高さＲＨ７（図１５参照）を含む。

【0042】

一方、ワイヤＢＷのループ高さＲＨを高くする場合、ワイヤＢＷの長さが長くなる。ワイヤＢＷを経由する電流経路のインピーダンスは、ワイヤＢＷの長さに比例して大きくなる。したがって、電流経路にインピーダンスを低減させる観点からは、ワイヤＢＷの長さは短い方が好ましい。

【0043】

そこで、本実施の形態では、応力集中が生じやすい箇所に配置されている電極３ＰＤに接続されているワイヤＢＷのループ高さを選択的に高くして、応力集中が生じにくい箇所に配置されている電極３ＰＤに接続されているワイヤＢＷのループ高さは、低くしている。

【0044】

すなわち、図５および図６に示すように、複数の電極３ＰＤは、半導体チップＣＰの辺３ｓ１に沿って配列されている複数の第１列目電極ＰＤＬ１を含んでいる。複数の第１列目電極ＰＤＬ１は、配列の一方の端部に配置されている端部電極ＰＤＥ１（図５参照）と、配列の他方の端部に配置されている端部電極ＰＤＥ２（図６参照）と、端部電極ＰＤＥ１と端部電極ＰＤＥ２との間に配置されている非端部電極ＰＤＭ１と、を有している。複数のワイヤＢＷは、端部電極ＰＤＥ１と複数の端子２ＢＰのうちの端子ＢＰ１のそれぞれに接合されているワイヤＢＷ１を含んでいる。複数のワイヤＢＷは、非端部電極ＰＤＭ１と複数の端子２ＢＰのうちの端子ＢＰ２のそれぞれに接合されているワイヤＢＷ２を含んでいる。

【0045】

図１０に示すように、ワイヤＢＷ１のループ高さＲＨ１は、ワイヤＢＷ２のループ高さＲＨ２よりも高い。ワイヤＢＷ１のループ高さＲＨ１は、例えば２００μｍである。一方、ワイヤＢＷ２のループ高さＲＨ２は、例えば１００μｍである。

【0046】

本願発明者の検討によれば、半導体チップＣＰの角において上記した応力集中が生じやすいことが判っている。また、半導体チップＣＰの角からの距離が遠い位置では、応力集中は生じにくい。本願発明者の検討によれば、半導体チップＣＰの一辺の長さに対して２０パーセントの長さを第１長さとすると、半導体チップＣＰの角からの距離が第１長さよりも小さい領域に配置されている電極３ＰＤにおいては、応力集中による影響を考慮した構造とすることが好ましい。

【0047】

例えば、本実施の形態の場合、半導体チップＣＰが備えている４つの辺３ｓのそれぞれの長さは、５ｍｍである。半導体チップＣＰの場合、半導体チップＣＰの角から１ｍｍ四方の範囲に配置されている電極３ＰＤにおいて、上記した応力集中が生じやすいことが判っている。図４から図６のそれぞれでは、半導体チップＣＰの上面３ｔのうち、４つの角のいずれかを含む１ｍｍ四方の範囲を角部領域３ＣＲとして示している。

【0048】

また、半導体チップＣＰの角に近い位置に配置されている電極３ＰＤ程、応力集中が生じやすい。図５に示す例の場合、端部電極ＰＤＥ１において最も応力集中が生じやすい。端部電極ＰＤＥ１から辺３ｓ１に交差する辺３ｓ３までの離間距離ＧＰ１は、１ｍｍ未満（言い換えれば、上記した第１長さ未満）である。一方、端部電極ＰＤＥ１から辺３ｓ１に交差する辺３ｓ３までの離間距離ＧＰ２は、１ｍｍ（言い換えれば、上記した第１長さ）よりも大きい。

【0049】

半導体装置ＰＫＧ１に温度サイクル負荷が印加された場合、端部電極ＰＤＥ１に応力集中が生じる。本実施の形態の場合、図７に示す端部電極ＰＤＥ１に接続されているワイヤＢＷ１のループ高さＲＨ１が図８に示す非端部電極ＰＤＭ１に接続されているワイヤＢＷ２のループ高さＲＨ２よりも高いので、応力集中が生じたとしても、ワイヤＢＷ１と端部電極ＰＤＥ１との接合部分の損傷を抑制できる。

【0050】

図８に示す非端部電極ＰＤＭ１に接続されているワイヤＢＷ２のループ高さＲＨ２は、図７に示す端部電極ＰＤＥ１に接続されているワイヤＢＷ１のループ高さＲＨ１よりも低い。言い換えれば、応力集中が生じにくい箇所に接続されているワイヤＢＷ２のループ高さＲＨ２が低い。このため、ワイヤＢＷ２を含む電流経路のインピーダンスを低減させることができる。

【0051】

上記の通り、端部電極ＰＤＥ１は、非端部電極ＰＤＭ１と比較して応力集中が生じやすい。同様に、複数の第１列目電極ＰＤＬ１のうち、端部電極ＰＤＥ１の反対側の端部に配置されている端部電極ＰＤＥ２（図６参照）においても、応力集中が生じやすい。このため、図６に示す端部電極ＰＤＥ２に接続されているワイヤＢＷ３においても、図５に示すワイヤＢＷ１と同様の対策を施すことが好ましい。

【0052】

すなわち、図６に示すように、複数のワイヤＢＷは、端部電極ＰＤＥ２と複数の端子２ＢＰのうちの端子ＢＰ３のそれぞれに接合されているワイヤＢＷ３、を更に有している。図９に示すワイヤＢＷ３のループ高さＲＨ３は、図８に示すワイヤＢＷ２のループ高さＲＨ２よりも高い。ワイヤＢＷ３のループ高さＲＨ３は、図７に示すワイヤＢＷ１のループ高さＲＨ１と等しく、例えば２００μｍである。また、端部電極ＰＤＥ２から辺３ｓ４に交差する辺３ｓ４までの離間距離ＧＰ３、および端部電極ＰＤＥ２から図５に示す辺３ｓ３までの離間距離のそれぞれは、１ｍｍ（言い換えれば、上記した第１長さ）よりも大きい。

【0053】

なお、図４に示す例では、全ての電極３ＰＤにワイヤＢＷが接合されている。ただし、変形例として、複数の電極３ＰＤのうちの一部には、ワイヤＢＷが接続されていない場合がある。上記したように、応力集中により生じる課題は、電極３ＰＤとのワイヤＢＷとの接合界面において生じる。このため、ワイヤＢＷが接続されていない電極３ＰＤは、上記した複数の第１列目電極ＰＤＬ１には含まれない。言い換えれば、複数の第１列目電極ＰＤＬ１には、複数のワイヤＢＷのいずれかが接続されている。

【0054】

上記したように、応力集中の影響による接続信頼性の低下は、複数のワイヤＢＷのうち、半導体チップＣＰの角に最も近い端部電極ＰＤＥ１に接続されているワイヤＢＷ１と端部電極ＰＤＥ１との接合界面において発生し易い。ただし、半導体チップＣＰの角に配置されている複数のワイヤＢＷのそれぞれにおいてワイヤＢＷ１と同様の対策を施すことが好ましい。

【0055】

本実施の形態の場合、図４から図６に示す角部領域３ＣＲに配置されている電極３ＰＤに接続されている複数のワイヤＢＷのそれぞれのループ高さは、ワイヤＢＷ１のループ高さと同様に、図５、図８、および図１０に示すワイヤＢＷ２のループ高さＲＨ２よりも高い。

【0056】

図１１は、図５に示す角部電極に接続されているワイヤまたは図６に示す角部電極に接続されているワイヤの延在方向に沿った拡大断面図である。例えば、図５に示すように、複数の第１列目電極ＰＤＬ１は、端部電極ＰＤＥ１の隣に配置されている角部電極ＰＤＣ１、を更に有している。複数のワイヤＢＷは、角部電極ＰＤＣ１と複数の端子２ＢＰのうちの端子ＢＰ４のそれぞれに接合されているワイヤＢＷ４を更に有している。図１１に示すワイヤＢＷ４のループ高さＲＨ４は、図８に示すワイヤＢＷ２のループ高さＲＨ２より高い。本実施の形態の例では、ワイヤＢＷ４のループ高さＲＨ４は、図７に示すワイヤＢＷ１のループ高さＲＨ１と等しい。

【0057】

また例えば、図６に示すように、複数の第１列目電極ＰＤＬ１は、端部電極ＰＤＥ２の隣に配置されている角部電極ＰＤＣ２、を更に有している。複数のワイヤＢＷは、角部電極ＰＤＣ２と複数の端子２ＢＰのうちの端子ＢＰ５のそれぞれに接合されているワイヤＢＷ５を更に有している。図１１に示すワイヤＢＷ５のループ高さＲＨ５は、図８に示すワイヤＢＷ２のループ高さＲＨ２より高い。本実施の形態の例では、ワイヤＢＷ５のループ高さＲＨ５は、図７に示すワイヤＢＷ１のループ高さＲＨ１と等しい。

【0058】

なお、「ループ高さが等しい」とは、設計上ループ高さが同じ値であることを意味する。このため、機械的な精度等に起因して、ループ高さが僅かに異なっている場合も、設計上のループ高さが同じであれば、上記した「ループ高さが等しい」に含まれる。例えば、図１０に示す例では、ループ高さＲＨ２の設計値は、１００μｍであるのに対し、ループ高さＲＨ１およびループ高さＲＨ３の設計値は、２００μｍである。この場合、機械的な精度等に起因して、ループ高さＲＨ１とループ高さＲＨ３との間に数μｍ程度の誤差が生じる場合があるが、この場合も、「ループ高さＲＨ１とループ高さＲＨ３とは互いに等しい」と言える。ループ高さＲＨ１とループ高さＲＨ３との差は、ループ高さＲＨ１とループ高さＲＨ２との差、と比較して無視できる程小さい。

【0059】

以下の説明において、「ループ高さ」が「等しい」という表現を用いる場合がある。この場合、上記と同様に、「設計値が等しい」という意味で用いられるので、特に異なる意味に解釈するように明示した場合を除き、ループ高さが僅かに異なっている場合も含まれる。

【0060】

また、図５および図６に示す複数の第１列目電極ＰＤＬ１のうち、角部領域３ＣＲ内に配置されている電極３ＰＤは、端部電極ＰＤＥ１（図５参照）、端部電極ＰＤＥ２（図６参照）、角部電極ＰＤＣ１（図５参照）、および角部電極ＰＤＣ２（図６参照）の４個のみである。このため、本実施の形態の場合、角部電極ＰＤＣ１と角部電極ＰＤＣ２との間に配列されている複数の電極３ＰＤに接続されている複数のワイヤＢＷのそれぞれのループ高さは、図８に示すワイヤＢＷ２のループ高さＲＨ２と等しく、例えば１００μｍである。

【0061】

図５および図６では、図８に示すワイヤＢＷ２のループ高さＲＨ２と等しいループ高さを有しているワイヤＢＷについて、ワイヤＢＷ２Ａの符号を付して示している。

【0062】

＜電極が複数列で配列されている場合の変形例＞
次に、半導体チップＣＰの一辺に沿って電極が複数列で配列されている場合の変形例について説明する。図１２は、図４に対する変形例である半導体装置の一部分を示す拡大平面図である。図１２では、第１列目ワイヤＢＷＬ１と第２列目ワイヤＢＷＬ２との識別を容易にするため、複数の第２列目ワイヤＢＷＬ２のそれぞれを点線で図示している。図１３は、図１２に示す端部電極に接続されているワイヤ、非端部電極に接続されているワイヤ、および第２列目ワイヤのそれぞれが重ねて示された拡大断面図である。

【0063】

図１２および図１３に示す半導体装置ＰＫＧ２は、電極３ＰＤおよび端子２ＢＰのそれぞれが、複数列（図１２ではそれぞれ２列）で配列されている点で、図４から図１１に示す半導体装置ＰＫＧ１と相違する。

【0064】

半導体装置ＰＫＧ２が有する複数の電極３ＰＤは、複数の第１列目電極ＰＤＬ１よりも辺３ｓ１から遠い位置に配列され、かつ、半導体チップＣＰの辺３ｓ１に沿って配列されている複数の第２列目電極ＰＤＬ２を含んでいる。半導体装置ＰＫＧ２が有する複数のワイヤＢＷは、複数の第１列目電極ＰＤＬ１のいずれかと複数の端子２ＢＰのいずれかのそれぞれに接合されている複数の第１列目ワイヤＢＷＬ１を含んでいる。また、複数のワイヤＢＷは、複数の第２列目電極ＰＤＬ２のいずれかと複数の端子２ＢＰのいずれかのそれぞれに接合されている複数の第２列目ワイヤＢＷＬ２を含んでいる。図１３に示すように、複数の第２列目ワイヤＢＷＬ２のそれぞれのループ高さＲＨＬ２は、ワイヤＢＷ２のループ高さＲＨ２よりも高い。第２列目ワイヤＢＷＬ２のループ高さＲＨＬ２は、例えば２００μｍである。

【0065】

複数の第２列目ワイヤＢＷＬ２のそれぞれのループ高さＲＨＬ２は、複数の第１列目ワイヤＢＷＬ１との接触を回避するため、複数の第２列目ワイヤＢＷＬ２のそれぞれのループ高さＲＨＬ２は、ワイヤＢＷ２のループ高さＲＨ２よりも高い。

【0066】

複数の第２列目電極ＰＤＬ２のうちの一部（図１２に示す例では、配列の両端に位置する２個の第２列目電極ＰＤＬ２）は、上記した応力集中による接合部分の損傷を考慮すべき領域、すなわち、角部領域３ＣＲに配置されている。

【0067】

詳しくは、半導体装置ＰＫＧ２の複数の第２列目電極ＰＤＬ２は、配列の一方の端部に配置されている端部電極ＰＤＥ３と、配列の他方の端部に配置されている端部電極ＰＤＥ４と、を有している。複数のワイヤＢＷは、端部電極ＰＤＥ３と複数の端子２ＢＰのいずれか（図１２に示す端子ＢＰ６）のそれぞれに接合されているワイヤＢＷ６を含んでいる。複数のワイヤＢＷは、端部電極ＰＤＥ４と複数の端子２ＢＰのいずれか（図１２に示す端子ＢＰ７）のそれぞれに接合されているワイヤＢＷ７を含んでいる。端部電極ＰＤＥ３から辺３ｓ１に交差する辺３ｓ３までの離間距離は、１ｍｍ未満（言い換えれば、辺３ｓ１の長さの２０パーセント未満）である。同様に、端部電極ＰＤＥ４から辺３ｓ１に交差する辺３ｓ４までの離間距離は、１ｍｍ未満（言い換えれば、辺３ｓ１の長さの２０パーセント未満）である。

【0068】

しかし、上記したように、複数の第２列目ワイヤＢＷＬ２のそれぞれのループ高さＲＨＬ２は、第２列目ワイヤＢＷＬ２のループ高さＲＨＬ２よりも高く設定されている。このため、応力集中による接合部の損傷を抑制する観点からは、複数の第２列目ワイヤＢＷＬ２のうち、配列の端部に配置されているワイヤＢＷ６およびワイヤＢＷ７のループ高さを非端部に配置されているワイヤＢＷのループ高さと比較して、高くする必要はない。例えば、図１２に示す例では、複数の第２列目ワイヤＢＷＬ２のそれぞれのループ高さＲＨＬ２は、互いに等しく、例えば２００μｍである。

【0069】

一方、本変形例の場合でも、複数の第１列目電極ＰＤＬ１に接合されている複数の第１列目ワイヤＢＷＬ１のそれぞれのループ高さは、図４から図１１を用いて説明した半導体装置ＰＫＧ１と同様である。

【0070】

すなわち、図１３に示すように、ワイヤＢＷ１のループ高さＲＨ１は、ワイヤＢＷ２のループ高さＲＨ２よりも高い。ワイヤＢＷ１のループ高さＲＨ１は、例えば２００μｍである。一方、ワイヤＢＷ２のループ高さＲＨ２は、例えば１００μｍである。この例では、複数の第２列目ワイヤＢＷＬ２のそれぞれのループ高さＲＨＬ２は、ワイヤＢＷ１のループ高さと等しい。

【0071】

また、図１３に示すワイヤＢＷ３のループ高さＲＨ３は、ワイヤＢＷ２のループ高さＲＨ２よりも高い。ワイヤＢＷ３のループ高さＲＨ３は、複数の第２列目ワイヤＢＷＬ２のそれぞれのループ高さＲＨＬ２と等しく、例えば２００μｍである。

【0072】

また、複数の第１列目電極ＰＤＬ１は、端部電極ＰＤＥ１の隣に配置されている角部電極ＰＤＣ１、を有している。複数のワイヤＢＷは、角部電極ＰＤＣ１と複数の端子２ＢＰのうちの端子ＢＰ４のそれぞれに接合されているワイヤＢＷ４を更に有している。複数の第１列目電極ＰＤＬ１は、端部電極ＰＤＥ２の隣に配置されている角部電極ＰＤＣ２、を更に有している。複数のワイヤＢＷは、角部電極ＰＤＣ２と複数の端子２ＢＰのうちの端子ＢＰ５のそれぞれに接合されているワイヤＢＷ５を更に有している。

【0073】

本変形例の場合、ワイヤＢＷ４のループ高さＲＨ４（図１１参照）およびワイヤＢＷ５のループ高さＲＨ５（図１１参照）は、複数の第２列目ワイヤＢＷＬ２との干渉を考慮して設計される。例えば、図１２に示す例では、ワイヤＢＷ４およびワイヤＢＷ５のそれぞれは、第２列目ワイヤＢＷＬ２と交差せず、互いに干渉しない。このため、ワイヤＢＷ４のループ高さＲＨ４およびワイヤＢＷ５のループ高さＲＨ５のそれぞれは、図１３に示すワイヤＢＷ１のループ高さＲＨ１と等しい。

【0074】

一方、ワイヤＢＷ４およびワイヤＢＷ５が第２列目ワイヤＢＷＬ２と干渉する懸念がある場合には、変形例として後述するように、ワイヤＢＷ４のループ高さＲＨ４（図１１参照）およびワイヤＢＷ５のループ高さＲＨ５（図１１参照）が、干渉する可能性がある第２列目ワイヤＢＷＬ２のループ高さＲＨＬ２よりも低くなるように設計される場合がある。

【0075】

図１２に示す例の場合、複数の端子２ＢＰは、第１方向に沿って配列されている複数の第１列目端子ＢＰＬ１と、複数の第１列目端子ＢＰＬ１よりも半導体チップＣＰから遠い位置に、第１方向に沿って配列されている複数の第２列目端子ＢＰＬ２と、を含んでいる。複数の第１列目ワイヤＢＷＬ１は複数の第１列目端子ＢＰＬ１に接続されている。複数の第２列目ワイヤＢＷＬ２は複数の第２列目端子ＢＰＬ２に接続されている。このように、複数の第１列目電極ＰＤＬ１と複数の第１列目端子ＢＰＬ１とが接続され、かつ、複数の第２列目電極ＰＤＬ２と複数の第２列目端子ＢＰＬ２とが接続されていることで、複数の第１列目ワイヤＢＷＬ１と、複数の第２列目ワイヤＢＷＬ２と、の干渉を回避し易い。

【0076】

ただし、図示は省略するが、複数の電極３ＰＤと複数の端子２ＢＰとの接続関係は、図１２に示す態様の他、種々の変形例がある。例えば、複数の第１列目電極ＰＤＬ１のうちの一部が、複数の第２列目端子ＢＰＬ２のいずれかに接続されている場合、あるいは、複数の第１列目電極ＰＤＬ１のうちの一部が、複数の第２列目端子ＢＰＬ２のいずれかに接続されている場合がある。また例えば、複数の電極３ＰＤおよび複数の端子２ＢＰのうちの一方または両方が、３列以上で配列されている場合がある。

【0077】

図１２および図１３に示す半導体装置ＰＫＧ２は、上記した相違点を除き、図１から図１１を用いて説明した半導体装置ＰＫＧ１と同様である。このため、重複する説明については省略する。

【0078】

＜第１列目ワイヤのループ高さの変形例＞
次に、図１２および図１３を用いて説明した半導体装置ＰＫＧ２に対する変形例として、図１２に示すワイヤＢＷ６およびワイヤＢＷ７のループ高さの変形例について説明する。図１４は、図１２に対する変形例である半導体装置の一部分を示す拡大平面図である。図１４では、図１２と同様に複数の第２列目ワイヤＢＷＬ２のそれぞれを点線で図示している。図１５は、図１４に示す端部電極に接続されているワイヤ、非端部電極に接続されているワイヤ、角部電極に接続されたワイヤ、および第２列目ワイヤのそれぞれが重ねて示された拡大断面図である。

【0079】

図１４および図１５に示す半導体装置ＰＫＧ３は、角部電極ＰＤＣ１に接続されているワイヤＢＷ６のループ高さＲＨ６（図１５参照）、および角部電極ＰＤＣ２に接続されているワイヤＢＷ７のループ高さＲＨ７（図１５参照）のそれぞれが、ループ高さＢＷ１よりも低くなっている点で図１２および図１３に示す半導体装置ＰＫＧ２と相違する。

【0080】

図１５に示すように、半導体装置ＰＫＧ３が有しているワイヤＢＷ６のループ高さＲＨ６は、例えば１５０μｍである。すなわち、ワイヤＢＷ６のループ高さＲＨ６は、複数の第２列目ワイヤＢＷＬ２のそれぞれのループ高さＲＨＬ２より低く、かつ、ワイヤＢＷ２のループ高さＲＨ２よりも高い。同様に、半導体装置ＰＫＧ３が有しているワイヤＢＷ７のループ高さＲＨ７は、例えば１５０μｍである。すなわち、ワイヤＢＷ７のループ高さＲＨ７は、複数の第２列目ワイヤＢＷＬ２のそれぞれのループ高さＲＨＬ２より低く、かつ、ワイヤＢＷ２のループ高さＲＨ２よりも高い。

【0081】

本変形例の場合、ワイヤＢＷ６のループ高さＲＨ６が複数の第２列目ワイヤＢＷＬ２のそれぞれのループ高さＲＨＬ２より低く、かつ、ワイヤＢＷ２のループ高さよりも高くなっていることにより以下の効果が得られる。すなわち、応力集中に伴う角部電極ＰＤＣ１とワイヤＢＷ６との接合部の損傷を抑制し、かつ、ワイヤＢＷ６と第２列目ワイヤＢＷＬ２との接触を回避することができる。

【0082】

同様に、本変形例の場合、応力集中に伴う角部電極ＰＤＣ２とワイヤＢＷ７との接合部の損傷を抑制し、かつ、ワイヤＢＷ７と第２列目ワイヤＢＷＬ２との接触を回避することができる。

【0083】

第１列目ワイヤＢＷＬ１と第２列目ワイヤＢＷＬ２との接触するリスクは、例えば、第１列目ワイヤＢＷＬ１と第２列目ワイヤＢＷＬ２とが平面視において交差している時、あるいは、第１列目ワイヤＢＷＬ１と第２列目ワイヤＢＷＬ２との離間距離が小さい場合に増大する。図１５に示す例の場合、ワイヤＢＷ６は、複数の第２列目ワイヤＢＷＬ２のいずれかと交差している。

【0084】

平面視において半導体チップＣＰと重なる位置、あるいはその近傍において第１列目ワイヤＢＷＬ１と第２列目ワイヤＢＷＬ２とが交差している時、第１列目ワイヤＢＷＬ１と第２列目ワイヤＢＷＬ２との接触するリスクは特に大きい。

【0085】

本変形例の場合、第１列目ワイヤＢＷＬ１と第２列目ワイヤＢＷＬ２との接触するリスクが低減できるので、複数の電極３ＰＤ、および複数の端子２ＢＰのレイアウトに関する設計上の自由度が向上する。

【0086】

図１４および図１５に示す半導体装置ＰＫＧ３は、上記した相違点を除き、図１２および図１３を用いて説明した半導体装置ＰＫＧ２と同様である。このため、重複する説明については省略する。

【0087】

＜ワイヤループ形状の変形例＞
次に、図７から図１１を用いて説明したワイヤＢＷのループ形状の変形例について説明する。図１６は、ワイヤのネック角度を定義するための説明図である。図１７は、図７および図９に対する変形例を示す拡大断面図である。なお、図１７に示す半導体装置ＰＫＧ４は、ワイヤＢＷ１およびワイヤＢＷ３のループ形状を除き、図１から図１１を用いて説明した半導体装置ＰＫＧ１、図１２および図１３に示す半導体装置ＰＫＧ２、または図１４および図１５に示す半導体装置ＰＫＧ３と同様である。このため、重複する説明は省略し、必要に応じて既に説明した図を用いて説明する。例えば、図５、図１２、または図１４に示すワイヤＢＷ２のループ形状は、図８と同様なので、半導体装置ＰＫＧ４の説明として図８を流用する。

【0088】

まず、「ネック角度」の定義について説明する。図４、図１２、または図１４に示す複数のワイヤＢＷのそれぞれは、図１６に示すように、複数の電極３ＰＤのいずれかに接合されているボール部ＢＷＢと、ボール部ＢＷＢに連なり、かつ、半導体チップＣＰの上方に向かって延びている起立部ＢＷＳと、を有している。半導体チップＣＰの上面３ｔのうち、ボール部ＢＷＢと辺３ｓ１との間に位置する部分と、起立部ＢＷＳとが成す角度をネック角度θとする。ネック角度θは、複数のワイヤＢＷのそれぞれが有しているネック角度の総称であって、図１７に示すネック角度θ１および図８に示すネック角度θ２を含む。

【0089】

なお、上記した辺３ｓ１は、平面視において、辺３ｓ１を跨ぐように延びているワイヤＢＷのネック角度θを定義する際に利用される。例えば、図４において、辺３ｓ２を跨ぐように延びているワイヤＢＷのネック角度を定義する場合には、上記した辺３ｓ１は、辺３ｓ２に置き換えられる。図４に示す辺３ｓ３または辺３ｓ４についても同様である。

【0090】

図１７に示すワイヤＢＷ１のネック角度θ１は、図８に示すワイヤＢＷ２のネック角度θ２よりも大きく、かつ、９０度よりも大きい。同様に、図１７に示すワイヤＢＷ３のネック角度θ１は、図８に示すワイヤＢＷ２のネック角度θ２よりも大きく、かつ、９０度よりも大きい。

【0091】

図１７に示すワイヤＢＷ１およびワイヤＢＷ３のようにネック角度θ１が９０度よりも大きい場合、図８に示すネック角度θ２が９０度以下であるワイヤＢＷ２と比較して、応力集中が発生した時にワイヤＢＷと電極３ＰＤとの接合部においてクラックや剥離が生じ難い。

【0092】

このため、図５から図１５の各図を用いて説明した対策に加えて、応力集中の影響が最も大きいワイヤＢＷ１およびワイヤＢＷ３に図１７に示す変形例の構造を適用することにより、半導体チップＣＰと複数のワイヤＢＷとの接続信頼性をさらに向上させることができる。

【0093】

なお、図１７では、図５、図６、図１２、または図１４に示すワイヤＢＷ１およびワイヤＢＷ３のネック角度θ１を９０度よりも大きくした例を取り上げて説明した。変形例としては、例えば図１２または図１４に示すワイヤＢＷ６およびワイヤＢＷ７のそれぞれのネック角度が９０度よりも大きい場合がある。

【0094】

以上、実施の形態および代表的な変形例について図面を用いて説明したが、上記した技術は、既に説明した変形例以外にも種々の変形例が適用可能である。例えば、上記実施の形態および変形例では、半導体チップＣＰの各辺に沿って配列されている複数の電極３ＰＤのうち、辺３ｓ１に沿って配列されている電極３ＰＤに接続されているワイヤＢＷのループ高さやループ形状を取り上げて説明した。上記した技術は、図４に示す辺３ｓ２、辺３ｓ３、および辺３ｓ３のそれぞれに適用することができる。

【0095】

また、上記実施の形態および変形例では、各角部領域３ＣＲに角部電極が１個ある例について説明したが、角部電極の数は１個には限定されず、２個以上の場合がある。また、この場合、複数の角部電極に接続されているワイヤのうち、一部がワイヤＢＷ１と同じループ高さになっており、他の一部が図１５に示すワイヤＢＷ６と同じループ高さになっている場合がある。

【0096】

さらに、上記した実施の形態および変形例のうち、一部または全部の構成を他の変形例と組み合わせて適用することができる。

【0097】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【符号の説明】

【0098】

２ｂ 下面（面、主面、実装面、第２主面）
２ＢＰ，ＢＰ１，ＢＰ２，ＢＰ３，ＢＰ４，ＢＰ５，ＢＰ６，ＢＰ７ 端子（ボンディングパッド、内部インタフェース端子）
２ＧＰ グランドパターン
２ＩＬ 絶縁層
２ＬＤ 端子（ランド、外部インタフェース端子）
２ｓ，３ｓ，３ｓ１，３ｓ２，３ｓ３，３ｓ４ 辺
２ｔ 上面（面、主面、チップ搭載面）
２ＴＨＷ スルーホール配線
２ＶＰ 電源パターン
２ＷＰ 配線パターン
３ｂ 下面（主面、裏面）
３ＣＲ 角部領域
３ＰＤ 電極（電極パッド）
３ｔ 上面（主面、表面）
ＢＰＬ１ 第１列目端子
ＢＰＬ２ 第２列目端子
ＢＷ，ＢＷ１，ＢＷ２，ＢＷ２Ａ，ＢＷ３，ＢＷ４，ＢＷ５，ＢＷ６，ＢＷ７ ワイヤ
ＢＷＢ ボール部
ＢＷＬ１ 第１列目ワイヤ
ＢＷＬ２ 第２列目ワイヤ
ＢＷＳ 起立部
ＣＰ 半導体チップ
ＤＢＭ ダイボンド材
ＧＰ１，ＧＰ２，ＧＰ３ 離間距離
ＭＲ 封止体
ＰＤＣ１，ＰＤＣ２ 角部電極
ＰＤＥ１，ＰＤＥ２，ＰＤＥ３，ＰＤＥ４ 端部電極
ＰＤＬ１ 第１列目電極
ＰＤＬ２ 第２列目電極
ＰＤＭ１ 非端部電極
ＰＫＧ１，ＰＫＧ２，ＰＫＧ３，ＰＫＧ４ 半導体装置
ＳＢ 半田ボール（半田材、外部端子、電極、外部電極）
ＳＲ１，ＳＲ２ 絶縁膜（ソルダレジスト膜）
ＳＵＢ１ 配線基板
ＷＬ１，ＷＬ２ 配線層
θ，θ１，θ２ ネック角度

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】