知財求人 - 知財ポータルサイト「IP Force」
特開2024-131890電源供給システム、高周波システム、通信装置及びトラッカモジュール
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024131890
(43)【公開日】2024-09-30
(54)【発明の名称】電源供給システム、高周波システム、通信装置及びトラッカモジュール
(51)【国際特許分類】
H03F 1/02 20060101AFI20240920BHJP
H04B 1/04 20060101ALI20240920BHJP
H03F 3/24 20060101ALI20240920BHJP
【ＦＩ】
H03F1/02 144
H04B1/04 A
H03F3/24
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023042412
(22)【出願日】2023-03-16
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】110002527
【氏名又は名称】弁理士法人北斗特許事務所
(72)【発明者】
【氏名】岡本 祥
(72)【発明者】
【氏名】加藤 棟治
(72)【発明者】
【氏名】山口 浩司
【テーマコード（参考）】
5J500
5K060
【Ｆターム（参考）】
5J500AA01
5J500AA41
5J500AA58
5J500AC36
5J500AC92
5J500AF10
5J500AF16
5J500AF18
5J500AH10
5J500AH29
5J500AH33
5J500AH39
5J500AK11
5J500AK33
5J500AK42
5J500AK49
5J500AK66
5J500AM22
5J500AQ02
5J500AQ03
5J500AQ04
5J500AQ05
5J500AQ06
5J500AS14
5J500AT06
5J500RG05
5K060AA10
5K060AA14
5K060CC04
5K060DD04
5K060EE05
5K060HH06
5K060HH11
5K060HH32
5K060JJ03
5K060JJ04
5K060JJ21
5K060JJ23
5K060MM00
(57)【要約】
【課題】電源供給システムを小型化する。
【解決手段】電源供給システム３００は、第１基板８と、第１基板８に配置されているトラッカモジュール１００と、第１基板８に配置されているパワーインダクタＬ７１と、を備える。トラッカモジュール１００は、第２基板９と、第２基板９に配置されている少なくとも１つのＩＣチップ８０と、を含む。少なくとも１つのＩＣチップ８０は、プリレギュレータ回路に含まれる少なくとも１つのスイッチと、スイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含む。第１基板８の厚さ方向からの平面視において、第２基板９は凹部Ａ０３を有し、パワーインダクタＬ７１の少なくとも一部は、凹部Ａ０３に配置されている。
【選択図】図１
【解決手段】電源供給システム３００は、第１基板８と、第１基板８に配置されているトラッカモジュール１００と、第１基板８に配置されているパワーインダクタＬ７１と、を備える。トラッカモジュール１００は、第２基板９と、第２基板９に配置されている少なくとも１つのＩＣチップ８０と、を含む。少なくとも１つのＩＣチップ８０は、プリレギュレータ回路に含まれる少なくとも１つのスイッチと、スイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含む。第１基板８の厚さ方向からの平面視において、第２基板９は凹部Ａ０３を有し、パワーインダクタＬ７１の少なくとも一部は、凹部Ａ０３に配置されている。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１基板と、
前記第１基板に配置されているトラッカモジュールと、
前記第１基板に配置されているパワーインダクタと、を備え、
前記トラッカモジュールは、
第２基板と、
前記第２基板に配置されている少なくとも１つのＩＣチップと、
を含み、
前記少なくとも１つのＩＣチップは、
前記パワーインダクタを用いて入力電圧を調整電圧に変換するように構成されているプリレギュレータ回路に含まれる少なくとも１つのスイッチと、
前記調整電圧に基づいて複数の離散的電圧を生成するように構成されているスイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、
前記複数の離散的電圧の少なくとも１つを選択的にパワーアンプに出力するように構成されている出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含み、
前記第１基板の厚さ方向からの平面視において、前記第２基板は凹部を有し、前記パワーインダクタの少なくとも一部は、前記凹部に配置されている、
電源供給システム。
前記第１基板に配置されているトラッカモジュールと、
前記第１基板に配置されているパワーインダクタと、を備え、
前記トラッカモジュールは、
第２基板と、
前記第２基板に配置されている少なくとも１つのＩＣチップと、
を含み、
前記少なくとも１つのＩＣチップは、
前記パワーインダクタを用いて入力電圧を調整電圧に変換するように構成されているプリレギュレータ回路に含まれる少なくとも１つのスイッチと、
前記調整電圧に基づいて複数の離散的電圧を生成するように構成されているスイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、
前記複数の離散的電圧の少なくとも１つを選択的にパワーアンプに出力するように構成されている出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含み、
前記第１基板の厚さ方向からの平面視において、前記第２基板は凹部を有し、前記パワーインダクタの少なくとも一部は、前記凹部に配置されている、
電源供給システム。
【請求項2】
第１基板と、
前記第１基板に配置されているトラッカモジュールと、
前記第１基板に配置されているパワーインダクタと、を備え、
前記トラッカモジュールは、
第２基板と、
前記第２基板に配置されている少なくとも１つのＩＣチップと、
を含み、
前記少なくとも１つのＩＣチップは、
前記パワーインダクタを用いて入力電圧を調整電圧に変換するように構成されているプリレギュレータ回路に含まれる少なくとも１つのスイッチと、
前記調整電圧に基づいて複数の離散的電圧を生成するように構成されているスイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、
前記複数の離散的電圧の少なくとも１つを選択的にパワーアンプに出力するように構成されている出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含み、
前記第１基板の厚さ方向からの平面視において、前記トラッカモジュールと前記パワーインダクタとは、前記第１基板の厚さ方向に直交する第１方向に対向し、かつ、前記第１基板の厚さ方向及び前記第１方向に直交する第２方向に対向する、
電源供給システム。
前記第１基板に配置されているトラッカモジュールと、
前記第１基板に配置されているパワーインダクタと、を備え、
前記トラッカモジュールは、
第２基板と、
前記第２基板に配置されている少なくとも１つのＩＣチップと、
を含み、
前記少なくとも１つのＩＣチップは、
前記パワーインダクタを用いて入力電圧を調整電圧に変換するように構成されているプリレギュレータ回路に含まれる少なくとも１つのスイッチと、
前記調整電圧に基づいて複数の離散的電圧を生成するように構成されているスイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、
前記複数の離散的電圧の少なくとも１つを選択的にパワーアンプに出力するように構成されている出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含み、
前記第１基板の厚さ方向からの平面視において、前記トラッカモジュールと前記パワーインダクタとは、前記第１基板の厚さ方向に直交する第１方向に対向し、かつ、前記第１基板の厚さ方向及び前記第１方向に直交する第２方向に対向する、
電源供給システム。
【請求項3】
前記トラッカモジュールは、前記パワーインダクタと接続される接続端子を更に含み、
前記接続端子は、前記第２基板の外縁のうち前記パワーインダクタと対向する部分に隣接している、
請求項１又は２に記載の電源供給システム。
前記接続端子は、前記第２基板の外縁のうち前記パワーインダクタと対向する部分に隣接している、
請求項１又は２に記載の電源供給システム。
【請求項4】
前記接続端子は、前記プリレギュレータ回路に含まれる前記少なくとも１つのスイッチに接続されている、
請求項３に記載の電源供給システム。
請求項３に記載の電源供給システム。
【請求項5】
前記少なくとも１つのＩＣチップは、前記第２基板の外縁のうち前記パワーインダクタと対向する前記部分と隣接している、
請求項３に記載の電源供給システム。
請求項３に記載の電源供給システム。
【請求項6】
前記プリレギュレータ回路に含まれる前記少なくとも１つのスイッチは、前記第２基板の外縁のうち前記パワーインダクタと対向する前記部分と隣接している、
請求項５に記載の電源供給システム。
請求項５に記載の電源供給システム。
【請求項7】
前記第１基板の厚さ方向からの平面視において、前記トラッカモジュール及び前記パワーインダクタは、矩形状の第１領域の内側に位置している、
請求項１又は２に記載の電源供給システム。
請求項１又は２に記載の電源供給システム。
【請求項8】
前記第１基板の厚さ方向からの平面視において、
前記パワーインダクタは、前記第１領域の一部である第２領域の内部に位置しており、
前記第２領域は、前記第１領域の一辺に接している、
請求項７に記載の電源供給システム。
前記パワーインダクタは、前記第１領域の一部である第２領域の内部に位置しており、
前記第２領域は、前記第１領域の一辺に接している、
請求項７に記載の電源供給システム。
【請求項9】
前記第１基板の厚さ方向からの平面視において、前記第２領域は、前記第１領域の４つの頂点のうちの１つを含む、
請求項８に記載の電源供給システム。
請求項８に記載の電源供給システム。
【請求項10】
前記トラッカモジュールは、
前記出力スイッチ回路に接続されるフィルタ回路、を更に含み、
前記フィルタ回路は、少なくとも１つのインダクタを含み、
前記少なくとも１つのインダクタの磁束方向は、前記パワーインダクタの磁束方向と直交する、
請求項１又は２に記載の電源供給システム。
前記出力スイッチ回路に接続されるフィルタ回路、を更に含み、
前記フィルタ回路は、少なくとも１つのインダクタを含み、
前記少なくとも１つのインダクタの磁束方向は、前記パワーインダクタの磁束方向と直交する、
請求項１又は２に記載の電源供給システム。
【請求項11】
請求項１又は２に記載の電源供給システムと、
前記トラッカモジュールに接続されているパワーアンプと、を備える
高周波システム。
前記トラッカモジュールに接続されているパワーアンプと、を備える
高周波システム。
【請求項12】
請求項１１に記載の高周波システムと、
前記高周波システムに接続されている信号処理回路と、を備える
通信装置。
前記高周波システムに接続されている信号処理回路と、を備える
通信装置。
【請求項13】
モジュール基板と、
前記モジュール基板に配置されている少なくとも１つのＩＣチップと、を備え、
前記少なくとも１つのＩＣチップは、
パワーインダクタを用いて入力電圧を調整電圧に変換するように構成されているプリレギュレータ回路に含まれる少なくとも１つのスイッチと、
前記調整電圧に基づいて複数の離散的電圧を生成するように構成されているスイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、
前記複数の離散的電圧の少なくとも１つを選択的にパワーアンプに出力するように構成されている出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含み、
前記モジュール基板の厚さ方向からの平面視において、前記モジュール基板は凹部を有し、前記パワーインダクタの少なくとも一部は、前記凹部に配置されている、
トラッカモジュール。
前記モジュール基板に配置されている少なくとも１つのＩＣチップと、を備え、
前記少なくとも１つのＩＣチップは、
パワーインダクタを用いて入力電圧を調整電圧に変換するように構成されているプリレギュレータ回路に含まれる少なくとも１つのスイッチと、
前記調整電圧に基づいて複数の離散的電圧を生成するように構成されているスイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、
前記複数の離散的電圧の少なくとも１つを選択的にパワーアンプに出力するように構成されている出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含み、
前記モジュール基板の厚さ方向からの平面視において、前記モジュール基板は凹部を有し、前記パワーインダクタの少なくとも一部は、前記凹部に配置されている、
トラッカモジュール。
【請求項14】
前記パワーインダクタと接続される接続端子を更に含み、
前記接続端子は、前記モジュール基板の外縁のうち前記パワーインダクタと対向する部分に隣接している、
請求項１３に記載のトラッカモジュール。
前記接続端子は、前記モジュール基板の外縁のうち前記パワーインダクタと対向する部分に隣接している、
請求項１３に記載のトラッカモジュール。
【請求項15】
前記接続端子は、前記プリレギュレータ回路に含まれる前記少なくとも１つのスイッチに接続されている、
請求項１４に記載のトラッカモジュール。
請求項１４に記載のトラッカモジュール。
【請求項16】
前記少なくとも１つのＩＣチップは、前記モジュール基板の外縁のうち前記パワーインダクタと対向する前記部分と隣接している、
請求項１４に記載のトラッカモジュール。
請求項１４に記載のトラッカモジュール。
【請求項17】
前記プリレギュレータ回路に含まれる前記少なくとも１つのスイッチは、前記モジュール基板の外縁のうち前記パワーインダクタと対向する前記部分と隣接している、
請求項１６に記載のトラッカモジュール。
請求項１６に記載のトラッカモジュール。
【請求項18】
前記モジュール基板の厚さ方向からの平面視において、前記トラッカモジュール及び前記パワーインダクタは、矩形状の第１領域の内側に位置している、
請求項１３から１７のいずれか１項に記載のトラッカモジュール。
請求項１３から１７のいずれか１項に記載のトラッカモジュール。
【請求項19】
前記モジュール基板の厚さ方向からの平面視において、
前記パワーインダクタは、前記第１領域の一部である第２領域の内部に位置しており、
前記第２領域は、前記第１領域の一辺に接している、
請求項１８に記載のトラッカモジュール。
前記パワーインダクタは、前記第１領域の一部である第２領域の内部に位置しており、
前記第２領域は、前記第１領域の一辺に接している、
請求項１８に記載のトラッカモジュール。
【請求項20】
前記トラッカモジュールは、
前記出力スイッチ回路に接続されるフィルタ回路、を更に含み、
前記フィルタ回路は、少なくとも１つのインダクタを含み、
前記少なくとも１つのインダクタの磁束方向は、前記パワーインダクタの磁束方向と直交する、
請求項１３から１７のいずれか１項に記載のトラッカモジュール。
前記出力スイッチ回路に接続されるフィルタ回路、を更に含み、
前記フィルタ回路は、少なくとも１つのインダクタを含み、
前記少なくとも１つのインダクタの磁束方向は、前記パワーインダクタの磁束方向と直交する、
請求項１３から１７のいずれか１項に記載のトラッカモジュール。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は電源供給システム、高周波システム、通信装置及びトラッカモジュールに関し、より詳細には、トラッカモジュールを備える電源供給システムと、電源供給システムを備える高周波システム及び通信装置と、トラッカモジュールとに関する。
【背景技術】
【0002】
特許文献１には、電源電圧を電力増幅器に供給することができる電源変調回路が開示されている。電源変調回路は、複数の離散的電圧を生成するための構成として、例えば、パワーインダクタを含むプリレギュレータ回路を含む。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許公開第２０１４／０１３２３５４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１の電源変調回路を、トラッカモジュールを含む電源供給システムとして実現する場合、トラッカモジュールがプリレギュレータ回路に含まれるパワーインダクタを含む構成では、トラッカモジュールの小型化が難しい。一方で、電源供給システムがパワーインダクタとトラッカモジュールとを備える場合、パワーインダクタとトラッカモジュールの各々が空間を占有するため、電源供給システムの小型化が難しい場合がある。
【0005】
本開示は、小型化することが可能な電源供給システム、高周波システム、通信装置、及びトラッカモジュールを提供することを目的とする。
【課題を解決するための手段】
【0006】
本開示の一態様に係る電源供給システムは、第１基板と、トラッカモジュールと、パワーインダクタと、を備える。前記トラッカモジュールは、前記第１基板に配置されている。前記パワーインダクタは、前記第１基板に配置されている。前記トラッカモジュールは、第２基板と、少なくとも１つのＩＣチップと、を含む。前記少なくとも１つのＩＣチップは、前記第２基板に配置されている。前記少なくとも１つのＩＣチップは、プリレギュレータ回路に含まれる少なくとも１つのスイッチと、スイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含む。前記プリレギュレータ回路は、前記パワーインダクタを用いて入力電圧を調整電圧に変換するように構成されている。前記スイッチトキャパシタ回路は、前記調整電圧に基づいて複数の離散的電圧を生成するように構成されている。前記出力スイッチ回路は、前記複数の離散的電圧の少なくとも１つを選択的にパワーアンプに出力するように構成されている。前記第１基板の厚さ方向からの平面視において、前記第２基板は凹部を有する。前記第１基板の厚さ方向からの平面視において、前記パワーインダクタの少なくとも一部は、前記凹部に配置されている。
【0007】
本開示の他の一態様に係る電源供給システムは、第１基板と、トラッカモジュールと、パワーインダクタと、を備える。前記トラッカモジュールは、前記第１基板に配置されている。前記パワーインダクタは、前記第１基板に配置されている。前記トラッカモジュールは、第２基板と、少なくとも１つのＩＣチップと、を含む。前記少なくとも１つのＩＣチップは、前記第２基板に配置されている。前記少なくとも１つのＩＣチップは、プリレギュレータ回路に含まれる少なくとも１つのスイッチと、スイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含む。前記プリレギュレータ回路は、前記パワーインダクタを用いて入力電圧を調整電圧に変換するように構成されている。前記スイッチトキャパシタ回路は、前記調整電圧に基づいて複数の離散的電圧を生成するように構成されている。前記出力スイッチ回路は、前記複数の離散的電圧の少なくとも１つを選択的にパワーアンプに出力するように構成されている。前記第１基板の厚さ方向からの平面視において、前記トラッカモジュールと前記パワーインダクタとは、第１方向に対向し、かつ、第２方向に対向する。前記第１方向は、前記第１基板の厚さ方向に直交する。前記第２方向は、前記第１基板の厚さ方向及び前記第１方向に直交する。
【0008】
本開示の一態様に係る高周波システムは、前記電源供給システムと、パワーアンプと、を備える。前記パワーアンプは、前記トラッカモジュールに接続されている。
【0009】
本開示の一態様に係る通信装置は、前記高周波システムと、信号処理回路と、を備える。前記信号処理回路は、前記高周波システムに接続されている。
【0010】
本開示の一態様に係るトラッカモジュールは、モジュール基板と、少なくとも１つのＩＣチップと、を備える。前記少なくとも１つのＩＣチップは、前記モジュール基板に配置されている。前記少なくとも１つのＩＣチップは、プリレギュレータ回路に含まれる少なくとも１つのスイッチと、スイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含む。前記プリレギュレータ回路は、パワーインダクタを用いて入力電圧を調整電圧に変換するように構成されている。前記スイッチトキャパシタ回路は、前記調整電圧に基づいて複数の離散的電圧を生成するように構成されている。前記出力スイッチ回路は、前記複数の離散的電圧の少なくとも１つを選択的にパワーアンプに出力するように構成されている。前記モジュール基板の厚さ方向からの平面視において、前記モジュール基板は凹部を有する。前記モジュール基板の厚さ方向からの平面視において、前記パワーインダクタの少なくとも一部は、前記凹部に配置されている。
【発明の効果】
【0011】
上記態様に係る電源供給システム、高周波システム、通信装置及びトラッカモジュールによれば、電源供給システムを小型化することが可能となる。
【図面の簡単な説明】
【0012】
【発明を実施するための形態】
【0013】
以下、実施形態１～９について、図面を参照して説明する。以下の実施形態等において参照する図は、模式的な図であり、図中の構成要素の大きさ及び厚さは必ずしも実際の寸法を反映しているとは限らず、構成要素間における大きさの比及び厚さの比も、必ずしも実際の寸法比を反映しているとは限らない。
【0014】
（実施形態１）
（１）電源供給システム
実施形態１に係る電源供給システム３００について、図面を参照して説明する。
（１）電源供給システム
実施形態１に係る電源供給システム３００について、図面を参照して説明する。
【0015】
電源供給システム３００は、図１に示すように、第１基板８と、第１基板８に配置されているトラッカモジュール１００と、第１基板８に配置されているパワーインダクタＬ７１と、を備える。第１基板８は、例えば、通信装置７（図４参照）のマザー基板であり、プリント配線板である。
【0016】
【0017】
ＩＣチップ８０は、第２基板９に配置されている。フィルタ回路４０は、複数の機能素子（図示例では、複数のインダクタＬ０，Ｌ１，Ｌ２及び複数のキャパシタＣ１，Ｃ２）を含む。ＩＣチップ８０は、入力電圧に基づいて複数の離散的電圧を生成するように構成されているスイッチトキャパシタ回路２０（図６参照）に含まれる少なくとも１つのスイッチと、複数の離散的電圧のうちの少なくとも１つを、選択的にフィルタ回路４０に出力するように構成されている出力スイッチ回路３０（図２及び図６参照）に含まれる少なくとも１つのスイッチと、を含む。フィルタ回路４０の複数の機能素子は、ＩＣチップ８０に集積化されている少なくとも１つの機能素子を含む。
【0018】
電源供給システム３００は、例えば、図４に示すように、通信装置７の備える直流電源７０に接続され、通信装置７の備えるパワーアンプ２に電源電圧Ｖｃｃを供給する構成である。
【0019】
（２）電源回路、高周波システム及び通信装置の回路構成
以下、実施形態１に係る電源回路１、高周波システム２００及び通信装置７の回路構成について、図面を参照して説明する。
以下、実施形態１に係る電源回路１、高周波システム２００及び通信装置７の回路構成について、図面を参照して説明する。
【0020】
（２．１）高周波システムの回路構成
高周波システム２００は、図４に示すように、電源回路１と、パワーアンプ２と、フィルタ３と、制御回路４と、複数の外部接続端子と、を備える。複数の外部接続端子は、アンテナ端子Ｔ１と、信号入力端子Ｔ２と、第１制御端子Ｔ３と、電源接続端子Ｔ４と、４つ（図２では１つのみ図示）の第２制御端子Ｔ５と、を含む。
高周波システム２００は、図４に示すように、電源回路１と、パワーアンプ２と、フィルタ３と、制御回路４と、複数の外部接続端子と、を備える。複数の外部接続端子は、アンテナ端子Ｔ１と、信号入力端子Ｔ２と、第１制御端子Ｔ３と、電源接続端子Ｔ４と、４つ（図２では１つのみ図示）の第２制御端子Ｔ５と、を含む。
【0021】
電源回路１は、エンベロープ信号に基づいて複数の離散的な電圧レベルの中から選択される電圧レベルを有する電源電圧Ｖｃｃをパワーアンプ２に供給する回路である。
【0022】
電源回路１及びパワーアンプ２を備える通信装置７では、パワーアンプ２において、高周波信号を増幅する際に、エンベロープ・トラッキング方式（以下「ＥＴ方式」という）が用いられる。ＥＴ方式には、アナログ・エンベロープ・トラッキング方式（以下「アナログＥＴ方式」という）と、デジタル・エンベロープ・トラッキング方式（以下「デジタルＥＴ方式」という）とがある。
【0023】
デジタルＥＴ方式は、１フレーム内で、電圧レベルの異なる複数の離散的電圧を用いて高周波信号（変調波）の包絡線を追跡する方式である。デジタルＥＴ方式が電源電圧Ｖｃｃの生成に適用されるモードをデジタルＥＴモードと呼ぶ。また、アナログＥＴ方式は、連続的な電圧レベルを用いて高周波信号の包絡線を追跡する方式である。アナログＥＴ方式が電源電圧Ｖｃｃの生成に適用されるモードをアナログＥＴモードと呼ぶ。
【0024】
フレームとは、高周波信号を構成する単位を表す。例えば５Ｇ ＮＲ（5th Generation New Radio）及びＬＴＥ（Long Term Evolution）（登録商標）では、フレームは、１０個のサブフレームを含み、各サブフレームは、複数のスロットを含み、各スロットは、複数のシンボルを含む。サブフレーム長は１ｍｓであり、フレーム長は１０ｍｓである。
【0025】
【0026】
デジタルＥＴモードでは、図５Ａに示すように、１フレーム内で、複数の離散的な電圧レベルに電源電圧Ｖｃｃを変動させることで高周波信号の包絡線を追跡する。その結果、電源電圧Ｖｃｃの波形は、矩形波状の波形となる。デジタルＥＴモードでは、エンベロープ信号に基づいて、複数の離散的な電圧レベルの中から電源電圧レベルが選択される。
【0027】
アナログＥＴモードでは、図５Ｂに示すように、電源電圧Ｖｃｃを連続的に変動させることで高周波信号の包絡線を追跡する。アナログＥＴモードでは、エンベロープ信号に基づいて、電源電圧Ｖｃｃが決定される。アナログＥＴモードでは、チャネル帯域幅が狭い場合（チャネル帯域幅が例えば６０ＭＨｚ未満である場合）には、電源電圧Ｖｃｃが高周波信号の包絡線の変化に追随しやすいが、チャネル帯域幅が広い場合（チャネル帯域幅が例えば６０ＭＨｚ以上である場合）には、電源電圧Ｖｃｃが高周波信号の包絡線の変化に追随しにくくなる。言い換えると、チャネル帯域幅が広い場合には、電源電圧Ｖｃｃの振幅変化は、高周波信号の包絡線の変化に対して遅れが生じやすくなる。
【0028】
これに対して、チャネル帯域幅が広い場合には、デジタルＥＴモードを適用することで、電源電圧Ｖｃｃの高周波信号への追随性を改善させることができる。
【0029】
電源回路１は、プリレギュレータ回路１０と、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、フィルタ回路４０と、を備える。
【0030】
プリレギュレータ回路１０は、例えば、通信装置７の備える直流電源７０から供給される直流電圧（第１電圧）を第２電圧に変換するＤＣ（Direct Current）／ＤＣコンバータである。プリレギュレータ回路１０は、第１電圧の電圧値よりも第２電圧の電圧値を大きくする昇圧動作と、第１電圧の電圧値よりも第２電圧の電圧値を小さくする降圧動作と、を行うように構成されている。つまり、プリレギュレータ回路１０は、昇降圧型のＤＣ－ＤＣコンバータである。
【0031】
スイッチトキャパシタ回路２０は、プリレギュレータ回路１０からの第２電圧を入力電圧とし、複数の離散的電圧（複数の第３電圧）を生成するように構成されている。複数の離散的電圧は、互いに異なる電圧レベルを有する。スイッチトキャパシタ回路２０は、スイッチトキャパシタ電圧バランサ（Switched-Capacitor Voltage Balancer）と呼ばれる場合もある。
【0032】
出力スイッチ回路３０は、エンベロープ信号に対応するデジタル制御信号に基づいて、スイッチトキャパシタ回路２０で生成された複数の離散的電圧（複数の第３電圧）のうちの少なくとも１つを、選択的にフィルタ回路４０に出力するように構成されている。出力スイッチ回路３０は、複数の離散的電圧の中から選択された少なくとも１つの離散的電圧を出力する。電源回路１では、出力スイッチ回路３０での離散的電圧の選択を時間の経過とともに繰り返すことで、出力スイッチ回路３０の出力電圧（電源電圧Ｖｃｃ）の電圧レベルを時間の経過とともに変化させることができる。これにより、電源回路１は、パワーアンプ２へ供給する電源電圧Ｖｃｃの電圧レベルを時間の経過とともに変化させることができる。
【0033】
フィルタ回路４０は、出力スイッチ回路３０の出力電圧をフィルタリングする。フィルタ回路４０は、例えば、ローパスフィルタを含む。
【0034】
フィルタ回路４０は、出力スイッチ回路３０から出力された出力電圧のスパイク状の電圧の振幅を低減させる。つまり、電源回路１は、フィルタ回路４０を備えることにより、出力スイッチ回路３０から出力された出力電圧の波形歪を低減させることができるので、上記出力電圧の高周波成分を低減させることができる。これにより、電源回路１では、電源電圧Ｖｃｃに含まれるノイズを低減させることができるので、電源回路１からパワーアンプ２に入るノイズを低減させることができる。
【0035】
パワーアンプ２は、入力端子、出力端子、電源端子及び制御端子を有する。パワーアンプ２の入力端子は、信号入力端子Ｔ２を介して通信装置７の信号処理回路５に接続される。パワーアンプ２の出力端子は、フィルタ３及びアンテナ端子Ｔ１を介して通信装置７のアンテナ６に接続される。パワーアンプ２は、信号処理回路５から出力された所定バンドの高周波送信信号（以下、送信信号と記す）を増幅して出力する。
【0036】
フィルタ３は、パワーアンプ２の出力端子とアンテナ端子Ｔ１との間に接続されている。フィルタ３は、所定バンドの周波数帯域を含む通過帯域を有する。これにより、フィルタ３は、パワーアンプ２で増幅された所定バンドの送信信号を通過させることができる。高周波システム２００では、パワーアンプ２から出力される送信信号を、フィルタ３及びアンテナ端子Ｔ１を介してアンテナ６へ出力する。
【0037】
制御回路４は、第１制御端子Ｔ３を介して信号処理回路５のＲＦ信号処理回路５１に接続されている。また、制御回路４は、パワーアンプ２の制御端子に接続されている。制御回路４は、信号処理回路５のＲＦ信号処理回路５１からの制御信号を受けることにより、パワーアンプ２の制御端子へ供給するバイアス電流（又はバイアス電圧）の大きさ及び供給タイミングを制御する。
【0038】
（２．２）通信装置
通信装置７は、図４に示すように、高周波システム２００と、信号処理回路５と、アンテナ６と、直流電源７０と、を備える。
通信装置７は、図４に示すように、高周波システム２００と、信号処理回路５と、アンテナ６と、直流電源７０と、を備える。
【0039】
直流電源７０は、例えば、充電式電池（rechargeable battery）である。なお、直流電源７０は、充電式電池に限定されず、他の電池であってもよい。
【0040】
アンテナ６は、アンテナ端子Ｔ１から出力される所定バンドの送信信号を送信する。
【0041】
信号処理回路５は、ＲＦ信号処理回路５１と、ベースバンド信号処理回路５２と、を含む。ＲＦ信号処理回路５１は、例えばＲＦＩＣ（Radio Frequency Integrated Circuit）であり、高周波信号に対する信号処理を行う。ＲＦ信号処理回路５１は、例えば、ベースバンド信号処理回路５２から出力される高周波信号（送信信号）に対してアップコンバート等の信号処理を行い、信号処理が行われた高周波信号を出力する。ベースバンド信号処理回路５２は、例えばＢＢＩＣ（Baseband Integrated Circuit）である。ベースバンド信号処理回路５２は、ベースバンド信号からＩ相信号及びＱ相信号を生成する。ベースバンド信号は、例えば、外部から入力される音声信号又は画像信号である。ベースバンド信号処理回路５２は、Ｉ相信号とＱ相信号とを合成することでＩＱ変調処理を行って、送信信号を出力する。この際、送信信号は、所定周波数の搬送波信号を、搬送波信号の周期よりも長い周期で振幅変調される変調信号（ＩＱ信号）として生成される。
【0042】
また、ＲＦ信号処理回路５１は、電源回路１及びパワーアンプ２を制御する制御部５１１を有する。ＲＦ信号処理回路５１の制御部５１１は、ベースバンド信号処理回路５２から入力される高周波入力信号のエンベロープ信号に基づいて、スイッチトキャパシタ回路２０で生成された複数の離散的電圧の電圧レベルの中からパワーアンプ２で用いられる電源電圧Ｖｃｃの電圧レベルを出力スイッチ回路３０に選択させる。これにより、電源回路１は、デジタル・エンベロープ・トラッキングに基づいて電源電圧Ｖｃｃを出力する。エンベロープ信号とは、高周波信号（変調波）の包絡線を示す信号である。エンベロープ値は、例えば（Ｉ２＋Ｑ２）１／２である。ここで、（Ｉ，Ｑ）は、コンスタレーションポイントを表す。コンスタレーションポイントとは、デジタル変調によって変調された信号をコンスタレーションダイヤグラム上で表す点である。（Ｉ，Ｑ）は、例えば送信情報に基づいてベースバンド信号処理回路５２で決定される。なお、ＲＦ信号処理回路５１の制御部５１１としての機能の一部又は全部は、ＲＦ信号処理回路５１の外部にあってもよく、例えば、ベースバンド信号処理回路５２又は電源回路１がＲＦ信号処理回路５１の制御部５１１としての機能の一部又は全部を備えてもよい。例えば、上記の出力スイッチ回路３０に電源電圧Ｖｃｃの電圧レベルを選択させる制御機能を、ＲＦ信号処理回路５１が備えず、電源回路１が備えてもよい。
【0043】
（２．３）電源回路
電源回路１は、図６に示すように、プリレギュレータ回路１０と、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、フィルタ回路４０と、バンドセレクトスイッチ回路５０と、デジタル制御回路６０と、を備える。
電源回路１は、図６に示すように、プリレギュレータ回路１０と、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、フィルタ回路４０と、バンドセレクトスイッチ回路５０と、デジタル制御回路６０と、を備える。
【0044】
（２．４）プリレギュレータ回路
プリレギュレータ回路１０は、図６に示すように、入力端子１１０と、複数（図６の例では４つ）の出力端子１１１～１１４と、複数のインダクタ接続端子１１５，１１６と、制御端子１１７と、複数（図６の例では５つ）のスイッチＳ６１，Ｓ６２，Ｓ６３，Ｓ７１，Ｓ７２と、パワーインダクタＬ７１と、複数（図６の例では４つ）のキャパシタＣ６１，Ｃ６２，Ｃ６３，Ｃ６４と、を備える。パワーインダクタＬ７１は、直流電圧の昇圧及び／又は降圧（昇圧、降圧又は昇降圧）に用いられるインダクタである。
プリレギュレータ回路１０は、図６に示すように、入力端子１１０と、複数（図６の例では４つ）の出力端子１１１～１１４と、複数のインダクタ接続端子１１５，１１６と、制御端子１１７と、複数（図６の例では５つ）のスイッチＳ６１，Ｓ６２，Ｓ６３，Ｓ７１，Ｓ７２と、パワーインダクタＬ７１と、複数（図６の例では４つ）のキャパシタＣ６１，Ｃ６２，Ｃ６３，Ｃ６４と、を備える。パワーインダクタＬ７１は、直流電圧の昇圧及び／又は降圧（昇圧、降圧又は昇降圧）に用いられるインダクタである。
【0045】
入力端子１１０は、直流電圧の入力端子である。つまり、入力端子１１０は、直流電源７０（図４参照）から入力電圧を受けるための端子である。
【0046】
出力端子１１１は、電圧Ｖ４の出力端子である。つまり、出力端子１１１は、スイッチトキャパシタ回路２０に電圧Ｖ４を供給するための端子である。出力端子１１１は、スイッチトキャパシタ回路２０のノードＮ４に接続されている。
【0047】
出力端子１１２は、電圧Ｖ３の出力端子である。つまり、出力端子１１２は、スイッチトキャパシタ回路２０に電圧Ｖ３を供給するための端子である。出力端子１１２は、スイッチトキャパシタ回路２０のノードＮ３に接続されている。
【0048】
出力端子１１３は、電圧Ｖ２の出力端子である。つまり、出力端子１１３は、スイッチトキャパシタ回路２０に電圧Ｖ２を供給するための端子である。出力端子１１３は、スイッチトキャパシタ回路２０のノードＮ２に接続されている。
【0049】
出力端子１１４は、電圧Ｖ１の出力端子である。つまり、出力端子１１４は、スイッチトキャパシタ回路２０に電圧Ｖ１を供給するための端子である。出力端子１１４は、スイッチトキャパシタ回路２０のノードＮ１に接続されている。
【0050】
インダクタ接続端子１１５は、パワーインダクタＬ７１の一端（第１端）に接続されている。インダクタ接続端子１１６は、パワーインダクタＬ７１の他端（第２端）に接続されている。
【0051】
制御端子１１７は、制御信号Ｓｇ１の入力端子である。つまり、制御端子１１７は、プリレギュレータ回路１０を制御するための制御信号Ｓｇ１を受けるための端子である。制御信号Ｓｇ１は、プリレギュレータ回路１０に含まれる複数のスイッチＳ６１～Ｓ６３，Ｓ７１，Ｓ７２のオン／オフを制御するための信号である。
【0052】
スイッチＳ７１は、入力端子１１０とパワーインダクタＬ７１の一端（第１端）との間に接続されている。具体的には、スイッチＳ７１は、入力端子１１０に接続されている第１端子と、インダクタ接続端子１１５を介してパワーインダクタＬ７１の一端（第１端）に接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ７１は、オン／オフを切り替えることで、入力端子１１０とパワーインダクタＬ７１の一端との間の接続及び非接続を切り替える。
【0053】
スイッチＳ７２は、パワーインダクタＬ７１の一端（第１端）とグランドとの間に接続されている。具体的には、スイッチＳ７２は、インダクタ接続端子１１５を介してパワーインダクタＬ７１の一端（第１端）に接続されている第１端子と、グランドに接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ７２は、オン／オフを切り替えることで、パワーインダクタＬ７１の一端とグランドとの間の接続及び非接続を切り替える。
【0054】
スイッチＳ６１は、パワーインダクタＬ７１の他端（第２端）と出力端子１１１との間に接続されている。具体的には、スイッチＳ６１は、パワーインダクタＬ７１の他端（第２端）に接続されている第１端子と、出力端子１１１に接続されている第２端子と、有する。上記の接続構成において、スイッチＳ６１は、オン／オフを切り替えることで、パワーインダクタＬ７１の他端と出力端子１１１との間の接続及び非接続を切り替える。
【0055】
スイッチＳ６２は、パワーインダクタＬ７１の他端（第２端）と出力端子１１２との間に接続されている。具体的には、スイッチＳ６２は、パワーインダクタＬ７１の他端（第２端）に接続されている第１端子と、出力端子１１２に接続されている第２端子と、有する。上記の接続構成において、スイッチＳ６２は、オン／オフを切り替えることで、パワーインダクタＬ７１の他端と出力端子１１２との間の接続及び非接続を切り替える。
【0056】
スイッチＳ６３は、パワーインダクタＬ７１の他端（第２端）と出力端子１１３との間に接続されている。具体的には、スイッチＳ６３は、パワーインダクタＬ７１の他端（第２端）に接続されている第１端子と、出力端子１１３に接続されている第２端子と、有する。上記の接続構成において、スイッチＳ６３は、オン／オフを切り替えることで、パワーインダクタＬ７１の他端と出力端子１１３との間の接続及び非接続を切り替える。
【0057】
キャパシタＣ６１は、出力端子１１１と出力端子１１２との間に接続されている。キャパシタＣ６１の２つの電極の一方は、スイッチＳ６１及び出力端子１１１に接続され、キャパシタＣ６１の２つの電極の他方は、スイッチＳ６２及び出力端子１１２と、キャパシタＣ６２の２つの電極の一方とに接続されている。
【0058】
キャパシタＣ６２は、出力端子１１２と出力端子１１３との間に接続されている。キャパシタＣ６２の２つの電極の一方は、スイッチＳ６２及び出力端子１１２と、キャパシタＣ６１の２つの電極の他方とに接続され、キャパシタＣ６２の２つの電極の他方は、スイッチＳ６３及び出力端子１１３と、キャパシタＣ６３の２つの電極の一方とに接続されている。
【0059】
キャパシタＣ６３は、出力端子１１３と出力端子１１４との間に接続されている。キャパシタＣ６３の２つの電極の一方は、スイッチＳ６３及び出力端子１１３と、キャパシタＣ６２の２つの電極の他方とに接続され、キャパシタＣ６３の２つの電極の他方は、出力端子１１４と、キャパシタＣ６４の２つの電極の一方とに接続されている。
【0060】
キャパシタＣ６４は、出力端子１１４とグランドとの間に接続されている。キャパシタＣ６４の２つの電極の一方は、出力端子１１４と、キャパシタＣ６３の２つの電極の他方とに接続され、キャパシタＣ６４の２つの電極の他方は、グランドに接続されている。
【0061】
複数のスイッチＳ６１～Ｓ６３は、排他的にオンになるように制御される。つまり、スイッチＳ６１～Ｓ６３のいずれかのみがオンにされ、スイッチＳ６１～Ｓ６３の残りがオフにされる。スイッチＳ６１～Ｓ６３のいずれをオンとするかにより、電圧Ｖ１～Ｖ４の電圧レベルを変化させることが可能となる。
【0062】
上記のように構成されたプリレギュレータ回路１０は、複数の出力端子１１１～１１３の少なくとも１つを介してスイッチトキャパシタ回路２０に電荷を供給する。
【0063】
（２．５）スイッチトキャパシタ回路
スイッチトキャパシタ回路２０は、図６に示すように、複数（図６の例では６つ）のキャパシタＣ１１～Ｃ１６と、複数（図６の例では４つ）のキャパシタＣ２１～Ｃ２４と、複数（図６の例では１６個）のスイッチＳ１１～Ｓ１４，Ｓ２１～Ｓ２４，Ｓ３１～Ｓ３４，Ｓ４１～Ｓ４４と、制御端子１２０と、を備える。
スイッチトキャパシタ回路２０は、図６に示すように、複数（図６の例では６つ）のキャパシタＣ１１～Ｃ１６と、複数（図６の例では４つ）のキャパシタＣ２１～Ｃ２４と、複数（図６の例では１６個）のスイッチＳ１１～Ｓ１４，Ｓ２１～Ｓ２４，Ｓ３１～Ｓ３４，Ｓ４１～Ｓ４４と、制御端子１２０と、を備える。
【0064】
制御端子１２０は、デジタル制御回路６０からの制御信号Ｓｇ２の入力端子である。制御信号Ｓｇ２は、スイッチトキャパシタ回路２０に含まれる複数のスイッチＳ１１～Ｓ１４，Ｓ２１～Ｓ２４，Ｓ３１～Ｓ３４，Ｓ４１～Ｓ４４のオン／オフを制御するための信号である。
【0065】
複数のキャパシタＣ１１～Ｃ１６の各々は、フライングキャパシタ（トランスファキャパシタ）として機能する。つまり、複数のキャパシタＣ１１～Ｃ１６の各々は、プリレギュレータ回路１０から供給される電圧（入力電圧）を昇圧又は降圧するために用いられる。より具体的には、複数のキャパシタＣ１１～Ｃ１６は、４つのノードＮ１～Ｎ４においてＶ１：Ｖ２：Ｖ３：Ｖ４＝１：２：３：４を満たす電圧Ｖ１～Ｖ４（グランド電位に対する電圧）が維持されるように、キャパシタＣ１１～Ｃ１６とノードＮ１～Ｎ４との間で電荷を移動させる。複数の電圧Ｖ１～Ｖ４は、複数の離散的な電圧レベルをそれぞれ有する複数の離散的電圧に相当する。電圧Ｖ１は、ノードＮ１における電圧であり、電圧Ｖ２は、ノードＮ２における電圧であり、電圧Ｖ３は、ノードＮ３における電圧であり、電圧Ｖ４は、ノードＮ４における電圧である。
【0066】
キャパシタＣ１１は、２つの電極を有する。キャパシタＣ１１の２つの電極の一方は、スイッチＳ１１の一端（第１端）及びスイッチＳ１２の一端（第１端）に接続されている。キャパシタＣ１１の２つの電極の他方は、スイッチＳ２１の一端（第１端）及びスイッチＳ２２の一端（第１端）に接続されている。
【0067】
キャパシタＣ１２は、２つの電極を有する。キャパシタＣ１２の２つの電極の一方は、スイッチＳ２１の一端（第１端）及びスイッチＳ２２の一端（第１端）に接続されている。キャパシタＣ１２の２つの電極の他方は、スイッチＳ３１の一端（第１端）及びスイッチＳ３２の一端（第１端）に接続されている。
【0068】
なお、スイッチトキャパシタ回路２０では、キャパシタＣ１２が第１キャパシタの一例であり、キャパシタＣ１２の２つの電極の一方が第１キャパシタの第１電極を構成し、キャパシタＣ１２の２つの電極の他方が第１キャパシタの第２電極を構成している。
【0069】
キャパシタＣ１３は、２つの電極を有する。キャパシタＣ１３の２つの電極の一方は、スイッチＳ３１の一端（第１端）及びスイッチＳ３２の一端（第１端）に接続されている。キャパシタＣ１３の２つの電極の他方は、スイッチＳ４１の一端（第１端）及びスイッチＳ４２の一端（第１端）に接続されている。
【0070】
キャパシタＣ１４は、２つの電極を有する。キャパシタＣ１４の２つの電極の一方は、スイッチＳ１３の一端（第１端）及びスイッチＳ１４の一端（第１端）に接続されている。キャパシタＣ１４の２つの電極の他方は、スイッチＳ２３の一端（第１端）及びスイッチＳ２４の一端（第１端）に接続されている。
【0071】
キャパシタＣ１５は、２つの電極を有する。キャパシタＣ１５の２つの電極の一方は、スイッチＳ２３の一端（第１端）及びスイッチＳ２４の一端（第１端）に接続されている。キャパシタＣ１５の２つの電極の他方は、スイッチＳ３３の一端（第１端）及びスイッチＳ３４の一端（第１端）に接続されている。
【0072】
なお、スイッチトキャパシタ回路２０では、キャパシタＣ１５が第２キャパシタの一例であり、キャパシタＣ１５の２つの電極の一方が第２キャパシタの第３電極を構成し、キャパシタＣ１５の２つの電極の他方が第２キャパシタの第４電極を構成している。
【0073】
キャパシタＣ１６は、２つの電極を有する。キャパシタＣ１６の２つの電極の一方は、スイッチＳ３３の一端（第１端）及びスイッチＳ３４の一端（第１端）に接続されている。キャパシタＣ１６の２つの電極の他方は、スイッチＳ４３の一端（第１端）及びスイッチＳ４４の一端（第１端）に接続されている。
【0074】
キャパシタＣ１１，Ｃ１４のセットと、キャパシタＣ１２，Ｃ１５のセットと、キャパシタＣ１３，Ｃ１６のセットとの各々は、第１フェーズ及び第２フェーズが繰り返されることで相補的に充電及び放電を行うことが可能である。
【0075】
第１フェーズでは、スイッチＳ１２，Ｓ１３，Ｓ２２，Ｓ２３，Ｓ３２，Ｓ３３，Ｓ４２，Ｓ４３がオンにされる。これにより、例えば、キャパシタＣ１２（第１キャパシタ）の２つの電極の一方（第１電極）はノードＮ３に接続され、キャパシタＣ１２の２つの電極の他方（第２電極）及びキャパシタＣ１５（第２キャパシタ）の２つの電極の一方（第３電極）はノードＮ２に接続され、キャパシタＣ１５の２つの電極の他方（第４電極）はノードＮ１に接続される。
【0076】
第２フェーズでは、スイッチＳ１１，Ｓ１４，Ｓ２１，Ｓ２４，Ｓ３１，Ｓ３４，Ｓ４１，Ｓ４４がオンにされる。これにより、例えば、キャパシタＣ１５（第２キャパシタ）の２つの電極の一方（第３電極）はノードＮ３に接続され、キャパシタＣ１５（第２キャパシタ）の２つの電極の他方（第４電極）及びキャパシタＣ１２（第１キャパシタ）の２つの電極の一方（第１電極）はノードＮ２に接続され、キャパシタＣ１２（第１キャパシタ）の２つの電極の他方（第２電極）は、ノードＮ１に接続される。
【0077】
第１フェーズ及び第２フェーズが繰り返されることにより、例えばキャパシタＣ１２，Ｃ１５の一方がノードＮ２から充電されているときに、キャパシタＣ１２，Ｃ１５の他方がキャパシタＣ２３に放電することができる。つまり、キャパシタＣ１２，Ｃ１５は、相補的に充電及び放電を行うことができる。キャパシタＣ１２，Ｃ１５は、相補的に充電及び放電を行う一対のフライングキャパシタである。
【0078】
なお、キャパシタＣ１１とＣ１４とのセットも、適宜スイッチを切り替えることで、キャパシタＣ１２，Ｃ１５のセットと同様に、相補的にノードからの充電及び平滑キャパシタへの放電を行う一対のフライングキャパシタとなる。また、キャパシタＣ１３とＣ１６とのセットも、適宜スイッチを切り替えることで、キャパシタＣ１２，Ｃ１５のセットと同様に、相補的にノードからの充電及び平滑キャパシタへの放電を行う一対のフライングキャパシタとなる。
【0079】
複数のキャパシタＣ２１～Ｃ２４の各々は、平滑キャパシタとして機能する。つまり、キャパシタＣ２１～Ｃ２４の各々は、ノードＮ１～Ｎ４における電圧Ｖ１～Ｖ４の保持及び平滑化に用いられる。
【0080】
キャパシタＣ２１は、ノードＮ１とグランドとの間に接続されている。具体的には、キャパシタＣ２１の２つの電極の一方は、ノードＮ１に接続されている。一方、キャパシタＣ２１の２つの電極の他方（第６電極）は、グランドに接続されている。
【0081】
キャパシタＣ２２は、ノードＮ２とノードＮ１との間に接続されている。具体的には、キャパシタＣ２２の２つの電極の一方は、ノードＮ２に接続されている。一方、キャパシタＣ２２の２つの電極の他方は、ノードＮ１に接続されている。
【0082】
キャパシタＣ２３は、ノードＮ３とノードＮ２との間に接続されている。具体的には、キャパシタＣ２３の２つの電極の一方は、ノードＮ３に接続されている。一方、キャパシタＣ２３の２つの電極の他方は、ノードＮ２に接続されている。
【0083】
キャパシタＣ２４は、ノードＮ４とノードＮ３との間に接続されている。具体的には、キャパシタＣ２４の２つの電極の一方は、ノードＮ４に接続されている。一方、キャパシタＣ２４の２つの電極の他方は、ノードＮ３に接続されている。
【0084】
スイッチＳ１１は、キャパシタＣ１１の２つの電極の一方とノードＮ３との間に接続されている。具体的には、スイッチＳ１１の一端（第１端）は、キャパシタＣ１１の２つの電極の一方に接続されている。一方、スイッチＳ１１の他端（第２端）は、ノードＮ３に接続されている。
【0085】
スイッチＳ１２は、キャパシタＣ１１の２つの電極の一方とノードＮ４との間に接続されている。具体的には、スイッチＳ１２の一端（第１端）は、キャパシタＣ１１の２つの電極の一方に接続されている。一方、スイッチＳ１２の他端（第２端）は、ノードＮ４に接続されている。
【0086】
スイッチＳ２１は、キャパシタＣ１２（第１キャパシタ）の２つの電極の一方（第１電極）とノードＮ２との間に接続されている。具体的には、スイッチＳ２１の一端（第１端）は、キャパシタＣ１２（第１キャパシタ）の２つの電極の一方（第１電極）及びキャパシタＣ１１の２つの電極の他方に接続されている。一方、スイッチＳ２１の他端（第２端）は、ノードＮ２に接続されている。なお、スイッチトキャパシタ回路２０では、スイッチＳ２１が第１スイッチの一例である。
【0087】
スイッチＳ２２は、キャパシタＣ１２の２つの電極の一方（第１電極）とノードＮ３との間に接続されている。具体的には、スイッチＳ２２の一端（第１端）は、キャパシタＣ１２の２つの電極の一方（第１電極）及びキャパシタＣ１１の２つの電極の他方に接続されている。一方、スイッチＳ２２の他端（第２端）は、ノードＮ３に接続されている。なお、スイッチトキャパシタ回路２０では、スイッチＳ２２が第３スイッチの一例である。
【0088】
スイッチＳ３１は、キャパシタＣ１２（第１キャパシタ）の２つの電極の他方（第２電極）とノードＮ１との間に接続されている。具体的には、スイッチＳ３１の一端（第１端）は、キャパシタＣ１２（第１キャパシタ）の２つの電極の他方（第２電極）及びキャパシタＣ１３の２つの電極の一方に接続されている。一方、スイッチＳ３１の他端（第２端）は、ノードＮ１に接続されている。なお、スイッチトキャパシタ回路２０では、スイッチＳ３１が第４スイッチの一例である。
【0089】
スイッチＳ３２は、キャパシタＣ１２（第１キャパシタ）の２つの電極の他方（第２電極）とノードＮ２との間に接続されている。具体的には、スイッチＳ３２の一端（第１端）は、キャパシタＣ１２の２つの電極の他方（第２電極）及びキャパシタＣ１３の２つの電極の一方に接続される。一方、スイッチＳ３２の他端（第２端）は、ノードＮ２に接続されている。つまり、スイッチＳ３２の他端（第２端）は、スイッチＳ２１の他端（第２端）に接続されている。なお、スイッチトキャパシタ回路２０では、スイッチＳ３２が第２スイッチの一例である。
【0090】
スイッチＳ４１は、キャパシタＣ１３の２つの電極の他方とグランドとの間に接続されている。具体的には、スイッチＳ４１の一端（第１端）は、キャパシタＣ１３の２つの電極の他方に接続されている。一方、スイッチＳ４１の他端（第２端）は、グランドに接続されている。
【0091】
スイッチＳ４２は、キャパシタＣ１３の２つの電極の他方とノードＮ１との間に接続されている。具体的には、スイッチＳ４２の一端（第１端）は、キャパシタＣ１３の２つの電極の他方に接続されている。一方、スイッチＳ４２の他端（第２端）は、ノードＮ１に接続されている。つまり、スイッチＳ４２の他端（第２端）は、スイッチＳ３１の他端（第２端）に接続されている。
【0092】
スイッチＳ１３は、キャパシタＣ１４の２つの電極の一方とノードＮ３との間に接続されている。具体的には、スイッチＳ１３の一端（第１端）は、キャパシタＣ１４の２つの電極の一方に接続される。一方、スイッチＳ１３の他端（第２端）は、ノードＮ３に接続されている。つまり、スイッチＳ１３の他端（第２端）は、スイッチＳ１１の他端（第２端）及びスイッチＳ２２の他端（第２端）に接続されている。
【0093】
スイッチＳ１４は、キャパシタＣ１４の２つの電極の一方とノードＮ４との間に接続されている。具体的には、スイッチＳ１４の一端（第１端）は、キャパシタＣ１４の２つの電極の一方に接続されている。一方、スイッチＳ１４の他端（第２端）は、ノードＮ４に接続されている。つまり、スイッチＳ１４の他端（第２端）は、スイッチＳ１２の他端（第２端）に接続されている。
【0094】
スイッチＳ２３は、キャパシタＣ１５（第２キャパシタ）の２つの電極の一方（第３電極）とノードＮ２との間に接続されている。具体的には、スイッチＳ２３の一端（第１端）は、キャパシタＣ１５の２つの電極の一方（第３電極）及びキャパシタＣ１４の２つの電極の他方に接続される。一方、スイッチＳ２３の他端（第２端）は、ノードＮ２に接続されている。つまり、スイッチＳ２３の他端（第２端）は、スイッチＳ２１の他端（第２端）及びスイッチＳ３２の他端（第２端）に接続される。なお、スイッチトキャパシタ回路２０では、スイッチＳ２３が第５スイッチの一例である。
【0095】
スイッチＳ２４は、キャパシタＣ１５（第２キャパシタ）の２つの電極の一方（第３電極）とノードＮ３との間に接続されている。具体的には、スイッチＳ２４の一端（第１端）は、キャパシタＣ１５の２つの電極の一方（第３電極）及びキャパシタＣ１４の２つの電極の他方に接続されている。一方、スイッチＳ２４の他端（第２端）は、ノードＮ３に接続されている。つまり、スイッチＳ２４の他端（第２端）は、スイッチＳ１１の他端（第２端）、スイッチＳ２２の他端（第２端）及びスイッチＳ１３の他端（第２端）に接続されている。なお、スイッチトキャパシタ回路２０では、スイッチＳ２４が第７スイッチの一例である。
【0096】
スイッチＳ３３は、キャパシタＣ１５（第２キャパシタ）の２つの電極の他方とノードＮ１との間に接続されている。具体的には、スイッチＳ３３の一端（第１端）は、キャパシタＣ１５の２つの電極の他方（第４電極）及びキャパシタＣ１６の２つの電極の一方に接続されている。一方、スイッチＳ３３の他端（第２端）は、ノードＮ１に接続されている。つまり、スイッチＳ３３の他端（第２端）は、スイッチＳ３１の他端（第２端）及びスイッチＳ４２の他端（第２端）に接続されている。なお、スイッチトキャパシタ回路２０では、スイッチＳ３３が第８スイッチの一例である。
【0097】
スイッチＳ３４は、キャパシタＣ１５（第２キャパシタ）の２つの電極の他方（第４電極）とノードＮ２との間に接続されている。具体的には、スイッチＳ３４の一端（第１端）は、キャパシタＣ１５の２つの電極の他方（第４電極）及びキャパシタＣ１６の２つの電極の一方に接続されている。一方、スイッチＳ３４の他端（第２端）は、ノードＮ２に接続されている。つまり、スイッチＳ３４の他端（第２端）は、スイッチＳ２１の他端（第２端）、スイッチＳ３２の他端（第２端）及びスイッチＳ２３の他端（第２端）に接続されている。なお、スイッチトキャパシタ回路２０では、スイッチＳ３４が第６スイッチの一例である。
【0098】
スイッチＳ４３は、キャパシタＣ１６の２つの電極の他方とグランドとの間に接続されている。具体的には、スイッチＳ４３の一端（第１端）は、キャパシタＣ１６の２つの電極の他方に接続されている。一方、スイッチＳ４３の他端（第２端）は、グランドに接続されている。
【0099】
スイッチＳ４４は、キャパシタＣ１６の２つの電極の他方とノードＮ１との間に接続されている。具体的には、スイッチＳ４４の一端（第１端）は、キャパシタＣ１６の２つの電極の他方に接続されている。一方、スイッチＳ４４の他端（第２端）は、ノードＮ１に接続されている。つまり、スイッチＳ４４の他端（第２端）は、スイッチＳ３１の他端（第２端）、スイッチＳ４２の他端（第２端）及びスイッチＳ３３の他端（第２端）に接続される。
【0100】
スイッチＳ１２，Ｓ１３，Ｓ２２，Ｓ２３，Ｓ３２，Ｓ３３，Ｓ４２，Ｓ４３を含む第１セットのスイッチと、スイッチＳ１１，Ｓ１４，Ｓ２１，Ｓ２４，Ｓ３１，Ｓ３４，Ｓ４１，Ｓ４４を含む第２セットのスイッチとは、相補的にオン及びオフが切り替えられる。具体的には、第１フェーズでは、第１セットのスイッチがオンにされ、第２セットのスイッチがオフにされる。逆に、第２フェーズでは、第１セットのスイッチがオフにされ、第２セットのスイッチがオンにされる。
【0101】
例えば、第１フェーズ及び第２フェーズに一方において、キャパシタＣ１１～Ｃ１３からキャパシタＣ２１～Ｃ２４への充電が実行され、第１フェーズ及び第２フェーズの他方において、キャパシタＣ１４～Ｃ１６からキャパシタＣ２１～Ｃ２４への充電が実行される。つまり、キャパシタＣ２１～Ｃ２４には、常にキャパシタＣ１１～Ｃ１３又はキャパシタＣ１４～Ｃ１６から充電されるので、ノードＮ１～Ｎ４から出力スイッチ回路３０へ高速で電流が流れても、ノードＮ１～Ｎ４には高速で電荷が補充されるので、ノードＮ１～Ｎ４の電位変動を抑制できる。
【0102】
上記のように動作することで、スイッチトキャパシタ回路２０は、キャパシタＣ２１～Ｃ２４のそれぞれの両端でほぼ等しい電圧を維持することができる。具体的には、４つのノードＮ１～Ｎ４において、Ｖ１：Ｖ２：Ｖ３：Ｖ４＝１：２：３：４を満たす電圧Ｖ１～Ｖ４（グランド電位に対する電圧）が維持される。電圧Ｖ１～Ｖ４の電圧レベルは、スイッチトキャパシタ回路２０によって出力スイッチ回路３０に供給される複数の離散的な電圧レベルに対応する。
【0103】
なお、電圧比Ｖ１：Ｖ２：Ｖ３：Ｖ４は、１：２：３：４に限定されない。例えば、電圧比Ｖ１：Ｖ２：Ｖ３：Ｖ４は、１：２：４：８であってもよい。
【0104】
（２．６）出力スイッチ回路
出力スイッチ回路３０は、図６に示すように、複数（図６の例では４つ）の入力端子１３１～１３４と、複数（図６の例では４つ）のスイッチＳ５１～Ｓ５４と、出力端子１３０と、制御端子１３５と、を備える。
出力スイッチ回路３０は、図６に示すように、複数（図６の例では４つ）の入力端子１３１～１３４と、複数（図６の例では４つ）のスイッチＳ５１～Ｓ５４と、出力端子１３０と、制御端子１３５と、を備える。
【0105】
出力端子１３０は、フィルタ回路４０に接続されている。出力端子１３０は、フィルタ回路４０を介してパワーアンプ２に、電圧Ｖ１～Ｖ４の中から選択された電圧を電源電圧Ｖｃｃとして供給するための端子である。
【0106】
複数の入力端子１３１～１３４は、スイッチトキャパシタ回路２０のノードＮ４～Ｎ１にそれぞれ接続されている。複数の入力端子１３１～１３４は、スイッチトキャパシタ回路２０から電圧Ｖ４～Ｖ１を受けるための端子である。
【0107】
制御端子１３５は、デジタル制御回路６０からの制御信号Ｓｇ３の入力端子である。制御信号Ｓｇ３は、出力スイッチ回路３０に含まれる複数のスイッチＳ５１～Ｓ５４のオン／オフを制御するための信号である。出力スイッチ回路３０は、制御信号Ｓｇ３に基づいて、複数のスイッチＳ５１～Ｓ５４のオン／オフを制御する。
【0108】
スイッチＳ５１は、入力端子１３１と出力端子１３０との間に接続されている。具体的には、スイッチＳ５１は、入力端子１３１に接続されている第１端子と、出力端子１３０に接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ５１は、オン／オフを切り替えることで、入力端子１３１と出力端子１３０との接続及び非接続を切り替える。
【0109】
スイッチＳ５２は、入力端子１３２と出力端子１３０との間に接続されている。具体的には、スイッチＳ５２は、入力端子１３２に接続されている第１端子と、出力端子１３０に接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ５２は、オン／オフを切り替えることで、入力端子１３２と出力端子１３０との接続及び非接続を切り替える。なお、出力スイッチ回路３０では、スイッチＳ５２が第１０スイッチの一例である。
【0110】
スイッチＳ５３は、入力端子１３３と出力端子１３０との間に接続されている。具体的には、スイッチＳ５３は、入力端子１３３に接続されている第１端子と、出力端子１３０に接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ５３は、オン／オフを切り替えることで、入力端子１３３と出力端子１３０との接続及び非接続を切り替える。なお、出力スイッチ回路３０では、スイッチＳ５３が第９スイッチの一例である。
【0111】
スイッチＳ５４は、入力端子１３４と出力端子１３０との間に接続されている。具体的には、スイッチＳ５４は、入力端子１３４に接続されている第１端子と、出力端子１３０に接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ５４は、オン／オフを切り替えることで、入力端子１３４と出力端子１３０との接続及び非接続を切り替える。
【0112】
複数のスイッチＳ５１～Ｓ５４は排他的にオンになるように制御される。つまり、スイッチＳ５１～Ｓ５４のいずれかのみがオンにされ、スイッチＳ５１～Ｓ５４の残りがオフにされる。これにより、出力スイッチ回路３０は、電圧Ｖ１～Ｖ４の中から選択された１つの電圧を出力することができる。
【0113】
出力スイッチ回路３０は、上記の構成を有することにより、エンベロープ信号に対応するデジタル制御信号が制御端子１３５から入力され、制御端子１３５から入力されたデジタル制御信号に基づいて、複数のスイッチＳ５１～Ｓ５４のオンオフを制御して、スイッチトキャパシタ回路２０で生成される複数の電圧Ｖ１～Ｖ４のうちの少なくとも１つを選択する。出力スイッチ回路３０は、選択された電圧を出力する。
【0114】
出力スイッチ回路３０の出力電圧の波形は複数の離散的電圧のみを含む矩形波ではない場合もある。具体的には、出力スイッチ回路３０の出力電圧の波形は、相対的に低い電圧レベルの離散的電圧から相対的に高い電圧レベルの離散的電圧に遷移するときにオーバーシュート電圧（スパイク状の電圧）が発生して矩形波から歪んだ波形となる。また、出力スイッチ回路３０の出力電圧の波形は、相対的に高い電圧レベルの離散的電圧から相対的に低い電圧レベルの離散的電圧に遷移するときにアンダーシュート電圧（スパイク状の電圧）が発生して矩形波から歪んだ波形となる。上記のような出力スイッチ回路３０の出力電圧の波形の歪は、ノイズの原因となる。スパイク状の電圧の振幅は、電圧変化率（ｄＶ／ｄｔ）の絶対値が大きいほど大きくなる。
【0115】
（２．７）バンドセレクトスイッチ回路
バンドセレクトスイッチ回路５０は、図６に示すように、共通端子１５０と、複数（図６の例では４つ）のスイッチＳ８１～Ｓ８４と、複数（図６の例では４つ）の選択端子１５１～１５４と、制御端子１５５と、を備える。
バンドセレクトスイッチ回路５０は、図６に示すように、共通端子１５０と、複数（図６の例では４つ）のスイッチＳ８１～Ｓ８４と、複数（図６の例では４つ）の選択端子１５１～１５４と、制御端子１５５と、を備える。
【0116】
バンドセレクトスイッチ回路５０の共通端子１５０は、出力スイッチ回路３０の出力端子１３０に接続されている。複数の選択端子１５１～１５４には、例えば、互いに異なる通信バンドに対応した複数のパワーアンプがそれぞれ接続される。図６に示す例では、複数の選択端子１５１～１５４のうち１つの選択端子１５１にフィルタ回路４０を介してパワーアンプ２が接続される。
【0117】
制御端子１５５は、制御信号Ｓｇ４の入力端子である。つまり、制御端子１５５は、複数の通信バンドのうちの１つを示す制御信号Ｓｇ４を受けるための端子である。バンドセレクトスイッチ回路５０は、制御信号Ｓｇ４が示す通信バンドに対応するパワーアンプが出力スイッチ回路３０に接続されるように、複数のスイッチＳ８１～Ｓ８４のオン／オフを制御する。
【0118】
スイッチＳ８１は、共通端子１５０と選択端子１５１との間に接続されている。具体的には、スイッチＳ８１は、共通端子１５０に接続されている第１端子と、選択端子１５１に接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ８１は、オン／オフを切り替えることで、共通端子１５０と選択端子１５１との接続及び非接続を切り替える。
【0119】
スイッチＳ８２は、共通端子１５０と選択端子１５２との間に接続されている。具体的には、スイッチＳ８２は、共通端子１５０に接続されている第１端子と、選択端子１５２に接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ８２は、オン／オフを切り替えることで、共通端子１５０と選択端子１５２との接続及び非接続を切り替える。
【0120】
スイッチＳ８３は、共通端子１５０と選択端子１５３との間に接続されている。具体的には、スイッチＳ８３は、共通端子１５０に接続されている第１端子と、選択端子１５３に接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ８３は、オン／オフを切り替えることで、共通端子１５０と選択端子１５３との接続及び非接続を切り替える。
【0121】
スイッチＳ８４は、共通端子１５０と選択端子１５４との間に接続されている。具体的には、スイッチＳ８４は、共通端子１５０に接続されている第１端子と、選択端子１５４に接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ８４は、オン／オフを切り替えることで、共通端子１５０と選択端子１５４との接続及び非接続を切り替える。
【0122】
図６の例では、複数のスイッチＳ８１～Ｓ８４は排他的にオンになるように制御される。つまり、スイッチＳ８１～Ｓ８４のいずれか１つのみがオンにされ、スイッチＳ８１～Ｓ８４の残りがオフにされる。
【0123】
（２．８）フィルタ回路
フィルタ回路４０は、図６に示すように、入力端子１４１と、出力端子１４２と、複数の機能素子を有する。複数の機能素子は、複数（図６の例では３つ）のインダクタＬ０，Ｌ１，Ｌ２及び複数（図６の例では２つ）のキャパシタＣ１，Ｃ２を含む。
フィルタ回路４０は、図６に示すように、入力端子１４１と、出力端子１４２と、複数の機能素子を有する。複数の機能素子は、複数（図６の例では３つ）のインダクタＬ０，Ｌ１，Ｌ２及び複数（図６の例では２つ）のキャパシタＣ１，Ｃ２を含む。
【0124】
入力端子１４１は、出力スイッチ回路３０で選択された電圧の入力端子である。つまり、入力端子１４１は、複数の電圧Ｖ１～Ｖ４の中から選択された電圧を受けるための端子である。なお、図６の例では、入力端子１４１は、バンドセレクトスイッチ回路５０を介して出力スイッチ回路３０の出力端子１３０に接続されている。
【0125】
出力端子１４２は、フィルタ回路４０によってフィルタリングされた電圧が出力される端子である。フィルタ回路４０の出力端子１４２から出力される電圧は、パワーアンプ２に供給される電源電圧Ｖｃｃである。
【0126】
インダクタＬ０は、入力端子１４１と出力端子１４２との間に接続されている。より具体的には、インダクタＬ０の一端（第１端）は、入力端子１４１に接続され、インダクタＬ０の他端（第２端）は、出力端子１４２に接続されている。
【0127】
インダクタＬ１及びキャパシタＣ１は、インダクタＬ０の一端とグランドとの間で直列接続されている。より具体的には、インダクタＬ１の一端（第１端）は、インダクタＬ０の一端（第１端）に接続され、インダクタＬ１の他端（第２端）は、キャパシタＣ１の２つの電極の一方に接続され、キャパシタＣ１の２つの電極の他方は、グランドに接続されている。つまり、フィルタ回路４０は、インダクタＬ１（以下、第１インダクタＬ１ともいう）及びキャパシタＣ１（以下、第１キャパシタＣ１ともいう）を含む第１ＬＣ直列回路４１（図２参照）を有している。
【0128】
インダクタＬ２及びキャパシタＣ２は、インダクタＬ０の他端とグランドとの間で直列接続されている。より具体的には、インダクタＬ２の一端（第１端）は、インダクタＬ０の他端（第２端）に接続され、インダクタＬ２の他端（第２端）は、キャパシタＣ２の２つの電極の一方に接続され、キャパシタＣ２の２つの電極の他方は、グランドに接続されている。つまり、フィルタ回路４０は、インダクタＬ２（以下、第２インダクタＬ２ともいう）及びキャパシタＣ２（以下、第２キャパシタＣ２ともいう）を含む第２ＬＣ直列回路４２（図２参照）を有している。
【0129】
フィルタ回路４０は、ローパスフィルタを構成している。これにより、フィルタ回路４０は、電源電圧Ｖｃｃに含まれる高周波成分を低減することができる。例えば、所定バンドが周波数分割複信（ＦＤＤ：Frequency Division Duplex）用の周波数バンドである場合、フィルタ回路４０は、所定バンドのダウンリンク動作バンドの成分を低減するように構成される。
【0130】
フィルタ回路４０のフィルタ特性は、２つの減衰極を有する。２つの減衰極の一方の減衰極の周波数は、第１ＬＣ直列回路の第１インダクタＬ１及び第１キャパシタＣ１それぞれの回路定数によって決まる。また、２つの減衰極の他方の減衰極の周波数は、第２ＬＣ直列回路の第２インダクタＬ２及び第２キャパシタＣ２それぞれの回路定数によって決まる。
【0131】
フィルタ回路４０は、出力スイッチ回路３０から出力された出力電圧のスパイク状の電圧の振幅を低減させる。つまり、電源回路１は、フィルタ回路４０を備えることにより、出力スイッチ回路３０から出力された出力電圧の波形歪を低減させることができるので、上記出力電圧の高周波成分を低減させることができる。これにより、電源回路１では、電源電圧Ｖｃｃに含まれるノイズを低減させることができるので、電源回路１からパワーアンプ２に入るノイズを低減させることができる。
【0132】
（２．９）デジタル制御回路
デジタル制御回路６０は、図７に示すように、第１コントローラ６１と、第２コントローラ６２と、２つのキャパシタＣ８１，Ｃ８２と、４つの制御端子６０１～６０４と、を備える。デジタル制御回路６０の４つの制御端子６０１～６０４は、高周波システム２００の備える４つの第２制御端子Ｔ５（図４参照）に一対一に接続される。したがって、デジタル制御回路６０の４つの制御端子６０１～６０４は、通信装置７のＲＦ信号処理回路５１（図４参照）に接続される。
デジタル制御回路６０は、図７に示すように、第１コントローラ６１と、第２コントローラ６２と、２つのキャパシタＣ８１，Ｃ８２と、４つの制御端子６０１～６０４と、を備える。デジタル制御回路６０の４つの制御端子６０１～６０４は、高周波システム２００の備える４つの第２制御端子Ｔ５（図４参照）に一対一に接続される。したがって、デジタル制御回路６０の４つの制御端子６０１～６０４は、通信装置７のＲＦ信号処理回路５１（図４参照）に接続される。
【0133】
第１コントローラ６１は、ＲＦ信号処理回路５１から制御端子６０１，６０２を介してソース同期方式のデジタル制御信号を受信し、上記デジタル制御信号を処理して制御信号Ｓｇ１及び制御信号Ｓｇ２を生成する。
【0134】
第１コントローラ６１では、プリレギュレータ回路１０及びスイッチトキャパシタ回路２０のためのデジタル制御信号として１セットのクロック信号Ｓｇ７及びデータ信号Ｓｇ８が用いられている。クロック信号Ｓｇ７は、制御端子６０１を介して第１コントローラ６１に入力される。データ信号Ｓｇ８は、制御端子６０２を介して第１コントローラ６１に入力される。
【0135】
第２コントローラ６２は、ＲＦ信号処理回路５１から制御端子６０３，６０４を介して受信したデジタル制御信号であるデジタル制御論理信号ＤＣＬ１，ＤＣＬ２を処理して制御信号Ｓｇ３を生成する。デジタル制御論理信号ＤＣＬ１，ＤＣＬ２は、エンベロープ信号に対応している。
【0136】
デジタル制御論理信号ＤＣＬ１，ＤＣＬ２の各々は、１ビット信号である。電圧Ｖ１～Ｖ４の各々は、２つの１ビット信号の組み合わせによって表される。例えば、Ｖ１，Ｖ２，Ｖ３，Ｖ４は、「００」，「０１」，「１０」，「１１」によってそれぞれ表される。電圧レベルの表現には、グレイコード（Gray code）が用いられてもよい。なお、上記の場合には、出力スイッチ回路３０の制御に２つのデジタル制御論理信号が用いられているが、デジタル制御論理信号の数は、２つに限定されない。例えば、出力スイッチ回路３０が選択可能な電圧レベルの数に応じて１つ又は３つ以上の任意の数のデジタル制御論理信号が用いられてもよい。また、出力スイッチ回路３０の制御に用いられるデジタル制御信号は、デジタル制御論理信号に限定されない。
【0137】
キャパシタＣ８１は、第１コントローラ６１とグランドとの間に接続されている。例えば、キャパシタＣ８１は、第１コントローラ６１に電力を供給する電源ラインとグランドとの間に接続され、バイパスキャパシタとして機能する。キャパシタＣ８２は、第２コントローラ６２とグランドとの間に接続されている。例えば、キャパシタＣ８２は、第２コントローラ６２に電力を供給する電源ラインとグランドとの間に接続され、バイパスキャパシタとして機能する。
【0138】
（３）トラッカモジュールの構造
実施形態１に係るトラッカモジュール１００は、図１～図３に示すように、第２基板９と、ＩＣチップ８０と、スイッチトキャパシタ回路２０の複数（図６の例では１０個）のキャパシタＣ１１～Ｃ１６，Ｃ２１～Ｃ２４と、プリレギュレータ回路１０の複数（図６では４つ）のキャパシタＣ６１～Ｃ６４と、フィルタ回路４０のインダクタＬ０～Ｌ２及びキャパシタＣ１，Ｃ２と、複数の外部接続端子１６０と、を備える。また、実施形態１に係るトラッカモジュール１００は、樹脂層９４と、シールド電極層９５と、を更に備える。実施形態１に係るトラッカモジュール１００は、電源回路１の回路構成からパワーインダクタＬ７１を除いた回路構成を有する。つまり、トラッカモジュール１００は、パワーインダクタＬ７１を備えていない。なお、図１では、樹脂層９４及びシールド電極層９５の図示を省略してある。
実施形態１に係るトラッカモジュール１００は、図１～図３に示すように、第２基板９と、ＩＣチップ８０と、スイッチトキャパシタ回路２０の複数（図６の例では１０個）のキャパシタＣ１１～Ｃ１６，Ｃ２１～Ｃ２４と、プリレギュレータ回路１０の複数（図６では４つ）のキャパシタＣ６１～Ｃ６４と、フィルタ回路４０のインダクタＬ０～Ｌ２及びキャパシタＣ１，Ｃ２と、複数の外部接続端子１６０と、を備える。また、実施形態１に係るトラッカモジュール１００は、樹脂層９４と、シールド電極層９５と、を更に備える。実施形態１に係るトラッカモジュール１００は、電源回路１の回路構成からパワーインダクタＬ７１を除いた回路構成を有する。つまり、トラッカモジュール１００は、パワーインダクタＬ７１を備えていない。なお、図１では、樹脂層９４及びシールド電極層９５の図示を省略してある。
【0139】
（３．１）第２基板
第２基板９は、図１及び図３に示すように、第２基板９の厚さ方向Ｄ０において互いに対向する第１主面９１及び第２主面９２を有する。ここにおいて、「対向する」とは物理的ではなく幾何学的に対向することを意味する。第２基板９の厚さ方向Ｄ０からの平面視で、第２基板９は、凹部を有する。第２基板９の厚さ方向Ｄ０からの平面視で、第２基板９は、例えば、Ｌ字型である。
第２基板９は、図１及び図３に示すように、第２基板９の厚さ方向Ｄ０において互いに対向する第１主面９１及び第２主面９２を有する。ここにおいて、「対向する」とは物理的ではなく幾何学的に対向することを意味する。第２基板９の厚さ方向Ｄ０からの平面視で、第２基板９は、凹部を有する。第２基板９の厚さ方向Ｄ０からの平面視で、第２基板９は、例えば、Ｌ字型である。
【0140】
トラッカモジュール１００における第２基板９の外縁９３は、第１辺９３１と、第２辺９３２と、第３辺９３３と、第４辺９３４と、第５辺９３５と、第６辺９３６と、を含む。第１辺９３１、第２辺９３２、第３辺９３３、第４辺９３４、第５辺９３５及び第６辺９３６は、第１辺９３１、第２辺９３２、第３辺９３３、第６辺９３６、第５辺９３５、及び第４辺９３４の順に並んでいる。第１辺９３１と第３辺９３３とは互いに平行であり、第１辺９３１は第３辺９３３よりも長い。また、第２辺９３２と第４辺９３４とは互いに平行であり、第２辺９３２は第４辺９３４よりも長い。また、第１辺９３１と第５辺９３５とは互いに平行である。また、第２辺９３２と第６辺９３６とは互いに平行である。第５辺９３５及び第６辺９３６は、凹部に面している。
【0141】
第２基板９は、例えば、複数の誘電体層及び複数の導電層（図示せず）が積層された多層基板である。各導電層の材料は、例えば、銅である。複数の導電層は、グランド層を含む。第２基板９のグランド層は、複数の外部接続端子１６０に含まれる少なくとも１つの外部グランド端子と、第２基板９の有するビア導体等を介して電気的に接続されている。
【0142】
第２基板９は、例えば、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板である。なお、第２基板９は、ＬＴＣＣ基板に限らず、例えば、プリント配線板、ＨＴＣＣ（High Temperature Co-fired Ceramics）基板、樹脂多層基板又は部品内蔵基板であってもよい。
【0143】
（３．２）ＩＣチップ
ＩＣチップ８０は、図１～図３に示すように、第２基板９に配置されている。「ＩＣチップ８０が、第２基板９に配置されている」とは、ＩＣチップ８０が第２基板９に機械的に接続されていることと、ＩＣチップ８０が第２基板９と電気的に接続されていることと、を含む。ＩＣチップ８０は、第２基板９の第１主面９１に配置されている。ＩＣチップ８０は、例えば、シリコン基板を備えるＳｉ系ＩＣチップである。Ｓｉ系ＩＣチップは、シリコン基板の代わりにＳＯＩ（Silicon on Insulator）基板を備えてもよい。ＩＣチップ８０は、Ｓｉ系ＩＣチップに限らず、例えば、ＧａＡｓ系ＩＣチップ、ＳｉＧｅ系ＩＣチップ又はＧａＮ系ＩＣチップであってもよい。
ＩＣチップ８０は、図１～図３に示すように、第２基板９に配置されている。「ＩＣチップ８０が、第２基板９に配置されている」とは、ＩＣチップ８０が第２基板９に機械的に接続されていることと、ＩＣチップ８０が第２基板９と電気的に接続されていることと、を含む。ＩＣチップ８０は、第２基板９の第１主面９１に配置されている。ＩＣチップ８０は、例えば、シリコン基板を備えるＳｉ系ＩＣチップである。Ｓｉ系ＩＣチップは、シリコン基板の代わりにＳＯＩ（Silicon on Insulator）基板を備えてもよい。ＩＣチップ８０は、Ｓｉ系ＩＣチップに限らず、例えば、ＧａＡｓ系ＩＣチップ、ＳｉＧｅ系ＩＣチップ又はＧａＮ系ＩＣチップであってもよい。
【0144】
ＩＣチップ８０の外縁８００は、第２基板９の厚さ方向Ｄ０からの平面視で、矩形状である。ＩＣチップ８０の外縁８００は、第１辺８０１と、第２辺８０２と、第３辺８０３と、第４辺８０４と、を含む。第１辺８０１、第２辺８０２、第３辺８０３及び第４辺８０４は、第１辺８０１、第２辺８０２、第３辺８０３及び第４辺８０４の順に並んでいる。外縁８００では、第１辺８０１と第３辺８０３とが互いに平行であり、第２辺８０２と第４辺８０４とが互いに平行である。
【0145】
ＩＣチップ８０は、図１に示すように、ＰＲスイッチ部（第１スイッチ部）１０１と、ＳＣスイッチ部（第２スイッチ部）１０２と、ＳＭスイッチ部（第３スイッチ部）１０３と、ＢＳスイッチ部（第４スイッチ部）１０４と、デジタル制御部１０５と、複数の入出力電極８１と、を有する。
【0146】
ＰＲスイッチ部１０１は、プリレギュレータ回路１０の複数のスイッチＳ６１～Ｓ６３，Ｓ７１，Ｓ７２（図６参照）を含む。ＩＣチップ８０では、ＰＲスイッチ部１０１は、第１辺８０１に沿って配置されている。
【0147】
ＳＣスイッチ部１０２は、スイッチトキャパシタ回路２０の複数のスイッチＳ１１，Ｓ１２，Ｓ２１，Ｓ２２，Ｓ３１，Ｓ３２，Ｓ４１，Ｓ４２（図６参照）を含む。具体的には、ＳＣスイッチ部１０２は、複数のスイッチＳ１２，Ｓ１１，Ｓ２２，Ｓ２１，Ｓ３２，Ｓ３１，Ｓ４２，Ｓ４１が、この順に接続されている直列回路を含む。また、ＳＣスイッチ部１０２は、スイッチトキャパシタ回路２０の複数のスイッチＳ１３，Ｓ１４，Ｓ２３，Ｓ２４，Ｓ３３，Ｓ３４，Ｓ４３，Ｓ４４（図６参照）を含む。具体的には、ＳＣスイッチ部１０２は、複数のスイッチＳ１４，Ｓ１３，Ｓ２４，Ｓ２３，Ｓ３４，Ｓ３３，Ｓ４４，Ｓ４３が、この順に接続されている直列回路を含む。ＩＣチップ８０では、ＳＣスイッチ部１０２は、第２辺８０２に沿って配置されている。
【0148】
ＳＭスイッチ部１０３は、出力スイッチ回路３０の複数のスイッチＳ５１～Ｓ５４（図６参照）を含む。ＩＣチップ８０では、ＳＣスイッチ部１０２がＳＭスイッチ部１０３に隣接するように配置されている。
【0149】
ＢＳスイッチ部１０４は、バンドセレクトスイッチ回路５０に含まれる複数のスイッチＳ８１～Ｓ８４（図６参照）を含む。ＩＣチップ８０では、ＢＳスイッチ部１０４は、ＳＭスイッチ部１０３と隣接するように配置されている。ＢＳスイッチ部１０４がＳＭスイッチ部１０３と隣接するように配置されているとは、ＩＣチップ８０の平面視において、ＢＳスイッチ部１０４とＳＭスイッチ部１０３との間に、ＰＲスイッチ部１０１及びＳＣスイッチ部１０２のいずれもなく、ＢＳスイッチ部１０４とＳＭスイッチ部１０３が配置されていることを意味する。また、ＩＣチップ８０では、ＢＳスイッチ部１０４は、第４辺８０４に沿って配置されている。
【0150】
デジタル制御部１０５は、デジタル制御回路６０の第１コントローラ６１及び第２コントローラ６２（図７参照）を含む。デジタル制御部１０５は、第２基板９の厚さ方向Ｄ０からの平面視で、ＩＣチップ８０の中央部に配置されており、ＰＲスイッチ部１０１とＳＣスイッチ部１０２とＳＭスイッチ部１０３とＢＳスイッチ部１０４とによって囲まれている。
【0151】
ＩＣチップ８０において、複数のスイッチＳ１１～Ｓ１４，Ｓ２１～Ｓ２４，Ｓ３１～Ｓ３４，Ｓ４１～Ｓ４４，Ｓ５１～Ｓ５４，Ｓ６１～Ｓ６３，Ｓ７１，Ｓ７２，Ｓ８１～Ｓ８４の各々は、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。
【0152】
（３．３）スイッチトキャパシタ回路の複数のキャパシタ及びプリレギュレータ回路の複数のキャパシタ
図１に示すように、スイッチトキャパシタ回路２０の複数（図６の例では１０個）のキャパシタＣ１１～Ｃ１６，Ｃ２１～Ｃ２４及びプリレギュレータ回路１０の複数（図６の例では４つ）のキャパシタＣ６１～Ｃ６４は、第２基板９に配置されている。より具体的には、複数のキャパシタＣ１１～Ｃ１６，Ｃ２１～Ｃ２４及び複数のキャパシタＣ６１～Ｃ６４は、第２基板９の第１主面９１に配置されている。複数のキャパシタＣ１１～Ｃ１６，Ｃ２１～Ｃ２４及び複数のキャパシタＣ６１～Ｃ６４の各々は、チップキャパシタである。つまり、複数のキャパシタＣ１１～Ｃ１６，Ｃ２１～Ｃ２４及び複数のキャパシタＣ６１～Ｃ６４の各々は、表面実装型のキャパシタである。
図１に示すように、スイッチトキャパシタ回路２０の複数（図６の例では１０個）のキャパシタＣ１１～Ｃ１６，Ｃ２１～Ｃ２４及びプリレギュレータ回路１０の複数（図６の例では４つ）のキャパシタＣ６１～Ｃ６４は、第２基板９に配置されている。より具体的には、複数のキャパシタＣ１１～Ｃ１６，Ｃ２１～Ｃ２４及び複数のキャパシタＣ６１～Ｃ６４は、第２基板９の第１主面９１に配置されている。複数のキャパシタＣ１１～Ｃ１６，Ｃ２１～Ｃ２４及び複数のキャパシタＣ６１～Ｃ６４の各々は、チップキャパシタである。つまり、複数のキャパシタＣ１１～Ｃ１６，Ｃ２１～Ｃ２４及び複数のキャパシタＣ６１～Ｃ６４の各々は、表面実装型のキャパシタである。
【0153】
プリレギュレータ回路１０において入力端子１１０とインダクタ接続端子１１５との間に接続されるキャパシタは、第２基板９の第１主面９１のＰＲ容量部９０１に配置されている。また、プリレギュレータ回路１０において、インダクタ接続端子１１６と出力端子１１１～１１４の間に接続されるキャパシタＣ６１～Ｃ６４は、第２基板９の第１主面９１のＰＲ容量部９０２に配置されている。すなわち、プリレギュレータ回路１０に含まれる複数のキャパシタＣ６１～Ｃ６４は、ＩＣチップ８０の第２辺８０２に沿って配置されている。より詳細には、プリレギュレータ回路１０に含まれる複数のキャパシタＣ６１～Ｃ６４は、ＩＣチップ８０に含まれるＰＲスイッチ部１０１と隣接している。
【0154】
また、スイッチトキャパシタ回路２０に含まれる複数のキャパシタＣ１１～Ｃ１６及びＣ２１～Ｃ２４は、第２基板９の第１主面９１のＳＣ容量部９０３に配置されている。すなわち、スイッチトキャパシタ回路２０に含まれる複数のキャパシタＣ１１～Ｃ１６及びＣ２１～Ｃ２４は、ＩＣチップ８０の第２辺８０２に沿って配置されている。より詳細には、スイッチトキャパシタ回路２０に含まれる複数のキャパシタＣ１１～Ｃ１６及びＣ２１～Ｃ２４は、ＩＣチップ８０に含まれるＳＣスイッチ部１０２と隣接している。
【0155】
（３．４）フィルタ回路のインダクタ及びキャパシタ
図１に示すように、フィルタ回路４０に含まれる複数（図６の例では３個）のインダクタＬ０～Ｌ２及び１以上（図６の例では２個）のキャパシタＣ１～Ｃ２は、第２基板９に配置されている。より具体的には、複数のインダクタＬ０～Ｌ２及び１以上のキャパシタＣ１～Ｃ２は、第２基板９の第１主面９１に配置されている。複数のインダクタＬ０～Ｌ２の各々は、チップインダクタである。つまり、複数のインダクタＬ０～Ｌ２の各々は、表面実装型のインダクタである。また、１以上のキャパシタＣ１～Ｃ２の各々は、チップキャパシタである。つまり、１以上のキャパシタＣ１～Ｃ２の各々は、表面実装型のキャパシタである。
図１に示すように、フィルタ回路４０に含まれる複数（図６の例では３個）のインダクタＬ０～Ｌ２及び１以上（図６の例では２個）のキャパシタＣ１～Ｃ２は、第２基板９に配置されている。より具体的には、複数のインダクタＬ０～Ｌ２及び１以上のキャパシタＣ１～Ｃ２は、第２基板９の第１主面９１に配置されている。複数のインダクタＬ０～Ｌ２の各々は、チップインダクタである。つまり、複数のインダクタＬ０～Ｌ２の各々は、表面実装型のインダクタである。また、１以上のキャパシタＣ１～Ｃ２の各々は、チップキャパシタである。つまり、１以上のキャパシタＣ１～Ｃ２の各々は、表面実装型のキャパシタである。
【0156】
フィルタ回路４０に含まれる複数のインダクタＬ０～Ｌ２及び１以上のキャパシタＣ１～Ｃ２は、第２基板９のフィルタ回路部９０４に配置されている。すなわち、フィルタ回路４０に含まれる複数のインダクタＬ０～Ｌ２及び１以上のキャパシタＣ１～Ｃ２は、ＩＣチップの第４辺８０４に沿って配置されている。より詳細には、フィルタ回路４０に含まれるインダクタＬ０は、ＩＣチップのＢＳスイッチ部１０４と隣接している。
【0157】
（３．５）入出力電極
複数の入出力電極８１は、図３に示すように、第２基板９に形成された配線部又はビア導体部等を介して、第２基板９の第１主面９１に配置されているＩＣチップ８０以外の回路部品又は第２基板９の第２主面９２に配置されている複数の外部接続端子１６０等に電気的に接続されている。
複数の入出力電極８１は、図３に示すように、第２基板９に形成された配線部又はビア導体部等を介して、第２基板９の第１主面９１に配置されているＩＣチップ８０以外の回路部品又は第２基板９の第２主面９２に配置されている複数の外部接続端子１６０等に電気的に接続されている。
【0158】
（３．６）外部接続端子
図３に示す複数の外部接続端子１６０は、入力端子１６１（図４参照）と、複数（４つ）の入力制御端子１６５（図４では１つのみ図示）と、出力端子１６４（図４参照）と、グランド端子（図示せず）と、を含む。入力端子１６１は、プリレギュレータ回路１０の入力端子１１０に接続されている。入力端子１６１は、高周波システム２００の備える電源接続端子Ｔ４を介して直流電源７０に接続される端子である。つまり、プリレギュレータ回路１０の入力端子１１０は、入力端子１６１を介して直流電源７０に接続される。４つの入力制御端子１６５は、４つの第２制御端子Ｔ５に接続される端子である。４つの入力制御端子１６５は、デジタル制御回路６０の制御端子６０１～６０４に接続されている。出力端子１６４は、フィルタ回路４０の出力端子１４２に接続されている。出力端子１６４は、電源電圧Ｖｃｃが出力される端子であり、パワーアンプ２の電源端子に接続される。複数のグランド端子は、グランド電位が与えられる端子である。
図３に示す複数の外部接続端子１６０は、入力端子１６１（図４参照）と、複数（４つ）の入力制御端子１６５（図４では１つのみ図示）と、出力端子１６４（図４参照）と、グランド端子（図示せず）と、を含む。入力端子１６１は、プリレギュレータ回路１０の入力端子１１０に接続されている。入力端子１６１は、高周波システム２００の備える電源接続端子Ｔ４を介して直流電源７０に接続される端子である。つまり、プリレギュレータ回路１０の入力端子１１０は、入力端子１６１を介して直流電源７０に接続される。４つの入力制御端子１６５は、４つの第２制御端子Ｔ５に接続される端子である。４つの入力制御端子１６５は、デジタル制御回路６０の制御端子６０１～６０４に接続されている。出力端子１６４は、フィルタ回路４０の出力端子１４２に接続されている。出力端子１６４は、電源電圧Ｖｃｃが出力される端子であり、パワーアンプ２の電源端子に接続される。複数のグランド端子は、グランド電位が与えられる端子である。
【0159】
（３．７）樹脂層
樹脂層９４は、図３に示すように、第２基板９の第１主面９１に配置されており、トラッカモジュール１００に含まれる複数の回路部品それぞれの一部及び第２基板９の第１主面９１を覆っている。複数の回路部品は、ＩＣチップ８０と、複数のキャパシタＣ１１～Ｃ１６と、複数のキャパシタＣ２１～Ｃ２４と、複数のキャパシタＣ６１～Ｃ６４と、を含む。樹脂層９４は、樹脂（例えば、エポキシ樹脂）を含む。樹脂層９４は、樹脂の他にフィラーを含んでいてもよい。樹脂層９４は、電気絶縁性を有する。
樹脂層９４は、図３に示すように、第２基板９の第１主面９１に配置されており、トラッカモジュール１００に含まれる複数の回路部品それぞれの一部及び第２基板９の第１主面９１を覆っている。複数の回路部品は、ＩＣチップ８０と、複数のキャパシタＣ１１～Ｃ１６と、複数のキャパシタＣ２１～Ｃ２４と、複数のキャパシタＣ６１～Ｃ６４と、を含む。樹脂層９４は、樹脂（例えば、エポキシ樹脂）を含む。樹脂層９４は、樹脂の他にフィラーを含んでいてもよい。樹脂層９４は、電気絶縁性を有する。
【0160】
（３．８）シールド電極層
シールド電極層９５は、図３に示すように、樹脂層９４と第２基板９とを覆っている。より詳細には、シールド電極層９５は、樹脂層９４の主面９４１及び外周面９４３と、第２基板９の外縁９３と、を覆っている。
シールド電極層９５は、図３に示すように、樹脂層９４と第２基板９とを覆っている。より詳細には、シールド電極層９５は、樹脂層９４の主面９４１及び外周面９４３と、第２基板９の外縁９３と、を覆っている。
【0161】
シールド電極層９５は、導電性を有する。トラッカモジュール１００では、シールド電極層９５は、トラッカモジュール１００の内外の電磁シールドを目的として設けられているシールド層である。シールド電極層９５は、第２基板９の有するグランド層の外周面の少なくとも一部と接触している。これにより、シールド電極層９５の電位をグランド層の電位と同じにすることができる。シールド電極層９５は、複数の金属層が積層された多層構造を有するが、多層構造に限らず、１つの金属層であってもよい。金属層は、１又は複数種の金属を含む。
【0162】
（４）電源供給システムの構造
電源供給システム３００は、第１基板８と、第１基板８に配置されている複数の電子部品と、を備える。第１基板８は、例えば、プリント配線板である。第１基板８は、第１基板８の厚さ方向において互いに対向する第３主面８２及び第４主面８３を有する。複数の電子部品は、トラッカモジュール１００と、パワーインダクタＬ７１と、を含む。
電源供給システム３００は、第１基板８と、第１基板８に配置されている複数の電子部品と、を備える。第１基板８は、例えば、プリント配線板である。第１基板８は、第１基板８の厚さ方向において互いに対向する第３主面８２及び第４主面８３を有する。複数の電子部品は、トラッカモジュール１００と、パワーインダクタＬ７１と、を含む。
【0163】
トラッカモジュール１００は、第１基板８の第３主面８２に配置されている。ここで、第１基板８の厚さ方向は、トラッカモジュール１００の第２基板９の厚さ方向Ｄ０と平行である。以下、第１基板８の厚さ方向を、第１基板８の厚さ方向Ｄ０という。トラッカモジュール１００は、第１基板８を介して、パワーインダクタＬ７１と接続されている。より詳細には、トラッカモジュール１００のインダクタ接続端子１１５はパワーインダクタＬ７１の一端（第１端）と接続されており、トラッカモジュール１００のインダクタ接続端子１１６はパワーインダクタＬ７１の他端（第２端）と接続されている。
【0164】
第１基板８の厚さ方向Ｄ０からの平面視で、トラッカモジュール１００及びパワーインダクタＬ７１は、矩形状の領域Ａ０１の内側に配置されている。領域Ａ０１は、第１領域に相当する。
【0165】
より詳細には、領域Ａ０１は、矩形状の領域Ａ０３と、領域Ａ０２とを含む。第１基板８の厚さ方向Ｄ０からの平面視で、トラッカモジュール１００は、領域Ａ０１の一部である領域Ａ０２内に位置している。トラッカモジュール１００の第２基板９の第５辺９３５及び第６辺９３６は、領域Ａ０１の一部である領域Ａ０３に面している。言い換えると、第１基板８の厚さ方向Ｄ０からの平面視で、第２基板９は凹部を有し、凹部は領域Ａ０３である。
【0166】
また、第１基板８の厚さ方向Ｄ０からの平面視で、パワーインダクタＬ７１は、領域Ａ０１の一部である矩形状の領域Ａ０３内に位置している。領域Ａ０３は、第２領域に相当する。すなわち、第１基板８の厚さ方向Ｄ０からの平面視で、パワーインダクタＬ７１は、第２基板９の凹部に配置されている。ここで、領域Ａ０３は、矩形状の領域Ａ０１の一辺に接している。また、矩形状の領域Ａ０３は、矩形状の領域Ａ０１の４つの頂点のうちの１つを含む。また、領域Ａ０２は、矩形状の領域Ａ０１のうち、矩形状の領域Ａ０１に含まれない全ての部分を含む。
【0167】
第１基板８の厚さ方向Ｄ０からの平面視で、トラッカモジュール１００と、パワーインダクタＬ７１とは、第２基板９の厚さ方向Ｄ０と直交する方向Ｄ１に対向する。ここで、「トラッカモジュール１００と、パワーインダクタＬ７１とが方向Ｄ１に対向する」とは、物理的ではなく幾何学的に対向していることを意味する。より詳細には、トラッカモジュール１００における第２基板９の第５辺９３５は、方向Ｄ１においてパワーインダクタＬ７１と対向する。
【0168】
また、第１基板８の厚さ方向Ｄ０からの平面視で、トラッカモジュール１００と、パワーインダクタＬ７１とは、方向Ｄ２において対向する。方向Ｄ２は、第１基板８の厚さ方向Ｄ０と直交し、かつ、方向Ｄ１と直交する。より詳細には、トラッカモジュール１００における第２基板９の第６辺９３６は、方向Ｄ２においてパワーインダクタＬ７１と対向する。なお、トラッカモジュール１００の第２基板９の外縁９３において、パワーインダクタＬ７１と方向Ｄ１に対向する部分（第５辺９３５）と、パワーインダクタＬ７１と方向Ｄ２に対向する部分（第６辺９３６）とは、同じ部分を含まず、かつ、互いに平行ではない。また、トラッカモジュール１００の第２基板９の外縁９３において、第５辺９３５及び第６辺９３６は、第２基板９の凹部に面している。
【0169】
（５）高周波システムの構造
高周波システム２００は、電源供給システム３００と、パワーアンプ２と、フィルタ３と、を含む。パワーアンプ２及びフィルタ３は、例えば、通信装置７のマザー基板である第１基板８に配置されている。なお、通信装置７は第１基板８とは別のマザー基板を備えてもよく、高周波システム２００は、電源供給システム３００と、マザー基板に配置されているパワーアンプ２及びフィルタ３を備える。
高周波システム２００は、電源供給システム３００と、パワーアンプ２と、フィルタ３と、を含む。パワーアンプ２及びフィルタ３は、例えば、通信装置７のマザー基板である第１基板８に配置されている。なお、通信装置７は第１基板８とは別のマザー基板を備えてもよく、高周波システム２００は、電源供給システム３００と、マザー基板に配置されているパワーアンプ２及びフィルタ３を備える。
【0170】
（６）通信装置の構造
通信装置７は、高周波システム２００と、高周波システム２００に接続されている信号処理回路５と、アンテナ６と、を備える。信号処理回路５は、例えば、通信装置７のマザー基板である第１基板８に配置されている。なお、通信装置７は第１基板８とは別のマザー基板を備えてもよく、通信装置７は、電源供給システム３００と、マザー基板に配置されているパワーアンプ２、フィルタ３及び信号処理回路５と、アンテナ６と、を備える。
通信装置７は、高周波システム２００と、高周波システム２００に接続されている信号処理回路５と、アンテナ６と、を備える。信号処理回路５は、例えば、通信装置７のマザー基板である第１基板８に配置されている。なお、通信装置７は第１基板８とは別のマザー基板を備えてもよく、通信装置７は、電源供給システム３００と、マザー基板に配置されているパワーアンプ２、フィルタ３及び信号処理回路５と、アンテナ６と、を備える。
【0171】
（７）効果
実施形態１に係る電源供給システム３００は、第１基板８と、トラッカモジュール１００と、パワーインダクタＬ７１と、を備える。トラッカモジュール１００は、第１基板８に配置されている。パワーインダクタＬ７１は、第１基板８に配置されている。トラッカモジュール１００は、第２基板９と、１つのＩＣチップ８０とを含む。１つのＩＣチップ８０は、第２基板９に配置されている。１つのＩＣチップは、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３及びＳ７１、Ｓ７２と、スイッチトキャパシタ回路２０に含まれるスイッチＳ１１～Ｓ４４と、出力スイッチ回路３０に含まれるスイッチＳ５１～Ｓ５４と、を含む。
実施形態１に係る電源供給システム３００は、第１基板８と、トラッカモジュール１００と、パワーインダクタＬ７１と、を備える。トラッカモジュール１００は、第１基板８に配置されている。パワーインダクタＬ７１は、第１基板８に配置されている。トラッカモジュール１００は、第２基板９と、１つのＩＣチップ８０とを含む。１つのＩＣチップ８０は、第２基板９に配置されている。１つのＩＣチップは、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３及びＳ７１、Ｓ７２と、スイッチトキャパシタ回路２０に含まれるスイッチＳ１１～Ｓ４４と、出力スイッチ回路３０に含まれるスイッチＳ５１～Ｓ５４と、を含む。
【0172】
プリレギュレータ回路１０は、パワーインダクタＬ７１を用いて入力電圧を調整電圧に変換するよう構成されている。スイッチトキャパシタ回路２０は、調整電圧に基づいて複数の離散的電圧を生成するよう構成されている。出力スイッチ回路３０は、複数の離散的電圧の少なくとも１つを選択的にパワーアンプ２に出力するよう構成されている。第１基板８の厚さ方向Ｄ０からの平面視において、第２基板９は凹部Ａ０３を有し、パワーインダクタＬ７１は、凹部Ａ０３に配置されている。これにより、パワーインダクタＬ７１及びトラッカモジュール１００を含む電源供給３００システムを小型化することが可能となる。
【0173】
また、実施形態１に係る電源供給システム３００は、第１基板８の厚さ方向Ｄ０からの平面視において、トラッカモジュール１００とパワーインダクタＬ７１とは、方向Ｄ１に対向し、かつ、方向Ｄ２に対向する。方向Ｄ１は、第１基板８の厚さ方向Ｄ０に直交する。方向Ｄ２は、第１基板８の厚さ方向Ｄ０及び方向Ｄ１に直交する。
【0174】
これにより、電源供給システム３００において、トラッカモジュール１００とパワーインダクタＬ７１との間に不要な空間が生じづらい。したがって、パワーインダクタＬ７１及びトラッカモジュール１００を含む電源供給３００システムを小型化することが可能となる。
【0175】
また、実施形態１に係る電源供給システム３００では、第１基板８の厚さ方向Ｄ０からの平面視において、トラッカモジュール１００及びパワーインダクタＬ７１は、矩形状の領域Ａ０１の内側に位置している。これにより、電源供給システム３００において、トラッカモジュール１００及びパワーインダクタＬ７１を矩形状の１つのデバイスとみなすことが可能であるため、電源供給システム３００を更に小型化することが可能となる。
【0176】
また、実施形態１に係る電源供給システム３００では、第１基板８の厚さ方向Ｄ０からの平面視において、パワーインダクタＬ７１は、領域Ａ０１の一部である領域Ａ０３の内部に位置している。領域Ａ０３は、領域Ａ０１の一辺に接している。これにより、第１基板８の厚さ方向Ｄ０からの平面視において、トラッカモジュール１００の形状を単純な形状とすることができる。また、パワーインダクタＬ７１の外周面の一部がトラッカモジュール１００と対向していないため、パワーインダクタＬ７１の放熱性を確保することが可能となる。
【0177】
また、実施形態１に係る電源供給システム３００では、領域Ａ０３は、矩形状の領域Ａ０１の第１領域の４つの頂点のうちの１つを含む。これにより、第１基板８の厚さ方向Ｄ０からの平面視において、トラッカモジュール１００の形状をＬ字型のような単純な形状とすることができる。
【0178】
また、実施形態１に係るトラッカモジュール１００は、方向Ｄ１にパワーインダクタＬ７１と対向する第５辺９３５と、方向Ｄ２にパワーインダクタＬ７１と対向する第６辺９３６と、を有する。方向Ｄ１は、第２基板９の厚さ方向Ｄ０に直交する。方向Ｄ２は、第２基板９の厚さ方向Ｄ０及び方向Ｄ１に直交する。これにより、トラッカモジュール１００とパワーインダクタＬ７１とを含む電源供給システム３００において、トラッカモジュール１００とパワーインダクタＬ７１との位置関係が限定される。したがって、電源供給システム３００において、トラッカモジュール１００とパワーインダクタＬ７１との間に不要な空間が生じづらい。したがって、パワーインダクタＬ７１及びトラッカモジュール１００を含む電源供給システム３００を小型化することが可能となる。
【0179】
（実施形態２）
実施形態２に係る電源供給システム３００及びトラッカモジュール１００では、図８に示すように、外部接続端子１６０が以下に説明する配置となる。
実施形態２に係る電源供給システム３００及びトラッカモジュール１００では、図８に示すように、外部接続端子１６０が以下に説明する配置となる。
【0180】
（１）構成
実施形態２に係るトラッカモジュール１００では、図８に示すように、外部接続端子１６０は、複数（図８の例では２個）のインダクタ接続端子１１５及び１１６を含む。外部接続端子１６０は、第２基板９の第２主面９２に配置されている。
実施形態２に係るトラッカモジュール１００では、図８に示すように、外部接続端子１６０は、複数（図８の例では２個）のインダクタ接続端子１１５及び１１６を含む。外部接続端子１６０は、第２基板９の第２主面９２に配置されている。
【0181】
実施形態２に係るトラッカモジュール１００では、インダクタ接続端子１１５及び１１６が、第２基板９の外縁９３のうち、第５辺９３５に隣接している。すなわち、インダクタ接続端子１１５及び１１６は、第２基板９の外縁９３のうちパワーインダクタＬ７１と対向する部分に隣接している。ここで、「インダクタ接続端子１１５が第５辺９３５と隣接している」とは、第２基板９の第２主面９２において、インダクタ接続端子１１５と第５辺９３５との間に、外部接続端子１６０が配置されていないことを言う。同様に、「インダクタ接続端子１１６が第５辺９３５と隣接している」とは、第２基板９の第２主面９２において、インダクタ接続端子１１６と第５辺９３５との間に、外部接続端子１６０が配置されていないことを言う。
【0182】
（２）効果
実施形態２に係る電源供給システム３００では、インダクタ接続端子１１５及び１１６が、第２基板９の外縁９３のうち、パワーインダクタＬ７１と方向Ｄ１に対向する第５辺９３５に隣接している。したがって、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とをいずれも短くすることが可能となる。したがって、プリレギュレータ回路１０の耐ノイズ性能が向上する。
実施形態２に係る電源供給システム３００では、インダクタ接続端子１１５及び１１６が、第２基板９の外縁９３のうち、パワーインダクタＬ７１と方向Ｄ１に対向する第５辺９３５に隣接している。したがって、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とをいずれも短くすることが可能となる。したがって、プリレギュレータ回路１０の耐ノイズ性能が向上する。
【0183】
また、実施形態２に係る電源供給システム３００では、インダクタ接続端子１１５及び１１６は、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３、Ｓ７１及びＳ７２に接続されている。したがって、プリレギュレータ回路１０の配線長をより短くすることができ、プリレギュレータ回路１０の耐ノイズ性能がより向上する。
【0184】
実施形態２に係る電源供給システム３００では、トラッカモジュール１００は、パワーインダクタＬ７１と接続されるインダクタ接続端子１１５，１１６を有する。インダクタ接続端子１１５，１１６は、パワーインダクタＬ７１と方向Ｄ１に対向する第５辺９３５に隣接している。これにより、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とをいずれも短くすることが可能となる。したがって、プリレギュレータ回路１０の耐ノイズ性能が向上する。
【0185】
また、実施形態２に係る電源供給システム３００では、インダクタ接続端子１１５，１１６は、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３及びＳ７１～Ｓ７２に接続されている、これにより、プリレギュレータ回路１０の耐ノイズ性能が更に向上する。
【0186】
【0187】
実施形態３に係るトラッカモジュール１００ａは、図９に示すように、２個のＩＣチップ８０を備える。２個のＩＣチップ８０は、ＩＣチップ８０ａ及び８０ｂを含む。
【0188】
２個のＩＣチップ８０のうち、ＩＣチップ８０ａは、図９に示すように、第２基板９の第１主面９１に配置されている。ＩＣチップ８０ａは、ＰＲスイッチ部１０１を含む。すなわち、ＩＣチップ８０ａは、プリレギュレータ回路１０（図６参照）に含まれるスイッチＳ６１～Ｓ６３、Ｓ７１及びＳ７２（図６参照）を含む。
【0189】
２個のＩＣチップ８０のうち、ＩＣチップ８０ｂは、図９に示すように、第２基板９の第１主面９１に配置されている。ＩＣチップ８０ｂは、ＳＣスイッチ部１０２と、ＳＭスイッチ部１０３と、ＢＳスイッチ部１０４と、デジタル制御部１０５と、を含む。すなわち、ＩＣチップ８０ｂは、スイッチトキャパシタ回路２０（図６参照）に含まれるスイッチＳ１１～Ｓ４４（図６参照）と、出力スイッチ回路３０（図６参照）に含まれるスイッチＳ５１～Ｓ５４（図６参照）と、を含む。
【0190】
したがって、２個のＩＣチップ８０（８０ａ及び８０ｂ）は、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３、Ｓ７１及びＳ７２と、スイッチトキャパシタ回路２０に含まれるスイッチＳ１１～Ｓ４４と、出力スイッチ回路３０に含まれるスイッチＳ５１～Ｓ５４と、を含む。
【0191】
（２）効果
実施形態３に係るトラッカモジュール１００ａでは、第２基板９の厚さ方向Ｄ０からの平面視で、ＩＣチップ８０ａは、第２基板９の外縁９３のうち、パワーインダクタＬ７１と方向Ｄ１に対向する第５辺９３５に隣接している。また、第２基板９の厚さ方向Ｄ０からの平面視で、ＰＲ容量部９０１は、ＩＣチップ８０ａと隣接している。また、第２基板９の厚さ方向Ｄ０からの平面視で、ＰＲ容量部９０２は、ＩＣチップ８０ａと隣接している。すなわち、実施形態３に係るトラッカモジュール１００ａでは、第２基板９の厚さ方向Ｄ０からの平面視で、ＩＣチップ８０ａのＰＲスイッチ部１０１は、パワーインダクタＬ７１と、ＰＲ容量部９０１及び９０２とのいずれにも隣接している。これにより、実施形態３に係るトラッカモジュール１００ａでは、プリレギュレータ回路１０に含まれる各機能素子を互いに近接して配置することにより、プリレギュレータ回路１０の配線長を短くすることができる。
実施形態３に係るトラッカモジュール１００ａでは、第２基板９の厚さ方向Ｄ０からの平面視で、ＩＣチップ８０ａは、第２基板９の外縁９３のうち、パワーインダクタＬ７１と方向Ｄ１に対向する第５辺９３５に隣接している。また、第２基板９の厚さ方向Ｄ０からの平面視で、ＰＲ容量部９０１は、ＩＣチップ８０ａと隣接している。また、第２基板９の厚さ方向Ｄ０からの平面視で、ＰＲ容量部９０２は、ＩＣチップ８０ａと隣接している。すなわち、実施形態３に係るトラッカモジュール１００ａでは、第２基板９の厚さ方向Ｄ０からの平面視で、ＩＣチップ８０ａのＰＲスイッチ部１０１は、パワーインダクタＬ７１と、ＰＲ容量部９０１及び９０２とのいずれにも隣接している。これにより、実施形態３に係るトラッカモジュール１００ａでは、プリレギュレータ回路１０に含まれる各機能素子を互いに近接して配置することにより、プリレギュレータ回路１０の配線長を短くすることができる。
【0192】
また、実施形態３に係るトラッカモジュール１００ａでは、第２基板９の厚さ方向Ｄ０からの平面視で、ＩＣチップ８０ｂは、ＳＣ容量部９０３に隣接している。ＳＣスイッチ部１０２は、ＳＣ容量部９０３に隣接している。また、ＳＣ容量部９０３は、ＩＣチップ８０ａとＩＣチップ８０ｂの間に位置している。これにより、実施形態３に係るトラッカモジュール１００ａでは、プリレギュレータ回路１０及びスイッチトキャパシタ回路２０の配線長を短くし、効率的な配線とすることができる。より詳細には、ＩＣチップ８０ａとＳＣ容量部９０３が隣接していることにより、プリレギュレータ回路１０とスイッチトキャパシタ回路２０のノードＮ１～Ｎ４（図６参照）との間の配線長を短くすることができる。また、ＳＣ容量部９０３とＳＣスイッチ部１０２を含むＩＣチップ８０ｂが隣接していることにより、スイッチトキャパシタ回路２０内の配線長を短くすることができる。
【0193】
また、実施形態３に係るトラッカモジュール１００ａでは、第２基板９の厚さ方向Ｄ０からの平面視で、フィルタ回路部９０４は、ＩＣチップ８０ｂに隣接している。ＩＣチップ８０ｂにおいて、ＢＳスイッチ部１０４は、フィルタ回路部９０４に隣接している。また、ＩＣチップ８０ｂにおいて、ＳＭスイッチ部１０３は、ＳＣスイッチ部１０２と隣接しており、かつ、ＢＳスイッチ部１０４と隣接している。
【0194】
実施形態３に係る電源供給システム３００では、トラッカモジュール１００ａは、２つのＩＣチップ８０ａ，８０ｂを含む。プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３，Ｓ７１～Ｓ７２と、スイッチトキャパシタ回路２０に含まれるスイッチＳ１１～Ｓ４４と、出力スイッチ回路３０に含まれるスイッチＳ５１～Ｓ５３と、の各々は、ＩＣチップ８０ａ，８０ｂの少なくとも一方に含まれる。この場合においても、実施形態１と同様に、電源供給システム３００において、トラッカモジュール１００ａとパワーインダクタＬ７１との位置関係が限定される。したがって、電源供給システム３００において、トラッカモジュール１００ａとパワーインダクタＬ７１との間に不要な空間が生じづらい。したがって、パワーインダクタＬ７１及びトラッカモジュール１００ａを含む電源供給システム３００を小型化することが可能となる。
【0195】
（実施形態４）
（１）構成
実施形態４に係る電源供給システム３００及びトラッカモジュール１００ａでは、実施形態３のトラッカモジュール１００ａにおいて、図１０に示すように、外部接続端子１６０が以下に説明する配置となる。
（１）構成
実施形態４に係る電源供給システム３００及びトラッカモジュール１００ａでは、実施形態３のトラッカモジュール１００ａにおいて、図１０に示すように、外部接続端子１６０が以下に説明する配置となる。
【0196】
実施形態４に係るトラッカモジュール１００ａでは、外部接続端子１６０は、複数（図１０では２つ）のインダクタ接続端子１１５及び１１６を含む。外部接続端子１６０は図１０に示すように、第２基板９の第２主面９２に配置されている。
【0197】
実施形態４に係るトラッカモジュール１００ａでは、複数（図１０では２つ）のインダクタ接続端子１１５及び１１６が、第２基板９の第６辺９３６に隣接している。したがって、プリレギュレータ回路１０（図６参照）において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とをいずれも短くすることが可能となる。
【0198】
また、実施形態４に係るトラッカモジュール１００ａでは、図９に示すように、ＩＣチップ８０ａが、第２基板９の第６辺９３６に隣接している。また、実施形態４に係るトラッカモジュール１００ａでは、図９に示すように、ＰＲスイッチ部１０１が、第２基板９の第６辺９３６に隣接している。すなわち、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３及びＳ７１，Ｓ７２（図６参照）は、第２基板９の第６辺９３６に隣接している。したがって、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とを更に短くすることが可能となる。
【0199】
（２）効果
実施形態４に係る電源供給システム３００では、トラッカモジュール１００ａは、パワーインダクタＬ７１と接続されるインダクタ接続端子１１５，１１６を有する。インダクタ接続端子１１５，１１６は、第２基板９の外縁９３のうちパワーインダクタＬ７１と対向する第６辺９３６に隣接している。これにより、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とをいずれも短くすることが可能となる。したがって、プリレギュレータ回路１０の耐ノイズ性能が向上する。
実施形態４に係る電源供給システム３００では、トラッカモジュール１００ａは、パワーインダクタＬ７１と接続されるインダクタ接続端子１１５，１１６を有する。インダクタ接続端子１１５，１１６は、第２基板９の外縁９３のうちパワーインダクタＬ７１と対向する第６辺９３６に隣接している。これにより、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とをいずれも短くすることが可能となる。したがって、プリレギュレータ回路１０の耐ノイズ性能が向上する。
【0200】
また、実施形態４に係る電源供給システム３００では、インダクタ接続端子１１５，１１６は、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３，Ｓ７１～Ｓ７２に接続されている、これにより、プリレギュレータ回路１０の耐ノイズ性能が更に向上する。
【0201】
また、実施形態４に係る電源供給システム３００では、１つのＩＣチップ８０ａは、第２基板９の外縁９３のうちパワーインダクタＬ７１と対向する第６辺９３６に隣接している。したがって、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とを更に短くすることが可能となる。
【0202】
また、実施形態４に係る電源供給システム３００では、インダクタ接続端子１１５，１１６は、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３，Ｓ７１～Ｓ７２に接続されている。これにより、プリレギュレータ回路１０の耐ノイズ性能が更に向上する。
【0203】
【0204】
実施形態５に係るトラッカモジュール１００ｂは、図１１に示すように、２個のＩＣチップ８０を備える。２個のＩＣチップは、ＩＣチップ８０ｃ及び８０ｄを含む。
【0205】
２個のＩＣチップ８０のうち、ＩＣチップ８０ｃは、第２基板９の第１主面９１に配置されている。ＩＣチップ８０ｃは、図１１に示すように、ＰＲスイッチ部１０１ａと、ＳＣスイッチ部１０２と、ＳＭスイッチ部１０３と、ＢＳスイッチ部１０４と、デジタル制御部１０５と、を含む。すなわち、ＩＣチップ８０ｃは、プリレギュレータ回路１０（図６参照）に含まれるスイッチＳ６１～Ｓ６３、Ｓ７１及びＳ７２（図６参照）と、スイッチトキャパシタ回路２０（図６参照）に含まれるスイッチＳ１１～Ｓ４４（図６参照）と、出力スイッチ回路３０（図６参照）に含まれるスイッチＳ５１～Ｓ５４（図６参照）と、を含む。
【0206】
ＩＣチップ８０ｄは、第２基板９の第１主面９１に配置されている。ＩＣチップ８０ｄは、図１１に示すように、ＰＲスイッチ部１０１ｂを含む。すなわち、ＩＣチップ８０ｄは、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３、Ｓ７１及びＳ７２を含む。
【0207】
したがって、２つのＩＣチップ８０（８０ｃ及び８０ｄ）は、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３、Ｓ７１及びＳ７２と、スイッチトキャパシタ回路２０に含まれるスイッチＳ１１～Ｓ４４と、出力スイッチ回路３０に含まれるスイッチＳ５１～Ｓ５４と、を含む。
【0208】
ＩＣチップ８０ｃのＰＲスイッチ部１０１ａは、プリレギュレータ回路１０の複数のスイッチＳ６１～Ｓ６３，Ｓ７１，Ｓ７２（図６参照）の一部を含む。また、ＩＣチップ８０ｃのＰＲスイッチ部１０１ｂは、プリレギュレータ回路１０の複数のスイッチＳ６１～Ｓ６３，Ｓ７１，Ｓ７２（図６参照）のうち、ＰＲスイッチ部１０１ａに含まれないスイッチを含む。具体的には、ＩＣチップ８０ｃのＰＲスイッチ部１０１ａは、プリレギュレータ回路１０の複数のスイッチＳ６１～Ｓ６３を含む。また、ＩＣチップ８０ｄのＰＲスイッチ部１０１ｂは、スイッチＳ７１及びＳ７２を含む。
【0209】
プリレギュレータ回路１０のインダクタ接続端子１１６と出力端子１１１～１１４の間に接続されるキャパシタＣ６１～Ｃ６４（図６参照）は、第２基板９の第１主面９１のＰＲ容量部９０２に配置されている。
【0210】
実施形態５に係るトラッカモジュール１００ｂでは、第２基板９の厚さ方向Ｄ０からの平面視で、ＩＣチップ８０ｄは、第２基板９の外縁９３のうち、パワーインダクタＬ７１と方向Ｄ１に対向する第５辺９３５に隣接している。より詳細には、第２基板９の厚さ方向Ｄ０からの平面視で、ＰＲスイッチ部１０１ｂは、第５辺９３５に隣接している。また、第２基板９の厚さ方向Ｄ０からの平面視で、ＰＲ容量部９０１は、ＩＣチップ８０ｄと隣接している。さらに、第２基板９の厚さ方向Ｄ０からの平面視で、ＩＣチップ８０ｃとＩＣチップ８０ｄとは隣接している。これにより、実施形態５に係るトラッカモジュール１００ｂでは、プリレギュレータ回路１０の配線長を短くすることができる。
【0211】
また、実施形態５に係るトラッカモジュール１００ｂでは、第２基板９の厚さ方向Ｄ０からの平面視で、ＩＣチップ８０ｃは、第２基板９の外縁９３のうち、パワーインダクタＬ７１と方向Ｄ２に対向する第６辺９３６に隣接している。より詳細には、第２基板９の厚さ方向Ｄ０からの平面視で、ＰＲスイッチ部１０１ａは、第６辺９３６に隣接している。また、第２基板９の厚さ方向Ｄ０からの平面視で、ＰＲ容量部９０２は、ＩＣチップ８０ｃと隣接している。より詳細には、第２基板９の厚さ方向Ｄ０からの平面視で、ＰＲ容量部９０２は、ＩＣチップ８０ｃのＰＲスイッチ部１０１ａと隣接している。これにより、実施形態５に係るトラッカモジュール１００ｂでは、プリレギュレータ回路１０の配線長を短くすることができる。
【0212】
また、ＩＣチップ８０ｃにおいて、ＳＣスイッチ部１０２は、ＰＲスイッチ部１０１ａに隣接している。また、第２基板９の厚さ方向Ｄ０からの平面視で、ＳＣ容量部９０３は、ＩＣチップ８０ｃのＳＣスイッチ部１０２と隣接している。これにより、実施形態５に係るトラッカモジュール１００ｂでは、スイッチトキャパシタ回路２０の配線長を短くすることができる。
【0213】
また、ＩＣチップ８０ｃにおいて、ＳＭスイッチ部１０３は、ＳＣスイッチ部１０２と隣接している。また、第２基板９の厚さ方向Ｄ０からの平面視で、ＩＣチップ８０ｄのＢＳスイッチ部１０４は、ＩＣチップ８０ｃのＳＭスイッチ部１０３と隣接している。また、第２基板９の厚さ方向Ｄ０からの平面視で、フィルタ回路部９０４は、ＩＣチップ８０ｄのＢＳスイッチ部１０４に隣接している。
【0214】
（２）効果
実施形態５に係る電源供給システム３００では、トラッカモジュール１００ｂは、２つのＩＣチップ８０ｃ，８０ｄを含む。プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３，Ｓ７１～Ｓ７２と、スイッチトキャパシタ回路２０に含まれるスイッチＳ１１～Ｓ４４と、出力スイッチ回路３０に含まれるスイッチＳ５１～Ｓ５３と、の各々は、ＩＣチップ８０ｃ，８０ｄの少なくとも一方に含まれる。この場合においても、実施形態１と同様に、電源供給システム３００において、トラッカモジュール１００ｂとパワーインダクタＬ７１との位置関係が限定される。したがって、電源供給システム３００において、トラッカモジュール１００ｂとパワーインダクタＬ７１との間に不要な空間が生じづらい。したがって、パワーインダクタＬ７１及びトラッカモジュール１００ｂを含む電源供給システム３００を小型化することが可能となる。
実施形態５に係る電源供給システム３００では、トラッカモジュール１００ｂは、２つのＩＣチップ８０ｃ，８０ｄを含む。プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３，Ｓ７１～Ｓ７２と、スイッチトキャパシタ回路２０に含まれるスイッチＳ１１～Ｓ４４と、出力スイッチ回路３０に含まれるスイッチＳ５１～Ｓ５３と、の各々は、ＩＣチップ８０ｃ，８０ｄの少なくとも一方に含まれる。この場合においても、実施形態１と同様に、電源供給システム３００において、トラッカモジュール１００ｂとパワーインダクタＬ７１との位置関係が限定される。したがって、電源供給システム３００において、トラッカモジュール１００ｂとパワーインダクタＬ７１との間に不要な空間が生じづらい。したがって、パワーインダクタＬ７１及びトラッカモジュール１００ｂを含む電源供給システム３００を小型化することが可能となる。
【0215】
（実施形態６）
（１）構成
実施形態６に係る電源供給システム３００及びトラッカモジュール１００ｂでは、実施形態５のトラッカモジュール１００ｂにおいて、図１２に示すように、外部接続端子１６０が以下に説明する配置となる。
（１）構成
実施形態６に係る電源供給システム３００及びトラッカモジュール１００ｂでは、実施形態５のトラッカモジュール１００ｂにおいて、図１２に示すように、外部接続端子１６０が以下に説明する配置となる。
【0216】
実施形態６に係るトラッカモジュール１００ｂでは、外部接続端子１６０は、複数（図１２では２つ）のインダクタ接続端子１１５及び１１６を含む。外部接続端子１６０は図１２に示すように、第２基板９の第２主面９２に配置されている。
【0217】
実施形態６に係るトラッカモジュール１００ｂでは、インダクタ接続端子１１５が、第２基板９の外縁９３のうち、パワーインダクタＬ７１と対向する第６辺９３６に隣接している。また、実施形態６に係るトラッカモジュール１００ｂでは、インダクタ接続端子１１６が、第２基板９の外縁９３のうち、パワーインダクタＬ７１に対向する第５辺９３５に隣接している。したがって、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とをいずれも短くすることが可能となる。したがって、プリレギュレータ回路１０の耐ノイズ性能が向上する。
【0218】
また、実施形態６に係るトラッカモジュール１００ｂでは、図１１に示すように、ＩＣチップ８０ｃが、第２基板９の外縁９３のうちパワーインダクタＬ７１と対向する第６辺９３６に隣接している。また、実施形態６に係るトラッカモジュール１００ｂでは、図１１に示すように、ＰＲスイッチ部１０１ａが、第２基板９の外縁９３のうちパワーインダクタＬ７１と対向する第６辺９３６に隣接している。すなわち、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３は、第２基板９の外縁９３のうちパワーインダクタＬ７１と対向する第６辺９３６に隣接している。したがって、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とを更に短くすることが可能となる。
【0219】
また、実施形態６に係るトラッカモジュール１００ａでは、図１１に示すように、ＩＣチップ８０ｄが、第２基板９の外縁９３のうちパワーインダクタＬ７１と対向する第５辺９３５に隣接している。また、実施形態６に係るトラッカモジュール１００ｂでは、図１１に示すように、ＰＲスイッチ部１０１ｂが、第２基板９の外縁９３のうちパワーインダクタＬ７１と対向する第５辺９３５に隣接している。すなわち、プリレギュレータ回路１０に含まれるスイッチＳ７１及びＳ７２は、第２基板９の外縁９３のうちパワーインダクタＬ７１と対向する第５辺９３５に隣接している。したがって、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とを更に短くすることが可能となる。
【0220】
（２）効果
実施形態６に係る電源供給システム３００では、トラッカモジュール１００ｂは、パワーインダクタＬ７１と接続されるインダクタ接続端子１１５，１１６を有する。インダクタ接続端子１１５は、第２基板９の外縁９３のうちパワーインダクタＬ７１と対向する第６辺９３６に隣接している。また、インダクタ接続端子１１６は、第２基板９の外縁９３のうちパワーインダクタＬ７１と対向する第５辺９３５に隣接している。これにより、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とをいずれも短くすることが可能となる。したがって、プリレギュレータ回路１０の耐ノイズ性能が向上する。
実施形態６に係る電源供給システム３００では、トラッカモジュール１００ｂは、パワーインダクタＬ７１と接続されるインダクタ接続端子１１５，１１６を有する。インダクタ接続端子１１５は、第２基板９の外縁９３のうちパワーインダクタＬ７１と対向する第６辺９３６に隣接している。また、インダクタ接続端子１１６は、第２基板９の外縁９３のうちパワーインダクタＬ７１と対向する第５辺９３５に隣接している。これにより、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とをいずれも短くすることが可能となる。したがって、プリレギュレータ回路１０の耐ノイズ性能が向上する。
【0221】
また、実施形態６に係る電源供給システム３００では、インダクタ接続端子１１５，１１６は、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３，Ｓ７１～Ｓ７２に接続されている、これにより、プリレギュレータ回路１０の耐ノイズ性能が更に向上する。
【0222】
また、実施形態６に係る電源供給システム３００では、ＩＣチップ８０ｃは、第２基板９の外縁９３のうちパワーインダクタＬ７１に対向する第６辺９３６に隣接している。さらに、実施形態６に係る電源供給システム３００では、ＩＣチップ８０ｄは、第２基板９の外縁９３のうちパワーインダクタＬ７１に対向する第５辺９３５に隣接している。したがって、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とを更に短くすることが可能となる。
【0223】
また、実施形態６に係る電源供給システム３００では、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３は、第２基板９の外縁９３のうちパワーインダクタＬ７１に対向する第６辺９３６に隣接している。さらに、実施形態６に係る電源供給システム３００では、プリレギュレータ回路１０に含まれるスイッチＳ７１及びＳ７２は、第２基板９の外縁９３のうちパワーインダクタＬ７１に対向する第５辺９３５に隣接している。したがって、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とを更に短くすることが可能となる。
【0224】
【0225】
実施形態７に係るトラッカモジュール１００ｃは、図１３に示すように、ＩＣチップ８０として、２個のＩＣチップ８０ｅ及び８０ｆを備える。
【0226】
２個のＩＣチップ８０のうち、ＩＣチップ８０ｅは、第２基板９の第１主面９１に配置されている。ＩＣチップ８０ｅは、図１３に示すように、ＰＲスイッチ部１０１と、ＳＣスイッチ部１０２ａ及び１０２ｂと、デジタル制御部１０５と、を含む。すなわち、ＩＣチップ８０ｅは、プリレギュレータ回路１０（図６参照）に含まれるスイッチＳ６１～Ｓ６３、Ｓ７１及びＳ７２（図６参照）と、スイッチトキャパシタ回路２０（図６参照）に含まれるスイッチＳ１１～Ｓ４４（図６参照）と、を含む。
【0227】
ＩＣチップ８０ｆは、第２基板９の第１主面９１に配置されている。ＩＣチップ８０ｆは、図１３に示すように、ＳＭスイッチ部１０３と、ＢＳスイッチ部１０４と、を含む。すなわち、ＩＣチップ８０ｆは、出力スイッチ回路３０（図６参照）に含まれるスイッチＳ５１～Ｓ５４（図６参照）、を含む。
【0228】
したがって、２つのＩＣチップ８０（８０ｅ及び８０ｆ）は、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３、Ｓ７１及びＳ７２と、スイッチトキャパシタ回路２０に含まれるスイッチＳ１１～Ｓ４４と、出力スイッチ回路３０に含まれるスイッチＳ５１～Ｓ５４と、を含む。
【0229】
実施形態７に係るトラッカモジュール１００ｃでは、第２基板９の厚さ方向Ｄ０からの平面視で、ＩＣチップ８０ｅは、第２基板９の外縁９３のうち、パワーインダクタＬ７１と方向Ｄ１に対向する第５辺９３５に隣接している。より詳細には、ＩＣチップ８０ｅにおいて、ＰＲスイッチ部１０１は、第２基板９の外縁９３のうち、パワーインダクタＬ７１と方向Ｄ１に対向する第５辺９３５に隣接している。また、第２基板９の厚さ方向Ｄ０からの平面視で、ＰＲ容量部９０１及びＰＲ容量部９０２は、ＩＣチップ８０ｅと隣接している。これにより、実施形態７に係るトラッカモジュール１００ｃでは、プリレギュレータ回路１０の配線長を短くすることができる。
【0230】
また、ＩＣチップ８０ｅのＳＣスイッチ部１０２ａは、スイッチトキャパシタ回路２０の複数のスイッチＳ１１～Ｓ４４（図６参照）の一部を含む。また、ＩＣチップ８０ｄのＳＣスイッチ部１０２ｂは、スイッチトキャパシタ回路２０の複数のスイッチＳ１１～Ｓ４４のうち、ＳＣスイッチ部１０２ａに含まれないスイッチを含む。具体的には、ＩＣチップ８０ｅのＳＣスイッチ部１０２ａは、スイッチＳ１１，Ｓ１２，Ｓ２１，Ｓ２２，Ｓ３１，Ｓ３２，Ｓ４１及びＳ４２を含む。また、ＩＣチップ８０ｅのＳＣスイッチ部１０２ｂは、スイッチＳ１３，Ｓ１４，Ｓ２３，Ｓ２４，Ｓ３３，Ｓ３４，Ｓ４３及びＳ４４を含む。
【0231】
また、スイッチトキャパシタ回路２０に含まれる複数のキャパシタＣ１１～Ｃ１６及びＣ２１～Ｃ２４（図６参照）は、第２基板９の第１主面９１のＳＣ容量部９０３ａとＳＣ容量部９０３ｂとに配置されている。ここで、ＩＣチップ８０ｅのＳＣスイッチ部１０２ａに含まれるスイッチに接続されるキャパシタＣ１１～Ｃ１３は、ＳＣ容量部９０３ａに配置されている。また、ＩＣチップ８０ｅのＳＣスイッチ部１０２ｂに含まれるスイッチに接続されるキャパシタＣ１４～Ｃ１６は、ＳＣ容量部９０３ｂに配置されている。なお、キャパシタＣ２１～Ｃ２４の各々は、ＳＣ容量部９０３ｂに配置されている。
【0232】
ＩＣチップ８０ｅにおいて、ＳＣスイッチ部１０２ａは、ＰＲスイッチ部１０１と隣接している。また、第２基板９の厚さ方向Ｄ０からの平面視で、ＩＣチップ８０ｅのＳＣスイッチ部１０２ａは、ＳＣ容量部９０３ａ及びＳＣ容量部９０３ｂと隣接している。また、第２基板９の厚さ方向Ｄ０からの平面視で、ＩＣチップ８０ｅのＳＣスイッチ部１０２ｂは、ＳＣ容量部９０３ａ及びＳＣ容量部９０３ｂと隣接している。これにより、実施形態７に係るトラッカモジュール１００ｃでは、スイッチトキャパシタ回路２０の配線長を短くすることができる。
【0233】
また、ＩＣチップ８０ｆにおいて、ＳＭスイッチ部１０３は、ＢＳスイッチ部１０４と隣接している。また、第２基板９の厚さ方向Ｄ０からの平面視で、ＩＣチップ８０ｆのＳＭスイッチ部１０３は、ＳＣ容量部９０３ｂと隣接している。また、第２基板９の厚さ方向Ｄ０からの平面視で、ＩＣチップ８０ｆのＢＳスイッチ部１０４は、フィルタ回路部９０４と隣接している。
【0234】
（２）効果
実施形態７に係る電源供給システム３００では、トラッカモジュール１００ｃは、２つのＩＣチップ８０ｅ，８０ｆを含む。プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３，Ｓ７１～Ｓ７２と、スイッチトキャパシタ回路２０に含まれるスイッチＳ１１～Ｓ４４と、出力スイッチ回路３０に含まれるスイッチＳ５１～Ｓ５３と、の各々は、ＩＣチップ８０ｅ，８０ｆの少なくとも一方に含まれる。この場合においても、実施形態１と同様に、電源供給システム３００において、トラッカモジュール１００ｃとパワーインダクタＬ７１との位置関係が限定される。したがって、電源供給システム３００において、トラッカモジュール１００ｃとパワーインダクタＬ７１との間に不要な空間が生じづらい。したがって、パワーインダクタＬ７１及びトラッカモジュール１００ｃを含む電源供給システム３００を小型化することが可能となる。
実施形態７に係る電源供給システム３００では、トラッカモジュール１００ｃは、２つのＩＣチップ８０ｅ，８０ｆを含む。プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３，Ｓ７１～Ｓ７２と、スイッチトキャパシタ回路２０に含まれるスイッチＳ１１～Ｓ４４と、出力スイッチ回路３０に含まれるスイッチＳ５１～Ｓ５３と、の各々は、ＩＣチップ８０ｅ，８０ｆの少なくとも一方に含まれる。この場合においても、実施形態１と同様に、電源供給システム３００において、トラッカモジュール１００ｃとパワーインダクタＬ７１との位置関係が限定される。したがって、電源供給システム３００において、トラッカモジュール１００ｃとパワーインダクタＬ７１との間に不要な空間が生じづらい。したがって、パワーインダクタＬ７１及びトラッカモジュール１００ｃを含む電源供給システム３００を小型化することが可能となる。
【0235】
（実施形態８）
（１）構成
実施形態８に係る電源供給システム３００及びトラッカモジュール１００ｃでは、実施形態７のトラッカモジュール１００ｃにおいて、図１４に示すように、外部接続端子１６０が以下に説明する配置となる。
（１）構成
実施形態８に係る電源供給システム３００及びトラッカモジュール１００ｃでは、実施形態７のトラッカモジュール１００ｃにおいて、図１４に示すように、外部接続端子１６０が以下に説明する配置となる。
【0236】
実施形態８に係るトラッカモジュール１００ｃでは、外部接続端子１６０は、複数（図１４では２つ）のインダクタ接続端子１１５及び１１６を含む。外部接続端子１６０は図１４に示すように、第２基板９の第２主面９２に配置されている。
【0237】
実施形態８に係るトラッカモジュール１００ｃでは、インダクタ接続端子１１５及び１１６が、第２基板９の外縁９３のうち、パワーインダクタＬ７１と方向Ｄ１に対向する第５辺９３５に隣接している。したがって、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とをいずれも短くすることが可能となる。したがって、プリレギュレータ回路１０の耐ノイズ性能が向上する。
【0238】
また、実施形態８に係るトラッカモジュール１００ｃでは、図１３に示すように、ＩＣチップ８０ｅが、第２基板９の外縁９３のうちパワーインダクタＬ７１と対向する第５辺９３５に隣接している。また、実施形態８に係るトラッカモジュール１００ｃでは、図１３に示すように、ＰＲスイッチ部１０１が、第２基板９の外縁９３のうちパワーインダクタＬ７１と対向する第５辺９３５に隣接している。すなわち、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３及びＳ７１，Ｓ７２は、第２基板９の外縁のうちパワーインダクタＬ７１と対向する第５辺９３５に隣接している。したがって、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とを更に短くすることが可能となる。
【0239】
（２）効果
実施形態８に係る電源供給システム３００では、トラッカモジュール１００ｃは、パワーインダクタＬ７１と接続されるインダクタ接続端子１１５，１１６を有する。インダクタ接続端子１１５，１１６の各々は、第２基板９の外縁９３のうちパワーインダクタＬ７１と方向Ｄ１に対向する第５辺９３５に隣接している。これにより、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とをいずれも短くすることが可能となる。したがって、プリレギュレータ回路１０の耐ノイズ性能が向上する。
実施形態８に係る電源供給システム３００では、トラッカモジュール１００ｃは、パワーインダクタＬ７１と接続されるインダクタ接続端子１１５，１１６を有する。インダクタ接続端子１１５，１１６の各々は、第２基板９の外縁９３のうちパワーインダクタＬ７１と方向Ｄ１に対向する第５辺９３５に隣接している。これにより、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とをいずれも短くすることが可能となる。したがって、プリレギュレータ回路１０の耐ノイズ性能が向上する。
【0240】
また、実施形態８に係る電源供給システム３００では、インダクタ接続端子１１５，１１６は、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３，Ｓ７１～Ｓ７２に接続されている、これにより、プリレギュレータ回路１０の耐ノイズ性能が更に向上する。
【0241】
また、実施形態８に係る電源供給システム３００では、ＩＣチップ８０ｅは、第２基板９の外縁９３のうちパワーインダクタＬ７１と対向する第５辺９３５に隣接している。したがって、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とを更に短くすることが可能となる。
【0242】
また、実施形態８に係る電源供給システム３００では、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３は、第２基板９の外縁９３のうちパワーインダクタＬ７１と対向する第５辺９３５に隣接している。したがって、プリレギュレータ回路１０において、インダクタ接続端子１１５とパワーインダクタＬ７１との間の配線長と、インダクタ接続端子１１６とパワーインダクタＬ７１との間の配線長とを更に短くすることが可能となる。
【0243】
（実施形態９）
実施形態９に係る電源供給システム３００及びトラッカモジュール１００では、実施形態１のトラッカモジュール１００において、図１５に示すように、フィルタ回路部９０４に含まれるインダクタＬ０～Ｌ２が以下に説明する配置となる。
実施形態９に係る電源供給システム３００及びトラッカモジュール１００では、実施形態１のトラッカモジュール１００において、図１５に示すように、フィルタ回路部９０４に含まれるインダクタＬ０～Ｌ２が以下に説明する配置となる。
【0244】
実施形態９に係るトラッカモジュール１００では、フィルタ回路４０（図６参照）に含まれる複数のインダクタＬ０～Ｌ２（図６参照）は、第２基板９の第１主面９１のフィルタ回路部９０４に配置されている。インダクタＬ０～Ｌ２の各々は、磁束方向がパワーインダクタＬ７１の磁束方向と直交している。ここで、「インダクタの磁束方向」とは、インダクタの見解軸の延伸方向を言う。すなわち、「インダクタＬ０は、磁束方向がパワーインダクタＬ７１の磁束方向と直交している」とは、インダクタＬ０の巻回軸の延伸方向とパワーインダクタＬ７１の巻回軸の延伸方向とがなす角度と、９０°との差の絶対値が２０°以下であることを言う。
【0245】
より詳細には、図１５に示すように、インダクタＬ０の巻回軸の延伸方向と、パワーインダクタＬ７１の巻回軸の延伸方向とが直交している。ここで、インダクタＬ０の巻回軸の延伸方向は、矩形状であるインダクタＬ０の長手方向と平行であり、例えば、方向Ｄ１と平行である。また、パワーインダクタＬ７１の巻回軸の延伸方向は、矩形状であるパワーインダクタＬ７１の長手方向と平行であり、例えば、方向Ｄ２と平行である。同様に、インダクタＬ１の巻回軸の延伸方向と、パワーインダクタＬ７１の巻回軸の延伸方向とが直交している。また、インダクタＬ２の巻回軸の延伸方向と、パワーインダクタＬ７１の巻回軸の延伸方向とが直交している。これにより、プリレギュレータ回路１０に含まれるパワーインダクタＬ７１と、フィルタ回路４０に含まれるインダクタＬ０～Ｌ２との磁気結合を低減させることが可能となる。したがって、パワーインダクタＬ７１に起因するフィルタ回路４０のフィルタ特性劣化を低減することが可能となる。
【0246】
実施形態９に係る電源供給システム３００では、トラッカモジュール１００はフィルタ回路４０を含む。フィルタ回路４０は、出力スイッチ回路３０に接続され、パワーアンプ２に電源電圧Ｖｃｃを出力する。フィルタ回路４０は、インダクタＬ０～Ｌ２を含む。インダクタＬ０～Ｌ２の各々の磁束方向は、パワーインダクタＬ７１の磁束方向と直交する。これにより、プリレギュレータ回路１０に含まれるパワーインダクタＬ７１と、フィルタ回路４０に含まれるインダクタＬ０～Ｌ２との磁気結合を低減させることが可能となる。したがって、パワーインダクタＬ７１に起因するフィルタ回路４０のフィルタ特性劣化を低減することが可能となる。
【0247】
（変形例）
以下、実施形態の変形例について説明する。
以下、実施形態の変形例について説明する。
【0248】
実施形態２及び８では、複数のインダクタ接続端子１１５及び１１６が、第２基板９の第５辺９３５に隣接しているが、複数のインダクタ接続端子１１５及び１１６のうち少なくとも一方が第５辺９３５に隣接していれば、他方が第５辺９３５に隣接していなくてもよい。また、実施形態４では、複数のインダクタ接続端子１１５及び１１６が、第２基板９の第６辺９３６に隣接しているが、複数のインダクタ接続端子１１５及び１１６のうち少なくとも一方が第２基板９の第６辺９３６に隣接していれば、他方が第６辺９３６に隣接していなくてもよい。また、実施形態６では、インダクタ接続端子１１５が第２基板９の第５辺９３５に隣接し、インダクタ接続端子１１６が第２基板９の第６辺９３６に隣接しているが、複数のインダクタ接続端子１１５及び１１６のうち少なくとも一方が、第２基板９の第５辺９３５と第６辺９３６のいずれかに隣接していれば、他方は第２基板９の第５辺９３５と第６辺９３６とのいずれにも隣接していなくてもよい。
【0249】
実施形態１、２及び９では、ＩＣチップ８０がプリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３及びＳ７１、Ｓ７２を含むが、スイッチＳ６１～Ｓ６３及びＳ７１、Ｓ７２の一部を含んでもよい。また、ＩＣチップ８０は、スイッチトキャパシタ回路２０に含まれるスイッチＳ１１～Ｓ４４を含むが、スイッチＳ１１～Ｓ４４の一部を含んでもよい。また、ＩＣチップ８０は、出力スイッチ回路３０に含まれるスイッチＳ５１～Ｓ５４を含むが、スイッチＳ５１～Ｓ５４の一部を含んでもよい。
【0250】
同様に、実施形態３～４において、ＩＣチップ８０ａ及び８０ｂの少なくとも一方が、プリレギュレータ回路１０に含まれるスイッチＳ６１～Ｓ６３及びＳ７１、Ｓ７２の一部を含めばよい。また、ＩＣチップ８０ａ及び８０ｂの少なくとも一方が、スイッチトキャパシタ回路２０に含まれるスイッチＳ１１～Ｓ４４の一部を含めばよい。また、ＩＣチップ８０ａ及び８０ｂの少なくとも一方が、出力スイッチ回路３０に含まれるスイッチＳ５１～Ｓ５４の一部を含めばよい。実施形態５～８についても同様である。
【0251】
実施形態１、２及び９では、トラッカモジュール１００は１つのＩＣチップ８０を備えるが、２以上のＩＣチップ８０を備えてもよい。同様に、実施形態３～８のトラッカモジュール１００ａ～１００ｃは、２つのＩＣチップ８０を備えるが、３以上のＩＣチップ８０を備えてもよいし、ＩＣチップ８０を１つ備えてもよい。
【0252】
実施形態１０では、フィルタ回路４０に含まれるインダクタＬ０～Ｌ２の各々の巻回軸とパワーインダクタＬ７１の巻回軸とが直交するが、インダクタＬ０～Ｌ２のうちいずれか１つ又は２つの巻回軸と、パワーインダクタＬ７１の巻回軸とが直交していれば、それ以外のインダクタの巻回軸は、必ずしもパワーインダクタＬ７１の巻回軸とが直交していなくてもよい。
【0253】
（態様）
本明細書には、以下の態様が開示されている。
本明細書には、以下の態様が開示されている。
【0254】
第１の態様に係る電源供給システム（３００）は、第１基板（８）と、トラッカモジュール（１００～１００ｃ）と、パワーインダクタ（Ｌ７１）と、を備える。トラッカモジュール（１００～１００ｃ）は、第１基板（８）に配置されている。パワーインダクタ（Ｌ７１）は、第１基板（８）に配置されている。トラッカモジュール（１００～１００ｃ）は、第２基板（９）と、少なくとも１つのＩＣチップ（８０；８０ａ，８０ｂ；８０ｃ，８０ｄ；８０ｅ，８０ｆ）と、を含む。少なくとも１つのＩＣチップ（８０；８０ａ，８０ｂ；８０ｃ，８０ｄ；８０ｅ，８０ｆ）は、プリレギュレータ回路（１０）に含まれるスイッチ（Ｓ６１～Ｓ６３，Ｓ７１～Ｓ７２）の少なくとも１つと、スイッチトキャパシタ回路（２０）に含まれるスイッチ（Ｓ１１～Ｓ４４）の少なくとも１つと、出力スイッチ回路（３０）に含まれるスイッチ（Ｓ５１～Ｓ５４）の少なくとも１つと、を含む。プリレギュレータ回路（１０）は、パワーインダクタ（Ｌ７１）を用いて入力電圧を調整電圧に変換するように構成されている。スイッチトキャパシタ回路（２０）は、調整電圧に基づいて複数の離散的電圧を生成するように構成されている。出力スイッチ回路（３０）は、複数の離散的電圧の少なくとも１つを選択的にパワーアンプ（２）に出力するように構成されている。第１基板（８）の厚さ方向（Ｄ０）からの平面視において、第２基板（９）は凹部（Ａ０３）を有する。パワーインダクタ（Ｌ７１）の少なくとも一部は、凹部（Ａ０３）に配置されている。
【0255】
上記態様に係る電源供給システム（３００）によれば、トラッカモジュール（１００～１００ｃ）及びパワーインダクタ（Ｌ７１）を含む電源供給システム（３００）を小型化することが可能となる。
【0256】
第２の態様に係る電源供給システム（３００）は、第１基板（８）と、トラッカモジュール（１００～１００ｃ）と、パワーインダクタ（Ｌ７１）と、を備える。トラッカモジュール（１００～１００ｃ）は、第１基板（８）に配置されている。パワーインダクタ（Ｌ７１）は、第１基板（８）に配置されている。トラッカモジュール（１００～１００ｃ）は、第２基板（９）と、少なくとも１つのＩＣチップ（８０；８０ａ，８０ｂ；８０ｃ，８０ｄ；８０ｅ，８０ｆ）と、を含む。少なくとも１つのＩＣチップ（８０；８０ａ，８０ｂ；８０ｃ，８０ｄ；８０ｅ，８０ｆ）は、プリレギュレータ回路（１０）に含まれるスイッチ（Ｓ６１～Ｓ６３，Ｓ７１～Ｓ７２）の少なくとも１つと、スイッチトキャパシタ回路（２０）に含まれるスイッチ（Ｓ１１～Ｓ４４）の少なくとも１つと、出力スイッチ回路（３０）に含まれるスイッチ（Ｓ５１～Ｓ５４）の少なくとも１つと、を含む。プリレギュレータ回路（１０）は、パワーインダクタ（Ｌ７１）を用いて入力電圧を調整電圧に変換するように構成されている。スイッチトキャパシタ回路（２０）は、調整電圧に基づいて複数の離散的電圧を生成するように構成されている。出力スイッチ回路（３０）は、複数の離散的電圧の少なくとも１つを選択的にパワーアンプ（２）に出力するように構成されている。第１基板（８）の厚さ方向（Ｄ０）からの平面視において、トラッカモジュール（１００～１００ｃ）とパワーインダクタ（Ｌ７１）とは、第１方向（Ｄ１）に対向し、かつ、第２方向（Ｄ２）に対向する。第１方向（Ｄ１）は、第１基板（８）の厚さ方向（Ｄ０）に直交する。第２方向（Ｄ２）は、第１基板（８）の厚さ方向（Ｄ０）及び第１方向（Ｄ１）に直交する。
【0257】
上記態様に係る電源供給システム（３００）によれば、トラッカモジュール（１００～１００ｃ）とパワーインダクタ（Ｌ７１）との間に不要な空間が生じづらい。したがって、トラッカモジュール（１００～１００ｃ）及びパワーインダクタ（Ｌ７１）を含む電源供給システム（３００）を小型化することが可能となる。
【0258】
第３の態様に係る電源供給システム（３００）では、第１又は第２の態様において、トラッカモジュール（１００～１００ｃ）は、パワーインダクタ（Ｌ７１）と接続される接続端子（１１５，１１６）を更に含む。接続端子（１１５，１１６）は、第２基板（９）の外縁（９３）のうちパワーインダクタ（Ｌ７１）と対向する部分（９３５，９３６）に隣接している。
【0259】
上記態様に係る電源供給システム（３００）によれば、プリレギュレータ回路（１０）において、接続端子（１１５）とパワーインダクタ（Ｌ７１）との間の配線長と、接続端子（１１６）とパワーインダクタ（Ｌ７１）との間の配線長とをいずれも短くすることが可能となる。したがって、プリレギュレータ回路（１０）の耐ノイズ性能が向上する。
【0260】
第４の態様に係る電源供給システム（３００）では、第３の態様において、接続端子（１１５，１１６）は、プリレギュレータ回路（１０）に含まれるスイッチ（Ｓ６１～Ｓ６３，Ｓ７１～Ｓ７２）の少なくとも１つに接続されている。
【0261】
上記態様に係る電源供給システム（３００）によれば、プリレギュレータ回路（１０）の配線長をより短くできるため、プリレギュレータ回路（１０）の耐ノイズ性能が更に向上する。
【0262】
第５の態様に係る電源供給システム（３００）では、第３又は第４の態様において、少なくとも１つのＩＣチップ（８０；８０ａ；８０ｃ，８０ｄ；８０ｅ）は、第２基板（９）の外縁（９３）のうちパワーインダクタ（Ｌ７１）と対向する部分（９３５，９３６）と隣接している。
【0263】
上記態様に係る電源供給システム（３００）によれば、プリレギュレータ回路（１０）の配線長を更に短くできるため、プリレギュレータ回路（１０）の耐ノイズ性能が更に向上する。
【0264】
第６の態様に係る電源供給システム（３００）では、第５の態様において、プリレギュレータ回路（１０）に含まれる少なくとも１つのスイッチ（Ｓ６１～Ｓ６３，Ｓ７１，Ｓ７２）は、第２基板（９）の外縁（９３）のうちパワーインダクタ（Ｌ７１）と対向する部分（９３５，９３６）と隣接している。
【0265】
上記態様に係る電源供給システム（３００）によれば、パワーインダクタ（Ｌ７１）とプリレギュレータ回路（１０）に含まれる少なくとも１つのスイッチ（Ｓ６１～Ｓ６３，Ｓ７１，Ｓ７２）との間の距離が短いため、プリレギュレータ回路（１０）の配線長を更に短くできる。
【0266】
第７の態様に係る電源供給システム（３００）では、第１から第６の態様のいずれかにおいて、第１基板（８）の厚さ方向（Ｄ０）からの平面視において、トラッカモジュール（１００～１００ｃ）及びパワーインダクタ（Ｌ７１）は、矩形状の第１領域（Ａ０１）の内側に位置している。
【0267】
上記態様に係る電源供給システム（３００）によれば、トラッカモジュール（１００～１００ｃ）及びパワーインダクタ（Ｌ７１）を矩形状の１つのデバイスとみなすことが可能であるため、電源供給システム（３００）を更に小型化することが可能となる。
【0268】
第８の態様に係る電源供給システム（３００）では、第７の態様において、第１基板（８）の厚さ方向（Ｄ０）からの平面視において、パワーインダクタ（Ｌ７１）は、第１領域（Ａ０１）の一部である第２領域（Ａ０３）の内部に位置している。第１基板（８）の厚さ方向（Ｄ０）からの平面視において、第２領域（Ａ０３）は、第１領域（Ａ０１）の一辺に接している。
【0269】
上記態様に係る電源供給システム（３００）によれば、パワーインダクタ（Ｌ７１）の外周面の一部がトラッカモジュール（１００～１００ｃ）と対向していないため、パワーインダクタ（Ｌ７１）の放熱性を確保することが可能となる。
【0270】
第９の態様に係る電源供給システム（３００）では、第８の態様において、第１基板（８）の厚さ方向（Ｄ０）からの平面視において、第２領域（Ａ０３）は、第１領域（Ａ０１）の４つの頂点のうちの１つを含む。
【0271】
上記態様に係る電源供給システム（３００）によれば、第１基板（８）の厚さ方向（Ｄ０）からの平面視において、トラッカモジュール（１００～１００ｃ）の形状をＬ字型のような単純な形状とすることができる。
【0272】
第１０の態様に係る電源供給システム（３００）では、第１から第９の態様のいずれかにおいて、トラッカモジュール（１００）は、フィルタ回路（４０）、を更に含む。フィルタ回路（４０）は、出力スイッチ回路（３０）に接続される。フィルタ回路（４０）は、少なくとも１つのインダクタ（Ｌ０～Ｌ２）を含む。インダクタ（Ｌ０～Ｌ２）の少なくとも１つの磁束方向は、パワーインダクタ（Ｌ７１）の磁束方向と直交する。
【0273】
上記態様に係る電源供給システム（３００）によれば、プリレギュレータ回路（１０）に含まれるパワーインダクタ（Ｌ７１）と、フィルタ回路（４０）に含まれるインダクタ（Ｌ０～Ｌ２）との磁気結合を低減させることが可能となる。したがって、パワーインダクタ（Ｌ７１）に起因するフィルタ回路（４０）のフィルタ特性劣化を低減することが可能となる。
【0274】
第１１の態様に係る高周波システム（２００）は、第１から第１０の態様のいずれかに係る電源供給システム（３００）と、パワーアンプ（２）と、を備える。パワーアンプ（２）は、トラッカモジュール（１００～１００ｃ）と接続されている。
【0275】
上記態様に係る高周波システム（２００）によれば、電源供給システム（３００）において、トラッカモジュール（１００～１００ｃ）とパワーインダクタ（Ｌ７１）との位置関係が限定される。したがって、電源供給システム（３００）において、トラッカモジュール（１００～１００ｃ）との間に不要な空間が生じづらい。したがって、トラッカモジュール（１００～１００ｃ）及びパワーインダクタ（Ｌ７１）を含む電源供給システム（３００）を小型化することが可能となる。
【0276】
第１２の態様に係る通信装置（７）は、第１１の態様に係る高周波システム（２００）と、信号処理回路（５）と、を備える。信号処理回路（５）は、高周波システム（２００）に接続されている。
【0277】
上記態様に係る通信装置（７）によれば、電源供給システム（３００）において、トラッカモジュール（１００～１００ｃ）とパワーインダクタ（Ｌ７１）との位置関係が限定される。したがって、電源供給システム（３００）において、トラッカモジュール（１００～１００ｃ）との間に不要な空間が生じづらい。したがって、トラッカモジュール（１００～１００ｃ）及びパワーインダクタ（Ｌ７１）を含む電源供給システム（３００）を小型化することが可能となる。
【0278】
第１３の態様に係るトラッカモジュール（１００～１００ｃ）は、モジュール基板（９）と、少なくとも１つのＩＣチップ（８０；８０ａ，８０ｂ；８０ｃ，８０ｄ；８０ｅ，８０ｆ）と、を備える。少なくとも１つのＩＣチップ（８０；８０ａ，８０ｂ；８０ｃ，８０ｄ；８０ｅ，８０ｆ）は、プリレギュレータ回路（１０）に含まれるスイッチ（Ｓ６１～Ｓ６３，Ｓ７１～Ｓ７２）の少なくとも１つと、スイッチトキャパシタ回路（２０）に含まれるスイッチ（Ｓ１１～Ｓ４４）の少なくとも１つと、出力スイッチ回路（３０）に含まれるスイッチ（Ｓ５１～Ｓ５４）の少なくとも１つと、を含む。プリレギュレータ回路（１０）は、パワーインダクタ（Ｌ７１）を用いて入力電圧を調整電圧に変換するように構成されている。スイッチトキャパシタ回路（２０）は、調整電圧に基づいて複数の離散的電圧を生成するように構成されている。出力スイッチ回路（３０）は、複数の離散的電圧の少なくとも１つを選択的にパワーアンプ（２）に出力するように構成されている。モジュール基板（９）の厚さ方向（Ｄ０）からの平面視において、モジュール基板（９）は凹部（Ａ０３）を有する。モジュール基板（９）の厚さ方向（Ｄ０）からの平面視において、パワーインダクタ（Ｌ７１）の少なくとも一部は、凹部（Ａ０３）に配置されている。
【0279】
上記態様に係るトラッカモジュール（１００～１００ｃ）によれば、トラッカモジュール（１００～１００ｃ）及びパワーインダクタ（Ｌ７１）を含む電源供給システム（３００）を小型化することが可能となる。
【0280】
第１４の態様に係るトラッカモジュール（１００；１００ａ）は、第１３の態様において、パワーインダクタ（Ｌ７１）と接続される接続端子（１１５，１１６）を更に含む。接続端子（１１５，１１６）は、モジュール基板（９）の外縁（９３）のうちパワーインダクタ（Ｌ７１）と対向する部分（９３５，９３６）に隣接している。
【0281】
上記態様に係るトラッカモジュール（１００；１００ａ）によれば、プリレギュレータ回路（１０）において、接続端子（１１５）とパワーインダクタ（Ｌ７１）との間の配線長と、接続端子（１１６）とパワーインダクタ（Ｌ７１）との間の配線長とをいずれも短くすることが可能となる。したがって、プリレギュレータ回路（１０）の耐ノイズ性能が向上する。
【0282】
第１５の態様に係るトラッカモジュール（１００；１００ａ）では、第１４の態様において、接続端子（１１５，１１６）は、プリレギュレータ回路（１０）に含まれるスイッチ（Ｓ６１～Ｓ６３，Ｓ７１～Ｓ７２）の少なくとも１つに接続されている。
【0283】
上記態様に係るトラッカモジュール（１００；１００ａ）によれば、プリレギュレータ回路（１０）の配線長をより短くできるため、プリレギュレータ回路（１０）の耐ノイズ性能が更に向上する。
【0284】
第１６の態様に係るトラッカモジュール（１００；１００ａ）では、第１４又は第１５の態様において、少なくとも１つのＩＣチップ（８０；８０ａ；８０ｃ，８０ｄ；８０ｅ）は、モジュール基板（９）の外縁（９３）のうちパワーインダクタ（Ｌ７１）と対向する部分（９３５，９３６）と隣接している。
【0285】
上記態様に係るトラッカモジュール（１００；１００ａ）によれば、プリレギュレータ回路（１０）の配線長を更に短くできるため、プリレギュレータ回路（１０）の耐ノイズ性能が更に向上する。
【0286】
第１７の態様に係るトラッカモジュール（１００；１００ａ）では、第１６の態様において、プリレギュレータ回路（１０）に含まれる少なくとも１つのスイッチ（Ｓ６１～Ｓ６３，Ｓ７１，Ｓ７２）は、モジュール基板（９）の外縁（９３）のうちパワーインダクタ（Ｌ７１）と対向する部分（９３５，９３６）と隣接している。
【0287】
上記態様に係るトラッカモジュール（１００；１００ａ）によれば、パワーインダクタ（Ｌ７１）とプリレギュレータ回路（１０）に含まれる少なくとも１つのスイッチ（Ｓ６１～Ｓ６３，Ｓ７１，Ｓ７２）との間の距離が短いため、プリレギュレータ回路（１０）の配線長を更に短くできる。
【0288】
第１８の態様に係るトラッカモジュール（１００；１００ａ）では、第１３から第１７の態様のいずれかにおいて、第１基板（８）の厚さ方向（Ｄ０）からの平面視において、トラッカモジュール（１００～１００ｃ）及びパワーインダクタ（Ｌ７１）は、矩形状の第１領域（Ａ０１）の内側に位置している。
【0289】
上記態様に係るトラッカモジュール（１００；１００ａ）によれば、トラッカモジュール（１００～１００ｃ）及びパワーインダクタ（Ｌ７１）を矩形状の１つのデバイスとみなすことが可能であるため、電源供給システム（３００）を更に小型化することが可能となる。
【0290】
第１９の態様に係るトラッカモジュール（１００；１００ａ）では、第１８の態様において、第１基板（８）の厚さ方向（Ｄ０）からの平面視において、パワーインダクタ（Ｌ７１）は、第１領域（Ａ０１）の一部である第２領域（Ａ０３）の内部に位置している。第１基板（８）の厚さ方向（Ｄ０）からの平面視において、第２領域（Ａ０３）は、第１領域（Ａ０１）の一辺に接している。
【0291】
上記態様に係るトラッカモジュール（１００；１００ａ）によれば、パワーインダクタ（Ｌ７１）の外周面の一部がトラッカモジュール（１００～１００ｃ）と対向していないため、パワーインダクタ（Ｌ７１）の放熱性を確保することが可能となる。
【0292】
第２０の態様に係るトラッカモジュール（１００；１００ａ）は、第１３から第１９の態様のいずれかにおいて、フィルタ回路（４０）、を更に含む。フィルタ回路（４０）は、出力スイッチ回路（３０）に接続される。フィルタ回路（４０）は、少なくとも１つのインダクタ（Ｌ０～Ｌ２）を含む。インダクタ（Ｌ０～Ｌ２）の少なくとも１つの磁束方向は、パワーインダクタ（Ｌ７１）の磁束方向と直交する。
【0293】
上記態様に係るトラッカモジュール（１００；１００ａ）によれば、プリレギュレータ回路（１０）に含まれるパワーインダクタ（Ｌ７１）と、フィルタ回路（４０）に含まれるインダクタ（Ｌ０～Ｌ２）との磁気結合を低減させることが可能となる。したがって、パワーインダクタ（Ｌ７１）に起因するフィルタ回路（４０）のフィルタ特性劣化を低減することが可能となる。
【符号の説明】
【0294】
１ 電源回路
２ パワーアンプ
３ フィルタ
４ 制御回路
５ 信号処理回路
５１ ＲＦ信号処理回路
５１１ 制御部
５２ ベースバンド信号処理回路
６ アンテナ
７ 通信装置
１０ プリレギュレータ回路
２０ スイッチトキャパシタ回路
３０ 出力スイッチ回路
４０ フィルタ回路
４１ 第１ＬＣ直列回路
４２ 第２ＬＣ直列回路
５０ バンドセレクトスイッチ回路
６０ デジタル制御回路
６１ 第１コントローラ
６２ 第２コントローラ
６０１、６０２、６０３、６０４ 制御端子
７０ 直流電源
８０、８０ａ、８０ｂ、８０ｃ、８０ｄ、８０ｅ、８０ｆ ＩＣチップ
８１ 入出力電極
８００ 外縁
８０１ 第１辺
８０２ 第２辺
８０３ 第３辺
８０４ 第４辺
９ 第２基板（モジュール基板）
９１ 第１主面
９２ 第２主面
９３ 外縁
９３１ 第１辺
９３２ 第２辺
９３３ 第３辺
９３４ 第４辺
９３５ 第５辺
９３６ 第６辺
９４ 樹脂層
９４１ 主面
９４３ 外周面
９５ シールド電極層
９０１、９０２ ＰＲ容量部
９０３、９０３ａ、９０３ｂ ＳＣ容量部
９０４ フィルタ回路部
８ 第１基板
８２ 第３主面
８３ 第４主面
１００、１００ａ、１００ｂ、１００ｃ トラッカモジュール
１０１、１０１ａ、１０１ｂ ＰＲスイッチ部（第１スイッチ部）
１０２、１０２ａ、１０２ｂ ＳＣスイッチ部（第２スイッチ部）
１０３ ＳＭスイッチ部（第３スイッチ部）
１０４ ＢＳスイッチ部（第４スイッチ部）
１１０、１３１、１３２、１３３、１３４、１４１ 入力端子
１１１、１１２、１１３、１１４、１３０、１４２ 出力端子
１１５、１１６ インダクタ接続端子（接続端子）
１１７、１２０、１３５ 制御端子
１５０ 共通端子
１５１、１５２、１５３、１５４ 選択端子
１５５ 制御端子
１６０ 外部接続端子
１６１ 入力端子
１６４ 出力端子
１６５ 入力制御端子
２００ 高周波システム
３００ 電源供給システム
Ａ０１ 領域（第１領域）
Ａ０２ 領域
Ａ０３ 領域（第２領域、凹部）
Ｃ１ キャパシタ
Ｃ２ キャパシタ
Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６、Ｃ２１、Ｃ２２、Ｃ２３、Ｃ２４、Ｃ６１、Ｃ６２、Ｃ６３、Ｃ６４ キャパシタ
Ｃ８１、Ｃ８２ キャパシタ
Ｌ０ インダクタ
Ｌ１ インダクタ
Ｌ２ インダクタ
Ｌ７１ パワーインダクタ
Ｓ１１、Ｓ１２、Ｓ１３、Ｓ１４、Ｓ２１、Ｓ２２、Ｓ２３、Ｓ２４、Ｓ３１、Ｓ３２、Ｓ３３、Ｓ３４、Ｓ４１、Ｓ４２、Ｓ４３、Ｓ４４、Ｓ５１、Ｓ５２、Ｓ５３、Ｓ５４、Ｓ６１、Ｓ６２、Ｓ６３、Ｓ７１、Ｓ７２、Ｓ８１、Ｓ８２、Ｓ８３、Ｓ８４ スイッチ
Ｓｇ１ 制御信号
Ｓｇ２ 制御信号
Ｓｇ３ 制御信号
Ｓｇ４ 制御信号
Ｓｇ７ クロック信号
Ｓｇ８ データ信号
Ｔ１ アンテナ端子
Ｔ２ 信号入力端子
Ｔ３ 第１制御端子
Ｔ４ 電源接続端子
Ｔ５ 第２制御端子
ＤＣＬ１、ＤＣＬ２ デジタル制御論理信号
Ｖｃｃ 電源電圧
Ｎ１、Ｎ２、Ｎ３、Ｎ４ ノード
Ｄ０ 厚さ方向
Ｄ１ 方向（第１方向）
Ｄ２ 方向（第２方向）
２ パワーアンプ
３ フィルタ
４ 制御回路
５ 信号処理回路
５１ ＲＦ信号処理回路
５１１ 制御部
５２ ベースバンド信号処理回路
６ アンテナ
７ 通信装置
１０ プリレギュレータ回路
２０ スイッチトキャパシタ回路
３０ 出力スイッチ回路
４０ フィルタ回路
４１ 第１ＬＣ直列回路
４２ 第２ＬＣ直列回路
５０ バンドセレクトスイッチ回路
６０ デジタル制御回路
６１ 第１コントローラ
６２ 第２コントローラ
６０１、６０２、６０３、６０４ 制御端子
７０ 直流電源
８０、８０ａ、８０ｂ、８０ｃ、８０ｄ、８０ｅ、８０ｆ ＩＣチップ
８１ 入出力電極
８００ 外縁
８０１ 第１辺
８０２ 第２辺
８０３ 第３辺
８０４ 第４辺
９ 第２基板（モジュール基板）
９１ 第１主面
９２ 第２主面
９３ 外縁
９３１ 第１辺
９３２ 第２辺
９３３ 第３辺
９３４ 第４辺
９３５ 第５辺
９３６ 第６辺
９４ 樹脂層
９４１ 主面
９４３ 外周面
９５ シールド電極層
９０１、９０２ ＰＲ容量部
９０３、９０３ａ、９０３ｂ ＳＣ容量部
９０４ フィルタ回路部
８ 第１基板
８２ 第３主面
８３ 第４主面
１００、１００ａ、１００ｂ、１００ｃ トラッカモジュール
１０１、１０１ａ、１０１ｂ ＰＲスイッチ部（第１スイッチ部）
１０２、１０２ａ、１０２ｂ ＳＣスイッチ部（第２スイッチ部）
１０３ ＳＭスイッチ部（第３スイッチ部）
１０４ ＢＳスイッチ部（第４スイッチ部）
１１０、１３１、１３２、１３３、１３４、１４１ 入力端子
１１１、１１２、１１３、１１４、１３０、１４２ 出力端子
１１５、１１６ インダクタ接続端子（接続端子）
１１７、１２０、１３５ 制御端子
１５０ 共通端子
１５１、１５２、１５３、１５４ 選択端子
１５５ 制御端子
１６０ 外部接続端子
１６１ 入力端子
１６４ 出力端子
１６５ 入力制御端子
２００ 高周波システム
３００ 電源供給システム
Ａ０１ 領域（第１領域）
Ａ０２ 領域
Ａ０３ 領域（第２領域、凹部）
Ｃ１ キャパシタ
Ｃ２ キャパシタ
Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６、Ｃ２１、Ｃ２２、Ｃ２３、Ｃ２４、Ｃ６１、Ｃ６２、Ｃ６３、Ｃ６４ キャパシタ
Ｃ８１、Ｃ８２ キャパシタ
Ｌ０ インダクタ
Ｌ１ インダクタ
Ｌ２ インダクタ
Ｌ７１ パワーインダクタ
Ｓ１１、Ｓ１２、Ｓ１３、Ｓ１４、Ｓ２１、Ｓ２２、Ｓ２３、Ｓ２４、Ｓ３１、Ｓ３２、Ｓ３３、Ｓ３４、Ｓ４１、Ｓ４２、Ｓ４３、Ｓ４４、Ｓ５１、Ｓ５２、Ｓ５３、Ｓ５４、Ｓ６１、Ｓ６２、Ｓ６３、Ｓ７１、Ｓ７２、Ｓ８１、Ｓ８２、Ｓ８３、Ｓ８４ スイッチ
Ｓｇ１ 制御信号
Ｓｇ２ 制御信号
Ｓｇ３ 制御信号
Ｓｇ４ 制御信号
Ｓｇ７ クロック信号
Ｓｇ８ データ信号
Ｔ１ アンテナ端子
Ｔ２ 信号入力端子
Ｔ３ 第１制御端子
Ｔ４ 電源接続端子
Ｔ５ 第２制御端子
ＤＣＬ１、ＤＣＬ２ デジタル制御論理信号
Ｖｃｃ 電源電圧
Ｎ１、Ｎ２、Ｎ３、Ｎ４ ノード
Ｄ０ 厚さ方向
Ｄ１ 方向（第１方向）
Ｄ２ 方向（第２方向）
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】