知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024131891
(43)【公開日】2024-09-30
(54)【発明の名称】トラッカモジュール、高周波システム及び通信装置
(51)【国際特許分類】
H04B 1/04 20060101AFI20240920BHJP
H03F 1/02 20060101ALI20240920BHJP
H03F 3/24 20060101ALI20240920BHJP
【ＦＩ】
H04B1/04 A
H03F1/02 111
H03F3/24
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2023042413
(22)【出願日】2023-03-16
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】110002527
【氏名又は名称】弁理士法人北斗特許事務所
(72)【発明者】
【氏名】坂野 達也
(72)【発明者】
【氏名】廣野 敦
(72)【発明者】
【氏名】平井 和斗
【テーマコード（参考）】
5J500
5K060
【Ｆターム（参考）】
5J500AA01
5J500AA25
5J500AA42
5J500AC46
5J500AC86
5J500AC92
5J500AF10
5J500AF16
5J500AH24
5J500AH29
5J500AK41
5J500AK49
5J500AK65
5J500AM20
5J500AQ06
5J500AS14
5J500AT01
5J500LV08
5J500RG01
5J500WU03
5K060CC04
5K060DD04
5K060EE05
5K060FF06
5K060HH06
5K060HH11
5K060HH39
5K060JJ23
5K060LL11
(57)【要約】
【課題】小型化を図る。
【解決手段】トラッカモジュール１００は、モジュール基板１２と、第１ＩＣチップ８１と、第２ＩＣチップ８２と、を備える。第１ＩＣチップ８１は、モジュール基板１２に配置されている。第２ＩＣチップ８２は、パワーアンプを制御する。第１ＩＣチップ８１は、入力電圧に基づいて複数の離散的電圧を生成するように構成されているスイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、複数の離散的電圧のうちの少なくとも１つを選択的にパワーアンプに出力するように構成されている出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含む。第２ＩＣチップ８２は、第１ＩＣチップ８１が配置されているモジュール基板１２に配置されている。
【選択図】図１
【解決手段】トラッカモジュール１００は、モジュール基板１２と、第１ＩＣチップ８１と、第２ＩＣチップ８２と、を備える。第１ＩＣチップ８１は、モジュール基板１２に配置されている。第２ＩＣチップ８２は、パワーアンプを制御する。第１ＩＣチップ８１は、入力電圧に基づいて複数の離散的電圧を生成するように構成されているスイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、複数の離散的電圧のうちの少なくとも１つを選択的にパワーアンプに出力するように構成されている出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含む。第２ＩＣチップ８２は、第１ＩＣチップ８１が配置されているモジュール基板１２に配置されている。
【選択図】図１
【特許請求の範囲】
【請求項1】
モジュール基板と、
前記モジュール基板に配置されている第１ＩＣチップと、
パワーアンプを制御する第２ＩＣチップと、を備え、
前記第１ＩＣチップは、
入力電圧に基づいて複数の離散的電圧を生成するように構成されているスイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、
前記複数の離散的電圧のうちの少なくとも１つを選択的に前記パワーアンプに出力するように構成されている出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含み、
前記第２ＩＣチップは、前記第１ＩＣチップが配置されている前記モジュール基板に配置されている、
トラッカモジュール。
前記モジュール基板に配置されている第１ＩＣチップと、
パワーアンプを制御する第２ＩＣチップと、を備え、
前記第１ＩＣチップは、
入力電圧に基づいて複数の離散的電圧を生成するように構成されているスイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、
前記複数の離散的電圧のうちの少なくとも１つを選択的に前記パワーアンプに出力するように構成されている出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含み、
前記第２ＩＣチップは、前記第１ＩＣチップが配置されている前記モジュール基板に配置されている、
トラッカモジュール。
【請求項2】
パワーアンプが配置されている第１モジュール基板とは別体の第２モジュール基板と、
前記第２モジュール基板であるモジュール基板に配置されている第１ＩＣチップと、
前記パワーアンプを制御する第２ＩＣチップと、を備え、
前記第１ＩＣチップは、
入力電圧に基づいて複数の離散的電圧を生成するように構成されているスイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、
前記複数の離散的電圧のうちの少なくとも１つを選択的に前記パワーアンプに出力するように構成されている出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含み、
前記第２ＩＣチップは、前記第１ＩＣチップが配置されている前記モジュール基板に配置されている、
トラッカモジュール。
前記第２モジュール基板であるモジュール基板に配置されている第１ＩＣチップと、
前記パワーアンプを制御する第２ＩＣチップと、を備え、
前記第１ＩＣチップは、
入力電圧に基づいて複数の離散的電圧を生成するように構成されているスイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、
前記複数の離散的電圧のうちの少なくとも１つを選択的に前記パワーアンプに出力するように構成されている出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含み、
前記第２ＩＣチップは、前記第１ＩＣチップが配置されている前記モジュール基板に配置されている、
トラッカモジュール。
【請求項3】
前記モジュール基板は、互いに対向する第１主面及び第２主面を有し、
前記モジュール基板の前記第２主面に配置されている外部接続端子を更に備え、
前記第１ＩＣチップは、前記モジュール基板の前記第２主面に配置されており、
前記第２ＩＣチップは、前記モジュール基板の前記第１主面に配置されている、
請求項１又は２に記載のトラッカモジュール。
前記モジュール基板の前記第２主面に配置されている外部接続端子を更に備え、
前記第１ＩＣチップは、前記モジュール基板の前記第２主面に配置されており、
前記第２ＩＣチップは、前記モジュール基板の前記第１主面に配置されている、
請求項１又は２に記載のトラッカモジュール。
【請求項4】
前記モジュール基板は、互いに対向する第１主面及び第２主面を有し、
前記モジュール基板の前記第２主面に配置されている外部接続端子を更に備え、
前記第１ＩＣチップは、前記モジュール基板の前記第１主面に配置されており、
前記第２ＩＣチップは、前記モジュール基板の前記第２主面に配置されている、
請求項１又は２に記載のトラッカモジュール。
前記モジュール基板の前記第２主面に配置されている外部接続端子を更に備え、
前記第１ＩＣチップは、前記モジュール基板の前記第１主面に配置されており、
前記第２ＩＣチップは、前記モジュール基板の前記第２主面に配置されている、
請求項１又は２に記載のトラッカモジュール。
【請求項5】
前記モジュール基板は、互いに対向する第１主面及び第２主面を有し、
前記第１ＩＣチップ及び前記第２ＩＣチップは、前記モジュール基板の前記第１主面又は前記第２主面に配置されている、
請求項１又は２に記載のトラッカモジュール。
前記第１ＩＣチップ及び前記第２ＩＣチップは、前記モジュール基板の前記第１主面又は前記第２主面に配置されている、
請求項１又は２に記載のトラッカモジュール。
【請求項6】
前記第１ＩＣチップと前記第２ＩＣチップとが一体である、
請求項５に記載のトラッカモジュール。
請求項５に記載のトラッカモジュール。
【請求項7】
高周波信号のエンベロープに基づいて前記出力スイッチ回路を制御するための制御信号を生成する信号生成部を更に備え、
前記信号生成部は、前記モジュール基板に配置されている、
請求項１又は２に記載のトラッカモジュール。
前記信号生成部は、前記モジュール基板に配置されている、
請求項１又は２に記載のトラッカモジュール。
【請求項8】
前記信号生成部は、前記第１ＩＣチップに含まれている、
請求項７に記載のトラッカモジュール。
請求項７に記載のトラッカモジュール。
【請求項9】
前記第２ＩＣチップに接続されており、前記パワーアンプを制御するための制御信号を出力する制御端子を更に備える、
請求項１又は２に記載のトラッカモジュール。
請求項１又は２に記載のトラッカモジュール。
【請求項10】
前記制御端子は、前記モジュール基板の厚さ方向で、前記第２ＩＣチップと重なるように前記モジュール基板に配置されている、
請求項９に記載のトラッカモジュール。
請求項９に記載のトラッカモジュール。
【請求項11】
請求項１に記載のトラッカモジュールと、
前記パワーアンプと、を備え、
前記パワーアンプは、前記モジュール基板に配置されている、
高周波システム。
前記パワーアンプと、を備え、
前記パワーアンプは、前記モジュール基板に配置されている、
高周波システム。
【請求項12】
請求項１１に記載の高周波システムと、
前記高周波システムに接続されている信号処理回路と、を備える、
通信装置。
前記高周波システムに接続されている信号処理回路と、を備える、
通信装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般にトラッカモジュール、高周波システム及び通信装置に関し、より詳細には、複数のＩＣチップを備えるトラッカモジュール、トラッカモジュールを備える高周波システム、及び高周波システムを備える通信装置に関する。
【背景技術】
【0002】
特許文献１には、高周波信号に応じて時間の経過とともに動的に調整された電源電圧をパワーアンプに供給可能な電源制御ユニットが開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許第８８２９９９３号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１に開示された電源制御ユニットの構成をモジュール化した場合、大型化する場合がある。
【0005】
本発明の目的は、小型化を図ることが可能なトラッカモジュール、高周波システム及び通信装置を提供することにある。
【課題を解決するための手段】
【0006】
本発明の一態様に係るトラッカモジュールは、モジュール基板と、第１ＩＣチップと、第２ＩＣチップと、を備える。前記第１ＩＣチップは、前記モジュール基板に配置されている。前記第２ＩＣチップは、パワーアンプを制御する。前記第１ＩＣチップは、入力電圧に基づいて複数の離散的電圧を生成するように構成されているスイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、前記複数の離散的電圧のうちの少なくとも１つを選択的に前記パワーアンプに出力するように構成されている出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含む。前記第２ＩＣチップは、前記第１ＩＣチップが配置されている前記モジュール基板に配置されている。
【0007】
本発明の一態様に係るトラッカモジュールは、第２モジュール基板と、第１ＩＣチップと、第２ＩＣチップと、を備える。前記第２モジュール基板は、パワーアンプが配置されている第１モジュール基板とは別体である。前記第１ＩＣチップは、前記第２モジュール基板であるモジュール基板に配置されている。前記第２ＩＣチップは、前記パワーアンプを制御する。前記第１ＩＣチップは、入力電圧に基づいて複数の離散的電圧を生成するように構成されているスイッチトキャパシタ回路に含まれる少なくとも１つのスイッチと、前記複数の離散的電圧のうちの少なくとも１つを選択的に前記パワーアンプに出力するように構成されている出力スイッチ回路に含まれる少なくとも１つのスイッチと、を含む。前記第２ＩＣチップは、前記第１ＩＣチップが配置されている前記モジュール基板に配置されている。
【0008】
本発明の一態様に係る高周波システムは、前記トラッカモジュールと、前記パワーアンプと、を備える。前記パワーアンプは、前記モジュール基板に配置されている。
【0009】
本発明の一態様に係る通信装置は、前記高周波システムと、信号処理回路と、を備える。前記信号処理回路は、前記高周波システムに接続されている。
【発明の効果】
【0010】
本発明の一態様に係るトラッカモジュール、高周波システム及び通信装置によれば、小型化を図ることが可能となる。
【図面の簡単な説明】
【0011】
【発明を実施するための形態】
【0012】
以下、実施形態１～４に係るトラッカモジュール、高周波システム及び通信装置について、図面を参照して説明する。また、参考例１，２に係るトラッカモジュール、高周波システム及び通信装置について、図面を参照して説明する。以下の実施形態等において参照する図は、模式的な図であり、図中の構成要素の大きさ及び厚さは必ずしも実際の寸法を反映しているとは限らず、構成要素間における大きさの比及び厚さの比も、必ずしも実際の寸法比を反映しているとは限らない。
【0013】
（実施形態１）
（１）トラッカモジュール
まず、実施形態１に係るトラッカモジュール１００について、図面を参照して説明する。
（１）トラッカモジュール
まず、実施形態１に係るトラッカモジュール１００について、図面を参照して説明する。
【0014】
実施形態１に係るトラッカモジュール１００は、図１及び図２に示すように、モジュール基板１２と、第１ＩＣチップ８１と、第２ＩＣチップ８２と、を備える。第１ＩＣチップ８１は、モジュール基板１２に配置されている。第２ＩＣチップ８２は、パワーアンプ２を制御する。第１ＩＣチップ８１は、入力電圧に基づいて複数の離散的電圧を生成するように構成されているスイッチトキャパシタ回路２０に含まれる少なくとも１つのスイッチＳ６１～Ｓ６４，Ｓ７１，Ｓ７２（図４参照）と、複数の離散的電圧のうちの少なくとも１つを選択的にパワーアンプ２に出力するように構成されている出力スイッチ回路３０に含まれる少なくとも１つのスイッチＳ５１～Ｓ５４（図４参照）と、を含む。第２ＩＣチップ８２は、第１ＩＣチップ８１が配置されているモジュール基板１２に配置されている。
【0015】
（２）電源回路、高周波システム及び通信装置の回路構成
次に、実施形態１に係る電源回路１、高周波システム２００及び通信装置７の回路構成について、図面を参照して説明する。
次に、実施形態１に係る電源回路１、高周波システム２００及び通信装置７の回路構成について、図面を参照して説明する。
【0016】
（２．１）高周波システムの回路構成
高周波システム２００は、図２に示すように、電源回路１と、パワーアンプ２と、フィルタ３と、複数の外部接続端子と、を備える。複数の外部接続端子は、アンテナ端子Ｔ１と、信号入力端子Ｔ２と、第１制御端子Ｔ３と、電源接続端子Ｔ４と、４つ（図２では１つのみ図示）の第２制御端子Ｔ５と、を含む。
高周波システム２００は、図２に示すように、電源回路１と、パワーアンプ２と、フィルタ３と、複数の外部接続端子と、を備える。複数の外部接続端子は、アンテナ端子Ｔ１と、信号入力端子Ｔ２と、第１制御端子Ｔ３と、電源接続端子Ｔ４と、４つ（図２では１つのみ図示）の第２制御端子Ｔ５と、を含む。
【0017】
また、高周波システム２００は、図示を省略しているが、ローノイズアンプ及び受信フィルタを有する受信経路を備えている。つまり、高周波システム２００は、ローノイズアンプと、受信フィルタと、ローノイズアンプと受信フィルタとの間に設けられている入力整合回路と、を更に備える。
【0018】
電源回路１は、エンベロープ信号に基づいて複数の離散的な電圧レベルの中から選択される電圧レベルを有する電源電圧Ｖｃｃをパワーアンプ２に供給する回路である。
【0019】
電源回路１及びパワーアンプ２を備える通信装置７では、パワーアンプ２において、高周波信号を増幅する際に、エンベロープ・トラッキング方式（以下、「ＥＴ方式」という）が用いられる。ＥＴ方式には、アナログ・エンベロープ・トラッキング方式（以下、「アナログＥＴ方式」という）と、デジタル・エンベロープ・トラッキング方式（以下、「デジタルＥＴ方式」という）とがある。
【0020】
デジタルＥＴ方式は、１フレーム内で、電圧レベルの異なる複数の離散的電圧を用いて高周波信号（変調波）の包絡線を追跡する方式である。以下、デジタルＥＴ方式が電源電圧Ｖｃｃの生成に適用されるモードをデジタルＥＴモードと呼ぶ。また、アナログＥＴ方式は、連続的な電圧レベルを用いて高周波信号の包絡線を追跡する方式である。以下、アナログＥＴ方式が電源電圧Ｖｃｃの生成に適用されるモードをアナログＥＴモードと呼ぶ。
【0021】
フレームとは、高周波信号を構成する単位を表す。例えば、５Ｇ ＮＲ（5th Generation New Radio）及びＬＴＥ（登録商標、Long Term Evolution）では、フレームは、１０個のサブフレームを含み、各サブフレームは、複数のスロットを含み、各スロットは、複数のシンボルを含む。各サブフレーム長は１ｍｓであり、フレーム長は１０ｍｓである。
【0022】
【0023】
デジタルＥＴモードでは、図３Ａに示すように、１フレーム内で、複数の離散的な電圧レベルに電源電圧Ｖｃｃを変動させることで高周波信号の包絡線を追跡する。その結果、電源電圧Ｖｃｃの波形は、矩形波状の波形となる。デジタルＥＴモードでは、エンベロープ信号に基づいて、複数の離散的な電圧レベルの中から電源電圧レベルが選択される。
【0024】
アナログＥＴモードでは、図３Ｂに示すように、電源電圧Ｖｃｃを連続的に変動させることで高周波信号の包絡線を追跡する。アナログＥＴモードでは、エンベロープ信号に基づいて、電源電圧Ｖｃｃが決定される。アナログＥＴモードでは、チャネル帯域幅が狭い場合（チャネル帯域幅が例えば６０ＭＨｚ未満である場合）には、電源電圧Ｖｃｃが高周波信号の包絡線の変化に追随しやすいが、チャネル帯域幅が広い場合（チャネル帯域幅が例えば６０ＭＨｚ以上である場合）には、電源電圧Ｖｃｃが高周波信号の包絡線の変化に追随しにくくなる。言い換えると、チャネル帯域幅が広い場合には、電源電圧Ｖｃｃの振幅変化は、高周波信号の包絡線の変化に対して遅れが生じやすくなる。
【0025】
これに対して、チャネル帯域幅が広い場合には、デジタルＥＴモードを適用することで、電源電圧Ｖｃｃの高周波信号への追随性を改善させることができる。
【0026】
電源回路１は、図２に示すように、プリレギュレータ回路１０と、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、制御回路４と、を備える。
【0027】
プリレギュレータ回路１０は、例えば、通信装置７が備える直流電源７１から供給される直流電圧（第１電圧）を第２電圧に変換するＤＣ（Direct Current）／ＤＣコンバータである。プリレギュレータ回路１０は、第１電圧の電圧値よりも第２電圧の電圧値を大きくする昇圧動作と、第１電圧の電圧値よりも第２電圧の電圧値を小さくする降圧動作と、を行うように構成されている。つまり、プリレギュレータ回路１０は、昇降圧型のＤＣ／ＤＣコンバータである。
【0028】
スイッチトキャパシタ回路２０は、プリレギュレータ回路１０からの第２電圧を入力電圧とし、複数の離散的電圧（複数の第３電圧）を生成するように構成されている。複数の離散的電圧は、互いに異なる電圧レベルを有する。スイッチトキャパシタ回路２０は、スイッチトキャパシタ電圧バランサ（Switched-Capacitor Voltage Balancer）と呼ばれる場合もある。
【0029】
出力スイッチ回路３０は、エンベロープ信号に対応するデジタル制御信号に基づいて、スイッチトキャパシタ回路２０で生成された複数の離散的電圧（複数の第３電圧）のうちの少なくとも１つを選択的にパワーアンプ２に出力するように構成されている。出力スイッチ回路３０は、複数の離散的電圧の中から選択された少なくとも１つの離散的電圧を出力する。電源回路１では、出力スイッチ回路３０での離散的電圧の選択を時間の経過とともに繰り返すことで、出力スイッチ回路３０の出力電圧（電源電圧Ｖｃｃ）の電圧レベルを時間の経過とともに変化させることができる。これにより、電源回路１は、パワーアンプ２へ供給する電源電圧Ｖｃｃの電圧レベルを時間の経過とともに変化させることができる。
【0030】
制御回路４は、第１制御端子Ｔ３を介して信号処理回路５のＲＦ信号処理回路５１に接続されている。また、制御回路４は、後述の制御端子１８４を介してパワーアンプ２の制御端子に接続されている。制御回路４は、信号処理回路５のＲＦ信号処理回路５１からの制御信号を受けることにより、パワーアンプ２の制御端子へ供給するバイアス電流（又はバイアス電圧）の大きさ及び供給タイミングを制御する。
【0031】
パワーアンプ２は、入力端子、出力端子、電源端子及び制御端子を有する。パワーアンプ２の入力端子は、信号入力端子Ｔ２を介して通信装置７の信号処理回路５に接続される。パワーアンプ２の出力端子は、フィルタ３及びアンテナ端子Ｔ１を介して通信装置７のアンテナ６に接続される。パワーアンプ２は、信号処理回路５から出力された所定バンドの高周波送信信号（以下、「送信信号」と記す）を増幅して出力する。
【0032】
フィルタ３は、パワーアンプ２の出力端子とアンテナ端子Ｔ１との間に接続されている。フィルタ３は、所定バンドの周波数帯域を含む通過帯域を有する。これにより、フィルタ３は、パワーアンプ２で増幅された所定バンドの送信信号を通過させることができる。高周波システム２００では、パワーアンプ２から出力される送信信号を、フィルタ３及びアンテナ端子Ｔ１を介してアンテナ６へ出力する。
【0033】
（２．２）通信装置
通信装置７は、図２に示すように、高周波システム２００と、信号処理回路５と、アンテナ６と、直流電源７１と、を備える。信号処理回路５は、高周波システム２００に接続されている。
通信装置７は、図２に示すように、高周波システム２００と、信号処理回路５と、アンテナ６と、直流電源７１と、を備える。信号処理回路５は、高周波システム２００に接続されている。
【0034】
直流電源７１は、例えば、充電式電池（rechargeable battery）である。なお、直流電源７１は、充電式電池に限定されず、他の電池であってもよい。
【0035】
アンテナ６は、アンテナ端子Ｔ１から出力される所定バンドの送信信号を送信する。
【0036】
信号処理回路５は、ＲＦ信号処理回路５１と、ベースバンド信号処理回路５２と、を含む。ＲＦ信号処理回路５１は、例えば、ＲＦＩＣ（Radio Frequency Integrated Circuit）であり、高周波信号に対する信号処理を行う。ＲＦ信号処理回路５１は、例えば、ベースバンド信号処理回路５２から出力される高周波信号（送信信号）に対してアップコンバート等の信号処理を行い、信号処理が行われた高周波信号を出力する。ベースバンド信号処理回路５２は、例えば、ＢＢＩＣ（Baseband Integrated Circuit）である。ベースバンド信号処理回路５２は、ベースバンド信号からＩ相信号及びＱ相信号を生成する。ベースバンド信号は、例えば、外部から入力される音声信号又は画像信号である。ベースバンド信号処理回路５２は、Ｉ相信号とＱ相信号とを合成することでＩＱ変調処理を行って、送信信号を出力する。この際、送信信号は、所定周波数の搬送波信号を、搬送波信号の周期よりも長い周期で振幅変調される変調信号（ＩＱ信号）として生成される。
【0037】
また、ＲＦ信号処理回路５１は、電源回路１及びパワーアンプ２を制御する制御部５３を有する。ＲＦ信号処理回路５１の制御部５３は、ベースバンド信号処理回路５２から入力される高周波入力信号のエンベロープ信号に基づいて、スイッチトキャパシタ回路２０で生成された複数の離散的電圧の電圧レベルの中からパワーアンプ２で用いられる電源電圧Ｖｃｃの電圧レベルを出力スイッチ回路３０に選択させる。これにより、電源回路１は、デジタル・エンベロープ・トラッキングに基づいて電源電圧Ｖｃｃを出力する。エンベロープ信号とは、高周波信号（変調波）の包絡線を示す信号である。エンベロープ値は、例えば（Ｉ２＋Ｑ２）１／２である。ここで、（Ｉ，Ｑ）は、コンスタレーションポイントを表す。コンスタレーションポイントとは、デジタル変調によって変調された信号をコンスタレーションダイヤグラム上で表す点である。（Ｉ，Ｑ）は、例えば、送信情報に基づいてベースバンド信号処理回路５２で決定される。なお、ＲＦ信号処理回路５１の制御部５３としての機能の一部又は全部は、ＲＦ信号処理回路５１の外部にあってもよく、例えば、ベースバンド信号処理回路５２又は電源回路１がＲＦ信号処理回路５１の制御部５３としての機能の一部又は全部を備えてもよい。例えば、出力スイッチ回路３０に電源電圧Ｖｃｃの電圧レベルを選択させる制御機能を、ＲＦ信号処理回路５１が備えず、電源回路１が備えてもよい。
【0038】
（２．３）電源回路
電源回路１は、図４に示すように、プリレギュレータ回路１０と、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、フィルタ回路４０と、バンドセレクトスイッチ回路５０と、デジタル制御回路６０（図５参照）と、制御回路４（図２参照）と、を備える。
電源回路１は、図４に示すように、プリレギュレータ回路１０と、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、フィルタ回路４０と、バンドセレクトスイッチ回路５０と、デジタル制御回路６０（図５参照）と、制御回路４（図２参照）と、を備える。
【0039】
（２．４）プリレギュレータ回路
プリレギュレータ回路１０は、図４に示すように、入力端子１１０と、複数（図４の例では４つ）の出力端子１１１～１１４と、複数のインダクタ接続端子１１５，１１６と、制御端子１１７と、複数（図４の例では５つ）のスイッチＳ６１～Ｓ６３，Ｓ７１，Ｓ７２と、パワーインダクタＬ７１と、複数（図４の例では４つ）のキャパシタＣ６１～Ｃ６４と、を備える。パワーインダクタＬ７１は、直流電圧の昇圧及び／又は降圧（昇圧、降圧又は昇降圧）に用いられるインダクタである。
プリレギュレータ回路１０は、図４に示すように、入力端子１１０と、複数（図４の例では４つ）の出力端子１１１～１１４と、複数のインダクタ接続端子１１５，１１６と、制御端子１１７と、複数（図４の例では５つ）のスイッチＳ６１～Ｓ６３，Ｓ７１，Ｓ７２と、パワーインダクタＬ７１と、複数（図４の例では４つ）のキャパシタＣ６１～Ｃ６４と、を備える。パワーインダクタＬ７１は、直流電圧の昇圧及び／又は降圧（昇圧、降圧又は昇降圧）に用いられるインダクタである。
【0040】
入力端子１１０は、直流電圧の入力端子である。つまり、入力端子１１０は、直流電源７１（図２参照）から入力電圧を受けるための端子である。
【0041】
出力端子１１１は、電圧Ｖ４の出力端子である。つまり、出力端子１１１は、スイッチトキャパシタ回路２０に電圧Ｖ４を供給するための端子である。出力端子１１１は、スイッチトキャパシタ回路２０のノードＮ４に接続されている。
【0042】
出力端子１１２は、電圧Ｖ３の出力端子である。つまり、出力端子１１２は、スイッチトキャパシタ回路２０に電圧Ｖ３を供給するための端子である。出力端子１１２は、スイッチトキャパシタ回路２０のノードＮ３に接続されている。
【0043】
出力端子１１３は、電圧Ｖ２の出力端子である。つまり、出力端子１１３は、スイッチトキャパシタ回路２０に電圧Ｖ２を供給するための端子である。出力端子１１３は、スイッチトキャパシタ回路２０のノードＮ２に接続されている。
【0044】
出力端子１１４は、電圧Ｖ１の出力端子である。つまり、出力端子１１４は、スイッチトキャパシタ回路２０に電圧Ｖ１を供給するための端子である。出力端子１１４は、スイッチトキャパシタ回路２０のノードＮ１に接続されている。
【0045】
インダクタ接続端子１１５は、パワーインダクタＬ７１の一端（第１端）に接続されている。インダクタ接続端子１１６は、パワーインダクタＬ７１の他端（第２端）に接続されている。
【0046】
制御端子１１７は、制御信号Ｓｇ１の入力端子である。つまり、制御端子１１７は、プリレギュレータ回路１０を制御するための制御信号Ｓｇ１を受けるための端子である。制御信号Ｓｇ１は、プリレギュレータ回路１０に含まれる複数のスイッチＳ６１～Ｓ６３，Ｓ７１，Ｓ７２のオン／オフを制御するための信号である。
【0047】
スイッチＳ７１は、入力端子１１０とパワーインダクタＬ７１の一端との間に接続されている。具体的には、スイッチＳ７１は、入力端子１１０に接続されている第１端子と、インダクタ接続端子１１５を介してパワーインダクタＬ７１の一端に接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ７１は、オン／オフを切り替えることで、入力端子１１０とパワーインダクタＬ７１の一端との間の接続及び非接続を切り替える。
【0048】
スイッチＳ７２は、パワーインダクタＬ７１の一端とグランドとの間に接続されている。具体的には、スイッチＳ７２は、インダクタ接続端子１１５を介してパワーインダクタＬ７１の一端に接続されている第１端子と、グランドに接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ７２は、オン／オフを切り替えることで、パワーインダクタＬ７１の一端とグランドとの間の接続及び非接続を切り替える。
【0049】
スイッチＳ６１は、パワーインダクタＬ７１の他端と出力端子１１１との間に接続されている。具体的には、スイッチＳ６１は、パワーインダクタＬ７１の他端に接続されている第１端子と、出力端子１１１に接続されている第２端子と、有する。上記の接続構成において、スイッチＳ６１は、オン／オフを切り替えることで、パワーインダクタＬ７１の他端と出力端子１１１との間の接続及び非接続を切り替える。
【0050】
スイッチＳ６２は、パワーインダクタＬ７１の他端と出力端子１１２との間に接続されている。具体的には、スイッチＳ６２は、パワーインダクタＬ７１の他端に接続されている第１端子と、出力端子１１２に接続されている第２端子と、有する。上記の接続構成において、スイッチＳ６２は、オン／オフを切り替えることで、パワーインダクタＬ７１の他端と出力端子１１２との間の接続及び非接続を切り替える。
【0051】
スイッチＳ６３は、パワーインダクタＬ７１の他端と出力端子１１３との間に接続されている。具体的には、スイッチＳ６３は、パワーインダクタＬ７１の他端に接続されている第１端子と、出力端子１１３に接続されている第２端子と、有する。上記の接続構成において、スイッチＳ６３は、オン／オフを切り替えることで、パワーインダクタＬ７１の他端と出力端子１１３との間の接続及び非接続を切り替える。
【0052】
キャパシタＣ６１は、出力端子１１１と出力端子１１２との間に接続されている。キャパシタＣ６１の２つの電極の一方は、スイッチＳ６１及び出力端子１１１に接続され、キャパシタＣ６１の２つの電極の他方は、スイッチＳ６２及び出力端子１１２と、キャパシタＣ６２の２つの電極の一方とに接続されている。
【0053】
キャパシタＣ６２は、出力端子１１２と出力端子１１３との間に接続されている。キャパシタＣ６２の２つの電極の一方は、スイッチＳ６２及び出力端子１１２と、キャパシタＣ６１の２つの電極の他方とに接続され、キャパシタＣ６２の２つの電極の他方は、スイッチＳ６３及び出力端子１１３と、キャパシタＣ６３の２つの電極の一方とに接続されている。
【0054】
キャパシタＣ６３は、出力端子１１３と出力端子１１４との間に接続されている。キャパシタＣ６３の２つの電極の一方は、スイッチＳ６３及び出力端子１１３と、キャパシタＣ６２の２つの電極の他方とに接続され、キャパシタＣ６３の２つの電極の他方は、出力端子１１４と、キャパシタＣ６４の２つの電極の一方とに接続されている。
【0055】
キャパシタＣ６４は、出力端子１１４とグランドとの間に接続されている。キャパシタＣ６４の２つの電極の一方は、出力端子１１４と、キャパシタＣ６３の２つの電極の他方とに接続され、キャパシタＣ６４の２つの電極の他方は、グランドに接続されている。
【0056】
複数のスイッチＳ６１～Ｓ６３は、排他的にオンになるように制御される。つまり、スイッチＳ６１～Ｓ６３のいずれかのみがオンにされ、スイッチＳ６１～Ｓ６３の残りがオフにされる。スイッチＳ６１～Ｓ６３のいずれをオンとするかにより、電圧Ｖ１～Ｖ４の電圧レベルを変化させることが可能となる。
【0057】
上記のように構成されたプリレギュレータ回路１０は、複数の出力端子１１１～１１４の少なくとも１つを介してスイッチトキャパシタ回路２０に電荷を供給する。
【0058】
（２．５）スイッチトキャパシタ回路
スイッチトキャパシタ回路２０は、図４に示すように、複数（図４の例では６つ）のキャパシタＣ１１～Ｃ１６と、複数（図４の例では４つ）のキャパシタＣ２１～Ｃ２４と、複数（図４の例では１６個）のスイッチＳ１１～Ｓ１４，Ｓ２１～Ｓ２４，Ｓ３１～Ｓ３４，Ｓ４１～Ｓ４４と、制御端子２１０と、を備える。
スイッチトキャパシタ回路２０は、図４に示すように、複数（図４の例では６つ）のキャパシタＣ１１～Ｃ１６と、複数（図４の例では４つ）のキャパシタＣ２１～Ｃ２４と、複数（図４の例では１６個）のスイッチＳ１１～Ｓ１４，Ｓ２１～Ｓ２４，Ｓ３１～Ｓ３４，Ｓ４１～Ｓ４４と、制御端子２１０と、を備える。
【0059】
制御端子２１０は、デジタル制御回路６０（図５参照）からの制御信号Ｓｇ２の入力端子である。制御信号Ｓｇ２は、スイッチトキャパシタ回路２０に含まれる複数のスイッチＳ１１～Ｓ１４，Ｓ２１～Ｓ２４，Ｓ３１～Ｓ３４，Ｓ４１～Ｓ４４のオン／オフを制御するための信号である。
【0060】
複数のキャパシタＣ１１～Ｃ１６の各々は、フライングキャパシタ（トランスファキャパシタ）として機能する。つまり、複数のキャパシタＣ１１～Ｃ１６の各々は、プリレギュレータ回路１０から供給される電圧（入力電圧）を昇圧又は降圧するために用いられる。より具体的には、複数のキャパシタＣ１１～Ｃ１６は、４つのノードＮ１～Ｎ４においてＶ１：Ｖ２：Ｖ３：Ｖ４＝１：２：３：４を満たす電圧Ｖ１～Ｖ４（グランド電位に対する電圧）が維持されるように、キャパシタＣ１１～Ｃ１６とノードＮ１～Ｎ４との間で電荷を移動させる。複数の電圧Ｖ１～Ｖ４は、複数の離散的な電圧レベルをそれぞれ有する複数の離散的電圧に相当する。電圧Ｖ１は、ノードＮ１における電圧であり、電圧Ｖ２は、ノードＮ２における電圧であり、電圧Ｖ３は、ノードＮ３における電圧であり、電圧Ｖ４は、ノードＮ４における電圧である。
【0061】
キャパシタＣ１１は、２つの電極を有する。キャパシタＣ１１の２つの電極の一方は、スイッチＳ１１の一端（第１端）及びスイッチＳ１２の一端（第１端）に接続されている。キャパシタＣ１１の２つの電極の他方は、スイッチＳ２１の一端（第１端）及びスイッチＳ２２の一端（第１端）に接続されている。
【0062】
キャパシタＣ１２は、２つの電極を有する。キャパシタＣ１２の２つの電極の一方は、スイッチＳ２１の一端及びスイッチＳ２２の一端に接続されている。キャパシタＣ１２の２つの電極の他方は、スイッチＳ３１の一端（第１端）及びスイッチＳ３２の一端（第１端）に接続されている。
【0063】
キャパシタＣ１３は、２つの電極を有する。キャパシタＣ１３の２つの電極の一方は、スイッチＳ３１の一端及びスイッチＳ３２の一端に接続されている。キャパシタＣ１３の２つの電極の他方は、スイッチＳ４１の一端（第１端）及びスイッチＳ４２の一端（第１端）に接続されている。
【0064】
キャパシタＣ１４は、２つの電極を有する。キャパシタＣ１４の２つの電極の一方は、スイッチＳ１３の一端（第１端）及びスイッチＳ１４の一端（第１端）に接続されている。キャパシタＣ１４の２つの電極の他方は、スイッチＳ２３の一端（第１端）及びスイッチＳ２４の一端（第１端）に接続されている。
【0065】
キャパシタＣ１５は、２つの電極を有する。キャパシタＣ１５の２つの電極の一方は、スイッチＳ２３の一端及びスイッチＳ２４の一端に接続されている。キャパシタＣ１５の２つの電極の他方は、スイッチＳ３３の一端（第１端）及びスイッチＳ３４の一端（第１端）に接続されている。
【0066】
キャパシタＣ１６は、２つの電極を有する。キャパシタＣ１６の２つの電極の一方は、スイッチＳ３３の一端及びスイッチＳ３４の一端に接続されている。キャパシタＣ１６の２つの電極の他方は、スイッチＳ４３の一端（第１端）及びスイッチＳ４４の一端（第１端）に接続されている。
【0067】
キャパシタＣ１１，Ｃ１４のセット、キャパシタＣ１２，Ｃ１５のセット、及びキャパシタＣ１３，Ｃ１６のセットの各々は、第１フェーズ及び第２フェーズが繰り返されることで相補的に充電及び放電を行うことが可能である。
【0068】
第１フェーズでは、スイッチＳ１２，Ｓ１３，Ｓ２２，Ｓ２３，Ｓ３２，Ｓ３３，Ｓ４２，Ｓ４３がオンにされる。これにより、例えば、キャパシタＣ１２の２つの電極の一方はノードＮ３に接続され、キャパシタＣ１２の２つの電極の他方及びキャパシタＣ１５の２つの電極の一方はノードＮ２に接続され、キャパシタＣ１５の２つの電極の他方はノードＮ１に接続される。
【0069】
第２フェーズでは、スイッチＳ１１，Ｓ１４，Ｓ２１，Ｓ２４，Ｓ３１，Ｓ３４，Ｓ４１，Ｓ４４がオンにされる。これにより、例えば、キャパシタＣ１５の２つの電極の一方はノードＮ３に接続され、キャパシタＣ１５の２つの電極の他方及びキャパシタＣ１２の２つの電極の一方はノードＮ２に接続され、キャパシタＣ１２の２つの電極の他方は、ノードＮ１に接続される。
【0070】
第１フェーズ及び第２フェーズが繰り返されることにより、例えば、キャパシタＣ１２，Ｃ１５の一方がノードＮ２から充電されているときに、キャパシタＣ１２，Ｃ１５の他方がキャパシタＣ２３に放電することができる。つまり、キャパシタＣ１２，Ｃ１５は、相補的に充電及び放電を行うことができる。キャパシタＣ１２，Ｃ１５は、相補的に充電及び放電を行う一対のフライングキャパシタである。
【0071】
なお、キャパシタＣ１１，Ｃ１４のセットも、適宜スイッチを切り替えることで、キャパシタＣ１２，Ｃ１５のセットと同様に、相補的にノードからの充電及び平滑キャパシタへの放電を行う一対のフライングキャパシタとなる。また、キャパシタＣ１３，Ｃ１６のセットも、適宜スイッチを切り替えることで、キャパシタＣ１２，Ｃ１５のセットと同様に、相補的にノードからの充電及び平滑キャパシタへの放電を行う一対のフライングキャパシタとなる。
【0072】
複数のキャパシタＣ２１～Ｃ２４の各々は、平滑キャパシタとして機能する。つまり、キャパシタＣ２１～Ｃ２４の各々は、ノードＮ１～Ｎ４における電圧Ｖ１～Ｖ４の保持及び平滑化に用いられる。
【0073】
キャパシタＣ２１は、ノードＮ１とグランドとの間に接続されている。具体的には、キャパシタＣ２１の２つの電極の一方は、ノードＮ１に接続されている。一方、キャパシタＣ２１の２つの電極の他方は、グランドに接続されている。
【0074】
キャパシタＣ２２は、ノードＮ２とノードＮ１との間に接続されている。具体的には、キャパシタＣ２２の２つの電極の一方は、ノードＮ２に接続されている。一方、キャパシタＣ２２の２つの電極の他方は、ノードＮ１に接続されている。
【0075】
キャパシタＣ２３は、ノードＮ３とノードＮ２との間に接続されている。具体的には、キャパシタＣ２３の２つの電極の一方は、ノードＮ３に接続されている。一方、キャパシタＣ２３の２つの電極の他方は、ノードＮ２に接続されている。
【0076】
キャパシタＣ２４は、ノードＮ４とノードＮ３との間に接続されている。具体的には、キャパシタＣ２４の２つの電極の一方は、ノードＮ４に接続されている。一方、キャパシタＣ２４の２つの電極の他方は、ノードＮ３に接続されている。
【0077】
スイッチＳ１１は、キャパシタＣ１１の２つの電極の一方とノードＮ３との間に接続されている。具体的には、スイッチＳ１１の一端（第１端）は、キャパシタＣ１１の２つの電極の一方に接続されている。一方、スイッチＳ１１の他端（第２端）は、ノードＮ３に接続されている。
【0078】
スイッチＳ１２は、キャパシタＣ１１の２つの電極の一方とノードＮ４との間に接続されている。具体的には、スイッチＳ１２の一端（第１端）は、キャパシタＣ１１の２つの電極の一方に接続されている。一方、スイッチＳ１２の他端（第２端）は、ノードＮ４に接続されている。
【0079】
スイッチＳ２１は、キャパシタＣ１２の２つの電極の一方とノードＮ２との間に接続されている。具体的には、スイッチＳ２１の一端（第１端）は、キャパシタＣ１２の２つの電極の一方及びキャパシタＣ１１の２つの電極の他方に接続されている。一方、スイッチＳ２１の他端（第２端）は、ノードＮ２に接続されている。
【0080】
スイッチＳ２２は、キャパシタＣ１２の２つの電極の一方とノードＮ３との間に接続されている。具体的には、スイッチＳ２２の一端（第１端）は、キャパシタＣ１２の２つの電極の一方及びキャパシタＣ１１の２つの電極の他方に接続されている。一方、スイッチＳ２２の他端（第２端）は、ノードＮ３に接続されている。つまり、スイッチＳ２２の他端は、スイッチＳ２１の他端に接続されている。
【0081】
スイッチＳ３１は、キャパシタＣ１２の２つの電極の他方とノードＮ１との間に接続されている。具体的には、スイッチＳ３１の一端（第１端）は、キャパシタＣ１２の２つの電極の他方及びキャパシタＣ１３の２つの電極の一方に接続されている。一方、スイッチＳ３１の他端（第２端）は、ノードＮ１に接続されている。
【0082】
スイッチＳ３２は、キャパシタＣ１２の２つの電極の他方とノードＮ２との間に接続されている。具体的には、スイッチＳ３２の一端（第１端）は、キャパシタＣ１２の２つの電極の他方及びキャパシタＣ１３の２つの電極の一方に接続される。一方、スイッチＳ３２の他端（第２端）は、ノードＮ２に接続されている。つまり、スイッチＳ３２の他端は、スイッチＳ２１の他端に接続されている。
【0083】
スイッチＳ４１は、キャパシタＣ１３の２つの電極の他方とグランドとの間に接続されている。具体的には、スイッチＳ４１の一端（第１端）は、キャパシタＣ１３の２つの電極の他方に接続されている。一方、スイッチＳ４１の他端（第２端）は、グランドに接続されている。
【0084】
スイッチＳ４２は、キャパシタＣ１３の２つの電極の他方とノードＮ１との間に接続されている。具体的には、スイッチＳ４２の一端（第１端）は、キャパシタＣ１３の２つの電極の他方に接続されている。一方、スイッチＳ４２の他端（第２端）は、ノードＮ１に接続されている。つまり、スイッチＳ４２の他端は、スイッチＳ３１の他端に接続されている。
【0085】
スイッチＳ１３は、キャパシタＣ１４の２つの電極の一方とノードＮ３との間に接続されている。具体的には、スイッチＳ１３の一端（第１端）は、キャパシタＣ１４の２つの電極の一方に接続されている。一方、スイッチＳ１３の他端（第２端）は、ノードＮ３に接続されている。つまり、スイッチＳ１３の他端は、スイッチＳ１１の他端及びスイッチＳ２２の他端に接続されている。
【0086】
スイッチＳ１４は、キャパシタＣ１４の２つの電極の一方とノードＮ４との間に接続されている。具体的には、スイッチＳ１４の一端（第１端）は、キャパシタＣ１４の２つの電極の一方に接続されている。一方、スイッチＳ１４の他端（第２端）は、ノードＮ４に接続されている。つまり、スイッチＳ１４の他端は、スイッチＳ１２の他端に接続されている。
【0087】
スイッチＳ２３は、キャパシタＣ１５の２つの電極の一方とノードＮ２との間に接続されている。具体的には、スイッチＳ２３の一端（第１端）は、キャパシタＣ１５の２つの電極の一方及びキャパシタＣ１４の２つの電極の他方に接続される。一方、スイッチＳ２３の他端（第２端）は、ノードＮ２に接続されている。つまり、スイッチＳ２３の他端は、スイッチＳ２１の他端及びスイッチＳ３２の他端に接続されている。
【0088】
スイッチＳ２４は、キャパシタＣ１５の２つの電極の一方とノードＮ３との間に接続されている。具体的には、スイッチＳ２４の一端（第１端）は、キャパシタＣ１５の２つの電極の一方及びキャパシタＣ１４の２つの電極の他方に接続されている。一方、スイッチＳ２４の他端（第２端）は、ノードＮ３に接続されている。つまり、スイッチＳ２４の他端は、スイッチＳ１１の他端、スイッチＳ２２の他端及びスイッチＳ１３の他端に接続されている。
【0089】
スイッチＳ３３は、キャパシタＣ１５の２つの電極の他方とノードＮ１との間に接続されている。具体的には、スイッチＳ３３の一端（第１端）は、キャパシタＣ１５の２つの電極の他方及びキャパシタＣ１６の２つの電極の一方に接続されている。一方、スイッチＳ３３の他端（第２端）は、ノードＮ１に接続されている。つまり、スイッチＳ３３の他端は、スイッチＳ３１の他端及びスイッチＳ４２の他端に接続されている。
【0090】
スイッチＳ３４は、キャパシタＣ１５の２つの電極の他方とノードＮ２との間に接続されている。具体的には、スイッチＳ３４の一端（第１端）は、キャパシタＣ１５の２つの電極の他方及びキャパシタＣ１６の２つの電極の一方に接続されている。一方、スイッチＳ３４の他端（第２端）は、ノードＮ２に接続されている。つまり、スイッチＳ３４の他端は、スイッチＳ２１の他端、スイッチＳ３２の他端及びスイッチＳ２３の他端に接続されている。
【0091】
スイッチＳ４３は、キャパシタＣ１６の２つの電極の他方とグランドとの間に接続されている。具体的には、スイッチＳ４３の一端（第１端）は、キャパシタＣ１６の２つの電極の他方に接続されている。一方、スイッチＳ４３の他端（第２端）は、グランドに接続されている。
【0092】
スイッチＳ４４は、キャパシタＣ１６の２つの電極の他方とノードＮ１との間に接続されている。具体的には、スイッチＳ４４の一端（第１端）は、キャパシタＣ１６の２つの電極の他方に接続されている。一方、スイッチＳ４４の他端（第２端）は、ノードＮ１に接続されている。つまり、スイッチＳ４４の他端は、スイッチＳ３１の他端、スイッチＳ４２の他端及びスイッチＳ３３の他端に接続されている。
【0093】
スイッチＳ１２，Ｓ１３，Ｓ２２，Ｓ２３，Ｓ３２，Ｓ３３，Ｓ４２，Ｓ４３を含む第１セットのスイッチと、スイッチＳ１１，Ｓ１４，Ｓ２１，Ｓ２４，Ｓ３１，Ｓ３４，Ｓ４１，Ｓ４４を含む第２セットのスイッチとは、相補的にオン及びオフが切り替えられる。具体的には、第１フェーズでは、第１セットのスイッチがオンにされ、第２セットのスイッチがオフにされる。逆に、第２フェーズでは、第１セットのスイッチがオフにされ、第２セットのスイッチがオンにされる。
【0094】
例えば、第１フェーズ及び第２フェーズの一方において、キャパシタＣ１１～Ｃ１３からキャパシタＣ２１～Ｃ２４への充電が実行され、第１フェーズ及び第２フェーズの他方において、キャパシタＣ１４～Ｃ１６からキャパシタＣ２１～Ｃ２４への充電が実行される。つまり、キャパシタＣ２１～Ｃ２４には、常にキャパシタＣ１１～Ｃ１３又はキャパシタＣ１４～Ｃ１６から充電されるので、ノードＮ１～Ｎ４から出力スイッチ回路３０へ高速で電流が流れてもノードＮ１～Ｎ４に高速で電荷が補充される。これにより、ノードＮ１～Ｎ４の電位変動を抑制できる。
【0095】
上記のように動作することで、スイッチトキャパシタ回路２０は、キャパシタＣ２１～Ｃ２４のそれぞれの両端でほぼ等しい電圧を維持することができる。具体的には、４つのノードＮ１～Ｎ４において、Ｖ１：Ｖ２：Ｖ３：Ｖ４＝１：２：３：４を満たす電圧Ｖ１～Ｖ４（グランド電位に対する電圧）が維持される。電圧Ｖ１～Ｖ４の電圧レベルは、スイッチトキャパシタ回路２０によって出力スイッチ回路３０に供給される複数の離散的な電圧レベルに対応する。
【0096】
なお、電圧比Ｖ１：Ｖ２：Ｖ３：Ｖ４は、１：２：３：４に限定されない。例えば、電圧比Ｖ１：Ｖ２：Ｖ３：Ｖ４は、１：２：４：８であってもよい。
【0097】
（２．６）出力スイッチ回路
出力スイッチ回路３０は、図４に示すように、複数（図４の例では４つ）の入力端子３１１～３１４と、複数（図４の例では４つ）のスイッチＳ５１～Ｓ５４と、出力端子３１０と、制御端子３１５と、を備える。
出力スイッチ回路３０は、図４に示すように、複数（図４の例では４つ）の入力端子３１１～３１４と、複数（図４の例では４つ）のスイッチＳ５１～Ｓ５４と、出力端子３１０と、制御端子３１５と、を備える。
【0098】
出力端子３１０は、フィルタ回路４０に接続されている。出力端子３１０は、フィルタ回路４０を介してパワーアンプ２に、電圧Ｖ１～Ｖ４の中から選択された電圧を電源電圧Ｖｃｃとして供給するための端子である。
【0099】
複数の入力端子３１１～３１４は、スイッチトキャパシタ回路２０のノードＮ４～Ｎ１にそれぞれ接続されている。複数の入力端子３１１～３１４は、スイッチトキャパシタ回路２０から電圧Ｖ４～Ｖ１を受けるための端子である。
【0100】
制御端子３１５は、デジタル制御回路６０（図５参照）からの制御信号Ｓｇ３の入力端子である。制御信号Ｓｇ３は、出力スイッチ回路３０に含まれる複数のスイッチＳ５１～Ｓ５４のオン／オフを制御するための信号である。出力スイッチ回路３０は、制御信号Ｓｇ３に基づいて、複数のスイッチＳ５１～Ｓ５４のオン／オフを制御する。
【0101】
スイッチＳ５１は、入力端子３１１と出力端子３１０との間に接続されている。具体的には、スイッチＳ５１は、入力端子３１１に接続されている第１端子と、出力端子３１０に接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ５１は、オン／オフを切り替えることで、入力端子３１１と出力端子３１０との接続及び非接続を切り替える。
【0102】
スイッチＳ５２は、入力端子３１２と出力端子３１０との間に接続されている。具体的には、スイッチＳ５２は、入力端子３１２に接続されている第１端子と、出力端子３１０に接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ５２は、オン／オフを切り替えることで、入力端子３１２と出力端子３１０との接続及び非接続を切り替える。
【0103】
スイッチＳ５３は、入力端子３１３と出力端子３１０との間に接続されている。具体的には、スイッチＳ５３は、入力端子３１３に接続されている第１端子と、出力端子３１０に接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ５３は、オン／オフを切り替えることで、入力端子３１３と出力端子３１０との接続及び非接続を切り替える。
【0104】
スイッチＳ５４は、入力端子３１４と出力端子３１０との間に接続されている。具体的には、スイッチＳ５４は、入力端子３１４に接続されている第１端子と、出力端子３１０に接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ５４は、オン／オフを切り替えることで、入力端子３１４と出力端子３１０との接続及び非接続を切り替える。
【0105】
複数のスイッチＳ５１～Ｓ５４は、排他的にオンになるように制御される。つまり、スイッチＳ５１～Ｓ５４のいずれかのみがオンにされ、スイッチＳ５１～Ｓ５４の残りがオフにされる。これにより、出力スイッチ回路３０は、電圧Ｖ１～Ｖ４の中から選択された１つの電圧を出力することができる。
【0106】
出力スイッチ回路３０は、上記の構成を有することにより、エンベロープ信号に対応するデジタル制御信号が制御端子３１５から入力され、制御端子３１５から入力されたデジタル制御信号に基づいて、複数のスイッチＳ５１～Ｓ５４のオンオフを制御する。これにより、出力スイッチ回路３０は、スイッチトキャパシタ回路２０で生成される複数の電圧Ｖ１～Ｖ４のうちの少なくとも１つを選択し、選択された電圧を出力する。
【0107】
出力スイッチ回路３０の出力電圧の波形は、複数の離散的電圧のみを含む矩形波ではない場合もある。具体的には、出力スイッチ回路３０の出力電圧の波形は、相対的に低い電圧レベルの離散的電圧から相対的に高い電圧レベルの離散的電圧に遷移するときにオーバーシュート電圧（スパイク状の電圧）が発生して矩形波から歪んだ波形となる。また、出力スイッチ回路３０の出力電圧の波形は、相対的に高い電圧レベルの離散的電圧から相対的に低い電圧レベルの離散的電圧に遷移するときにアンダーシュート電圧（スパイク状の電圧）が発生して矩形波から歪んだ波形となる。上記のような出力スイッチ回路３０の出力電圧の波形の歪は、ノイズの原因となる。スパイク状の電圧の振幅は、電圧変化率（ｄＶ／ｄｔ）の絶対値が大きいほど大きくなる。
【0108】
（２．７）バンドセレクトスイッチ回路
バンドセレクトスイッチ回路５０は、図４に示すように、共通端子５１０と、複数（図４の例では４つ）のスイッチＳ８１～Ｓ８４と、複数（図４の例では４つ）の選択端子５１１～５１４と、制御端子５１５と、を備える。
バンドセレクトスイッチ回路５０は、図４に示すように、共通端子５１０と、複数（図４の例では４つ）のスイッチＳ８１～Ｓ８４と、複数（図４の例では４つ）の選択端子５１１～５１４と、制御端子５１５と、を備える。
【0109】
バンドセレクトスイッチ回路５０の共通端子５１０は、出力スイッチ回路３０の出力端子３１０に接続されている。複数の選択端子５１１～５１４には、例えば、互いに異なる通信バンドに対応した複数のパワーアンプがそれぞれ接続される。図４に示す例では、複数の選択端子５１１～５１４のうち１つの選択端子５１１にフィルタ回路４０を介してパワーアンプ２（図２参照）が接続されている。
【0110】
制御端子５１５は、制御信号Ｓｇ４の入力端子である。つまり、制御端子５１５は、複数の通信バンドのうちの１つを示す制御信号Ｓｇ４を受けるための端子である。バンドセレクトスイッチ回路５０は、制御信号Ｓｇ４が示す通信バンドに対応するパワーアンプが出力スイッチ回路３０に接続されるように、複数のスイッチＳ８１～Ｓ８４のオン／オフを制御する。
【0111】
スイッチＳ８１は、共通端子５１０と選択端子５１１との間に接続されている。具体的には、スイッチＳ８１は、共通端子５１０に接続されている第１端子と、選択端子５１１に接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ８１は、オン／オフを切り替えることで、共通端子５１０と選択端子５１１との接続及び非接続を切り替える。
【0112】
スイッチＳ８２は、共通端子５１０と選択端子５１２との間に接続されている。具体的には、スイッチＳ８２は、共通端子５１０に接続されている第１端子と、選択端子５１２に接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ８２は、オン／オフを切り替えることで、共通端子５１０と選択端子５１２との接続及び非接続を切り替える。
【0113】
スイッチＳ８３は、共通端子５１０と選択端子５１３との間に接続されている。具体的には、スイッチＳ８３は、共通端子５１０に接続されている第１端子と、選択端子５１３に接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ８３は、オン／オフを切り替えることで、共通端子５１０と選択端子５１３との接続及び非接続を切り替える。
【0114】
スイッチＳ８４は、共通端子５１０と選択端子５１４との間に接続されている。具体的には、スイッチＳ８４は、共通端子５１０に接続されている第１端子と、選択端子５１４に接続されている第２端子と、を有する。上記の接続構成において、スイッチＳ８４は、オン／オフを切り替えることで、共通端子５１０と選択端子５１４との接続及び非接続を切り替える。
【0115】
図４の例では、複数のスイッチＳ８１～Ｓ８４は、排他的にオンになるように制御される。つまり、スイッチＳ８１～Ｓ８４のいずれか１つのみがオンにされ、スイッチＳ８１～Ｓ８４の残りがオフにされる。
【0116】
（２．８）フィルタ回路
フィルタ回路４０は、図４に示すように、入力端子４１１と、出力端子４１２と、複数の機能素子を有する。複数の機能素子は、複数（図４の例では３つ）のインダクタＬ０，Ｌ１，Ｌ２及び複数（図４の例では２つ）のキャパシタＣ１，Ｃ２を含む。
フィルタ回路４０は、図４に示すように、入力端子４１１と、出力端子４１２と、複数の機能素子を有する。複数の機能素子は、複数（図４の例では３つ）のインダクタＬ０，Ｌ１，Ｌ２及び複数（図４の例では２つ）のキャパシタＣ１，Ｃ２を含む。
【0117】
入力端子４１１は、出力スイッチ回路３０で選択された電圧の入力端子である。つまり、入力端子４１１は、複数の電圧Ｖ１～Ｖ４の中から選択された電圧を受けるための端子である。なお、図４の例では、入力端子４１１は、バンドセレクトスイッチ回路５０を介して出力スイッチ回路３０の出力端子３１０に接続されている。
【0118】
出力端子４１２は、フィルタ回路４０によってフィルタリングされた電圧が出力される端子である。フィルタ回路４０の出力端子４１２から出力される電圧は、パワーアンプ２に供給される電源電圧Ｖｃｃである。
【0119】
インダクタＬ０は、入力端子４１１と出力端子４１２との間に接続されている。より具体的には、インダクタＬ０の一端（第１端）は、入力端子４１１に接続され、インダクタＬ０の他端（第２端）は、出力端子４１２に接続されている。
【0120】
インダクタＬ１及びキャパシタＣ１は、インダクタＬ０の一端とグランドとの間で直列接続されている。より具体的には、インダクタＬ１の一端（第１端）は、インダクタＬ０の一端に接続され、インダクタＬ１の他端（第２端）は、キャパシタＣ１の２つの電極の一方に接続され、キャパシタＣ１の２つの電極の他方は、グランドに接続されている。
【0121】
インダクタＬ２及びキャパシタＣ２は、インダクタＬ０の他端とグランドとの間で直列接続されている。より具体的には、インダクタＬ２の一端（第１端）は、インダクタＬ０の他端に接続され、インダクタＬ２の他端（第２端）は、キャパシタＣ２の２つの電極の一方に接続され、キャパシタＣ２の２つの電極の他方は、グランドに接続されている。
【0122】
フィルタ回路４０は、出力スイッチ回路３０の出力電圧をフィルタリングする。フィルタ回路４０は、例えば、ローパスフィルタを含む。これにより、フィルタ回路４０は、電源電圧Ｖｃｃに含まれる高周波成分を低減することができる。例えば、所定バンドが周波数分割複信（ＦＤＤ：Frequency Division Duplex）用の周波数バンドである場合、フィルタ回路４０は、所定バンドのダウンリンク動作バンドの成分を低減するように構成される。
【0123】
フィルタ回路４０のフィルタ特性は、２つの減衰極を有する。２つの減衰極の一方の減衰極の周波数は、第１インダクタＬ１及び第１キャパシタＣ１の各々の回路定数によって決まる。また、２つの減衰極の他方の減衰極の周波数は、第２インダクタＬ２及び第２キャパシタＣ２の各々の回路定数によって決まる。
【0124】
フィルタ回路４０は、出力スイッチ回路３０から出力された出力電圧のスパイク状の電圧の振幅を低減させる。つまり、電源回路１は、フィルタ回路４０を備えることにより、出力スイッチ回路３０から出力された出力電圧の波形歪を低減させることができるので、上記出力電圧の高周波成分を低減させることができる。これにより、電源回路１では、電源電圧Ｖｃｃに含まれるノイズを低減させることができるので、電源回路１からパワーアンプ２に入るノイズを低減させることができる。
【0125】
（２．９）デジタル制御回路
デジタル制御回路６０は、図５に示すように、第１コントローラ６１と、第２コントローラ６２と、２つのキャパシタＣ８１，Ｃ８２と、４つの制御端子６０１～６０４と、を備える。デジタル制御回路６０の４つの制御端子６０１～６０４は、高周波システム２００が備える４つの第２制御端子Ｔ５（図２参照）に一対一に接続される。したがって、デジタル制御回路６０の４つの制御端子６０１～６０４は、通信装置７のＲＦ信号処理回路５１（図２参照）に接続される。
デジタル制御回路６０は、図５に示すように、第１コントローラ６１と、第２コントローラ６２と、２つのキャパシタＣ８１，Ｃ８２と、４つの制御端子６０１～６０４と、を備える。デジタル制御回路６０の４つの制御端子６０１～６０４は、高周波システム２００が備える４つの第２制御端子Ｔ５（図２参照）に一対一に接続される。したがって、デジタル制御回路６０の４つの制御端子６０１～６０４は、通信装置７のＲＦ信号処理回路５１（図２参照）に接続される。
【0126】
第１コントローラ６１は、ＲＦ信号処理回路５１から制御端子６０１，６０２を介してソース同期方式のデジタル制御信号を受信し、上記デジタル制御信号を処理して制御信号Ｓｇ１及び制御信号Ｓｇ２を生成する。
【0127】
第１コントローラ６１では、プリレギュレータ回路１０及びスイッチトキャパシタ回路２０のためのデジタル制御信号として１セットのクロック信号Ｓｇ７及びデータ信号Ｓｇ８が用いられている。クロック信号Ｓｇ７は、制御端子６０１を介して第１コントローラ６１に入力される。データ信号Ｓｇ８は、制御端子６０２を介して第１コントローラ６１に入力される。
【0128】
第２コントローラ６２は、ＲＦ信号処理回路５１から制御端子６０３，６０４を介して受信したデジタル制御信号であるデジタル制御論理信号ＤＣＬ１，ＤＣＬ２を処理して制御信号Ｓｇ３を生成する。デジタル制御論理信号ＤＣＬ１，ＤＣＬ２は、エンベロープ信号に対応している。
【0129】
デジタル制御論理信号ＤＣＬ１，ＤＣＬ２の各々は、１ビット信号である。電圧Ｖ１～Ｖ４の各々は、２つの１ビット信号の組み合わせによって表される。例えば、Ｖ１，Ｖ２，Ｖ３，Ｖ４は、「００」，「０１」，「１０」，「１１」によってそれぞれ表される。電圧レベルの表現には、グレイコード（Gray code）が用いられてもよい。なお、上記の場合には、出力スイッチ回路３０の制御に２つのデジタル制御論理信号が用いられているが、デジタル制御論理信号の数は、２つに限定されない。例えば、出力スイッチ回路３０が選択可能な電圧レベルの数に応じて１つ又は３つ以上の任意の数のデジタル制御論理信号が用いられてもよい。また、出力スイッチ回路３０の制御に用いられるデジタル制御信号は、デジタル制御論理信号に限定されない。
【0130】
キャパシタＣ８１は、第１コントローラ６１とグランドとの間に接続されている。例えば、キャパシタＣ８１は、第１コントローラ６１に電力を供給する電源ラインとグランドとの間に接続され、バイパスキャパシタとして機能する。キャパシタＣ８２は、第２コントローラ６２とグランドとの間に接続されている。例えば、キャパシタＣ８２は、第２コントローラ６２に電力を供給する電源ラインとグランドとの間に接続され、バイパスキャパシタとして機能する。
【0131】
（３）トラッカモジュールの構造
トラッカモジュール１００は、図１に示すように、モジュール基板１２と、モジュール基板１２に配置されている複数の回路部品８と、を備える。複数の回路部品８は、第１ＩＣチップ８１と、第２ＩＣチップ８２と、第１回路部品８３と、第２回路部品８４と、を含む。また、トラッカモジュール１００は、複数の外部接続端子１８と、樹脂層１４と、シールド電極層１６と、を更に備える。
トラッカモジュール１００は、図１に示すように、モジュール基板１２と、モジュール基板１２に配置されている複数の回路部品８と、を備える。複数の回路部品８は、第１ＩＣチップ８１と、第２ＩＣチップ８２と、第１回路部品８３と、第２回路部品８４と、を含む。また、トラッカモジュール１００は、複数の外部接続端子１８と、樹脂層１４と、シールド電極層１６と、を更に備える。
【0132】
（３．１）モジュール基板
モジュール基板１２は、図１に示すように、モジュール基板１２の厚さ方向Ｄ１において互いに対向する第１主面１２１及び第２主面１２２を有する。ここにおいて、「対向する」とは物理的ではなく幾何学的に対向することを意味する。モジュール基板１２の厚さ方向Ｄ１からの平面視で、モジュール基板１２の外縁は、例えば、矩形状であるが、矩形状以外の形状であってもよい。モジュール基板１２は、例えば、複数の誘電体層及び複数の導電層（図示せず）が積層された多層基板である。各導電層の材料は、例えば、銅である。複数の導電層は、グランド層を含む。モジュール基板１２のグランド層は、複数の外部接続端子１８に含まれる少なくとも１つの外部グランド端子と、モジュール基板１２が有するビア導体部１２４等を介して電気的に接続されている。
モジュール基板１２は、図１に示すように、モジュール基板１２の厚さ方向Ｄ１において互いに対向する第１主面１２１及び第２主面１２２を有する。ここにおいて、「対向する」とは物理的ではなく幾何学的に対向することを意味する。モジュール基板１２の厚さ方向Ｄ１からの平面視で、モジュール基板１２の外縁は、例えば、矩形状であるが、矩形状以外の形状であってもよい。モジュール基板１２は、例えば、複数の誘電体層及び複数の導電層（図示せず）が積層された多層基板である。各導電層の材料は、例えば、銅である。複数の導電層は、グランド層を含む。モジュール基板１２のグランド層は、複数の外部接続端子１８に含まれる少なくとも１つの外部グランド端子と、モジュール基板１２が有するビア導体部１２４等を介して電気的に接続されている。
【0133】
モジュール基板１２は、例えば、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板である。なお、モジュール基板１２は、ＬＴＣＣ基板に限らず、例えば、プリント配線板、ＨＴＣＣ（High Temperature Co-fired Ceramics）基板、樹脂多層基板又は部品内蔵基板であってもよい。
【0134】
ここで、モジュール基板１２は、後述のモジュール基板１３とは別体の基板である。そして、モジュール基板１３には、パワーアンプ２を含む第１回路部品９１が配置されている。すなわち、実施形態１では、モジュール基板１３が第１モジュール基板であり、モジュール基板１２が第２モジュール基板である。なお、パワーアンプ２が配置される第１モジュール基板はモジュール基板１３に限らず、通信装置７が備えるマザー基板１１であってもよい。
【0135】
（３．２）第１ＩＣチップ
第１ＩＣチップ８１は、図１に示すように、モジュール基板１２に配置されている。「第１ＩＣチップ８１が、モジュール基板１２に配置されている」とは、第１ＩＣチップ８１がモジュール基板１２に機械的に接続されていることと、第１ＩＣチップ８１がモジュール基板１２と電気的に接続されていることと、を含む。第１ＩＣチップ８１は、モジュール基板１２の第１主面１２１に配置されている。第１ＩＣチップ８１は、例えば、シリコン基板を備えるＳｉ系ＩＣチップである。Ｓｉ系ＩＣチップは、シリコン基板の代わりにＳＯＩ（Silicon on Insulator）基板を備えてもよい。第１ＩＣチップ８１は、Ｓｉ系ＩＣチップに限らず、例えば、ＧａＡｓ系ＩＣチップ、ＳｉＧｅ系ＩＣチップ又はＧａＮ系ＩＣチップであってもよい。
第１ＩＣチップ８１は、図１に示すように、モジュール基板１２に配置されている。「第１ＩＣチップ８１が、モジュール基板１２に配置されている」とは、第１ＩＣチップ８１がモジュール基板１２に機械的に接続されていることと、第１ＩＣチップ８１がモジュール基板１２と電気的に接続されていることと、を含む。第１ＩＣチップ８１は、モジュール基板１２の第１主面１２１に配置されている。第１ＩＣチップ８１は、例えば、シリコン基板を備えるＳｉ系ＩＣチップである。Ｓｉ系ＩＣチップは、シリコン基板の代わりにＳＯＩ（Silicon on Insulator）基板を備えてもよい。第１ＩＣチップ８１は、Ｓｉ系ＩＣチップに限らず、例えば、ＧａＡｓ系ＩＣチップ、ＳｉＧｅ系ＩＣチップ又はＧａＮ系ＩＣチップであってもよい。
【0136】
第１ＩＣチップ８１の外縁は、モジュール基板１２の厚さ方向Ｄ１からの平面視で、４つの辺を有する矩形状である。
【0137】
第１ＩＣチップ８１は、スイッチトキャパシタ回路２０と、出力スイッチ回路３０と、を含む。より詳細には、第１ＩＣチップ８１は、スイッチトキャパシタ回路２０の複数のスイッチＳ１１～Ｓ１４，Ｓ２１～Ｓ２４，Ｓ３１～Ｓ３４，Ｓ４１～Ｓ４４（図４参照）と、出力スイッチ回路３０の複数のスイッチＳ５１～Ｓ５４（図４参照）と、を含む。
【0138】
第１ＩＣチップ８１において、複数のスイッチＳ１１～Ｓ１４，Ｓ２１～Ｓ２４，Ｓ３１～Ｓ３４，Ｓ４１～Ｓ４４，Ｓ５１～Ｓ５４の各々は、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。
【0139】
ここで、トラッカモジュール１００は、信号生成部７０を更に備える。信号生成部７０は、図１に示すように、第１ＩＣチップ８１に含まれている。すなわち、信号生成部７０は、モジュール基板１２に配置されている。より詳細には、信号生成部７０は、モジュール基板１２の第１主面１２１に配置されている。信号生成部７０は、高周波信号のエンベロープに基づいて出力スイッチ回路３０（図２参照）を制御するための制御信号を生成する。信号生成部７０は、上述の電源回路１と制御回路４とを最適に制御するアルゴリズムを有する。信号生成部７０で生成された制御信号は、出力スイッチ回路３０に出力され、この制御信号によって複数のスイッチＳ５１～Ｓ５４（図４参照）のオン／オフが制御される。
【0140】
（３．３）第２ＩＣチップ
第２ＩＣチップ８２は、図１に示すように、モジュール基板１２に配置されている。すなわち、第２ＩＣチップ８２は、第１ＩＣチップ８１が配置されているモジュール基板１２に配置されている。より詳細には、第２ＩＣチップ８２は、モジュール基板１２の第１主面１２１に配置されている。すなわち、第１ＩＣチップ８１及び第２ＩＣチップ８２は、モジュール基板１２の第１主面１２１に配置されている。実施形態１では、第１ＩＣチップ８１と第２ＩＣチップ８２とが一体である。
第２ＩＣチップ８２は、図１に示すように、モジュール基板１２に配置されている。すなわち、第２ＩＣチップ８２は、第１ＩＣチップ８１が配置されているモジュール基板１２に配置されている。より詳細には、第２ＩＣチップ８２は、モジュール基板１２の第１主面１２１に配置されている。すなわち、第１ＩＣチップ８１及び第２ＩＣチップ８２は、モジュール基板１２の第１主面１２１に配置されている。実施形態１では、第１ＩＣチップ８１と第２ＩＣチップ８２とが一体である。
【0141】
第２ＩＣチップ８２の外縁は、モジュール基板１２の厚さ方向Ｄ１からの平面視で、４つの辺を有する矩形状である。第２ＩＣチップ８２は、制御回路４を含む。
【0142】
（３．４）第１回路部品
第１回路部品８３は、図１に示すように、モジュール基板１２に配置されている。より詳細には、第１回路部品８３は、モジュール基板１２の第１主面１２１に配置されている。また、モジュール基板１２の厚さ方向Ｄ１からの平面視で、第１ＩＣチップ８１と第１回路部品８３とが隣接している。「第１ＩＣチップ８１と第１回路部品８３とが隣接している」とは、モジュール基板１２の厚さ方向Ｄ１からの平面視で、モジュール基板１２の第１主面１２１において、第１ＩＣチップ８１と第１回路部品８３との間に他の回路部品がなく、第１ＩＣチップ８１と第１回路部品８３とが配置されていることを意味する。
第１回路部品８３は、図１に示すように、モジュール基板１２に配置されている。より詳細には、第１回路部品８３は、モジュール基板１２の第１主面１２１に配置されている。また、モジュール基板１２の厚さ方向Ｄ１からの平面視で、第１ＩＣチップ８１と第１回路部品８３とが隣接している。「第１ＩＣチップ８１と第１回路部品８３とが隣接している」とは、モジュール基板１２の厚さ方向Ｄ１からの平面視で、モジュール基板１２の第１主面１２１において、第１ＩＣチップ８１と第１回路部品８３との間に他の回路部品がなく、第１ＩＣチップ８１と第１回路部品８３とが配置されていることを意味する。
【0143】
第１回路部品８３の外縁は、モジュール基板１２の厚さ方向Ｄ１からの平面視で、４つの辺を有する矩形状である。
【0144】
第１回路部品８３は、例えば、スイッチトキャパシタ回路２０のキャパシタＣ２３を含む。第１回路部品８３は、例えば、チップキャパシタである。
【0145】
（３．５）第２回路部品
第２回路部品８４は、図１に示すように、モジュール基板１２に配置されている。より詳細には、第２回路部品８４は、モジュール基板１２の第１主面１２１に配置されている。また、モジュール基板１２の厚さ方向Ｄ１からの平面視で、第１ＩＣチップ８２と第２回路部品８４とが隣接している。
第２回路部品８４は、図１に示すように、モジュール基板１２に配置されている。より詳細には、第２回路部品８４は、モジュール基板１２の第１主面１２１に配置されている。また、モジュール基板１２の厚さ方向Ｄ１からの平面視で、第１ＩＣチップ８２と第２回路部品８４とが隣接している。
【0146】
第２回路部品８４の外縁は、モジュール基板１２の厚さ方向Ｄ１からの平面視で、４つの辺を有する矩形状である。
【0147】
第２回路部品８４は、例えば、スイッチトキャパシタ回路２０のキャパシタＣ２１を含む。第２回路部品８４は、例えば、チップキャパシタである。
【0148】
（３．６）外部接続端子
図１に示す複数の外部接続端子１８は、入力端子１８１（図２参照）と、出力端子１８２（図２参照）と、複数（４つ）の入力制御端子１８３（図２では１つのみ図示）と、制御端子１８４と、グランド端子（図示せず）と、を含む。
図１に示す複数の外部接続端子１８は、入力端子１８１（図２参照）と、出力端子１８２（図２参照）と、複数（４つ）の入力制御端子１８３（図２では１つのみ図示）と、制御端子１８４と、グランド端子（図示せず）と、を含む。
【0149】
入力端子１８１は、プリレギュレータ回路１０の入力端子１１０に接続されている。入力端子１８１は、高周波システム２００の電源接続端子Ｔ４を介して直流電源７１に接続される端子である。つまり、プリレギュレータ回路１０の入力端子１１０は、入力端子１８１を介して直流電源７１に接続される。
【0150】
出力端子１８２は、フィルタ回路４０の出力端子４１２に接続されている。出力端子１８２は、電源電圧Ｖｃｃが出力される端子であり、パワーアンプ２の電源端子に接続される。
【0151】
４つの入力制御端子１８３は、デジタル制御回路６０の制御端子６０１～６０４に接続されている。４つの入力制御端子１８３は、高周波システム２００の４つの第２制御端子Ｔ５を介して信号処理回路５のＲＦ信号処理回路５１に接続される。
【0152】
制御端子１８４は、制御回路４に接続されている。制御端子１８４は、パワーアンプ２を制御するための制御信号が出力される端子であり、パワーアンプ２の制御端子に接続される。
【0153】
複数のグランド端子は、グランド電位が与えられる端子である。
【0154】
（３．７）樹脂層
樹脂層１４は、図１に示すように、モジュール基板１２の第１主面１２１に配置されており、トラッカモジュール１００に含まれる複数の回路部品８の各々の一部及びモジュール基板１２の第１主面１２１を覆っている。複数の回路部品８は、上述したように、第１ＩＣチップ８１と、第２ＩＣチップ８２と、第１回路部品８３と、第２回路部品８４と、を含む。樹脂層１４は、樹脂（例えば、エポキシ樹脂）を含む。樹脂層１４は、樹脂の他にフィラーを含んでいてもよい。樹脂層１４は、電気絶縁性を有する。
樹脂層１４は、図１に示すように、モジュール基板１２の第１主面１２１に配置されており、トラッカモジュール１００に含まれる複数の回路部品８の各々の一部及びモジュール基板１２の第１主面１２１を覆っている。複数の回路部品８は、上述したように、第１ＩＣチップ８１と、第２ＩＣチップ８２と、第１回路部品８３と、第２回路部品８４と、を含む。樹脂層１４は、樹脂（例えば、エポキシ樹脂）を含む。樹脂層１４は、樹脂の他にフィラーを含んでいてもよい。樹脂層１４は、電気絶縁性を有する。
【0155】
（３．８）シールド電極層
シールド電極層１６は、図１に示すように、樹脂層１４とモジュール基板１２とを覆っている。より詳細には、シールド電極層１６は、樹脂層１４の主面１４１及び外周面１４３と、モジュール基板１２の外周面１２３と、を覆っている。
シールド電極層１６は、図１に示すように、樹脂層１４とモジュール基板１２とを覆っている。より詳細には、シールド電極層１６は、樹脂層１４の主面１４１及び外周面１４３と、モジュール基板１２の外周面１２３と、を覆っている。
【0156】
シールド電極層１６は、導電性を有する。トラッカモジュール１００では、シールド電極層１６は、トラッカモジュール１００の内外の電磁シールドを目的として設けられているシールド層である。シールド電極層１６は、モジュール基板１２が有するグランド層の外周面の少なくとも一部と接触している。これにより、シールド電極層１６の電位をグランド層の電位と同じにすることができる。シールド電極層１６は、複数の金属層が積層された多層構造を有するが、多層構造に限らず、１つの金属層であってもよい。金属層は、１又は複数種の金属を含む。
【0157】
（４）高周波モジュールの構造
高周波モジュール３００は、図１に示すように、モジュール基板１３と、モジュール基板１３に配置されている複数の回路部品９と、を備える。複数の回路部品９は、第１回路部品９１と、第２回路部品９２と、第３回路部品９３と、第４回路部品９４と、を含む。また、高周波モジュール３００は、複数の外部接続端子１９と、第１樹脂層１５と、シールド電極層１７と、第２樹脂層２３と、を更に備える。
高周波モジュール３００は、図１に示すように、モジュール基板１３と、モジュール基板１３に配置されている複数の回路部品９と、を備える。複数の回路部品９は、第１回路部品９１と、第２回路部品９２と、第３回路部品９３と、第４回路部品９４と、を含む。また、高周波モジュール３００は、複数の外部接続端子１９と、第１樹脂層１５と、シールド電極層１７と、第２樹脂層２３と、を更に備える。
【0158】
（４．１）モジュール基板
モジュール基板１３は、図１に示すように、モジュール基板１３の厚さ方向Ｄ１において互いに対向する第１主面１３１及び第２主面１３２を有する。モジュール基板１３の厚さ方向Ｄ１からの平面視で、モジュール基板１３の外縁は、例えば、矩形状であるが、矩形状以外の形状であってもよい。モジュール基板１３は、例えば、複数の誘電体層及び複数の導電層（図示せず）が積層された多層基板である。各導電層の材料は、例えば、銅である。複数の導電層は、グランド層を含む。モジュール基板１３のグランド層は、複数の外部接続端子１９に含まれる少なくとも１つの外部グランド端子と、モジュール基板１３が有するビア導体部１３４等を介して電気的に接続されている。
モジュール基板１３は、図１に示すように、モジュール基板１３の厚さ方向Ｄ１において互いに対向する第１主面１３１及び第２主面１３２を有する。モジュール基板１３の厚さ方向Ｄ１からの平面視で、モジュール基板１３の外縁は、例えば、矩形状であるが、矩形状以外の形状であってもよい。モジュール基板１３は、例えば、複数の誘電体層及び複数の導電層（図示せず）が積層された多層基板である。各導電層の材料は、例えば、銅である。複数の導電層は、グランド層を含む。モジュール基板１３のグランド層は、複数の外部接続端子１９に含まれる少なくとも１つの外部グランド端子と、モジュール基板１３が有するビア導体部１３４等を介して電気的に接続されている。
【0159】
モジュール基板１３は、例えば、ＬＴＣＣ基板である。なお、モジュール基板１３は、ＬＴＣＣ基板に限らず、例えば、プリント配線板、ＨＴＣＣ基板、樹脂多層基板又は部品内蔵基板であってもよい。
【0160】
（４．２）第１回路部品
第１回路部品９１は、図１に示すように、モジュール基板１３に配置されている。より詳細には、第１回路部品９１は、モジュール基板１３の第１主面１３１に配置されている。第１回路部品９１は、例えば、パワーアンプ２を含む。第１回路部品９１の外縁は、モジュール基板１３の厚さ方向Ｄ１からの平面視で、４つの辺を有する矩形状である。
第１回路部品９１は、図１に示すように、モジュール基板１３に配置されている。より詳細には、第１回路部品９１は、モジュール基板１３の第１主面１３１に配置されている。第１回路部品９１は、例えば、パワーアンプ２を含む。第１回路部品９１の外縁は、モジュール基板１３の厚さ方向Ｄ１からの平面視で、４つの辺を有する矩形状である。
【0161】
（４．３）第２回路部品
第２回路部品９２は、図１に示すように、モジュール基板１３に配置されている。より詳細には、第２回路部品９２は、モジュール基板１２の第２主面１２２に配置されている。第２回路部品９２は、例えば、上述のローノイズアンプを含む。第２回路部品９２の外縁は、モジュール基板１３の厚さ方向Ｄ１からの平面視で、４つの辺を有する矩形状である。
第２回路部品９２は、図１に示すように、モジュール基板１３に配置されている。より詳細には、第２回路部品９２は、モジュール基板１２の第２主面１２２に配置されている。第２回路部品９２は、例えば、上述のローノイズアンプを含む。第２回路部品９２の外縁は、モジュール基板１３の厚さ方向Ｄ１からの平面視で、４つの辺を有する矩形状である。
【0162】
（４．４）第３回路部品
第３回路部品９３は、図１に示すように、モジュール基板１３に配置されている。より詳細には、第３回路部品９３は、モジュール基板１３の第１主面１３１に配置されている。また、モジュール基板１２の厚さ方向Ｄ１からの平面視で、モジュール基板１３の第１主面１３１において、第１回路部品９１と第３回路部品９３とが隣接している。第３回路部品９３は、例えば、キャパシタを含む。キャパシタは、上述のローノイズアンプと受信フィルタとの間に設けられた入力整合回路の一部を構成するキャパシタである。第３回路部品９３の外縁は、モジュール基板１３の厚さ方向Ｄ１からの平面視で、４つの辺を有する矩形状である。
第３回路部品９３は、図１に示すように、モジュール基板１３に配置されている。より詳細には、第３回路部品９３は、モジュール基板１３の第１主面１３１に配置されている。また、モジュール基板１２の厚さ方向Ｄ１からの平面視で、モジュール基板１３の第１主面１３１において、第１回路部品９１と第３回路部品９３とが隣接している。第３回路部品９３は、例えば、キャパシタを含む。キャパシタは、上述のローノイズアンプと受信フィルタとの間に設けられた入力整合回路の一部を構成するキャパシタである。第３回路部品９３の外縁は、モジュール基板１３の厚さ方向Ｄ１からの平面視で、４つの辺を有する矩形状である。
【0163】
（４．５）第４回路部品
第４回路部品９４は、図１に示すように、モジュール基板１３に配置されている。より詳細には、第４回路部品９４は、モジュール基板１３の第２主面１３２に配置されている。また、モジュール基板１３の厚さ方向Ｄ１からの平面視で、モジュール基板１３の第２主面１３２において、第２回路部品９２と第４回路部品９４とが隣接している。第４回路部品９４は、例えば、キャパシタを含む。キャパシタは、パワーアンプ２とフィルタ３との間に設けられた出力整合回路（図示せず）の一部を構成するキャパシタである。第４回路部品９４の外縁は、モジュール基板１３の厚さ方向Ｄ１からの平面視で、４つの辺を有する矩形状である。
第４回路部品９４は、図１に示すように、モジュール基板１３に配置されている。より詳細には、第４回路部品９４は、モジュール基板１３の第２主面１３２に配置されている。また、モジュール基板１３の厚さ方向Ｄ１からの平面視で、モジュール基板１３の第２主面１３２において、第２回路部品９２と第４回路部品９４とが隣接している。第４回路部品９４は、例えば、キャパシタを含む。キャパシタは、パワーアンプ２とフィルタ３との間に設けられた出力整合回路（図示せず）の一部を構成するキャパシタである。第４回路部品９４の外縁は、モジュール基板１３の厚さ方向Ｄ１からの平面視で、４つの辺を有する矩形状である。
【0164】
（４．６）外部接続端子
複数の外部接続端子１９は、アンテナ端子Ｔ１と、信号入力端子Ｔ２と、信号出力端子（図示せず）と、複数のグランド端子（図示せず）と、を含む。アンテナ端子Ｔ１は、アンテナ６に接続される。信号入力端子Ｔ２及び信号出力端子は、信号処理回路５に接続される。複数のグランド端子は、グランド電位が与えられる端子である。
複数の外部接続端子１９は、アンテナ端子Ｔ１と、信号入力端子Ｔ２と、信号出力端子（図示せず）と、複数のグランド端子（図示せず）と、を含む。アンテナ端子Ｔ１は、アンテナ６に接続される。信号入力端子Ｔ２及び信号出力端子は、信号処理回路５に接続される。複数のグランド端子は、グランド電位が与えられる端子である。
【0165】
複数の外部接続端子１９は、モジュール基板１３の第２主面１３２に配置されている。複数の外部接続端子１９の各々は、複数の接続端子２２のうち対応する接続端子２２を介してモジュール基板１３に接続されている。
【0166】
（４．７）第１樹脂層
第１樹脂層１５は、図１に示すように、モジュール基板１３の第１主面１３１に配置されており、第１回路部品９１及び第３回路部品９３の各々の一部、及びモジュール基板１３の第１主面１３１を覆っている。第１樹脂層１５は、樹脂（例えば、エポキシ樹脂）を含む。第１樹脂層１５は、樹脂の他にフィラーを含んでいてもよい。第１樹脂層１５は、電気絶縁性を有する。
第１樹脂層１５は、図１に示すように、モジュール基板１３の第１主面１３１に配置されており、第１回路部品９１及び第３回路部品９３の各々の一部、及びモジュール基板１３の第１主面１３１を覆っている。第１樹脂層１５は、樹脂（例えば、エポキシ樹脂）を含む。第１樹脂層１５は、樹脂の他にフィラーを含んでいてもよい。第１樹脂層１５は、電気絶縁性を有する。
【0167】
（４．８）シールド電極層
シールド電極層１７は、図１に示すように、第１樹脂層１５とモジュール基板１３とを覆っている。より詳細には、シールド電極層１７は、第１樹脂層１５の主面１５１及び外周面１５３と、モジュール基板１３の外周面１３３と、を覆っている。
シールド電極層１７は、図１に示すように、第１樹脂層１５とモジュール基板１３とを覆っている。より詳細には、シールド電極層１７は、第１樹脂層１５の主面１５１及び外周面１５３と、モジュール基板１３の外周面１３３と、を覆っている。
【0168】
シールド電極層１７は、導電性を有する。高周波モジュール３００では、シールド電極層１７は、高周波モジュール３００の内外の電磁シールドを目的として設けられているシールド層である。シールド電極層１７は、モジュール基板１３が有するグランド層の外周面の少なくとも一部と接触している。これにより、シールド電極層１７の電位をグランド層の電位と同じにすることができる。シールド電極層１７は、複数の金属層が積層された多層構造を有するが、多層構造に限らず、１つの金属層であってもよい。金属層は、１又は複数種の金属を含む。
【0169】
（４．９）第２樹脂層
第２樹脂層２３は、図１に示すように、モジュール基板１３の第２主面１３２に配置されており、第２回路部品９２及び第４回路部品９４の各々の外周面、複数の接続端子２２の各々の外周面、及びモジュール基板１３の第２主面１３２を覆っている。第２樹脂層２３は、樹脂（例えば、エポキシ樹脂）を含む。第２樹脂層２３は、樹脂の他にフィラーを含んでいてもよい。第２樹脂層２３は、電気絶縁性を有する。なお、第２樹脂層２３は、第１樹脂層１５と同じ材質であってもよいし、異なる材質であってもよい。
第２樹脂層２３は、図１に示すように、モジュール基板１３の第２主面１３２に配置されており、第２回路部品９２及び第４回路部品９４の各々の外周面、複数の接続端子２２の各々の外周面、及びモジュール基板１３の第２主面１３２を覆っている。第２樹脂層２３は、樹脂（例えば、エポキシ樹脂）を含む。第２樹脂層２３は、樹脂の他にフィラーを含んでいてもよい。第２樹脂層２３は、電気絶縁性を有する。なお、第２樹脂層２３は、第１樹脂層１５と同じ材質であってもよいし、異なる材質であってもよい。
【0170】
（５）高周波システムの構造
高周波システム２００は、図１に示すように、マザー基板１１と、マザー基板１１に配置されている複数の電子部品と、を備える。マザー基板１１は、例えば、プリント配線板である。複数の電子部品は、トラッカモジュール１００と、高周波モジュール３００と、パワーインダクタＬ７１と、ＲＦＩＣ５１と、を含む。
高周波システム２００は、図１に示すように、マザー基板１１と、マザー基板１１に配置されている複数の電子部品と、を備える。マザー基板１１は、例えば、プリント配線板である。複数の電子部品は、トラッカモジュール１００と、高周波モジュール３００と、パワーインダクタＬ７１と、ＲＦＩＣ５１と、を含む。
【0171】
（５．１）マザー基板
マザー基板１１は、図１に示すように、マザー基板１１の厚さ方向Ｄ１において互いに対向する第１主面１０１及び第２主面１０２を有する。マザー基板１１の厚さ方向からの平面視で、マザー基板１１の外縁は、例えば、矩形状であるが、矩形状以外の形状であってもよい。
マザー基板１１は、図１に示すように、マザー基板１１の厚さ方向Ｄ１において互いに対向する第１主面１０１及び第２主面１０２を有する。マザー基板１１の厚さ方向からの平面視で、マザー基板１１の外縁は、例えば、矩形状であるが、矩形状以外の形状であってもよい。
【0172】
（５．２）トラッカモジュール
トラッカモジュール１００は、マザー基板１１に配置されている。より詳細には、トラッカモジュール１００は、マザー基板１１の第１主面１０１に配置されている。より具体的には、トラッカモジュール１００は、複数の外部接続端子１８及び複数のバンプ１０４を介して、マザー基板１１の第１主面１０１に配置されている。
トラッカモジュール１００は、マザー基板１１に配置されている。より詳細には、トラッカモジュール１００は、マザー基板１１の第１主面１０１に配置されている。より具体的には、トラッカモジュール１００は、複数の外部接続端子１８及び複数のバンプ１０４を介して、マザー基板１１の第１主面１０１に配置されている。
【0173】
（５．３）高周波モジュール
高周波モジュール３００は、マザー基板１１に配置されている。より詳細には、高周波モジュール３００は、マザー基板１１の第１主面１０１に配置されている。より具体的には、高周波モジュール３００は、複数の外部接続端子１９及び複数のバンプ１０４を介して、マザー基板１１の第１主面１０１に配置されている。
高周波モジュール３００は、マザー基板１１に配置されている。より詳細には、高周波モジュール３００は、マザー基板１１の第１主面１０１に配置されている。より具体的には、高周波モジュール３００は、複数の外部接続端子１９及び複数のバンプ１０４を介して、マザー基板１１の第１主面１０１に配置されている。
【0174】
（５．４）パワーインダクタ
パワーインダクタＬ７１は、マザー基板１１に配置されている。より詳細には、パワーインダクタＬ７１は、マザー基板１１の第１主面１０１に配置されている。
パワーインダクタＬ７１は、マザー基板１１に配置されている。より詳細には、パワーインダクタＬ７１は、マザー基板１１の第１主面１０１に配置されている。
【0175】
パワーインダクタＬ７１の外縁は、マザー基板１１の厚さ方向Ｄ１からの平面視で、４つの辺を有する矩形状である。マザー基板１１に配置されている状態で、マザー基板１１の厚さ方向Ｄ１におけるパワーインダクタＬ７１の高さは、トラッカモジュール１００の高さよりも高い。
【0176】
（５．５）ＲＦＩＣ
ＲＦＩＣ５１は、マザー基板１１に配置されている。より詳細には、ＲＦＩＣ５１は、マザー基板１１の第１主面１０１に配置されている。より具体的には、ＲＦＩＣ５１は、複数の外部接続端子２１を備えており、複数の外部接続端子２１及び複数のバンプ１０４を介して、マザー基板１１の第１主面１０１に配置されている。
ＲＦＩＣ５１は、マザー基板１１に配置されている。より詳細には、ＲＦＩＣ５１は、マザー基板１１の第１主面１０１に配置されている。より具体的には、ＲＦＩＣ５１は、複数の外部接続端子２１を備えており、複数の外部接続端子２１及び複数のバンプ１０４を介して、マザー基板１１の第１主面１０１に配置されている。
【0177】
ＲＦＩＣ５１の外縁は、マザー基板１１の厚さ方向Ｄ１からの平面視で、４つの辺を有する矩形状である。
【0178】
（５．６）レイアウト
トラッカモジュール１００、高周波モジュール３００、パワーインダクタＬ７１及びＲＦＩＣ５１は、図１に示すように、マザー基板１１の第１主面１０１に配置されている。トラッカモジュール１００及び高周波モジュール３００は、マザー基板１１の厚さ方向である第１方向Ｄ１と直交する第２方向Ｄ２に並んでいる。パワーインダクタＬ７１は、第２方向Ｄ２において、トラッカモジュール１００と高周波モジュール３００との間に位置している。ＲＦＩＣ５１は、第２方向Ｄ２において、トラッカモジュール１００に対してパワーインダクタＬ７１側とは反対側に位置している。すなわち、トラッカモジュール１００、高周波モジュール３００、パワーインダクタＬ７１及びＲＦＩＣ５１は、マザー基板１１の第１主面１０１において、第２方向Ｄ２における一端側（図１の左側）から他端側（図１の右側）に向けて、ＲＦＩＣ５１、トラッカモジュール１００、パワーインダクタＬ７１、高周波モジュール３００の順に並んでいる。
トラッカモジュール１００、高周波モジュール３００、パワーインダクタＬ７１及びＲＦＩＣ５１は、図１に示すように、マザー基板１１の第１主面１０１に配置されている。トラッカモジュール１００及び高周波モジュール３００は、マザー基板１１の厚さ方向である第１方向Ｄ１と直交する第２方向Ｄ２に並んでいる。パワーインダクタＬ７１は、第２方向Ｄ２において、トラッカモジュール１００と高周波モジュール３００との間に位置している。ＲＦＩＣ５１は、第２方向Ｄ２において、トラッカモジュール１００に対してパワーインダクタＬ７１側とは反対側に位置している。すなわち、トラッカモジュール１００、高周波モジュール３００、パワーインダクタＬ７１及びＲＦＩＣ５１は、マザー基板１１の第１主面１０１において、第２方向Ｄ２における一端側（図１の左側）から他端側（図１の右側）に向けて、ＲＦＩＣ５１、トラッカモジュール１００、パワーインダクタＬ７１、高周波モジュール３００の順に並んでいる。
【0179】
（６）通信装置の構造
通信装置７は、高周波システム２００と、高周波システム２００のマザー基板１１に配置される信号処理回路５と、アンテナ６と、を備える。なお、通信装置７は、高周波システム２００のマザー基板１１である第１マザー基板とは別に、高周波システム２００及び信号処理回路５が配置される第２マザー基板を備えてもよい。
通信装置７は、高周波システム２００と、高周波システム２００のマザー基板１１に配置される信号処理回路５と、アンテナ６と、を備える。なお、通信装置７は、高周波システム２００のマザー基板１１である第１マザー基板とは別に、高周波システム２００及び信号処理回路５が配置される第２マザー基板を備えてもよい。
【0180】
（７）トラッカモジュールの外部接続端子のレイアウト
次に、トラッカモジュール１００の外部接続端子１８のレイアウトについて、図６を参照して説明する。
次に、トラッカモジュール１００の外部接続端子１８のレイアウトについて、図６を参照して説明する。
【0181】
トラッカモジュール１００は、上述したように、複数の外部接続端子１８を備える。複数の外部接続端子１８は、図６に示すように、モジュール基板１２の第２主面１２２において、第２方向Ｄ２及び第３方向Ｄ３に沿ってマトリクス状に配置されている。複数の外部接続端子１８は、制御端子１８４を含む。制御端子１８４は、制御回路４に接続されている（図２参照）。第２方向Ｄ２及び第３方向Ｄ３は、モジュール基板１２の厚さ方向Ｄ１と直交する方向である。
【0182】
ここで、制御回路４は、上述したように、第２ＩＣチップ８２（第１ＩＣチップ８１）に含まれている。そして、制御端子１８４は、図６に示すように、モジュール基板１２の厚さ方向Ｄ１において、第２ＩＣチップ８２と重なっている。「制御端子１８４は、モジュール基板１２の厚さ方向Ｄ１において、第２ＩＣチップ８２と重なっている」とは、モジュール基板１２の厚さ方向Ｄ１において、制御端子１８４の全部と第２ＩＣチップ８２の全部とが重なっていることと、制御端子１８４の全部と第２ＩＣチップ８２の一部とが重なっていることと、制御端子１８４の一部と第２ＩＣチップ８２の全部とが重なっていることと、制御端子１８４の一部と第２ＩＣチップ８２の一部とが重なっていることと、を含む。すなわち、「制御端子１８４は、モジュール基板１２の厚さ方向Ｄ１において、第２ＩＣチップ８２と重なっている」とは、制御端子１８４の少なくとも一部と第２ＩＣチップ８２の少なくとも一部とが重なっていることをいう。これにより、第２ＩＣチップ８２（制御回路４）と制御端子１８４との間の配線長を短くすることが可能となる。
【0183】
（８）効果
実施形態１に係るトラッカモジュール１００では、図１に示すように、制御回路４を含む第２ＩＣチップ８２（第１ＩＣチップ８１）がモジュール基板１２に配置されている。これにより、第２ＩＣチップ８２がモジュール基板１２に配置されていない場合に比べて、パワーアンプ２を含む送信システム全体の小型化を図ることが可能となる。
実施形態１に係るトラッカモジュール１００では、図１に示すように、制御回路４を含む第２ＩＣチップ８２（第１ＩＣチップ８１）がモジュール基板１２に配置されている。これにより、第２ＩＣチップ８２がモジュール基板１２に配置されていない場合に比べて、パワーアンプ２を含む送信システム全体の小型化を図ることが可能となる。
【0184】
また、実施形態１に係るトラッカモジュール１００では、第１ＩＣチップ８１及び第２ＩＣチップ８２がモジュール基板１２の第１主面１２１に配置されている。これにより、第１ＩＣチップ８１と第２ＩＣチップ８２とが別々の主面に配置されている場合に比べて、トラッカモジュール１００の薄型化を図ることが可能となる。
【0185】
また、実施形態１に係るトラッカモジュール１００では、第１ＩＣチップ８１と第２ＩＣチップ８２とが一体である。これにより、第１ＩＣチップ８１と第２ＩＣチップ８２とが別体である場合に比べて、モジュール基板１２の表面積を小さくすることが可能となる。
【0186】
また、実施形態１に係るトラッカモジュール１００では、信号生成部７０は、モジュール基板１２に配置されている。これにより、信号生成部７０がモジュール基板１２に配置されていない場合に比べて、パワーアンプ２を含む送信システム全体の小型化を図ることが可能となる。
【0187】
特に、実施形態１に係るトラッカモジュール１００では、信号生成部７０が第１ＩＣチップ８１に含まれているので、パワーアンプ２を含む送信システム全体の更なる小型化を図ることが可能となる。
【0188】
また、実施形態１に係るトラッカモジュール１００では、制御端子１８４は、モジュール基板１２の厚さ方向Ｄ１で、第２ＩＣチップ８２と重なるようにモジュール基板１２に配置されている。これにより、第２ＩＣチップ８２と制御端子１８４との間の配線長を短くすることが可能となる。
【0189】
また、実施形態１に係る高周波システム２００及び通信装置７は、トラッカモジュール１００を備えているので、パワーアンプ２を含む送信システム全体の小型化を図ることが可能となる。
【0190】
（９）実施形態１の変形例
以下、実施形態１の変形例を列挙する。
以下、実施形態１の変形例を列挙する。
【0191】
ＩＣチップ８１は、スイッチトキャパシタ回路２０に関して、複数のスイッチＳ１１～Ｓ１４，Ｓ２１～Ｓ２４，Ｓ３１～Ｓ３４，Ｓ４１～Ｓ４４のうちの少なくとも１つを含んでいればよい。また、ＩＣチップ８１は、出力スイッチ回路３０に関して、複数のスイッチＳ５１～Ｓ５４のうちの少なくとも１つを含んでいればよい。
【0192】
また、プリレギュレータ回路１０、スイッチトキャパシタ回路２０、出力スイッチ回路３０、バンドセレクトスイッチ回路５０及びフィルタ回路４０は、図４に示す回路構成に限定されない。
【0193】
例えば、図４において、スイッチトキャパシタ回路２０は、４つの離散的な電圧レベルＶ１，Ｖ２，Ｖ３，Ｖ４の電圧を供給可能に構成されているが、４つの離散的な電圧レベルの電圧を供給可能に構成されていることに限定されない。スイッチトキャパシタ回路２０は、２つ以上の任意の数の離散的な電圧レベルの電圧を供給可能に構成されていてもよい。例えば、２つの離散的な電圧レベルの電圧を供給可能に構成する場合、スイッチトキャパシタ回路２０は、少なくとも、キャパシタＣ１２，Ｃ１５と、スイッチＳ２１，Ｓ２２，Ｓ３１，Ｓ３２，Ｓ２３，Ｓ２４，Ｓ３３，Ｓ３４と、を備えていればよい。
【0194】
また、出力スイッチ回路３０の構成は、図４に示す構成に限定されない。特に、スイッチＳ５１～Ｓ５４は、４つの入力端子３１１～３１４のいずれかを選択して出力端子３１０に接続できればよく、どのような構成であってもよい。例えば、出力スイッチ回路３０は、スイッチＳ５１～Ｓ５３とスイッチＳ５４及び出力端子３１０との間に接続されているスイッチを更に備えていてもよい。また、例えば、出力スイッチ回路３０は、スイッチＳ５１，Ｓ５２とスイッチＳ５３，Ｓ５４及び出力端子３１０との間に接続されているスイッチを更に備えていてもよい。
【0195】
また、例えば、２つの離散的な電圧レベルの電圧から１つの電圧を選択する場合、出力スイッチ回路３０は、少なくとも、スイッチＳ５２，Ｓ５３を備えていればよい。
【0196】
また、図４に示すフィルタ回路４０は、ローパスフィルタを構成しているが、フィルタ回路４０は、ローパスフィルタを構成する場合に限らず、バンドパスフィルタ又はハイパスフィルタを構成してもよい。
【0197】
また、第１コントローラ６１で処理されるデジタル制御信号は、ソース同期方式のデジタル制御信号に限定されない。例えば、第１コントローラ６１は、クロック埋め込み方式のデジタル制御信号を処理してもよい。
【0198】
また、プリレギュレータ回路１０及びスイッチトキャパシタ回路２０のためのデジタル制御信号として１セットのクロック信号及びデータ信号が用いられているが、プリレギュレータ回路１０及びスイッチトキャパシタ回路２０のためのデジタル制御信号として、クロック信号及びデータ信号のセットが個別に用いられてもよい。
【0199】
トラッカモジュール１００、高周波モジュール３００、パワーインダクタＬ７１及びＲＦＩＣ５１の一部がマザー基板１１の第１主面１０１に配置されており、トラッカモジュール１００、高周波モジュール３００、パワーインダクタＬ７１及びＲＦＩＣ５１の残りがマザー基板１１の第２主面１０２に配置されていてもよい。
【0200】
第１ＩＣチップ８１及び第２ＩＣチップ８２は、モジュール基板１２の第２主面１２２に配置されていてもよい。すなわち、第１ＩＣチップ８１及び第２ＩＣチップ８２は、モジュール基板１２の第１主面１２１又は第２主面１２２に配置されていればよい。
【0201】
上記の各変形例に係るトラッカモジュール１００及び高周波システム２００においても、実施形態１に係るトラッカモジュール１００及び高周波システム２００と同様の効果を奏する。
【0202】
（実施形態２）
実施形態２に係るトラッカモジュール１００ａ、高周波システム２００ａ及び通信装置７ａについて、図７を参照して説明する。実施形態２に係るトラッカモジュール１００ａ、高周波システム２００ａ及び通信装置７ａに関し、実施形態１に係るトラッカモジュール１００、高周波システム２００及び通信装置７（図１参照）と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態２に係るトラッカモジュール１００ａ、高周波システム２００ａ及び通信装置７ａについて、図７を参照して説明する。実施形態２に係るトラッカモジュール１００ａ、高周波システム２００ａ及び通信装置７ａに関し、実施形態１に係るトラッカモジュール１００、高周波システム２００及び通信装置７（図１参照）と同様の構成要素については、同一の符号を付して説明を省略する。
【0203】
（１）トラッカモジュールの構造
まず、実施形態２に係るトラッカモジュール１００ａの構造について、図７を参照して説明する。
まず、実施形態２に係るトラッカモジュール１００ａの構造について、図７を参照して説明する。
【0204】
実施形態２に係るトラッカモジュール１００ａは、図７に示すように、モジュール基板１２と、モジュール基板１２に配置されている複数の回路部品８と、を備える。複数の回路部品８は、第１ＩＣチップ８１Ａと、第２ＩＣチップ８２Ａと、第１回路部品８３と、第２回路部品８４と、第３回路部品８５と、を含む。また、トラッカモジュール１００ａは、複数の外部接続端子１８と、樹脂層１４（以下、「第１樹脂層１４」ともいう）と、シールド電極層１６と、第２樹脂層２４と、を更に備える。
【0205】
第１ＩＣチップ８１Ａは、モジュール基板１２の第２主面１２２に配置されている。第１ＩＣチップ８１Ａは、スイッチトキャパシタ回路２０の複数のスイッチＳ１１～Ｓ１４，Ｓ２１～Ｓ２４，Ｓ３１～Ｓ３４，Ｓ４１～Ｓ４４と、出力スイッチ回路３０の複数のスイッチＳ５１～Ｓ５４と、信号生成部７０と、を含む。
【0206】
第２ＩＣチップ８２Ａは、モジュール基板１２の第１主面１２１に配置されている。第２ＩＣチップ８２Ａは、制御回路４を含む。すなわち、実施形態２に係るトラッカモジュール１００ａでは、第１ＩＣチップ８１Ａと第２ＩＣチップ８２Ａとは別体である。
【0207】
第１回路部品８３は、モジュール基板１２の第１主面１２１に配置されている。図７の例では、モジュール基板１２の第１主面１２１において、第２ＩＣチップ８２Ａと第１回路部品８３とが隣接している。第１回路部品８３は、実施形態１に係る第１回路部品８３と同様、例えば、スイッチトキャパシタ回路２０のキャパシタＣ２３を含む。
【0208】
第２回路部品８４は、モジュール基板１２の第２主面１２２に配置されている。図７の例では、モジュール基板１２の第２主面１２２において、第１ＩＣチップ８１Ａと第２回路部品８４とが隣接している。第２回路部品８４は、実施形態１に係る第２回路部品８４と同様、例えば、スイッチトキャパシタ回路２０のキャパシタＣ２１を含む。
【0209】
第３回路部品８５は、モジュール基板１２の第１主面１２１に配置されている。図７の例では、モジュール基板１２の第１主面１２１において、第２ＩＣチップ８２Ａと第３回路部品８５とが隣接している。第３回路部品８５は、例えば、パワーアンプ２を含む。なお、第３回路部品８５は、パワーアンプ２とともにローノイズアンプを含んでいてもよい。
【0210】
複数の外部接続端子１８は、モジュール基板１２の第２主面１２２に配置されている。複数の外部接続端子１８の各々は、複数の接続端子２５のうち対応する接続端子２５を介してモジュール基板１２に接続されている。
【0211】
第２樹脂層２４は、図７に示すように、モジュール基板１２の第２主面１２２に配置されており、第１ＩＣチップ８１Ａ及び第２回路部品８４の各々の外周面、接続端子２５の外周面、及びモジュール基板１２の第２主面１２２を覆っている。第２樹脂層２４は、樹脂（例えば、エポキシ樹脂）を含む。第２樹脂層２４は、樹脂の他にフィラーを含んでいてもよい。第２樹脂層２４は、電気絶縁性を有する。なお、第２樹脂層２４は、第１樹脂層１４と同じ材質であってもよいし、異なる材質であってもよい。
【0212】
（２）高周波システムの構造
次に、実施形態２に係る高周波システム２００ａの構造について、図７を参照して説明する。
次に、実施形態２に係る高周波システム２００ａの構造について、図７を参照して説明する。
【0213】
実施形態２に係る高周波システム２００ａは、図７に示すように、マザー基板１１と、トラッカモジュール１００ａと、ＲＦＩＣ５１と、を備える。
【0214】
トラッカモジュール１００ａは、マザー基板１１の第１主面１０１に配置されている。ＲＦＩＣ５１は、マザー基板１１の第１主面１０１に配置されている。トラッカモジュール１００ａとＲＦＩＣ５１とは、マザー基板１１の第１主面１０１において第２方向Ｄ２に並んでいる。ここで、実施形態２に係る高周波システム２００ａでは、第３回路部品８５に含まれているパワーアンプ２は、モジュール基板１２の第１主面１２１に配置されている。
【0215】
（３）通信装置の構造
通信装置７ａは、高周波システム２００ａと、高周波システム２００ａのマザー基板１１に配置される信号処理回路５（図２参照）と、アンテナ６（図２参照）と、を備える。なお、通信装置７ａは、高周波システム２００ａのマザー基板１１である第１マザー基板とは別に、高周波システム２００ａ及び信号処理回路５が配置される第２マザー基板を備えてもよい。
通信装置７ａは、高周波システム２００ａと、高周波システム２００ａのマザー基板１１に配置される信号処理回路５（図２参照）と、アンテナ６（図２参照）と、を備える。なお、通信装置７ａは、高周波システム２００ａのマザー基板１１である第１マザー基板とは別に、高周波システム２００ａ及び信号処理回路５が配置される第２マザー基板を備えてもよい。
【0216】
（４）効果
実施形態２に係るトラッカモジュール１００ａでは、制御回路４を含む第２ＩＣチップ８２Ａがモジュール基板１２の第１主面１２１に配置されている。また、実施形態２に係るトラッカモジュール１００ａでは、パワーアンプ２を含む第３回路部品８５がモジュール基板１２の第１主面１２１に配置されている。これにより、第２ＩＣチップ８２Ａ及び第３回路部品８５がモジュール基板１２に配置されていない場合に比べて、パワーアンプ２を含む送信システム全体の小型化を図ることが可能となる。
実施形態２に係るトラッカモジュール１００ａでは、制御回路４を含む第２ＩＣチップ８２Ａがモジュール基板１２の第１主面１２１に配置されている。また、実施形態２に係るトラッカモジュール１００ａでは、パワーアンプ２を含む第３回路部品８５がモジュール基板１２の第１主面１２１に配置されている。これにより、第２ＩＣチップ８２Ａ及び第３回路部品８５がモジュール基板１２に配置されていない場合に比べて、パワーアンプ２を含む送信システム全体の小型化を図ることが可能となる。
【0217】
（実施形態３）
実施形態３に係るトラッカモジュール１００ｂについて、図８を参照して説明する。実施形態３に係るトラッカモジュール１００ｂに関し、実施形態１に係るトラッカモジュール１００（図１参照）と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態３に係るトラッカモジュール１００ｂについて、図８を参照して説明する。実施形態３に係るトラッカモジュール１００ｂに関し、実施形態１に係るトラッカモジュール１００（図１参照）と同様の構成要素については、同一の符号を付して説明を省略する。
【0218】
（１）トラッカモジュールの構造
まず、実施形態３に係るトラッカモジュール１００ｂの構造について、図８を参照して説明する。
まず、実施形態３に係るトラッカモジュール１００ｂの構造について、図８を参照して説明する。
【0219】
実施形態３に係るトラッカモジュール１００ｂは、図８に示すように、モジュール基板１２と、モジュール基板１２に配置されている複数の回路部品８と、を備える。複数の回路部品８は、第１ＩＣチップ８１Ａと、第２ＩＣチップ８２Ａと、第１回路部品８３と、第２回路部品８４と、を含む。また、トラッカモジュール１００ｂは、複数の外部接続端子１８と、第１樹脂層１４と、シールド電極層１６と、第２樹脂層２４と、を更に備える。
【0220】
第１ＩＣチップ８１Ａは、モジュール基板１２の第２主面１２２に配置されている。第１ＩＣチップ８１Ａは、スイッチトキャパシタ回路２０の複数のスイッチＳ１１～Ｓ１４，Ｓ２１～Ｓ２４，Ｓ３１～Ｓ３４，Ｓ４１～Ｓ４４と、出力スイッチ回路３０の複数のスイッチＳ５１～Ｓ５４と、信号生成部７０と、を含む。
【0221】
第２ＩＣチップ８２Ａは、モジュール基板１２の第１主面１２１に配置されている。第２ＩＣチップ８２Ａは、制御回路４を含む。すなわち、実施形態３に係るトラッカモジュール１００ｂでは、第１ＩＣチップ８１Ａと第２ＩＣチップ８２Ａとは別体である。
【0222】
第１回路部品８３は、モジュール基板１２の第１主面１２１に配置されている。図８の例では、モジュール基板１２の第１主面１２１において、第２ＩＣチップ８２Ａと第１回路部品８３とが隣接している。第１回路部品８３は、実施形態１に係る第１回路部品８３と同様、例えば、スイッチトキャパシタ回路２０のキャパシタＣ２３を含む。
【0223】
第２回路部品８４は、モジュール基板１２の第１主面１２１に配置されている。図８の例では、モジュール基板１２の第１主面１２１において、第２ＩＣチップ８２Ａと第２回路部品８４とが隣接している。第２回路部品８４は、実施形態１に係る第２回路部品８４と同様、例えば、スイッチトキャパシタ回路２０のキャパシタＣ２１を含む。
【0224】
複数の外部接続端子１８は、モジュール基板１２の第２主面１２２に配置されている。複数の外部接続端子１８の各々は、複数の接続端子２５のうち対応する接続端子２５を介してモジュール基板１２に接続されている。
【0225】
（２）効果
実施形態３に係るトラッカモジュール１００ｂでは、制御回路４を含む第２ＩＣチップ８２Ａがモジュール基板１２の第１主面１２１に配置されている。これにより、第２ＩＣチップ８２Ａがモジュール基板１２に配置されていない場合に比べて、パワーアンプ２を含む送信システム全体の小型化を図ることが可能となる。
実施形態３に係るトラッカモジュール１００ｂでは、制御回路４を含む第２ＩＣチップ８２Ａがモジュール基板１２の第１主面１２１に配置されている。これにより、第２ＩＣチップ８２Ａがモジュール基板１２に配置されていない場合に比べて、パワーアンプ２を含む送信システム全体の小型化を図ることが可能となる。
【0226】
また、実施形態３に係るトラッカモジュール１００ｂによれば、発熱量の多い第１ＩＣチップ８１Ａをモジュール基板１２の第２主面１２２に配置しているので、第１ＩＣチップ８１Ａで発生した熱をマザー基板１１に放熱することが可能となる。
【0227】
（実施形態４）
実施形態４に係るトラッカモジュール１００ｃについて、図９を参照して説明する。実施形態４に係るトラッカモジュール１００ｃに関し、実施形態１に係るトラッカモジュール１００（図１参照）と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態４に係るトラッカモジュール１００ｃについて、図９を参照して説明する。実施形態４に係るトラッカモジュール１００ｃに関し、実施形態１に係るトラッカモジュール１００（図１参照）と同様の構成要素については、同一の符号を付して説明を省略する。
【0228】
（１）トラッカモジュールの構造
まず、実施形態４に係るトラッカモジュール１００ｃの構造について、図９を参照して説明する。
まず、実施形態４に係るトラッカモジュール１００ｃの構造について、図９を参照して説明する。
【0229】
実施形態４に係るトラッカモジュール１００ｃは、図９に示すように、モジュール基板１２と、モジュール基板１２に配置されている複数の回路部品８と、を備える。複数の回路部品８は、第１ＩＣチップ８１Ａと、第２ＩＣチップ８２Ａと、第１回路部品８３と、第２回路部品８４と、を含む。また、トラッカモジュール１００ｃは、複数の外部接続端子１８と、第１樹脂層１４と、シールド電極層１６と、第２樹脂層２４と、を更に備える。
【0230】
第１ＩＣチップ８１Ａは、モジュール基板１２の第１主面１２１に配置されている。第１ＩＣチップ８１Ａは、スイッチトキャパシタ回路２０の複数のスイッチＳ１１～Ｓ１４，Ｓ２１～Ｓ２４，Ｓ３１～Ｓ３４，Ｓ４１～Ｓ４４と、出力スイッチ回路３０の複数のスイッチＳ５１～Ｓ５４と、信号生成部７０と、を含む。
【0231】
第２ＩＣチップ８２Ａは、モジュール基板１２の第２主面１２２に配置されている。第２ＩＣチップ８２Ａは、制御回路４を含む。すなわち、実施形態４に係るトラッカモジュール１００ｃでは、第１ＩＣチップ８１Ａと第２ＩＣチップ８２Ａとは別体である。
【0232】
第１回路部品８３は、モジュール基板１２の第１主面１２１に配置されている。図９の例では、モジュール基板１２の第１主面１２１において、第１ＩＣチップ８１Ａと第１回路部品８３とが隣接している。第１回路部品８３は、実施形態１に係る第１回路部品８３と同様、例えば、スイッチトキャパシタ回路２０のキャパシタＣ２３を含む。
【0233】
第２回路部品８４は、モジュール基板１２の第１主面１２１に配置されている。図９の例では、モジュール基板１２の第１主面１２１において、第１ＩＣチップ８１Ａと第２回路部品８４とが隣接している。第２回路部品８４は、実施形態１に係る第２回路部品８４と同様、例えば、スイッチトキャパシタ回路２０のキャパシタＣ２１を含む。
【0234】
複数の外部接続端子１８は、モジュール基板１２の第２主面１２２に配置されている。複数の外部接続端子１８の各々は、複数の接続端子２５のうち対応する接続端子２５を介してモジュール基板１２に接続されている。
【0235】
（２）効果
実施形態４に係るトラッカモジュール１００ｃでは、制御回路４を含む第２ＩＣチップ８２Ａがモジュール基板１２の第２主面１２２に配置されている。これにより、第２ＩＣチップ８２Ａがモジュール基板１２に配置されていない場合に比べて、パワーアンプ２を含む送信システム全体の小型化を図ることが可能となる。
実施形態４に係るトラッカモジュール１００ｃでは、制御回路４を含む第２ＩＣチップ８２Ａがモジュール基板１２の第２主面１２２に配置されている。これにより、第２ＩＣチップ８２Ａがモジュール基板１２に配置されていない場合に比べて、パワーアンプ２を含む送信システム全体の小型化を図ることが可能となる。
【0236】
また、実施形態４に係るトラッカモジュール１００ｃでは、第１回路部品８３の表面を切削することができないため、第１回路部品８３はモジュール基板１２の第１主面１２１に配置されることになる。したがって、第１ＩＣチップ８１Ａをモジュール基板１２の第１主面１２１に配置することで、第１ＩＣチップ８１Ａと第１回路部品８３との間の距離を短くすることが可能となる。
【0237】
（参考例１）
参考例１に係るトラッカモジュール１００ｄ、高周波システム２００ｄ及び通信装置７ｄについて、図１０を参照して説明する。参考例１に係るトラッカモジュール１００ｄ、高周波システム２００ｄ及び通信装置７ｄに関し、実施形態１に係るトラッカモジュール１００、高周波システム２００及び通信装置７（図１参照）と同様の構成要素については、同一の符号を付して説明を省略する。
参考例１に係るトラッカモジュール１００ｄ、高周波システム２００ｄ及び通信装置７ｄについて、図１０を参照して説明する。参考例１に係るトラッカモジュール１００ｄ、高周波システム２００ｄ及び通信装置７ｄに関し、実施形態１に係るトラッカモジュール１００、高周波システム２００及び通信装置７（図１参照）と同様の構成要素については、同一の符号を付して説明を省略する。
【0238】
（１）トラッカモジュールの構造
まず、参考例１に係るトラッカモジュール１００ｄの構造について、図１０を参照して説明する。
まず、参考例１に係るトラッカモジュール１００ｄの構造について、図１０を参照して説明する。
【0239】
参考例１に係るトラッカモジュール１００ｄは、図１０に示すように、モジュール基板１２と、モジュール基板１２に配置されている複数の回路部品８と、を備える。複数の回路部品８は、第１ＩＣチップ８１Ａと、第１回路部品８３と、第２回路部品８４と、を含む。また、トラッカモジュール１００ｄは、複数の外部接続端子１８と、樹脂層１４と、シールド電極層１６と、を更に備える。
【0240】
第１ＩＣチップ８１Ａは、モジュール基板１２の第１主面１２１に配置されている。第１ＩＣチップ８１Ａは、スイッチトキャパシタ回路２０の複数のスイッチＳ１１～Ｓ１４，Ｓ２１～Ｓ２４，Ｓ３１～Ｓ３４，Ｓ４１～Ｓ４４と、出力スイッチ回路３０の複数のスイッチＳ５１～Ｓ５４と、信号生成部７０と、を含む。
【0241】
第１回路部品８３は、モジュール基板１２の第１主面１２１に配置されている。図１０の例では、モジュール基板１２の第１主面１２１において、第１ＩＣチップ８１Ａと第１回路部品８３とが隣接している。第１回路部品８３は、実施形態１に係る第１回路部品８３と同様、例えば、スイッチトキャパシタ回路２０のキャパシタＣ２３を含む。
【0242】
第２回路部品８４は、モジュール基板１２の第１主面１２１に配置されている。図１０の例では、モジュール基板１２の第１主面１２１において、第１ＩＣチップ８１Ａと第２回路部品８４とが隣接している。第２回路部品８４は、実施形態１に係る第２回路部品８４と同様、例えば、スイッチトキャパシタ回路２０のキャパシタＣ２１を含む。
【0243】
複数の外部接続端子１８は、モジュール基板１２の第２主面１２２に配置されている。
【0244】
（２）高周波モジュール
参考例１に係る高周波モジュール３００ｄは、図１０に示すように、モジュール基板１３と、モジュール基板１３に配置されている複数の回路部品９と、を備える。複数の回路部品９は、第１回路部品９１と、第２回路部品９２Ａと、第３回路部品９３と、第４回路部品９４と、を含む。
参考例１に係る高周波モジュール３００ｄは、図１０に示すように、モジュール基板１３と、モジュール基板１３に配置されている複数の回路部品９と、を備える。複数の回路部品９は、第１回路部品９１と、第２回路部品９２Ａと、第３回路部品９３と、第４回路部品９４と、を含む。
【0245】
第１回路部品９１は、モジュール基板１３の第１主面１３１に配置されている。第１回路部品９１は、実施形態１に係る第１回路部品９１と同様、パワーアンプ２を含む。
【0246】
第２回路部品９２Ａは、モジュール基板１３の第２主面１３２に配置されている。第２回路部品９２Ａは、ローノイズアンプ（図示せず）と、制御回路４と、を含む。すなわち、参考例１に係るトラッカモジュール１００ｄは、制御回路４を備えていない。
【0247】
第３回路部品９３は、モジュール基板１３の第１主面１３１に配置されている。図１０の例では、モジュール基板１３の第１主面１３１において、第１回路部品９１と第３回路部品９３とが隣接している。第３回路部品９３は、実施形態１に係る第３回路部品９３と同様、例えば、入力整合回路の一部を構成するキャパシタを含む。
【0248】
第４回路部品９４は、モジュール基板１３の第２主面１３２に配置されている。図１０の例では、モジュール基板１３の第２主面１３２において、第２回路部品９２Ａと第４回路部品９４とが隣接している。第４回路部品９４は、実施形態１に係る第４回路部品９４と同様、出力整合回路の一部を構成するキャパシタを含む。
【0249】
（３）高周波システムの構造
次に、参考例１に係る高周波システム２００ｄの構造について、図１０を参照して説明する。
次に、参考例１に係る高周波システム２００ｄの構造について、図１０を参照して説明する。
【0250】
参考例１に係る高周波システム２００ｄは、図１０に示すように、マザー基板１１と、トラッカモジュール１００ｄと、高周波モジュール３００ｄと、パワーインダクタＬ７１と、ＲＦＩＣ５１と、を備える。
【0251】
トラッカモジュール１００ｄ、高周波モジュール３００ｄ、パワーインダクタＬ７１及びＲＦＩＣ５１は、図１０に示すように、マザー基板１１の第１主面１０１に配置されている。トラッカモジュール１００ｄ及び高周波モジュール３００ｄは、マザー基板１１の厚さ方向である第１方向Ｄ１と直交する第２方向Ｄ２に並んでいる。パワーインダクタＬ７１は、第２方向Ｄ２において、トラッカモジュール１００ｄと高周波モジュール３００ｄとの間に位置している。ＲＦＩＣ５１は、第２方向Ｄ２において、トラッカモジュール１００ｄに対してパワーインダクタＬ７１側とは反対側に位置している。すなわち、トラッカモジュール１００ｄ、高周波モジュール３００ｄ、パワーインダクタＬ７１及びＲＦＩＣ５１は、マザー基板１１の第１主面１０１において、第２方向Ｄ２における一端側（図１０の左側）から他端側（図１０の右側）に向けて、ＲＦＩＣ５１、トラッカモジュール１００ｄ、パワーインダクタＬ７１、高周波モジュール３００ｄの順に並んでいる。
【0252】
（４）通信装置の構造
通信装置７ｄは、高周波システム２００ｄと、高周波システム２００ｄのマザー基板１１に配置される信号処理回路５（図２参照）と、アンテナ６（図２参照）と、を備える。なお、通信装置７ｄは、高周波システム２００ｄのマザー基板１１である第１マザー基板とは別に、高周波システム２００ｄ及び信号処理回路５が配置される第２マザー基板を備えてもよい。
通信装置７ｄは、高周波システム２００ｄと、高周波システム２００ｄのマザー基板１１に配置される信号処理回路５（図２参照）と、アンテナ６（図２参照）と、を備える。なお、通信装置７ｄは、高周波システム２００ｄのマザー基板１１である第１マザー基板とは別に、高周波システム２００ｄ及び信号処理回路５が配置される第２マザー基板を備えてもよい。
【0253】
（５）効果
参考例１に係る発明では、信号生成部７０が第１ＩＣチップ８１Ａに含まれているので、信号生成部７０が第１ＩＣチップ８１Ａに含まれていない場合に比べて、パワーアンプ２を含む送信システム全体の小型化を図ることが可能となる。
参考例１に係る発明では、信号生成部７０が第１ＩＣチップ８１Ａに含まれているので、信号生成部７０が第１ＩＣチップ８１Ａに含まれていない場合に比べて、パワーアンプ２を含む送信システム全体の小型化を図ることが可能となる。
【0254】
（参考例２）
参考例２に係るトラッカモジュール１００ｅについて、図１１を参照して説明する。参考例２に係るトラッカモジュール１００ｅに関し、実施形態１に係るトラッカモジュール１００（図１参照）と同様の構成要素については、同一の符号を付して説明を省略する。
参考例２に係るトラッカモジュール１００ｅについて、図１１を参照して説明する。参考例２に係るトラッカモジュール１００ｅに関し、実施形態１に係るトラッカモジュール１００（図１参照）と同様の構成要素については、同一の符号を付して説明を省略する。
【0255】
（１）トラッカモジュールの構造
まず、参考例２に係るトラッカモジュール１００ｅの構造について、図１１を参照して説明する。
まず、参考例２に係るトラッカモジュール１００ｅの構造について、図１１を参照して説明する。
【0256】
参考例２に係るトラッカモジュール１００ｅは、図１１に示すように、モジュール基板１２と、モジュール基板１２に配置されている複数の回路部品８と、を備える。複数の回路部品８は、第１ＩＣチップ８１Ａと、第１回路部品８３と、第２回路部品８４と、を含む。また、トラッカモジュール１００ｅは、複数の外部接続端子１８と、第１樹脂層１４と、シールド電極層１６と、第２樹脂層２４と、を更に備える。
【0257】
第１ＩＣチップ８１Ａは、モジュール基板１２の第２主面１２２に配置されている。第１ＩＣチップ８１Ａは、スイッチトキャパシタ回路２０の複数のスイッチＳ１１～Ｓ１４，Ｓ２１～Ｓ２４，Ｓ３１～Ｓ３４，Ｓ４１～Ｓ４４と、出力スイッチ回路３０の複数のスイッチＳ５１～Ｓ５４と、信号生成部７０と、を含む。
【0258】
第１回路部品８３は、モジュール基板１２の第１主面１２１に配置されている。第１回路部品８３は、実施形態１に係る第１回路部品８３と同様、例えば、スイッチトキャパシタ回路２０のキャパシタＣ２３を含む。
【0259】
第２回路部品８４は、モジュール基板１２の第１主面１２１に配置されている。図１１の例では、モジュール基板１２の第１主面１２１において、第１回路部品８３と第２回路部品８４とが隣接している。第２回路部品８４は、実施形態１に係る第２回路部品８４と同様、例えば、スイッチトキャパシタ回路２０のキャパシタＣ２１を含む。
【0260】
複数の外部接続端子１８は、モジュール基板１２の第２主面１２２に配置されている。複数の外部接続端子１８の各々は、複数の接続端子２５のうち対応する接続端子２５を介してモジュール基板１２に接続されている。
【0261】
このように、参考例２に係るトラッカモジュール１００ｅは、制御回路４を備えていない。
【0262】
（２）効果
参考例２に係る発明では、信号生成部７０が第１ＩＣチップ８１Ａに含まれているので、信号生成部７０が第１ＩＣチップ８１Ａに含まれていない場合に比べて、パワーアンプ２を含む送信システム全体の小型化を図ることが可能となる。
参考例２に係る発明では、信号生成部７０が第１ＩＣチップ８１Ａに含まれているので、信号生成部７０が第１ＩＣチップ８１Ａに含まれていない場合に比べて、パワーアンプ２を含む送信システム全体の小型化を図ることが可能となる。
【0263】
（態様）
本明細書には、以下の態様が開示されている。
本明細書には、以下の態様が開示されている。
【0264】
第１の態様に係るトラッカモジュール（１００；１００ａ；１００ｂ；１００ｃ）は、モジュール基板（１２）と、第１ＩＣチップ（８１；８１Ａ）と、第２ＩＣチップ（８２；８２Ａ）と、を備える。第１ＩＣチップ（８１；８１Ａ）は、モジュール基板（１２）に配置されている。第２ＩＣチップ（８２；８２Ａ）は、パワーアンプ（２）を制御する。第１ＩＣチップ（８１；８１Ａ）は、入力電圧に基づいて複数の離散的電圧を生成するように構成されているスイッチトキャパシタ回路（２０）に含まれる少なくとも１つのスイッチ（Ｓ１１～Ｓ１４，Ｓ２１～Ｓ２４，Ｓ３１～Ｓ３４，Ｓ４１～Ｓ４４）と、複数の離散的電圧のうちの少なくとも１つを選択的にパワーアンプ（２）に出力するように構成されている出力スイッチ回路（３０）に含まれる少なくとも１つのスイッチ（Ｓ５１～Ｓ５４）と、を含む。第２ＩＣチップ（８２；８２Ａ）は、第１ＩＣチップ（８１；８１Ａ）が配置されているモジュール基板（１２）に配置されている。
【0265】
この態様によれば、パワーアンプ（２）を制御する第２ＩＣチップ（８２；８２Ａ）がモジュール基板（１２）に配置されているので、第２ＩＣチップ（８２；８２Ａ）がモジュール基板（１２）に配置されていない場合に比べて、パワーアンプ（２）を含む送信システム全体の小型化を図ることが可能となる。
【0266】
第２の態様に係るトラッカモジュール（１００；１００ａ；１００ｂ；１００ｃ）は、第２モジュール基板（１２）と、第１ＩＣチップ（８１；８１Ａ）と、第２ＩＣチップ（８２；８２Ａ）と、を備える。第２モジュール基板（１２）は、パワーアンプ（２）が配置されている第１モジュール基板（１３）とは別体である。第１ＩＣチップ（８１；８１Ａ）は、第２モジュール基板（１２）であるモジュール基板（１２）に配置されている。第２ＩＣチップ（８２；８２Ａ）は、パワーアンプ（２）を制御する。第１ＩＣチップ（８１；８１Ａ）は、入力電圧に基づいて複数の離散的電圧を生成するように構成されているスイッチトキャパシタ回路（２０）に含まれる少なくとも１つのスイッチ（Ｓ１１～Ｓ１４，Ｓ２１～Ｓ２４，Ｓ３１～Ｓ３４，Ｓ４１～Ｓ４４）と、複数の離散的電圧のうちの少なくとも１つを選択的にパワーアンプ（２）に出力するように構成されている出力スイッチ回路（３０）に含まれる少なくとも１つのスイッチ（Ｓ５１～Ｓ５４）と、を含む。第２ＩＣチップ（８２；８２Ａ）は、第１ＩＣチップ（８１；８１Ａ）が配置されているモジュール基板（１２）に配置されている。
【0267】
この態様によれば、パワーアンプ（２）を制御する第２ＩＣチップ（８２；８２Ａ）がモジュール基板（１２）に配置されているので、第２ＩＣチップ（８２；８２Ａ）がモジュール基板（１２）に配置されていない場合に比べて、パワーアンプ（２）を含む送信システム全体の小型化を図ることが可能となる。
【0268】
第３の態様に係るトラッカモジュール（１００ａ；１００ｂ）では、第１又は第２の態様において、モジュール基板（１２）は、互いに対向する第１主面（１２１）及び第２主面（１２２）を有する。トラッカモジュール（１００ａ；１００ｂ）は、外部接続端子（１８）を更に備える。外部接続端子（１８）は、モジュール基板（１２）の第２主面（１２２）に配置されている。第１ＩＣチップ（８１Ａ）は、モジュール基板（１２）の第２主面（１２２）に配置されている。第２ＩＣチップ（８２Ａ）は、モジュール基板（１２）の第１主面（１２１）に配置されている。
【0269】
この態様によれば、第１ＩＣチップ（８１Ａ）で発生する熱をマザー基板（１１）に放熱することが可能となる。
【0270】
第４の態様に係るトラッカモジュール（１００ｃ）では、第１又は第２の態様において、モジュール基板（１２）は、互いに対向する第１主面（１２１）及び第２主面（１２２）を有する。トラッカモジュール（１００ｃ）は、外部接続端子（１８）を更に備える。外部接続端子（１８）は、モジュール基板（１２）の第２主面（１２２）に配置されている。第１ＩＣチップ（８１Ａ）は、モジュール基板（１２）の第１主面（１２１）に配置されている。第２ＩＣチップ（８２Ａ）は、モジュール基板（１２）の第２主面（１２２）に配置されている。
【0271】
この態様によれば、例えば、スイッチトキャパシタ回路（２０）のキャパシタ（Ｃ２３）を含む第１回路部品（８３）がモジュール基板（１２）の第１主面（１２１）に配置されている場合には、第１ＩＣチップ（８１Ａ）と第１回路部品（８３）との間の距離を短くすることが可能となる。
【0272】
第５の態様に係るトラッカモジュール（１００）では、第１又は第２の態様において、モジュール基板（１２）は、互いに対向する第１主面（１２１）及び第２主面（１２２）を有する。第１ＩＣチップ（８１）及び第２ＩＣチップ（８２）は、モジュール基板（１２）の第１主面（１２１）又は第２主面（１２２）に配置されている。
【0273】
この態様によれば、第１ＩＣチップ（８１）と第２ＩＣチップ（８２）とが別々の主面に配置されている場合に比べて、トラッカモジュール（１００）の薄型化を図ることが可能となる。
【0274】
第６の態様に係るトラッカモジュール（１００）では、第５の態様において、第１ＩＣチップ（８１）と第２ＩＣチップ（８２）とが一体である。
【0275】
この態様によれば、第１ＩＣチップ（８１）と第２ＩＣチップ（８２）とが別体である場合に比べて、モジュール基板（１２）の表面積を小さくすることが可能となる。
【0276】
第７の態様に係るトラッカモジュール（１００；１００ａ；１００ｂ；１００ｃ）は、第１～第６の態様のいずれか１つにおいて、信号生成部（７０）を更に備える。信号生成部（７０）は、高周波信号のエンベロープに基づいて出力スイッチ回路（３０）を制御するための制御信号を生成する。信号生成部（７０）は、モジュール基板（１２）に配置されている。
【0277】
この態様によれば、信号生成部（７０）がモジュール基板（１２）に配置されていない場合に比べて、パワーアンプ（２）を含む送信システム全体の小型化を図ることが可能となる。
【0278】
第８の態様に係るトラッカモジュール（１００；１００ａ；１００ｂ；１００ｃ）では、第７の態様において、信号生成部（７０）は、第１ＩＣチップ（８１；８１Ａ）に含まれている。
【0279】
この態様によれば、信号生成部（７０）が第１ＩＣチップ（８１；８１Ａ）に含まれていない場合に比べて、パワーアンプ（２）を含む送信システム全体の小型化を図ることが可能となる。
【0280】
第９の態様に係るトラッカモジュール（１００；１００ａ；１００ｂ；１００ｃ）は、第１～第８の態様のいずれか１つにおいて、制御端子（１８４）を更に備える。制御端子（１８４）は、第２ＩＣチップ（８２；８２Ａ）に接続されており、パワーアンプ（２）を制御するための制御信号を出力する。
【0281】
この態様によれば、パワーアンプ（２）の制御信号を出力することが可能となる。
【0282】
第１０の態様に係るトラッカモジュール（１００；１００ａ；１００ｂ；１００ｃ）では、第９の態様において、制御端子（１８４）は、モジュール基板（１２）の厚さ方向（Ｄ１）で、第２ＩＣチップ（８２；８２Ａ）と重なるようにモジュール基板（１２）に配置されている。
【0283】
この態様によれば、第２ＩＣチップ（８２；８２Ａ）と制御端子（１８４）との間の配線長を短くすることが可能となる。
【0284】
第１１の態様に係る高周波システム（２００ａ）では、第１の態様のトラッカモジュール（１００ａ）と、パワーアンプ（２）と、を備える。パワーアンプ（２）は、モジュール基板（１２）に配置されている。
【0285】
この態様によれば、パワーアンプ（２）を含む送信システム全体の小型化を図ることが可能となる。
【0286】
第１２の態様に係る通信装置（７ａ）は、第１１の態様に係る高周波システム（２００ａ）と、信号処理回路（５）と、を備える。信号処理回路（５）は、高周波システム（２００ａ）に接続されている。
【0287】
この態様によれば、パワーアンプ（２）を含む送信システム全体の小型化を図ることが可能となる。
【符号の説明】
【0288】
１ 電源回路
２ パワーアンプ
３ フィルタ
４ 制御回路
５ 信号処理回路
６ アンテナ
７，７ａ，７ｄ 通信装置
８，９ 回路部品
１０ プリレギュレータ回路
１１ マザー基板
１２，１３ モジュール基板
１４，１５ 樹脂層
１６，１７ シールド電極層
１８，１９，２１ 外部接続端子
２０ スイッチトキャパシタ回路
２２，２５ 接続端子
２３，２４ 第２樹脂層
３０ 出力スイッチ回路
４０ フィルタ回路
５０ バンドセレクトスイッチ回路
５１ ＲＦ信号処理回路
５２ ベースバンド信号処理回路
５３ 制御部
６０ デジタル制御回路
６１ 第１コントローラ
６２ 第２コントローラ
７０ 信号生成部
７１ 直流電源
８１，８１Ａ 第１ＩＣチップ
８２，８２Ａ 第２ＩＣチップ
８３，９１ 第１回路部品
８４，９２ 第２回路部品
８５，９３ 第３回路部品
９４ 第４回路部品
１００，１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ トラッカモジュール
１０１ 第１主面
１０２ 第２主面
１０４ バンプ
１１０，３１１，３１２，３１３，３１４，４１１ 入力端子
１１１，１１２，１１３，１１４，３１０，４１２ 出力端子
１１５，１１６ インダクタ接続端子
１１７，２１０，３１５ 制御端子
１２１，１３１ 第１主面
１２２，１３２ 第２主面
１２３，１３３ 外周面
１２４，１３４ ビア導体部
１４１，１５１，２３１ 主面
１４３，１５３，２３３ 外周面
１８１ 入力端子
１８２ 出力端子
１８３ 入力制御端子
１８４ 制御端子
２００，２００ａ，２００ｄ 高周波システム
３００，３００ｄ 高周波モジュール
５１０ 共通端子
５１１，５１２，５１３，５１４ 選択端子
５１５ 制御端子
６０１～６０４ 制御端子
Ｃ１，Ｃ２，Ｃ１１，Ｃ１２，Ｃ１３，Ｃ１４，Ｃ１５，Ｃ１６，Ｃ２１，Ｃ２２，Ｃ２３，Ｃ２４，Ｃ６１，Ｃ６２，Ｃ６３，Ｃ６４，Ｃ８１，Ｃ８２ キャパシタ
Ｄ１ 第１方向（厚さ方向）
Ｄ２ 第２方向
Ｄ３ 第３方向
Ｌ０，Ｌ１，Ｌ２ インダクタ
Ｌ７１ パワーインダクタ
Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４，Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４，Ｓ４１，Ｓ４２，Ｓ４３，Ｓ４４，Ｓ５１，Ｓ５２，Ｓ５３，Ｓ５４，Ｓ６１，Ｓ６２，Ｓ６３，Ｓ７１，Ｓ７２，Ｓ８１，Ｓ８２，Ｓ８３，Ｓ８４ スイッチ
Ｓｇ１，Ｓｇ２，Ｓｇ３，Ｓｇ４ 制御信号
Ｓｇ７ クロック信号
Ｓｇ８ データ信号
Ｔ１ アンテナ端子
Ｔ２ 信号入力端子
Ｔ３ 第１制御端子
Ｔ４ 電源接続端子
Ｔ５ 第２制御端子
Ｖｃｃ 電源電圧
２ パワーアンプ
３ フィルタ
４ 制御回路
５ 信号処理回路
６ アンテナ
７，７ａ，７ｄ 通信装置
８，９ 回路部品
１０ プリレギュレータ回路
１１ マザー基板
１２，１３ モジュール基板
１４，１５ 樹脂層
１６，１７ シールド電極層
１８，１９，２１ 外部接続端子
２０ スイッチトキャパシタ回路
２２，２５ 接続端子
２３，２４ 第２樹脂層
３０ 出力スイッチ回路
４０ フィルタ回路
５０ バンドセレクトスイッチ回路
５１ ＲＦ信号処理回路
５２ ベースバンド信号処理回路
５３ 制御部
６０ デジタル制御回路
６１ 第１コントローラ
６２ 第２コントローラ
７０ 信号生成部
７１ 直流電源
８１，８１Ａ 第１ＩＣチップ
８２，８２Ａ 第２ＩＣチップ
８３，９１ 第１回路部品
８４，９２ 第２回路部品
８５，９３ 第３回路部品
９４ 第４回路部品
１００，１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ トラッカモジュール
１０１ 第１主面
１０２ 第２主面
１０４ バンプ
１１０，３１１，３１２，３１３，３１４，４１１ 入力端子
１１１，１１２，１１３，１１４，３１０，４１２ 出力端子
１１５，１１６ インダクタ接続端子
１１７，２１０，３１５ 制御端子
１２１，１３１ 第１主面
１２２，１３２ 第２主面
１２３，１３３ 外周面
１２４，１３４ ビア導体部
１４１，１５１，２３１ 主面
１４３，１５３，２３３ 外周面
１８１ 入力端子
１８２ 出力端子
１８３ 入力制御端子
１８４ 制御端子
２００，２００ａ，２００ｄ 高周波システム
３００，３００ｄ 高周波モジュール
５１０ 共通端子
５１１，５１２，５１３，５１４ 選択端子
５１５ 制御端子
６０１～６０４ 制御端子
Ｃ１，Ｃ２，Ｃ１１，Ｃ１２，Ｃ１３，Ｃ１４，Ｃ１５，Ｃ１６，Ｃ２１，Ｃ２２，Ｃ２３，Ｃ２４，Ｃ６１，Ｃ６２，Ｃ６３，Ｃ６４，Ｃ８１，Ｃ８２ キャパシタ
Ｄ１ 第１方向（厚さ方向）
Ｄ２ 第２方向
Ｄ３ 第３方向
Ｌ０，Ｌ１，Ｌ２ インダクタ
Ｌ７１ パワーインダクタ
Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４，Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４，Ｓ４１，Ｓ４２，Ｓ４３，Ｓ４４，Ｓ５１，Ｓ５２，Ｓ５３，Ｓ５４，Ｓ６１，Ｓ６２，Ｓ６３，Ｓ７１，Ｓ７２，Ｓ８１，Ｓ８２，Ｓ８３，Ｓ８４ スイッチ
Ｓｇ１，Ｓｇ２，Ｓｇ３，Ｓｇ４ 制御信号
Ｓｇ７ クロック信号
Ｓｇ８ データ信号
Ｔ１ アンテナ端子
Ｔ２ 信号入力端子
Ｔ３ 第１制御端子
Ｔ４ 電源接続端子
Ｔ５ 第２制御端子
Ｖｃｃ 電源電圧
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】