特開 2024-131907 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024131907

(43)【公開日】2024-09-30

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H03K 17/00 20060101AFI20240920BHJP

   H03K 17/08 20060101ALI20240920BHJP

   H03K 17/60 20060101ALI20240920BHJP

   H02M 1/08 20060101ALI20240920BHJP

【ＦＩ】

H03K17/00 B

H03K17/08 B

H03K17/60 Z

H02M1/08 A

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023042470

(22)【出願日】2023-03-17

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110002918

【氏名又は名称】弁理士法人扶桑国際特許事務所

(72)【発明者】

【氏名】熊澤 佑貴

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740BA11

5H740BC01

5H740BC02

5H740JA01

5H740JB01

5H740KK01

5H740MM01

5H740MM08

5H740MM12

5J055AX32

5J055AX38

5J055BX16

5J055CX07

5J055CX23

5J055DX09

5J055DX61

5J055EX07

5J055EY01

5J055EY12

5J055EZ03

5J055EZ09

5J055EZ12

5J055EZ25

5J055FX04

5J055FX08

5J055FX32

5J055GX01

5J055GX02

5J055GX04

5J055GX05

(57)【要約】

【課題】短絡電流およびノイズの抑制を図る。
【解決手段】スイッチング素子１ａは、入力信号Ｖｉｎにもとづいてスイッチングして負荷を作動する。ラッチ回路１ｂ１は、スイッチング素子１ａに流れる電流の大きさに応じてスイッチング素子１ａのゲート容量を充電する駆動電流の大きさを変化させるための切替信号ａ１をラッチし、スイッチング素子１ａが所定状態の場合には解除信号ａ２にもとづいてラッチ状態を解除する。検出回路１ｃは、スイッチング素子１ａの所定状態を検出して解除信号ａ２を出力する。駆動電流制御回路１ｂは、第１の駆動電流と、第１の駆動電流よりも大きな第２の駆動電流とを生成し、ラッチ回路１ｂ１が解除信号ａ２によってラッチ状態が解除された場合には、ラッチ回路１ｂ１の解除後の出力にもとづいて駆動電流の大きさを第１の駆動電流とする。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力信号にもとづいてスイッチングして負荷を作動するスイッチング素子と、
前記スイッチング素子に流れる電流の大きさに応じて前記スイッチング素子のゲート容量を充電する駆動電流の大きさを変化させるための切替信号をラッチし前記スイッチング素子が所定状態の場合には解除信号にもとづいてラッチ状態を解除するラッチ回路を含み、装置運用状態においてラッチされた前記切替信号にもとづいて前記駆動電流の大きさを制御する駆動電流制御回路と、
前記スイッチング素子の前記所定状態を検出して前記解除信号を出力する検出回路と、を備え、
前記駆動電流制御回路は、第１の駆動電流と、前記第１の駆動電流よりも大きな第２の駆動電流とを生成し、前記ラッチ回路が前記解除信号によって前記ラッチ状態が解除された場合には、前記ラッチ回路の解除後の出力にもとづいて前記駆動電流の大きさを前記第１の駆動電流とする、
半導体装置。

【請求項2】

前記所定状態は、前記スイッチング素子の過電流状態、前記スイッチング素子の過熱状態および装置電源電圧の低下状態のうちの少なくとも１つの状態を検出した状態であって、前記検出回路は前記所定状態において外部へのアラーム状態の通知および前記スイッチング素子の駆動を停止させるアラーム信号を出力し、
前記ラッチ回路に対して、前記アラーム信号が前記解除信号として入力される、
請求項１記載の半導体装置。

【請求項3】

前記所定状態は、前記スイッチング素子の過電流状態を検出した状態であって、前記検出回路は前記所定状態において前記スイッチング素子の駆動を停止させる過電流検出信号を出力し、
前記ラッチ回路に対して、前記過電流検出信号が前記解除信号として入力される、
請求項１記載の半導体装置。

【請求項4】

前記所定状態は、前記スイッチング素子に流れる前記電流が所定値以上の状態になったことを検出した状態であって、前記検出回路は前記所定状態において前記解除信号を出力する、
請求項１記載の半導体装置。

【請求項5】

前記所定状態として、前記スイッチング素子に流れる前記電流が所定電流値以上であり、かつ前記スイッチング素子に印加される駆動電圧が所定電圧以上の状態であることを検出した状態であって、前記検出回路は前記所定状態において前記解除信号を出力する、
請求項１記載の半導体装置。

【請求項6】

前記スイッチング素子に流れる前記電流が切替電流値を超えるか否かを検出し、前記電流が切替電流値を超えない場合には第１の切替信号を出力し、前記電流が切替電流値を超える場合には第２の切替信号を出力する切替電流値検出回路をさらに備え、
前記駆動電流制御回路は、前記ラッチ回路から出力されるラッチ信号にもとづいて、前記第１の駆動電流と、前記第２の駆動電流とのいずれかの選択を行うべき選択信号を出力する選択回路と、前記選択信号にもとづいて、前記第１の駆動電流と、前記第２の駆動電流とのいずれかを出力する駆動電流出力回路とをさらに備える、
請求項１記載の半導体装置。

【請求項7】

前記ラッチ回路は、前記第１の切替信号が入力すると前記入力信号にもとづいて前記第１の切替信号をラッチし、前記選択回路は、ラッチされた前記第１の切替信号にもとづいて、前記第１の駆動電流を選択する第１の選択信号を出力し、前記駆動電流出力回路は、前記第１の選択信号にもとづいて、前記第１の駆動電流を出力して前記スイッチング素子の前記ゲート容量を充電し、
前記ラッチ回路は、前記解除信号により前記ラッチ状態を解除するとラッチ解除出力信号を出力し、前記選択回路は、前記ラッチ解除出力信号にもとづいて、前記第１の駆動電流を選択する前記第１の選択信号を出力し、前記駆動電流出力回路は、前記第１の選択信号にもとづいて、前記第１の駆動電流を出力して前記スイッチング素子の前記ゲート容量を充電し、
前記ラッチ回路は、前記第２の切替信号が入力すると前記入力信号にもとづいて前記第２の切替信号をラッチし、前記選択回路は、ラッチされた前記第２の切替信号にもとづいて、前記第２の駆動電流を選択する第２の選択信号を出力し、前記駆動電流出力回路は、前記第２の選択信号にもとづいて、前記第２の駆動電流を出力して前記スイッチング素子の前記ゲート容量を充電する、
請求項６記載の半導体装置。

【請求項8】

前記スイッチング素子がターンオンしたときに対向アームのダイオードがリカバリ動作を行うときの電圧変化率の最大値が含まれる場合の前記スイッチング素子に流れる前記電流の第１の電流領域と、前記最大値が含まれない場合の前記スイッチング素子に流れる前記電流の第２の電流領域との境界値が前記切替電流値として設定される、
請求項６記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

ＩＰＭ（Intelligent Power Module）等の半導体装置には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力変換用のスイッチング素子が備えられている。また、近年では、ＩＧＢＴに流れるコレクタ電流に応じて、ＩＧＢＴを充電する駆動電流の大きさを制御する機能を有するＩＰＭが開発されている。

【0003】

関連技術としては、例えば、半導体スイッチング素子をオフするタイミングで半導体スイッチング素子の２つの主電極間に流れる電流を検知してドライブ能力を調整する技術が提案されている（特許文献１）。また、パワー半導体スイッチング素子の動作温度を検出する温度検出手段の出力電圧と、それぞれ異なる基準電圧とを比較する複数のコンパレータを備え、複数のコンパレータの比較結果をラッチして比較結果を選択的に出力する技術が提案されている（特許文献２）。さらに、状態判別回路が電流と温度の状態をラッチしてリセット信号によりラッチが解除される技術が提案されている（特許文献３）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】国際公開第２０２０／２５５６４０号

【特許文献2】特開２０１９－１１０６７７号公報

【特許文献3】特開２０１９－１９３４１０号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、装置の再運転時における短絡発生時の短絡電流の抑制、およびノイズの抑制を図ることを目的とする。

【課題を解決するための手段】

【0006】

上記課題を解決するために、半導体装置が提供される。半導体装置は、入力信号にもとづいてスイッチングして負荷を作動するスイッチング素子と、スイッチング素子に流れる電流の大きさに応じてスイッチング素子のゲート容量を充電する駆動電流の大きさを変化させるための切替信号をラッチしスイッチング素子が所定状態の場合には解除信号にもとづいてラッチ状態を解除するラッチ回路を含み、装置運用状態においてラッチされた切替信号にもとづいて駆動電流の大きさを制御する駆動電流制御回路と、スイッチング素子の所定状態を検出して解除信号を出力する検出回路と、を有する。また、駆動電流制御回路は、第１の駆動電流と、第１の駆動電流よりも大きな第２の駆動電流とを生成し、ラッチ回路が解除信号によってラッチ状態が解除された場合には、ラッチ回路の解除後の出力にもとづいて駆動電流の大きさを第１の駆動電流とする。

【発明の効果】

【0007】

１側面によれば、短絡電流およびノイズの抑制が可能になる。

【図面の簡単な説明】

【0008】

【図1】半導体装置の一例を説明するための図である。

【図2】ラッチ解除条件を有していない半導体装置の構成の一例を示す図である。

【図3】駆動電流制御機能の動作を説明するためのタイムチャートである。

【図4】ＩＧＢＴの短絡波形の一例を示す図である。

【図5】ＩＧＢＴの短絡波形の一例を示す図である。

【図6】ＩＧＢＴの短絡波形の一例を示す図である。

【図7】ＩＧＢＴの短絡波形の一例を示す図である。

【図8】半導体装置の構成の一例を示す図である。

【図9】フィルタ回路の構成の一例を示す図である。

【図10】ラッチ回路の構成の一例を示す図である。

【図11】選択回路の構成の一例を示す図である。

【図12】半導体装置の動作の一例を示すタイムチャートである。

【図13】切替電流値を説明するための図である。

【図14】半導体装置の変形例を示す図である。

【図15】半導体装置の変形例を示す図である。

【図16】半導体装置の変形例を示す図である。

【図17】ＩＧＢＴのスイッチング波形の模式図である。（ａ）は通常のスイッチング動作の波形を示し、（ｂ）は短絡動作の波形を示す。

【図18】電力変換装置の構成の一例を示す図である。

【発明を実施するための形態】

【0009】

以下、本実施の形態について図面を参照して説明する。なお、本明細書および図面において実質的に同一の機能を有する要素については、同一の符号を付することにより重複説明を省略する場合がある。

【0010】

図１は半導体装置の一例を説明するための図である。半導体装置１は、スイッチング素子１ａ、駆動電流制御回路１ｂおよび検出回路１ｃを有する。スイッチング素子１ａは例えば、ＩＧＢＴである。また、駆動電流制御回路１ｂは、ラッチ回路１ｂ１を含む。

【0011】

スイッチング素子１ａは、入力信号Ｖｉｎにもとづいてスイッチングして負荷を作動する。ラッチ回路１ｂ１は、スイッチング素子１ａに流れる電流の大きさに応じてスイッチング素子１ａのゲート容量（ゲート－エミッタ間容量）を充電する駆動電流（ゲート電流）の大きさを変化させるための切替信号ａ１をラッチし、スイッチング素子１ａが所定状態の場合には解除信号ａ２にもとづいてラッチ状態を解除する。

【0012】

駆動電流制御回路１ｂは、装置運用状態においてラッチされた切替信号ａ１にもとづいて駆動電流の大きさを制御する。検出回路１ｃは、スイッチング素子１ａの所定状態を検出して解除信号ａ２を出力する。

【0013】

ここで、駆動電流制御回路１ｂは、スイッチング素子１ａのゲート容量を充電する場合、第１の駆動電流と、第１の駆動電流よりも大きな第２の駆動電流とを生成し、ラッチ回路１ｂ１が解除信号ａ２によってラッチ状態が解除された場合には、ラッチ回路１ｂ１の解除後の出力にもとづいて駆動電流の大きさを第１の駆動電流とする。

【0014】

このような半導体装置１の構成により、装置の再運転時には、制御可能な駆動電流のうちの小さい第１の駆動電流でスイッチング素子１ａを充電して、大きい第２の駆動電流で充電されることを防ぐことができるので短絡発生時の短絡電流の抑制が可能になる。また、通常動作時のノイズの抑制が可能になる。

【0015】

次にラッチ回路に対してラッチ解除条件を有していない半導体装置について、図２から図８を用いて説明する。図２はラッチ解除条件を有していない半導体装置の構成の一例を示す図である。半導体装置２は、半導体デバイス部１０および制御回路２０を備える。半導体デバイス部１０は、ＩＧＢＴ１１、ダイオード１２および温度検出用ダイオード１３を含む。

【0016】

ＩＧＢＴ１１は、制御回路２０に入力される入力信号Ｖｉｎにもとづいてターンオンし、コレクタからエミッタに向けてコレクタ電流Ｉｃを流して、図示しない負荷に一定の電力を供給する。ダイオード１２は、ＩＧＢＴ１１にコレクタ電流Ｉｃが流れる方向とは逆並列に接続されて、このときの負荷に流れる負荷電流を還流させる還流ダイオード（ＦＷＤ：Free Wheel Diode）として機能する。

【0017】

ＩＧＢＴ１１のエミッタは、基準電位（以下、ＧＮＤと呼ぶ）に接続される。また、ＩＧＢＴ１１のセンスエミッタからは、コレクタ電流Ｉｃに応じて一定の比率でセンス電流Ｉｓが出力される。温度検出用ダイオード１３は、複数のダイオードで構成されており、ＩＧＢＴ１１の温度を検出するための温度検出素子となる。

【0018】

制御回路２０は、ＩＧＢＴ１１の駆動制御および保護制御を行う回路である。また、制御回路２０は、ＩＧＢＴ１１のセンスエミッタから出力されるセンス電流Ｉｓの大きさに応じてＩＧＢＴ１１を駆動するための駆動電流（ゲート電流）Ｉｇの大きさを制御する機能を有している。

【0019】

制御回路２０は、駆動電流切替回路２１、ゲート充放電回路２２、アラーム出力回路２３、駆動能力切替電流検出回路２４、フィルタ回路２５、過電流検出回路２６、温度検出回路２７、電源電圧検出回路２８、ワンショット回路２９ａ、２９ｂ、２９ｃ、３入力１出力の論理和素子ＩＣ１、センス抵抗Ｒｓおよび定電流源ＩＲ１を備える。

【0020】

駆動電流切替回路２１は、ラッチ回路２１ａ、選択回路２１ｂ、抵抗Ｒ１、Ｒ２、Ｒ３およびスイッチｓｗ１、ｓｗ２を含む。また、ゲート充放電回路２２は、オペアンプｏｐ１、抵抗Ｒ４、Ｒ５、ＰＭＯＳトランジスタｍｐ１、ｍｐ２、ＮＭＯＳトランジスタｍｎ１、ｍｎ２、ｍｎ３、ｍｎ４およびバッファｂｆ１、ｂｆ２、ｂｆ３を含む。さらに、アラーム出力回路２３は、抵抗Ｒ６、ＮＭＯＳトランジスタｍｎ５および定電流源ＩＲ２を含む。

【0021】

各素子の接続関係において、ＩＧＢＴ１１の入力信号Ｖｉｎが入力される外部端子ＩＮは、ラッチ回路２１ａの一方の入力端およびバッファｂｆ１、ｂｆ２の各入力端に接続される。ラッチ回路２１ａの出力端は、選択回路２１ｂの入力端に接続される。選択回路２１ｂから出力される選択信号ＶＨは、スイッチｓｗ１のスイッチ制御端子に入力され、選択回路２１ｂから出力される選択信号ＶＬは、スイッチｓｗ２のスイッチ制御端子に入力される。

【0022】

抵抗Ｒ１の一端には、電源電圧Ｖｃｃから生成された電圧Ｖｒｅｆが印加する。抵抗Ｒ１の他端は、抵抗Ｒ２の一端およびスイッチｓｗ１の入力端に接続され、抵抗Ｒ２の他端は、抵抗Ｒ３の一端およびスイッチｓｗ２の入力端に接続される。スイッチｓｗ１の出力端は、スイッチｓｗ２の出力端およびオペアンプｏｐ１の非反転入力端子（＋）に接続される。

【0023】

ＰＭＯＳトランジスタｍｐ１のソースおよびＰＭＯＳトランジスタｍｐ２のソースには、電源電圧Ｖｃｃが印加される。ＰＭＯＳトランジスタｍｐ１のゲートは、ＰＭＯＳトランジスタｍｐ２のゲート、ＰＭＯＳトランジスタｍｐ１のドレインおよびＮＭＯＳトランジスタｍｎ１のドレインに接続される。

【0024】

オペアンプｏｐ１の出力端は、抵抗Ｒ４の一端に接続され、オペアンプｏｐ１の反転入力端子（－）は、ＮＭＯＳトランジスタｍｎ１のソースおよび抵抗Ｒ５の一端に接続される。抵抗Ｒ４の他端は、ＮＭＯＳトランジスタｍｎ１のゲートおよびＮＭＯＳトランジスタｍｎ２のドレインに接続される。ＮＭＯＳトランジスタｍｎ２のゲートは、バッファｂｆ１の出力端に接続される。

【0025】

抵抗Ｒ３の他端は、ＮＭＯＳトランジスタｍｎ２のソース、抵抗Ｒ５の他端、ＮＭＯＳトランジスタｍｎ３のソース、ＮＭＯＳトランジスタｍｎ４のソース、ＩＧＢＴ１１のエミッタおよびＧＮＤに接続される。

【0026】

ＰＭＯＳトランジスタｍｐ２のドレインは、ＮＭＯＳトランジスタｍｎ３のドレイン、ＮＭＯＳトランジスタｍｎ４のドレインおよびＩＧＢＴ１１のゲートに接続される。ＮＭＯＳトランジスタｍｎ３のゲートは、バッファｂｆ２の出力端に接続され、ＮＭＯＳトランジスタｍｎ４のゲートは、バッファｂｆ３の出力端に接続される。

【0027】

駆動能力切替電流検出回路２４に含まれるコンパレータｃｍｐ１の反転入力端子（－）は、閾値電圧Ｖｔｈを出力する基準電源に接続され、コンパレータｃｍｐ１の出力端は、フィルタ回路２５の入力端に接続される。コンパレータｃｍｐ１の非反転入力端子（＋）は、過電流検出回路２６の入力端、センス抵抗Ｒｓの一端およびＩＧＢＴ１１のセンスエミッタに接続される。センス抵抗Ｒｓの他端は、ＧＮＤに接続される。

【0028】

温度検出回路２７の入力端は、定電流源ＩＲ１の出力端および温度検出用ダイオード１３のアノード部に接続される。定電流源ＩＲ１の入力端には電源電圧Ｖｃｃが印加され、温度検出用ダイオード１３のカソード部はＧＮＤに接続される。

【0029】

過電流検出回路２６の出力端は、ワンショット回路２９ａの入力端に接続され、温度検出回路２７の出力端は、ワンショット回路２９ｂの入力端に接続され、電源電圧検出回路２８の出力端は、ワンショット回路２９ｃの入力端に接続される。

【0030】

ワンショット回路２９ａ、２９ｂ、２９ｃの各出力端は、論理和素子ＩＣ１の入力端に接続され、論理和素子ＩＣ１の出力端は、ＮＭＯＳトランジスタｍｎ５のゲートおよびバッファｂｆ３の入力端に接続される。

【0031】

定電流源ＩＲ２の入力端には電源電圧Ｖｃｃが印加され、定電流源ＩＲ２の出力端は、抵抗Ｒ６の一端に接続される。抵抗Ｒ６の他端は、アラーム出力端子ＯＵＴおよびＮＭＯＳトランジスタｍｎ５のドレインに接続され、ＮＭＯＳトランジスタｍｎ５のソースは、ＧＮＤに接続される。

【0032】

＜駆動電流とスイッチング速度－ノイズの関係＞
ＩＧＢＴ１１は、ゲート容量を充放電することでターンオン／ターンオフさせることのできるスイッチング素子である。制御回路２０から供給される駆動電流Ｉｇが小さいと、充電に時間がかかるため、ＩＧＢＴ１１のスイッチング速度（ターンオン速度）は遅くなる。この場合、コレクタ－エミッタ間電圧Ｖｃｅの急峻な変化を抑制できるため、ノイズ（放射ノイズ）は小さくできるがスイッチング損失は大きくなる。

【0033】

一方、制御回路２０から供給される駆動電流Ｉｇが大きいと、充電される速度が速いため、スイッチング速度は速くなる。この場合、コレクタ－エミッタ間電圧Ｖｃｅが急峻に変化するため、ノイズは大きくなるがスイッチング損失は小さくなる。

【0034】

＜駆動電流制御機能＞
上記のように、ノイズとスイッチング損失には、トレードオフの関係があるが、半導体装置２ではＩＧＢＴ１１のコレクタ電流値に応じてＩＧＢＴ１１の駆動電流Ｉｇを制御する機能によって、このトレードオフの関係を最適化している。

【0035】

ここで、ノイズの指標となるリカバリｄｖ／ｄｔは、ＩＧＢＴ１１に流れるコレクタ電流Ｉｃの大電流領域ではなく、小電流領域で最大値を取る傾向がある。そのため、半導体装置２の駆動電流制御機能では、小電流領域は駆動電流Ｉｇを小さくし、大電流領域では駆動電流Ｉｇを大きくしている。これにより、損失の増加を抑えながら、ノイズを小さくすることが可能となるため、ノイズとスイッチング損失のトレードオフの関係を最適化することができる。

【0036】

＜駆動電流制御機能の動作＞
図３は駆動電流制御機能の動作を説明するためのタイムチャートである。入力信号ＶｉｎがＨレベル（オフ）のときに、ＩＧＢＴ１１のゲート電圧ＶｇはＬレベル（オフ）になって、ＩＧＢＴ１１はターンオフする。また、入力信号ＶｉｎがＬレベル（オン）のときに、ＩＧＢＴ１１のゲート電圧ＶｇはＨレベル（オン）になって、ＩＧＢＴ１１はターンオンする。

【0037】

半導体装置２の駆動電流制御機能では、入力信号Ｖｉｎがオフになるタイミングでコレクタ電流値を読み取り、次の入力信号Ｖｉｎから駆動電流Ｉｇを大きくする。例えば、コレクタ電流Ｉｃが切替電流値（駆動電流の大小を切り替えるための閾値電流）を超えたときに入力信号Ｖｉｎがオフで、そのタイミングでラッチ回路２１ａから出力されるラッチ信号ＬｔがＨレベルになり、その後、入力信号ＶｉｎがＨレベルからＬレベルになるとＩＧＢＴ１１のゲートに大きな駆動電流Ｉｇが流れる。すなわち、ＩＧＢＴ１１が前回ターンオフのときにラッチして次の入力信号Ｖｉｎでターンオンされるときに駆動電流Ｉｇを大きくする。

【0038】

具体的には、駆動能力切替電流検出回路２４は、ＩＧＢＴ１１から出力されるセンス電流Ｉｓがセンス抵抗Ｒｓを流れることで生じる電位であるセンス電圧Ｖｓと、閾値電圧Ｖｔｈとを比較する。

【0039】

そして、センス電圧Ｖｓが閾値電圧Ｖｔｈ以上の場合（コレクタ電流Ｉｃが切替電流値以上の場合）、駆動能力切替電流検出回路２４は、ＩＧＢＴ１１の駆動能力を切替えるべきコレクタ電流ＩｃがＩＧＢＴ１１に流れていることを検出して、Ｈレベルの切替信号ｓ１をフィルタ回路２５に向けて出力する。

【0040】

フィルタ回路２５は、Ｈレベルの切替信号ｓ１をフィルタリングしてフィルタ信号ｓ２を出力する。ラッチ回路２１ａは、フィルタ信号ｓ２をラッチしてラッチ信号Ｌｔを出力する。選択回路２１ｂは、ラッチ信号Ｌｔにもとづいて、選択信号ＶＨと選択信号ＶＬを出力する。

【0041】

センス電圧Ｖｓが閾値電圧Ｖｔｈ以上の場合では、選択回路２１ｂは、選択信号ＶＨをＨレベルにしてスイッチｓｗ１をオンし、選択信号ＶＬをＬレベルにしてスイッチｓｗ２をオフする。これにより、オペアンプｏｐ１の非反転入力端子（＋）への印加電圧を高くして、ゲート充放電回路２２は、ターンオン時の駆動電流Ｉｇを大きくする。

【0042】

また、センス電圧Ｖｓが閾値電圧Ｖｔｈ未満の場合では、選択回路２１ｂは、選択信号ＶＨをＬレベルにしてスイッチｓｗ１をオフし、選択信号ＶＬをＨレベルにしてスイッチｓｗ２をオンする。これにより、オペアンプｏｐ１の非反転入力端子（＋）への印加電圧を低くして、ゲート充放電回路２２は、ターンオン時の駆動電流Ｉｇを小さくする。このような構成により、ＩＧＢＴ１１のコレクタ電流値に応じてゲートを充電する駆動電流Ｉｇの大きさを制御することができる。

【0043】

＜過電流・過熱・電圧の保護機能およびアラーム機能＞
半導体装置２では、上記の駆動電流制御機能の他に、過電流・過熱・電圧の保護機能を有している。それらの機能について以下説明する。

【0044】

過電流検出回路２６は、ＩＧＢＴ１１から出力されるセンス電流Ｉｓがセンス抵抗Ｒｓを流れることで生じる電位であるセンス電圧ＶｓにもとづいてＩＧＢＴ１１の電流状態を検出し、電流状態が過電流状態であることを検出した場合に、過電流検出信号を出力する。

【0045】

温度検出回路２７は、ＩＧＢＴ１１の過熱状態の検出を行う。この場合、定電流源ＩＲ１から出力される定電流が温度検出用ダイオード１３を流れることで生じる電位が温度検出電圧として温度検出回路２７に入力される。温度検出回路２７では、温度検出電圧にもとづいて、ＩＧＢＴ１１の温度状態を検出し、ＩＧＢＴ１１の温度状態が過熱状態であることを検出した場合に、過熱検出信号を出力する。

【0046】

電源電圧検出回路２８は、外部端子から印加される電源電圧Ｖｃｃが所定の電圧レベル以上あるか否かを検出し、所定電圧レベル未満になった場合に電圧レベル低下信号を出力する。

【0047】

ワンショット回路２９ａは、過電流検出信号を受信すると第１のＨレベルパルス幅のワンパルス信号を出力し、ワンショット回路２９ｂは、過熱検出信号を受信すると第２のＨレベルパルス幅のワンパルス信号を出力し、ワンショット回路２９ｃは、電圧レベル低下信号を受信すると第３のＨレベルパルス幅のワンパルス信号を出力する。なお、第１のＨレベルパルス幅よりも第２のＨレベルパルス幅は長く、第２のＨレベルパルス幅よりも第３のＨレベルパルス幅は長く設定される。なお、Ｈレベルパルス幅の大小関係については上記以外の設定でもよい（順序が反対であってもバラバラであってもよい）。

【0048】

論理和素子ＩＣ１は、少なくとも１つのワンパルス信号が入力されるとＨレベルのアラーム信号を出力する。論理和素子ＩＣ１から出力されたＨレベルのアラーム信号がバッファｂｆ３を介してＮＭＯＳトランジスタｍｎ４のゲートに入力すると、ＮＭＯＳトランジスタｍｎ４はオンする。これにより、ＩＧＢＴ１１のゲートからゲート電圧（駆動電圧）Ｖｇが引き抜かれてＩＧＢＴ１１はターンオフして駆動を停止する。

【0049】

また、論理和素子ＩＣ１から出力されたＨレベルのアラーム信号がＮＭＯＳトランジスタｍｎ５のゲートに入力することで、ＮＭＯＳトランジスタｍｎ５がオンしてアラーム出力端子ｏｕｔからＬレベルのアラーム通知信号ＡＬＭが出力される。

【0050】

＜短絡電流の増加＞
図４、図５はＩＧＢＴの短絡波形の一例を示す図である。横軸は時間（１μｓ／ｄｉｖ）であり、縦軸は電圧または電流である。図４、図５には、入力信号Ｖｉｎ（５Ｖ／ｄｉｖ）、センス電圧Ｖｓ（１Ｖ／ｄｉｖ）およびコレクタ電流Ｉｃ（２００Ａ／ｄｉｖ）が示されている。

【0051】

図４は、駆動電流Ｉｇが小さいときのＩＧＢＴ１１のアーム短絡波形を示しており、駆動電流Ｉｇが小さいときの短絡電流Ｉｓｃは１２４４Ａになっている。また、図５は、駆動電流が大きいときのＩＧＢＴ１１のアーム短絡波形を示しており、駆動電流Ｉｇが大きいときの短絡電流Ｉｓｃは１５６３Ａになっている。なお、アーム短絡波形は、コレクタ電流Ｉｃと同じ波形である。

【0052】

ここで、ラッチ解除条件を持たない場合、駆動電流Ｉｇが小さいときに短絡した後に、装置が出力を再開して、また短絡が起きると、大きい駆動電流Ｉｇでゲートを充電してしまうことがあるため、図５に示すように短絡電流値が大きくなることがある。

【0053】

図６、図７はＩＧＢＴの短絡波形の一例を示す図である。横軸は時間（１μｓ／ｄｉｖ）であり、縦軸は電圧または電流である。図６、図７には、ゲート電圧Ｖｇ（５Ｖ／ｄｉｖ）、センス電圧Ｖｓ（２Ｖ／ｄｉｖ）およびコレクタ電流Ｉｃ（２００Ａ／ｄｉｖ）が示されている。なお、図６、図７は、図４、図５に示した入力信号Ｖｉｎをゲート電圧Ｖｇに変更したものである。

【0054】

図６は、駆動電流Ｉｇが小さいときのＩＧＢＴ１１のアーム短絡波形を示しており、図７は、駆動電流Ｉｇが大きいときのＩＧＢＴ１１のアーム短絡波形を示している（アーム短絡波形は、コレクタ電流Ｉｃと同じ波形である）。

【0055】

ここで、駆動電流Ｉｇが大きいと、コレクタ電流Ｉｃのｄｉ／ｄｔが大きくなる。そのため、配線インダクタンスＬとの積で決まるＬ×ｄｉ／ｄｔが大きくなり、短絡電流が大きくなる（ゲート電圧Ｖｇと短絡電流Ｉｓｃは比例関係にある）。

【0056】

また、駆動電流Ｉｇが大きいと、ゲート電圧Ｖｇが急峻に立ち上がる。図６、図７の例では、駆動電流Ｉｇが大きい場合のゲート電圧Ｖｇは、駆動電流Ｉｇが小さい場合のゲート電圧Ｖｇと比べて、急峻に立ち上がっており、約４Ｖ増加している。このように、Ｌ×ｄｉ／ｄｔの大きさで決まる起電力がゲート電圧Ｖｇに重畳されるため短絡電流が増加することになる。

【0057】

＜半導体装置の構成＞
次にラッチ解除条件を有する本発明の半導体装置について以降説明する。図８は半導体装置の構成の一例を示す図である。半導体装置１－１は、半導体デバイス部１０および制御回路２０－１を備える。制御回路２０－１において、論理和素子ＩＣ１の出力端は、バッファｂｆ３の入力端、ＮＭＯＳトランジスタｍｎ５のゲートおよびラッチ回路２１ａのクリア端子に接続される。

【0058】

半導体装置１－１では、ラッチ解除条件として、論理和素子ＩＣ１から出力されるＨレベルのアラーム信号がクリア信号ＣＬ（解除信号）としてラッチ回路２１ａのクリア端子に入力されている。その他の構成は図２と同じである。

【0059】

＜フィルタ回路＞
図９はフィルタ回路の構成の一例を示す図である。フィルタ回路２５は、駆動能力切替電流検出回路２４から出力される切替信号ｓ１の波形整形を行う（例えば、切替信号ｓ１の立ち上がりを所定時間遅延させる波形整形を行う）。

【0060】

フィルタ回路２５は、電源電圧Ｖｃｃに接続されカレントミラー回路を形成するＰＭＯＳトランジスタｍｐ１１、ｍｐ１２と、ＰＭＯＳトランジスタｍｐ１１のドレインとＧＮＤとの間に介挿される定電流源ＩＲ３を備える。また、ＰＭＯＳトランジスタｍｐ１２のドレインとＧＮＤとの間に、ＰＭＯＳトランジスタｍｐ１３とＮＭＯＳトランジスタｍｎ１１が直列に介挿される。

【0061】

ＰＭＯＳトランジスタｍｐ１３とＮＭＯＳトランジスタｍｎ１１の接続点は、コンパレータｃｍｐ２の非反転入力端子（＋）とコンデンサＣ１の一端に接続される。コンパレータｃｍｐ２の反転入力端子（－）は、基準電圧Ｖｔｈ１を出力する基準電源の一端が接続される。コンデンサＣ１の他端と基準電源の他端は、ＧＮＤに接続される。ＮＯＴ素子ＩＣ２の入力端は、フィルタ回路２５の入力端となり、切替信号ｓ１が入力される。

【0062】

ＮＯＴ素子ＩＣ２の出力端は、ＰＭＯＳトランジスタｍｐ１３とＮＭＯＳトランジスタｍｎ１１のゲートに接続される。コンパレータｃｍｐ２の出力端は、フィルタ回路２５の出力端となり、ラッチ回路２１ａの入力端に接続されて、フィルタ信号ｓ２を出力する。

【0063】

このように構成されるフィルタ回路２５において、フィルタ回路２５に入力される切替信号ｓ１がＬレベルからＨレベルになると、ＮＯＴ素子ＩＣ２の出力がＬレベルになる。すると、ＮＭＯＳトランジスタｍｎ１１はオフ、ＰＭＯＳトランジスタｍｐ１３がオンになり、コンデンサＣ１は定電流源ＩＲ３で規定される定電流で充電される。そして、コンデンサＣ１の充電電圧が基準電圧Ｖｔｈ１を超えると、コンパレータｃｍｐ２の出力はＨレベルになる。

【0064】

また、フィルタ回路２５に入力される切替信号ｓ１がＬレベルになると、ＮＯＴ素子ＩＣ２の出力はＨレベルになる。すると、ＮＭＯＳトランジスタｍｎ１１はオン、ＰＭＯＳトランジスタｍｐ１３がオフになり、コンデンサＣ１に充電された電荷は放電される。この結果、コンパレータｃｍｐ２の非反転入力端子（＋）の電圧は基準電圧Ｖｔｈ１以下になり、コンパレータｃｍｐ２の出力はＬレベルになる。

【0065】

したがって、フィルタ回路２５は、切替信号ｓ１がＨレベルになったときのみ一定時間遅延させて出力する。なお、遅延時間は、定電流源ＩＲ３から出力される定電流の値と、カレントミラー回路のミラー比と、コンデンサＣ１の静電容量値によって定まるコンデンサＣ１の充電時間と、基準電圧Ｖｔｈ１によって調整することができる。

【0066】

＜ラッチ回路＞
図１０はラッチ回路の構成の一例を示す図である。ラッチ回路２１ａはＤ型フリップフロップ２１ａ１で構成することができる。Ｄ型フリップフロップ２１ａ１のＤ端子（データ入力端）は、フィルタ回路２５の出力端に接続されて、フィルタ信号ｓ２が入力する。クロック端子には、入力信号Ｖｉｎが入力される。また、Ｄ型フリップフロップ２１ａ１のＱ端子（出力端）は、選択回路２１ｂの入力端に接続される。Ｑ端子からは、ラッチ信号Ｌｔが出力される。さらに、Ｄ型フリップフロップ２１ａ１のクリア端子ＣＬＲには、クリア信号ＣＬが入力される。

【0067】

このような構成のラッチ回路２１ａは、入力信号Ｖｉｎの立ち上がりで、フィルタ回路２５から出力されるフィルタ信号ｓ２（ＬレベルまたはＨレベル）をラッチし、その状態をＱ端子に出力する。Ｑ端子の出力状態は、入力信号Ｖｉｎの次の立ち上がりタイミングまで維持される。また、Ｈレベルのクリア信号ＣＬが入力することで、ラッチ状態が解除され、このときＱ端子からはＬレベルの信号が出力される。

【0068】

＜選択回路＞
図１１は選択回路の構成の一例を示す図である。選択回路２１ｂは、ＮＯＴ素子ＩＣ３を有する。選択回路２１ｂは、ラッチ回路２１ａからの出力信号をもとに生成した選択信号ＶＨ、ＶＬをスイッチｓｗ１、ｓｗ２へ出力する。

【0069】

ＮＯＴ素子ＩＣ３の入力端は、ラッチ回路２１ａの出力端に接続されて、ラッチ信号Ｌｔが入力される。ＮＯＴ素子ＩＣ３の出力端は、選択回路２１ｂの出力端となり、この出力端から選択信号ＶＬが出力される。また、ＮＯＴ素子ＩＣ３の入力端も選択回路２１ｂの別の出力端となり、この出力端から選択信号ＶＨが出力される。

【0070】

ここで、ＩＧＢＴ１１のコレクタ電流Ｉｃが小さいときは、センス電流Ｉｓをもとに生成されたセンス電圧Ｖｓは閾値電圧Ｖｔｈ未満になり、切替信号ｓ１の出力はＬレベルになる。その結果、入力信号Ｖｉｎの立ち上がりでラッチされるラッチ回路２１ａの出力（ラッチ信号Ｌｔ）はＬレベルになる。したがって、ＮＯＴ素子ＩＣ３の入力はＬレベル、出力はＨレベルになるので、選択回路２１ｂの選択信号ＶＬはＨレベル、選択信号ＶＨはＬレベルになる。

【0071】

また、ＩＧＢＴ１１のコレクタ電流Ｉｃが大きいときは、センス電流Ｉｓをもとに生成されたセンス電圧Ｖｓは閾値電圧Ｖｔｈ以上になり、切替信号ｓ１の出力はＨレベルになる。その結果、入力信号Ｖｉｎの立ち上がりでラッチされるラッチ回路２１ａの出力はＨレベルになる。したがって、ＮＯＴ素子ＩＣ３の入力はＨレベル、出力はＬレベルになるので、選択回路２１ｂの選択信号ＶＬはＬレベル、選択信号ＶＨはＨレベルになる。

【0072】

さらに、ラッチ回路２１ａのラッチ状態がクリア信号ＣＬによって解除された場合、ラッチ回路２１ａの出力はＬレベルになる。したがって、ＮＯＴ素子ＩＣ３の入力はＬレベル、出力はＨレベルになるので、選択回路２１ｂの選択信号ＶＬはＨレベル、選択信号ＶＨはＬレベルになる。

【0073】

＜駆動電流の制御動作＞
半導体装置１－１において、駆動電流切替回路２１内の抵抗Ｒ１、Ｒ２、Ｒ３は、抵抗分圧回路を形成しており、一端（抵抗Ｒ１側）が電圧Ｖｒｅｆに接続され、他端（抵抗Ｒ３側）はＧＮＤに接続されている。

【0074】

スイッチｓｗ１、ｓｗ２は、例えば、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとを並列に接続したＣＭＯＳスイッチ（トランスファーゲート）で構成することができ、ゲート信号がＨレベルのときに導通状態になる。

【0075】

選択回路２１ｂからの出力に応じてスイッチｓｗ１、ｓｗ２は選択的に導通する。具体的には、スイッチｓｗ１のゲート（スイッチ制御端子）には選択信号ＶＨが入力され、コンパレータｃｍｐ１の出力信号がＨレベルのときに導通する。スイッチｓｗ２のゲートには選択信号ＶＬが入力され、コンパレータｃｍｐ１の出力信号がＬレベルのときに導通する。

【0076】

そして、抵抗Ｒ１、Ｒ２、Ｒ３によって構成される抵抗分圧回路により、スイッチｓｗ１が導通した場合、オペアンプｏｐ１の非反転入力端子（＋）には相対的に高い電圧が印加され、スイッチｓｗ２が導通した場合、オペアンプｏｐ１の非反転入力端子（＋）には相対的に低い電圧が印加される。

【0077】

これらは、それぞれ、ＩＧＢＴ１１のコレクタ電流Ｉｃが大きい場合と小さい場合に対応する。さらにオペアンプｏｐ１の非反転入力端子（＋）に相対的に低い電圧が印加される場合は、ラッチ回路２１ａのラッチ解除状態に対応する。なお、抵抗Ｒ１、Ｒ２、Ｒ３のそれぞれの抵抗値は、所望の抵抗分圧効果が得られるように適宜設定される。ゲート充放電回路２２は、オペアンプｏｐ１の出力電圧を抵抗Ｒ５に印加して得られる電流をＩＧＢＴ１１のゲートに供給する。

【0078】

＜半導体装置の動作タイムチャート＞
図１２は半導体装置の動作の一例を示すタイムチャートである。入力信号ＶｉｎがＬレベル（オン）のときにＩＧＢＴ１１はターンオンする。ＩＧＢＴ１１がターンオンすると、ＩＧＢＴ１１にコレクタ電流Ｉｃが流れてコレクタ電流Ｉｃが増加していき、遮断遅れ時間ｔ０の経過後に減少していく。なお、実線波形は半導体装置２のコレクタ電流Ｉｃを示し、点線波形は半導体装置１－１のコレクタ電流Ｉｃを示している。

【0079】

コレクタ電流Ｉｃが過電流保護電流値を超えた場合、アラーム出力期間において、Ｌレベルのアラーム信号が出力される。また、フィルタ回路２５は、駆動能力切替電流検出回路２４から出力される切替信号ｓ１をフィルタリングしたフィルタ信号ｓ２を出力する。

【0080】

以下、ラッチ信号Ｌｔのレベルおよびスイッチｓｗ１、ｓｗ２のオン／オフについて、ラッチ解除条件を有していない半導体装置２と、ラッチ解除条件を有している半導体装置１－１とに分けて説明する。

【0081】

半導体装置２において、ラッチ回路２１ａは、半導体装置２がアラーム状態のときにラッチ状態が解除されない構成になっている。このため、ラッチ回路２１ａは、Ｈレベルのフィルタ信号ｓ２のラッチを継続して、Ｈレベルのラッチ信号Ｌｔを出力し続ける（図の例では、ＩＧＢＴ１１の次のターンオンの終了時点までＨレベルのラッチ信号Ｌｔを出力している）。すると、選択回路２１ｂには、Ｈレベルのラッチ信号Ｌｔが入力するため、選択信号ＶＨはＨレベルとなり、選択信号ＶＬはＬレベルとなる。

【0082】

この場合、スイッチｓｗ１はＨレベルの選択信号ＶＨによりオンし、スイッチｓｗ２はＬレベルの選択信号ＶＬによりオフするので、ＩＧＢＴ１１のゲートには大きな駆動電流Ｉｇが入力されることになる。

【0083】

したがって、アラーム発生時に半導体装置２が停止し、その後に再運転した場合に再び短絡が発生したような場合、大きい駆動電流ＩｇでＩＧＢＴ１１のゲートを充電することになるので、コレクタ電流Ｉｃは増加することになる（実線波形のコレクタ電流Ｉｃ）。

【0084】

一方、半導体装置１－１において、ラッチ回路２１ａは、半導体装置１－１がアラーム状態になると、ラッチ回路２１ａにクリア信号ＣＬ（アラーム信号と同じ）が入力されて、ラッチ状態が解除される構成になっている。

【0085】

このため、ラッチ回路２１ａは、クリア信号ＣＬによってラッチが解除されるので、Ｌレベルのラッチ信号Ｌｔ（ラッチ解除出力信号）を出力することになる。すると、選択回路２１ｂには、Ｌレベルのラッチ信号Ｌｔが入力するため、選択信号ＶＨはＬレベルとなり、選択信号ＶＬはＨレベルとなる。

【0086】

この場合、スイッチｓｗ１はＬレベルの選択信号ＶＨによりオフし、スイッチｓｗ２はＨレベルの選択信号ＶＬによりオンするので、ＩＧＢＴ１１のゲートには小さな駆動電流Ｉｇが入力されることになる。

【0087】

したがって、アラーム発生時に半導体装置１－１が停止し、その後に再運転した場合に再び短絡が発生したような場合、小さい駆動電流ＩｇでＩＧＢＴ１１のゲートを充電することになるので、コレクタ電流Ｉｃの増加は抑制されることになる（点線波形のコレクタ電流Ｉｃ）。

【0088】

このように、半導体装置１－１では、アラーム発生時にラッチ回路２１ａのラッチ状態を解除して、装置が運転再開後の最初の入力信号Ｖｉｎのターンオン指示があったときに、小さい駆動電流ＩｇでＩＧＢＴ１１のゲートを充電するので、再び短絡動作が起きた場合の短絡電流の抑制や、通常動作時のノイズの抑制を行うことができる。

【0089】

＜切替電流値＞
図１３は切替電流値を説明するための図である。横軸は還流ダイオードの順方向電流（Ａ）または回生電流（Ａ）、縦軸はリカバリｄｖ／ｄｔ（ｋＶ／μｓ）である。リカバリｄｖ／ｄｔは、ＩＧＢＴ１１がターンオンしたときに対向アームのダイオードがリカバリ動作を行うときの電圧変化率である。また、図１３において、点線波形は、駆動電流制御機能がない場合のリカバリｄｖ／ｄｔを示し、実線波形はコレクタ電流Ｉｃの大きさにもとづいて駆動電流制御機能を有している場合のリカバリｄｖ／ｄｔを示している。

【0090】

ここで、リカバリｄｖ／ｄｔは、コレクタ電流Ｉｃの大電流領域ｒ２（第２の電流領域）ではなく、小電流領域ｒ１（第１の電流領域）で最大値を取る傾向がある。このため、半導体装置１－１では、コレクタ電流Ｉｃが切替電流値Ｉ０未満の小電流領域ｒ１では、駆動電流Ｉｇを小さくし、コレクタ電流Ｉｃが切替電流値Ｉ０以上の大電流領域ｒ２では、駆動電流Ｉｇを大きくする。これにより、損失の増加を抑えながら、ノイズを小さくすることができるので、ノイズとスイッチング損失のトレードオフの関係を最適化することができる。

【0091】

＜半導体装置の変形例＞
図１４は半導体装置の変形例を示す図である。半導体装置１－２は、アラーム機能を有していない装置であり、半導体デバイス部１０－２および制御回路２０－２を備える。半導体デバイス部１０－２は、ＩＧＢＴ１１およびダイオード１２を含む。制御回路２０－２は、駆動電流切替回路２１、ゲート充放電回路２２、駆動能力切替電流検出回路２４、フィルタ回路２５、過電流検出回路２６、ワンショット回路２９ａおよびセンス抵抗Ｒｓを備える。

【0092】

ここで、過電流検出回路２６の出力端は、ワンショット回路２９ａの入力端に接続され、ワンショット回路２９ａの出力端は、バッファｂｆ３の入力端およびラッチ回路２１ａのクリア端子に接続される。

【0093】

したがって、半導体装置１－２では、ラッチ解除条件として、ワンショット回路２９ａを介して過電流検出回路２６から出力される過電流検出信号がクリア信号ＣＬとしてラッチ回路２１ａのクリア端子に入力されている。

【0094】

このように、半導体装置１－２では、アラーム信号ではなく、過電流検出回路２６によって、ラッチ回路２１ａから出力されるラッチ信号ＬｔをＬレベルにしている。すなわち、過電流検出回路２６が過電流を検出し、Ｈレベルの過電流検出信号を出力した場合、ラッチ回路２１ａの出力はＬレベルになる。したがって、アラーム信号出力機能を有さない半導体装置１－２においてもラッチの解除が可能となる。

【0095】

図１５は半導体装置の変形例を示す図である。半導体装置１－３は、アラーム機能を有していない装置であり、半導体デバイス部１０－２および制御回路２０－３を備える。制御回路２０－３は、駆動電流切替回路２１、ゲート充放電回路２２、駆動能力切替電流検出回路２４、フィルタ回路２５、過電流検出回路２６、電流検出回路３１、ワンショット回路２９ａ、２９ｄおよびセンス抵抗Ｒｓを備える。

【0096】

ここで、電流検出回路３１の入力端は、ＩＧＢＴ１１のセンスエミッタ、センス抵抗Ｒｓの一端、駆動能力切替電流検出回路２４の入力端および過電流検出回路２６の入力端に接続される。電流検出回路３１の出力端は、ワンショット回路２９ｄの入力端に接続され、ワンショット回路２９ｄの出力端は、ラッチ回路２１ａのクリア端子に接続される。

【0097】

電流検出回路３１は、所定のコレクタ電流Ｉｃが流れたことを検出した場合に、Ｈレベルの電流検出信号を出力する回路である。なお、電流検出回路３１の電流検出用閾値電圧は、過電流検出回路２６の過電流検出用閾値電圧よりも高く設定され、遮断遅れ時間（不感時間）は短く設定される。

【0098】

半導体装置１－３では、ラッチ解除条件として、ワンショット回路２９ｄを介して電流検出回路３１から出力される電流検出信号がクリア信号ＣＬとしてラッチ回路２１ａのクリア端子に入力されている。

【0099】

このように、半導体装置１－３では、過電流検出回路２６とは別に、電流検出回路３１によって、ラッチ回路２１ａから出力されるラッチ信号ＬｔをＬレベルにしている。すなわち、電流検出回路３１が、コレクタ電流Ｉｃが所定値に達したことを検出し、Ｈレベルの電流検出信号を出力した場合、ラッチ回路２１ａの出力はＬレベルになる。したがって、アラーム信号出力機能を有さない半導体装置１－３においてもラッチの解除が可能となる。

【0100】

図１６は半導体装置の変形例を示す図である。半導体装置１－４は、アラーム機能を有していない装置であり、半導体デバイス部１０－２および制御回路２０－４を備える。制御回路２０－４は、駆動電流切替回路２１、ゲート充放電回路２２、駆動能力切替電流検出回路２４、フィルタ回路２５、過電流検出回路２６、電流検出回路３１、ゲート電圧検出回路３２、ワンショット回路２９ａ、２９ｅ、２入力１出力の論理積素子ＩＣ４およびセンス抵抗Ｒｓを備える。

【0101】

ここで、電流検出回路３１の入力端は、ＩＧＢＴ１１のセンスエミッタ、センス抵抗Ｒｓの一端、駆動能力切替電流検出回路２４の入力端および過電流検出回路２６の入力端に接続される。ゲート電圧検出回路３２の入力端は、ＩＧＢＴ１１のゲート、ＰＭＯＳトランジスタｍｐ２のドレイン、ＮＭＯＳトランジスタｍｎ３のドレインおよびＮＭＯＳトランジスタｍｎ４のドレインに接続される。

【0102】

電流検出回路３１の出力端は、論理積素子ＩＣ４の一方の入力端に接続され、ゲート電圧検出回路３２の出力端は、論理積素子ＩＣ４の他方の入力端に接続される。論理積素子ＩＣ４の出力端は、ワンショット回路２９ｅの入力端に接続され、ワンショット回路２９ｅの出力端は、ラッチ回路２１ａのクリア端子に接続される。

【0103】

電流検出回路３１は、ＩＧＢＴ１１に所定のコレクタ電流Ｉｃが流れたことを検出した場合にＨレベルの電流検出信号を出力する。ゲート電圧検出回路３２は、ＩＧＢＴ１１のゲート電圧Ｖｇが所定電圧以上になったことを検出した場合にＨレベルのゲート電圧検出信号を出力する。論理積素子ＩＣ４は、Ｈレベルの電流検出信号とＨレベルのゲート電圧検出信号との論理積をとったＨレベル信号を出力する。

【0104】

半導体装置１－４では、ラッチ解除条件として、ＩＧＢＴ１１に流れるコレクタ電流Ｉｃが所定電流値以上であり、かつＩＧＢＴ１１のゲート電圧Ｖｇが所定電圧以上のときに、ワンショット回路２９ｅを介して論理積素子ＩＣ４から出力されるＨレベル検出信号がクリア信号ＣＬとしてラッチ回路２１ａのクリア端子に入力されている。

【0105】

このように、半導体装置１－４では、電流検出回路３１とゲート電圧検出回路３２によって、ラッチ回路２１ａから出力されるラッチ信号ＬｔをＬレベルにしている。すなわち、電流検出回路３１が、コレクタ電流Ｉｃが所定値に達したことを検出し、かつゲート電圧検出回路３２が、ゲート電圧Ｖｇが所定値に達したことを検出した場合、ラッチ回路２１ａの出力はＬレベルになる。したがって、アラーム信号出力機能を有さない半導体装置１－４においてもラッチの解除が可能となる。

【0106】

図１７はＩＧＢＴのスイッチング波形の模式図である。（ａ）は通常のスイッチング動作の波形を示し、（ｂ）は短絡動作の波形を示す。横軸は時間であり、縦軸は電圧および電流である。図１７に示すように、通常のスイッチング動作と比較して、短絡動作では、ミラー期間を経ずにゲート電圧が上昇していくため、ゲート電圧に対するコレクタ電流の上昇率が大きい。

【0107】

したがって、図１６に示すような半導体装置１－４において、電流検出回路３１およびゲート電圧検出回路３２を設けて、コレクタ電流Ｉｃが所定電流以上であり、かつゲート電圧Ｖｇが所定電圧以上になったことを検出した場合は、ＩＧＢＴ１１が短絡している可能性が高い。したがって、半導体装置１－４ではＩＧＢＴ１１が短絡動作をしているか否かを判定することができ、短絡動作をしていると判定された場合に、ラッチ回路２１ａのラッチ状態が解除されることになる。

【0108】

＜半導体装置の適用例＞
次に本発明の半導体装置を適用した電力変換装置について説明する。図１８は電力変換装置の構成の一例を示す図である。電力変換装置４は、上アーム側にＵ相、Ｖ相、Ｗ相のそれぞれに配置されたスイッチ素子ｓｗ４１、ｓｗ４２、ｓｗ４３と、下アーム側にＸ相、Ｙ相、Ｚ相のそれぞれに配置されたスイッチ素子ｓｗ４４、ｓｗ４５、ｓｗ４６とを備える。

【0109】

さらに、電力変換装置４は、交流電源Ｖ_ＡＣ、整流装置４７、平滑コンデンサＣ０、制御装置４０および負荷Ｍを備える。整流装置４７は、交流電源Ｖ_ＡＣから出力された交流電圧を直流電圧Ｖ_ＤＣに変換する。

【0110】

一方、スイッチ素子ｓｗ４１とスイッチ素子ｓｗ４４との接続点であるノードｎ１に繋がる配線４ａと、スイッチ素子ｓｗ４２とスイッチ素子ｓｗ４５との接続点であるノードｎ２に繋がる配線４ｂと、スイッチ素子ｓｗ４３とスイッチ素子ｓｗ４６との接続点であるノードｎ３に繋がる配線４ｃとから電力が負荷Ｍへ供給される。

【0111】

Ｕ相のスイッチ素子ｓｗ４１は、ＩＧＢＴ４ｕとダイオードＤｕを含み、Ｖ相のスイッチ素子ｓｗ４２は、ＩＧＢＴ４ｖとダイオードＤｖを含み、Ｗ相のスイッチ素子ｓｗ４３は、ＩＧＢＴ４ｗとダイオードＤｗを含む。

【0112】

Ｘ相のスイッチ素子ｓｗ４４は、ＩＧＢＴ４ｘとダイオードＤｘを含み、Ｙ相のスイッチ素子ｓｗ４５は、ＩＧＢＴ４ｙとダイオードＤｙを含み、Ｚ相のスイッチ素子ｓｗ４６は、ＩＧＢＴ４ｚとダイオードＤｚを含む。

【0113】

また、スイッチ素子ｓｗ４１、ｓｗ４２、ｓｗ４３それぞれに対して、駆動制御等を行う制御回路４１、４２、４３が配置され、スイッチ素子ｓｗ４４、ｓｗ４５、ｓｗ４６のそれぞれに対して、駆動制御等を行う制御回路４４、４５、４６が配置される。さらに、制御回路４１～４６を一括制御する制御装置４０が配置される。なお、制御回路４１～４６は、例えば、図８および図１４～図１６で上述した制御回路２０－１、２０－２、２０－３、２０－４のいずれかの機能を有する。

【0114】

各構成素子の接続関係において、整流装置４７の正極側端子は、平滑コンデンサＣ０の一端、ＩＧＢＴ４ｕのコレクタ、ダイオードＤｕのカソード、ＩＧＢＴ４ｖのコレクタ、ダイオードＤｖのカソード、ＩＧＢＴ４ｗのコレクタおよびダイオードＤｗのカソードに接続される。

【0115】

整流装置４７の負極側端子は、平滑コンデンサＣ０の他端、ＩＧＢＴ４ｘのエミッタ、ダイオードＤｘのアノード、ＩＧＢＴ４ｙのエミッタ、ダイオードＤｙのアノード、ＩＧＢＴ４ｚのエミッタおよびダイオードＤｚのアノードに接続される。

【0116】

ＩＧＢＴ４ｕのゲートは、制御回路４１に接続され、ダイオードＤｕのアノードは、ＩＧＢＴ４ｕのエミッタ、制御回路４１およびノードｎ１に接続される。ノードｎ１は、負荷Ｍ、ＩＧＢＴ４ｘのコレクタおよびダイオードＤｘのカソードに接続される。

【0117】

ＩＧＢＴ４ｖのゲートは、制御回路４２に接続され、ダイオードＤｖのアノードは、ＩＧＢＴ４ｖのエミッタ、制御回路４２およびノードｎ２に接続される。ノードｎ２は、負荷Ｍ、ＩＧＢＴ４ｙのコレクタおよびダイオードＤｙのカソードに接続される。

【0118】

ＩＧＢＴ４ｗのゲートは、制御回路４３に接続され、ダイオードＤｗのアノードは、ＩＧＢＴ４ｗのエミッタ、制御回路４３およびノードｎ３に接続される。ノードｎ３は、負荷Ｍ、ＩＧＢＴ４ｚのコレクタおよびダイオードＤｚのカソードに接続される。

【0119】

なお、制御装置４０は、ゲート入力信号Ｖｉｎ－ｕを制御回路４１に入力し、ゲート入力信号Ｖｉｎ－ｖを制御回路４２に入力し、ゲート入力信号Ｖｉｎ－ｗを制御回路４３に入力する。同様に、制御装置４０は、ゲート入力信号Ｖｉｎ－ｘを制御回路４４に入力し、ゲート入力信号Ｖｉｎ－ｙを制御回路４５に入力し、ゲート入力信号Ｖｉｎ－ｚを制御回路４６に入力する。

【0120】

以上説明したように、本発明によれば、装置の再運転時において、短絡電流およびノイズの抑制を図ることができる。例えば、半導体装置が短絡して停止したとする。半導体装置では、短絡時にはラッチ回路２１ａのラッチ状態が解除されるため、ラッチ回路２１ａの出力はＬレベルとなる。

【0121】

その後、アラーム要因が解除されて、装置が運転を再開したとする。このときに、半導体装置に再び短絡が発生した場合であっても、ラッチ回路２１ａの出力がＬレベルであるのでスイッチｓｗ２がオンして、小さい駆動電流がＩＧＢＴ１１のゲートに流れることになる。このため、装置運転の再開時には、短絡電流の増加を抑制することが可能になる。さらに、通常動作時であっても、初期動作時には、小さい駆動電流でＩＧＢＴ１１を充電して駆動させるのでノイズを抑制することが可能になる。

【0122】

以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。例えば、スイッチング素子としてＳｉＣ（シリコンカーバイド）などのワイドバンドギャップ半導体を用いてもよい。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。

【符号の説明】

【0123】

１ 半導体装置
１ａ スイッチング素子
１ｂ 駆動電流制御回路
１ｂ１ ラッチ回路
１ｃ 検出回路
ａ１ 切替信号
ａ２ 解除信号
Ｖｉｎ 入力信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】