知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024013203
(43)【公開日】2024-01-31
(54)【発明の名称】窒化物半導体装置
(51)【国際特許分類】
H01L 21/337 20060101AFI20240124BHJP
H01L 21/338 20060101ALI20240124BHJP
【ＦＩ】
H01L29/80 C
H01L29/80 H
H01L29/80 F
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023096392
(22)【出願日】2023-06-12
(31)【優先権主張番号】P 2022114622
(32)【優先日】2022-07-19
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105957
【弁理士】
【氏名又は名称】恩田 誠
(74)【代理人】
【識別番号】100068755
【弁理士】
【氏名又は名称】恩田 博宣
(72)【発明者】
【氏名】長瀬 和也
【テーマコード（参考）】
5F102
【Ｆターム（参考）】
5F102GB01
5F102GC01
5F102GD04
5F102GJ02
5F102GJ03
5F102GJ04
5F102GJ10
5F102GK04
5F102GK08
5F102GL04
5F102GL07
5F102GM04
5F102GM08
5F102GQ01
5F102GS08
5F102GT03
5F102GT06
5F102HC01
5F102HC11
(57)【要約】
【課題】窒化物半導体装置のオン抵抗の上昇を抑制しつつ、ゲート信頼性を向上させる。
【解決手段】窒化物半導体装置１０は、電子走行層１６と、電子供給層１８と、ゲート層２０と、ゲート層２０上に形成されたゲート電極２２と、第１方向に互いに離隔された第１開口２４Ａおよび第２開口２４Ｂを有するパッシベーション層２４と、ソース電極２６と、ドレイン電極２８とを備えている。ゲート層２０は、リッジ部３２と、ソース側延在部３４と、ドレイン側延在部３６とを含む。ソース側延在部３４は、第１ステップ部３８と、第１ステップ部３８をリッジ部３２に接続する第１中間部４０とを含む。ドレイン側延在部３６は、第２ステップ部４２と、第２ステップ部４２をリッジ部３２に接続する第２中間部４４とを含む。第１中間部４０は、第２方向と直交する平面において、第２中間部４４よりも大きな断面積を有している。
【選択図】図３
【解決手段】窒化物半導体装置１０は、電子走行層１６と、電子供給層１８と、ゲート層２０と、ゲート層２０上に形成されたゲート電極２２と、第１方向に互いに離隔された第１開口２４Ａおよび第２開口２４Ｂを有するパッシベーション層２４と、ソース電極２６と、ドレイン電極２８とを備えている。ゲート層２０は、リッジ部３２と、ソース側延在部３４と、ドレイン側延在部３６とを含む。ソース側延在部３４は、第１ステップ部３８と、第１ステップ部３８をリッジ部３２に接続する第１中間部４０とを含む。ドレイン側延在部３６は、第２ステップ部４２と、第２ステップ部４２をリッジ部３２に接続する第２中間部４４とを含む。第１中間部４０は、第２方向と直交する平面において、第２中間部４４よりも大きな断面積を有している。
【選択図】図３
【特許請求の範囲】
【請求項1】
窒化物半導体によって構成された電子走行層と、
前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、
前記電子供給層の一部上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層と、
前記ゲート層上に形成されたゲート電極と、
前記電子供給層、前記ゲート層、および前記ゲート電極を覆うとともに、第１方向に互いに離隔された第１開口および第２開口を有するパッシベーション層と、
前記第１開口を介して前記電子供給層に接しているソース電極と、
前記第２開口を介して前記電子供給層に接しているドレイン電極と
を備え、前記ゲート層は、前記第１開口と前記第２開口との間に位置するとともに、平面視で前記第１方向と直交する第２方向に延在しており、前記ゲート電極が形成される上面と、前記電子供給層に接する底面とを含み、
前記ゲート層は、
前記電子供給層に接するとともに、前記ゲート層の前記上面を含むリッジ部と、
前記電子供給層に接するとともに、前記リッジ部から前記第１開口に向かって延びる、前記リッジ部よりも薄いソース側延在部と、
前記電子供給層に接するとともに、前記リッジ部から前記第２開口に向かって延びる、前記リッジ部よりも薄いドレイン側延在部と
を含み、
前記ソース側延在部は、前記ゲート層の前記底面と平行な上面を含む第１ステップ部と、前記第１ステップ部を前記リッジ部に接続する第１中間部とを含み、
前記ドレイン側延在部は、前記ゲート層の前記底面と平行な上面を含む第２ステップ部と、前記第２ステップ部を前記リッジ部に接続する第２中間部とを含み、
前記第１中間部は、前記第２方向と直交する平面において、前記第２中間部よりも大きな断面積を有している、窒化物半導体装置。
前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、
前記電子供給層の一部上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層と、
前記ゲート層上に形成されたゲート電極と、
前記電子供給層、前記ゲート層、および前記ゲート電極を覆うとともに、第１方向に互いに離隔された第１開口および第２開口を有するパッシベーション層と、
前記第１開口を介して前記電子供給層に接しているソース電極と、
前記第２開口を介して前記電子供給層に接しているドレイン電極と
を備え、前記ゲート層は、前記第１開口と前記第２開口との間に位置するとともに、平面視で前記第１方向と直交する第２方向に延在しており、前記ゲート電極が形成される上面と、前記電子供給層に接する底面とを含み、
前記ゲート層は、
前記電子供給層に接するとともに、前記ゲート層の前記上面を含むリッジ部と、
前記電子供給層に接するとともに、前記リッジ部から前記第１開口に向かって延びる、前記リッジ部よりも薄いソース側延在部と、
前記電子供給層に接するとともに、前記リッジ部から前記第２開口に向かって延びる、前記リッジ部よりも薄いドレイン側延在部と
を含み、
前記ソース側延在部は、前記ゲート層の前記底面と平行な上面を含む第１ステップ部と、前記第１ステップ部を前記リッジ部に接続する第１中間部とを含み、
前記ドレイン側延在部は、前記ゲート層の前記底面と平行な上面を含む第２ステップ部と、前記第２ステップ部を前記リッジ部に接続する第２中間部とを含み、
前記第１中間部は、前記第２方向と直交する平面において、前記第２中間部よりも大きな断面積を有している、窒化物半導体装置。
【請求項2】
前記リッジ部は、第１側面、および前記第１側面と反対の第２側面を含み、
前記第１中間部は、前記リッジ部の前記第１側面と、前記第１ステップ部の前記上面とを接続する第１中間面を含み、
前記第２中間部は、前記リッジ部の前記第２側面と、前記第２ステップ部の前記上面とを接続する第２中間面を含む、請求項１に記載の窒化物半導体装置。
前記第１中間部は、前記リッジ部の前記第１側面と、前記第１ステップ部の前記上面とを接続する第１中間面を含み、
前記第２中間部は、前記リッジ部の前記第２側面と、前記第２ステップ部の前記上面とを接続する第２中間面を含む、請求項１に記載の窒化物半導体装置。
【請求項3】
前記第１側面および前記第２側面は平坦である、請求項２に記載の窒化物半導体装置。
【請求項4】
前記第１中間面および前記第２中間面の各々は、１つまたは複数の段を含み、前記第１中間面の段の数は、前記第２中間面の段の数以上である、請求項２に記載の窒化物半導体装置。
【請求項5】
前記第１中間面は、前記第１中間部の上面および側面を含み、
前記第１中間部の上面は、前記第１ステップ部の前記上面と平行であり、
前記第１中間部の側面は、前記第１中間部の上面と前記第１ステップ部の上面とを接続し、
前記第２中間面は、前記第２中間部の上面および側面を含み、
前記第２中間部の上面は、前記第２ステップ部の前記上面と平行であり、
前記第２中間部の側面は、前記第２中間部の上面と前記第２ステップ部の上面とを接続している、請求項２に記載の窒化物半導体装置。
前記第１中間部の上面は、前記第１ステップ部の前記上面と平行であり、
前記第１中間部の側面は、前記第１中間部の上面と前記第１ステップ部の上面とを接続し、
前記第２中間面は、前記第２中間部の上面および側面を含み、
前記第２中間部の上面は、前記第２ステップ部の前記上面と平行であり、
前記第２中間部の側面は、前記第２中間部の上面と前記第２ステップ部の上面とを接続している、請求項２に記載の窒化物半導体装置。
【請求項6】
前記第１中間面は、前記第１ステップ部の前記上面に対して傾斜しており、前記第２中間面は、前記第２ステップ部の前記上面に対して傾斜している、請求項２に記載の窒化物半導体装置。
【請求項7】
前記第１中間面は、１つまたは複数の段を含み、前記第２中間面は、前記第２ステップ部の前記上面に対して傾斜している、請求項２に記載の窒化物半導体装置。
【請求項8】
前記第１中間面および前記第２中間面のうちの少なくとも一方は、少なくとも部分的に湾曲している、請求項２に記載の窒化物半導体装置。
【請求項9】
前記第１中間部の前記第１方向の寸法は、前記第２中間部の前記第１方向の寸法よりも大きい、請求項１～８のうちのいずれか一項に記載の窒化物半導体装置。
【請求項10】
前記リッジ部と隣接する位置における前記第１中間部の厚さは、前記リッジ部と隣接する位置における前記第２中間部の厚さよりも大きい、請求項１～８のうちのいずれか一項に記載の窒化物半導体装置。
【請求項11】
前記第１中間部の厚さは、前記第１ステップ部の厚さ以上前記リッジ部の厚さ未満であり、前記第２中間部の厚さは、前記第２ステップ部の厚さ以上前記リッジ部の厚さ未満である、請求項１～８のうちのいずれか一項に記載の窒化物半導体装置。
【請求項12】
前記リッジ部の厚さは、５０ｎｍ以上２００ｎｍ以下であり、
前記第１ステップ部および前記第２ステップ部の厚さは、５ｎｍ以上２５ｎｍ以下である、請求項１～８のうちのいずれか一項に記載の窒化物半導体装置。
前記第１ステップ部および前記第２ステップ部の厚さは、５ｎｍ以上２５ｎｍ以下である、請求項１～８のうちのいずれか一項に記載の窒化物半導体装置。
【請求項13】
前記第１中間部および前記第２中間部の厚さは、１０ｎｍ～８０ｎｍの範囲内である、請求項１～８のうちのいずれか一項に記載の窒化物半導体装置。
【請求項14】
前記第１ステップ部は、前記第２ステップ部と同じ厚さを有している、請求項１～８のうちのいずれか一項に記載の窒化物半導体装置。
【請求項15】
前記ゲート層は、前記第２開口よりも前記第１開口の近くに位置している、請求項１～８のうちのいずれか一項に記載の窒化物半導体装置。
【請求項16】
前記ドレイン側延在部は、前記ソース側延在部よりも大きい前記第１方向の寸法を有している、請求項１～８のうちのいずれか一項に記載の窒化物半導体装置。
【請求項17】
前記ソース側延在部は、前記第１方向において、０．０５μｍ以上０．３μｍ以下の寸法を有し、前記ドレイン側延在部は、前記第１方向において、０．０５μｍ以上０．６μｍ以下の寸法を有している、請求項１～８のうちのいずれか一項に記載の窒化物半導体装置。
【請求項18】
前記第１中間部は、前記第１方向において、５ｎｍ以上１００ｎｍ以下の寸法を有し、前記第２中間部は、前記第１方向において、５ｎｍ以上１００ｎｍ以下の寸法を有している、請求項１～８のうちのいずれか一項に記載の窒化物半導体装置。
【請求項19】
前記第１ステップ部は、前記第１開口寄りに位置する前記ゲート層の第１端を含み、前記第２ステップ部は、前記第２開口寄りに位置する前記ゲート層の第２端を含む、請求項１～８のうちのいずれか一項に記載の窒化物半導体装置。
【請求項20】
前記電子走行層がＧａＮであり、
前記電子供給層がＡｌｘＧａ１－ｘＮであり、０＜ｘ＜０．３であり、
前記ゲート層がＭｇおよびＺｎのうちの少なくとも一方を不純物として含むＧａＮである、請求項１～８のうちのいずれか一項に記載の窒化物半導体装置。
前記電子供給層がＡｌｘＧａ１－ｘＮであり、０＜ｘ＜０．３であり、
前記ゲート層がＭｇおよびＺｎのうちの少なくとも一方を不純物として含むＧａＮである、請求項１～８のうちのいずれか一項に記載の窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、窒化物半導体装置に関する。
【背景技術】
【0002】
現在、窒化ガリウム（ＧａＮ）等の窒化物半導体を用いた高電子移動度トランジスタ（High Electron Mobility Transistor，ＨＥＭＴ）の製品化が進んでいる。例えば、窒化物半導体ＨＥＭＴは、窒化ガリウム（ＧａＮ）層によって構成された電子走行層と、窒化アルミニウムガリウム（ＡｌＧａＮ）層によって構成された電子供給層とを含む。電子走行層と電子供給層とがヘテロ接合を形成することにより、電子走行層と電子供給層との界面付近の電子走行層内に、ＨＥＭＴのチャネルとして使用される二次元電子ガス（２ＤＥＧ）が形成される。
【0003】
ノーマリーオフ型ＨＥＭＴの場合、例えば、アクセプタ型不純物を含む窒化物半導体層（例えばｐ型ＧａＮ層）が、ゲート電極と電子走行層との間にゲート層として設けられる。このｐ型ＧａＮ層に含まれるアクセプタ型不純物の存在により、ゲート電極の直下の領域における電子走行層のチャネルが消失することで、ノーマリーオフ動作が実現される。特許文献１は、このようなノーマリーオフ型のＨＥＭＴを開示している。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１７－７３５０６号公報
【0005】
［概要］
窒化物半導体ＨＥＭＴにおいて、ゲート層内の局所的な電界集中により、ゲート信頼性が低下することがある。
窒化物半導体ＨＥＭＴにおいて、ゲート層内の局所的な電界集中により、ゲート信頼性が低下することがある。
【0006】
本開示の一態様による窒化物半導体装置は、窒化物半導体によって構成された電子走行層と、前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、前記電子供給層の一部上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層と、前記ゲート層上に形成されたゲート電極と、前記電子供給層、前記ゲート層、および前記ゲート電極を覆うとともに、第１方向に互いに離隔された第１開口および第２開口を有するパッシベーション層と、前記第１開口を介して前記電子供給層に接しているソース電極と、前記第２開口を介して前記電子供給層に接しているドレイン電極とを備えている。前記ゲート層は、前記第１開口と前記第２開口との間に位置するとともに、平面視で前記第１方向と直交する第２方向に延在しており、前記ゲート電極が形成される上面と、前記電子供給層に接する底面とを含む。前記ゲート層は、前記電子供給層に接するとともに、前記ゲート層の前記上面を含むリッジ部と、前記電子供給層に接するとともに、前記リッジ部から前記第１開口に向かって延びる、前記リッジ部よりも薄いソース側延在部と、前記電子供給層に接するとともに、前記リッジ部から前記第２開口に向かって延びる、前記リッジ部よりも薄いドレイン側延在部とを含む。前記ソース側延在部は、前記ゲート層の前記底面と平行な上面を含む第１ステップ部と、前記第１ステップ部を前記リッジ部に接続する第１中間部とを含む。前記ドレイン側延在部は、前記ゲート層の前記底面と平行な上面を含む第２ステップ部と、前記第２ステップ部を前記リッジ部に接続する第２中間部とを含む。前記第１中間部は、前記第２方向と直交する平面において、前記第２中間部よりも大きな断面積を有している。
【図面の簡単な説明】
【0007】
【0008】
［詳細な説明］
以下、添付図面を参照して本開示の窒化物半導体装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
以下、添付図面を参照して本開示の窒化物半導体装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【0009】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【0010】
（窒化物半導体装置の概略構造）
図１は、一実施形態に係る例示的な窒化物半導体装置１０の概略平面図である。図２は、図１のＦ２－Ｆ２線に沿った窒化物半導体装置１０の概略断面図である。図２に示すように、窒化物半導体装置１０は、半導体基板１２と、半導体基板１２上に形成されたバッファ層１４とを含んでいてよい。図１および図２に示される互いに直交するＸＹＺ軸のＺ軸方向は、半導体基板１２の面と直交する方向である。なお、本明細書において使用される「平面視」という用語は、明示的に別段の記載がない限り、Ｚ軸方向に沿って上方から窒化物半導体装置１０を視ることをいう。窒化物半導体装置１０は、電子走行層１６と、電子走行層１６上に形成された電子供給層１８とをさらに含む。
図１は、一実施形態に係る例示的な窒化物半導体装置１０の概略平面図である。図２は、図１のＦ２－Ｆ２線に沿った窒化物半導体装置１０の概略断面図である。図２に示すように、窒化物半導体装置１０は、半導体基板１２と、半導体基板１２上に形成されたバッファ層１４とを含んでいてよい。図１および図２に示される互いに直交するＸＹＺ軸のＺ軸方向は、半導体基板１２の面と直交する方向である。なお、本明細書において使用される「平面視」という用語は、明示的に別段の記載がない限り、Ｚ軸方向に沿って上方から窒化物半導体装置１０を視ることをいう。窒化物半導体装置１０は、電子走行層１６と、電子走行層１６上に形成された電子供給層１８とをさらに含む。
【0011】
半導体基板１２は、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）、ＧａＮ、サファイア、または他の基板材料によって形成することができる。一例では、半導体基板１２は、Ｓｉ基板であってよい。半導体基板１２の厚さは、例えば２００μｍ以上１５００μｍ以下とすることができる。
【0012】
バッファ層１４は、１つまたは複数の窒化物半導体層を含んでいてよい。電子走行層１６は、バッファ層１４上に形成することができる。バッファ層１４は、例えば半導体基板１２と電子走行層１６との間の熱膨張係数の不整合に起因する半導体基板１２の反りや、窒化物半導体装置１０におけるクラックの発生を抑制することができる任意の材料によって構成することができる。例えば、バッファ層１４は、窒化アルミニウム（ＡｌＮ）層、窒化アルミニウムガリウム（ＡｌＧａＮ）層、および異なるアルミニウム（Ａｌ）組成を有するグレーデッドＡｌＧａＮ層のうちの少なくとも１つを含むことができる。例えば、バッファ層１４は、単一のＡｌＮ層、単一のＡｌＧａＮ層、ＡｌＧａＮ／ＧａＮ超格子構造を有する層、ＡｌＮ／ＡｌＧａＮ超格子構造を有する層、またはＡｌＮ／ＧａＮ超格子構造を有する層によって構成されていてもよい。
【0013】
一例において、バッファ層１４は、半導体基板１２上に形成されたＡｌＮ層である第１バッファ層と、ＡｌＮ層上に形成されたＡｌＧａＮ層である第２バッファ層を含むことができる。第１バッファ層は、例えば、２００ｎｍの厚さを有するＡｌＮ層であってよく、一方、第２バッファ層は、例えば、３００ｎｍの厚さを有するグレーデッドＡｌＧａＮ層を複数回積層することによって形成されていてもよい。なお、バッファ層１４におけるリーク電流を抑制するために、バッファ層１４の一部に不純物を導入してバッファ層１４を半絶縁性にしてもよい。その場合、不純物は、例えば炭素（Ｃ）または鉄（Ｆｅ）であり、不純物の濃度は、例えば４×１０１６ｃｍ－３以上とすることができる。
【0014】
電子走行層１６は、窒化物半導体によって構成されている。電子走行層１６は、例えば、ＧａＮ層であってよい。電子走行層１６の厚さは、例えば、０．５μｍ以上２μｍ以下とすることができる。なお、電子走行層１６におけるリーク電流を抑制するために、電子走行層１６の一部に不純物を導入することによって、電子走行層１６の表層領域以外を半絶縁性にしてもよい。この場合、不純物は、例えばＣであってよい。電子走行層１６中の不純物濃度は、例えば４×１０１６ｃｍ－３以上とすることができる。すなわち、電子走行層１６は、不純物濃度の異なる複数のＧａＮ層、一例では、ＣドープＧａＮ層と、ノンドープＧａＮ層とを含むことができる。この場合、ＣドープＧａＮ層は、バッファ層１４上に形成されていてよい。ＣドープＧａＮ層は、０．３μｍ以上２μｍ以下の厚さを有することができる。ＣドープＧａＮ層中のＣ濃度は、５×１０１７ｃｍ－３以上９×１０１９ｃｍ－３以下とすることができる。ノンドープＧａＮ層は、ＣドープＧａＮ層上に形成され、０．０５μｍ以上０．４μｍ以下の厚さを有することができる。ノンドープＧａＮ層は、電子供給層１８と接している。一例では、電子走行層１６は、厚さ０．４μｍのＣドープＧａＮ層と、厚さ０．４μｍのノンドープＧａＮ層とを含んでいてよい。また、ＣドープＧａＮ層中のＣ濃度は約２×１０１９ｃｍ－３であってよい。
【0015】
電子供給層１８は、電子走行層１６よりも大きなバンドギャップを有する窒化物半導体によって構成されている。電子供給層１８は、例えばＡｌＧａＮ層であってよい。Ａｌ組成が大きいほどバンドギャップが大きくなるため、ＡｌＧａＮ層である電子供給層１８は、ＧａＮ層である電子走行層１６よりも大きなバンドギャップを有している。一例では、電子供給層１８は、ＡｌｘＧａ１－ｘＮによって構成され、ｘは０．１＜ｘ＜０．４であり、より好ましくは、０．１＜ｘ＜０．３である。電子供給層１８は、５ｎｍ以上２０ｎｍ以下の厚さを有していてよい。一例では、電子供給層１８は、８ｎｍ以上の厚さを有していてよい。
【0016】
電子走行層１６と電子供給層１８とは、互いに異なる格子定数を有する窒化物半導体によって構成されている。したがって、電子走行層１６を構成する窒化物半導体（例えば、ＧａＮ）と電子供給層１８を構成する窒化物半導体（例えば、ＡｌＧａＮ）とは、格子不整合系のヘテロ接合を形成する。電子走行層１６および電子供給層１８の自発分極と、ヘテロ接合界面付近の結晶歪みに起因するピエゾ分極とによって、ヘテロ接合界面付近における電子走行層１６の伝導帯のエネルギーレベルはフェルミ準位よりも低くなる。これにより、電子走行層１６と電子供給層１８とのヘテロ接合界面に近い位置（例えば、界面から数ｎｍ程度の範囲内）において電子走行層１６内に二次元電子ガス（２ＤＥＧ）が広がっている。なお、電子供給層１８のＡｌ組成および厚さのうちの少なくとも一方を増加させることにより、電子走行層１６に生成される２ＤＥＧのシートキャリア密度を増加させることができる。
【0017】
（ゲート層およびゲート電極）
窒化物半導体装置１０は、電子供給層１８上に形成されたゲート層２０と、ゲート層２０上に形成されたゲート電極２２とをさらに含む。ゲート層２０は、電子供給層１８の一部の上に形成されていてよい。
窒化物半導体装置１０は、電子供給層１８上に形成されたゲート層２０と、ゲート層２０上に形成されたゲート電極２２とをさらに含む。ゲート層２０は、電子供給層１８の一部の上に形成されていてよい。
【0018】
ゲート層２０は、アクセプタ型不純物を含む窒化物半導体によって構成されている。本実施形態では、ゲート層２０は、アクセプタ型不純物がドーピングされた窒化ガリウム層（ｐ型ＧａＮ層）であってよい。アクセプタ型不純物は、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、および炭素（Ｃ）のうちの少なくとも１つを含むことができる。ゲート層２０中のアクセプタ型不純物の最大濃度は、７×１０１８ｃｍ－３以上１×１０２０ｃｍ－３以下とすることができる。一例では、ゲート層２０は、ＭｇおよびＺｎのうちの少なくとも一方を不純物として含むＧａＮであってよい。ゲート層２０のさらなる詳細については後述する。
【0019】
ゲート電極２２は、１つまたは複数の金属層によって構成されていてよい。一例では、ゲート電極２２は、窒化チタン（ＴｉＮ）層によって構成されていてよい。別の例では、ゲート電極２２は、Ｔｉからなる第１金属層と、第１金属層上に設けられたＴｉＮからなる第２金属層とによって構成されていてもよい。ゲート電極２２は、ゲート層２０とショットキー接合を形成することができる。ゲート電極２２は、平面視でゲート層２０よりも小さい領域に形成され得る。ゲート電極２２の厚さは、例えば、５０ｎｍ以上２００ｎｍ以下であってよい。
【0020】
窒化物半導体装置１０は、電子供給層１８、ゲート層２０、およびゲート電極２２を覆うパッシベーション層２４をさらに含む。パッシベーション層２４は、Ｘ軸方向に離隔された第１開口２４Ａおよび第２開口２４Ｂを有している。なお、本明細書では、Ｘ軸方向を第１方向、Ｙ軸方向を第２方向とも呼ぶ。したがって、第２方向は、平面視で第１方向と直交している。ゲート層２０は、第１開口２４Ａと第２開口２４Ｂとの間に位置している。より詳細には、ゲート層２０は、第１開口２４Ａと第２開口２４Ｂとの間であって、第２開口２４Ｂよりも第１開口２４Ａの近くに配置されていてよい。パッシベーション層２４は、例えば、窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、アルミナ（Ａｌ２Ｏ３）、ＡｌＮ、および酸窒化アルミニウム（ＡｌＯＮ）のうちの少なくとも１つによって形成されていてよい。パッシベーション層２４の厚さは、例えば、８０ｎｍ以上１５０ｎｍ以下であってよい。
【0021】
（ソース電極およびドレイン電極）
窒化物半導体装置１０は、第１開口２４Ａを介して電子供給層１８に接しているソース電極２６と、第２開口２４Ｂを介して電子供給層１８に接しているドレイン電極２８とをさらに含む。ソース電極２６およびドレイン電極２８は、１つまたは複数の金属層（例えば、Ｔｉ層、ＴｉＮ層、Ａｌ層、ＡｌＳｉＣｕ層、およびＡｌＣｕ層などの任意の組み合わせ）によって構成することができる。
窒化物半導体装置１０は、第１開口２４Ａを介して電子供給層１８に接しているソース電極２６と、第２開口２４Ｂを介して電子供給層１８に接しているドレイン電極２８とをさらに含む。ソース電極２６およびドレイン電極２８は、１つまたは複数の金属層（例えば、Ｔｉ層、ＴｉＮ層、Ａｌ層、ＡｌＳｉＣｕ層、およびＡｌＣｕ層などの任意の組み合わせ）によって構成することができる。
【0022】
ソース電極２６の少なくとも一部は、第１開口２４Ａ内に充填されているので、第１開口２４Ａを介して電子供給層１８直下の２ＤＥＧとオーミック接触することができる。同様に、ドレイン電極２８の少なくとも一部は、第２開口２４Ｂ内に充填されているので、第２開口２４Ｂを介して電子供給層１８直下の２ＤＥＧとオーミック接触することができる。
【0023】
（フィールドプレート電極）
窒化物半導体装置１０は、任意選択で、パッシベーション層２４上に形成されたフィールドプレート電極３０をさらに含んでいてよい。フィールドプレート電極３０は、ソース電極２６に電気的に接続されている。図２に示すように、フィールドプレート電極３０は、ソース電極２６と連続していてよい。この場合、フィールドプレート電極３０は、ソース電極２６と一体的に形成されている。一体的に形成された電極のうち、ソース電極２６は、少なくともパッシベーション層２４の第１開口２４Ａに埋設された部分を含んでいてよく、フィールドプレート電極３０は、残りの部分を含んでいてよい。
窒化物半導体装置１０は、任意選択で、パッシベーション層２４上に形成されたフィールドプレート電極３０をさらに含んでいてよい。フィールドプレート電極３０は、ソース電極２６に電気的に接続されている。図２に示すように、フィールドプレート電極３０は、ソース電極２６と連続していてよい。この場合、フィールドプレート電極３０は、ソース電極２６と一体的に形成されている。一体的に形成された電極のうち、ソース電極２６は、少なくともパッシベーション層２４の第１開口２４Ａに埋設された部分を含んでいてよく、フィールドプレート電極３０は、残りの部分を含んでいてよい。
【0024】
フィールドプレート電極３０は、ドレイン電極２８から離隔されている。フィールドプレート電極３０は、平面視でドレイン電極２８（第２開口２４Ｂ）とゲート層２０との間に位置する端部３０Ａを含んでいてよい。
【0025】
フィールドプレート電極３０は、ゲート電極２２にゲート電圧が印加されていないゼロバイアスの状態でドレイン電極２８にドレイン電圧が印加された場合に、ゲート電極２２の端部近傍の電界集中を緩和させることができる。
【0026】
（窒化物半導体装置の平面レイアウト）
次に、図１を参照して、窒化物半導体装置１０の平面レイアウトの一例について説明する。図１では、ゲート電極２２、ソース電極２６、ドレイン電極２８、およびフィールドプレート電極３０は破線で描かれている。また、パッシベーション層２４については、第１開口２４Ａおよび第２開口２４Ｂが実線で描かれており、それ以外の部分は透過的に示されている。
次に、図１を参照して、窒化物半導体装置１０の平面レイアウトの一例について説明する。図１では、ゲート電極２２、ソース電極２６、ドレイン電極２８、およびフィールドプレート電極３０は破線で描かれている。また、パッシベーション層２４については、第１開口２４Ａおよび第２開口２４Ｂが実線で描かれており、それ以外の部分は透過的に示されている。
【0027】
図１に示されるように、ゲート層２０は、平面視において、ドレイン電極２８を取り囲むように形成されていてよい。ゲート層２０は、Ｙ軸方向に延びる本体部７０と、隣り合う２つの本体部７０を接続する接続部７２とを含んでいてよい。ゲート層２０の本体部７０は、パッシベーション層２４の第１開口２４Ａと第２開口２４Ｂとの間に配置されている。
【0028】
ゲート電極２２は、平面視において、ゲート層２０と重なるように配置されている。したがって、ゲート電極２２は、ゲート層２０と同様、平面視において、ドレイン電極２８を取り囲むように形成されていてよい。ゲート電極２２は、Ｙ軸方向に延びる本体部７４と、隣り合う２つの本体部７４を接続する接続部７６とを含んでいてよい。ゲート電極２２は、平面視でゲート層２０よりも小さい面積を有していてよい。
【0029】
窒化物半導体装置１０は、ゲート配線７８、ソース配線８０、およびドレイン配線８２を含んでいてよい。図１では、ゲート配線７８、ソース配線８０、およびドレイン配線８２は、一点鎖線で描かれている。ゲート配線７８、ソース配線８０、およびドレイン配線８２は、Ｚ軸方向においてソース電極２６およびドレイン電極２８よりも上方に位置している。ゲート配線７８は、Ｘ軸方向に延びるとともに、ゲート電極２２の接続部７６の上方に配置されていてよい。ソース配線８０およびドレイン配線８２は、Ｘ軸方向に延びるとともに、それぞれ平面視でソース電極２６およびドレイン電極２８と交差するように配置されていてよい。一例では、ゲート電極２２は、接続部７６上に配置されたビア８４を介してゲート配線７８に電気的に接続されていてよい。ソース電極２６は、ビア８６を介してソース配線８０に電気的に接続されていてよい。ドレイン電極２８は、ビア８８を介してドレイン配線８２に電気的に接続されていてよい。
【0030】
窒化物半導体装置１０の平面レイアウトは、図１に示す例に限られない。任意の他の平面レイアウトを窒化物半導体装置１０に適用することができる。
（ゲート層の詳細）
再び図２を参照すると、ゲート層２０は、ゲート電極２２が形成される上面２０Ａと、電子供給層１８に接する底面２０Ｂとを含んでいてよい。ゲート層２０は、ゲート電極２２が形成される上面２０Ａを含むリッジ部３２と、リッジ部３２よりも薄いソース側延在部３４およびドレイン側延在部３６とを含んでいる。リッジ部３２、ソース側延在部３４、およびドレイン側延在部３６は、いずれも電子供給層１８に接している。ソース側延在部３４およびドレイン側延在部３６は、平面視でリッジ部３２から外側に延びている。なお、図１においては、ソース側延在部３４およびドレイン側延在部３６は省略されている。
（ゲート層の詳細）
再び図２を参照すると、ゲート層２０は、ゲート電極２２が形成される上面２０Ａと、電子供給層１８に接する底面２０Ｂとを含んでいてよい。ゲート層２０は、ゲート電極２２が形成される上面２０Ａを含むリッジ部３２と、リッジ部３２よりも薄いソース側延在部３４およびドレイン側延在部３６とを含んでいる。リッジ部３２、ソース側延在部３４、およびドレイン側延在部３６は、いずれも電子供給層１８に接している。ソース側延在部３４およびドレイン側延在部３６は、平面視でリッジ部３２から外側に延びている。なお、図１においては、ソース側延在部３４およびドレイン側延在部３６は省略されている。
【0031】
ソース側延在部３４は、リッジ部３２から第１開口２４Ａに向かって延びている。ソース側延在部３４は、第１開口２４Ａまでは達していない。第１開口２４Ａに埋め込まれたソース電極２６とソース側延在部３４との間には、パッシベーション層２４が配置されている。
【0032】
ドレイン側延在部３６は、リッジ部３２から第２開口２４Ｂに向かって延びている。ドレイン側延在部３６は、第２開口２４Ｂまでは達していない。第２開口２４Ｂに埋め込まれたドレイン電極２８とドレイン側延在部３６との間には、パッシベーション層２４が配置されている。
【0033】
リッジ部３２は、ソース側延在部３４とドレイン側延在部３６との間にあり、ソース側延在部３４およびドレイン側延在部３６と一体的に形成されている。ソース側延在部３４およびドレイン側延在部３６の存在により、ゲート層２０の底面２０Ｂは、上面２０Ａよりも大きな面積を有している。図２に示す例では、ドレイン側延在部３６は、ソース側延在部３４よりも、平面視でリッジ部３２の外側に向けて長く延びていてよい。すなわち、ドレイン側延在部３６は、ソース側延在部３４よりも大きいＸ軸方向の寸法を有していてよい。ソース側延在部３４は、Ｘ軸方向において、０．０５μｍ以上０．３μｍ以下の寸法を有し得る。より好ましくは、ソース側延在部３４は、Ｘ軸方向において、例えば０．２μｍ以上０．３μｍ以下の寸法を有していてよい。一方、ドレイン側延在部３６は、Ｘ軸方向において、０．０５μｍ以上０．６μｍ以下の寸法を有し得る。より好ましくは、ドレイン側延在部３６は、Ｘ軸方向において、例えば０．２μｍ以上０．６μｍ以下の寸法を有していてよい。
【0034】
リッジ部３２は、ゲート層２０の比較的厚い部分に相当する。リッジ部３２は、５０ｎｍ以上２００ｎｍ以下の厚さを有し得る。より好ましくは、リッジ部３２は、例えば、８０ｎｍ以上１５０ｎｍ以下の厚さを有していてよい。リッジ部３２の厚さは、ゲート閾値電圧を含むパラメータを考慮して定めることができる。一例では、リッジ部３２は、１１０ｎｍよりも大きい厚さを有していてよい。
【0035】
ソース側延在部３４は、ゲート層２０の底面２０Ｂと平行な上面３８Ａを含む第１ステップ部３８と、第１ステップ部３８をリッジ部３２に接続する第１中間部４０とを含む。また、ドレイン側延在部３６は、ゲート層２０の底面２０Ｂと平行な上面４２Ａを含む第２ステップ部４２と、第２ステップ部４２をリッジ部３２に接続する第２中間部４４とを含む。なお、本明細書において、第１面が第２面と平行であるとは、第１面の法線と第２面の法線とのなす角度が１０°以内であることを指すものとする。第１ステップ部３８は、第１開口２４Ａ寄りに位置するゲート層２０の第１端２０Ｃを含み、第２ステップ部４２は、第２開口２４Ｂ寄りに位置するゲート層２０の第２端２０Ｄを含む。第１端２０Ｃおよび第２端２０Ｄは、ゲート層２０のＸ軸方向における端である。
【0036】
第１ステップ部３８は、略一定の厚さを有していてよい。なお、本明細書において「略一定の厚さ」とは、厚さが製造上のばらつき（例えば、２０％）の範囲内にあることを指すものとする。一例では、第１ステップ部３８の厚さは、５ｎｍ以上２５ｎｍ以下であってよい。より好ましくは、第１ステップ部３８の厚さは、１５ｎｍ以上２０ｎｍ以下であってよい。第１中間部４０の厚さは、第１ステップ部３８の厚さ以上リッジ部３２の厚さ未満であってよい。
【0037】
第２ステップ部４２は、略一定の厚さを有していてよい。一例では、第２ステップ部４２の厚さは、５ｎｍ以上２５ｎｍ以下であってよい。より好ましくは、第２ステップ部４２の厚さは、１５ｎｍ以上２０ｎｍ以下であってよい。第２中間部４４の厚さは、第２ステップ部４２の厚さ以上リッジ部３２の厚さ未満であってよい。第２ステップ部４２は、第１ステップ部３８と同じ厚さを有していてよい。
【0038】
図３は、ゲート層２０をさらに説明するための、図２の一点鎖線Ｆ３で囲まれた部分の拡大図である。リッジ部３２は、第１側面３２Ａ、および第１側面３２Ａと反対の第２側面３２Ｂを含む。第１側面３２Ａおよび第２側面３２Ｂは、平坦であってよい。第１側面３２Ａおよび第２側面３２Ｂは、Ｘ軸方向と交差している。第１側面３２Ａおよび第２側面３２Ｂは、Ｘ軸方向と直交していてもよいし、他の角度で交差していてもよい。
【0039】
第１中間部４０は、リッジ部３２の第１側面３２Ａと、第１ステップ部３８の上面３８Ａとを接続する第１中間面４０Ａを含む。第２中間部４４は、リッジ部３２の第２側面３２Ｂと、第２ステップ部４２の上面４２Ａとを接続する第２中間面４４Ａを含む。
【0040】
図３の例では、第１中間面４０Ａは、１つの段を含んでいてよい。具体的には、第１中間面４０Ａは、第１中間部４０の上面４０Ａ１および側面４０Ａ２を含んでいてよい。第１中間部４０の上面４０Ａ１は、第１ステップ部３８の上面３８Ａと平行であってよい。第１中間部４０の側面４０Ａ２は、第１中間部４０の上面４０Ａ１と第１ステップ部３８の上面３８Ａとを接続している。第１中間部４０の側面４０Ａ２は、第１中間部４０の上面４０Ａ１と第１ステップ部３８の上面３８Ａとの間に垂直に延びていてもよいし、傾斜して延びていてもよい。第１中間部４０の上面４０Ａ１は、Ｚ軸方向において、ゲート層２０の上面２０Ａと、第１ステップ部３８の上面３８Ａとの間に位置している。
【0041】
同様に、第２中間面４４Ａは、１つの段を含んでいてよい。具体的には、第２中間面４４Ａは、第２中間部４４の上面４４Ａ１および側面４４Ａ２を含んでいてよい。第２中間部４４の上面４４Ａ１は、第２ステップ部４２の上面４２Ａと平行であってよい。第２中間部４４の側面４４Ａ２は、第２中間部４４の上面４４Ａ１と第２ステップ部４２の上面４２Ａとを接続している。第２中間部４４の側面４４Ａ２は、第２中間部４４の上面４４Ａ１と第２ステップ部４２の上面４２Ａとの間に垂直に延びていてもよいし、傾斜して延びていてもよい。第２中間部４４の上面４４Ａ１は、Ｚ軸方向において、ゲート層２０の上面２０Ａと、第２ステップ部４２の上面４２Ａとの間に位置している。
【0042】
第１中間部４０は、Ｙ軸方向と直交する平面において、第２中間部４４よりも大きな断面積を有している。第１中間部４０の断面積は、第１中間面４０Ａとゲート層２０の底面２０Ｂとの間の領域（図３においてドットパターンが付された領域）の面積に相当する。第２中間部４４の断面積は、第２中間面４４Ａとゲート層２０の底面２０Ｂとの間の領域（図３においてドットパターンが付された領域）の面積に相当する。
【0043】
図３の例では、第１中間部４０のＸ軸方向の寸法Ｄ１は、第２中間部４４のＸ軸方向の寸法Ｄ２よりも大きくてよい。一例では、第１中間部４０は、Ｘ軸方向において、５ｎｍ以上１００ｎｍ以下の寸法Ｄ１を有していてよく、第２中間部４４は、Ｘ軸方向において、５ｎｍ以上１００ｎｍ以下の寸法Ｄ２を有していてよい。一方、第１中間部４０のＺ軸方向の寸法Ｄ３は、第２中間部４４のＺ軸方向の寸法Ｄ４と同じであってよい。第１中間部４０のＺ軸方向の寸法Ｄ３は、第１中間部４０の最も厚い部分の厚さであってよく、第２中間部４４のＺ軸方向の寸法Ｄ４は、第２中間部４４の最も厚い部分の厚さであってよい。一例では、第１中間部４０および第２中間部４４の厚さは、１０ｎｍ～８０ｎｍの範囲内であってよい。なお、第１中間部４０のＺ軸方向の寸法Ｄ３は、リッジ部３２と隣接する位置における第１中間部４０の厚さであってよく、第２中間部４４のＺ軸方向の寸法Ｄ４は、リッジ部３２と隣接する位置における第２中間部４４の厚さであってよい。本明細書では、第１中間部４０のＺ軸方向の寸法Ｄ３を、単に第１中間部４０の厚さと呼び、第２中間部４４のＺ軸方向の寸法Ｄ４を、単に第２中間部４４の厚さと呼ぶことがある。
【0044】
別の例では、寸法Ｄ１は寸法Ｄ２以下であってもよい。その場合、第１中間部４０が第２中間部４４よりも大きな断面積を有するように、寸法Ｄ３を寸法Ｄ４よりも大きくすることができる。
【0045】
（窒化物半導体装置の製造方法）
次に、図２に示す窒化物半導体装置１０の製造方法の一例を説明する。図４～図１３は、窒化物半導体装置１０の例示的な製造工程を示す概略断面図である。なお、理解を容易にするために、図４～図１３では、図２の構成要素と同様な構成要素には同一の符号が付されている。
次に、図２に示す窒化物半導体装置１０の製造方法の一例を説明する。図４～図１３は、窒化物半導体装置１０の例示的な製造工程を示す概略断面図である。なお、理解を容易にするために、図４～図１３では、図２の構成要素と同様な構成要素には同一の符号が付されている。
【0046】
図４に示すように、窒化物半導体装置１０の製造方法は、例えばＳｉ基板である半導体基板１２上に、バッファ層１４、電子走行層１６、電子供給層１８、窒化ガリウム（ＧａＮ）層５０、金属層５２を順に形成することを含んでいる。バッファ層１４、電子走行層１６、電子供給層１８、およびＧａＮ層５０は、有機金属気相成長（Metal Organic Chemical Vapor Deposition，ＭＯＣＶＤ）法を用いてエピタキシャル成長させることができる。金属層５２は、一例では、スパッタ法を用いて形成することができる。
【0047】
詳細な図示は省略するが、一例では、バッファ層１４は多層バッファ層であってよい。多層バッファ層は、半導体基板１２上に形成されたＡｌＮ層（第１バッファ層）と、ＡｌＮ層上に形成されたグレーデッドＡｌＧａＮ層（第２バッファ層）とを含み得る。グレーデッドＡｌＧａＮ層は、例えば、ＡｌＮ層に近い側から順にＡｌ組成を７５％、５０％、２５％とした３つのＡｌＧａＮ層を積層することによって形成することができる。
【0048】
バッファ層１４上に形成される電子走行層１６は、ＧａＮ層であってよい。電子走行層１６上に形成される電子供給層１８は、ＡｌＧａＮ層であってよい。したがって、電子供給層１８は、電子走行層１６よりも大きなバンドギャップを有する窒化物半導体によって構成されている。
【0049】
電子供給層１８上に形成されるＧａＮ層５０は、アクセプタ型不純物としてマグネシウムを含んでいてよい。電子供給層１８上にＧａＮ層５０を成長させる間にマグネシウムをドーピングすることによって、アクセプタ型不純物を含むＧａＮ層５０を形成することができる。ＧａＮ層５０にドーピングされるマグネシウムの量は、例えば、成長チャンバ内に導入されるドーピングガス（例えば、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ））の流量、成長温度などを制御することにより調整することができる。一例では、ＧａＮ層５０は、１×１０１８ｃｍ－３以上１×１０２０ｃｍ－３未満の濃度のマグネシウムを不純物として含んでいてよい。
【0050】
金属層５２は、例えばスパッタ法によってＧａＮ層５０上に形成することができる。金属層５２は、一例では、ＴｉＮ層であってよい。
図５は、図４に示す工程に続く製造工程を示す概略断面図である。図５に示すように、窒化物半導体装置１０の製造方法は、金属層５２（図４参照）をリソグラフィおよびエッチングによって選択的に除去して、ゲート電極２２を形成することをさらに含む。この工程では、金属層５２のうち、ゲート電極２２とされるべき部分上にマスク５４が形成される。マスク５４は、例えば金属層５２上に設けたフォトレジストを露光することにより形成することができる。別の例では、マスク５４はハードマスクであってもよい。次いで、このマスク５４を用いて金属層５２をエッチングすることにより、マスク５４に覆われていない領域の金属層５２が除去される。この結果、マスク５４に覆われた領域の金属層５２が残り、ゲート電極２２を形成することができる。マスク５４は、エッチング後に除去される。
図５は、図４に示す工程に続く製造工程を示す概略断面図である。図５に示すように、窒化物半導体装置１０の製造方法は、金属層５２（図４参照）をリソグラフィおよびエッチングによって選択的に除去して、ゲート電極２２を形成することをさらに含む。この工程では、金属層５２のうち、ゲート電極２２とされるべき部分上にマスク５４が形成される。マスク５４は、例えば金属層５２上に設けたフォトレジストを露光することにより形成することができる。別の例では、マスク５４はハードマスクであってもよい。次いで、このマスク５４を用いて金属層５２をエッチングすることにより、マスク５４に覆われていない領域の金属層５２が除去される。この結果、マスク５４に覆われた領域の金属層５２が残り、ゲート電極２２を形成することができる。マスク５４は、エッチング後に除去される。
【0051】
図６は、図５に示す工程に続く製造工程を示す概略断面図である。図６に示すように、窒化物半導体装置１０の製造方法は、ゲート電極２２の上面および側面と、ゲート電極２２の周囲のＧａＮ層５０の領域を覆うマスク５６を形成することをさらに含む。マスク５６に覆われたゲート電極２２の周囲のＧａＮ層５０の領域は、ゲート電極２２を中心としてＸ軸方向に対称的に広がっている。換言すると、マスク５６は、Ｘ軸方向においてマスク５６の中心がゲート電極２２の中心と位置合わせされるように形成されている。マスク５６は、レジストマスクであってよい。
【0052】
図７は、図６に示す工程に続く製造工程を示す概略断面図である。図７に示すように、窒化物半導体装置１０の製造方法は、マスク５６を用いてＧａＮ層５０をエッチングすることをさらに含む。この結果、マスク５６の下に位置するＧａＮ層５０はエッチング後も残り、図２を参照して説明したリッジ部３２が形成される。マスク５６に覆われていないＧａＮ層５０の厚さはエッチングにより減少する。例えば、ＧａＮ層５０の厚さの三分の一に相当する部分がエッチングで除去されてよい。マスク５６は、エッチング後に除去される。
【0053】
図８は、図７に示す工程に続く製造工程を示す概略断面図である。図８に示すように、窒化物半導体装置１０の製造方法は、ゲート電極２２の上面および側面と、リッジ部３２と、リッジ部３２の周囲のＧａＮ層５０の領域を覆うマスク５８を形成することをさらに含む。マスク５８に覆われたリッジ部３２の周囲のＧａＮ層５０の領域は、リッジ部３２を中心としてＸ軸方向に非対称的に広がっている。換言すると、マスク５８は、Ｘ軸方向においてマスク５８の中心がリッジ部３２の中心（ゲート電極２２の中心）からずれるように形成されている。
【0054】
図９は、図８に示す工程に続く製造工程を示す概略断面図である。図９に示すように、窒化物半導体装置１０の製造方法は、マスク５８を用いてＧａＮ層５０をエッチングすることをさらに含む。この結果、マスク５８の下に位置するＧａＮ層５０（リッジ部３２を含む）はエッチング後も残り、図２を参照して説明した第１中間部４０および第２中間部４４が形成される。マスク５８に覆われていないＧａＮ層５０の厚さはエッチングにより減少する。マスク５８に覆われていないＧａＮ層５０は、図２に示す第１ステップ部３８および第２ステップ部４２の厚さに相当する厚さを有するようにエッチングされる。マスク５８は、エッチング後に除去される。
【0055】
図１０は、図９に示す工程に続く製造工程を示す概略断面図である。図１０に示すように、窒化物半導体装置１０の製造方法は、ＧａＮ層５０（図９参照）をリソグラフィおよびエッチングによって選択的に除去して、第１ステップ部３８および第２ステップ部４２を形成することをさらに含む。この工程では、ゲート電極２２と、リッジ部３２と、第１中間部４０および第２中間部４４と、第１ステップ部３８および第２ステップ部４２に相当するＧａＮ層５０の部分とを覆うマスク６０が形成される。次いで、マスク６０を利用してＧａＮ層５０がパターニングされる。この結果、リッジ部３２、ソース側延在部３４（第１ステップ部３８および第１中間部４０）、ドレイン側延在部３６（第２ステップ部４２および第２中間部４４）を含むゲート層２０が、電子供給層１８上に形成される。マスク６０は、エッチング後に除去される。
【0056】
図１１は、図１０に示す工程に続く製造工程を示す概略断面図である。図１１に示すように、窒化物半導体装置１０の製造方法は、電子供給層１８、ゲート層２０、およびゲート電極２２の露出した表面全体を覆うようにパッシベーション層２４を形成することをさらに含む。一例では、パッシベーション層２４は、減圧ＣＶＤ（Low-Pressure Chemical Vapor Deposition，ＬＰＣＶＤ）法により形成されたＳｉＮ層であってよい。
【0057】
図１２は、図１１に示す工程に続く製造工程を示す概略断面図である。図１２に示すように、窒化物半導体装置１０の製造方法は、パッシベーション層２４をリソグラフィおよびエッチングによって選択的に除去して、第１開口２４Ａおよび第２開口２４Ｂを形成することをさらに含む。この工程では、第１開口２４Ａおよび第２開口２４Ｂが形成される領域を除き、パッシベーション層２４を覆うマスク６２が形成され、次いでマスク６２を利用してパッシベーション層２４がパターニングされる。この結果、パッシベーション層２４を貫通して電子供給層１８を露出させる第１開口２４Ａおよび第２開口２４Ｂが形成される。第１開口２４Ａおよび第２開口２４Ｂは、ゲート層２０が第１開口２４Ａと第２開口２４Ｂとの間に位置するように形成される。ゲート層２０は、第２開口２４Ｂよりも第１開口２４Ａの近くに位置していてよい。マスク６２は、エッチング後に除去される。
【0058】
図１３は、図１２に示す工程に続く製造工程を示す概略断面図である。図１３に示すように、窒化物半導体装置１０の製造方法は、パッシベーション層２４を覆う金属層６４を形成することをさらに含む。金属層６４は、第１開口２４Ａおよび第２開口２４Ｂを充填し、第１開口２４Ａおよび第２開口２４Ｂを介して電子供給層１８と接するように形成される。一例では、金属層６４は、Ｔｉ層、ＴｉＮ層、Ａｌ層、ＡｌＳｉＣｕ層、およびＡｌＣｕ層のうちの少なくとも１つを含んでいてよい。
【0059】
次いで、金属層６４をリソグラフィおよびエッチングによって選択的に除去することにより、図２に示すソース電極２６、ドレイン電極２８、およびフィールドプレート電極３０を形成することができる。これにより、図２に示す窒化物半導体装置１０を得ることができる。
【0060】
（窒化物半導体装置の作用）
以下、本実施形態の窒化物半導体装置１０の作用について説明する。窒化物半導体装置１０のゲート電極２２に閾値電圧を超える電圧が印加されている場合、電子走行層１６に２ＤＥＧによるチャネルが形成されてソース－ドレイン間が導通する。一方、ゼロバイアス時には、電子走行層１６中、ゲート層２０の下に位置する領域の少なくとも一部で２ＤＥＧが形成されない。これは、ゲート層２０がアクセプタ型不純物を含んでいるために、電子走行層１６および電子供給層１８のエネルギーレベルが引き上げられ、その結果、２ＤＥＧが空乏化されるためである。これにより、窒化物半導体装置１０のノーマリーオフ動作が実現される。
以下、本実施形態の窒化物半導体装置１０の作用について説明する。窒化物半導体装置１０のゲート電極２２に閾値電圧を超える電圧が印加されている場合、電子走行層１６に２ＤＥＧによるチャネルが形成されてソース－ドレイン間が導通する。一方、ゼロバイアス時には、電子走行層１６中、ゲート層２０の下に位置する領域の少なくとも一部で２ＤＥＧが形成されない。これは、ゲート層２０がアクセプタ型不純物を含んでいるために、電子走行層１６および電子供給層１８のエネルギーレベルが引き上げられ、その結果、２ＤＥＧが空乏化されるためである。これにより、窒化物半導体装置１０のノーマリーオフ動作が実現される。
【0061】
ゲート層２０は、リッジ部３２よりも薄いソース側延在部３４およびドレイン側延在部３６を含んでいる。ゲート電極２２に電圧が印加される場合、リッジ部３２内の等電位線の一部はソース側延在部３４およびドレイン側延在部３６を通る。したがって、ソース側延在部３４およびドレイン側延在部３６が存在しない場合に生じ得る、リッジ部３２の端近傍（例えば電子供給層１８内）における局所的な電界集中を抑制することができる。
【0062】
なお、ソース側延在部３４およびドレイン側延在部３６が比較的厚い場合、窒化物半導体装置１０のオン抵抗が上昇する。したがって、ソース側延在部３４の第１ステップ部３８およびドレイン側延在部３６の第２ステップ部４２は、窒化物半導体装置１０の耐圧を改善しつつ、オン抵抗が所望の値となるような任意の厚さ（例えば、２０ｎｍ以下）を有していてよい。一方、リッジ部３２よりも薄いソース側延在部３４およびドレイン側延在部３６のそれぞれにおける等電位線の密度は、リッジ部３２内と比べて高くなり得る。ソース側延在部３４における等電位線の密度を低減するため、ソース側延在部３４は、第１ステップ部３８をリッジ部３２に接続する第１中間部４０を含んでいる。第１中間部４０の厚さは、第１ステップ部３８の厚さ以上リッジ部３２の厚さ未満であってよい。同様に、ドレイン側延在部３６における等電位線の密度を低減するため、ドレイン側延在部３６は、第２ステップ部４２をリッジ部３２に接続する第２中間部４４を含んでいる。第２中間部４４の厚さは、第２ステップ部４２の厚さ以上リッジ部３２の厚さ未満であってよい。
【0063】
比較のために、第１中間部４０および第２中間部４４のような構造を有しないゲート層における等電位線の密度について図１４および図１５を参照して説明する。図１４は、比較例に係る窒化物半導体装置１００の概略断面図である。図１４において、図３に示す窒化物半導体装置１０と同様の構成要素には同じ符号が付されている。また、窒化物半導体装置１０と同様な構成要素については詳細な説明を省略する。
【0064】
図１４に示す窒化物半導体装置１００は、ゲート層１０２を含む。ゲート層１０２は、ゲート電極２２が形成される上面１０２Ａと、電子供給層１８に接する底面１０２Ｂとを含む。ゲート層１０２は、ゲート電極２２が形成される上面１０２Ａを含むリッジ部１０４と、リッジ部１０４よりも薄いソース側延在部１０６およびドレイン側延在部１０８とを含んでいる。リッジ部１０４、ソース側延在部１０６、およびドレイン側延在部１０８は、いずれも電子供給層１８に接している。ソース側延在部１０６およびドレイン側延在部１０８は、平面視でリッジ部１０４から外側に延びている。
【0065】
ソース側延在部１０６は、ゲート層１０２の底面１０２Ｂと平行な上面１０６Ａを含む。ドレイン側延在部１０８は、ゲート層１０２の底面１０２Ｂと平行な上面１０８Ａを含む。ソース側延在部１０６は、図３に示す第１中間部４０のような構造を有しておらず、図３に示す第１ステップ部３８に相当する構造を有している。ドレイン側延在部１０８は、図３に示す第２中間部４４のような構造を有しておらず、図３に示す第２ステップ部４２に相当する構造を有している。
【0066】
図１５は、図１４に示す窒化物半導体装置１００の電界分布のシミュレーション結果を示す等電位線図である。このシミュレーション結果は、ゲート電極２２に所定のゲート電圧（例えば１０Ｖ）を印加した場合のリッジ部１０４およびソース側延在部１０６の一部の電界分布を示している。ソース側延在部１０６は、リッジ部１０４よりも薄いため、図１５に示すように、ソース側延在部１０６内において等電位線の密度が比較的高い。図示は省略するが、これはドレイン側延在部１０８（図１４参照）においても同様である。
【0067】
これに対し、本実施形態では、図３に示すように、ソース側延在部３４は、第１中間部４０を含み、ドレイン側延在部３６は、第２中間部４４を含んでいる。したがって、ソース側延在部３４およびドレイン側延在部３６（特にリッジ部３２近傍）における等電位線の密度を低減することができる。
【0068】
上述のように、ソース側延在部３４およびドレイン側延在部３６の厚さは、窒化物半導体装置１０のオン抵抗に影響する。したがって、Ｙ軸方向と直交する平面における第１中間部４０および第２中間部４４の断面積は、窒化物半導体装置１０のゲート信頼性とオン抵抗とのトレードオフを考慮して設定することができる。
【0069】
窒化物半導体装置１０において、ゲート電極２２が配置されるゲート層２０は、ドレイン電極２８が電子供給層１８に接触する第２開口２４Ｂよりも、ソース電極２６が電子供給層１８に接触する第１開口２４Ａの近くに配置されている。したがって、ゲート電極２２に電圧を印加する場合、ドレイン電極２８が配置される第２開口２４Ｂよりも、ソース電極２６が配置される第１開口２４Ａに近い領域においてより電界が強くなり得る。したがって、特にソース側延在部３４における等電位線の密度を低減して、窒化物半導体装置１０のゲート信頼性を向上させること（例えば、ゲートリーク電流の低減、電圧ストレス耐性の向上など）が効果的である。
【0070】
この点、本実施形態の窒化物半導体装置１０では、ソース側延在部３４の第１中間部４０は、Ｙ軸方向と直交する平面において、ドレイン側延在部３６の第２中間部４４よりも大きな断面積を有している。これにより、ドレイン側延在部３６の第２中間部４４の存在による窒化物半導体装置１０のオン抵抗の上昇を抑制しつつ、ソース側延在部３４の第１中間部４０における等電位線の密度を低減することができる。したがって、本実施形態の窒化物半導体装置１０によれば、オン抵抗の上昇を抑制しつつ、ゲート信頼性を向上させることができる。
【0071】
本実施形態の窒化物半導体装置１０は、以下の利点を有する。
（１）ソース側延在部３４の第１中間部４０は、Ｙ軸方向（第２方向）と直交する平面において、ドレイン側延在部３６の第２中間部４４よりも大きな断面積を有している。これにより、ドレイン側延在部３６の第２中間部４４の存在による窒化物半導体装置１０のオン抵抗の上昇を抑制しつつ、ソース側延在部３４の第１中間部４０における等電位線の密度を低減することができる。この結果、窒化物半導体装置１０において、オン抵抗の上昇を抑制しつつ、ゲート信頼性を向上させることができる。
（１）ソース側延在部３４の第１中間部４０は、Ｙ軸方向（第２方向）と直交する平面において、ドレイン側延在部３６の第２中間部４４よりも大きな断面積を有している。これにより、ドレイン側延在部３６の第２中間部４４の存在による窒化物半導体装置１０のオン抵抗の上昇を抑制しつつ、ソース側延在部３４の第１中間部４０における等電位線の密度を低減することができる。この結果、窒化物半導体装置１０において、オン抵抗の上昇を抑制しつつ、ゲート信頼性を向上させることができる。
【0072】
（２）第１中間部４０の厚さは、第１ステップ部３８の厚さ以上リッジ部３２の厚さ未満であり、第２中間部４４の厚さは、第２ステップ部４２の厚さ以上リッジ部３２の厚さ未満であってよい。各中間部４０，４４における等電位線の密度がリッジ部３２内よりも低減されることにより、窒化物半導体装置１０のゲート信頼性を向上させることができる。
【0073】
（３）ゲート層２０は、第２開口２４Ｂよりも第１開口２４Ａの近くに位置していてよい。これにより、ゲート電極２２とドレイン電極２８との距離を相対的に大きくすることができるため、比較的大きな電圧がかかりやすいゲート・ドレイン間の絶縁破壊を抑制することができる。
【0074】
（４）ドレイン側延在部３６は、ソース側延在部３４よりも大きいＸ軸方向（第１方向）の寸法を有していてよい。これにより、比較的大きな電界が印加され得るゲート電極２２とドレイン電極２８との間の領域におけるゲートリーク電流の発生を抑制することができる。
【0075】
［ゲート層の変更例］
（第１変更例）
図１６は、ゲート層の第１変更例を説明するための例示的な窒化物半導体装置２００の概略断面図である。図１６において、図２および図３に示す窒化物半導体装置１０と同様の構成要素には同じ符号が付されている。また、窒化物半導体装置１０と同様な構成要素については詳細な説明を省略する。
（第１変更例）
図１６は、ゲート層の第１変更例を説明するための例示的な窒化物半導体装置２００の概略断面図である。図１６において、図２および図３に示す窒化物半導体装置１０と同様の構成要素には同じ符号が付されている。また、窒化物半導体装置１０と同様な構成要素については詳細な説明を省略する。
【0076】
図１６に示すように、窒化物半導体装置２００は、図３に示すゲート層２０に代えて、電子供給層１８上に形成されたゲート層２０２を含む。ゲート層２０２を構成する材料はゲート層２０と同様であってよい。ゲート層２０２は、第１開口２４Ａと第２開口２４Ｂとの間に位置している。より詳細には、ゲート層２０２は、第１開口２４Ａと第２開口２４Ｂとの間であって、第２開口２４Ｂよりも第１開口２４Ａの近くに配置されていてよい。
【0077】
ゲート層２０２は、ゲート電極２２が形成される上面２０２Ａと、電子供給層１８に接する底面２０２Ｂとを含んでいてよい。ゲート層２０２は、ゲート電極２２が形成される上面２０２Ａを含むリッジ部２０４と、リッジ部２０４よりも薄いソース側延在部２０６およびドレイン側延在部２０８とを含んでいる。リッジ部２０４、ソース側延在部２０６、およびドレイン側延在部２０８は、いずれも電子供給層１８に接している。ソース側延在部２０６およびドレイン側延在部２０８は、平面視でリッジ部２０４から外側に延びている。
【0078】
ソース側延在部２０６は、リッジ部２０４から第１開口２４Ａに向かって延びている。ソース側延在部２０６は、第１開口２４Ａまでは達していない。第１開口２４Ａに埋め込まれたソース電極２６とソース側延在部２０６との間には、パッシベーション層２４が配置されている。
【0079】
ドレイン側延在部２０８は、リッジ部２０４から第２開口２４Ｂに向かって延びている。ドレイン側延在部２０８は、第２開口２４Ｂまでは達していない。第２開口２４Ｂに埋め込まれたドレイン電極２８とドレイン側延在部２０８との間には、パッシベーション層２４が配置されている。
【0080】
リッジ部２０４は、ソース側延在部２０６とドレイン側延在部２０８との間にあり、ソース側延在部２０６およびドレイン側延在部２０８と一体的に形成されている。ソース側延在部２０６およびドレイン側延在部２０８の存在により、ゲート層２０２の底面２０２Ｂは、上面２０２Ａよりも大きな面積を有している。図１６に示す例では、ドレイン側延在部２０８は、ソース側延在部２０６よりも、平面視でリッジ部２０４の外側に向けて長く延びていてよい。すなわち、ドレイン側延在部２０８は、ソース側延在部２０６よりも大きいＸ軸方向の寸法を有していてよい。ソース側延在部２０６は、Ｘ軸方向において、０．０５μｍ以上０．３μｍ以下の寸法を有し得る。より好ましくは、ソース側延在部２０６は、Ｘ軸方向において、例えば、０．２μｍ以上０．３μｍ以下の寸法を有していてよい。一方、ドレイン側延在部２０８は、Ｘ軸方向において、０．０５μｍ以上０．６μｍ以下の寸法を有し得る。より好ましくは、ドレイン側延在部２０８は、Ｘ軸方向において、例えば、０．２μｍ以上０．６μｍ以下の寸法を有していてよい。
【0081】
リッジ部２０４は、ゲート層２０２の比較的厚い部分に相当する。リッジ部２０４は、５０ｎｍ以上２００ｎｍ以下の厚さを有し得る。より好ましくは、リッジ部２０４は、例えば、８０ｎｍ以上１５０ｎｍ以下の厚さを有していてよい。リッジ部２０４の厚さは、ゲート閾値電圧を含むパラメータを考慮して定めることができる。一例では、リッジ部２０４は、１１０ｎｍよりも大きい厚さを有していてよい。
【0082】
ソース側延在部２０６は、ゲート層２０２の底面２０２Ｂと平行な上面２１０Ａを含む第１ステップ部２１０と、第１ステップ部２１０をリッジ部２０４に接続する第１中間部２１２とを含む。また、ドレイン側延在部２０８は、ゲート層２０２の底面２０２Ｂと平行な上面２１４Ａを含む第２ステップ部２１４と、第２ステップ部２１４をリッジ部２０４に接続する第２中間部２１６とを含む。第１ステップ部２１０は、第１開口２４Ａ寄りに位置するゲート層２０２の第１端２０２Ｃを含み、第２ステップ部２１４は、第２開口２４Ｂ寄りに位置するゲート層２０２の第２端２０２Ｄを含む。第１端２０２Ｃおよび第２端２０２Ｄは、ゲート層２０２のＸ軸方向における端である。
【0083】
第１ステップ部２１０および第２ステップ部２１４は、図３に示す第１ステップ部３８および第２ステップ部４２とそれぞれ同様の寸法を有していてよい。第１中間部２１２は、リッジ部２０４から遠ざかるほど漸減する厚さを有していてよい。同様に、第２中間部２１６は、リッジ部２０４から遠ざかるほど漸減する厚さを有していてよい。
【0084】
リッジ部２０４は、第１側面２０４Ａ、および第１側面２０４Ａと反対の第２側面２０４Ｂを含む。第１側面２０４Ａおよび第２側面２０４Ｂは、平坦であってよい。第１側面２０４Ａおよび第２側面２０４Ｂは、Ｘ軸方向と交差している。第１側面２０４Ａおよび第２側面２０４Ｂは、Ｘ軸方向と直交していてもよいし、他の角度で交差していてもよい。
【0085】
第１中間部２１２は、リッジ部２０４の第１側面２０４Ａと、第１ステップ部２１０の上面２１０Ａとを接続する第１中間面２１２Ａを含む。第２中間部２１６は、リッジ部２０４の第２側面２０４Ｂと、第２ステップ部２１４の上面２１４Ａとを接続する第２中間面２１６Ａを含む。
【0086】
図１６の例では、第１中間面２１２Ａは、傾斜面または湾曲面であってよい。すなわち、第１中間面２１２Ａは、第１ステップ部２１０の上面２１０Ａに対して傾斜していてよい。第１中間面２１２Ａは、リッジ部２０４の第１側面２０４Ａに対して傾斜していてよい。第１中間面２１２Ａは、湾曲していてもよいし、平坦であってもよい。第１中間面２１２Ａは、少なくとも部分的に湾曲していてよい。
【0087】
同様に、第２中間面２１６Ａは、傾斜面または湾曲面であってよい。すなわち、第２中間面２１６Ａは、第２ステップ部２１４の上面２１４Ａに対して傾斜していてよい。第２中間面２１６Ａは、リッジ部２０４の第２側面２０４Ｂに対して傾斜していてよい。第２中間面２１６Ａは、湾曲していてもよいし、平坦であってもよい。第２中間面２１６Ａは、少なくとも部分的に湾曲していてよい。一例では、第１中間面２１２Ａおよび第２中間面２１６Ａのうちの少なくとも一方が、少なくとも部分的に湾曲していてよい。
【0088】
第１中間部２１２は、Ｙ軸方向と直交する平面において、第２中間部２１６よりも大きな断面積を有している。第１中間部２１２の断面積は、第１中間面２１２Ａとゲート層２０２の底面２０２Ｂとの間の領域（図１６においてドットパターンが付された領域）の面積に相当する。第２中間部２１６の断面積は、第２中間面２１６Ａとゲート層２０２の底面２０２Ｂとの間の領域（図１６においてドットパターンが付された領域）の面積に相当する。
【0089】
図１６の例では、第１中間部２１２のＸ軸方向の寸法Ｄ１は、第２中間部２１６のＸ軸方向の寸法Ｄ２よりも大きい。一例では、第１中間部２１２は、Ｘ軸方向において、５ｎｍ以上１００ｎｍ以下の寸法Ｄ１を有していてよく、第２中間部２１６は、Ｘ軸方向において、５ｎｍ以上１００ｎｍ以下の寸法Ｄ２を有していてよい。また、第１中間部２１２のＺ軸方向の寸法Ｄ３は、第２中間部２１６のＺ軸方向の寸法Ｄ４よりも大きい。第１中間部２１２のＺ軸方向の寸法Ｄ３は、第１中間部２１２の最も厚い部分の厚さであってよく、第２中間部２１６のＺ軸方向の寸法Ｄ４は、第２中間部２１６の最も厚い部分の厚さであってよい。一例では、第１中間部２１２および第２中間部２１６の厚さは、１０ｎｍ～８０ｎｍの範囲内であってよい。なお、第１中間部２１２のＺ軸方向の寸法Ｄ３は、リッジ部２０４と隣接する位置における第１中間部２１２の厚さであってよく、第２中間部２１６のＺ軸方向の寸法Ｄ４は、リッジ部２０４と隣接する位置における第２中間部２１６の厚さであってよい。本明細書では、第１中間部２１２のＺ軸方向の寸法Ｄ３を、単に第１中間部２１２の厚さと呼び、第２中間部２１６のＺ軸方向の寸法Ｄ４を、単に第２中間部２１６の厚さと呼ぶことがある。
【0090】
別の例では、寸法Ｄ１は寸法Ｄ２以下であってもよい。その場合、第１中間部２１２が第２中間部２１６よりも大きな断面積を有するように、寸法Ｄ３を寸法Ｄ４よりも大きくすることができる。
【0091】
さらに別の例では、寸法Ｄ３は寸法Ｄ４以下であってもよい。その場合、第１中間部２１２が第２中間部２１６よりも大きな断面積を有するように、寸法Ｄ１を寸法Ｄ２よりも大きくすることができる。
【0092】
このように、窒化物半導体装置２００において、第１中間部２１２は、Ｙ軸方向と直交する平面において、第２中間部２１６よりも大きな断面積を有している。これにより、ドレイン側延在部２０８の第２中間部２１６の存在による窒化物半導体装置２００のオン抵抗の上昇を抑制しつつ、ソース側延在部２０６の第１中間部２１２における等電位線の密度を低減することができる。したがって、第１変更例の窒化物半導体装置２００によれば、オン抵抗の上昇を抑制しつつ、ゲート信頼性を向上させることができる。
【0093】
（第２変更例）
図１７は、ゲート層の第２変更例を説明するための例示的な窒化物半導体装置３００の概略断面図である。図１７において、図２および図３に示す窒化物半導体装置１０と同様の構成要素には同じ符号が付されている。また、窒化物半導体装置１０と同様な構成要素については詳細な説明を省略する。
図１７は、ゲート層の第２変更例を説明するための例示的な窒化物半導体装置３００の概略断面図である。図１７において、図２および図３に示す窒化物半導体装置１０と同様の構成要素には同じ符号が付されている。また、窒化物半導体装置１０と同様な構成要素については詳細な説明を省略する。
【0094】
図１７に示すように、窒化物半導体装置３００は、図３に示すゲート層２０に代えて、電子供給層１８上に形成されたゲート層３０２を含む。ゲート層３０２を構成する材料はゲート層２０と同様であってよい。ゲート層３０２は、第１開口２４Ａと第２開口２４Ｂとの間に位置している。より詳細には、ゲート層３０２は、第１開口２４Ａと第２開口２４Ｂとの間であって、第２開口２４Ｂよりも第１開口２４Ａの近くに配置されていてよい。
【0095】
ゲート層３０２は、ゲート電極２２が形成される上面３０２Ａと、電子供給層１８に接する底面３０２Ｂとを含んでいてよい。ゲート層３０２は、ゲート電極２２が形成される上面３０２Ａを含むリッジ部３０４と、リッジ部３０４よりも薄いソース側延在部３０６およびドレイン側延在部３０８とを含んでいる。リッジ部３０４、ソース側延在部３０６、およびドレイン側延在部３０８は、いずれも電子供給層１８に接している。ソース側延在部３０６およびドレイン側延在部３０８は、平面視でリッジ部３０４から外側に延びている。
【0096】
ソース側延在部３０６は、リッジ部３０４から第１開口２４Ａに向かって延びている。ソース側延在部３０６は、第１開口２４Ａまでは達していない。第１開口２４Ａに埋め込まれたソース電極２６とソース側延在部３０６との間には、パッシベーション層２４が配置されている。
【0097】
ドレイン側延在部３０８は、リッジ部３０４から第２開口２４Ｂに向かって延びている。ドレイン側延在部３０８は、第２開口２４Ｂまでは達していない。第２開口２４Ｂに埋め込まれたドレイン電極２８とドレイン側延在部３０８との間には、パッシベーション層２４が配置されている。
【0098】
リッジ部３０４は、ソース側延在部３０６とドレイン側延在部３０８との間にあり、ソース側延在部３０６およびドレイン側延在部３０８と一体的に形成されている。ソース側延在部３０６およびドレイン側延在部３０８の存在により、ゲート層３０２の底面３０２Ｂは、上面３０２Ａよりも大きな面積を有している。図１７に示す例では、ドレイン側延在部３０８は、ソース側延在部３０６よりも、平面視でリッジ部３０４の外側に向けて長く延びていてよい。すなわち、ドレイン側延在部３０８は、ソース側延在部３０６よりも大きいＸ軸方向の寸法を有していてよい。ソース側延在部３０６は、Ｘ軸方向において、０．０５μｍ以上０．３μｍ以下の寸法を有し得る。より好ましくは、ソース側延在部３０６は、Ｘ軸方向において、例えば、０．２μｍ以上０．３μｍ以下の寸法を有していてよい。一方、ドレイン側延在部３０８は、Ｘ軸方向において、０．０５μｍ以上０．６μｍ以下の寸法を有し得る。より好ましくは、ドレイン側延在部３０８は、Ｘ軸方向において、例えば、０．２μｍ以上０．６μｍ以下の寸法を有し得る。
【0099】
リッジ部３０４は、ゲート層３０２の比較的厚い部分に相当する。リッジ部３０４は、５０ｎｍ以上２００ｎｍ以下の厚さを有し得る。より好ましくは、リッジ部３０４は、例えば、８０ｎｍ以上１５０ｎｍ以下の厚さを有していてよい。リッジ部３０４の厚さは、ゲート閾値電圧を含むパラメータを考慮して定めることができる。一例では、リッジ部３０４は、１１０ｎｍよりも大きい厚さを有していてよい。
【0100】
ソース側延在部３０６は、ゲート層３０２の底面３０２Ｂと平行な上面３１０Ａを含む第１ステップ部３１０と、第１ステップ部３１０をリッジ部３０４に接続する第１中間部３１２とを含む。また、ドレイン側延在部３０８は、ゲート層３０２の底面３０２Ｂと平行な上面３１４Ａを含む第２ステップ部３１４と、第２ステップ部３１４をリッジ部３０４に接続する第２中間部３１６とを含む。第１ステップ部３１０は、第１開口２４Ａ寄りに位置するゲート層３０２の第１端３０２Ｃを含み、第２ステップ部３１４は、第２開口２４Ｂ寄りに位置するゲート層３０２の第２端３０２Ｄを含む。第１端３０２Ｃおよび第２端３０２Ｄは、ゲート層３０２のＸ軸方向における端である。
【0101】
第１ステップ部３１０および第２ステップ部３１４は、図３に示す第１ステップ部３８および第２ステップ部４２とそれぞれ同様の寸法を有していてよい。
リッジ部３０４は、第１側面３０４Ａ、および第１側面３０４Ａと反対の第２側面３０４Ｂを含む。第１側面３０４Ａおよび第２側面３０４Ｂは、平坦であってよい。第１側面３０４Ａおよび第２側面３０４Ｂは、Ｘ軸方向と交差している。第１側面３０４Ａおよび第２側面３０４Ｂは、Ｘ軸方向と直交していてもよいし、他の角度で交差していてもよい。
リッジ部３０４は、第１側面３０４Ａ、および第１側面３０４Ａと反対の第２側面３０４Ｂを含む。第１側面３０４Ａおよび第２側面３０４Ｂは、平坦であってよい。第１側面３０４Ａおよび第２側面３０４Ｂは、Ｘ軸方向と交差している。第１側面３０４Ａおよび第２側面３０４Ｂは、Ｘ軸方向と直交していてもよいし、他の角度で交差していてもよい。
【0102】
第１中間部３１２は、リッジ部３０４の第１側面３０４Ａと、第１ステップ部３１０の上面３１０Ａとを接続する第１中間面３１２Ａを含む。第２中間部３１６は、リッジ部３０４の第２側面３０４Ｂと、第２ステップ部３１４の上面３１４Ａとを接続する第２中間面３１６Ａを含む。
【0103】
図１７の例では、第１中間面３１２Ａは、２つの段を含んでいてよい。具体的には、第１中間面３１２Ａは、第１中間部３１２の第１上面３１２Ａ１、第１側面３１２Ａ２、第２上面３１２Ａ３、および第２側面３１２Ａ４を含んでいてよい。第１中間部３１２の第１上面３１２Ａ１および第２上面３１２Ａ３は、第１ステップ部３１０の上面３１０Ａと平行であってよい。第１中間部３１２の第１側面３１２Ａ２は、第１中間部３１２の第１上面３１２Ａ１と第２上面３１２Ａ３とを接続している。第１中間部３１２の第２側面３１２Ａ４は、第１中間部３１２の第２上面３１２Ａ３と第１ステップ部３１０の上面３１０Ａとを接続している。第１中間部３１２の第１側面３１２Ａ２は、第１中間部３１２の第１上面３１２Ａ１と第２上面３１２Ａ３との間に垂直に延びていてもよいし、傾斜して延びていてもよい。第１中間部３１２の第２側面３１２Ａ４は、第１中間部３１２の第２上面３１２Ａ３と第１ステップ部３１０の上面３１０Ａとの間に垂直に延びていてもよいし、傾斜して延びていてもよい。第１中間部３１２の第１上面３１２Ａ１は、Ｚ軸方向において、ゲート層３０２の上面３０２Ａと、第１中間部３１２の第２上面３１２Ａ３との間に位置している。第１中間部３１２の第２上面３１２Ａ３は、Ｚ軸方向において、第１中間部３１２の第２上面３１２Ａ３と、第１ステップ部３１０の上面３１０Ａとの間に位置している。
【0104】
一方、第２中間面３１６Ａは、１つの段を含んでいてよい。具体的には、第２中間面３１６Ａは、第２中間部３１６の上面３１６Ａ１および側面３１６Ａ２を含んでいてよい。第２中間部３１６の上面３１６Ａ１は、第２ステップ部３１４の上面３１４Ａと平行であってよい。第２中間部３１６の側面３１６Ａ２は、第２中間部３１６の上面３１６Ａ１と第２ステップ部３１４の上面３１４Ａとを接続している。第２中間部３１６の側面３１６Ａ２は、第２中間部３１６の上面３１６Ａ１と第２ステップ部３１４の上面３１４Ａとの間に垂直に延びていてもよいし、傾斜して延びていてもよい。第２中間部３１６の上面３１６Ａ１は、Ｚ軸方向において、ゲート層３０２の上面３０２Ａと、第２ステップ部３１４の上面３１４Ａとの間に位置している。
【0105】
第１中間部３１２は、Ｙ軸方向と直交する平面において、第２中間部３１６よりも大きな断面積を有している。第１中間部３１２の断面積は、第１中間面３１２Ａとゲート層３０２の底面３０２Ｂとの間の領域（図１７においてドットパターンが付された領域）の面積に相当する。第２中間部３１６の断面積は、第２中間面３１６Ａとゲート層３０２の底面３０２Ｂとの間の領域（図１７においてドットパターンが付された領域）の面積に相当する。
【0106】
図１７の例では、第１中間部３１２のＸ軸方向の寸法Ｄ１は、第２中間部３１６のＸ軸方向の寸法Ｄ２よりも大きい。一例では、第１中間部３１２は、Ｘ軸方向において、５ｎｍ以上１００ｎｍ以下の寸法Ｄ１を有していてよく、第２中間部３１６は、Ｘ軸方向において、５ｎｍ以上１００ｎｍ以下の寸法Ｄ２を有していてよい。また、第１中間部３１２のＺ軸方向の寸法Ｄ３は、第２中間部３１６のＺ軸方向の寸法Ｄ４よりも大きい。第１中間部３１２のＺ軸方向の寸法Ｄ３は、第１中間部３１２の最も厚い部分の厚さであってよく、第２中間部３１６のＺ軸方向の寸法Ｄ４は、第２中間部３１６の最も厚い部分の厚さであってよい。一例では、第１中間部３１２および第２中間部３１６の厚さは、１０ｎｍ～８０ｎｍの範囲内であってよい。なお、第１中間部３１２のＺ軸方向の寸法Ｄ３は、リッジ部３０４と隣接する位置における第１中間部３１２の厚さであってよく、第２中間部３１６のＺ軸方向の寸法Ｄ４は、リッジ部３０４と隣接する位置における第２中間部３１６の厚さであってよい。本明細書では、第１中間部３１２のＺ軸方向の寸法Ｄ３を、単に第１中間部３１２の厚さと呼び、第２中間部３１６のＺ軸方向の寸法Ｄ４を、単に第２中間部３１６の厚さと呼ぶことがある。
【0107】
別の例では、寸法Ｄ１は寸法Ｄ２以下であってもよい。その場合、第１中間部３１２が第２中間部３１６よりも大きな断面積を有するように、寸法Ｄ３を寸法Ｄ４よりも大きくすることができる。
【0108】
さらに別の例では、寸法Ｄ３は寸法Ｄ４以下であってもよい。その場合、第１中間部３１２が第２中間部３１６よりも大きな断面積を有するように、寸法Ｄ１を寸法Ｄ２よりも大きくすることができる。
【0109】
このように、窒化物半導体装置３００において、第１中間部３１２は、Ｙ軸方向と直交する平面において、第２中間部３１６よりも大きな断面積を有している。これにより、ドレイン側延在部３０８の第２中間部３１６の存在による窒化物半導体装置３００のオン抵抗の上昇を抑制しつつ、ソース側延在部３０６の第１中間部３１２における等電位線の密度を低減することができる。したがって、第２変更例の窒化物半導体装置３００によれば、オン抵抗の上昇を抑制しつつ、ゲート信頼性を向上させることができる。
【0110】
（第３変更例）
図１８は、ゲート層の第３変更例を説明するための例示的な窒化物半導体装置４００の概略断面図である。図１８において、図２および図３に示す窒化物半導体装置１０と同様の構成要素には同じ符号が付されている。また、窒化物半導体装置１０と同様な構成要素については詳細な説明を省略する。
図１８は、ゲート層の第３変更例を説明するための例示的な窒化物半導体装置４００の概略断面図である。図１８において、図２および図３に示す窒化物半導体装置１０と同様の構成要素には同じ符号が付されている。また、窒化物半導体装置１０と同様な構成要素については詳細な説明を省略する。
【0111】
図１８に示すように、窒化物半導体装置４００は、図３に示すゲート層２０に代えて、電子供給層１８上に形成されたゲート層４０２を含む。ゲート層４０２を構成する材料はゲート層２０と同様であってよい。ゲート層４０２は、第１開口２４Ａと第２開口２４Ｂとの間に位置している。より詳細には、ゲート層４０２は、第１開口２４Ａと第２開口２４Ｂとの間であって、第２開口２４Ｂよりも第１開口２４Ａの近くに配置されていてよい。
【0112】
ゲート層４０２は、ゲート電極２２が形成される上面４０２Ａと、電子供給層１８に接する底面４０２Ｂとを含んでいてよい。ゲート層４０２は、ゲート電極２２が形成される上面４０２Ａを含むリッジ部４０４と、リッジ部４０４よりも薄いソース側延在部４０６およびドレイン側延在部４０８とを含んでいる。リッジ部４０４、ソース側延在部４０６、およびドレイン側延在部４０８は、いずれも電子供給層１８に接している。ソース側延在部４０６およびドレイン側延在部４０８は、平面視でリッジ部４０４から外側に延びている。
【0113】
ソース側延在部４０６は、リッジ部４０４から第１開口２４Ａに向かって延びている。ソース側延在部４０６は、第１開口２４Ａまでは達していない。第１開口２４Ａに埋め込まれたソース電極２６とソース側延在部４０６との間には、パッシベーション層２４が配置されている。
【0114】
ドレイン側延在部４０８は、リッジ部４０４から第２開口２４Ｂに向かって延びている。ドレイン側延在部４０８は、第２開口２４Ｂまでは達していない。第２開口２４Ｂに埋め込まれたドレイン電極２８とドレイン側延在部４０８との間には、パッシベーション層２４が配置されている。
【0115】
リッジ部４０４は、ソース側延在部４０６とドレイン側延在部４０８との間にあり、ソース側延在部４０６およびドレイン側延在部４０８と一体的に形成されている。ソース側延在部４０６およびドレイン側延在部４０８の存在により、ゲート層４０２の底面４０２Ｂは、上面４０２Ａよりも大きな面積を有している。図１８に示す例では、ドレイン側延在部４０８は、ソース側延在部４０６よりも、平面視でリッジ部４０４の外側に向けて長く延びていてよい。すなわち、ドレイン側延在部４０８は、ソース側延在部４０６よりも大きいＸ軸方向の寸法を有していてよい。ソース側延在部４０６は、Ｘ軸方向において、０．０５μｍ以上０．３μｍ以下の寸法を有し得る。より好ましくは、ソース側延在部４０６は、Ｘ軸方向において、例えば、０．２μｍ以上０．３μｍ以下の寸法を有していてよい。一方、ドレイン側延在部４０８は、Ｘ軸方向において、０．０５μｍ以上０．６μｍ以下の寸法を有し得る。より好ましくは、ドレイン側延在部４０８は、Ｘ軸方向において、例えば、０．２μｍ以上０．６μｍ以下の寸法を有していてよい。
【0116】
リッジ部４０４は、ゲート層４０２の比較的厚い部分に相当する。リッジ部４０４は、５０ｎｍ以上２００ｎｍ以下の厚さを有し得る。より好ましくは、リッジ部４０４は、例えば、８０ｎｍ以上１５０ｎｍ以下の厚さを有していてよい。リッジ部４０４の厚さは、ゲート閾値電圧を含むパラメータを考慮して定めることができる。一例では、リッジ部４０４は、１１０ｎｍよりも大きい厚さを有していてよい。
【0117】
ソース側延在部４０６は、ゲート層４０２の底面４０２Ｂと平行な上面４１０Ａを含む第１ステップ部４１０と、第１ステップ部４１０をリッジ部４０４に接続する第１中間部４１２とを含む。また、ドレイン側延在部４０８は、ゲート層４０２の底面４０２Ｂと平行な上面４１４Ａを含む第２ステップ部４１４と、第２ステップ部４１４をリッジ部４０４に接続する第２中間部４１６とを含む。第１ステップ部４１０は、第１開口２４Ａ寄りに位置するゲート層４０２の第１端４０２Ｃを含み、第２ステップ部４１４は、第２開口２４Ｂ寄りに位置するゲート層４０２の第２端４０２Ｄを含む。第１端４０２Ｃおよび第２端４０２Ｄは、ゲート層４０２のＸ軸方向における端である。
【0118】
第１ステップ部４１０および第２ステップ部４１４は、図３に示す第１ステップ部３８および第２ステップ部４２とそれぞれ同様の寸法を有していてよい。
リッジ部４０４は、第１側面４０４Ａ、および第１側面４０４Ａと反対の第２側面４０４Ｂを含む。第１側面４０４Ａおよび第２側面４０４Ｂは、平坦であってよい。第１側面４０４Ａおよび第２側面４０４Ｂは、Ｘ軸方向と交差している。第１側面４０４Ａおよび第２側面４０４Ｂは、Ｘ軸方向と直交していてもよいし、他の角度で交差していてもよい。
リッジ部４０４は、第１側面４０４Ａ、および第１側面４０４Ａと反対の第２側面４０４Ｂを含む。第１側面４０４Ａおよび第２側面４０４Ｂは、平坦であってよい。第１側面４０４Ａおよび第２側面４０４Ｂは、Ｘ軸方向と交差している。第１側面４０４Ａおよび第２側面４０４Ｂは、Ｘ軸方向と直交していてもよいし、他の角度で交差していてもよい。
【0119】
第１中間部４１２は、リッジ部４０４の第１側面４０４Ａと、第１ステップ部４１０の上面４１０Ａとを接続する第１中間面４１２Ａを含む。第２中間部４１６は、リッジ部４０４の第２側面４０４Ｂと、第２ステップ部４１４の上面４１４Ａとを接続する第２中間面４１６Ａを含む。
【0120】
図１８の例では、第１中間面４１２Ａは、１つの段を含んでいてよい。具体的には、第１中間面４１２Ａは、第１中間部４１２の上面４１２Ａ１および側面４１２Ａ２を含んでいてよい。第１中間部４１２の上面４１２Ａ１は、第１ステップ部４１０の上面４１０Ａと平行であってよい。第１中間部４１２の側面４１２Ａ２は、第１中間部４１２の上面４１２Ａ１と第１ステップ部４１０の上面４１０Ａとを接続している。第１中間部４１２の側面４１２Ａ２は、第１中間部４１２の上面４１２Ａ１と第１ステップ部４１０の上面４１０Ａとの間に垂直に延びていてもよいし、傾斜して延びていてもよい。第１中間部４１２の上面４１２Ａ１は、Ｚ軸方向において、ゲート層４０２の上面４０２Ａと、第１ステップ部４１０の上面４１０Ａとの間に位置している。
【0121】
一方、第２中間面４１６Ａは、傾斜面または湾曲面であってよい。すなわち、第２中間面４１６Ａは、リッジ部４０４の第２側面４０４Ｂおよび第２ステップ部４１４の上面４１４Ａに対して傾斜していてよい。第２中間面４１６Ａは、湾曲していてもよいし、平坦であってもよい。第２中間面４１６Ａは、少なくとも部分的に湾曲していてよい。
【0122】
第１中間部４１２は、Ｙ軸方向と直交する平面において、第２中間部４１６よりも大きな断面積を有している。第１中間部４１２の断面積は、第１中間面４１２Ａとゲート層４０２の底面４０２Ｂとの間の領域（図１８においてドットパターンが付された領域）の面積に相当する。第２中間部４１６の断面積は、第２中間面４１６Ａとゲート層４０２の底面４０２Ｂとの間の領域（図１８においてドットパターンが付された領域）の面積に相当する。
【0123】
図１８の例では、第１中間部４１２のＸ軸方向の寸法Ｄ１は、第２中間部４１６のＸ軸方向の寸法Ｄ２よりも大きい。一例では、第１中間部４１２は、Ｘ軸方向において、５ｎｍ以上１００ｎｍ以下の寸法Ｄ１を有していてよく、第２中間部４１６は、Ｘ軸方向において、５ｎｍ以上１００ｎｍ以下の寸法Ｄ２を有していてよい。また、第１中間部４１２のＺ軸方向の寸法Ｄ３は、第２中間部４１６のＺ軸方向の寸法Ｄ４よりも大きい。第１中間部４１２のＺ軸方向の寸法Ｄ３は、第１中間部４１２の最も厚い部分の厚さであってよく、第２中間部４１６のＺ軸方向の寸法Ｄ４は、第２中間部４１６の最も厚い部分の厚さであってよい。一例では、第１中間部４１２および第２中間部４１６の厚さは、１０ｎｍ～８０ｎｍの範囲内であってよい。なお、第１中間部４１２のＺ軸方向の寸法Ｄ３は、リッジ部４０４と隣接する位置における第１中間部４１２の厚さであってよく、第２中間部４１６のＺ軸方向の寸法Ｄ４は、リッジ部４０４と隣接する位置における第２中間部４１６の厚さであってよい。本明細書では、第１中間部４１２のＺ軸方向の寸法Ｄ３を、単に第１中間部４１２の厚さと呼び、第２中間部４１６のＺ軸方向の寸法Ｄ４を、単に第２中間部４１６の厚さと呼ぶことがある。
【0124】
別の例では、寸法Ｄ１は寸法Ｄ２以下であってもよい。このような場合であっても、第１中間面４１２Ａが１つの段を含む第１中間部４１２は、第２中間面４１６Ａが段を含まない第２中間部４１６よりも大きな断面積を有し得る。
【0125】
さらに別の例では、寸法Ｄ３は寸法Ｄ４以下であってもよい。このような場合であっても、第１中間面４１２Ａが１つの段を含む第１中間部４１２は、第２中間面４１６Ａが段を含まない第２中間部４１６よりも大きな断面積を有し得る。
【0126】
このように、窒化物半導体装置４００において、第１中間部４１２は、Ｙ軸方向と直交する平面において、第２中間部４１６よりも大きな断面積を有している。これにより、ドレイン側延在部４０８の第２中間部４１６の存在による窒化物半導体装置４００のオン抵抗の上昇を抑制しつつ、ソース側延在部４０６の第１中間部４１２における等電位線の密度を低減することができる。したがって、第３変更例の窒化物半導体装置４００によれば、オン抵抗の上昇を抑制しつつ、ゲート信頼性を向上させることができる。
【0127】
［他の変更例］
上記実施形態および変更例の各々は、以下のように変更して実施することができる。
・図３に示す窒化物半導体装置１０において、第１中間部４０の側面４０Ａ２および第２中間部４４の側面４４Ａ２のうちの少なくとも一方が、少なくとも部分的に湾曲していてもよい。
上記実施形態および変更例の各々は、以下のように変更して実施することができる。
・図３に示す窒化物半導体装置１０において、第１中間部４０の側面４０Ａ２および第２中間部４４の側面４４Ａ２のうちの少なくとも一方が、少なくとも部分的に湾曲していてもよい。
【0128】
・窒化物半導体装置３００において、第１中間面３１２Ａおよび第２中間面３１６Ａの各々に含まれる段の数は、図１７に示す例に限られない。第１中間面３１２Ａおよび第２中間面３１６Ａの各々は、１つまたは複数の段を含み、第１中間面３１２Ａの段の数は、第２中間面３１６Ａの段の数以上であってよい。例えば、第１中間面３１２Ａが３つの段を含み、第２中間面３１６Ａが３つ以下の段を含んでいてもよい。
【0129】
・図１８に示す窒化物半導体装置４００において、第１中間面４１２Ａは、複数の段を含んでいてもよい。
・所望の形状のゲート層を形成するための製造工程は上記のものに限られない。一例では、ゲート層として、化学的安定性の異なる複数の窒化物半導体材料を用いることにより非対称な形状を得ることもできる。
・所望の形状のゲート層を形成するための製造工程は上記のものに限られない。一例では、ゲート層として、化学的安定性の異なる複数の窒化物半導体材料を用いることにより非対称な形状を得ることもできる。
【0130】
本明細書に記載の様々な例のうちの１つまたは複数を、技術的に矛盾しない範囲で組み合わせることができる。
本明細書において、「ＡおよびＢのうちの少なくとも１つ」とは、「Ａのみ、または、Ｂのみ、または、ＡおよびＢの両方」を意味するものとして理解されるべきである。
本明細書において、「ＡおよびＢのうちの少なくとも１つ」とは、「Ａのみ、または、Ｂのみ、または、ＡおよびＢの両方」を意味するものとして理解されるべきである。
【0131】
本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」の意味を含む。したがって、「第１層が第２層上に形成される」という表現は、或る実施形態では第１層が第２層に接触して第２層上に直接配置され得るが、他の実施形態では第１層が第２層に接触することなく第２層の上方に配置され得ることが意図される。すなわち、「～上に」という用語は、第１層と第２層との間に他の層が形成される構造を排除しない。例えば、電子供給層１８が電子走行層１６上に形成されている構造は、２ＤＥＧを安定して形成するために電子供給層１８と電子走行層１６との間に中間層が位置している構造を含んでいてもよい。
【0132】
本開示で使用される「垂直」、「水平」、「上方」、「下方」、「上」、「下」、「前方」、「後方」、「縦」、「横」、「左」、「右」、「前」、「後」などの方向を示す用語は、説明および図示された装置の特定の向きに依存する。本開示においては、様々な代替的な向きを想定することができ、したがって、これらの方向を示す用語は、狭義に解釈されるべきではない。
【0133】
例えば、本開示で使用されるＺ軸方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造（例えば、図２に示される構造）は、本明細書で説明されるＺ軸方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。例えば、Ｘ軸方向が鉛直方向であってもよく、またはＹ軸方向が鉛直方向であってもよい。
【0134】
［付記］
本開示から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載される構成要素には、実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。
本開示から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載される構成要素には、実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。
【0135】
（付記１）
窒化物半導体によって構成された電子走行層（１６）と、
前記電子走行層（１６）上に形成され、前記電子走行層（１６）よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層（１８）と、
前記電子供給層（１８）の一部上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層（２０；２０２；３０２；４０２）と、
前記ゲート層（２０；２０２；３０２；４０２）上に形成されたゲート電極（２２）と、
前記電子供給層（１８）、前記ゲート層（２０；２０２；３０２；４０２）、および前記ゲート電極（２２）を覆うとともに、第１方向に互いに離隔された第１開口（２４Ａ）および第２開口（２４Ｂ）を有するパッシベーション層（２４）と、
前記第１開口（２４Ａ）を介して前記電子供給層（１８）に接しているソース電極（２６）と、
前記第２開口（２４Ｂ）を介して前記電子供給層（１８）に接しているドレイン電極（２８）と
を備え、前記ゲート層（２０；２０２；３０２；４０２）は、前記第１開口（２４Ａ）と前記第２開口（２４Ｂ）との間に位置するとともに、平面視で前記第１方向と直交する第２方向に延在しており、前記ゲート電極（２２）が形成される上面（２０Ａ；２０２Ａ；３０２Ａ；４０２Ａ）と、前記電子供給層（１８）に接する底面（２０Ｂ；２０２Ｂ；３０２Ｂ；４０２Ｂ）とを含み、
前記ゲート層（２０；２０２；３０２；４０２）は、
前記電子供給層（１８）に接するとともに、前記ゲート層（２０；２０２；３０２；４０２）の前記上面（２０Ａ；２０２Ａ；３０２Ａ；４０２Ａ）を含むリッジ部（３２；２０４；３０４；４０４）と、
前記電子供給層（１８）に接するとともに、前記リッジ部（３２；２０４；３０４；４０４）から前記第１開口（２４Ａ）に向かって延びる、前記リッジ部（３２；２０４；３０４；４０４）よりも薄いソース側延在部（３４；２０６；３０６；４０６）と、
前記電子供給層（１８）に接するとともに、前記リッジ部（３２；２０４；３０４；４０４）から前記第２開口（２４Ｂ）に向かって延びる、前記リッジ部（３２；２０４；３０４；４０４）よりも薄いドレイン側延在部（３６；２０８；３０８；４０８）と
を含み、
前記ソース側延在部（３４；２０６；３０６；４０６）は、前記ゲート層（２０；２０２；３０２；４０２）の前記底面（２０Ｂ；２０２Ｂ；３０２Ｂ；４０２Ｂ）と平行な上面（３８Ａ；２１０Ａ；３１０Ａ；４１０Ａ）を含む第１ステップ部（３８；２１０；３１０；４１０）と、前記第１ステップ部（３８；２１０；３１０；４１０）を前記リッジ部（３２；２０４；３０４；４０４）に接続する第１中間部（４０；２１２；３１２；４１２）とを含み、
前記ドレイン側延在部（３６；２０８；３０８；４０８）は、前記ゲート層（２０；２０２；３０２；４０２）の前記底面（２０Ｂ；２０２Ｂ；３０２Ｂ；４０２Ｂ）と平行な上面（４２Ａ；２１４Ａ；３１４Ａ；４１４Ａ）を含む第２ステップ部（４２；２１４；３１４；４１４）と、前記第２ステップ部（４２；２１４；３１４；４１４）を前記リッジ部（３２；２０４；３０４；４０４）に接続する第２中間部（４４；２１６；３１６；４１６）とを含み、
前記第１中間部（４０；２１２；３１２；４１２）は、前記第２方向と直交する平面において、前記第２中間部（４４；２１６；３１６；４１６）よりも大きな断面積を有している、窒化物半導体装置。
窒化物半導体によって構成された電子走行層（１６）と、
前記電子走行層（１６）上に形成され、前記電子走行層（１６）よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層（１８）と、
前記電子供給層（１８）の一部上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層（２０；２０２；３０２；４０２）と、
前記ゲート層（２０；２０２；３０２；４０２）上に形成されたゲート電極（２２）と、
前記電子供給層（１８）、前記ゲート層（２０；２０２；３０２；４０２）、および前記ゲート電極（２２）を覆うとともに、第１方向に互いに離隔された第１開口（２４Ａ）および第２開口（２４Ｂ）を有するパッシベーション層（２４）と、
前記第１開口（２４Ａ）を介して前記電子供給層（１８）に接しているソース電極（２６）と、
前記第２開口（２４Ｂ）を介して前記電子供給層（１８）に接しているドレイン電極（２８）と
を備え、前記ゲート層（２０；２０２；３０２；４０２）は、前記第１開口（２４Ａ）と前記第２開口（２４Ｂ）との間に位置するとともに、平面視で前記第１方向と直交する第２方向に延在しており、前記ゲート電極（２２）が形成される上面（２０Ａ；２０２Ａ；３０２Ａ；４０２Ａ）と、前記電子供給層（１８）に接する底面（２０Ｂ；２０２Ｂ；３０２Ｂ；４０２Ｂ）とを含み、
前記ゲート層（２０；２０２；３０２；４０２）は、
前記電子供給層（１８）に接するとともに、前記ゲート層（２０；２０２；３０２；４０２）の前記上面（２０Ａ；２０２Ａ；３０２Ａ；４０２Ａ）を含むリッジ部（３２；２０４；３０４；４０４）と、
前記電子供給層（１８）に接するとともに、前記リッジ部（３２；２０４；３０４；４０４）から前記第１開口（２４Ａ）に向かって延びる、前記リッジ部（３２；２０４；３０４；４０４）よりも薄いソース側延在部（３４；２０６；３０６；４０６）と、
前記電子供給層（１８）に接するとともに、前記リッジ部（３２；２０４；３０４；４０４）から前記第２開口（２４Ｂ）に向かって延びる、前記リッジ部（３２；２０４；３０４；４０４）よりも薄いドレイン側延在部（３６；２０８；３０８；４０８）と
を含み、
前記ソース側延在部（３４；２０６；３０６；４０６）は、前記ゲート層（２０；２０２；３０２；４０２）の前記底面（２０Ｂ；２０２Ｂ；３０２Ｂ；４０２Ｂ）と平行な上面（３８Ａ；２１０Ａ；３１０Ａ；４１０Ａ）を含む第１ステップ部（３８；２１０；３１０；４１０）と、前記第１ステップ部（３８；２１０；３１０；４１０）を前記リッジ部（３２；２０４；３０４；４０４）に接続する第１中間部（４０；２１２；３１２；４１２）とを含み、
前記ドレイン側延在部（３６；２０８；３０８；４０８）は、前記ゲート層（２０；２０２；３０２；４０２）の前記底面（２０Ｂ；２０２Ｂ；３０２Ｂ；４０２Ｂ）と平行な上面（４２Ａ；２１４Ａ；３１４Ａ；４１４Ａ）を含む第２ステップ部（４２；２１４；３１４；４１４）と、前記第２ステップ部（４２；２１４；３１４；４１４）を前記リッジ部（３２；２０４；３０４；４０４）に接続する第２中間部（４４；２１６；３１６；４１６）とを含み、
前記第１中間部（４０；２１２；３１２；４１２）は、前記第２方向と直交する平面において、前記第２中間部（４４；２１６；３１６；４１６）よりも大きな断面積を有している、窒化物半導体装置。
【0136】
（付記２）
前記リッジ部（３２；２０４；３０４；４０４）は、第１側面（３２Ａ；２０４Ａ；３０４Ａ；４０４Ａ）、および前記第１側面（３２Ａ；２０４Ａ；３０４Ａ；４０４Ａ）と反対の第２側面（３２Ｂ；２０４Ｂ；３０４Ｂ；４０４Ｂ）を含み、
前記第１中間部（４０；２１２；３１２；４１２）は、前記リッジ部（３２；２０４；３０４；４０４）の前記第１側面（３２Ａ；２０４Ａ；３０４Ａ；４０４Ａ）と、前記第１ステップ部（３８；２１０；３１０；４１０）の前記上面（３８Ａ；２１０Ａ；３１０Ａ；４１０Ａ）とを接続する第１中間面（４０Ａ；２１２Ａ；３１２Ａ；４１２Ａ）を含み、
前記第２中間部（４４；２１６；３１６；４１６）は、前記リッジ部（３２；２０４；３０４；４０４）の前記第２側面（３２Ｂ；２０４Ｂ；３０４Ｂ；４０４Ｂ）と、前記第２ステップ部（４２；２１４；３１４；４１４）の前記上面（４２Ａ；２１４Ａ；３１４Ａ；４１４Ａ）とを接続する第２中間面（４４Ａ；２１６Ａ；３１６Ａ；４１６Ａ）を含む、付記１に記載の窒化物半導体装置。
前記リッジ部（３２；２０４；３０４；４０４）は、第１側面（３２Ａ；２０４Ａ；３０４Ａ；４０４Ａ）、および前記第１側面（３２Ａ；２０４Ａ；３０４Ａ；４０４Ａ）と反対の第２側面（３２Ｂ；２０４Ｂ；３０４Ｂ；４０４Ｂ）を含み、
前記第１中間部（４０；２１２；３１２；４１２）は、前記リッジ部（３２；２０４；３０４；４０４）の前記第１側面（３２Ａ；２０４Ａ；３０４Ａ；４０４Ａ）と、前記第１ステップ部（３８；２１０；３１０；４１０）の前記上面（３８Ａ；２１０Ａ；３１０Ａ；４１０Ａ）とを接続する第１中間面（４０Ａ；２１２Ａ；３１２Ａ；４１２Ａ）を含み、
前記第２中間部（４４；２１６；３１６；４１６）は、前記リッジ部（３２；２０４；３０４；４０４）の前記第２側面（３２Ｂ；２０４Ｂ；３０４Ｂ；４０４Ｂ）と、前記第２ステップ部（４２；２１４；３１４；４１４）の前記上面（４２Ａ；２１４Ａ；３１４Ａ；４１４Ａ）とを接続する第２中間面（４４Ａ；２１６Ａ；３１６Ａ；４１６Ａ）を含む、付記１に記載の窒化物半導体装置。
【0137】
（付記３）
前記第１側面（３２Ａ；２０４Ａ；３０４Ａ；４０４Ａ）および前記第２側面（３２Ｂ；２０４Ｂ；３０４Ｂ；４０４Ｂ）は平坦である、付記２に記載の窒化物半導体装置。
前記第１側面（３２Ａ；２０４Ａ；３０４Ａ；４０４Ａ）および前記第２側面（３２Ｂ；２０４Ｂ；３０４Ｂ；４０４Ｂ）は平坦である、付記２に記載の窒化物半導体装置。
【0138】
（付記４）
前記第１中間面（４０Ａ；３１２Ａ）および前記第２中間面（４４Ａ；３１６Ａ）の各々は、１つまたは複数の段を含み、前記第１中間面（４０Ａ；３１２Ａ）の段の数は、前記第２中間面（４４Ａ；３１６Ａ）の段の数以上である、付記２または３に記載の窒化物半導体装置。
前記第１中間面（４０Ａ；３１２Ａ）および前記第２中間面（４４Ａ；３１６Ａ）の各々は、１つまたは複数の段を含み、前記第１中間面（４０Ａ；３１２Ａ）の段の数は、前記第２中間面（４４Ａ；３１６Ａ）の段の数以上である、付記２または３に記載の窒化物半導体装置。
【0139】
（付記５）
前記第１中間面（４０Ａ）は、前記第１中間部（４０）の上面（４０Ａ１）および側面（４０Ａ２）を含み、
前記第１中間部（４０）の上面（４０Ａ１）は、前記第１ステップ部（３８）の前記上面（３８Ａ）と平行であり、
前記第１中間部（４０）の側面（４０Ａ２）は、前記第１中間部（４０）の上面（４０Ａ１）と前記第１ステップ部（３８）の上面（３８Ａ）とを接続し、
前記第２中間面（４４Ａ）は、前記第２中間部（４４）の上面（４４Ａ１）および側面（４４Ａ２）を含み、
前記第２中間部（４４）の上面（４４Ａ１）は、前記第２ステップ部（４２）の前記上面（４２Ａ）と平行であり、
前記第２中間部（４４）の側面（４４Ａ２）は、前記第２中間部（４４）の上面（４４Ａ１）と前記第２ステップ部（４２）の上面（４２Ａ）とを接続している、付記２または３に記載の窒化物半導体装置。
前記第１中間面（４０Ａ）は、前記第１中間部（４０）の上面（４０Ａ１）および側面（４０Ａ２）を含み、
前記第１中間部（４０）の上面（４０Ａ１）は、前記第１ステップ部（３８）の前記上面（３８Ａ）と平行であり、
前記第１中間部（４０）の側面（４０Ａ２）は、前記第１中間部（４０）の上面（４０Ａ１）と前記第１ステップ部（３８）の上面（３８Ａ）とを接続し、
前記第２中間面（４４Ａ）は、前記第２中間部（４４）の上面（４４Ａ１）および側面（４４Ａ２）を含み、
前記第２中間部（４４）の上面（４４Ａ１）は、前記第２ステップ部（４２）の前記上面（４２Ａ）と平行であり、
前記第２中間部（４４）の側面（４４Ａ２）は、前記第２中間部（４４）の上面（４４Ａ１）と前記第２ステップ部（４２）の上面（４２Ａ）とを接続している、付記２または３に記載の窒化物半導体装置。
【0140】
（付記６）
前記第１中間面（２１２Ａ）は、前記第１ステップ部（２１０）の前記上面（２１０Ａ）に対して傾斜しており、前記第２中間面（２１６Ａ）は、前記第２ステップ部（２１４）の前記上面（２１４Ａ）に対して傾斜している、付記２または３に記載の窒化物半導体装置。
前記第１中間面（２１２Ａ）は、前記第１ステップ部（２１０）の前記上面（２１０Ａ）に対して傾斜しており、前記第２中間面（２１６Ａ）は、前記第２ステップ部（２１４）の前記上面（２１４Ａ）に対して傾斜している、付記２または３に記載の窒化物半導体装置。
【0141】
（付記７）
前記第１中間面（４１２Ａ）は、１つまたは複数の段を含み、前記第２中間面（４１６Ａ）は、前記第２ステップ部（４１４）の前記上面（４１４Ａ）に対して傾斜している、付記２または３に記載の窒化物半導体装置。
前記第１中間面（４１２Ａ）は、１つまたは複数の段を含み、前記第２中間面（４１６Ａ）は、前記第２ステップ部（４１４）の前記上面（４１４Ａ）に対して傾斜している、付記２または３に記載の窒化物半導体装置。
【0142】
（付記８）
前記第１中間面（４０Ａ；２１２Ａ；３１２Ａ；４１２Ａ）および前記第２中間面（４４Ａ；２１６Ａ；３１６Ａ；４１６Ａ）のうちの少なくとも一方は、少なくとも部分的に湾曲している、付記２または３に記載の窒化物半導体装置。
前記第１中間面（４０Ａ；２１２Ａ；３１２Ａ；４１２Ａ）および前記第２中間面（４４Ａ；２１６Ａ；３１６Ａ；４１６Ａ）のうちの少なくとも一方は、少なくとも部分的に湾曲している、付記２または３に記載の窒化物半導体装置。
【0143】
（付記９）
前記第１中間部（４０；２１２；３１２；４１２）の前記第１方向の寸法（Ｄ１）は、前記第２中間部（４４；２１６；３１６；４１６）の前記第１方向の寸法（Ｄ２）よりも大きい、付記１～８のうちのいずれか１つに記載の窒化物半導体装置。
前記第１中間部（４０；２１２；３１２；４１２）の前記第１方向の寸法（Ｄ１）は、前記第２中間部（４４；２１６；３１６；４１６）の前記第１方向の寸法（Ｄ２）よりも大きい、付記１～８のうちのいずれか１つに記載の窒化物半導体装置。
【0144】
（付記１０）
前記リッジ部（３２；２０４；３０４；４０４）と隣接する位置における前記第１中間部（４０；２１２；３１２；４１２）の厚さ（Ｄ３）は、前記リッジ部（３２；２０４；３０４；４０４）と隣接する位置における前記第２中間部（４４；２１６；３１６；４１６）の厚さ（Ｄ４）よりも大きい、付記１～９のうちのいずれか１つに記載の窒化物半導体装置。
前記リッジ部（３２；２０４；３０４；４０４）と隣接する位置における前記第１中間部（４０；２１２；３１２；４１２）の厚さ（Ｄ３）は、前記リッジ部（３２；２０４；３０４；４０４）と隣接する位置における前記第２中間部（４４；２１６；３１６；４１６）の厚さ（Ｄ４）よりも大きい、付記１～９のうちのいずれか１つに記載の窒化物半導体装置。
【0145】
（付記１１）
前記第１中間部（４０；２１２；３１２；４１２）の厚さは、前記第１ステップ部（３８；２１０；３１０；４１０）の厚さ以上前記リッジ部（３２；２０４；３０４；４０４）の厚さ未満であり、前記第２中間部（４４；２１６；３１６；４１６）の厚さは、前記第２ステップ部（４２；２１４；３１４；４１４）の厚さ以上前記リッジ部（３２；２０４；３０４；４０４）の厚さ未満である、付記１～１０のうちのいずれか１つに記載の窒化物半導体装置。
前記第１中間部（４０；２１２；３１２；４１２）の厚さは、前記第１ステップ部（３８；２１０；３１０；４１０）の厚さ以上前記リッジ部（３２；２０４；３０４；４０４）の厚さ未満であり、前記第２中間部（４４；２１６；３１６；４１６）の厚さは、前記第２ステップ部（４２；２１４；３１４；４１４）の厚さ以上前記リッジ部（３２；２０４；３０４；４０４）の厚さ未満である、付記１～１０のうちのいずれか１つに記載の窒化物半導体装置。
【0146】
（付記１２）
前記リッジ部（３２；２０４；３０４；４０４）の厚さは、５０ｎｍ以上２００ｎｍ以下であり、
前記第１ステップ部（３８；２１０；３１０；４１０）および前記第２ステップ部（４２；２１４；３１４；４１４）の厚さは、５ｎｍ以上２５ｎｍ以下である、付記１～１１のうちのいずれか１つに記載の窒化物半導体装置。
前記リッジ部（３２；２０４；３０４；４０４）の厚さは、５０ｎｍ以上２００ｎｍ以下であり、
前記第１ステップ部（３８；２１０；３１０；４１０）および前記第２ステップ部（４２；２１４；３１４；４１４）の厚さは、５ｎｍ以上２５ｎｍ以下である、付記１～１１のうちのいずれか１つに記載の窒化物半導体装置。
【0147】
（付記１３）
前記第１中間部（４０；２１２；３１２；４１２）および前記第２中間部（４４；２１６；３１６；４１６）の厚さは、１０ｎｍ～８０ｎｍの範囲内である、付記１～１２のうちのいずれか１つに記載の窒化物半導体装置。
前記第１中間部（４０；２１２；３１２；４１２）および前記第２中間部（４４；２１６；３１６；４１６）の厚さは、１０ｎｍ～８０ｎｍの範囲内である、付記１～１２のうちのいずれか１つに記載の窒化物半導体装置。
【0148】
（付記１４）
前記第１ステップ部（３８；２１０；３１０；４１０）は、前記第２ステップ部（４２；２１４；３１４；４１４）と同じ厚さを有している、付記１～１３のうちのいずれか１つに記載の窒化物半導体装置。
前記第１ステップ部（３８；２１０；３１０；４１０）は、前記第２ステップ部（４２；２１４；３１４；４１４）と同じ厚さを有している、付記１～１３のうちのいずれか１つに記載の窒化物半導体装置。
【0149】
（付記１５）
前記ゲート層（２０；２０２；３０２；４０２）は、前記第２開口（２４Ｂ）よりも前記第１開口（２４Ａ）の近くに位置している、付記１～１４のうちのいずれか１つに記載の窒化物半導体装置。
前記ゲート層（２０；２０２；３０２；４０２）は、前記第２開口（２４Ｂ）よりも前記第１開口（２４Ａ）の近くに位置している、付記１～１４のうちのいずれか１つに記載の窒化物半導体装置。
【0150】
（付記１６）
前記ドレイン側延在部（３６；２０８；３０８；４０８）は、前記ソース側延在部（３４；２０６；３０６；４０６）よりも大きい前記第１方向の寸法を有している、付記１～１５のうちのいずれか１つに記載の窒化物半導体装置。
前記ドレイン側延在部（３６；２０８；３０８；４０８）は、前記ソース側延在部（３４；２０６；３０６；４０６）よりも大きい前記第１方向の寸法を有している、付記１～１５のうちのいずれか１つに記載の窒化物半導体装置。
【0151】
（付記１７）
前記ソース側延在部（３４；２０６；３０６；４０６）は、前記第１方向において、０．０５μｍ以上０．３μｍ以下の寸法を有し、前記ドレイン側延在部（３６；２０８；３０８；４０８）は、前記第１方向において、０．０５μｍ以上０．６μｍ以下の寸法を有している、付記１～１６のうちのいずれか１つに記載の窒化物半導体装置。
前記ソース側延在部（３４；２０６；３０６；４０６）は、前記第１方向において、０．０５μｍ以上０．３μｍ以下の寸法を有し、前記ドレイン側延在部（３６；２０８；３０８；４０８）は、前記第１方向において、０．０５μｍ以上０．６μｍ以下の寸法を有している、付記１～１６のうちのいずれか１つに記載の窒化物半導体装置。
【0152】
（付記１８）
前記第１中間部（４０；２１２；３１２；４１２）は、前記第１方向において、５ｎｍ以上１００ｎｍ以下の寸法（Ｄ１）を有し、前記第２中間部（４４；２１６；３１６；４１６）は、前記第１方向において、５ｎｍ以上１００ｎｍ以下の寸法（Ｄ２）を有している、付記１～１７のうちのいずれか１つに記載の窒化物半導体装置。
前記第１中間部（４０；２１２；３１２；４１２）は、前記第１方向において、５ｎｍ以上１００ｎｍ以下の寸法（Ｄ１）を有し、前記第２中間部（４４；２１６；３１６；４１６）は、前記第１方向において、５ｎｍ以上１００ｎｍ以下の寸法（Ｄ２）を有している、付記１～１７のうちのいずれか１つに記載の窒化物半導体装置。
【0153】
（付記１９）
前記第１ステップ部（３８；２１０；３１０；４１０）は、前記第１開口（２４Ａ）寄りに位置する前記ゲート層（２０；２０２；３０２；４０２）の第１端（２０Ｃ；２０２Ｃ；３０２Ｃ；４０２Ｃ）を含み、前記第２ステップ部（４２；２１４；３１４；４１４）は、前記第２開口（２４Ｂ）寄りに位置する前記ゲート層（２０；２０２；３０２；４０２）の第２端（２０Ｄ；２０２Ｄ；３０２Ｄ；４０２Ｄ）を含む、付記１～１８のうちのいずれか１つに記載の窒化物半導体装置。
前記第１ステップ部（３８；２１０；３１０；４１０）は、前記第１開口（２４Ａ）寄りに位置する前記ゲート層（２０；２０２；３０２；４０２）の第１端（２０Ｃ；２０２Ｃ；３０２Ｃ；４０２Ｃ）を含み、前記第２ステップ部（４２；２１４；３１４；４１４）は、前記第２開口（２４Ｂ）寄りに位置する前記ゲート層（２０；２０２；３０２；４０２）の第２端（２０Ｄ；２０２Ｄ；３０２Ｄ；４０２Ｄ）を含む、付記１～１８のうちのいずれか１つに記載の窒化物半導体装置。
【0154】
（付記２０）
前記電子走行層（１６）がＧａＮであり、
前記電子供給層（１８）がＡｌｘＧａ１－ｘＮであり、０＜ｘ＜０．３であり、
前記ゲート層（２０；２０２；３０２；４０２）がＭｇおよびＺｎのうちの少なくとも一方を不純物として含むＧａＮである、付記１～１９のうちのいずれか１つに記載の窒化物半導体装置。
前記電子走行層（１６）がＧａＮであり、
前記電子供給層（１８）がＡｌｘＧａ１－ｘＮであり、０＜ｘ＜０．３であり、
前記ゲート層（２０；２０２；３０２；４０２）がＭｇおよびＺｎのうちの少なくとも一方を不純物として含むＧａＮである、付記１～１９のうちのいずれか１つに記載の窒化物半導体装置。
【0155】
以上の説明は単に例示である。本開示の技術を説明する目的のために列挙された構成要素および方法（製造プロセス）以外に、より多くの考えられる組み合わせおよび置換が可能であることを当業者は認識し得る。本開示は、特許請求の範囲を含む本開示の範囲内に含まれるすべての代替、変形、および変更を包含することが意図される。
【符号の説明】
【0156】
１０，１００，２００，３００，４００…窒化物半導体装置
１２…半導体基板
１４…バッファ層
１６…電子走行層
１８…電子供給層
２０，１０２，２０２，３０２，４０２…ゲート層
２２…ゲート電極
２４…パッシベーション層
２４Ａ…第１開口
２４Ｂ…第２開口
２６…ソース電極
２８…ドレイン電極
３０…フィールドプレート電極
３２，１０４，２０４，３０４，４０４…リッジ部
３４，１０６，２０６，３０６，４０６…ソース側延在部
３６，１０８，２０８，３０８，４０８…ドレイン側延在部
３８，２１０，３１０，４１０…第１ステップ部
４０，２１２，３１２，４１２…第１中間部
４０Ａ，２１２Ａ，３１２Ａ，４１２Ａ…第１中間面
４２，２１４，３１４，４１４…第２ステップ部
４４，２１６，３１６，４１６…第２中間部
４４Ａ，２１６Ａ，３１６Ａ，４１６Ａ…第２中間面
５０…窒化ガリウム層
５２，６４…金属層
５４，５６，５８，６０，６２…マスク
７０，７４…本体部
７２，７６…接続部
７８…ゲート配線
８０…ソース配線
８２…ドレイン配線
８４，８６，８８…ビア
１２…半導体基板
１４…バッファ層
１６…電子走行層
１８…電子供給層
２０，１０２，２０２，３０２，４０２…ゲート層
２２…ゲート電極
２４…パッシベーション層
２４Ａ…第１開口
２４Ｂ…第２開口
２６…ソース電極
２８…ドレイン電極
３０…フィールドプレート電極
３２，１０４，２０４，３０４，４０４…リッジ部
３４，１０６，２０６，３０６，４０６…ソース側延在部
３６，１０８，２０８，３０８，４０８…ドレイン側延在部
３８，２１０，３１０，４１０…第１ステップ部
４０，２１２，３１２，４１２…第１中間部
４０Ａ，２１２Ａ，３１２Ａ，４１２Ａ…第１中間面
４２，２１４，３１４，４１４…第２ステップ部
４４，２１６，３１６，４１６…第２中間部
４４Ａ，２１６Ａ，３１６Ａ，４１６Ａ…第２中間面
５０…窒化ガリウム層
５２，６４…金属層
５４，５６，５８，６０，６２…マスク
７０，７４…本体部
７２，７６…接続部
７８…ゲート配線
８０…ソース配線
８２…ドレイン配線
８４，８６，８８…ビア
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】