ホーム > 特許ランキング > セイコーエプソン株式会社
知財求人 - 知財ポータルサイト「IP Force」
特開2024-132089ＭＥＭＳデバイスの製造方法、ＭＥＭＳデバイス、および電子機器
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024132089
(43)【公開日】2024-09-30
(54)【発明の名称】ＭＥＭＳデバイスの製造方法、ＭＥＭＳデバイス、および電子機器
(51)【国際特許分類】
H01L 29/84 20060101AFI20240920BHJP
G01P 15/125 20060101ALI20240920BHJP
【ＦＩ】
H01L29/84 Z
G01P15/125 Z
【審査請求】未請求
【請求項の数】16
【出願形態】ＯＬ
(21)【出願番号】P 2023042745
(22)【出願日】2023-03-17
(71)【出願人】
【識別番号】000002369
【氏名又は名称】セイコーエプソン株式会社
(74)【代理人】
【識別番号】100179475
【弁理士】
【氏名又は名称】仲井 智至
(74)【代理人】
【識別番号】100216253
【弁理士】
【氏名又は名称】松岡 宏紀
(74)【代理人】
【識別番号】100225901
【弁理士】
【氏名又は名称】今村 真之
(72)【発明者】
【氏名】山内 幸夫
【テーマコード（参考）】
4M112
【Ｆターム（参考）】
4M112AA06
4M112BA07
4M112CA05
4M112DA04
4M112EA03
4M112FA20
(57)【要約】
【課題】接合強度等の不具合を抑制するＭＥＭＳデバイスの製造方法を提供すること。
【解決手段】第２シリコン層１２Ｂとシリコン基板１９とを備えた振動発電素子１の製造方法であって、第２シリコン層１２Ｂの主面１２ｆの第１領域Ｒ１に、ハードマスクＨＭを用いて凹部１６２ｃを形成する工程と、主面１２ｆの第１領域Ｒ１とは異なる第２領域Ｒ２にシリコン基板１９を形成する工程と、を有し、凹部を形成する工程は、第１領域Ｒ１と第２領域Ｒ２との間の第３領域Ｒ３に溝としてのスリット１６２ｓを形成する工程と、第１領域Ｒ１を露出し、第２領域Ｒ２と第３領域Ｒ３とを被覆するハードマスクＨＭを主面１２ｆに形成する工程と、ハードマスクＨＭを用いて、主面１２ｆをエッチングする工程と、ハードマスクＨＭを除去する工程と、を含む。
【選択図】図８
【解決手段】第２シリコン層１２Ｂとシリコン基板１９とを備えた振動発電素子１の製造方法であって、第２シリコン層１２Ｂの主面１２ｆの第１領域Ｒ１に、ハードマスクＨＭを用いて凹部１６２ｃを形成する工程と、主面１２ｆの第１領域Ｒ１とは異なる第２領域Ｒ２にシリコン基板１９を形成する工程と、を有し、凹部を形成する工程は、第１領域Ｒ１と第２領域Ｒ２との間の第３領域Ｒ３に溝としてのスリット１６２ｓを形成する工程と、第１領域Ｒ１を露出し、第２領域Ｒ２と第３領域Ｒ３とを被覆するハードマスクＨＭを主面１２ｆに形成する工程と、ハードマスクＨＭを用いて、主面１２ｆをエッチングする工程と、ハードマスクＨＭを除去する工程と、を含む。
【選択図】図８
【特許請求の範囲】
【請求項1】
第１部材と第２部材とを備えたＭＥＭＳデバイスの製造方法であって、
前記第１部材の主面の第１領域に、ハードマスクを用いて凹部を形成する第１工程と、
前記主面の前記第１領域とは異なる第２領域に前記第２部材を形成する第２工程と、を有し、
前記第１工程は、
前記第１領域と前記第２領域との間の前記主面の第３領域に溝を形成する溝形成工程と、
前記第１領域を露出し、前記第２領域と前記第３領域とを被覆する前記ハードマスクを前記主面に形成するハードマスク形成工程と、
前記ハードマスクを用いて、前記主面をエッチングするエッチング工程と、
前記ハードマスクを除去するハードマスク除去工程と、を含む、
ＭＥＭＳデバイスの製造方法。
前記第１部材の主面の第１領域に、ハードマスクを用いて凹部を形成する第１工程と、
前記主面の前記第１領域とは異なる第２領域に前記第２部材を形成する第２工程と、を有し、
前記第１工程は、
前記第１領域と前記第２領域との間の前記主面の第３領域に溝を形成する溝形成工程と、
前記第１領域を露出し、前記第２領域と前記第３領域とを被覆する前記ハードマスクを前記主面に形成するハードマスク形成工程と、
前記ハードマスクを用いて、前記主面をエッチングするエッチング工程と、
前記ハードマスクを除去するハードマスク除去工程と、を含む、
ＭＥＭＳデバイスの製造方法。
【請求項2】
前記第３領域は、前記溝と前記第１領域との間の第１部分を有し、
前記第１部分には、前記エッチング工程において、ボイドが第１の密度で形成され、
前記第２領域には、前記エッチング工程において、前記ボイドが前記第１の密度より小さい第２の密度で形成される、
請求項１に記載のＭＥＭＳデバイスの製造方法。
前記第１部分には、前記エッチング工程において、ボイドが第１の密度で形成され、
前記第２領域には、前記エッチング工程において、前記ボイドが前記第１の密度より小さい第２の密度で形成される、
請求項１に記載のＭＥＭＳデバイスの製造方法。
【請求項3】
前記第２の密度は、ゼロ個／１００μｍ2である、
請求項２に記載のＭＥＭＳデバイスの製造方法。
請求項２に記載のＭＥＭＳデバイスの製造方法。
【請求項4】
前記ハードマスクは、前記第１部材を加熱処理して形成した熱酸化膜であり、
前記第１の密度は、５０個／１００μｍ2から３００個／１００μｍ2の間の値であり、
前記ボイドの直径は、０．０５μｍから０．５μｍの間の値である、
請求項２に記載のＭＥＭＳデバイスの製造方法。
前記第１の密度は、５０個／１００μｍ2から３００個／１００μｍ2の間の値であり、
前記ボイドの直径は、０．０５μｍから０．５μｍの間の値である、
請求項２に記載のＭＥＭＳデバイスの製造方法。
【請求項5】
前記ハードマスクは、減圧化学気相成長法により形成されたシリコン窒化膜であり、
前記第１の密度は、５００個／１００μｍ2から３０００個／１００μｍ2の間の値であり、
前記ボイドの直径は、０．０１μｍから０．１μｍの間の値である、
請求項２に記載のＭＥＭＳデバイスの製造方法。
前記第１の密度は、５００個／１００μｍ2から３０００個／１００μｍ2の間の値であり、
前記ボイドの直径は、０．０１μｍから０．１μｍの間の値である、
請求項２に記載のＭＥＭＳデバイスの製造方法。
【請求項6】
前記第１部材と前記第２部材とは、それぞれシリコンからなり、
前記第２工程では、前記第１部材と前記第２部材とを、シリコン－シリコン接合によって接合する、
請求項１に記載のＭＥＭＳデバイスの製造方法。
前記第２工程では、前記第１部材と前記第２部材とを、シリコン－シリコン接合によって接合する、
請求項１に記載のＭＥＭＳデバイスの製造方法。
【請求項7】
前記ＭＥＭＳデバイスは、基部と、蓋部と、素子部とを備え、
前記第１工程と前記第２工程とは、前記素子部を形成する工程に含まれる、
請求項１に記載のＭＥＭＳデバイスの製造方法。
前記第１工程と前記第２工程とは、前記素子部を形成する工程に含まれる、
請求項１に記載のＭＥＭＳデバイスの製造方法。
【請求項8】
前記ＭＥＭＳデバイスは、基部と、蓋部と、素子部とを備え、
前記第１工程は、前記蓋部を形成する工程に含まれ、
前記第２工程では、前記蓋部と前記基部とを接合する、
請求項１に記載のＭＥＭＳデバイスの製造方法。
前記第１工程は、前記蓋部を形成する工程に含まれ、
前記第２工程では、前記蓋部と前記基部とを接合する、
請求項１に記載のＭＥＭＳデバイスの製造方法。
【請求項9】
前記第２部材は、導電性材料からなり、
前記第２工程では、前記第２領域に配線を形成する、
請求項１に記載のＭＥＭＳデバイスの製造方法。
前記第２工程では、前記第２領域に配線を形成する、
請求項１に記載のＭＥＭＳデバイスの製造方法。
【請求項10】
第１シリコン基板と第２シリコン基板とを備えたＭＥＭＳデバイスであって、
前記第１シリコン基板の主面は、
凹部が設けられた第１領域と、
前記第２シリコン基板が接合された第２領域と、
前記第１領域と前記第２領域との間に設けられた溝を有する第３領域と、を有する、
ＭＥＭＳデバイス。
前記第１シリコン基板の主面は、
凹部が設けられた第１領域と、
前記第２シリコン基板が接合された第２領域と、
前記第１領域と前記第２領域との間に設けられた溝を有する第３領域と、を有する、
ＭＥＭＳデバイス。
【請求項11】
前記第３領域は、前記溝と前記第１領域との間の第１部分を有し、
前記第１部分には、ボイドが第１の密度で設けられており、
前記第２領域には、前記ボイドが前記第１の密度より小さい第２の密度で設けられている、
請求項１０に記載のＭＥＭＥＳデバイス。
前記第１部分には、ボイドが第１の密度で設けられており、
前記第２領域には、前記ボイドが前記第１の密度より小さい第２の密度で設けられている、
請求項１０に記載のＭＥＭＥＳデバイス。
【請求項12】
前記第２の密度は、ゼロ個／１００μｍ2である、
請求項１１に記載のＭＥＭＳデバイス。
請求項１１に記載のＭＥＭＳデバイス。
【請求項13】
前記第１の密度は、５０個／１００μｍ2から３００個／１００μｍ2の間の値であり、
前記ボイドの直径は、０．０５μｍから０．５μｍの間の値である、
請求項１１に記載のＭＥＭＳデバイス。
前記ボイドの直径は、０．０５μｍから０．５μｍの間の値である、
請求項１１に記載のＭＥＭＳデバイス。
【請求項14】
前記第１の密度は、５００個／１００μｍ2から３０００個／１００μｍ2の間の値であり、
前記ボイドの直径は、０．０１μｍから０．１μｍの間の値である、
請求項１１に記載のＭＥＭＳデバイス。
前記ボイドの直径は、０．０１μｍから０．１μｍの間の値である、
請求項１１に記載のＭＥＭＳデバイス。
【請求項15】
第１シリコン基板と、前記第１シリコン基板に設けられた配線とを備えたＭＥＭＳデバイスであって、
前記第１シリコン基板の主面は、
凹部が設けられた第１領域と、
前記配線の設けられた第２領域と、
前記第１領域と前記第２領域との間に設けられた溝を有する第３領域と、を有する、
ＭＥＭＳデバイス。
前記第１シリコン基板の主面は、
凹部が設けられた第１領域と、
前記配線の設けられた第２領域と、
前記第１領域と前記第２領域との間に設けられた溝を有する第３領域と、を有する、
ＭＥＭＳデバイス。
【請求項16】
請求項１０ないし請求項１５のいずれか一項に記載のＭＥＭＳデバイスを備えた電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＭＥＭＳデバイスの製造方法、ＭＥＭＳデバイス、および当該ＭＥＭＳデバイスを備えた電子機器に関する。
【背景技術】
【0002】
近年、ＭＥＭＳ（Micro Electro Mechanical Systems）技術を用いて製造された機能素子としての振動子やセンサー等の素子部を備えたＭＥＭＳデバイスがある。
このようなデバイスの製造方法としては、例えば、特許文献１に記載された方法がある。特許文献１には、ＫＯＨ（水酸化カリウム）水溶液等によってシリコンウエハーを異方性エッチングすることが記載されている。
このようなデバイスの製造方法としては、例えば、特許文献１に記載された方法がある。特許文献１には、ＫＯＨ（水酸化カリウム）水溶液等によってシリコンウエハーを異方性エッチングすることが記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平９－２４６２３４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
発明者等による検討の結果、エッチング工程で用いるマスクとしてハードマスクを用いて、ＫＯＨ水溶液等によって異方性エッチングした場合、ハードマスク下のシリコン基板にボイドが形成される、という知見を得た。このボイドは、接合工程や配線形成工程等の後工程において、不具合の原因となるおそれがある。
【課題を解決するための手段】
【0005】
本願に係る一態様のＭＥＭＳデバイスの製造方法は、第１部材と第２部材とを備えたＭＥＭＳデバイスの製造方法であって、前記第１部材の主面の第１領域に、ハードマスクを用いて凹部を形成する第１工程と、前記主面の前記第１領域とは異なる第２領域に前記第２部材を形成する第２工程と、を有し、前記第１工程は、前記第１領域と前記第２領域との間の前記主面の第３領域に溝を形成する溝形成工程と、前記第１領域を露出し、前記第２領域と前記第３領域とを被覆する前記ハードマスクを前記主面に形成するハードマスク形成工程と、前記ハードマスクを用いて、前記主面をエッチングするエッチング工程と、前記ハードマスクを除去するハードマスク除去工程と、を含む。
【0006】
本願に係る一態様のＭＥＭＳデバイスは、第１シリコン基板と第２シリコン基板とを備えたＭＥＭＳデバイスであって、前記第１シリコン基板の主面は、凹部が設けられた第１領域と、前記第２シリコン基板が接合された第２領域と、前記第１領域と前記第２領域との間に設けられた溝を有する第３領域と、を有する。
【0007】
本願に係る一態様のＭＥＭＳデバイスは、第１シリコン基板と、前記第１シリコン基板に設けられた配線とを備えたＭＥＭＳデバイスであって、前記第１シリコン基板の主面は、凹部が設けられた第１領域と、前記配線の設けられた第２領域と、前記第１領域と前記第２領域との間に設けられた溝を有する第３領域と、を有する。
【0008】
本願に係る一態様の電子機器は、上記のＭＥＭＳデバイスを備える。
【図面の簡単な説明】
【0009】
【図1】実施形態１に係る振動発電素子の平面図。
【図4】可動電極指および第１固定電極指、第２固定電極指の拡大平面図。
【図5】可動電極指および第１固定電極指、第２固定電極指の拡大断面図。
【図6A】主面に形成されたボイドを撮影したＳＥＭ写真。
【図6B】主面に形成されたボイドおよびボイドの断面を撮影したＳＥＭ写真。
【図7】振動発電素子の製造工程を説明するフローチャート。
【図9A】製造過程における一態様を示す断面図。
【図9B】製造過程における一態様を示す断面図。
【図9C】製造過程における一態様を示す断面図。
【図9D】製造過程における一態様を示す断面図。
【図9E】製造過程における一態様を示す断面図。
【図10】製造過程における一態様を示す断面図。
【図11】製造過程における一態様を示す断面図。
【図12】製造過程における一態様を示す断面図。
【図13】ハードマスクとボイドの形成状況との相関を示す表。
【図14】主面のボイドを撮影したＳＥＭ写真。
【図15】実施形態２に係る振動子の平面図。
【図17】振動子の蓋部の平面図。
【図18】振動子の製造工程を説明するフローチャート。
【図20A】製造過程における一態様を示す断面図。
【図20B】製造過程における一態様を示す断面図。
【図20C】製造過程における一態様を示す断面図。
【図20D】製造過程における一態様を示す断面図。
【図22A】製造過程における一態様を示す断面図。
【図22B】製造過程における一態様を示す断面図。
【図22C】製造過程における一態様を示す断面図。
【図22D】製造過程における一態様を示す断面図。
【図23】実施形態３に係る電子機器の概略構成を示す分解斜視図。
【図24】ＭＥＭＳデバイスが実装された回路基板の斜視図。
【図25】その他の例に係る電子機器の斜視図。
【発明を実施するための形態】
【0010】
以下、本発明の実施形態について、図面を参照して説明する。
実施形態１および実施形態２では、ＭＥＭＳデバイスの例を説明し、実施形態３では、電子機器の例を説明する。なお、実施形態１および実施形態２では、本発明を適用したＭＥＭＳデバイスとして、振動発電素子および振動子の例を説明するが、本発明はその他のＭＥＭＳデバイス、例えば、加速度、角速度、圧力、重量などの検出機能を有するセンサー素子等にも適用することができる。
実施形態１および実施形態２では、ＭＥＭＳデバイスの例を説明し、実施形態３では、電子機器の例を説明する。なお、実施形態１および実施形態２では、本発明を適用したＭＥＭＳデバイスとして、振動発電素子および振動子の例を説明するが、本発明はその他のＭＥＭＳデバイス、例えば、加速度、角速度、圧力、重量などの検出機能を有するセンサー素子等にも適用することができる。
【0011】
以下の各図面においては各構成要素を見やすくするため、構成要素によって寸法の縮尺を異ならせて示すことがある。
また、以下では、説明の便宜上、互いに直交する３つの軸をＸ軸、Ｙ軸およびＺ軸とし、Ｘ軸に平行な方向を「Ｘ軸方向」、Ｙ軸に平行な方向を「Ｙ軸方向」、Ｚ軸に平行な方向を「Ｚ軸方向」とも言う。また、各軸の矢印方向先端側を「プラス側」とも言い、反対側を「マイナス側」とも言う。また、Ｚ軸方向に見ることを「平面視」とも言う。
また、以下では、説明の便宜上、互いに直交する３つの軸をＸ軸、Ｙ軸およびＺ軸とし、Ｘ軸に平行な方向を「Ｘ軸方向」、Ｙ軸に平行な方向を「Ｙ軸方向」、Ｚ軸に平行な方向を「Ｚ軸方向」とも言う。また、各軸の矢印方向先端側を「プラス側」とも言い、反対側を「マイナス側」とも言う。また、Ｚ軸方向に見ることを「平面視」とも言う。
【0012】
さらに、以下の説明において、例えば、「基部上に設けられる」との記載は、基部の上に接して設けられる場合、基部の上に他の構造物を介して設けられる場合、または基部の上に一部が接して設けられ、一部が他の構造物を介して設けられる場合のいずれかを表すものとする。また、ある構成の上面との記載は、当該構成のＺ軸方向プラス側の面、例えば「基部の上面」は、基部のＺ軸方向プラス側の面、を示すものとする。また、ある構成の下面との記載は、当該構成のＺ軸方向マイナス側の面、例えば「蓋部の下面」は、蓋部のＺ軸方向マイナス側の面、を示すものとする。
【0013】
１．実施形態１
１．１．ＭＥＭＳデバイスの構成
実施形態１に係るＭＥＭＳデバイスとしての振動発電素子１の構成について、図１から図６Ｂを参照して説明する。
図１は、実施形態１に係る振動発電素子の平面図である。図２は、図１の振動発電素子から第２シリコン層を除去した状態の平面図である。図３は、図１中のＡ－Ａ線断面図である。図４は、可動電極指および第１固定電極指、第２固定電極指の拡大平面図である。図５は、可動電極指および第１固定電極指、第２固定電極指の拡大断面図である。図６Ａは、主面に形成されたボイドを撮影したＳＥＭ（Scanning Electron Microscope）写真である。図６Ｂは、主面に形成されたボイドおよびボイドの断面を撮影したＳＥＭ写真である。
１．１．ＭＥＭＳデバイスの構成
実施形態１に係るＭＥＭＳデバイスとしての振動発電素子１の構成について、図１から図６Ｂを参照して説明する。
図１は、実施形態１に係る振動発電素子の平面図である。図２は、図１の振動発電素子から第２シリコン層を除去した状態の平面図である。図３は、図１中のＡ－Ａ線断面図である。図４は、可動電極指および第１固定電極指、第２固定電極指の拡大平面図である。図５は、可動電極指および第１固定電極指、第２固定電極指の拡大断面図である。図６Ａは、主面に形成されたボイドを撮影したＳＥＭ（Scanning Electron Microscope）写真である。図６Ｂは、主面に形成されたボイドおよびボイドの断面を撮影したＳＥＭ写真である。
【0014】
振動発電素子１は、ＭＥＭＳ技術を活用した振動デバイスであり、外力によって駆動されて発電する静電誘導型の振動発電素子である。この振動発電素子１に電源回路を組み合わせることで、発電装置を構成することができる。
図３に示すように、振動発電素子１は、ＳＯＩ（Silicon on Insulator）基板１２とシリコン基板１９との積層体からなる基板を半導体プロセスによってパターニングすることにより製造されている。
図３に示すように、振動発電素子１は、ＳＯＩ（Silicon on Insulator）基板１２とシリコン基板１９との積層体からなる基板を半導体プロセスによってパターニングすることにより製造されている。
【0015】
ＳＯＩ基板１２は、第１シリコン層１２Ａと第２シリコン層１２Ｂとの間に酸化シリコン層１２Ｃを挿入した基板である。
第２シリコン層１２Ｂの上面には、シリコン基板１９が接合されている。
第２シリコン層１２Ｂの上面には、シリコン基板１９が接合されている。
【0016】
図２または図３に示すように、振動発電素子１は、支持部１３、バネ部１４、可動部１５、可動電極１６、第１固定電極１７、および第２固定電極１８を有する。
可動部１５は、バネ部１４を介して支持部１３に接続されており、バネ部１４を弾性変形させつつ支持部１３に対してＸ軸方向に変位する。また、可動部１５には、可動電極１６が接続されている。支持部１３には、第１固定電極１７と第２固定電極１８とが接続されている。
可動部１５は、バネ部１４を介して支持部１３に接続されており、バネ部１４を弾性変形させつつ支持部１３に対してＸ軸方向に変位する。また、可動部１５には、可動電極１６が接続されている。支持部１３には、第１固定電極１７と第２固定電極１８とが接続されている。
【0017】
振動発電素子１は、Ｘ軸方向の外力を受けると、可動部１５がバネ部１４を弾性変形させつつＸ軸方向に振動し、この振動によって可動電極１６と第１固定電極１７および第２固定電極１８との間の容量が変化することで発電する。
【0018】
１．１．１．支持部
支持部１３は、ＳＯＩ基板１２とシリコン基板１９との積層体から形成されており、平面視で枠状である。
図１に示すように、支持部１３は、第１固定電極１７が接続された第１固定電極接続領域１３Ａと、第２固定電極１８が接続された第２固定電極接続領域１３Ｂとに分割されており、互いに絶縁されている。また、第１固定電極接続領域１３Ａには、第１固定電極１７と電気的に接続された端子Ｔ１が配置されており、第２固定電極接続領域１３Ｂには、第２固定電極１８と電気的に接続された端子Ｔ２が配置されている。
支持部１３は、ＳＯＩ基板１２とシリコン基板１９との積層体から形成されており、平面視で枠状である。
図１に示すように、支持部１３は、第１固定電極１７が接続された第１固定電極接続領域１３Ａと、第２固定電極１８が接続された第２固定電極接続領域１３Ｂとに分割されており、互いに絶縁されている。また、第１固定電極接続領域１３Ａには、第１固定電極１７と電気的に接続された端子Ｔ１が配置されており、第２固定電極接続領域１３Ｂには、第２固定電極１８と電気的に接続された端子Ｔ２が配置されている。
【0019】
【0020】
１．１．３．バネ部
バネ部１４は、それぞれＸ軸方向に弾性変形する２つのバネを有する。一方のバネは、可動部１５のＸ軸方向プラス側に位置し、可動部１５のＸ軸方向プラス側の端部と支持部１３とを接続する。他方のバネは、可動部１５のＸ軸方向マイナス側に位置し、可動部１５のＸ軸方向マイナス側の端部と支持部１３とを接続する。
バネ部１４は、２つのバネで可動部１５をＸ軸方向の両側から支持することにより、可動部１５をＸ軸方向に安定して振動させることができる。
バネ部１４は、それぞれＸ軸方向に弾性変形する２つのバネを有する。一方のバネは、可動部１５のＸ軸方向プラス側に位置し、可動部１５のＸ軸方向プラス側の端部と支持部１３とを接続する。他方のバネは、可動部１５のＸ軸方向マイナス側に位置し、可動部１５のＸ軸方向マイナス側の端部と支持部１３とを接続する。
バネ部１４は、２つのバネで可動部１５をＸ軸方向の両側から支持することにより、可動部１５をＸ軸方向に安定して振動させることができる。
【0021】
１．１．４．可動電極
可動電極１６は、第２シリコン層１２Ｂとシリコン基板１９との積層体１１から形成されている。また、可動電極１６は、平面視で、可動部１５と重なっている。可動電極１６を可動部１５に重ねて配置することにより、振動発電素子１の平面寸法を大きくすることなく、可動部１５を大きくし、その質量を高めることができる。
可動電極１６は、第２シリコン層１２Ｂとシリコン基板１９との積層体１１から形成されている。また、可動電極１６は、平面視で、可動部１５と重なっている。可動電極１６を可動部１５に重ねて配置することにより、振動発電素子１の平面寸法を大きくすることなく、可動部１５を大きくし、その質量を高めることができる。
【0022】
可動電極１６は、マウント部１６２と可動電極指１６１とを有する。
マウント部１６２は、第２シリコン層１２Ｂからなり、酸化シリコン層１２Ｃを介して可動部１５に接合される。
マウント部１６２は、第２シリコン層１２Ｂからなり、酸化シリコン層１２Ｃを介して可動部１５に接合される。
【0023】
可動電極指１６１は、シリコン基板１９からなり、その下面がマウント部１６２に接合され、マウント部１６２からＺ軸方向プラス側へ突出するように設けられる。
図１に示すように、複数の可動電極指１６１は、行列状に配置され、それぞれ、Ｘ軸方向に延在している。複数の可動電極指１６１は、Ｙ軸方向に沿って櫛歯状に整列してなる列が、Ｘ軸方向に３つ並んでいる。
複数の可動電極指１６１は、マウント部１６２を介して、互いに電気的に接続されている。また、可動電極指１６１には、エレクトレット膜ＥＬが形成されている。
図１に示すように、複数の可動電極指１６１は、行列状に配置され、それぞれ、Ｘ軸方向に延在している。複数の可動電極指１６１は、Ｙ軸方向に沿って櫛歯状に整列してなる列が、Ｘ軸方向に３つ並んでいる。
複数の可動電極指１６１は、マウント部１６２を介して、互いに電気的に接続されている。また、可動電極指１６１には、エレクトレット膜ＥＬが形成されている。
【0024】
１．１．５．スリット
図４または図５に示すように、マウント部１６２の主面１２ｆには、スリット１６２ｓが設けられる。
スリット１６２ｓは、マウント部１６２の主面１２ｆに設けられた溝であり、可動電極指１６１の周囲を１周するように設けられる。
スリット１６２ｓは、第３領域Ｒ３に設けられる。ここで、第１領域Ｒ１は、マウント部１６２の主面１２ｆにおいて、凹部１６２ｃが設けられた領域である。第２領域Ｒ２は、マウント部１６２の主面１２ｆにおいて、可動電極指１６１が接合されている領域である。第３領域Ｒ３は、第１領域Ｒ１と第２領域Ｒ２との間の領域である。
本実施形態において第１部材は、第２シリコン層１２Ｂに対応し、第２部材は、シリコン基板１９に対応する。また、本実施形態において第１シリコン基板は、ＳＯＩ基板１２に対応し、第２シリコン基板は、シリコン基板１９に対応する。
図４または図５に示すように、マウント部１６２の主面１２ｆには、スリット１６２ｓが設けられる。
スリット１６２ｓは、マウント部１６２の主面１２ｆに設けられた溝であり、可動電極指１６１の周囲を１周するように設けられる。
スリット１６２ｓは、第３領域Ｒ３に設けられる。ここで、第１領域Ｒ１は、マウント部１６２の主面１２ｆにおいて、凹部１６２ｃが設けられた領域である。第２領域Ｒ２は、マウント部１６２の主面１２ｆにおいて、可動電極指１６１が接合されている領域である。第３領域Ｒ３は、第１領域Ｒ１と第２領域Ｒ２との間の領域である。
本実施形態において第１部材は、第２シリコン層１２Ｂに対応し、第２部材は、シリコン基板１９に対応する。また、本実施形態において第１シリコン基板は、ＳＯＩ基板１２に対応し、第２シリコン基板は、シリコン基板１９に対応する。
【0025】
１．１．６．ボイド
マウント部１６２の主面１２ｆには、ボイド１６２ｖが形成される。
ボイド１６２ｖは、第３領域Ｒ３において、スリット１６２ｓと凹部１６２ｃとの間の部分に形成される。換言すると、ボイド１６２ｖは、第３領域Ｒ３において、スリット１６２ｓと第１領域Ｒ１との間の部分に形成される。
図６Ａおよび図６ＢのＳＥＭ写真に示すように、ボイド１６２ｖは、小さな穴である。
本実施形態では、ボイド１６２ｖのサイズは、直径が、およそ０．２μｍであり、深さは、およそ０．２μｍである。また、ボイド１６２ｖの密度は、およそ２００個／１００μｍ2である。
詳しくは後述するが、ボイド１６２ｖは、凹部１６２ｃを形成する際に形成される。
マウント部１６２の主面１２ｆには、ボイド１６２ｖが形成される。
ボイド１６２ｖは、第３領域Ｒ３において、スリット１６２ｓと凹部１６２ｃとの間の部分に形成される。換言すると、ボイド１６２ｖは、第３領域Ｒ３において、スリット１６２ｓと第１領域Ｒ１との間の部分に形成される。
図６Ａおよび図６ＢのＳＥＭ写真に示すように、ボイド１６２ｖは、小さな穴である。
本実施形態では、ボイド１６２ｖのサイズは、直径が、およそ０．２μｍであり、深さは、およそ０．２μｍである。また、ボイド１６２ｖの密度は、およそ２００個／１００μｍ2である。
詳しくは後述するが、ボイド１６２ｖは、凹部１６２ｃを形成する際に形成される。
【0026】
１．２．ＭＥＭＳデバイスの製造方法
次に、本実施形態のＭＥＭＳデバイスとしての振動発電素子１の製造方法について、図７から図１２を参照して説明する。
図７は、ＭＥＭＳデバイスとしての振動発電素子１の製造方法を示すフローチャートである。図８は、図７のフローチャートにおいて、凹部１６２ｃを形成する凹部形成工程Ｓ１２の詳細を説明するフローチャートである。図９Ａから図１２は、製造過程における一態様を示す断面図である。
次に、本実施形態のＭＥＭＳデバイスとしての振動発電素子１の製造方法について、図７から図１２を参照して説明する。
図７は、ＭＥＭＳデバイスとしての振動発電素子１の製造方法を示すフローチャートである。図８は、図７のフローチャートにおいて、凹部１６２ｃを形成する凹部形成工程Ｓ１２の詳細を説明するフローチャートである。図９Ａから図１２は、製造過程における一態様を示す断面図である。
【0027】
図７に示すように、振動発電素子１の製造方法は、ＳＯＩ基板準備工程Ｓ１１、凹部形成工程Ｓ１２、エッチング耐性膜形成工程Ｓ１３、シリコン基板接合工程Ｓ１４、パターニング工程Ｓ１５、およびエレクトレット膜形成工程Ｓ１６を含む。なお、本実施形態では、凹部形成工程Ｓ１２が、第１工程に対応し、シリコン基板接合工程Ｓ１４が第２工程に対応する。
【0028】
１．２．１．ＳＯＩ基板準備工程
ＳＯＩ基板準備工程Ｓ１１では、ＳＯＩ基板１２を準備する。
図９Ａに示すように、ＳＯＩ基板１２は、第１シリコン層１２Ａと第２シリコン層１２Ｂとの間に酸化シリコン層１２Ｃが挿入された基板である。本実施形態において、第２シリコン層１２Ｂの上面が主面１２ｆに対応する。マウント部１６２は、第２シリコン層１２Ｂから形成される。
なお、第１シリコン層１２Ａ、第２シリコン層１２Ｂ、および酸化シリコン層１２Ｃの厚さは、それぞれ特に限定されないが、例えば、第１シリコン層１２Ａが３００μｍ程度であり、第２シリコン層１２Ｂが２０μｍ程度であり、酸化シリコン層１２Ｃが１０μｍ程度である。
ＳＯＩ基板準備工程Ｓ１１では、ＳＯＩ基板１２を準備する。
図９Ａに示すように、ＳＯＩ基板１２は、第１シリコン層１２Ａと第２シリコン層１２Ｂとの間に酸化シリコン層１２Ｃが挿入された基板である。本実施形態において、第２シリコン層１２Ｂの上面が主面１２ｆに対応する。マウント部１６２は、第２シリコン層１２Ｂから形成される。
なお、第１シリコン層１２Ａ、第２シリコン層１２Ｂ、および酸化シリコン層１２Ｃの厚さは、それぞれ特に限定されないが、例えば、第１シリコン層１２Ａが３００μｍ程度であり、第２シリコン層１２Ｂが２０μｍ程度であり、酸化シリコン層１２Ｃが１０μｍ程度である。
【0029】
１．２．２．凹部形成工程
凹部形成工程Ｓ１２では、第２シリコン層１２Ｂの主面１２ｆに凹部１６２ｃを形成する。
図８は、凹部形成工程Ｓ１２の詳細を示すフローチャートである。凹部形成工程Ｓ１２は、スリット形成工程Ｓ１２１、ハードマスク形成工程Ｓ１２２、パターニング工程Ｓ１２３、エッチング工程Ｓ１２４、およびハードマスク除去工程Ｓ１２５を含む。
凹部形成工程Ｓ１２では、第２シリコン層１２Ｂの主面１２ｆに凹部１６２ｃを形成する。
図８は、凹部形成工程Ｓ１２の詳細を示すフローチャートである。凹部形成工程Ｓ１２は、スリット形成工程Ｓ１２１、ハードマスク形成工程Ｓ１２２、パターニング工程Ｓ１２３、エッチング工程Ｓ１２４、およびハードマスク除去工程Ｓ１２５を含む。
【0030】
１．２．２．１．スリット形成工程
スリット形成工程Ｓ１２１では、第２シリコン層１２Ｂの主面１２ｆにスリット１６２ｓを形成する。
図９Ｂに示すように、スリット１６２ｓは、有底の溝である。
スリット１６２ｓのサイズは、ボイド１６２ｖのサイズよりも大きい。好適には、スリット１６２ｓのサイズは、深さが２μｍ以上２０μｍ以下であり、幅が２μｍ以上２０μｍ以下である。
スリット形成工程Ｓ１２１では、第２シリコン層１２Ｂの主面１２ｆにスリット１６２ｓを形成する。
図９Ｂに示すように、スリット１６２ｓは、有底の溝である。
スリット１６２ｓのサイズは、ボイド１６２ｖのサイズよりも大きい。好適には、スリット１６２ｓのサイズは、深さが２μｍ以上２０μｍ以下であり、幅が２μｍ以上２０μｍ以下である。
【0031】
スリット１６２ｓは、第３領域Ｒ３に形成される。また、スリット１６２ｓは、第２領域Ｒ２を囲むように形成される。スリット１６２ｓによって第２領域Ｒ２を囲むことで、第２領域Ｒ２にボイド１６２ｖが形成されることを回避ないし抑制することができる。
なお、スリット１６２ｓは第３領域Ｒ３に１つ設けたがこれに限られず、第３領域Ｒ３に２以上設けてもよい。この場合、第２領域Ｒ２が囲まれるように、２以上のスリット１６２ｓを設ける。また、スリット１６２ｓの幅は２μｍ以上２０μｍ以下であることが好ましいが、スリット１６２ｓを２以上設ける場合には、２以上のスリット１６２ｓの幅の合計が２μｍ以上２０μｍ以下であってもよい。
なお、スリット１６２ｓは第３領域Ｒ３に１つ設けたがこれに限られず、第３領域Ｒ３に２以上設けてもよい。この場合、第２領域Ｒ２が囲まれるように、２以上のスリット１６２ｓを設ける。また、スリット１６２ｓの幅は２μｍ以上２０μｍ以下であることが好ましいが、スリット１６２ｓを２以上設ける場合には、２以上のスリット１６２ｓの幅の合計が２μｍ以上２０μｍ以下であってもよい。
【0032】
１．２．２．２．ハードマスク形成工程
ハードマスク形成工程Ｓ１２２では、第２シリコン層１２Ｂの主面１２ｆにハードマスクＨＭを形成する。
本実施形態において、ハードマスクＨＭは、第２シリコン層１２Ｂを熱酸化させた熱酸化膜である。熱酸化膜の膜厚は、好ましくは、約１μｍである。
ハードマスクＨＭに熱酸化膜を用いる場合、ＳＯＩ基板１２の下面にもハードマスクＨＭが形成されるため、ＳＯＩ基板１２の下面に、別途エッチング保護層を形成する必要がなく、サイクルタイム、歩留まり、製造コスト等の面で好ましい。
ハードマスク形成工程Ｓ１２２では、第２シリコン層１２Ｂの主面１２ｆにハードマスクＨＭを形成する。
本実施形態において、ハードマスクＨＭは、第２シリコン層１２Ｂを熱酸化させた熱酸化膜である。熱酸化膜の膜厚は、好ましくは、約１μｍである。
ハードマスクＨＭに熱酸化膜を用いる場合、ＳＯＩ基板１２の下面にもハードマスクＨＭが形成されるため、ＳＯＩ基板１２の下面に、別途エッチング保護層を形成する必要がなく、サイクルタイム、歩留まり、製造コスト等の面で好ましい。
【0033】
１．２．２．３．パターニング工程
パターニング工程Ｓ１２３では、ハードマスクＨＭを所定のパターンにパターニングする。
図９Ｃに示すように、この工程では、第１領域Ｒ１のハードマスクＨＭが除去され、第２領域Ｒ２および第３領域Ｒ３のハードマスクＨＭが残るように、ハードマスクＨＭがパターニングされる。
パターニング工程Ｓ１２３では、ハードマスクＨＭを所定のパターンにパターニングする。
図９Ｃに示すように、この工程では、第１領域Ｒ１のハードマスクＨＭが除去され、第２領域Ｒ２および第３領域Ｒ３のハードマスクＨＭが残るように、ハードマスクＨＭがパターニングされる。
【0034】
１．２．２．４．エッチング工程
エッチング工程Ｓ１２４では、ハードマスクＨＭを用いて、第２シリコン層１２Ｂの主面１２ｆをエッチングして、凹部１６２ｃを形成する。
図９Ｄに示すように、この工程において、第１領域Ｒ１に凹部１６２ｃが形成される。
凹部１６２ｃは、第２シリコン層１２Ｂを貫通しない有底の凹部である。凹部１６２ｃの深さは、例えば、１０μｍ程度である。
第２シリコン層１２Ｂのエッチングには、ＫＯＨ水溶液を用いることができる。なお、エッチャントは、ＫＯＨ水溶液に限定されない。例えば、ＮａＯＨ（水酸化ナトリウム）水溶液等のアルカリ系のエッチング液を用いることができる。
ＫＯＨ水溶液を用いた異方性エッチングによって、第２シリコン層１２Ｂの結晶面が表れて、緩やかな傾斜面を有する凹部１６２ｃが形成される。
エッチング工程Ｓ１２４では、ハードマスクＨＭを用いて、第２シリコン層１２Ｂの主面１２ｆをエッチングして、凹部１６２ｃを形成する。
図９Ｄに示すように、この工程において、第１領域Ｒ１に凹部１６２ｃが形成される。
凹部１６２ｃは、第２シリコン層１２Ｂを貫通しない有底の凹部である。凹部１６２ｃの深さは、例えば、１０μｍ程度である。
第２シリコン層１２Ｂのエッチングには、ＫＯＨ水溶液を用いることができる。なお、エッチャントは、ＫＯＨ水溶液に限定されない。例えば、ＮａＯＨ（水酸化ナトリウム）水溶液等のアルカリ系のエッチング液を用いることができる。
ＫＯＨ水溶液を用いた異方性エッチングによって、第２シリコン層１２Ｂの結晶面が表れて、緩やかな傾斜面を有する凹部１６２ｃが形成される。
【0035】
凹部１６２ｃを形成する際に、ハードマスクＨＭで覆われた第３領域Ｒ３には、ボイド１６２ｖが形成される。
ボイド１６２ｖは、第３領域Ｒ３において、スリット１６２ｓと第１領域Ｒ１との間の部分に形成される。また、スリット１６２ｓで囲まれた第２領域Ｒ２では、ボイド１６２ｖの形成が回避ないし抑制される。なお、スリット１６２ｓを形成しない場合は、第２領域Ｒ２にも、第３領域Ｒ３と同様のサイズと密度のボイド１６２ｖが形成される。
このように、スリット１６２ｓを形成することで、第２領域Ｒ２において、ボイド１６２ｖの形成を制御することができる。
ボイド１６２ｖは、第３領域Ｒ３において、スリット１６２ｓと第１領域Ｒ１との間の部分に形成される。また、スリット１６２ｓで囲まれた第２領域Ｒ２では、ボイド１６２ｖの形成が回避ないし抑制される。なお、スリット１６２ｓを形成しない場合は、第２領域Ｒ２にも、第３領域Ｒ３と同様のサイズと密度のボイド１６２ｖが形成される。
このように、スリット１６２ｓを形成することで、第２領域Ｒ２において、ボイド１６２ｖの形成を制御することができる。
【0036】
１．２．２．５．ハードマスク除去工程
ハードマスク除去工程Ｓ１２５では、第２シリコン層１２Ｂの主面１２ｆ上のハードマスクＨＭを除去する。ハードマスクＨＭの除去には、１：５ＤＨＦ（HF:H2O=1:5、Diluted Hydrofluoric acid）やＢＨＦ（Buffered Hydrofluoric acid）を用いることができる。
図９Ｅに示すように、第２領域Ｒ２および第３領域Ｒ３を覆っていたハードマスクＨＭが除去される。これによって、第２シリコン層１２Ｂの主面１２ｆに、ボイド１６２ｖが露出する。
ハードマスク除去工程Ｓ１２５では、第２シリコン層１２Ｂの主面１２ｆ上のハードマスクＨＭを除去する。ハードマスクＨＭの除去には、１：５ＤＨＦ（HF:H2O=1:5、Diluted Hydrofluoric acid）やＢＨＦ（Buffered Hydrofluoric acid）を用いることができる。
図９Ｅに示すように、第２領域Ｒ２および第３領域Ｒ３を覆っていたハードマスクＨＭが除去される。これによって、第２シリコン層１２Ｂの主面１２ｆに、ボイド１６２ｖが露出する。
【0037】
１．２．３．エッチング耐性膜形成工程
エッチング耐性膜形成工程Ｓ１３では、図１０に示すように凹部１６２ｃにエッチング耐性膜ＥＳを形成する。
まず、第２シリコン層１２Ｂの主面１２ｆにエッチング耐性膜ＥＳを成膜し、凹部１６２ｃに充填されている部分を残してエッチング耐性膜ＥＳを除去し、第２シリコン層１２Ｂの主面１２ｆを露出させる。
エッチング耐性膜形成工程Ｓ１３では、図１０に示すように凹部１６２ｃにエッチング耐性膜ＥＳを形成する。
まず、第２シリコン層１２Ｂの主面１２ｆにエッチング耐性膜ＥＳを成膜し、凹部１６２ｃに充填されている部分を残してエッチング耐性膜ＥＳを除去し、第２シリコン層１２Ｂの主面１２ｆを露出させる。
【0038】
エッチング耐性膜ＥＳとしては、酸化シリコン膜を用いることができる。なお、エッチング耐性膜ＥＳは、酸化シリコン膜に限定されない。エッチング耐性膜ＥＳは、後述するシリコン基板１９のパターニング工程Ｓ１５のエッチングに対して十分な耐性を有する材料を用いればよい。
エッチング耐性膜ＥＳの除去方法としては、特に限定されず、例えば、ＣＭＰ（化学機械研磨）を用いることができる。
エッチング耐性膜ＥＳの除去方法としては、特に限定されず、例えば、ＣＭＰ（化学機械研磨）を用いることができる。
【0039】
１．２．４．シリコン基板接合工程
シリコン基板接合工程Ｓ１４では、図１１に示すように第２シリコン層１２Ｂの主面１２ｆにシリコン基板１９を接合する。シリコン基板１９の厚さとしては、特に限定されないが、例えば、３００μｍ程度である。
第２シリコン層１２Ｂとシリコン基板１９との接合方法としては、プラズマ接合を用いることができる。プラズマ接合では、接着剤を使用しないでＳｉ（シリコン）面同士を直接結合する。以下、Ｓｉ面同士の直接接合をシリコン－シリコン接合と称する。
シリコン基板接合工程Ｓ１４では、図１１に示すように第２シリコン層１２Ｂの主面１２ｆにシリコン基板１９を接合する。シリコン基板１９の厚さとしては、特に限定されないが、例えば、３００μｍ程度である。
第２シリコン層１２Ｂとシリコン基板１９との接合方法としては、プラズマ接合を用いることができる。プラズマ接合では、接着剤を使用しないでＳｉ（シリコン）面同士を直接結合する。以下、Ｓｉ面同士の直接接合をシリコン－シリコン接合と称する。
【0040】
第２シリコン層１２Ｂとシリコン基板１９とは、第２領域Ｒ２および第３領域Ｒ３において接合される。
第２シリコン層１２Ｂとシリコン基板１９との接合強度は、第２領域Ｒ２における接合強度の方が、第３領域Ｒ３における接合強度よりも高い。なぜならば、シリコン－シリコン接合は、接合面に高い平坦性が求められるが、接合面となる第２シリコン層１２Ｂの主面１２ｆの第２領域Ｒ２には、ボイド１６２ｖが形成されないため、高い平坦性を有するからである。
第２シリコン層１２Ｂとシリコン基板１９との接合強度は、第２領域Ｒ２における接合強度の方が、第３領域Ｒ３における接合強度よりも高い。なぜならば、シリコン－シリコン接合は、接合面に高い平坦性が求められるが、接合面となる第２シリコン層１２Ｂの主面１２ｆの第２領域Ｒ２には、ボイド１６２ｖが形成されないため、高い平坦性を有するからである。
【0041】
１．２．５．パターニング工程
パターニング工程Ｓ１５では、シリコン基板１９をエッチングによりパターニングする。
図１２に示すように、シリコン基板１９を上面側からエッチングして、可動電極指１６１、第１固定電極指１７１、および第２固定電極指１８１を形成する。この際、エッチング耐性膜ＥＳおよび酸化シリコン層１２Ｃがエッチングストップ層として機能する。
エッチングには、例えば、ドライエッチング、特にＲＩＥ（反応性イオンエッチング）を用いることができる。ドライエッチングを用いることにより、高アスペクト比の貫通孔を精度よく形成することができる。
パターニング工程Ｓ１５では、シリコン基板１９をエッチングによりパターニングする。
図１２に示すように、シリコン基板１９を上面側からエッチングして、可動電極指１６１、第１固定電極指１７１、および第２固定電極指１８１を形成する。この際、エッチング耐性膜ＥＳおよび酸化シリコン層１２Ｃがエッチングストップ層として機能する。
エッチングには、例えば、ドライエッチング、特にＲＩＥ（反応性イオンエッチング）を用いることができる。ドライエッチングを用いることにより、高アスペクト比の貫通孔を精度よく形成することができる。
【0042】
なお、パターニング工程Ｓ１５は、第２シリコン層１２Ｂをパターニングする工程、第１シリコン層１２Ａをパターニングする工程、エッチング耐性膜ＥＳを除去する工程、および酸化シリコン層１２Ｃを除去する工程を含む。
【0043】
１．２．６．エレクトレット膜形成工程
エレクトレット膜形成工程Ｓ１６では、図１２に示すように、可動電極指１６１にエレクトレット膜ＥＬを形成する。
エレクトレット膜ＥＬの形成方法は、公知の方法を用いることができる。例えば、熱酸化により可動電極指１６１の表面に酸化シリコン膜を成膜し、次に、この酸化シリコン膜にカリウムイオン等のアルカリ金属イオンをドープし、その後、電界印加して帯電させる方法がある。
エレクトレット膜形成工程Ｓ１６では、図１２に示すように、可動電極指１６１にエレクトレット膜ＥＬを形成する。
エレクトレット膜ＥＬの形成方法は、公知の方法を用いることができる。例えば、熱酸化により可動電極指１６１の表面に酸化シリコン膜を成膜し、次に、この酸化シリコン膜にカリウムイオン等のアルカリ金属イオンをドープし、その後、電界印加して帯電させる方法がある。
【0044】
以上により、振動発電素子１が得られる。
このような製造方法では、ＳＯＩ基板１２とシリコン基板１９とを高い強度で接合できる。可動電極指１６１の剥がれ等の不具合の発生を抑制することができるため、信頼性および耐久性の優れた振動発電素子１を製造することができる。
このような製造方法では、ＳＯＩ基板１２とシリコン基板１９とを高い強度で接合できる。可動電極指１６１の剥がれ等の不具合の発生を抑制することができるため、信頼性および耐久性の優れた振動発電素子１を製造することができる。
【0045】
１．３．ハードマスクとボイドの相関について
次に、異方性エッチングを行う際に用いるハードマスクＨＭと、この際に形成されるボイド１６２ｖとの相関について、図１３および図１４を参照して説明する。
第２シリコン層１２Ｂの主面１２ｆに凹部１６２ｃを形成する際に使用するハードマスクＨＭと、ハードマスクＭＨで覆われた第２シリコン層の主面１２ｆに形成されるボイド１６２ｖの密度およびサイズとの間には、相関関係があることが分かっている。
図１３は、ハードマスクＨＭと、形成されるボイド１６２ｖとの相関を示す表である。図１４は、主面１２ｆに形成されたボイド１６２ｖを撮影したＳＥＭ写真である。
次に、異方性エッチングを行う際に用いるハードマスクＨＭと、この際に形成されるボイド１６２ｖとの相関について、図１３および図１４を参照して説明する。
第２シリコン層１２Ｂの主面１２ｆに凹部１６２ｃを形成する際に使用するハードマスクＨＭと、ハードマスクＭＨで覆われた第２シリコン層の主面１２ｆに形成されるボイド１６２ｖの密度およびサイズとの間には、相関関係があることが分かっている。
図１３は、ハードマスクＨＭと、形成されるボイド１６２ｖとの相関を示す表である。図１４は、主面１２ｆに形成されたボイド１６２ｖを撮影したＳＥＭ写真である。
【0046】
１．３．１．熱酸化膜
ハードマスクＨＭとして熱酸化膜を用いて、第２シリコン層１２Ｂの主面１２ｆに凹部１６２ｃを形成した場合、ハードマスクＨＭで覆われた主面１２ｆには、上述した図６Ａおよび図６Ｂに示したようなボイド１６２ｖが形成される。
ボイド１６２ｖの密度は、１００μｍ2当たり、およそ５０個から３００個であり、平均的には、約２００個である。また、ボイド１６２ｖのサイズは、直径が、およそ０．１μｍから０．５μｍであり、平均的には、０．２μｍである。ボイド１６２ｖの深さは、およそ直径の半分から同じ程度である。
凹部１６２ｃの形成の際に使用するエッチャントは、濃度２６ｗｔ％のＫＯＨ水溶液を用いることができる。なお、ＫＯＨ水溶液の濃度は、３～４０ｗｔ％の範囲のものであればよい。また、エッチャントは、ＮａＯＨ水溶液等のアルカリ系のエッチング液を用いてもよい。
ハードマスクＨＭとして熱酸化膜を用いて、第２シリコン層１２Ｂの主面１２ｆに凹部１６２ｃを形成した場合、ハードマスクＨＭで覆われた主面１２ｆには、上述した図６Ａおよび図６Ｂに示したようなボイド１６２ｖが形成される。
ボイド１６２ｖの密度は、１００μｍ2当たり、およそ５０個から３００個であり、平均的には、約２００個である。また、ボイド１６２ｖのサイズは、直径が、およそ０．１μｍから０．５μｍであり、平均的には、０．２μｍである。ボイド１６２ｖの深さは、およそ直径の半分から同じ程度である。
凹部１６２ｃの形成の際に使用するエッチャントは、濃度２６ｗｔ％のＫＯＨ水溶液を用いることができる。なお、ＫＯＨ水溶液の濃度は、３～４０ｗｔ％の範囲のものであればよい。また、エッチャントは、ＮａＯＨ水溶液等のアルカリ系のエッチング液を用いてもよい。
【0047】
１．３．２．シリコン窒化膜
ハードマスクＨＭとしてＬＰ－ＳｉＮ（シリコン窒化）膜を用いて、第２シリコン層１２Ｂの主面１２ｆに凹部１６２ｃを形成した場合、ハードマスクＨＭで覆われた主面１２ｆには、図１４に示したようなボイド１６２ｖが形成される。
ＬＰ－ＳｉＮ膜は、減圧化学気相成長法（ＬＰＣＶＤ：Low Pressure Chemical Vapor Deposition）によって形成する。ＬＰ－ＳｉＮ膜の膜厚は、例えば、約６０ｎｍである。
ハードマスクＨＭとしてＬＰ－ＳｉＮ（シリコン窒化）膜を用いて、第２シリコン層１２Ｂの主面１２ｆに凹部１６２ｃを形成した場合、ハードマスクＨＭで覆われた主面１２ｆには、図１４に示したようなボイド１６２ｖが形成される。
ＬＰ－ＳｉＮ膜は、減圧化学気相成長法（ＬＰＣＶＤ：Low Pressure Chemical Vapor Deposition）によって形成する。ＬＰ－ＳｉＮ膜の膜厚は、例えば、約６０ｎｍである。
【0048】
ハードマスクＨＭとして、ＬＰ－ＳｉＮ膜を用いた場合、ハードマスクＨＭとして熱酸化膜を用いる場合よりも、形成されるボイド１６２ｖの密度は大きくなり、形成されるボイド１６２ｖのサイズは小さくなる傾向にある。換言すると、使用するハードマスクＨＭと、形成されるボイド１６２ｖの密度およびサイズとの間には、相関関係があると言える。
【0049】
ボイド１６２ｖの密度は、１００μｍ2当たり、およそ５００個から３０００個であり、平均的には、約１２５０個である。ボイド１６２ｖのサイズは、直径が、およそ０．０３μｍから０．１μｍであり、平均的には、０．０５μｍである。ボイド１６２ｖの深さは、およそ直径の半分から同じ程度である。
【0050】
凹部１６２ｃの形成の際に使用するエッチャントは、熱酸化膜の場合と同様に、ＫＯＨ水溶液を用いることができる。なお、エッチャントは、ＮａＯＨ水溶液等のアルカリ系のエッチング液を用いてもよい。
【0051】
以上、述べたとおり、本実施形態のＭＥＭＳデバイスとしての振動発電素子１の製造方法は、第１部材としての第２シリコン層１２Ｂと第２部材としてのシリコン基板１９とを備えた振動発電素子１の製造方法であって、第２シリコン層１２Ｂの主面１２ｆの第１領域Ｒ１に、ハードマスクＨＭを用いて凹部１６２ｃを形成する第１工程としての凹部形成工程Ｓ１２と、主面１２ｆの第１領域Ｒ１とは異なる第２領域Ｒ２にシリコン基板１９を形成する第２工程としてのシリコン基板接合工程Ｓ１４と、を有し、凹部形成工程Ｓ１２は、第１領域Ｒ１と第２領域Ｒ２との間の主面１２ｆの第３領域Ｒ３に溝としてのスリット１６２ｓを形成する溝形成工程としてのスリット形成工程Ｓ１２１と、第１領域Ｒ１を露出し、第２領域Ｒ２と第３領域Ｒ３とを被覆するハードマスクＨＭを主面１２ｆに形成するハードマスク形成工程Ｓ１２２と、ハードマスクＨＭを用いて、主面１２ｆをエッチングするエッチング工程Ｓ１２４と、ハードマスクＨＭを除去するハードマスク除去工程Ｓ１２５と、を含む。
【0052】
このように、本実施形態の振動発電素子１の製造方法は、第３領域Ｒ３にスリット１６２ｓを形成した後、主面１２ｆをエッチングするため、第２領域Ｒ２にボイド１６２ｖが形成されることを回避ないし抑制することができる。したがって、第２シリコン層１２Ｂとシリコン基板１９との間の接合強度等に、不具合が生じることを抑制することができる。
【0053】
本実施形態のＭＥＭＳデバイスとしての振動発電素子１の製造方法において、第３領域Ｒ３は、スリット１６２ｓと第１領域Ｒ１との間の第１部分を有し、第１部分には、エッチング工程Ｓ１２４において、ボイド１６２ｖが第１の密度で形成され、第２領域Ｒ２には、エッチング工程Ｓ１２４において、ボイド１６２ｖが第１の密度より小さい第２の密度で形成される。
【0054】
このように、本実施形態の振動発電素子１の製造方法は、第２領域Ｒ２に形成されるボイド１６２ｖの密度を小さくすることができる。したがって、ボイド１６２ｖに起因する不具合の発生を抑制することができる。
【0055】
本実施形態のＭＥＭＳデバイスとしての振動発電素子１の製造方法において、第２の密度は、ゼロ個／１００μｍ2である。
このように、本実施形態の振動発電素子１の製造方法は、第２領域Ｒ２にボイド１６２ｖが形成されることを回避することができる。したがって、ボイド１６２ｖに起因する不具合の発生を抑制することができる。
このように、本実施形態の振動発電素子１の製造方法は、第２領域Ｒ２にボイド１６２ｖが形成されることを回避することができる。したがって、ボイド１６２ｖに起因する不具合の発生を抑制することができる。
【0056】
本実施形態のＭＥＭＳデバイスとしての振動発電素子１の製造方法において、ハードマスクＨＭは、第１部材としての第２シリコン層１２Ｂを加熱処理して形成した熱酸化膜であり、第１の密度は、５０個／１００μｍ2から３００個／１００μｍ2の間の値であり、ボイド１６２ｖの直径は、０．０５μｍから０．５μｍの間の値である。
【0057】
このように、ハードマスクＨＭとして熱酸化膜を用いた場合には、第３領域Ｒ３には、ボイド１６２ｖが、所定の密度とサイズで、形成されるが、第２領域Ｒ２では、このようなボイド１６２ｖの形成を回避ないし抑制することができる。
【0058】
本実施形態のＭＥＭＳデバイスとしての振動発電素子１の製造方法において、ハードマスクＨＭは、減圧化学気相成長法により形成されたシリコン窒化膜であり、第１の密度は、５００個／１００μｍ2から３０００個／１００μｍ2の間の値であり、ボイド１６２ｖの直径は、０．０１μｍから０．１μｍの間の値である。
【0059】
このように、ハードマスクＨＭとしてシリコン窒化膜を用いた場合には、第３領域Ｒ３には、ボイド１６２ｖが、所定の密度とサイズで、形成されるが、第２領域Ｒ２では、このようなボイド１６２ｖの形成を回避ないし抑制することができる。
【0060】
本実施形態のＭＥＭＳデバイスとしての振動発電素子１の製造方法において、第１部材としての第２シリコン層１２Ｂと第２部材としてのシリコン基板１９とは、それぞれシリコンからなり、第２領域Ｒ２にシリコン基板１９を形成する第２工程としてのシリコン基板接合工程Ｓ１４では、第２シリコン層１２Ｂとシリコン基板１９とを、シリコン－シリコン接合によって接合する。
【0061】
第２シリコン層１２Ｂとシリコン基板１９とを、シリコン－シリコン接合によって接合する場合、接合面には、高い平坦性が求められる。本実施形態のＭＥＭＳデバイスとしての振動発電素子１の製造方法によれば、接合面にボイド１６２ｖが形成されることが回避ないし抑制されるので、接合面の平坦性を高くすることができる。したがって、良好なシリコン－シリコン接合を実現できる。
【0062】
本実施形態のＭＥＭＳデバイスとしての振動発電素子１は、第１シリコン基板としてのＳＯＩ基板１２と第２シリコン基板としてシリコン基板１９とを備えた振動発電素子１であって、ＳＯＩ基板１２の主面１２ｆは、凹部１６２ｃが設けられた第１領域Ｒ１と、シリコン基板１９が接合された第２領域Ｒ２と、第１領域Ｒ１と第２領域Ｒ２との間に設けられた溝としてのスリット１６２ｓを有する第３領域Ｒ３と、を有する。
【0063】
このように、本実施形態の振動発電素子１は、第３領域Ｒ３にスリット１６２ｓを有するため、第２領域Ｒ２にボイド１６２ｖが形成されることを回避ないし抑制することができる。したがって、第２シリコン層１２Ｂとシリコン基板１９との間の接合強度等に、不具合が生じることを抑制することができる。
【0064】
本実施形態のＭＥＭＳデバイスとしての振動発電素子１において、第３領域Ｒ３は、スリット１６２ｓと第１領域Ｒ１との間の第１部分を有し、第１部分には、ボイド１６２ｖが第１の密度で設けられており、第２領域Ｒ２には、ボイド１６２ｖが第１の密度より小さい第２の密度で設けられている。
【0065】
このように、本実施形態の振動発電素子１は、第２領域Ｒ２に設けられるボイド１６２ｖの密度を小さくすることができる。したがって、ボイド１６２ｖに起因する不具合の発生を抑制することができる。
【0066】
本実施形態のＭＥＭＳデバイスとしての振動発電素子１において、第２の密度は、ゼロ個／１００μｍ2である。
このように、本実施形態の振動発電素子１は、第２領域Ｒ２にボイド１６２ｖが形成されることを回避することができる。したがって、ボイド１６２ｖに起因する不具合の発生を抑制することができる。
このように、本実施形態の振動発電素子１は、第２領域Ｒ２にボイド１６２ｖが形成されることを回避することができる。したがって、ボイド１６２ｖに起因する不具合の発生を抑制することができる。
【0067】
本実施形態のＭＥＭＳデバイスとしての振動発電素子１において、第１の密度は、５０個／１００μｍ2から３００個／１００μｍ2の間の値であり、ボイド１６２ｖの直径は、０．０５μｍから０．５μｍの間の値である。
【0068】
このように、第３領域Ｒ３には、ボイド１６２ｖが、所定の密度とサイズで、形成されるが、第２領域Ｒ２では、このようなボイド１６２ｖの形成を回避ないし抑制することができる。
【0069】
本実施形態のＭＥＭＳデバイスとしての振動発電素子１において、第１の密度は、５００個／１００μｍ2から３０００個／１００μｍ2の間の値であり、ボイド１６２ｖの直径は、０．０１μｍから０．１μｍの間の値である。
【0070】
このように、第３領域Ｒ３には、ボイド１６２ｖが、所定の密度とサイズで、形成されるが、第２領域Ｒ２では、このようなボイド１６２ｖの形成を回避ないし抑制することができる。
【0071】
２．実施形態２
２．１．ＭＥＭＳデバイスの構成
実施形態２に係るＭＥＭＳデバイスとしての振動子２００の構成について、図１５から図１７を参照して説明する。
図１５は、実施形態２に係る振動子の平面図である。図１６は、図１５中のＢ－Ｂ線断面図である。図１７は、振動子の蓋部をＺ軸方向マイナス側からＺ軸方向プラス側に見た平面図である。なお、図１５において、振動子２００の内部の構成を説明する便宜上、蓋部６を取り外した状態を図示している。
２．１．ＭＥＭＳデバイスの構成
実施形態２に係るＭＥＭＳデバイスとしての振動子２００の構成について、図１５から図１７を参照して説明する。
図１５は、実施形態２に係る振動子の平面図である。図１６は、図１５中のＢ－Ｂ線断面図である。図１７は、振動子の蓋部をＺ軸方向マイナス側からＺ軸方向プラス側に見た平面図である。なお、図１５において、振動子２００の内部の構成を説明する便宜上、蓋部６を取り外した状態を図示している。
【0072】
振動子２００は、ＭＥＭＳ技術を活用した振動デバイスであり、駆動電圧の印加によって振動する静電駆動型の振動子である。この振動は固有の共振周波数において大きく励起されて、インピーダンスが最小となる。したがって、この振動子２００に発振回路を組み合わせることで、共振周波数によって決定される発振周波数で発振する発振器を構成することができる。
【0073】
本実施形態に係る振動子２００は、図１５および図１６に示すように、素子部２を気密封止するための蓋部６と、素子部２が形成されたＳＯＩ基板３と、を含む。
蓋部６は、単結晶シリコン等で構成され、ＳＯＩ基板３側に開口する凹部６ｃからなるキャビティー７を有している。
蓋部６の外周の下面は、ＳＯＩ基板３の上面に接合されている。蓋部６とＳＯＩ基板３との接合面７ｊは、４つの角部７ａ，７ｂ，７ｃ，７ｄを有している。
蓋部６は、単結晶シリコン等で構成され、ＳＯＩ基板３側に開口する凹部６ｃからなるキャビティー７を有している。
蓋部６の外周の下面は、ＳＯＩ基板３の上面に接合されている。蓋部６とＳＯＩ基板３との接合面７ｊは、４つの角部７ａ，７ｂ，７ｃ，７ｄを有している。
【0074】
図１６および図１７に示すように、蓋部６とＳＯＩ基板３との接合面７ｊには、凹部６ｃに沿って、溝としてのスリット６ｓが設けられている。蓋部６の接合面７ｊにおいて、スリット６ｓとキャビティー７との間には、ボイド６ｖが設けられている。なお、図１５では、スリット６ｓを破線で示している。
【0075】
図１６に示すように、ＳＯＩ基板３は、シリコン層３１と、ＢＯＸ（Buried Oxide）層３２と、表面シリコン層３３とが、この順で積層された基板である。例えば、シリコン層３１および表面シリコン層３３は、単結晶シリコンで構成され、ＢＯＸ層３２は、酸化ケイ素（ＳｉＯ2等）で構成される。
なお、本実施形態において、蓋部６とＳＯＩ基板３との関係では、蓋部６が第１部材に対応し、ＳＯＩ基板３が、第２部材に対応する。また、表面シリコン層３３と配線４６との関係では、表面シリコン層３３が第１部材に対応し、配線４６が第２部材に対応する。
なお、本実施形態において、蓋部６とＳＯＩ基板３との関係では、蓋部６が第１部材に対応し、ＳＯＩ基板３が、第２部材に対応する。また、表面シリコン層３３と配線４６との関係では、表面シリコン層３３が第１部材に対応し、配線４６が第２部材に対応する。
【0076】
【0077】
素子部２は、根元部２１と可動部２２とを有する。根元部２１は、表面シリコン層３３とＢＯＸ層３２とからなり、可動部２２は、表面シリコン層３３のみからなる。可動部２２は、隙間３３ａによって根元部２１以外の周囲の表面シリコン層３３から分離されている。
【0078】
表面シリコン層３３の上面には、凹部としての隙間３３ａに沿って、溝としてのスリット３３ｓが設けられている。また、スリット３３ｓと隙間３３ａとの間には、ボイド３３ｖが設けられている。
【0079】
本実施形態で例示する素子部２は、３つの可動部２２を有している。
可動部２２に対向する位置のシリコン層３１およびＢＯＸ層３２には、キャビティー８が設けられている。キャビティー７とキャビティー８とは、内部空間を構成し、内部空間に可動部２２が設けられる。
可動部２２に対向する位置のシリコン層３１およびＢＯＸ層３２には、キャビティー８が設けられている。キャビティー７とキャビティー８とは、内部空間を構成し、内部空間に可動部２２が設けられる。
【0080】
素子部２の上面には、素子調整層９０と、素子調整層９０の少なくとも一部を覆う圧電駆動部４０と、が設けられている。
素子調整層９０は、可動部２２の共振周波数の温度特性を補正するために設けられている。シリコンは、温度が高くなるにつれて低下する共振周波数を有しており、一方、シリコン酸化膜は、温度が高くなるにつれて上昇する共振周波数を有している。従って、シリコンの素子部２上にシリコン酸化膜である素子調整層９０を配設することにより、素子部２の可動部２２と素子調整層９０とで構成される複合体の共振周波数の温度特性をフラットに近付けることができる。
素子調整層９０は、可動部２２の共振周波数の温度特性を補正するために設けられている。シリコンは、温度が高くなるにつれて低下する共振周波数を有しており、一方、シリコン酸化膜は、温度が高くなるにつれて上昇する共振周波数を有している。従って、シリコンの素子部２上にシリコン酸化膜である素子調整層９０を配設することにより、素子部２の可動部２２と素子調整層９０とで構成される複合体の共振周波数の温度特性をフラットに近付けることができる。
【0081】
圧電駆動部４０は、ポリシリコン膜４１、第１電極４２、圧電体層４３、および第２電極４４を含む。
ポリシリコン膜４１は、不純物がドープされていないポリシリコンで構成され、例えば、アモルファスシリコンで構成されても良い。本実施形態において、ポリシリコン膜４１は、素子部２上に配設されている素子調整層９０を覆うように設けられている。このように、ポリシリコン膜４１と素子部２との間に素子調整層９０があることによって、ポリシリコン膜４１が、圧電駆動部４０の周囲のシリコン酸化膜のエッチングから素子調整層９０を保護することができる。
ポリシリコン膜４１は、不純物がドープされていないポリシリコンで構成され、例えば、アモルファスシリコンで構成されても良い。本実施形態において、ポリシリコン膜４１は、素子部２上に配設されている素子調整層９０を覆うように設けられている。このように、ポリシリコン膜４１と素子部２との間に素子調整層９０があることによって、ポリシリコン膜４１が、圧電駆動部４０の周囲のシリコン酸化膜のエッチングから素子調整層９０を保護することができる。
【0082】
第１電極４２および第２電極４４は、圧電体層４３を挟むように配設されている。本実施形態においては、３つの可動部２２に対応して、３組の第１電極４２、圧電体層４３および第２電極４４が設けられている。
【0083】
配線４６は、隣り合う可動部２２を逆相で振動させるように、第１電極４２および第２電極４４に電気的に接続されている。また、複数の配線４６は、電極パッド５０と電気的に接続されており、２つの電極パッド５０間に貫通電極５９を介して外部から電圧を印加することにより、隣り合う可動部２２を逆相で振動させることができる。
【0084】
２つの電極パッド５０を介して、第１電極４２と第２電極４４との間に電圧が印加されると、それによって圧電体層４３が伸縮して可動部２２が振動する。
可動部２２の振動方向は、平面視と交差する方向である。３つの可動部２２において、中央の可動部２２が蓋部６方向に変位すると、両端の可動部２２は、シリコン層３１方向に変位する。逆に、中央の可動部２２がシリコン層３１方向に変位すると、両端の可動部２２は、蓋部６方向へ変位する。
可動部２２の振動方向は、平面視と交差する方向である。３つの可動部２２において、中央の可動部２２が蓋部６方向に変位すると、両端の可動部２２は、シリコン層３１方向に変位する。逆に、中央の可動部２２がシリコン層３１方向に変位すると、両端の可動部２２は、蓋部６方向へ変位する。
【0085】
このように、本実施形態で例示する素子部２は、隣り合う可動部２２が逆相で振動する振動子である。その振動は固有の共振周波数において大きく励起されて、インピーダンスが最小となる。その結果、この振動子２００を発振回路に接続することで、主に可動部２２の共振周波数によって決定される発振周波数で発振する発振器を構成することができる。
【0086】
なお、これらを構成する材料としては、例えば、圧電体層４３は、窒化アルミニウム（ＡｌＮ）等で構成され、第１電極４２および第２電極４４は、窒化チタン（ＴｉＮ）等で構成され、配線４６および電極パッド５０は、アルミニウム（Ａｌ）又は銅（Ｃｕ）等の導電部材により形成されている。
【0087】
貫通電極５９は、電極用貫通孔５２内に配設され、電極層５６と電極層５８とが積層されて構成されている。貫通電極５９は、チタニウム（Ｔｉ）やタングステン（Ｗ）や銅（Ｃｕ）等で構成されており、電極層５６はスパッタ法により成膜したスパッタ層で、電極層５８はメッキ法により形成されたメッキ層である。
【0088】
２つの貫通電極５９は、図１５に示すように、平面視で、蓋部６のキャビティー７の領域で、各々、素子部２を挟み対向する２つの角部７ａ，７ｃに接する領域の一部に配設され、つまり、一方の貫通電極５９は、素子部２より角部７ａに近い領域に、また、他方の貫通電極５９は、素子部２より角部７ｃに近い領域に配設されている。
【0089】
電極パッド５０は、平面視で、貫通電極５９と重なる位置に配設されており、貫通電極５９と重なる位置では、電極用貫通孔５２に配設された貫通電極５９と、配線４６を介して電気的に接続されるよう配設される。また、貫通電極５９と重ならない位置では、表面シリコン層３３上に素子調整層９０、ポリシリコン膜４１および配線４６を介して配設されている。そのため、電極パッド５０と貫通電極５９とが電気的に接続され、素子電極である第１電極４２および第２電極４４を、ＳＯＩ基板３の素子部２が形成されている側とは反対側の面に引き出すことができる。
【0090】
２．２．ＭＥＭＳデバイスの製造方法
次に、ＭＥＭＳデバイスとしての振動子２００の製造方法について、図１８から図２２Ｄを参照して説明する。
図１８は、ＭＥＭＳデバイスとしての振動子２００の製造方法を示すフローチャートである。図１９は、図１８のフローチャートにおいて、蓋部形成工程Ｓ２１の詳細を説明するフローチャートである。図２０Ａから図２０Ｄは、製造過程における一態様を示す断面図である。図２１は、図１８のフローチャートのＳＯＩ基板形成工程Ｓ２２の詳細を説明するフローチャートである。図２２Ａから図２２Ｄは、製造過程における一態様を示す断面図である。
図１８に示すように、振動子２００の製造方法は、蓋部形成工程Ｓ２１、ＳＯＩ基板形成工程Ｓ２２、接合工程Ｓ２３、および貫通電極形成工程Ｓ２４を含む。
次に、ＭＥＭＳデバイスとしての振動子２００の製造方法について、図１８から図２２Ｄを参照して説明する。
図１８は、ＭＥＭＳデバイスとしての振動子２００の製造方法を示すフローチャートである。図１９は、図１８のフローチャートにおいて、蓋部形成工程Ｓ２１の詳細を説明するフローチャートである。図２０Ａから図２０Ｄは、製造過程における一態様を示す断面図である。図２１は、図１８のフローチャートのＳＯＩ基板形成工程Ｓ２２の詳細を説明するフローチャートである。図２２Ａから図２２Ｄは、製造過程における一態様を示す断面図である。
図１８に示すように、振動子２００の製造方法は、蓋部形成工程Ｓ２１、ＳＯＩ基板形成工程Ｓ２２、接合工程Ｓ２３、および貫通電極形成工程Ｓ２４を含む。
【0091】
２．２．１．蓋部形成工程
図１９に示すように、蓋部形成工程Ｓ２１は、準備工程Ｓ２１１、スリット形成工程Ｓ２１２、ハードマスク形成工程Ｓ２１３、パターニング工程Ｓ２１４、エッチング工程Ｓ２１５、およびハードマスク除去工程Ｓ２１６を含む。なお、本実施形態では、蓋部形成工程Ｓ２１が、第１工程に対応し、接合工程Ｓ２３が、第２工程に対応する。
図１９に示すように、蓋部形成工程Ｓ２１は、準備工程Ｓ２１１、スリット形成工程Ｓ２１２、ハードマスク形成工程Ｓ２１３、パターニング工程Ｓ２１４、エッチング工程Ｓ２１５、およびハードマスク除去工程Ｓ２１６を含む。なお、本実施形態では、蓋部形成工程Ｓ２１が、第１工程に対応し、接合工程Ｓ２３が、第２工程に対応する。
【0092】
２．２．１．１．準備工程
準備工程Ｓ２１１では、単結晶シリコン基板からなる蓋部６を準備する。
準備工程Ｓ２１１では、単結晶シリコン基板からなる蓋部６を準備する。
【0093】
【0094】
２．２．１．３．ハードマスク形成工程
ハードマスク形成工程Ｓ２１３では、主面６ｆにハードマスクＨＭを形成する。ハードマスクＨＭは、蓋部６を熱酸化させた熱酸化膜である。なお、ハードマスクＨＭとしてＬＰ－ＳｉＮ膜を用いてもよい。
ハードマスク形成工程Ｓ２１３では、主面６ｆにハードマスクＨＭを形成する。ハードマスクＨＭは、蓋部６を熱酸化させた熱酸化膜である。なお、ハードマスクＨＭとしてＬＰ－ＳｉＮ膜を用いてもよい。
【0095】
２．２．１．４．パターニング工程
パターニング工程Ｓ２１４では、ハードマスクＨＭを所定のパターンにパターニングする。
図２０Ｂに示すように、この工程では、第１領域Ｒ１のハードマスクＨＭが除去され、第２領域Ｒ２および第３領域Ｒ３のハードマスクＨＭが残るように、ハードマスクＨＭがパターニングされる。
パターニング工程Ｓ２１４では、ハードマスクＨＭを所定のパターンにパターニングする。
図２０Ｂに示すように、この工程では、第１領域Ｒ１のハードマスクＨＭが除去され、第２領域Ｒ２および第３領域Ｒ３のハードマスクＨＭが残るように、ハードマスクＨＭがパターニングされる。
【0096】
２．２．１．５．エッチング工程
エッチング工程Ｓ２１５では、ハードマスクＨＭを用いて、主面６ｆをエッチングして、凹部６ｃを形成する。
図２０Ｃに示すように、この工程において、第１領域Ｒ１に凹部６ｃが形成される。
主面６ｆをエッチングする際のエッチャントには、ＫＯＨ水溶液を用いることができる。なお、エッチャントは、ＮａＯＨ水溶液等のアルカリ系のエッチング液を用いてもよい。
エッチング工程Ｓ２１５では、ハードマスクＨＭを用いて、主面６ｆをエッチングして、凹部６ｃを形成する。
図２０Ｃに示すように、この工程において、第１領域Ｒ１に凹部６ｃが形成される。
主面６ｆをエッチングする際のエッチャントには、ＫＯＨ水溶液を用いることができる。なお、エッチャントは、ＮａＯＨ水溶液等のアルカリ系のエッチング液を用いてもよい。
【0097】
凹部６ｃを形成する際に、ハードマスクＨＭで覆われた第３領域Ｒ３に、ボイド６ｖが形成される。
ボイド６ｖは、第３領域Ｒ３において、スリット６ｓと第１領域Ｒ１との間の部分に形成される。また、第２領域Ｒ２では、ボイド６ｖの形成が回避ないし抑制される。なお、スリット６ｓを形成しない場合は、第２領域Ｒ２にも、ボイド６ｖが、第３領域Ｒ３と同様に形成される。
このように、スリット６ｓを形成することで、第２領域Ｒ２において、ボイド６ｖの形成を制御することができる。
ボイド６ｖは、第３領域Ｒ３において、スリット６ｓと第１領域Ｒ１との間の部分に形成される。また、第２領域Ｒ２では、ボイド６ｖの形成が回避ないし抑制される。なお、スリット６ｓを形成しない場合は、第２領域Ｒ２にも、ボイド６ｖが、第３領域Ｒ３と同様に形成される。
このように、スリット６ｓを形成することで、第２領域Ｒ２において、ボイド６ｖの形成を制御することができる。
【0098】
２．２．１．６．ハードマスク除去工程
ハードマスク除去工程Ｓ２１６では、主面６ｆ上のハードマスクＨＭを除去する。ハードマスクＨＭの除去には、１：５ＤＨＦやＢＨＦを用いることができる。
図２０Ｄに示すように、第２領域Ｒ２および第３領域Ｒ３を覆っていたハードマスクＨＭが除去される。これによって、主面６ｆに、ボイド６ｖが露出する。
ハードマスク除去工程Ｓ２１６では、主面６ｆ上のハードマスクＨＭを除去する。ハードマスクＨＭの除去には、１：５ＤＨＦやＢＨＦを用いることができる。
図２０Ｄに示すように、第２領域Ｒ２および第３領域Ｒ３を覆っていたハードマスクＨＭが除去される。これによって、主面６ｆに、ボイド６ｖが露出する。
【0099】
２．２．２．ＳＯＩ基板形成工程
図２１に示すように、ＳＯＩ基板形成工程Ｓ２２は、準備工程Ｓ２２１、スリット形成工程Ｓ２２２、ハードマスク形成工程Ｓ２２３、パターニング工程Ｓ２２４、エッチング工程Ｓ２２５、ハードマスク除去工程Ｓ２２６、圧電駆動部＆配線形成工程Ｓ２２７、キャビティー形成工程Ｓ２２８、および貫通孔形成工程Ｓ２２９を含む。なお、本実施形態では、スリット形成工程Ｓ２２２、ハードマスク形成工程Ｓ２２３、エッチング工程Ｓ２２５、およびハードマスク除去工程Ｓ２２６が第１工程に対応し、圧電駆動部＆配線形成工程Ｓ２２７が第２工程に対応する。
図２１に示すように、ＳＯＩ基板形成工程Ｓ２２は、準備工程Ｓ２２１、スリット形成工程Ｓ２２２、ハードマスク形成工程Ｓ２２３、パターニング工程Ｓ２２４、エッチング工程Ｓ２２５、ハードマスク除去工程Ｓ２２６、圧電駆動部＆配線形成工程Ｓ２２７、キャビティー形成工程Ｓ２２８、および貫通孔形成工程Ｓ２２９を含む。なお、本実施形態では、スリット形成工程Ｓ２２２、ハードマスク形成工程Ｓ２２３、エッチング工程Ｓ２２５、およびハードマスク除去工程Ｓ２２６が第１工程に対応し、圧電駆動部＆配線形成工程Ｓ２２７が第２工程に対応する。
【0100】
２．２．２．１．準備工程
準備工程Ｓ２２１では、ＳＯＩ基板３を準備する。
準備工程Ｓ２２１では、ＳＯＩ基板３を準備する。
【0101】
２．２．２．２．スリット形成工程
スリット形成工程Ｓ２２２では、ＳＯＩ基板３の表面シリコン層３３の主面３３ｆにスリット３３ｓを形成する。
図２２Ａに示すように、スリット３３ｓは、主面３３ｆの第３領域Ｒ３に形成される。
スリット形成工程Ｓ２２２では、ＳＯＩ基板３の表面シリコン層３３の主面３３ｆにスリット３３ｓを形成する。
図２２Ａに示すように、スリット３３ｓは、主面３３ｆの第３領域Ｒ３に形成される。
【0102】
２．２．２．３．ハードマスク形成工程
ハードマスク形成工程Ｓ２２３では、主面３３ｆにハードマスクＨＭを形成する。ハードマスクＨＭは、表面シリコン層３３を熱酸化させた熱酸化膜である。なお、ハードマスクＨＭとしてＬＰ－ＳｉＮ膜を用いてもよい。
ハードマスク形成工程Ｓ２２３では、主面３３ｆにハードマスクＨＭを形成する。ハードマスクＨＭは、表面シリコン層３３を熱酸化させた熱酸化膜である。なお、ハードマスクＨＭとしてＬＰ－ＳｉＮ膜を用いてもよい。
【0103】
２．２．２．４．パターニング工程
パターニング工程Ｓ２２４では、ハードマスクＨＭを所定のパターンにパターニングする。
図２２Ａに示すように、この工程では、第１領域Ｒ１のハードマスクＨＭが除去され、第２領域Ｒ２および第３領域Ｒ３のハードマスクＨＭが残るように、ハードマスクＨＭがパターニングされる。なお、本実施形態では、第１領域Ｒ１のハードマスクＨＭは、すべてが除去されるのではなく、一部が残される。
パターニング工程Ｓ２２４では、ハードマスクＨＭを所定のパターンにパターニングする。
図２２Ａに示すように、この工程では、第１領域Ｒ１のハードマスクＨＭが除去され、第２領域Ｒ２および第３領域Ｒ３のハードマスクＨＭが残るように、ハードマスクＨＭがパターニングされる。なお、本実施形態では、第１領域Ｒ１のハードマスクＨＭは、すべてが除去されるのではなく、一部が残される。
【0104】
２．２．２．５．エッチング工程
エッチング工程Ｓ２２５では、ハードマスクＨＭを用いて、ＳＯＩ基板３の主面３３ｆをエッチングして、凹部３３ｃを形成する。
図２２Ｂに示すように、この工程において、第１領域Ｒ１に、ＳＯＩ基板３のＢＯＸ層３２を露出する凹部３３ｃが形成される。
エッチング工程Ｓ２２５では、ハードマスクＨＭを用いて、ＳＯＩ基板３の主面３３ｆをエッチングして、凹部３３ｃを形成する。
図２２Ｂに示すように、この工程において、第１領域Ｒ１に、ＳＯＩ基板３のＢＯＸ層３２を露出する凹部３３ｃが形成される。
【0105】
主面３３ｆをエッチングする際のエッチャントには、ＫＯＨ水溶液を用いることができる。なお、エッチャントは、ＮａＯＨ水溶液等のアルカリ系のエッチング液を用いてもよい。
【0106】
凹部３３ｃを形成する際に、ハードマスクＨＭで覆われた第３領域Ｒ３に、ボイド３３ｖが形成される。
ボイド３３ｖは、第３領域Ｒ３において、スリット３３ｓと第１領域Ｒ１との間の部分に形成される。また、第２領域Ｒ２では、ボイド３３ｖの形成が回避ないし抑制される。なお、スリット３３ｓを形成しない場合は、第２領域Ｒ２にも、第３領域Ｒ３と同様にボイド３３ｖが形成される。このように、スリット３３ｓを形成することで、第２領域Ｒ２において、ボイド３３ｖの形成を制御することができる。
ボイド３３ｖは、第３領域Ｒ３において、スリット３３ｓと第１領域Ｒ１との間の部分に形成される。また、第２領域Ｒ２では、ボイド３３ｖの形成が回避ないし抑制される。なお、スリット３３ｓを形成しない場合は、第２領域Ｒ２にも、第３領域Ｒ３と同様にボイド３３ｖが形成される。このように、スリット３３ｓを形成することで、第２領域Ｒ２において、ボイド３３ｖの形成を制御することができる。
【0107】
２．２．２．６．ハードマスク除去工程
ハードマスク除去工程Ｓ２２６では、主面３３ｆ上のハードマスクＨＭを除去する。ハードマスクＨＭの除去には、１：５ＤＨＦやＢＨＦを用いることができる。
ハードマスクＨＭを除去することで、主面３３ｆにボイド３３ｖが露出する。
ハードマスク除去工程Ｓ２２６では、主面３３ｆ上のハードマスクＨＭを除去する。ハードマスクＨＭの除去には、１：５ＤＨＦやＢＨＦを用いることができる。
ハードマスクＨＭを除去することで、主面３３ｆにボイド３３ｖが露出する。
【0108】
２．２．２．７．圧電駆動部＆配線形成工程
圧電駆動部＆配線形成工程Ｓ２２７では、主面３３ｆの第２領域Ｒ２に圧電駆動部４０および配線４６を形成する。
この工程では、まず、主面３３ｆ上に素子調整層９０を形成する。素子調整層９０には、表面シリコン層３３を露出する溝が形成される。
その後、ポリシリコン膜４１を形成して、ポリシリコン膜４１を所定のパターンにパターニングする。
圧電駆動部＆配線形成工程Ｓ２２７では、主面３３ｆの第２領域Ｒ２に圧電駆動部４０および配線４６を形成する。
この工程では、まず、主面３３ｆ上に素子調整層９０を形成する。素子調整層９０には、表面シリコン層３３を露出する溝が形成される。
その後、ポリシリコン膜４１を形成して、ポリシリコン膜４１を所定のパターンにパターニングする。
【0109】
図２２Ｃに示すように、素子部２の所定の領域に形成されたポリシリコン膜４１上に第１電極４２、圧電体層４３、および第２電極４４を、この順でフォトリソグラフィー法により形成することで、圧電駆動部４０を形成する。
また、第１電極４２および第２電極４４を形成する際には、配線４６を同時に形成する。その後、配線４６上の所定の箇所に、電極パッド５０を形成する。
また、第１電極４２および第２電極４４を形成する際には、配線４６を同時に形成する。その後、配線４６上の所定の箇所に、電極パッド５０を形成する。
【0110】
このように圧電駆動部４０および配線４６は、ボイド３３ｖの形成が回避ないし抑制される第２領域Ｒ２に設けられるため、圧電駆動部４０ないし配線４６の形成に形成不良等の不具合が生じることを抑制することができる。
【0111】
２．２．２．８．キャビティー形成工程
キャビティー形成工程Ｓ２２８では、ＳＯＩ基板３のシリコン層３１にキャビティー８となる凹部３１ｃを形成する。
図２２Ｃに示すように、圧電駆動部４０、配線４６、電極パッド５０、および素子調整層９０を覆うように、シリコン酸化膜９２を形成する。その後、シリコン酸化膜９２、素子調整層９０、およびＢＯＸ層３２に設けた開口を介して、シリコン層３１にキャビティー８となる凹部３１ｃを形成する。
キャビティー形成工程Ｓ２２８では、ＳＯＩ基板３のシリコン層３１にキャビティー８となる凹部３１ｃを形成する。
図２２Ｃに示すように、圧電駆動部４０、配線４６、電極パッド５０、および素子調整層９０を覆うように、シリコン酸化膜９２を形成する。その後、シリコン酸化膜９２、素子調整層９０、およびＢＯＸ層３２に設けた開口を介して、シリコン層３１にキャビティー８となる凹部３１ｃを形成する。
【0112】
２．２．２．９．貫通孔形成工程
貫通孔形成工程Ｓ２２９では、電極用貫通孔５２を形成する。この工程では、電極用貫通孔５２の一部を形成する。すなわち、シリコン層３１およびＢＯＸ層３２を貫通して、表面シリコン層３３の下面を露出する貫通孔を形成する。なお、封止用貫通孔５４の一部もこの工程で形成する。
貫通孔形成工程Ｓ２２９では、電極用貫通孔５２を形成する。この工程では、電極用貫通孔５２の一部を形成する。すなわち、シリコン層３１およびＢＯＸ層３２を貫通して、表面シリコン層３３の下面を露出する貫通孔を形成する。なお、封止用貫通孔５４の一部もこの工程で形成する。
【0113】
２．２．３．接合工程
接合工程Ｓ２３では、ＳＯＩ基板３と蓋部６とを接合する。
ＳＯＩ基板３と蓋部６とは、いずれもシリコンであり、両者の接合方法としては、プラズマ接合を用いることができる。
ＳＯＩ基板３と蓋部６とは、第２領域Ｒ２および第３領域Ｒ３において接合される。ＳＯＩ基板３と蓋部６との接合強度は、第２領域Ｒ２における接合強度の方が、第３領域Ｒ３における接合強度よりも高い。
なぜならば、シリコン－シリコン接合には、接合面７ｊに高い平坦性が求められるが、接合面７ｊに対応する蓋部６の主面６ｆの第２領域Ｒ２は、ボイド６ｖが形成されないため、高い平坦性を有するからである。
接合工程Ｓ２３では、ＳＯＩ基板３と蓋部６とを接合する。
ＳＯＩ基板３と蓋部６とは、いずれもシリコンであり、両者の接合方法としては、プラズマ接合を用いることができる。
ＳＯＩ基板３と蓋部６とは、第２領域Ｒ２および第３領域Ｒ３において接合される。ＳＯＩ基板３と蓋部６との接合強度は、第２領域Ｒ２における接合強度の方が、第３領域Ｒ３における接合強度よりも高い。
なぜならば、シリコン－シリコン接合には、接合面７ｊに高い平坦性が求められるが、接合面７ｊに対応する蓋部６の主面６ｆの第２領域Ｒ２は、ボイド６ｖが形成されないため、高い平坦性を有するからである。
【0114】
２．２．４．貫通電極形成工程
貫通電極形成工程Ｓ２４では、貫通電極５９を形成する。
まず、図２２Ｄに示すように、電極用貫通孔５２と封止用貫通孔５４との底に、ポリシリコン膜４１を露出させる。
次に、ＣＶＤ法によりシリコン層３１の表面と、電極用貫通孔５２および封止用貫通孔５４内とにシリコン酸化膜９１を成膜する。その後、ポリシリコン膜４１に成膜されたシリコン酸化膜９１を除去する。
次に、電極層５６となるチタニウム（Ｔｉ）やタングステン（Ｗ）や銅（Ｃｕ）等の金属層をスパッタする。
本工程により、貫通電極５９の一部となる電極層５６を形成することができる。また、本工程では、電極層５６が封止膜として作用し、封止用貫通孔５４を塞ぐため、キャビティー７，８で構成される内部空間を真空雰囲気（減圧雰囲気）に封止することができる。
貫通電極形成工程Ｓ２４では、貫通電極５９を形成する。
まず、図２２Ｄに示すように、電極用貫通孔５２と封止用貫通孔５４との底に、ポリシリコン膜４１を露出させる。
次に、ＣＶＤ法によりシリコン層３１の表面と、電極用貫通孔５２および封止用貫通孔５４内とにシリコン酸化膜９１を成膜する。その後、ポリシリコン膜４１に成膜されたシリコン酸化膜９１を除去する。
次に、電極層５６となるチタニウム（Ｔｉ）やタングステン（Ｗ）や銅（Ｃｕ）等の金属層をスパッタする。
本工程により、貫通電極５９の一部となる電極層５６を形成することができる。また、本工程では、電極層５６が封止膜として作用し、封止用貫通孔５４を塞ぐため、キャビティー７，８で構成される内部空間を真空雰囲気（減圧雰囲気）に封止することができる。
【0115】
次に、貫通電極５９の一部となる電極層５６の表面にメッキ法等で電極層５６に用いた金属層と同等の金属層を積層し貫通電極５９の一部となる電極層５８を作成する。
次に、ＳＯＩ基板３の下面を研磨装置等で平坦化加工することで、振動子２００が完成する。
次に、ＳＯＩ基板３の下面を研磨装置等で平坦化加工することで、振動子２００が完成する。
【0116】
以上、述べたとおり、実施形態２のＭＥＭＳデバイスとしての振動子２００によれば、実施形態１の効果に加え、以下の効果を得ることができる。
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法は、第１部材としての蓋部６と第２部材としてのＳＯＩ基板３とを備えた振動子２００の製造方法であって、蓋部６の主面６ｆの第１領域Ｒ１に、ハードマスクＨＭを用いて凹部６ｃを形成する第１工程としての蓋部形成工程Ｓ２１と、主面６ｆの第１領域Ｒ１とは異なる第２領域Ｒ２にＳＯＩ基板３を形成する第２工程としての接合工程Ｓ２３と、を有し、蓋部形成工程Ｓ２１は、第１領域Ｒ１と第２領域Ｒ２との間の主面６ｆの第３領域Ｒ３に溝としてのスリット６ｓを形成する溝形成工程としてのスリット形成工程Ｓ２１２と、第１領域Ｒ１を露出し、第２領域Ｒ２と第３領域Ｒ３とを被覆するハードマスクＨＭを主面６ｆに形成するハードマスク形成工程Ｓ２１３と、ハードマスクＨＭを用いて、主面６ｆをエッチングするエッチング工程Ｓ２１５と、ハードマスクＨＭを除去するハードマスク除去工程Ｓ２１６と、を含む。
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法は、第１部材としての蓋部６と第２部材としてのＳＯＩ基板３とを備えた振動子２００の製造方法であって、蓋部６の主面６ｆの第１領域Ｒ１に、ハードマスクＨＭを用いて凹部６ｃを形成する第１工程としての蓋部形成工程Ｓ２１と、主面６ｆの第１領域Ｒ１とは異なる第２領域Ｒ２にＳＯＩ基板３を形成する第２工程としての接合工程Ｓ２３と、を有し、蓋部形成工程Ｓ２１は、第１領域Ｒ１と第２領域Ｒ２との間の主面６ｆの第３領域Ｒ３に溝としてのスリット６ｓを形成する溝形成工程としてのスリット形成工程Ｓ２１２と、第１領域Ｒ１を露出し、第２領域Ｒ２と第３領域Ｒ３とを被覆するハードマスクＨＭを主面６ｆに形成するハードマスク形成工程Ｓ２１３と、ハードマスクＨＭを用いて、主面６ｆをエッチングするエッチング工程Ｓ２１５と、ハードマスクＨＭを除去するハードマスク除去工程Ｓ２１６と、を含む。
【0117】
このように、本実施形態の振動子２００の製造方法は、第３領域Ｒ３にスリット６ｓを形成した後、主面６ｆをエッチングするため、第２領域Ｒ２にボイド６ｖが形成されることを回避ないし抑制することができる。したがって、蓋部６とＳＯＩ基板３との間の接合強度等に、不具合が生じることを抑制することができる。
【0118】
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法において、第３領域Ｒ３は、スリット６ｓと第１領域Ｒ１との間の第１部分を有し、第１部分には、エッチング工程Ｓ２１５において、ボイド６ｖが第１の密度で形成され、第２領域Ｒ２には、エッチング工程Ｓ２１５において、ボイド６ｖが第１の密度より小さい第２の密度で形成される。
【0119】
このように、本実施形態の振動子２００の製造方法は、第２領域Ｒ２に形成されるボイド６ｖの密度を小さくすることができる。したがって、ボイド６ｖに起因する不具合の発生を抑制することができる。
【0120】
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法において、第２の密度は、ゼロ個／１００μｍ2である。
このように、本実施形態の振動子２００の製造方法は、第２領域Ｒ２にボイド６ｖが形成されることを回避することができる。したがって、ボイド６ｖに起因する不具合の発生を抑制することができる。
このように、本実施形態の振動子２００の製造方法は、第２領域Ｒ２にボイド６ｖが形成されることを回避することができる。したがって、ボイド６ｖに起因する不具合の発生を抑制することができる。
【0121】
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法において、ハードマスクＨＭは、第１部材としての蓋部６を加熱処理して形成した熱酸化膜であり、第１の密度は、５０個／１００μｍ2から３００個／１００μｍ2の間の値であり、ボイド６ｖの直径は、０．０５μｍから０．５μｍの間の値である。
【0122】
このように、ハードマスクＨＭとして熱酸化膜を用いた場合には、第３領域Ｒ３には、ボイド６ｖが、所定の密度とサイズで、形成されるが、第２領域Ｒ２では、このようなボイド６ｖの形成を回避ないし抑制することができる。
【0123】
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法において、ハードマスクＨＭは、減圧化学気相成長法により形成されたシリコン窒化膜であり、第１の密度は、５００個／１００μｍ2から３０００個／１００μｍ2の間の値であり、ボイド６ｖの直径は、０．０１μｍから０．１μｍの間の値である。
【0124】
このように、ハードマスクＨＭとしてシリコン窒化膜を用いた場合には、第３領域Ｒ３には、ボイド６ｖが、所定の密度とサイズで、形成されるが、第２領域Ｒ２では、このようなボイド６ｖの形成を回避ないし抑制することができる。
【0125】
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法において、第１部材としての蓋部６と第２部材としてのＳＯＩ基板３とは、それぞれシリコンからなり、第２領域Ｒ２にＳＯＩ基板３を形成する形成工程としての接合工程Ｓ２３では、蓋部６とＳＯＩ基板３とを、シリコン－シリコン接合によって接合する。
【0126】
蓋部６とＳＯＩ基板３とを、シリコン－シリコン接合によって接合する場合、接合面７ｊには、高い平坦性が求められる。本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法によれば、接合面７ｊにボイド６ｖが形成されることが回避ないし抑制されるので、接合面の平坦性を高くすることができる。したがって、良好なシリコン－シリコン接合を実現できる。
【0127】
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法において、振動子２００は、基部としてのＳＯＩ基板３と、蓋部６と、素子部２とを備え、第１工程は、蓋部６を形成する蓋部形成工程Ｓ２１に含まれ、形成工程としての接合工程Ｓ２３では、蓋部６とＳＯＩ基板３とを接合する。
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法によれば、蓋部６とＳＯＩ基板３との接合強度に不具合が生じることを抑制することができる。
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法によれば、蓋部６とＳＯＩ基板３との接合強度に不具合が生じることを抑制することができる。
【0128】
本実施形態のＭＥＭＳデバイスとしての振動子２００は、第１シリコン基板としての蓋部６と第２シリコン基板としてＳＯＩ基板３とを備えた振動子２００であって、蓋部６の主面６ｆは、凹部６ｃが設けられた第１領域Ｒ１と、ＳＯＩ基板３が接合された第２領域Ｒ２と、第１領域Ｒ１と第２領域Ｒ２との間に設けられた溝としてのスリット６ｓを有する第３領域Ｒ３と、を有する。
【0129】
このように、本実施形態の振動子２００は、第３領域Ｒ３にスリット６ｓを有するため、第２領域Ｒ２にボイド６ｖが形成されることを回避ないし抑制することができる。したがって、蓋部６とＳＯＩ基板３との間の接合強度等に、不具合が生じることを抑制することができる。
【0130】
本実施形態のＭＥＭＳデバイスとしての振動子２００において、第３領域Ｒ３は、スリット６ｓと第１領域Ｒ１との間の第１部分を有し、第１部分には、ボイド６ｖが第１の密度で設けられており、第２領域Ｒ２には、ボイド６ｖが第１の密度より小さい第２の密度で設けられている。
【0131】
このように、本実施形態の振動子２００は、第２領域Ｒ２に設けられるボイド６ｖの密度を小さくすることができる。したがって、ボイド６ｖに起因する不具合の発生を抑制することができる。
【0132】
本実施形態のＭＥＭＳデバイスとしての振動子２００において、第２の密度は、ゼロ個／１００μｍ2である。
このように、本実施形態の振動子２００は、第２領域Ｒ２にボイド６ｖが形成されることを回避することができる。したがって、ボイド６ｖに起因する不具合の発生を抑制することができる。
このように、本実施形態の振動子２００は、第２領域Ｒ２にボイド６ｖが形成されることを回避することができる。したがって、ボイド６ｖに起因する不具合の発生を抑制することができる。
【0133】
本実施形態のＭＥＭＳデバイスとしての振動子２００において、第１の密度は、５０個／１００μｍ2から３００個／１００μｍ2の間の値であり、ボイド６ｖの直径は、０．０５μｍから０．５μｍの間の値である。
【0134】
このように、第３領域Ｒ３には、ボイド６ｖが、所定の密度とサイズで、形成されるが、第２領域Ｒ２では、このようなボイド６ｖの形成を回避ないし抑制することができる。
【0135】
本実施形態のＭＥＭＳデバイスとしての振動子２００において、第１の密度は、５００個／１００μｍ2から３０００個／１００μｍ2の間の値であり、ボイド６ｖの直径は、０．０１μｍから０．１μｍの間の値である。
【0136】
このように、第３領域Ｒ３には、ボイド６ｖが、所定の密度とサイズで、形成されるが、第２領域Ｒ２では、このようなボイド６ｖの形成を回避ないし抑制することができる。
【0137】
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法は、第１部材としての表面シリコン層３３と第２部材としての配線４６とを備えた振動子２００の製造方法であって、表面シリコン層３３の主面３３ｆの第１領域Ｒ１に、ハードマスクＨＭを用いて凹部３３ｃを形成する第１工程と、主面３３ｆの第１領域Ｒ１とは異なる第２領域Ｒ２に配線４６を形成する第２工程としての圧電駆動部＆配線形成工程Ｓ２２７と、を有し、第１工程は、第１領域Ｒ１と第２領域Ｒ２との間の主面３３ｆの第３領域Ｒ３に溝としてのスリット３３ｓを形成する溝形成工程としてのスリット形成工程Ｓ２２２と、第１領域Ｒ１を露出し、第２領域Ｒ２と第３領域Ｒ３とを被覆するハードマスクＨＭを主面３３ｆに形成するハードマスク形成工程Ｓ２２３と、ハードマスクＨＭを用いて、主面３３ｆをエッチングするエッチング工程Ｓ２２５と、ハードマスクＨＭを除去するハードマスク除去工程Ｓ２２６と、を含む。
【0138】
このように、本実施形態の振動子２００の製造方法は、第３領域Ｒ３にスリット３３ｓを形成した後、主面３３ｆをエッチングするため、第２領域Ｒ２にボイド３３ｖが形成されることを回避ないし抑制することができる。したがって、配線４６に成膜不良等による断線や高抵抗化等の不具合が生じることを抑制することができる。
【0139】
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法において、第３領域Ｒ３は、スリット３３ｓと第１領域Ｒ１との間の第１部分を有し、第１部分には、エッチング工程Ｓ２２５において、ボイド３３ｖが第１の密度で形成され、第２領域Ｒ２には、エッチング工程Ｓ２２５において、ボイド３３ｖが第１の密度より小さい第２の密度で形成される。
【0140】
このように、本実施形態の振動子２００の製造方法は、第２領域Ｒ２に形成されるボイド３３ｖの密度を小さくすることができる。したがって、ボイド３３ｖに起因する不具合の発生を抑制することができる。
【0141】
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法において、第２の密度は、ゼロ個／１００μｍ2である。
このように、本実施形態の振動子２００の製造方法は、第２領域Ｒ２にボイド３３ｖが形成されることを回避することができる。したがって、ボイド３３ｖに起因する不具合の発生を抑制することができる。
このように、本実施形態の振動子２００の製造方法は、第２領域Ｒ２にボイド３３ｖが形成されることを回避することができる。したがって、ボイド３３ｖに起因する不具合の発生を抑制することができる。
【0142】
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法において、ハードマスクＨＭは、第１部材としての表面シリコン層３３を加熱処理して形成した熱酸化膜であり、第１の密度は、５０個／１００μｍ2から３００個／１００μｍ2の間の値であり、ボイド３３ｖの直径は、０．０５μｍから０．５μｍの間の値である。
【0143】
このように、ハードマスクＨＭとして熱酸化膜を用いた場合には、第３領域Ｒ３には、ボイド３３ｖが、所定の密度とサイズで、形成されるが、第２領域Ｒ２では、このようなボイド３３ｖの形成を回避ないし抑制することができる。
【0144】
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法において、ハードマスクＨＭは、減圧化学気相成長法により形成されたシリコン窒化膜であり、第１の密度は、５００個／１００μｍ2から３０００個／１００μｍ2の間の値であり、ボイド３３ｖの直径は、０．０１μｍから０．１μｍの間の値である。
【0145】
このように、ハードマスクＨＭとしてシリコン窒化膜を用いた場合には、第３領域Ｒ３には、ボイド３３ｖが、所定の密度とサイズで、形成されるが、第２領域Ｒ２では、このようなボイド３３ｖの形成を回避ないし抑制することができる。
【0146】
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法において、振動子２００は、基部としての表面シリコン層３３と、蓋部６と、素子部２とを備え、第１工程と第２工程とは、素子部２を形成する工程に含まれる。
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法によれば、素子部２の形成に不具合が生じることを抑制することができる。
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法によれば、素子部２の形成に不具合が生じることを抑制することができる。
【0147】
本実施形態のＭＥＭＳデバイスとしての振動子２００において、第２部材としての配線４６は、導電性材料からなり、圧電駆動部＆配線形成工程Ｓ２２７では、第２領域Ｒ２に配線４６を形成する。
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法によれば、配線４６の形成に不具合が生じることを抑制することができる。
本実施形態のＭＥＭＳデバイスとしての振動子２００の製造方法によれば、配線４６の形成に不具合が生じることを抑制することができる。
【0148】
本実施形態のＭＥＭＳデバイスとしての振動子２００は、第１シリコン基板としての表面シリコン層３３と、表面シリコン層３３に設けられた配線４６とを備えたＭＥＭＳデバイスとしての振動子２００であって、表面シリコン層３３の主面３３ｆは、凹部３３ｃが設けられた第１領域Ｒ１と、配線４６の設けられた第２領域Ｒ２と、第１領域Ｒ１と第２領域Ｒ２との間に設けられた溝としてのスリット３３ｓを有する第３領域Ｒ３と、を有する。
【0149】
このように、本実施形態の振動子２００は、第３領域Ｒ３にスリット３３ｓを有するため、第２領域Ｒ２にボイド３３ｖが形成されることを回避ないし抑制することができる。したがって、配線４６に、不具合が生じることを抑制することができる。
【0150】
３．実施形態３
次に、図２３から図２５を参照して、ＭＥＭＳデバイスを備えた電子機器について、説明する。
図２３は、本実施形態に係るＭＥＭＳデバイスを備えた電子機器の概略構成を示す分解斜視図である。図２４は、ＭＥＭＳデバイスが実装された回路基板の斜視図である。図２５のその他の例に係る電子機器の斜視図である。
次に、図２３から図２５を参照して、ＭＥＭＳデバイスを備えた電子機器について、説明する。
図２３は、本実施形態に係るＭＥＭＳデバイスを備えた電子機器の概略構成を示す分解斜視図である。図２４は、ＭＥＭＳデバイスが実装された回路基板の斜視図である。図２５のその他の例に係る電子機器の斜視図である。
【0151】
電子機器３０００は、自動車、ロボット、スマートホン、携帯型の活動量計等の被装着装置に搭載される。電子機器３０００の好適な例は、例えば、被装着装置に電源を供給する電源装置、被装着装置に基準信号を供給する発振器、被装着装置の姿勢や挙動等を検出する慣性計測装置（ＩＭＵ：Inertial Measurement Unit）である。
【0152】
電子機器３０００が発電装置である場合、電子機器３０００が備えるＭＥＭＳデバイスは、振動発電素子１である。また、電子機器３０００が発振器である場合、電子機器３０００が備えるＭＥＭＳデバイスは、振動子２００である。また、電子機器３０００が慣性計測装置である場合、電子機器３０００が備えるＭＥＭＳデバイスは、加速度や角速度の検出機能を有する機能素子である。また、電子機器３０００が備えるＭＥＭＳデバイスは、圧力検出機能を有する機能素子、重量検出機能を有する機能素子、これらの機能素子を複合した複合機能素子であってもよい。また、電子機器３０００は、複数種類の機能素子を備えていてもよい。
【0153】
図２３に示すように、電子機器３０００は、アウターケース３０１、接合部材３１０、モジュール３２５を含み、アウターケース３０１の内部に、接合部材３１０を介在させて、モジュール３２５を篏合または挿入した構成となっている。
【0154】
アウターケース３０１は、外形が直方体で蓋のない箱状の容器であり、その内部に内部空間を有する。アウターケース３０１の材質は、例えば、アルミニウムである。なお、亜鉛やステンレス等の金属や、樹脂、または、金属と樹脂の複合材等を用いても良い。
【0155】
アウターケース３０１の外形は、平面形状が略正方形の直方体であり、正方形の対角線方向に位置する２ヶ所の頂点近傍に、それぞれ通し孔３０２が形成されている。通し孔３０２は、被装着装置に、電子機器３０００を取り付ける際に用いる。
【0156】
モジュール３２５は、インナーケース３２０と、回路基板３１５とから構成されている。
インナーケース３２０は、回路基板３１５を支持する部材であり、アウターケース３０１の内部に収まる形状となっている。
インナーケース３２０には、回路基板３１５との接触を防止するための凹部３３１やコネクター３１６にケーブルを接続させる際に使用する開口３２１が設けられている。
インナーケース３２０は、回路基板３１５を支持する部材であり、アウターケース３０１の内部に収まる形状となっている。
インナーケース３２０には、回路基板３１５との接触を防止するための凹部３３１やコネクター３１６にケーブルを接続させる際に使用する開口３２１が設けられている。
【0157】
図２４を参照して、回路基板３１５の構成について説明する。
回路基板３１５の上面には、コネクター３１６、振動発電装置１００、発振器５００、角速度センサー４０１，４０２，４０３、通信装置６００等が実装されている。
回路基板３１５の上面には、コネクター３１６、振動発電装置１００、発振器５００、角速度センサー４０１，４０２，４０３、通信装置６００等が実装されている。
【0158】
コネクター３１６は、プラグ型のコネクターである。振動発電装置１００は、振動発電素子１と電源回路を備える。発振器５００は、振動子２００と発振回路とを備える。角速度センサー４０１，４０２，４０３は、それぞれＺ軸方向，Ｙ軸方向，Ｘ軸方向における１軸の角速度を検出する検出素子を備えたジャイロセンサーである。
【0159】
回路基板３１５の下面には、制御部としての制御ＩＣ３１９が実装されている。
制御ＩＣ３１９は、ＭＣＵ（Micro Controller Unit）であり、不揮発性メモリーを含む記憶部や、Ａ／Ｄコンバーター等を内蔵しており、電子機器３０００の各部を制御する。記憶部には、各種制御プラグラムや付随するデータ等が記憶されている。なお、回路基板３１５には、その他にも複数の電子部品が実装されている。
制御ＩＣ３１９は、ＭＣＵ（Micro Controller Unit）であり、不揮発性メモリーを含む記憶部や、Ａ／Ｄコンバーター等を内蔵しており、電子機器３０００の各部を制御する。記憶部には、各種制御プラグラムや付随するデータ等が記憶されている。なお、回路基板３１５には、その他にも複数の電子部品が実装されている。
【0160】
このような電子機器３０００によれば、上述した実施形態に係るＭＥＭＳデバイスを用いているため、信頼性を向上させた電子機器３０００を提供することができる。
【0161】
また、電子機器は、上述した形態に限定されない。電子機器は、スマートホン、デジタルスチールカメラ、ビデオカメラ、パーソナルコンピューター、インクジェットプリンター、テレビ、プロジェクター、カーナビゲーション等であってもよい。
【0162】
図２５は、電子機器としてのスマートホン７０００の構成の概略を示す斜視図である。
スマートホン７０００は、筐体７０１に、複数の操作ボタン７０２、受話口７０５および送話口７０３、ディスプレイ７０４が配置されている。このようなスマートホン７０００には、例えば、基準クロック等として機能する振動子２００を備えた発振器５００が内蔵されている。
スマートホン７０００は、筐体７０１に、複数の操作ボタン７０２、受話口７０５および送話口７０３、ディスプレイ７０４が配置されている。このようなスマートホン７０００には、例えば、基準クロック等として機能する振動子２００を備えた発振器５００が内蔵されている。
【0163】
以上、述べたとおり、本実施形態のＭＥＭＳデバイスを備えた電子機器３０００または電子機器７０００によれば、上述した実施形態の効果に加え、信頼性の高い電子機器を提供することができる。
【0164】
以上、好適な実施形態について説明したが、本発明は上述の実施形態に限定されない。また、本発明の各部の構成は、上述の実施形態の同様の機能を発揮する任意の構成に置換でき、また、任意の構成を付加できる。
【符号の説明】
【0165】
１…振動発電素子、６…蓋部、６ｃ…凹部、６ｆ…主面、６ｓ…スリット、６ｖ…ボイド、７…キャビティー、７ａ，７ｂ，７ｃ，７ｄ…角部、７ｊ…接合面、８…キャビティー、１１…積層体、１２…ＳＯＩ基板、１２Ａ…第１シリコン層、１２Ｂ…第２シリコン層、１２Ｃ…酸化シリコン層、１２ｆ…主面、１３…支持部、１３Ａ…第１固定電極接続領域、１３Ｂ…第２固定電極接続領域、１４…バネ部、１５…可動部、１６…可動電極、１６１…可動電極指、１６２…マウント部、１６２ｃ…凹部、１６２ｓ…スリット、１６２ｖ…ボイド、１７…第１固定電極、１７１…第１固定電極指、１８…第２固定電極、１８１…第２固定電極指、１９…シリコン基板、２…素子部、２１…根元部、２２…可動部、３…ＳＯＩ基板、３１…シリコン層、３１ｃ…凹部、３２…ＢＯＸ層、３３…表面シリコン層、３３ａ…隙間、３３ｃ…凹部、３３ｆ…主面、３３ｓ…スリット、３３ｖ…ボイド、４０…圧電駆動部、４１…ポリシリコン膜、４２…第１電極、４３…圧電体層、４４…第２電極、４６…配線、５０…電極パッド、５２…電極用貫通孔、５４…封止用貫通孔、５６…電極層、５８…電極層、５９…貫通電極、９０…素子調整層、９１…シリコン酸化膜、９２…シリコン酸化膜、１００…振動発電装置、２００…振動子、３０１…アウターケース、３０２…通し孔、３１０…接合部材、３１５…回路基板、３１６…コネクター、３１９…制御ＩＣ、３２０…インナーケース、３２１…開口、３２５…モジュール、３３１…凹部、４０１，４０２，４０３…角速度センサー、５００…発振器、６００…通信装置、７０１…筐体、７０２…操作ボタン、７０３…送話口、７０４…ディスプレイ、７０５…受話口、３０００…電子機器、７０００…スマートホン、Ｒ１…第１領域、Ｒ２…第２領域、Ｒ３…第３領域、Ｔ１，Ｔ２…端子、ＥＬ…エレクトレット膜、ＥＳ…エッチング耐性膜、ＨＭ…ハードマスク。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図7】
【図8】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20A】
【図20B】
【図20C】
【図20D】
【図21】
【図22A】
【図22B】
【図22C】
【図22D】
【図23】
【図24】
【図25】