知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024132218
(43)【公開日】2024-09-30
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/78 20060101AFI20240920BHJP
H01L 29/06 20060101ALI20240920BHJP
H01L 29/12 20060101ALI20240920BHJP
H01L 29/41 20060101ALI20240920BHJP
H01L 29/739 20060101ALI20240920BHJP
H01L 21/336 20060101ALI20240920BHJP
【ＦＩ】
H01L29/78 652K
H01L29/06 301F
H01L29/06 301V
H01L29/78 652T
H01L29/44 Y
H01L29/78 652M
H01L29/78 652D
H01L29/78 653C
H01L29/78 655A
H01L29/78 658F
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2023042910
(22)【出願日】2023-03-17
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(71)【出願人】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(74)【代理人】
【識別番号】100107582
【弁理士】
【氏名又は名称】関根 毅
(74)【代理人】
【識別番号】100118843
【弁理士】
【氏名又は名称】赤岡 明
(74)【代理人】
【識別番号】100152205
【弁理士】
【氏名又は名称】吉田 昌司
(72)【発明者】
【氏名】畑田 大輝
【テーマコード（参考）】
4M104
【Ｆターム（参考）】
4M104AA01
4M104AA03
4M104AA04
4M104BB01
4M104DD65
4M104EE03
4M104FF07
4M104FF10
4M104FF21
(57)【要約】
【課題】チャネル長を維持し閾値電圧の低下を抑えつつ、オン抵抗を低減する。
【解決手段】本実施形態に係る半導体装置は、第１電極と、前記第１電極の上方に配置された第１導電形の第１半導体領域と、前記第１半導体領域の上に配置された第２導電形の第２半導体領域と、前記第２半導体領域の上に配置された第１導電形の第３半導体領域と、前記第１、第２および第３半導体領域中に配置された絶縁膜と、前記絶縁膜を介して前記第２半導体領域に隣接するように前記絶縁膜中に配置された第２電極とを備える。前記第２半導体領域は、前記絶縁膜に接し前記第２電極に対向する境界領域を含み、前記境界領域は、第２導電形の不純物濃度のピークを含む高濃度領域を有し、前記絶縁膜は、前記高濃度領域に接する第１領域と、前記境界領域のうち前記高濃度領域と異なる低濃度領域に接する第２領域と、を含み、前記第２領域の厚さは、前記第１領域の厚さよりも小さい。
【選択図】図１Ａ
【解決手段】本実施形態に係る半導体装置は、第１電極と、前記第１電極の上方に配置された第１導電形の第１半導体領域と、前記第１半導体領域の上に配置された第２導電形の第２半導体領域と、前記第２半導体領域の上に配置された第１導電形の第３半導体領域と、前記第１、第２および第３半導体領域中に配置された絶縁膜と、前記絶縁膜を介して前記第２半導体領域に隣接するように前記絶縁膜中に配置された第２電極とを備える。前記第２半導体領域は、前記絶縁膜に接し前記第２電極に対向する境界領域を含み、前記境界領域は、第２導電形の不純物濃度のピークを含む高濃度領域を有し、前記絶縁膜は、前記高濃度領域に接する第１領域と、前記境界領域のうち前記高濃度領域と異なる低濃度領域に接する第２領域と、を含み、前記第２領域の厚さは、前記第１領域の厚さよりも小さい。
【選択図】図１Ａ
【特許請求の範囲】
【請求項1】
第１電極と、
前記第１電極の上方に配置された第１導電形の第１半導体領域と、
前記第１半導体領域の上に配置された第２導電形の第２半導体領域と、
前記第２半導体領域の上に配置された第１導電形の第３半導体領域と、
前記第１半導体領域、前記第２半導体領域および前記第３半導体領域中に配置された絶縁膜と、
前記絶縁膜を介して前記第２半導体領域に隣接するように前記絶縁膜中に配置された第２電極と、
前記第３半導体領域と電気的に接続する第３電極と、
を備え、
前記第２半導体領域は、前記絶縁膜に接し前記第２電極に対向する境界領域を含み、
前記第２半導体領域の前記境界領域は、第２導電形の不純物濃度のピークを含む高濃度領域を有し、
前記絶縁膜は、前記境界領域の前記高濃度領域に接する第１領域と、前記境界領域のうち前記高濃度領域と異なる低濃度領域に接する第２領域と、を含み、
前記第２領域の厚さは、前記第１領域の厚さよりも小さい
半導体装置。
前記第１電極の上方に配置された第１導電形の第１半導体領域と、
前記第１半導体領域の上に配置された第２導電形の第２半導体領域と、
前記第２半導体領域の上に配置された第１導電形の第３半導体領域と、
前記第１半導体領域、前記第２半導体領域および前記第３半導体領域中に配置された絶縁膜と、
前記絶縁膜を介して前記第２半導体領域に隣接するように前記絶縁膜中に配置された第２電極と、
前記第３半導体領域と電気的に接続する第３電極と、
を備え、
前記第２半導体領域は、前記絶縁膜に接し前記第２電極に対向する境界領域を含み、
前記第２半導体領域の前記境界領域は、第２導電形の不純物濃度のピークを含む高濃度領域を有し、
前記絶縁膜は、前記境界領域の前記高濃度領域に接する第１領域と、前記境界領域のうち前記高濃度領域と異なる低濃度領域に接する第２領域と、を含み、
前記第２領域の厚さは、前記第１領域の厚さよりも小さい
半導体装置。
【請求項2】
前記高濃度領域は、前記不純物濃度が前記ピークにおける値の所定割合以上の領域である
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項3】
前記絶縁膜の前記第２領域は、前記絶縁膜のうち、前記第２電極と前記第２半導体領域とに挟まれた部分から前記第１領域を除いた領域である
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項4】
前記第２電極は、互いに離間して配置された第１部分電極および第２部分電極を有し、
前記第１部分電極は前記第１領域を介して前記高濃度領域と隣接し、前記第２部分電極は前記第２領域を介して前記低濃度領域と隣接する
請求項１に記載の半導体装置。
前記第１部分電極は前記第１領域を介して前記高濃度領域と隣接し、前記第２部分電極は前記第２領域を介して前記低濃度領域と隣接する
請求項１に記載の半導体装置。
【請求項5】
前記第２電極の幅が一定であり、
前記高濃度領域が前記第２電極に対して後退している
請求項１に記載の半導体装置。
前記高濃度領域が前記第２電極に対して後退している
請求項１に記載の半導体装置。
【請求項6】
前記第２電極の幅が一定であり、
前記絶縁膜は、ボウイング形状の断面を有するトレンチを充填している、
請求項１に記載の半導体装置。
前記絶縁膜は、ボウイング形状の断面を有するトレンチを充填している、
請求項１に記載の半導体装置。
【請求項7】
第１電極と、
前記第１電極の上方に配置された第１導電形の第１半導体領域と、
前記第１半導体領域の上に配置された第２導電形の第２半導体領域と、
前記第２半導体領域の上に配置された第１導電形の第３半導体領域と、
前記第１半導体領域、前記第２半導体領域および前記第３半導体領域中に配置された絶縁膜と、
前記絶縁膜中に配置された第２電極と、
前記第３半導体領域と電気的に接続する第３電極と、
を備え、
前記第２半導体領域は、前記第１絶縁膜に接し前記第２電極に対向する境界領域を含み、
前記第２半導体領域の前記境界領域は、第２導電形の不純物濃度のピークを含む高濃度領域を有し、
前記絶縁膜は、前記境界領域の前記高濃度領域に接する第１領域と、前記境界領域の前記高濃度領域と異なる領域に接する第２領域と、を含み、
前記第１領域には、前記絶縁膜よりも誘電率が小さい低誘電率部が配置されている
半導体装置。
前記第１電極の上方に配置された第１導電形の第１半導体領域と、
前記第１半導体領域の上に配置された第２導電形の第２半導体領域と、
前記第２半導体領域の上に配置された第１導電形の第３半導体領域と、
前記第１半導体領域、前記第２半導体領域および前記第３半導体領域中に配置された絶縁膜と、
前記絶縁膜中に配置された第２電極と、
前記第３半導体領域と電気的に接続する第３電極と、
を備え、
前記第２半導体領域は、前記第１絶縁膜に接し前記第２電極に対向する境界領域を含み、
前記第２半導体領域の前記境界領域は、第２導電形の不純物濃度のピークを含む高濃度領域を有し、
前記絶縁膜は、前記境界領域の前記高濃度領域に接する第１領域と、前記境界領域の前記高濃度領域と異なる領域に接する第２領域と、を含み、
前記第１領域には、前記絶縁膜よりも誘電率が小さい低誘電率部が配置されている
半導体装置。
【請求項8】
前記第２電極の幅が一定であり、前記高濃度領域が前記第２電極に対して後退していない
請求項７に記載の半導体装置。
請求項７に記載の半導体装置。
【請求項9】
前記第１電極と前記第１半導体領域との間に配置された第１導電形の第４半導体領域をさらに備え、
前記半導体装置は、縦型ＭＯＳＦＥＴとして構成されている
請求項１－８のいずれかに記載の半導体装置。
前記半導体装置は、縦型ＭＯＳＦＥＴとして構成されている
請求項１－８のいずれかに記載の半導体装置。
【請求項10】
前記絶縁膜中において前記第２電極の下方に配置され、前記第３電極と電気的に接続された第４電極をさらに備える
請求項９に記載の半導体装置。
請求項９に記載の半導体装置。
【請求項11】
前記第１電極と前記第１半導体領域との間に配置された第２導電形の第５半導体領域をさらに備え、
前記半導体装置は、絶縁ゲート型バイポーラトランジスタとして構成されている
請求項１－８のいずれかに記載の半導体装置。
前記半導体装置は、絶縁ゲート型バイポーラトランジスタとして構成されている
請求項１－８のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【0002】
半導体層に形成した溝にゲート電極を埋め込んだトレンチゲート構造を有する半導体装置が知られている。このような半導体装置において、チャネル抵抗はオン抵抗（Ｒｏｎ）に影響を与える主な要因の一つである。チャネル抵抗を低減するためには、閾値電圧Ｖｔｈを低下させる、または、ベース領域の長さ（チャネル長）を短くする等の設計上の工夫を行うことが考えられる。
【0003】
しかしながら、閾値電圧Ｖｔｈを低下させる場合は、半導体装置の誤動作のリスクが増加する。また、チャネル長を短くする場合は、短チャネル効果を引き起こし半導体装置の信頼性が悪化する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００２－２９９６１９号公報
【特許文献2】特開２０１２－２０４３７７号公報
【特許文献3】特開２００３－１７６９６号公報
【特許文献4】特開２０１８－５６４６３号公報
【特許文献5】特開２０１２－２１６６７５号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の実施形態は、チャネル長を維持し閾値電圧の低下を抑えつつ、オン抵抗を低減することが可能な半導体装置を提供する。
【課題を解決するための手段】
【0006】
本実施形態に係る半導体装置は、第１電極と、前記第１電極の上方に配置された第１導電形の第１半導体領域と、前記第１半導体領域の上に配置された第２導電形の第２半導体領域と、前記第２半導体領域の上に配置された第１導電形の第３半導体領域と、前記第１半導体領域、前記第２半導体領域および前記第３半導体領域中に配置された絶縁膜と、前記絶縁膜を介して前記第２半導体領域に隣接するように前記絶縁膜中に配置された第２電極と、前記第３半導体領域と電気的に接続する第３電極と、を備える。前記第２半導体領域は、前記絶縁膜に接し前記第２電極に対向する境界領域を含み、前記境界領域は、第２導電形の不純物濃度のピークを含む高濃度領域を有し、前記絶縁膜は、前記高濃度領域に接する第１領域と、前記境界領域のうち前記高濃度領域と異なる低濃度領域に接する第２領域と、を含み、前記第２領域の厚さは、前記第１領域の厚さよりも小さい。
【図面の簡単な説明】
【0007】
【図1A】第１実施形態に係る半導体装置の断面図である。
【図1B】第１実施形態に係る半導体装置が備えるゲート絶縁膜の形状を説明する図である。
【図1C】第１実施形態に係る半導体装置の、閾値電圧とオン抵抗との間の関係の一例を示す図である。
【図2A】第１実施形態の変形例１に係る半導体装置が備えるゲート絶縁膜の形状を説明する図である。
【図2B】第１実施形態の変形例１に係る半導体装置の、閾値電圧とオン抵抗との間の関係の一例を示す図である。
【図3A】第１実施形態の変形例２に係る半導体装置が備えるゲート絶縁膜の形状を説明する図である。
【図3B】第１実施形態の変形例２に係る半導体装置の、閾値電圧とオン抵抗との間の関係の一例を示す図である。
【図4】第１実施形態の変形例３に係る半導体装置が備えるゲート絶縁膜の形状を説明する図である。
【図5】第１実施形態の変形例４に係る半導体装置が備えるゲート絶縁膜の形状を説明する図である。
【図6A】第１実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
【図7A】第２実施形態に係る半導体装置の断面図である。
【図7B】第２実施形態に係る半導体装置が備えるゲート絶縁膜の形状を説明する図である。
【図8A】第２実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
【図9A】第３実施形態に係る半導体装置の断面図である。
【図9B】第３実施形態に係る半導体装置が備えるゲート絶縁膜の形状を説明する図である。
【図10A】第３実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
【図11A】第４実施形態に係る半導体装置の断面図である。
【図11B】第４実施形態に係る半導体装置が備えるゲート絶縁膜の形状を説明する図である。
【発明を実施するための形態】
【0008】
以下、図面を参照して本発明に係る実施形態を説明する。実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【0009】
また、説明の便宜上、ＸＹＺ直交座標系を採用する。Ｚ軸方向は、半導体装置の積層方向（厚さ方向）である。また、Ｚ軸方向のうち、ソース電極側を「上」ともいい、ドレイン電極側を「下」ともいう。ただし、この表現は便宜的なものであり、重力の方向とは無関係である。
【0010】
また、以下の説明において、各導電形における不純物濃度の相対的な高低を表すために、ｎ＋、ｎ、ｎ－、および、ｐ＋、ｐ、ｐ－の表記を用いる場合がある。すなわち、ｎ＋はｎよりもｎ形不純物濃度が相対的に高く、ｎ－はｎよりもｎ形不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ形不純物濃度が相対的に高く、ｐ－はｐよりもｐ形不純物濃度が相対的に低いことを示す。ｎ形、ｎ＋形およびｎ－形は特許請求の範囲における第１導電形の一例である。ｐ形、ｐ＋形およびｐ－形は特許請求の範囲における第２導電形の一例である。なお、以下の説明において、ｎ形とｐ形は反転されてもよい。つまり、第１導電形がｐ形であってもよい。
【0011】
（第１実施形態）
図１Ａを参照して、第１実施形態に係る半導体装置１について説明する。本実施形態では、半導体装置１は、トレンチゲート構造を有する縦型ＭＯＳＦＥＴとして構成されている。
図１Ａを参照して、第１実施形態に係る半導体装置１について説明する。本実施形態では、半導体装置１は、トレンチゲート構造を有する縦型ＭＯＳＦＥＴとして構成されている。
【0012】
図１Ａに示すように、半導体装置１は、ドレイン電極２と、半導体領域３と、ゲート電極４と、ゲート絶縁膜５と、フィールドプレート電極（ＦＰ電極）６と、バリアメタル７と、ソース電極８と、を備える。
【0013】
ドレイン電極２は、ＭＯＳＦＥＴのドレイン電極として機能する電極である。ドレイン電極２は、半導体領域３の下に配置されている。ドレイン電極２は、半導体領域３に含まれるドレイン領域３１に電気的に接続されている。ドレイン電極２は、例えばチタン（Ｔｉ）、タングステン（Ｗ）、アルミニウム（Ａｌ）等の金属から構成される。ドレイン電極２は、特許請求の範囲における第１電極の一例である。
【0014】
半導体領域３は、ドレイン電極２の上に配置されている。半導体領域３は、例えば、ドレイン領域３１と、ドリフト領域３２と、ベース領域３３と、コンタクト領域３４と、ソース領域３５と、を含む。
【0015】
半導体領域３は、エピタキシャル層であってもよいし、半導体基板であってもよいし、あるいは、半導体基板と、その上に配置されたエピタキシャル層であってもよい。本実施形態では、半導体領域３は、例えば、シリコン（Ｓｉ）である。この場合、ｎ形不純物としては例えばヒ素（Ａｓ）、リン（Ｐ）またはアンチモン（Ｓｂ）が用いられ得る。また、ｐ形不純物としては例えばホウ素（Ｂ）が用いられ得る。半導体領域３は、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）等の化合物半導体からなってもよい。
【0016】
ドレイン領域３１は、ＭＯＳＦＥＴのドレインとして機能する半導体領域である。ドレイン領域３１は、ドレイン電極２の上に配置されており、ドレイン電極２と電気的に接続している。またドレイン領域３１は、ドレイン電極２とドリフト領域３２との間に配置されている。ドレイン領域３１は、例えばｎ＋形の半導体領域である。ドレイン領域３１は、特許請求の範囲における第４半導体領域の一例である。
【0017】
ドリフト領域３２は、ＭＯＳＦＥＴのドリフト領域として機能する半導体領域である。ドリフト領域３２は、ドレイン領域３１の上（ドレイン電極２の上方）に配置されている。ドリフト領域３２は、例えばｎ－形の半導体領域である。ドリフト領域３２は、特許請求の範囲における第１半導体領域の一例である。
【0018】
ベース領域３３は、ＭＯＳＦＥＴのベースとして機能する半導体領域である。ベース領域３３は、ドリフト領域３２上に配置され、ゲート絶縁膜５を介してゲート電極４に隣接する。ベース領域３４は、ドリフト領域３２とソース領域３５の間に配置されている。ゲート電極４に電圧が印加された場合に、ベース領域３３はチャネルを形成し、ドレイン領域３１とソース領域３５との間でキャリアが流れることを可能にする。ベース領域３３は、例えばｐ－形の半導体領域である。ベース領域３３は、特許請求の範囲における第２半導体領域の一例である。
【0019】
コンタクト領域３４は、ドリフト領域３２とバリアメタル７との間に配置されている。コンタクト領域３４は、バリアメタル７の下に配置されている。コンタクト領域３４は、例えばｐ＋形の半導体領域である。コンタクト領域３４は、ＭＯＳＦＥＴに逆方向電圧が印加されたときに、ベース領域３３とバリアメタル７との間の電位差の発生を防ぐことで、寄生トランジスタによる素子破壊を抑制するために配置されている。
【0020】
ソース領域３５は、ＭＯＳＦＥＴのソースとして機能する半導体領域である。ソース領域３５は、ベース領域３３の上に配置されている。また、ソース領域３５は、ゲート絶縁膜５とバリアメタル７との間の領域に配置されている。ソース領域３５は、バリアメタル７を介してソース電極８に電気的に接続されている。ソース領域３５は、例えばｎ＋形の半導体領域である。ソース領域３５は、特許請求の範囲における第３半導体領域の一例である。
【0021】
ゲート電極４は、ＭＯＳＦＥＴのゲート電極として機能する電極である。ゲート電極４は、ゲート絶縁膜５中に配置されている。ゲート電極４は、Ｙ軸方向において、ゲート絶縁膜５を介して、ベース領域３３に隣接（対向）するように配置されている。本実施形態では、図１Ａに示すように、ゲート電極４は、中央の厚さ（Ｙ軸方向の幅）が小さいＨ字形の断面を有している。ゲート電極４は、例えばポリシリコン等から構成される。ゲート電極４は、特許請求の範囲における第２電極の一例である。
【0022】
ゲート絶縁膜５は、ドリフト領域３２、ベース領域３３およびソース領域３５中に配置され、ゲート電極４を半導体領域３およびバリアメタル７から電気的に絶縁する。またゲート絶縁膜５は、ＦＰ電極６を半導体領域３から電気的に絶縁する。本実施形態では、ゲート絶縁膜５は、ソース領域３５からドリフト領域３２の途中までにわたって設けられたゲートトレンチに埋め込まれた絶縁膜である。ゲート絶縁膜５は、例えばシリコン酸化物またはシリコン窒化物等の絶縁材料から構成される。ゲート絶縁膜５は、特許請求の範囲における絶縁膜の一例である。
【0023】
ＦＰ電極６は、ゲート絶縁膜５中においてゲート電極４の下方に配置されている。ＦＰ電極６は、ソース電極８と電気的に接続されている。ＦＰ電極６は、ゲート電極４とドレイン電極９との間の逆方向電界の集中を緩和して、耐圧を増加させるために配置されている。ＦＰ電極６は、例えばポリシリコン等からなる。ＦＰ電極６は、特許請求の範囲における第４電極の一例である。
【0024】
バリアメタル７は、ソース電極８に用いられている金属材料と、半導体領域３に用いられている半導体材料との反応防止のために用いられる。バリアメタル７は、ベース領域３３、コンタクト領域３４およびソース領域３５と接触する。バリアメタル７は、例えば、チタン、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）または窒化タンタル（ＴａＮ）等を含む。
【0025】
ソース電極８は、ＭＯＳＦＥＴのソース電極として機能する電極である。ソース電極８は、バリアメタル７と電気的に接続し、ソース領域３５と電気的に接続する。ソース電極８は、例えば、銅、アルミニウム等からなる。ソース電極８は、特許請求の範囲における第３電極の一例である。
【0026】
上記の説明では、半導体装置１が縦型ＭＯＳＦＥＴであるとしていたが、半導体装置１は、同様の構造、つまりトレンチゲート構造を有する絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）として構成されてもよい。半導体装置１がＩＧＢＴの場合、ドレイン領域３１を例えばｐ＋型のコレクタ領域に変更してもよいし、ドレイン領域３１とドレイン電極２との間にコレクタ領域を追加して配置してもよい。それ以外は、本実施形態で説明した縦型ＭＯＳＦＥＴと同様である。なお、半導体装置１がＩＧＢＴの場合、ソース領域３５がエミッタ領域となる。当該コレクタ領域は、特許請求の範囲における第５半導体領域の一例である。
【0027】
＜ゲート絶縁膜５の形状＞
ここで、図１Ｂを参照してゲート絶縁膜５の形状について説明する。図１Ｂは、ゲート絶縁膜５のうち、ベース領域３３とゲート電極４とに挟まれた部分５ａの厚さと境界領域３３ａの不純物濃度との関係を説明するための図である。ここで、部分５ａの厚さとは、部分５ａのＹ軸方向の幅を指し、Ｙ軸方向におけるベース領域３３とゲート電極４との間の距離に相当する。図１Ｂの右図は図１Ａに示される領域Ａの拡大図である。
ここで、図１Ｂを参照してゲート絶縁膜５の形状について説明する。図１Ｂは、ゲート絶縁膜５のうち、ベース領域３３とゲート電極４とに挟まれた部分５ａの厚さと境界領域３３ａの不純物濃度との関係を説明するための図である。ここで、部分５ａの厚さとは、部分５ａのＹ軸方向の幅を指し、Ｙ軸方向におけるベース領域３３とゲート電極４との間の距離に相当する。図１Ｂの右図は図１Ａに示される領域Ａの拡大図である。
【0028】
図１Ｂに示されるように、ベース領域３３は、ゲート絶縁膜５（部分５ａ）に接しゲート電極４に対向する境界領域３３ａを含む。図１Ｂに示されるグラフ（左図）は、境界領域３３ａにおける不純物濃度ｐの濃度分布を示す。
【0029】
図１Ｂに示されるように、境界領域３３ａにおける不純物濃度ｐは一様ではなく、Ｚ軸方向において偏りがある。不純物濃度ｐの最大値をピークｐｍａｘとする。境界領域３３ａは、ピークを含む、不純物濃度ｐが比較的高い領域（高濃度領域Ｈ）と、高濃度領域Ｈ以外の低濃度領域Ｌを有する。高濃度領域Ｈは、境界領域３３ａのうち、不純物濃度ｐがピークにおける値ｐｍａｘの所定割合α以上（つまり、不純物濃度ｐがαｐｍａｘ～ｐｍａｘ）の領域である。
【0030】
そして、図１Ｂに示されるように、境界領域３３ａの不純物濃度ｐに応じて、部分５ａの厚さが変化している。ゲート絶縁膜５（部分５ａ）は、高濃度領域Ｈに接する領域Ａ１と、低濃度領域Ｌに接する（領域Ａ１以外の）領域である領域Ａ２と、を含む。本実施形態では、領域Ａ２は、部分５ａから領域Ａ１を除いた全ての領域である。
【0031】
そして、領域Ａ２の厚さＴ２は、領域Ａ１の厚さＴ１よりも小さい。本実施形態では、上記のような部分５ａの形状（厚さ）は、ゲート電極４がＨ字形の断面を有することにより達成される。
【0032】
なお、図１Ｂでは、高濃度領域Ｈは境界領域３３ａの中央付近に位置しているため、領域Ａ２は領域Ａ１の上下に位置している。しかし、高濃度領域Ｈは境界領域３３ａの上端または下端を含んでもよい。つまり、高濃度領域Ｈはドリフト領域３２またはソース領域３５に接していてもよい。その場合、領域Ａ２は領域Ａ１の上および下のいずれか一方に位置することになる。
【0033】
＜シミュレーション結果＞
図１Ｃを参照して、絶縁膜５の部分５ａの厚さを上記のように境界領域３３ａの不純物濃度ｐに応じて変更することによる効果を説明する。
図１Ｃを参照して、絶縁膜５の部分５ａの厚さを上記のように境界領域３３ａの不純物濃度ｐに応じて変更することによる効果を説明する。
【0034】
図１Ｃは、シミュレーションによって得られた、厚さＴ２を変更したときの、本実施形態に係る半導体装置１の閾値電圧Ｖｔｈと、オン抵抗Ｒｏｎとの間の関係の一例を示すグラフである。本実施形態のシミュレーションにおいて、所定割合α＝０．５とし、厚さＴ１は常に４０ｎｍであるとした。
【0035】
また、図１Ｃには、シミュレーションによって得られた、比較例に係る半導体装置の閾値電圧Ｖｔｈと、オン抵抗Ｒｏｎとの間の関係も示している。比較例は、境界領域３３ａに接する部分のゲート絶縁膜５の厚さが一定である（つまり、Ｔ１＝Ｔ２である）。各プロットの傍の数値は、各プロットにおける厚さＴ２の大きさを示している。
【0036】
図１Ｃに示される比較例からわかるように、オン抵抗Ｒｏｎ（チャネル抵抗）を低減するために部分５ａの厚さを一様に小さくすると（即ち、Ｔ１およびＴ２を一緒に小さくすると）、閾値電圧Ｖｔｈも低下する。つまり、オン抵抗Ｒｏｎと閾値電圧Ｖｔｈがトレードオフの関係にある。
【0037】
これに対し、本実施形態では、高濃度領域Ｈに接する領域Ａ１の厚さＴ１に比して、閾値電圧Ｖｔｈに対する影響の小さい低濃度領域Ｌに接する領域Ａ２の厚さＴ２を小さくしている。これにより、閾値電圧Ｖｔｈの低下を抑えつつ、チャネル抵抗を下げることができ、よってオン抵抗Ｒｏｎを下げることができる。つまり、オン抵抗Ｒｏｎと閾値電圧Ｖｔｈとの間のトレードオフの関係を改善することができる。
【0038】
なお、上記のシミュレーションにおいては、所定割合αは０．５としたが、効果的なαの値は、ベース領域３３の境界領域３３ａにおける不純物濃度プロファイルやゲート絶縁膜５の部分５ａの膜厚等に依存する。例えば、所定割合αは０．７以上０．９５以下であってもよい。
【0039】
さらに、本実施形態では、ゲート絶縁膜５の部分５ａの厚さを変更しているだけであり、ベース長は変更していないため、短チャネル効果を防止できる。
【0040】
このように、本実施形態によれば、高濃度領域Ｈに接する領域Ａ１の厚さが低濃度領域Ｌに接する領域Ａ２の厚さよりも大きいため、チャネル長を維持し閾値電圧の低減を抑えつつ、オン抵抗を低減することが可能な半導体装置を提供することができる。
【0041】
上記の第１実施形態の説明では、領域Ａ２は、絶縁膜５の部分５ａのうち領域Ａ１以外の領域であるとした。つまり、図１Ｂに示されるように、高濃度領域Ｈがドリフト領域３２およびソース領域３５と接していない場合、領域Ａ２は領域Ａ１の上下に位置することになる。しかし、オン抵抗Ｒｏｎと閾値電圧Ｖｔｈとの間のトレードオフの関係がある程度改善できればよい場合、領域Ａ２は、必ずしも境界領域３３ａのうち領域Ａ１以外の全ての領域でなくともよい。つまり、領域Ａ２は高濃度領域Ｈの上下に位置する低濃度領域Ｌのうちいずれか一方に接していればよい。その場合、後述する半導体装置１の製造方法において、一部の工程を省略することができる。
【0042】
上記の観点から、以下、第１実施形態に係る２つの変形例（変形例１、変形例２）を説明する。
【0043】
（変形例１）
図２Ａは、第１実施形態の変形例１に係る半導体装置１の領域Ａの拡大図である。領域Ａ以外の部分に変更はない。変形例１では、図２Ａに示されるように、領域Ａ２は領域Ａ１の下に位置し、領域Ａ１の上の領域は、領域Ａ１と同じ厚さ（厚さＴ１）を有する。
図２Ａは、第１実施形態の変形例１に係る半導体装置１の領域Ａの拡大図である。領域Ａ以外の部分に変更はない。変形例１では、図２Ａに示されるように、領域Ａ２は領域Ａ１の下に位置し、領域Ａ１の上の領域は、領域Ａ１と同じ厚さ（厚さＴ１）を有する。
【0044】
＜シミュレーション結果＞
図２Ｂを参照して、変形例１に係る半導体装置１の部分５ａの形状がもたらす効果を説明する。図２Ｂは、シミュレーションによって得られた、厚さＴ２を変更したときの、変形例１に係る半導体装置１の閾値電圧Ｖｔｈと、オン抵抗Ｒｏｎとの間の関係の一例を示すグラフである。また、図２Ｂに示す比較例は、図１Ｃに示す比較例と同一のものである。本変形例のシミュレーションにおいても、所定割合α＝０．５とし、Ｔ１は常に４０ｎｍであるとした。
図２Ｂを参照して、変形例１に係る半導体装置１の部分５ａの形状がもたらす効果を説明する。図２Ｂは、シミュレーションによって得られた、厚さＴ２を変更したときの、変形例１に係る半導体装置１の閾値電圧Ｖｔｈと、オン抵抗Ｒｏｎとの間の関係の一例を示すグラフである。また、図２Ｂに示す比較例は、図１Ｃに示す比較例と同一のものである。本変形例のシミュレーションにおいても、所定割合α＝０．５とし、Ｔ１は常に４０ｎｍであるとした。
【0045】
図２Ｂからわかるように、第１実施形態ほどのオン抵抗の低減は得られないものの、本変形例においても、オン抵抗Ｒｏｎと閾値電圧Ｖｔｈとの間のトレードオフの関係を改善することができる。
【0046】
（変形例２）
図３Ａは、第１実施形態の変形例２に係る半導体装置１の領域Ａの拡大図である。領域Ａ以外の部分に変更はない。変形例２では、図３Ａに示されるように、領域Ａ２は領域Ａ１の上に位置し、領域Ａ１の下の領域は、領域Ａ１と同じ厚さ（厚さＴ１）を有する。
図３Ａは、第１実施形態の変形例２に係る半導体装置１の領域Ａの拡大図である。領域Ａ以外の部分に変更はない。変形例２では、図３Ａに示されるように、領域Ａ２は領域Ａ１の上に位置し、領域Ａ１の下の領域は、領域Ａ１と同じ厚さ（厚さＴ１）を有する。
【0047】
＜シミュレーション結果＞
図３Ｂを参照して、変形例２に係る半導体装置１の部分５ａの形状がもたらす効果を説明する。図３Ｂは、シミュレーションによって得られた、厚さＴ２を変更したときの、変形例２に係る半導体装置１の閾値電圧Ｖｔｈと、オン抵抗Ｒｏｎとの間の関係の一例を示すグラフである。また、図３Ｂに示す比較例は、図１Ｃに示す比較例と同一のものである。本変形例のシミュレーションにおいても、所定割合α＝０．５とし、Ｔ１は常に４０ｎｍであるとした。
図３Ｂを参照して、変形例２に係る半導体装置１の部分５ａの形状がもたらす効果を説明する。図３Ｂは、シミュレーションによって得られた、厚さＴ２を変更したときの、変形例２に係る半導体装置１の閾値電圧Ｖｔｈと、オン抵抗Ｒｏｎとの間の関係の一例を示すグラフである。また、図３Ｂに示す比較例は、図１Ｃに示す比較例と同一のものである。本変形例のシミュレーションにおいても、所定割合α＝０．５とし、Ｔ１は常に４０ｎｍであるとした。
【0048】
図３Ｂからわかるように、第１実施形態ほどのオン抵抗の低減は得られないものの、本変形例においても、オン抵抗Ｒｏｎと閾値電圧Ｖｔｈとの間のトレードオフの関係を改善することができる。
【0049】
上記の第１実施形態、変型例１および変型例２に示したように、オン抵抗Ｒｏｎと閾値電圧Ｖｔｈとの間のトレードオフの関係を改善するためには、領域Ａ２は、部分５ａのうち領域Ａ１と異なる領域であればよい。つまり、図２Ａ、図２Ｂに示される例では、領域Ａ２は、領域Ａ１の上および下の領域のうち少なくとも一方であればよい。
【0050】
（変形例３）
ところで、上記の説明では、高濃度領域Ｈは１つであったが、境界領域３３ａにおける不純物濃度ｐの分布によっては、高濃度領域Ｈが複数存在する場合もある。図４は、第１実施形態の変形例３に係る半導体装置１の領域Ａの拡大図である。領域Ａ以外の部分に変更はない。図４に示されるように、本変形例では、高濃度領域ＨがＺ軸方向に離間して位置している。このような場合は、高濃度領域Ｈに合わせて、領域Ａ１もＺ軸方向に離間して位置する。
ところで、上記の説明では、高濃度領域Ｈは１つであったが、境界領域３３ａにおける不純物濃度ｐの分布によっては、高濃度領域Ｈが複数存在する場合もある。図４は、第１実施形態の変形例３に係る半導体装置１の領域Ａの拡大図である。領域Ａ以外の部分に変更はない。図４に示されるように、本変形例では、高濃度領域ＨがＺ軸方向に離間して位置している。このような場合は、高濃度領域Ｈに合わせて、領域Ａ１もＺ軸方向に離間して位置する。
【0051】
本変形例のように、高濃度領域Ｈが複数ある場合でも、高濃度領域Ｈに対応して、厚さの異なる領域Ａ１および領域Ａ２を配置することで、オン抵抗Ｒｏｎと閾値電圧Ｖｔｈとの間のトレードオフの関係を改善することができる。
【0052】
（変形例４）
図５は、第１実施形態の変形例４に係る半導体装置１の領域Ａの拡大図である。領域Ａ以外の部分に変更はない。図５に示されるように、本変形例では、ゲート電極４は、互いに離間して配置された部分電極４ａ、４ｂ、４ｃを有している。各部分電極４ａ、４ｂ、４ｃは、部分電極４ａ、４ｂ、４ｃをＺ軸方向に貫通する金属プラグ（図示せず）によって互いに電気的に接続され、等電位とされている。金属プラグは、Ｘ軸方向に沿って局所的に設けられたゲートコンタクト部に配置される。部分電極４ｂは領域Ａ１を介して高濃度領域Ｈと隣接している。部分電極４ａ、４ｃは領域Ａ２を介して低濃度領域Ｌと隣接している。部分電極４ａ、４ｂはそれぞれ特許請求の範囲における第１部分電極、第２部分電極の一例である。
図５は、第１実施形態の変形例４に係る半導体装置１の領域Ａの拡大図である。領域Ａ以外の部分に変更はない。図５に示されるように、本変形例では、ゲート電極４は、互いに離間して配置された部分電極４ａ、４ｂ、４ｃを有している。各部分電極４ａ、４ｂ、４ｃは、部分電極４ａ、４ｂ、４ｃをＺ軸方向に貫通する金属プラグ（図示せず）によって互いに電気的に接続され、等電位とされている。金属プラグは、Ｘ軸方向に沿って局所的に設けられたゲートコンタクト部に配置される。部分電極４ｂは領域Ａ１を介して高濃度領域Ｈと隣接している。部分電極４ａ、４ｃは領域Ａ２を介して低濃度領域Ｌと隣接している。部分電極４ａ、４ｂはそれぞれ特許請求の範囲における第１部分電極、第２部分電極の一例である。
【0053】
本変形例においても、高濃度領域Ｈおよび低濃度領域Ｌに対応して、厚さの異なる領域Ａ１および領域Ａ２を配置することで、オン抵抗Ｒｏｎと閾値電圧Ｖｔｈとの間のトレードオフの関係を改善することができる。
【0054】
＜半導体装置の製造方法＞
次に、図６Ａ～図６Ｈを参照して、半導体装置１の製造方法の一例について説明する。図６Ａ～図６Ｈは、半導体装置１の製造方法を説明するための工程断面図である。ここでは、ゲート絶縁膜５の作製工程について中心に説明し、その他の工程については適宜省略ないし簡略化する。
次に、図６Ａ～図６Ｈを参照して、半導体装置１の製造方法の一例について説明する。図６Ａ～図６Ｈは、半導体装置１の製造方法を説明するための工程断面図である。ここでは、ゲート絶縁膜５の作製工程について中心に説明し、その他の工程については適宜省略ないし簡略化する。
【0055】
まず、図６Ａに示されるように、半導体ウェハに形成されたドリフト領域３２にトレンチＴを設け、トレンチＴ内にゲート絶縁膜５を配置する。トレンチＴはゲート絶縁膜５により途中まで充填されており、凹部ＲＥ１が形成されている。ゲート絶縁膜５は、例えばシリコン酸化物からなる。なお、本実施形態では、ゲート絶縁膜５内にＦＰ電極６が埋設されているが、ＦＰ電極６を設けなくてもよい。
【0056】
次に、図６Ｂに示されるように、凹部ＲＥ１内にゲート電極４を形成する。ゲート電極４は、例えば、凹部ＲＥ１を充填するように、ポリシリコン等の導電性材料を堆積し、その後、余剰の導電性材料をエッチバックすることで形成される。
【0057】
次に、図６Ｃに示されるように、物理気相成長（ＰＶＤ）または化学気相成長（ＣＶＤ）等によって凹部ＲＥ１内に絶縁材料を堆積する。これにより、ゲート電極４はゲート絶縁膜５に埋設される。また、凹部ＲＥ１の幅が小さくなる。絶縁材料は例えばシリコン酸化物である。
【0058】
次に、図６Ｄに示されるように、凹部ＲＥ１の底面にゲート電極４が露出するように、例えばレジストマスクとＲＩＥ（Reactive Ion Etching）等の組み合わせによってゲート絶縁膜５の一部を除去する。このとき凹部ＲＥ１の幅は前工程における幅とほぼ同じとする。
【0059】
次に、図６Ｅに示されるように、例えば、凹部ＲＥ１を充填するように導電性材料を積層した後、余剰の導電性材料をエッチバックすることで、ゲート電極４を上方に延長する。
【0060】
次に、図６Ｆに示されるように、例えばウェットエッチングによってゲート絶縁膜５の一部を除去することで、ゲート電極４の上方の凹部ＲＥ１の幅を広げる。
【0061】
次に、図６Ｇに示されるように、例えば、凹部ＲＥ１を充填するように導電性材料を積層した後、余剰の導電性材料をエッチバックすることで、ゲート電極４を上方に延長する。これにより、Ｈ字形の断面を有するゲート電極４が形成される。またゲート電極４の形状が決定されることにより、ゲート絶縁膜５の部分５ａの形状も決定される。
【0062】
その後、図示しないが、ドリフト領域３２に第２導電形および第１導電形の不純物イオンをイオン注入することで、ベース領域３３およびソース領域３５を形成する。ベース領域３３は、イオン注入等の手法を用いて、境界領域３３ａにおいて、絶縁膜５の部分５ａの厚さＴ１の部分に隣接する領域が高濃度領域Ｈとなるように、形成される。その後、ＰＶＤまたはＣＶＤ等の手法によって凹部ＲＥ１内に絶縁材料を堆積し、ゲート電極４をゲート絶縁膜５内に埋設する。
【0063】
その後、図示しないが、内壁にベース領域３３およびソース領域３５が露出するコンタクトトレンチを設ける。そして、当該コンタクトトレンチの底部に第２導電形のイオンをイオン注入することで、コンタクト領域３４を形成する。その後、当該コンタクトトレンチを充填するように、第１金属材料を堆積することで、バリアメタル７を形成する。第１金属材料は、例えばチタン、タングステンまたはニッケル等を含む。その後、バリアメタル７の上に第２金属材料を堆積することで、ソース電極８を形成する。第２金属材料は、例えば銅またはアルミニウム等を含む。また、ドリフト領域３２の下面にイオン注入することで、ドレイン領域３１を形成し、ドレイン領域３１に第２金属材料を堆積してドレイン電極２を形成する。第１金属材料および／または第２金属材料の堆積には、例えば蒸着法またはスパッタリング法などを用いる。
【0064】
上記工程を経て、第１実施形態に係る半導体装置１が製造される。なお、上記の説明は半導体装置１の製造方法の一例に過ぎず、他の方法によっても半導体装置１を製造することが可能である。例えば、ゲート電極４の形成前にドレイン領域３１を形成してもよい。
【0065】
また、上記の製造方法では、ゲート電極４の下部を形成し（図６Ａおよび図６Ｂ参照）、次に、ゲート電極４の中央部を別途形成し（図６Ｃ－図６Ｅ参照）、最後に、ゲート電極４の上部を別途形成する（図６Ｆおよび図６Ｇ参照）ことで、ゲート絶縁膜５の部分５ａにおける厚さを変化させている。
【0066】
既述のように、変形例１、２の場合、上記の製造方法の一部を省略または変更可能である。すなわち、変形例１では、ゲート電極４の上部と中央部の幅が一定であるため、ゲート電極４の上部を別途形成する工程（図６Ｆおよび図６Ｇ参照）を省略できる。同様に、変形例２では、ゲート電極４の下部と中央部の幅が一定であるため、ゲート電極４の中央部を別途形成する工程（図６Ｃ－図６Ｅ参照）を省略できる。このように変形例１、２のいずれについても、製造方法を簡略化することができ、製造におけるコストを削減することができる。
【0067】
（第２実施形態）
次に、図７Ａおよび図７Ｂを参照して第２実施形態に係る半導体装置１Ａについて説明する。図７Ａは、第２実施形態に係る半導体装置１Ａの断面図である。図７Ｂは、図７Ａに示す領域Ａの拡大図である。図７Ａおよび図７Ｂでは、既述の実施形態で説明した図面と同じ名称または機能の要素には同じ符号を付している。以後、変更または追加された事項を除き説明を省略する。
次に、図７Ａおよび図７Ｂを参照して第２実施形態に係る半導体装置１Ａについて説明する。図７Ａは、第２実施形態に係る半導体装置１Ａの断面図である。図７Ｂは、図７Ａに示す領域Ａの拡大図である。図７Ａおよび図７Ｂでは、既述の実施形態で説明した図面と同じ名称または機能の要素には同じ符号を付している。以後、変更または追加された事項を除き説明を省略する。
【0068】
第１実施形態では、絶縁膜５の部分５ａの厚さを変化させるために、ゲート電極４の形状（幅）を変更していた。これに対し、第２実施形態では、図７Ａおよび図７Ｂに示されるように、ゲート電極４の幅は一定であり、代わりに半導体領域３の形状を変更することで、部分５ａの厚さを変化させている。詳しくは、図７Ｂに示されるように、高濃度領域Ｈがゲート電極４に対して後退している。
【0069】
本実施形態では、高濃度領域Ｈより上の領域も、ゲート電極４に対して後退している。領域Ａ２は領域Ａ１より下に位置する。そして、領域Ａ１の上の領域は、領域Ａ１と同じ厚さ（厚さＴ１）を有する。この領域Ａ１および領域Ａ２の配置は、第１実施形態の変形例１と同様の配置である。なお、領域Ａ１および領域Ａ２が第１実施形態と同様の配置になるよう、高濃度領域Ｈのみがゲート電極４に対して後退してもよい。
【0070】
よって、第２実施形態においても、第１実施形態と同様に、オン抵抗Ｒｏｎと閾値電圧Ｖｔｈとの間のトレードオフの関係を改善することができる。また、本実施形態においても、ベース長は変更していないため、短チャネル効果を防止できる。
【0071】
＜半導体装置の製造方法＞
次に、図８Ａ～図８Ｅを参照して、第２実施形態に係る半導体装置１Ａの製造方法の一例について説明する。図８Ａ～図８Ｅは、半導体装置１Ａの製造方法を説明するための工程断面図である。ここでは、ゲート絶縁膜５の作成工程について中心に説明し、その他の工程については適宜省略ないし簡略化する。
次に、図８Ａ～図８Ｅを参照して、第２実施形態に係る半導体装置１Ａの製造方法の一例について説明する。図８Ａ～図８Ｅは、半導体装置１Ａの製造方法を説明するための工程断面図である。ここでは、ゲート絶縁膜５の作成工程について中心に説明し、その他の工程については適宜省略ないし簡略化する。
【0072】
まず、図８Ａに示されるように、半導体ウェハに形成されたドリフト領域３２にトレンチＴを設け、トレンチＴ内にゲート絶縁膜５を配置する。ゲート絶縁膜５は、例えばシリコン酸化物からなる。なお、本実施形態では、ゲート絶縁膜５内にＦＰ電極６が埋設されているが、ＦＰ電極６を設けなくてもよい。
【0073】
次に、図８Ｂに示されるように、トレンチＴの上部に、例えばアルゴンをイオン注入することで、イオン注入ダメージ（インプラダメージ）を与える。これにより、被ダメージ部Ｄが形成される。
【0074】
次に、図８Ｃに示されるように、トレンチＴ内部を熱酸化する。このとき、被ダメージ部Ｄは酸化のスピードが速く、より内部まで酸化される。本工程により、部分５ａの最終的な形状が決定される。これにより、後段の工程において、部分５ａの厚さが大きい領域に、高濃度領域Ｈが隣接するようにベース領域３３を形成することで、高濃度領域Ｈをゲート電極４に対して後退させることができる。
【0075】
次に、図８Ｄに示されるように、トレンチＴ内にゲート電極４を形成する。ゲート電極４は、例えば、トレンチＴ内を充填するようにポリシリコン等の導電性材料を堆積した後、余剰の導電性材料をエッチバックすることで、形成される。
【0076】
その後、第１実施形態に係る半導体装置１の製造方法と同様に、ベース領域３３、ソース領域３５、ゲート絶縁膜５、コンタクト領域３４、バリアメタル７、ソース電極８、ドレイン領域３１、ドレイン電極２を形成する。
【0077】
上記工程を経て、第１実施形態に係る半導体装置１Ａが製造される。なお、上記の説明は半導体装置１の製造方法の一例に過ぎず、他の方法によっても半導体装置１Ａを製造することが可能である。例えば、トレンチの内壁を熱酸化した後、ＲＩＥ等によってトレンチを垂直に掘り下げ、再びトレンチの内壁を熱酸化してもよい。これにより、１回熱酸化された部分（トレンチ下部）に比して、２回熱酸化された部分（トレンチ上部）は酸化膜（絶縁膜）が厚くなる。よって、後段の工程において、２回熱酸化された部分に隣接するベース領域３３（高濃度領域Ｈを含む）をゲート電極４に対して後退させることができる。
【0078】
（第３実施形態）
次に、図９Ａおよび図９Ｂを参照して第３実施形態に係る半導体装置１Ｂについて説明する。図９Ａは、第３実施形態に係る半導体装置１Ｂの断面図である。図９Ｂは、図９Ａに示す領域Ａの拡大図である。図９Ａおよび図９Ｂでは、既述の実施形態で説明した図面と同じ名称または機能の要素には同じ符号を付している。以後、変更または追加された事項を除き説明を省略する。
次に、図９Ａおよび図９Ｂを参照して第３実施形態に係る半導体装置１Ｂについて説明する。図９Ａは、第３実施形態に係る半導体装置１Ｂの断面図である。図９Ｂは、図９Ａに示す領域Ａの拡大図である。図９Ａおよび図９Ｂでは、既述の実施形態で説明した図面と同じ名称または機能の要素には同じ符号を付している。以後、変更または追加された事項を除き説明を省略する。
【0079】
第１実施形態および第２実施形態では、絶縁膜５の部分５ａの厚さは不連続に変化していた。つまり、領域Ａ１と領域Ａ２との境界において、厚さは不連続に変化していた。また、領域Ａ１内では厚さＴ１は一定であり、領域Ａ２内では厚さＴ２は一定であった。本実施形態では、ゲート絶縁膜５の厚さは連続的に変化する。つまり、領域Ａ１と領域Ａ２との境界において、厚さが連続的に変化し、領域Ａ１内および領域Ａ２内において厚さが一定ではない。
【0080】
本実施形態では、図９Ａに示されるように、ボウイング形状の断面を有するゲートトレンチＧＴが設けられている。ゲートトレンチＧＴは、ソース領域３５からベース領域３４を貫通してドリフト領域３２まで達する。ゲート絶縁膜５がゲートトレンチＧＴを充填している。そして、ゲート絶縁膜５中にゲート電極４が配置されている。ゲート電極４は幅（Ｙ軸方向の大きさ）が一定である。このように、第３実施形態ではゲート電極４の厚さ（幅）が一定であり、ゲートトレンチＧＴがボウイング形状の断面を有することにより、図９Ｂに示されるように、部分５ａの厚さが連続的に変化している。
【0081】
本実施形態のように、絶縁膜５の部分５ａの厚さが連続的に変化するものであっても、高濃度領域Ｈに接する領域Ａ１の厚さが低濃度領域Ｌに接する領域Ａ２の厚さよりも大きいため、オン抵抗Ｒｏｎと閾値電圧Ｖｔｈとの間のトレードオフの関係を改善することができる。また、本実施形態においても、ベース長は変更していないため、短チャネル効果を防止できる。
【0082】
なお、厚さＴ１、Ｔ２は、それぞれ領域Ａ１、Ａ２の最も厚い部分の厚さでもよいし、厚さの平均値であってもよい。
【0083】
第１実施形態および第２実施形態では、部分５ａの厚さを不連続に変化させるために、つまり、領域Ａ１と領域Ａ２を形成するために別々の工程を行うが必要がある。このため、製造方法において工程数が比較的多い。これに対し、第３実施形態では、ボウイング形状のゲートトレンチＧＴを利用することで、絶縁膜５の部分５ａの厚さを連続的に変化させることができる。したがって、高濃度領域Ｈに接する領域Ａ１と、低濃度領域Ｌに接する領域Ａ２を一つの工程で形成することができる。これにより、半導体装置１Ｂの製造工程数を減らすことができ、低コスト化することができる。
【0084】
＜半導体装置の製造方法＞
図１０Ａ～図１０Ｆを参照して、半導体装置１Ｂの製造方法の一例について説明する。図１０Ａ～図１０Ｆは、半導体装置１Ｂの製造方法を説明するための工程断面図である。ここでは、ゲート絶縁膜５の作製工程について中心に説明し、その他の工程については適宜省略ないし簡略化する。
図１０Ａ～図１０Ｆを参照して、半導体装置１Ｂの製造方法の一例について説明する。図１０Ａ～図１０Ｆは、半導体装置１Ｂの製造方法を説明するための工程断面図である。ここでは、ゲート絶縁膜５の作製工程について中心に説明し、その他の工程については適宜省略ないし簡略化する。
【0085】
まず、図１０Ａに示されるように、半導体ウェハに形成されたドリフト領域３２に、ボウイング形状の断面を有するゲートトレンチＧＴを設ける。ドリフト領域３２を例えばＲＩＥによってエッチングする際に、ガス流量等の諸条件を調整することで、ボウイング形状の断面を有するゲートトレンチＧＴを再現性よく形成できる。
【0086】
次に、図１０Ｂに示されるように、ＰＶＤまたはＣＶＤ等の手法によって、ゲートトレンチＧＴの内壁およびドリフト領域３２上に絶縁材料を堆積し、ゲート絶縁膜５を形成する。
【0087】
次に、図１０Ｃに示されるように、ゲート絶縁膜５の一部をＲＩＥ等の異方性エッチングによって除去する。このとき、ドリフト領域３２を厚さ方向（Ｚ軸方向）に見たときに、ゲートトレンチＧＴの開口より広い断面積を有する部分を除いて、ゲート絶縁膜５が除去される。このとき残置されたゲート絶縁膜５が弓状の断面を有することにより、部分５ａの厚さが連続的に変化することになる。これにより、後段の工程でベース領域３３が形成されると、高濃度領域Ｈに接する領域Ａ１と、低濃度領域Ｌに接する領域Ａ２が互いに異なる厚さを有するようになる。
【0088】
次に、図１０Ｄに示されるように、ＰＶＤまたはＣＶＤ等の手法によって、ゲートトレンチＧＴの内壁、ゲート絶縁膜５上およびドリフト領域３２上に絶縁材料を堆積し、ゲート絶縁膜５を厚化する。これにより、凹部ＲＥ２が形成される。
【0089】
次に、図１０Ｅに示されるように、凹部ＲＥ２内にゲート電極４を形成する。ゲート電極４は、例えば、凹部ＲＥ２内を充填するようにポリシリコン等の導電性材料を積層した後、余剰の導電性材料をエッチバックすることで、形成される。
【0090】
その後、第１実施形態に係る半導体装置１の製造方法と同様に、ベース領域３３、ソース領域３５、ゲート絶縁膜５、コンタクト領域３４、バリアメタル７、ソース電極８、ドレイン領域３１、ドレイン電極２を形成する。
【0091】
上記工程を経て、第３実施形態に係る半導体装置１Ｂが製造される。なお、上記の説明は半導体装置１Ｂの製造方法の一例に過ぎず、他の方法によっても半導体装置１Ｂを製造することが可能である。
【0092】
本製造方法によれば、領域Ａ１と領域Ａ２とを含む絶縁膜５を一つの工程で形成することができるため、製造方法を簡略化することができ、製造におけるコストを削減することができる。
【0093】
（第４実施形態）
次に、図１１Ａおよび図１１Ｂを参照して第４実施形態に係る半導体装置１Ｃについて説明する。図１１Ａは、半導体装置１Ｃの断面図である。図１１Ｂは、図１１Ａに示す領域Ａの拡大図である。図１１Ａおよび図１１Ｂでは、既述の実施形態で説明した図面と同じ名称または機能の要素には同じ符号を付している。以後、変更または追加された事項を除き説明を省略する。
次に、図１１Ａおよび図１１Ｂを参照して第４実施形態に係る半導体装置１Ｃについて説明する。図１１Ａは、半導体装置１Ｃの断面図である。図１１Ｂは、図１１Ａに示す領域Ａの拡大図である。図１１Ａおよび図１１Ｂでは、既述の実施形態で説明した図面と同じ名称または機能の要素には同じ符号を付している。以後、変更または追加された事項を除き説明を省略する。
【0094】
第１、第２および第３実施形態では、ゲート絶縁膜５の膜厚を変化させることで、オン抵抗Ｒｏｎと閾値電圧Ｖｔｈとの間のトレードオフの関係の改善を図っていた。これに対し、本実施形態では、部分５ａの一部を、ゲート絶縁膜５より誘電率の低い低誘電率部５１に置き換えることで、オン抵抗Ｒｏｎと閾値電圧Ｖｔｈとの間のトレードオフの関係の改善を図る。
【0095】
図１１Ｂに示されるように、ゲート絶縁膜５は、領域Ａ１内に低誘電率部５１を含む。換言すれば、領域Ａ１の一部または全部には、低誘電率部５１が配置されている。低誘電率部５１の誘電率は、ゲート絶縁膜５の誘電率よりも低い。これにより、領域Ａ２は領域Ａ１よりも誘電率が高くなり、領域Ａ１と領域Ａ２の厚さを変更せずに、領域Ａ２を領域Ａ１より薄くした場合と同様の効果を得ることができる。よって、本実施形態においては、ゲート電極４の幅は一定であり、高濃度領域Ｈがゲート電極４に対して後退していない。
【0096】
低誘電率部５１は、例えば、フッ素添加シリコン酸化物（ＳｉＯＦ）等のＬｏｗ－ｋ材料からなる。ゲート絶縁膜５がシリコン酸化物からなる場合、例えば、ゲート絶縁膜５の一部にフッ素を添加することで、ＳｉＯＦからなる低誘電率部５１が形成される。
【0097】
上記のように、第４実施形態では、ベース領域３３の高濃度領域Ｈと接する領域Ａ１の一部または全部に、ゲート絶縁膜５よりも誘電率の低い絶縁膜部５１を配置することで、部分５ａの物理的な厚さを変化させることなく、オン抵抗Ｒｏｎと閾値電圧Ｖｔｈとの間のトレードオフの関係を改善することができる。また、本実施形態においても、ベース長は変更していないため、短チャネル効果を防止できる。
【0098】
本発明の実施形態を説明したが、この実施形態および実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。この実施形態および実施例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態および実施例やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0099】
１、１Ａ、１Ｂ、１Ｃ 半導体装置
２ ドレイン電極
３ 半導体領域
４ ゲート電極
４ａ、４ｂ 部分電極
５ ゲート絶縁膜
５ａ 部分
５１ 低誘電率部
６ フィールドプレート電極（ＦＰ電極）
７ バリアメタル
８ ソース電極
９ ドレイン電極
３１ ドレイン領域
３２ ドリフト領域
３３ ベース領域
３３ａ 境界領域
３４ コンタクト領域
３５ ソース領域
Ａ 領域
Ａ１、Ａ２ 領域
Ｄ 被ダメージ部
Ｔ トレンチ
ＧＴ ゲートトレンチ
Ｈ 高濃度領域
Ｌ 低濃度領域
ＲＥ１ 凹部
ＲＥ２ 凹部
２ ドレイン電極
３ 半導体領域
４ ゲート電極
４ａ、４ｂ 部分電極
５ ゲート絶縁膜
５ａ 部分
５１ 低誘電率部
６ フィールドプレート電極（ＦＰ電極）
７ バリアメタル
８ ソース電極
９ ドレイン電極
３１ ドレイン領域
３２ ドリフト領域
３３ ベース領域
３３ａ 境界領域
３４ コンタクト領域
３５ ソース領域
Ａ 領域
Ａ１、Ａ２ 領域
Ｄ 被ダメージ部
Ｔ トレンチ
ＧＴ ゲートトレンチ
Ｈ 高濃度領域
Ｌ 低濃度領域
ＲＥ１ 凹部
ＲＥ２ 凹部
【図1A】
【図1B】
【図1C】
【図2A】
【図2B】
【図3A】
【図3B】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図6F】
【図6G】
【図7A】
【図7B】
【図8A】
【図8B】
【図8C】
【図8D】
【図9A】
【図9B】
【図10A】
【図10B】
【図10C】
【図10D】
【図10E】
【図11A】
【図11B】
