特開 2024-132264 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024132264

(43)【公開日】2024-09-30

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   G03F 9/00 20060101AFI20240920BHJP

   C23C 14/34 20060101ALI20240920BHJP

【ＦＩ】

G03F9/00 H

C23C14/34 N

【審査請求】未請求

【請求項の数】2

【出願形態】ＯＬ

(21)【出願番号】P 2023042977

(22)【出願日】2023-03-17

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】平松 佳奈

(72)【発明者】

【氏名】津間 博基

【テーマコード（参考）】

2H197

4K029

【Ｆターム（参考）】

2H197EB08

2H197EB09

2H197EB10

2H197EB23

2H197HA03

4K029AA06

4K029AA24

4K029BA01

4K029BC03

4K029BD01

4K029CA05

4K029DC02

(57)【要約】

【課題】アライメントマークが適切に認識されるための技術を提供すること。
【解決手段】本明細書によって開示される半導体装置の製造方法は、半導体基板（１０）の表面（１０ａ）に第１溝（１２）を形成する第１工程と、前記半導体基板の前記表面に電極膜（２０）をスパッタリングによって成膜する第２工程であって、前記第１溝に沿って前記電極膜の表面に第２溝（２４）が形成される、前記第２工程と、前記第２溝をアライメントマークとして認識する第３工程と、を備える。前記第２工程では、前記第１溝に対応する位置で前記電極膜内にボイド（２２）が形成される。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体装置の製造方法であって、
半導体基板（１０）の表面（１０ａ）に第１溝（１２）を形成する第１工程と、
前記半導体基板の前記表面に電極膜（２０）をスパッタリングによって成膜する第２工程であって、前記第１溝に沿って前記電極膜の表面に第２溝（２４）が形成される、前記第２工程と、
前記第２溝をアライメントマークとして認識する第３工程と、
を備え、
前記第２工程では、前記第１溝に対応する位置で前記電極膜内にボイド（２２）が形成される、製造方法。

【請求項2】

前記第２工程では、Ａｔａｎθ＜２Ｂ＋２Ｃが満たされるように前記電極膜を前記スパッタリングで成膜し、
Ａは前記第１溝の幅、Ｂは前記第１溝の高さ、Ｃは前記スパッタリングで成膜される前記電極膜の厚さ、θは前記スパッタリングにおいてスパッタ粒子が前記半導体基板に向けて入射する角度である、請求項１に記載の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書は、アライメントマークの認識に関する技術を開示する。

【背景技術】

【0002】

特許文献１には、Ｎ^＋型基板の表面にＮ型層が形成された半導体基板が開示されている。Ｎ^＋型基板の内部にはボイドが形成されている。Ｎ^＋型基板とＮ型層は透明であるので、ボイドを外部から光学的に認識することができる。当該ボイドは、アライメントマークとして用いられる。なお、一般的には、アライメントマークは、半導体基板の表面に設けられた溝によって構成される。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００８－０４１９４２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

半導体基板の表面に、金属膜を成膜する場合がある。溝によって構成されたアライメントマーク上に金属膜が形成されると、溝がなだらかになる。即ち、金属膜の表面に形成される溝は、半導体基板の表面に形成された溝よりもなだらかになる。溝がなだらかになると、アライメントマークとして認識され難くなる。

【0005】

本明細書では、アライメントマークが適切に認識されるための技術を提供する。

【課題を解決するための手段】

【0006】

本明細書は、半導体装置の製造方法を開示する。製造方法は、半導体基板（１０）の表面（１０ａ）に第１溝（１２）を形成する第１工程と、前記半導体基板の前記表面に電極膜（２０）をスパッタリングによって成膜する第２工程であって、前記第１溝に沿って前記電極膜の表面に第２溝（２４）が形成される、前記第２工程と、前記第２溝をアライメントマークとして認識する第３工程と、を備える。前記第２工程では、前記第１溝に対応する位置で前記電極膜内にボイド（２２）が形成される。

【0007】

上記の構成によると、半導体基板の表面に電極膜をスパッタリングによって成膜する際に、第１溝に対応する位置で電極膜内にボイドが形成される。その後、さらに電極膜をスパッタリングによって成膜すると、第１溝に沿って電極膜の表面に第２溝が形成される。半導体基板の表面上に成膜された金属膜の側面からも金属膜が成長するので、電極膜内にボイドが形成されるときには、電極膜の表面に形成される第２溝がなだらかになることが抑制される。従って、アライメントマークが適切に認識される。

【図面の簡単な説明】

【0008】

【図1】半導体装置の断面図である。

【図2】マスク膜形成工程を説明するための図である。

【図3】レジスト膜形成工程を説明するための図である。

【図4】マスク膜エッチング工程を説明するための図である。

【図5】半導体基板エッチング工程を説明するための図である。

【図6】金属膜形成工程を説明するための図である。

【図7】金属膜成膜工程の開始時の状態を示す図である。

【図8】スパッタリングの途中の状態を示す図である。

【図9】比較例の半導体装置の断面図である。

【発明を実施するための形態】

【0009】

本技術の一実施形態では、前記第２工程では、Ａｔａｎθ＜２Ｂ＋２Ｃが満たされるように前記電極膜を前記スパッタリングで成膜してもよい。Ａは前記第１溝の幅、Ｂは前記第１溝の高さ、Ｃは前記スパッタリングで成膜される前記電極膜の厚さ、θは前記スパッタリングにおいてスパッタ粒子が前記半導体基板に向けて入射する角度である。この構成により、第１溝に対応する位置で電極膜内にボイドが形成される。

【0010】

（実施例）
図１は、半導体装置２の一部の断面図を示す。半導体装置２は、半導体基板１０と、金属膜２０とを備える。半導体基板１０は、例えば、炭化シリコン（ＳｉＣ）、シリコン（Ｓｉ）、窒化ガリウム（ＧａＮ）等によって構成されている。金属膜２０は、例えば、アルミニウムシリコン合金（ＡｌＳｉ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、銅（Ｃｕ）、金（Ａｕ）等によって構成されている。金属膜２０は、半導体装置２の電極として利用される。なお、図１では図示省略しているが、半導体装置２には、半導体素子を構成する素子構造（例えばイオン注入領域）等が形成されている。

【0011】

半導体基板１０の表面１０ａには、複数の第１溝１２が形成されている。第１溝１２は、金属膜２０によって覆われている。金属膜２０の内部には、ボイド２２が存在している。ボイド２２は、第１溝１２の上部に配置されている。金属膜２０の表面であってボイド２２の上部には、第２溝２４が形成されている。複数の第２溝２４によって、アライメントマークが構成される。

【0012】

続いて、半導体装置２の製造方法について説明する。半導体装置２の製造方法は、アライメントマークを形成する工程を有する。アライメントマークを形成する工程は、マスク膜形成工程、レジスト膜形成工程、マスク膜エッチング工程、半導体基板エッチング工程、マスク膜除去工程及び金属膜成膜工程を有する。

【0013】

マスク膜形成工程では、図２に示されるように、半導体基板１０の表面にマスク膜３０を形成する。マスク膜３０は、例えばＣＶＤ（Chemical Vapor Deposition）等によって形成される。本実施例のマスク膜３０は、酸化シリコン（ＳｉＯ_２）によって形成される。なお、変形例では、酸化シリコンに代えて、レジストを用いてマスク膜３０を形成してもよい。

【0014】

レジスト膜形成工程では、図３に示されるように、マスク膜３０の上にレジスト膜４０を形成する。レジスト膜４０は開口部４２を有する。本実施例のレジスト膜４０は、フォトリソグラフィによって形成される。具体的には、まず、マスク膜３０の上に、開口部４２を有さないレジスト膜４０が形成される。次いで、マスク（図示省略）を使用して、レジスト膜４０の一部に光を照射して、レジスト膜４０を露光する。そして、現像液を使用して、レジスト膜４０の露光された箇所を除去することによって、開口部４２を有するレジスト膜４０が形成される。

【0015】

マスク膜エッチング工程では、図４に示されるように、マスク膜３０をエッチングして、マスク膜３０に開口部３２を形成する。開口部３２を形成する際には、レジスト膜４０がマスクとして使用される。即ち、マスク膜３０の開口部３２は、レジスト膜４０の開口部４２の直下に形成される。開口部３２の形成後に、レジスト膜４０を除去する。

【0016】

半導体基板エッチング工程では、図５に示されるように、半導体基板１０をエッチングして、半導体基板１０に第１溝１２を形成する。第１溝１２を形成する際には、マスク膜３０がマスクとして使用される。即ち、第１溝１２は、マスク膜３０の開口部３２の直下に形成される。半導体基板エッチング工程が、「第１工程」の一例である。第１溝１２の形成後に、マスク膜３０を除去する。

【0017】

金属膜成膜工程では、図６に示されるように、スパッタリングによって、半導体基板１０の表面に金属膜２０を成膜する。スパッタリングでは、スパッタ粒子Ｐが半導体基板１０に向かって角度θで入射することによって、金属膜２０が成膜される。ここでは、第１溝１２の幅Ａ、第１溝１２の深さＢ及び金属膜２０の厚さＣが、関係式Ａｔａｎθ＜２Ｂ＋２Ｃを満たすように金属膜２０が形成される。上記の関係式が満たされている場合、金属膜２０の内部にボイド２２が形成される。ボイド２２が形成される条件については、後述する。また、金属膜２０の表面には、ボイド２２の上側に第２溝２４が形成される。金属膜２０の表面に形成された複数の第２溝２４によって、アライメントマークが形成される。金属膜成膜工程が、「第２工程」の一例である。また、金属膜２０が、「電極膜」の一例である。

【0018】

その後、複数の第２溝２４をアライメントマークとして利用して、半導体基板１０に対する加工（例えば、金属膜２０のエッチング等）を行う。これにより、半導体装置２が完成する。この工程が、「第３工程」の一例である。

【0019】

続いて、金属膜２０内にボイド２２が形成される条件について説明する。

【0020】

図７は、金属膜成膜工程の開始時の状態を示している。図７の破線矢印は、ターゲットから射出されたスパッタ粒子Ｐを示す。スパッタ粒子Ｐは、半導体基板１０に対して角度θで入射する。なお、図７では、右側から角度θで入射される粒子Ｐと、左側から角度θで入射される粒子Ｐとが示されている。このとき、図７の破線矢印に示されるように、右側から入射される粒子Ｐは、第１溝１２の右上の角部によって遮蔽されるので、第１溝１２の底面の右側端部９０には到達しない。同様に、左側から入射される粒子Ｐは、第１溝１２の左上の角部によって遮蔽されるので、第１溝１２の底面の左側端部９２には到達しない。従って、第１溝１２の底面の中央部９４には、右側から入射する粒子Ｐ及び左側から入射する粒子Ｐの双方が到達する。

【0021】

図８は、スパッタリングの途中の状態を示している。スパッタリングが進んで金属膜２０の厚さＣが増加すると、表面１０ａ上に成膜された金属膜２０の側面からも金属膜２０が成長するようになる。このため、第１溝１２の上部に、金属膜２０のオーバーハング部２０ａが形成される。なお、図面左側の金属膜２０の側面には右側から入射するスパッタ粒子Ｐが到達するので、左側のオーバーハング部２０ａは入射角度θによって画定される三角形の形状になる。また、図面右側の金属膜２０の側面には左側から入射するスパッタ粒子Ｐが到達するので、右側のオーバーハング部２０ａは入射角度θによって画定される三角形の形状になる。この結果、図８に示されるように、金属膜２０の表面では、オーバーハング部２０ａの間の間隔Ｆが、第１溝１２の幅Ａよりも狭くなる。

【0022】

オーバーハング部２０ａの間の間隔の幅をＦとし、オーバーハング部２０ａの上端部の幅をＤとすると、Ｆ＝Ａ－２Ｄが満たされる。また、Ｄ＝Ｃ／ｔａｎθが満たされる。したがって、Ｆ＝Ａ－２Ｃ／ｔａｎθが満たされる。

【0023】

他方、オーバーハング部２０ａによって遮蔽されるので、第１溝１２内に形成された金属膜２０の表面においてスパッタ粒子Ｐが到達できない領域が形成される。例えば、図８において、右側のオーバーハング部２０ａ近傍の領域９６には、右側から入射するスパッタ粒子Ｐが到達しない。領域９６の幅Ｅは、Ｅ＝Ｂ／ｔａｎθを満たす。同様に、左側のオーバーハング部２０ａ近傍には、左から入射するスパッタ粒子Ｐが到達しない領域が形成され、この領域の幅ＥもＥ＝Ｂ／ｔａｎθを満たす。したがって、Ｆ＜２Ｅの場合に、第１溝１２内に形成された金属膜２０の表面の中央部において、左右から入射するスパッタ粒子Ｐのいずれもが到達できなくなり、金属膜２０が成長しなくなる。このように、金属膜２０が成長しない領域が発生すると、その後に金属膜２０が成長したときに左右のオーバーハング部２０ａどうしが繋がって間隔Ｆが塞がれ、その下部にボイド２２が形成される。すなわち、Ｆ＜２Ｅの条件、言い換えると、Ａｔａｎθ＜２Ｂ＋２Ｃ（以下、数式１という）の条件が満たされれば、金属膜２０内にボイド２２が形成される。

【0024】

上記のように、ボイド２２が形成されるときには、左右のオーバーハング部２０ａどうしが繋がる。このため、図１に示すように、金属膜２０の表面にＶ字状の溝が形成される。

【0025】

図９は、比較例として、幅が広い第１溝１２上に金属膜２０を形成した場合を示している。第１溝１２の幅が広い場合には、上記数式１が満たされることがないので、金属膜２０内にボイド２２が形成されない。このため、金属膜２０の表面に形成される第２溝２４の側面と底面がなだらかに接続される。このように第２溝２４がなだらかな場合、第２溝２４をアライメントマークとして認識することができない。これに対し、図１に示すように、実施形態の第２溝２４はＶ字状の断面を有するので、アライメントマークとして容易に認識することができる。

【0026】

以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

【符号の説明】

【0027】

２：半導体装置、１０：半導体基板、１０ａ：表面、１２：第１溝、２０：金属膜、２０ａ：オーバーハング部、２２：ボイド、２４：第２溝、３０：マスク膜、３２，４２：開口部、４０：レジスト膜、９０：右側端部、９２：左側端部、９４：中央部、９６：領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】