特開 2024-132283 処理システム、処理方法、およびプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024132283

(43)【公開日】2024-09-30

(54)【発明の名称】処理システム、処理方法、およびプログラム

(51)【国際特許分類】

   H02M 3/28 20060101AFI20240920BHJP

【ＦＩ】

H02M3/28 C

【審査請求】有

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023043010

(22)【出願日】2023-03-17

(11)【特許番号】

(45)【特許公報発行日】2024-07-09

(71)【出願人】

【識別番号】000227205

【氏名又は名称】ＮＥＣプラットフォームズ株式会社

(74)【代理人】

【識別番号】100149548

【弁理士】

【氏名又は名称】松沼 泰史

(74)【代理人】

【識別番号】100181135

【弁理士】

【氏名又は名称】橋本 隆史

(72)【発明者】

【氏名】保坂 勝

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA20

5H730BB27

5H730DD04

5H730EE04

5H730EE08

5H730EE14

5H730EE59

5H730FD31

5H730FD41

5H730FG12

5H730XX02

5H730XX22

5H730XX35

5H730XX43

(57)【要約】

【課題】トランスを介して１次側の回路と２次側の回路とを有するスイッチング素子を含むコンバータ回路を有する処理システムにおいて、２次側の回路から１次側の回路へ流れる逆電流の発生を抑制することのできる処理システムを提供する。
【解決手段】処理システムは、トランスで接続される１次側の第１回路と２次側の第２回路であって、第１のスイッチング素子から成るブリッジ回路である前記第１回路と第２のスイッチング素子から成るブリッジ回路である前記第２回路とを有するコンバータ回路と、前記コンバータ回路の負荷である負荷手段と、前記第２回路から前記負荷手段へ供給される電流を検出する第１検出手段と、前記第１検出手段が検出した電流に基づいて、前記第１回路に流れる電流が所定の電流値以下であるか否かを判定する第１判定手段と、を備える。
【選択図】図７

【特許請求の範囲】

【請求項1】

トランスで接続される１次側の第１回路と２次側の第２回路であって、第１のスイッチング素子から成るブリッジ回路である前記第１回路と第２のスイッチング素子から成るブリッジ回路である前記第２回路とを有するコンバータ回路と、
前記コンバータ回路の負荷である負荷手段と、
前記第２回路から前記負荷手段へ供給される電流を検出する第１検出手段と、
前記第１検出手段が検出した電流に基づいて、前記第１回路に流れる電流が所定の電流値以下であるか否かを判定する第１判定手段と、
を備える処理システム。

【請求項2】

前記第２のスイッチング素子のスイッチングを制御する第１制御手段、
を備え、
前記第１判定手段は、
前記第１回路に流れる電流が所定の電流値以下である場合、前記第２のスイッチング素子を停止させる指示を、前記第１制御手段に出力する、
請求項１に記載の処理システム。

【請求項3】

前記負荷手段は、
負荷の重さを調整可能であり、
前記第１判定手段は、
前記第１回路に流れる電流が所定の電流値以下である場合、負荷手段に負荷の重さをより重くする指示をする、
請求項１に記載の処理システム。

【請求項4】

前記第１回路に流れる電流を検出する第２検出手段、
を備え、
前記第１判定手段は、
前記第２検出手段が検出した電流に基づいて、前記第１回路に流れる電流が所定の電流値以下であるか否かを判定する、
請求項１から請求項３の何れか一項に記載の処理システム。

【請求項5】

トランスで接続される１次側の第１回路と２次側の第２回路であって、第１のスイッチング素子から成るブリッジ回路である前記第１回路と第２のスイッチング素子から成るブリッジ回路である前記第２回路とを有するコンバータ回路と、前記コンバータ回路の負荷である負荷手段と、を備える処理システムが実行する処理方法であって、
前記第２回路から前記負荷手段へ供給される電流を検出することと、
検出した電流に基づいて、前記第１回路に流れる電流が所定の電流値以下であるか否かを判定することと、
を含む処理方法。

【請求項6】

トランスで接続される１次側の第１回路と２次側の第２回路であって、第１のスイッチング素子から成るブリッジ回路である前記第１回路と第２のスイッチング素子から成るブリッジ回路である前記第２回路とを有するコンバータ回路と、前記コンバータ回路の負荷である負荷手段と、を備える処理システムに、
前記第２回路から前記負荷手段へ供給される電流を検出することと、
検出した電流に基づいて、前記第１回路に流れる電流が所定の電流値以下であるか否かを判定することと、
を実行させるプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、処理システム、処理方法、およびプログラムに関する。

【背景技術】

【0002】

さまざまな分野で情報処理システムや電子機器などの電力源が必要な装置が用いられている。そのような装置では、負荷に電流を供給するフルブリッジコンバータや同期整流方式等を採用しているコンバータ回路が使用される場合がある。特許文献１には、関連する技術として、コンバータに間欠発振が起こった場合の制御の精度の向上させる補正回路および電源装置に関する技術が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－１６７８５９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、トランスを介して１次側の回路と２次側の回路とを有するスイッチング素子を含むコンバータ回路を有する処理システムでは、２次側の回路から１次側の回路へ電流が逆流する可能性がある。そのため、トランスを介して１次側の回路と２次側の回路とを有するスイッチング素子を含むコンバータ回路を有する処理システムにおいて、２次側の回路から１次側の回路へ流れる逆電流の発生を抑制することのできる技術が求められている。

【0005】

本開示の各態様は、上記の課題を解決することのできる処理システム、処理方法、およびプログラムを提供することを目的としている。

【課題を解決するための手段】

【0006】

上記目的を達成するために、本開示の一態様によれば、処理システムは、トランスで接続される１次側の第１回路と２次側の第２回路であって、第１のスイッチング素子から成るブリッジ回路である前記第１回路と第２のスイッチング素子から成るブリッジ回路である前記第２回路とを有するコンバータ回路と、前記コンバータ回路の負荷である負荷手段と、前記第２回路から前記負荷手段へ供給される電流を検出する第１検出手段と、前記第１検出手段が検出した電流に基づいて、前記第１回路に流れる電流が所定の電流値以下であるか否かを判定する第１判定手段と、を備える。

【0007】

上記目的を達成するために、本開示の別の態様によれば、処理方法は、トランスで接続される１次側の第１回路と２次側の第２回路であって、第１のスイッチング素子から成るブリッジ回路である前記第１回路と第２のスイッチング素子から成るブリッジ回路である前記第２回路とを有するコンバータ回路と、前記コンバータ回路の負荷である負荷手段と、を備える処理システムが実行する処理方法であって、前記第２回路から前記負荷手段へ供給される電流を検出することと、検出した電流に基づいて、前記第１回路に流れる電流が所定の電流値以下であるか否かを判定することと、を含む。

【0008】

上記目的を達成するために、本開示の別の態様によれば、プログラムは、トランスで接続される１次側の第１回路と２次側の第２回路であって、第１のスイッチング素子から成るブリッジ回路である前記第１回路と第２のスイッチング素子から成るブリッジ回路である前記第２回路とを有するコンバータ回路と、前記コンバータ回路の負荷である負荷手段と、を備える処理システムに、前記第２回路から前記負荷手段へ供給される電流を検出することと、検出した電流に基づいて、前記第１回路に流れる電流が所定の電流値以下であるか否かを判定することと、を実行させる。

【発明の効果】

【0009】

本開示の各態様によれば、トランスを介して１次側の回路と２次側の回路とを有するスイッチング素子を含むコンバータ回路を有する処理システムにおいて、２次側の回路から１次側の回路へ流れる逆電流の発生を抑制することができる。

【図面の簡単な説明】

【0010】

【図1】本開示の実施形態による電力供給システムの構成の一例を示す図である。

【図2】本開示の一実施形態による電力供給システムの処理フローの一例を示す図である。

【図3】本開示の一実施形態における比較対象の電力供給システムにおいて不具合が発生する動作内容を説明するための第１の図である。

【図4】本開示の一実施形態における比較対象の電力供給システムにおいて不具合が発生する動作内容を説明するための第２の図である。

【図5】本開示の一実施形態における比較対象の電力供給システムにおいて不具合が発生する動作内容を説明するための第３の図である。

【図6】本開示の一実施形態における比較対象の電力供給システムにおいて不具合が発生する動作内容を説明するための第４の図である。

【図7】本開示の実施形態による処理システムの最小構成を示す図である。

【図8】本開示の実施形態による最小構成の処理システムの処理フローの一例を示す図である。

【図9】少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。

【発明を実施するための形態】

【0011】

以下、図面を参照しながら実施形態について詳しく説明する。
＜実施形態＞
（電力供給システム回路の構成）
本開示の実施形態による電力供給システム１について図面を参照して説明する。電力供給システム１は、トランスを介して１次側の回路と２次側の回路とを有するスイッチング素子を含むコンバータ回路を有する処理システムにおいて、２次側の回路から１次側の回路へ流れる逆電流の発生を抑制することのできるシステムである。

【0012】

図１は、本開示の実施形態による電力供給システム１の構成の一例を示す図である。電力供給システム１は、図１に示すように、コンバータ回路１０、１次制御回路２０、２次制御回路３０、インダクタ４０、第１キャパシタ５０、第２キャパシタ６０、負荷部７０、１次電流検出回路８０、２次負荷電流検出回路９０、および１次２次制御回路１００を備える。

【0013】

コンバータ回路１０は、図１に示すように、第１回路１０１、第２回路１０２、およびトランス１０３を備える。

【0014】

第１回路１０１は、コンバータ回路１０の１次側回路である。第１回路１０１は、図１に示すように、スイッチング素子１０１ａ１、１０１ａ２、１０１ａ３、１０１ａ４を備える。スイッチング素子１０１ａ１、１０１ａ２、１０１ａ３、１０１ａ４を総称してスイッチング素子１０１ａということがある。スイッチング素子１０１ａは、ブリッジ回路を構成する。スイッチング素子１０１ａの例としては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などが挙げられる。

【0015】

第２回路１０２は、コンバータ回路１０の２次側回路である。第２回路１０２は、図１に示すように、スイッチング素子１０２ａ１、１０２ａ２、１０２ａ３、１０２ａ４を備える。スイッチング素子１０２ａ１、１０２ａ２、１０２ａ３、１０２ａ４を総称してスイッチング素子１０２ａということがある。スイッチング素子１０２ａは、ブリッジ回路を構成する。スイッチング素子１０２ａの例としては、ＭＯＳＦＥＴなどが挙げられる。

【0016】

トランス１０３は、第１回路１０１と、第２回路１０２とを結合する。トランス１０３は、１次側の巻線数と２次側の巻線数との比である巻線比に応じて、第１回路１０１と第２回路１０２との間での電力のやり取りを実現する。

【0017】

１次制御回路２０は、スイッチング素子１０１ａのスイッチング動作を制御する。１次制御回路２０は、図１に示すように、１次制御回路スイッチング信号出力部２０１を備える。１次制御回路スイッチング信号出力部２０１は、スイッチング素子１０１ａのそれぞれに接続される。１次制御回路スイッチング信号出力部２０１は、スイッチング素子１０１ａのそれぞれにオンオフパルス信号を出力することにより、スイッチング素子１０１ａのそれぞれをオン状態またはオフ状態に制御する。オンオフパルス信号は、スイッチング素子１０１ａのそれぞれをオン状態またはオフ状態にさせる信号である。

【0018】

また、１次制御回路２０は、１次電流検出回路８０が検出した第１回路１０１に流れる電流をモニタリングする。また、１次制御回路２０は、モニタリングした電流を示すモニタリング情報に基づいて、信号線Ｌ１を介して２次制御回路３０に対し制御の指示を通知する。信号線Ｌ１は、１次制御回路２０と２次制御回路３０とを接続する。信号線Ｌ１は、１次制御回路２０から２次制御回路３０を制御するための信号線である。例えば、１次制御回路２０は、モニタリングした電流を示すモニタリング情報に基づいて、第１回路１０１に電流が流れていないと判定した場合、スイッチング素子１０２ａのスイッチング動作を停止させる指示を２次制御回路３０に通知する。この通知により、負荷部７０が無負荷および低負荷時であっても、第２回路１０２が停止し、第２回路１０２から第１回路１０１への逆電流の発生を抑制することができる。

【0019】

２次制御回路３０は、スイッチング素子１０２ａのスイッチング動作を制御する。２次制御回路３０は、図１に示すように、２次制御回路スイッチング信号出力部３０１を備える。２次制御回路スイッチング信号出力部３０１は、スイッチング素子１０２ａのそれぞれに接続される。２次制御回路スイッチング信号出力部３０１は、スイッチング素子１０２ａのそれぞれにオンオフパルス信号を出力することにより、スイッチング素子１０２ａのそれぞれをオン状態またはオフ状態に制御する。オンオフパルス信号は、スイッチング素子１０２ａのそれぞれをオン状態またはオフ状態にさせる信号である。

【0020】

また、２次制御回路３０は、１次制御回路２０から信号線Ｌ１を介してスイッチング素子１０２ａのスイッチング動作を停止させる指示を受けた場合、その指示に応じて、スイッチング素子１０２ａのスイッチング動作を停止させる。

【0021】

インダクタ４０および第１キャパシタ５０は、コンバータ回路１０の出力におけるフィルタを構成する。このフィルタにより、コンバータ回路１０の出力における電圧のリップルが低減される。

【0022】

第２キャパシタ６０は、コンバータ回路１０に電力を供給する電源の出力における電圧のリップル、すなわち、コンバータ回路１０の入力における電圧のリップルを低減させる。

【0023】

負荷部７０は、第２回路１０２から電力を受ける。すなわち、負荷部７０は、コンバータ回路１０の負荷である。

【0024】

１次電流検出回路８０は、コンバータ回路１０の１次側に設けられる。１次電流検出回路８０は、第１回路１０１に流れる電流を検出する。１次電流検出回路８０は、信号線Ｌ２を介して１次制御回路２０に検出した電流を示す情報を通知する。信号線Ｌ２は、１次制御回路２０と１次電流検出回路８０とを接続する。信号線Ｌ２は、１次電流検出回路８０が検出した第１回路１０１に流れる電流を示す情報を１次制御回路２０に通知するための信号線である。

【0025】

２次負荷電流検出回路９０は、コンバータ回路１０の２次側に設けられる。２次負荷電流検出回路９０は、第２回路１０２から負荷部７０に供給される電流を検出する。２次負荷電流検出回路９０は、信号線Ｌ５を介して１次２次制御回路１００に検出した電流を示す情報を通知する。信号線Ｌ５は、２次負荷電流検出回路９０と１次２次制御回路１００とを接続する。信号線Ｌ５は、２次負荷電流検出回路９０が検出した第２回路１０２に流れる電流を示す情報を１次２次制御回路１００に通知するための信号線である。

【0026】

１次２次制御回路１００は、図１に示すように、制御部１００１、および記憶部１００２を備える。１次２次制御回路１００において、制御部１００１は、記憶部１００２に接続される。制御部１００１は、１次制御回路２０が行う第１回路１０１の制御の状況をモニタリングする。第１回路１０１の制御の状況の例としては、スイッチング素子１０１ａによるスイッチング動作などの制御の状況などが挙げられる。また、制御部１００１は、信号線Ｌ３を介して１次制御回路２０に動作の指示を通知する。信号線Ｌ３は、１次制御回路２０と１次２次制御回路１００とを接続する。信号線Ｌ３は、１次２次制御回路１００が１次制御回路２０に動作の指示を通知するための信号線である。

【0027】

また、制御部１００１は、２次制御回路３０が行う第２回路１０２の制御状況をモニタリングする。第２回路１０２の制御の状況の例としては、スイッチング素子１０２ａによるスイッチング動作などの制御の状況などが挙げられる。また、制御部１００１は、信号線Ｌ４を介して２次制御回路３０に動作の指示を通知する。信号線Ｌ４は、２次制御回路３０と１次２次制御回路１００とを接続する。信号線Ｌ４は、１次２次制御回路１００が２次制御回路３０に動作の指示を通知するための信号線である。

【0028】

また、制御部１００１は、２次負荷電流検出回路９０が検出した電流を示す情報をモニタリングする。また、制御部１００１は、モニタリングした電流を示すモニタリング情報に基づいて、信号線Ｌ４を介して２次制御回路３０に対し制御の指示を通知する。信号線Ｌ４は、２次制御回路３０と１次２次制御回路１００とを接続する。信号線Ｌ４は、１次２次制御回路１００から２次制御回路３０を制御するための信号線である。例えば、制御部１００１は、モニタリングした電流を示すモニタリング情報に基づいて、第１回路１０１に電流が流れていないと判定した場合、スイッチング素子１０２ａのスイッチング動作を停止させる指示を２次制御回路３０に通知する。この通知により、負荷部７０が無負荷および低負荷時であっても、第２回路１０２が停止し、第２回路１０２から第１回路１０１への逆電流の発生を抑制することができる。

【0029】

また、制御部１００１は、モニタリングした１次制御回路２０、２次制御回路３０、および２次負荷電流検出回路９０のそれぞれから得た情報を記憶部１００２に書き込む。また、制御部１００１は、１次制御回路２０および２次制御回路３０に対して指示した情報を記憶部１００２に書き込む。

【0030】

記憶部１００２は、１次制御回路２０、２次制御回路３０、および２次負荷電流検出回路９０のそれぞれから制御部１００１が得た情報を記憶する。また、記憶部１００２は、１次制御回路２０および２次制御回路３０に対して制御部１００１が指示した情報を記憶する。

【0031】

図２は、本開示の一実施形態による電力供給システム１の処理フローの一例を示す図である。次に、図２を参照して、本開示の一実施形態による電力供給システム１が行う処理について説明する。

【0032】

コンバータ回路１０において、１次制御回路２０は、スイッチング素子１０１ａのスイッチング動作を制御する（ステップＳ１）。例えば、１次制御回路スイッチング信号出力部２０１は、スイッチング素子１０１ａのそれぞれにオンオフパルス信号を出力することにより、スイッチング素子１０１ａのそれぞれをオン状態またはオフ状態に制御する。具体的には、１次制御回路スイッチング信号出力部２０１は、スイッチング素子１０１ａ１と１０１ａ４とがオン状態の場合にスイッチング素子１０１ａ２と１０１ａ３とをオフ状態とし、スイッチング素子１０１ａ１と１０１ａ４とがオフ状態の場合にスイッチング素子１０１ａ２と１０１ａ３とをオン状態とすることを繰り返すオンオフパルス信号をスイッチング素子１０１ａに出力する。

【0033】

２次制御回路３０は、スイッチング素子１０２ａのスイッチング動作を制御する（ステップＳ２）。例えば、２次制御回路スイッチング信号出力部３０１は、スイッチング素子１０２ａのそれぞれにオンオフパルス信号を出力することにより、スイッチング素子１０２ａのそれぞれをオン状態またはオフ状態に制御する。具体的には、２次制御回路スイッチング信号出力部３０１は、スイッチング素子１０２ａ１と１０２ａ４とがオン状態の場合にスイッチング素子１０２ａ２と１０２ａ３とをオフ状態とし、スイッチング素子１０２ａ１と１０２ａ４とがオフ状態の場合にスイッチング素子１０２ａ２と１０２ａ３とをオン状態とすることを繰り返すオンオフパルス信号をスイッチング素子１０２ａに出力する。

【0034】

ステップＳ１およびステップＳ２の処理により、コンバータ回路１０が負荷部７０で電力を供給することが可能となっている。なお、ステップＳ１およびステップＳ２の処理は、常時行われている。また、以下に示すステップＳ３以降の処理は、ステップＳ１およびステップＳ２の処理と並行して行われる処理である。

【0035】

１次制御回路２０は、１次電流検出回路８０が検出した第１回路１０１に流れる電流をモニタリングする（ステップＳ３）。そして、１次制御回路２０は、モニタリングした電流を示すモニタリング情報に基づいて、第１回路１０１に電流が流れているか否かを判定する（ステップＳ４）。１次制御回路２０は、第１回路１０１に所定の電流しきい値以上の電流が流れていないと判定した場合（ステップＳ４においてＮＯ）、スイッチング素子１０２ａのスイッチング動作を停止させる指示を２次制御回路３０に通知する（ステップＳ５）。

【0036】

２次制御回路３０は、１次制御回路２０から信号線Ｌ１を介してスイッチング素子１０２ａのスイッチング動作を停止させる指示を受けた場合、その指示に応じて、スイッチング素子１０２ａのスイッチング動作を停止させる（ステップＳ６）。そして、２次制御回路３０は、処理を終了する。

【0037】

ステップＳ５およびステップＳ６の処理により、負荷部７０が無負荷および低負荷時であっても、第２回路１０２が停止し、第２回路１０２から第１回路１０１への逆電流の発生を抑制することができる。ただし、１次電流検出回路８０がスイッチング素子１０１ａのスイッチングノイズ等により誤動作することがある。この場合、負荷部７０が無負荷または低負荷であるにも関わらずスイッチング素子１０２ａを停止できないことになる。
このような場合に備えて、１次制御回路２０が、第１回路１０１に所定の電流しきい値以上の電流が流れていると判定した場合（ステップＳ４においてＹＥＳ）、１次２次制御回路１００は、２次負荷電流検出回路９０において検出した負荷部７０への電流量の情報も加味して、第１回路１０１に電流が流れているか否かを判定する（ステップＳ７）。１次２次制御回路１００は、第１回路１０１に電流が流れていると判定した場合（ステップＳ７においてＹＥＳ）、ステップＳ３の処理に戻す。また、１次２次制御回路１００は、第１回路１０１に電流が流れていないと判定した場合（ステップＳ７においてＮＯ）、スイッチング素子１０２ａのスイッチング動作を停止させる指示を２次制御回路３０に通知する（ステップＳ８）。

【0038】

２次制御回路３０は、１次２次制御回路１００から信号線Ｌ４を介してスイッチング素子１０２ａのスイッチング動作を停止させる指示を受けた場合、その指示に応じて、スイッチング素子１０２ａのスイッチング動作を停止させる（ステップＳ９）。そして、２次制御回路３０は、処理を終了する。

【0039】

以上、本開示の一実施形態による電力供給システム１（処理システムの一例）について説明した。電力供給システム１において、コンバータ回路１０は、トランス１０３で接続される１次側の第１回路１０１と２次側の第２回路１０２であって、スイッチング素子１０１ａ（第１のスイッチング素子の一例）から成るブリッジ回路である前記第１回路１０１とスイッチング素子１０２ａ（第２のスイッチング素子の一例）から成るブリッジ回路である前記第２回路１０２とを有する。負荷部７０（負荷手段の一例）は、前記コンバータ回路１０の負荷である。２次負荷電流検出回路９０（第１検出手段の一例）は、前記第２回路１０２から前記負荷部７０へ供給される電流を検出する。１次２次制御回路１００（第１判定手段の一例）は、前記２次負荷電流検出回路９０が検出した電流に基づいて、前記第１回路１０１に流れる電流が所定の電流値以下であるか否かを判定する。

【0040】

この電力供給システム１により、トランスを介して１次側の回路と２次側の回路とを有するスイッチング素子を含むコンバータ回路を有する処理システムにおいて、２次側の回路から１次側の回路へ流れる逆電流の発生を抑制することができる。

【0041】

ここで、比較対象の電力供給システムにおいて、コンバータ回路に起因する生じる課題について説明する。フルブリッジコンバータ、同期整流方式等を採用しているコンバータ回路において、負荷が無負荷および低負荷時である場合、電源の出力部のインダクタに蓄えられたエネルギーが消費されない。そのため、この状態でコンバータ回路の２次側のスイッチング素子（例えば、ＭＯＳＦＥＴ）が動作を継続した場合、２次側回路に通常とは反対方向に電流が流れる。このように２次側に逆電流が流れた場合、トランスを介して１次側回路にも逆電流が発生する。１次側回路に逆電流が発生している状態でスイッチング素子が通常のスイッチング動作を行うと１次側のスイッチング素子であるＭＯＳＦＥＴに不具合（例えば、破損など）が発生する可能性がある。これを回避するために１次電流検出回路において１次側回路に流れる電流から無負荷および低負荷時であることを検出して、２次側制御回路に２次側スイッチング素子であるＭＯＳＦＥＴを停止させる指示を出力する。しかしながら、１次側の電流検出回路が１次側のＭＯＳＦＥＴのスイッチングノイズ等により誤動作することにより、負荷が無負荷または低負荷時であるにも関わらず２次側のＭＯＳＦＥＴを停止できない場合がある。この場合、１次側のスイッチング素子であるＭＯＳＦＥＴの不具合が発生し、コンバータ回路による負荷部への給電が停止する可能性がある。また、この給電停止によりデータ消失等を伴うようなシステム停止となってしまう可能性もある。

【0042】

コンバータを複数台準備して負荷部に給電することで、何れかのコンバータに異常が発生した場合の給電の停止によるデータ消失等を伴うようなシステム停止を回避することは可能である。しかしながら、この場合、コンバータからの複数の給電経路、また複数のコンバータを準備する必要がある。また、コンバータからの出力電圧値が低く、出力電流値が大きいコンバータの仕様の場合には、システムにおけるコンバータからの給電経路の物量がさらに多くなり、システムが大型になってしまう。

【0043】

上述した１次側の電流検出回路が１次側のＭＯＳＦＥＴのスイッチングノイズ等により誤動作することで負荷が無負荷または低負荷時であるにも関わらず２次側のＭＯＳＦＥＴを停止できない場合、２次側回路に通常とは反対方向の逆電流が流れ、トランスを介して１次側回路にも逆電流が発生する。１次側回路に逆電流が発生している状態で通常のコンバータにおけるスイッチング素子がスイッチング動作すると１次側スイッチング素子であるＭＯＳＦＥＴに不具合が発生する動作内容について説明する。図３は、本開示の一実施形態における比較対象の電力供給システム１０００において不具合が発生する動作内容を説明するための第１の図である。図４は、本開示の一実施形態における比較対象の電力供給システム１０００において不具合が発生する動作内容を説明するための第２の図である。図５は、本開示の一実施形態における比較対象の電力供給システム１０００において不具合が発生する動作内容を説明するための第３の図である。図６は、本開示の一実施形態における比較対象の電力供給システム１０００において不具合が発生する動作内容を説明するための第４の図である。ここでは、図３～図６を参照して、比較対象の電力供給システム１０００において不具合が発生する動作内容について説明する。

【0044】

コンバータ回路の１次側および２次側の各々のスイッチング素子であるＭＯＳＦＥＴは、１次制御回路および２次制御回路のスイッチング信号出力部からのスイッチング信号により図３と図４に示す様に交互にオンとオフとを繰り返す。この動作により負荷部への給電が可能となる。しかしながら、無負荷および低負荷時には図５と図６に示す様に２次側回路の電源の出力近端のインダクタに蓄えられたエネルギーが負荷部により消費されない。この状態で２次側のスイッチング素子であるＭＯＳＦＥＴが動作を継続した場合、２次側回路に通常とは反対方向に電流が流れる。このように２次側回路に逆電流が流れた場合、トランスを介して１次側回路にも逆電流が発生する。例えば図５において２次側回路に逆電流が流れた場合、トランスを介して１次側のスイッチング素子であるＭＯＳＦＥＴのＱ０１およびＱ０４のボディダイオードに逆電流が流れる。ボディダイオードの順方向に電流が流れている状態からＭＯＳＦＥＴがオフして逆電圧が印可された場合、逆方向に大きなリカバリ電流が流れ、図６に示す様にＱ０１のダイオードにリカバリ電流が流れ、かつＱ０２がオンするためショート電流が流れる。この様なスイッチング動作が行われると１次側スイッチング素子であるＭＯＳＦＥＴの不具合が発生する可能性がある。

【0045】

本開示の別の実施形態では、負荷部７０は、１次２次制御回路１００による制御の下、負荷の重さを調整可能であってもよい。この場合、本開示の一実施形態において、１次２次制御回路１００がスイッチング素子１０２ａを停止させる指示を、２次制御回路３０に出力する処理に代わって、本開示の別の実施形態では、１次２次制御回路１００が図１に示す信号線Ｌ６を介して負荷部７０に負荷の重さをより重くする指示をすればよい。この指示により負荷部７０は、負荷部７０に流す電流の大きさを大きくする。その結果、第２回路１０２から第１回路１０１への逆電流の発生を抑制することができる。なお、信号線Ｌ６は、負荷部７０と１次２次制御回路１００とを接続する。信号線Ｌ６は、１次２次制御回路１００が負荷部７０に負荷の重さをより重くする指示を通知するための信号線である。

【0046】

本開示の別の実施形態による電力供給システム１は、フルブリッジコンバータ以外のコンバータ回路を備えるものであってもよい。フルブリッジコンバータ以外のコンバータ回路であっても、２次側の回路における逆電流発生による影響について、１次２次制御回路１００は、トランス１０３等を介して１次側の第１回路１０１に相当する回路に流れる電流値および２次側の第２回路１０２に相当する回路のコンバータ回路１０の出力近端の負荷部７０へ流れる電流の電流値の双方の情報を比較することで、実際の正確な電流値の情報を得ることができる。実際の正確な電流値により、フルブリッジコンバータ以外のコンバータ回路を備える電力供給システム１においても、異常発生時に速やかに２次側のスイッチング素子のスイッチング動作を停止することが可能となる。トランスを介して１次側の回路と２次側の回路とを有するスイッチング素子を含むコンバータ回路を有する処理システムにおいて、２次側の回路から１次側の回路へ流れる逆電流の発生を抑制することができる。

【0047】

図７は、本開示の実施形態による処理システム３００の最小構成を示す図である。処理システム３００は、図７に示すように、コンバータ回路３００１、負荷手段３００２、第１検出手段３００３、および第１判定手段３００４を備える。コンバータ回路３００１は、トランスで接続される１次側の第１回路と２次側の第２回路であって、第１のスイッチング素子から成るブリッジ回路である前記第１回路と第２のスイッチング素子から成るブリッジ回路である前記第２回路とを有する。負荷手段３００２は、前記コンバータ回路３００１の負荷である。第１検出手段３００３は、前記第２回路から前記負荷手段３００２へ供給される電流を検出する。第１判定手段３００４は、前記第１検出手段３００３が検出した電流に基づいて、前記第１回路に流れる電流が所定の電流値以下であるか否かを判定する。コンバータ回路３００１は、例えば、図１に例示されているコンバータ回路１０が有する機能を用いて実現することができる。負荷手段３００２は、例えば、図１に例示されている負荷部７０が有する機能を用いて実現することができる。第１検出手段３００３は、例えば、図１に例示されている２次負荷電流検出回路９０が有する機能を用いて実現することができる。第１判定手段３００４は、例えば、図１に例示されている１次２次制御回路１００が有する機能を用いて実現することができる。

【0048】

図８は、本開示の実施形態による最小構成の処理システム３００の処理フローの一例を示す図である。次に、本開示の実施形態による最小構成の処理システム３００の処理について図８を参照して説明する。

【0049】

トランスで接続される１次側の第１回路と２次側の第２回路であって、第１のスイッチング素子から成るブリッジ回路である前記第１回路と第２のスイッチング素子から成るブリッジ回路である前記第２回路とを有するコンバータ回路３００１と、前記コンバータ回路３００１の負荷である負荷手段３００２と、を備える処理システム３００において、
第１検出手段３００３は、前記第２回路から前記負荷手段３００２へ供給される電流を検出する（ステップＳ１０１）。第１判定手段３００４は、前記第１検出手段３００３が検出した電流に基づいて、前記第１回路に流れる電流が所定の電流値以下であるか否かを判定する（ステップＳ１０２）。

【0050】

以上、本開示の実施形態による最小構成の処理システム３００について説明した。この処理システム３００により、トランスを介して１次側の回路と２次側の回路とを有するスイッチング素子を含むコンバータ回路を有する処理システムにおいて、２次側の回路から１次側の回路へ流れる逆電流の発生を抑制することができる。

【0051】

なお、本開示の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。

【0052】

本開示の実施形態について説明したが、上述の電力供給システム１、１次制御回路２０、２次制御回路３０、負荷部７０、１次電流検出回路８０、２次負荷電流検出回路９０、１次２次制御回路１００、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。

【0053】

図９は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。コンピュータ５は、図９に示すように、ＣＰＵ６、メインメモリ７、ストレージ８、インターフェース９を備える。

【0054】

例えば、上述の電力供給システム１、１次制御回路２０、２次制御回路３０、負荷部７０、１次電流検出回路８０、２次負荷電流検出回路９０、１次２次制御回路１００、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ６は、プログラムをストレージ８から読み出してメインメモリ７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。

【0055】

ストレージ８の例としては、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ８は、コンピュータ５のバスに直接接続された内部メディアであってもよいし、インターフェース９または通信回線を介してコンピュータ５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５に配信される場合、配信を受けたコンピュータ５が当該プログラムをメインメモリ７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８は、一時的でない有形の記憶媒体である。

【0056】

また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。

【0057】

本開示のいくつかの実施形態を説明したが、これらの実施形態は、例であり、開示の範囲を限定しない。これらの実施形態は、開示の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。

【0058】

なお、上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。

【0059】

（付記１）
トランスで接続される１次側の第１回路と２次側の第２回路であって、第１のスイッチング素子から成るブリッジ回路である前記第１回路と第２のスイッチング素子から成るブリッジ回路である前記第２回路とを有するコンバータ回路と、
前記コンバータ回路の負荷である負荷手段と、
前記第２回路から前記負荷手段へ供給される電流を検出する第１検出手段と、
前記第１検出手段が検出した電流に基づいて、前記第１回路に流れる電流が所定の電流値以下であるか否かを判定する第１判定手段と、
を備える処理システム。

【0060】

（付記２）
前記第２のスイッチング素子のスイッチングを制御する第１制御手段、
を備え、
前記第１判定手段は、
前記第１回路に流れる電流が所定の電流値以下である場合、前記第２のスイッチング素子を停止させる指示を、前記第１制御手段に出力する、
付記１に記載の処理システム。

【0061】

（付記３）
前記負荷手段は、
負荷の重さを調整可能であり、
前記第１判定手段は、
前記第１回路に流れる電流が所定の電流値以下である場合、負荷手段に負荷の重さをより重くする指示をする、
付記１に記載の処理システム。

【0062】

（付記４）
前記第１回路に流れる電流を検出する第２検出手段、
を備え、
前記第１判定手段は、
前記第２検出手段が検出した電流に基づいて、前記第１回路に流れる電流が所定の電流値以下であるか否かを判定する、
付記１から付記３の何れか１つに記載の処理システム。

【0063】

（付記５）
トランスで接続される１次側の第１回路と２次側の第２回路であって、第１のスイッチング素子から成るブリッジ回路である前記第１回路と第２のスイッチング素子から成るブリッジ回路である前記第２回路とを有するコンバータ回路と、前記コンバータ回路の負荷である負荷手段と、を備える処理システムが実行する処理方法であって、
前記第２回路から前記負荷手段へ供給される電流を検出することと、
検出した電流に基づいて、前記第１回路に流れる電流が所定の電流値以下であるか否かを判定することと、
を含む処理方法。

【0064】

（付記６）
トランスで接続される１次側の第１回路と２次側の第２回路であって、第１のスイッチング素子から成るブリッジ回路である前記第１回路と第２のスイッチング素子から成るブリッジ回路である前記第２回路とを有するコンバータ回路と、前記コンバータ回路の負荷である負荷手段と、を備える処理システムに、
前記第２回路から前記負荷手段へ供給される電流を検出することと、
検出した電流に基づいて、前記第１回路に流れる電流が所定の電流値以下であるか否かを判定することと、
を実行させるプログラム。

【符号の説明】

【0065】

１・・・電力供給システム
５・・・コンピュータ
６・・・ＣＰＵ
７・・・メインメモリ
８・・・ストレージ
９・・・インターフェース
１０・・・コンバータ回路
２０・・・１次制御回路
３０・・・２次制御回路
４０・・・インダクタ
５０・・・第１キャパシタ
６０・・・第２キャパシタ
７０・・・負荷部
８０・・・１次電流検出回路
９０・・・２次負荷電流検出回路
１００・・・１次２次制御回路
１０１・・・第１回路
１０１ａ、１０２ａ・・・スイッチング素子
１０２・・・第２回路
１０３・・・トランス
２０１・・・１次制御回路スイッチング信号出力部
３０１・・・２次制御回路スイッチング信号出力部
１００１・・・制御部
１００２・・・記憶部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】