特開 2024-132314 半導体素子の駆動回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024132314

(43)【公開日】2024-09-30

(54)【発明の名称】半導体素子の駆動回路

(51)【国際特許分類】

   H03K 17/00 20060101AFI20240920BHJP

   H03K 17/687 20060101ALI20240920BHJP

   H02M 1/08 20060101ALI20240920BHJP

【ＦＩ】

H03K17/00 B

H03K17/687 A

H02M1/08 A

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2023043057

(22)【出願日】2023-03-17

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】110000567

【氏名又は名称】弁理士法人サトー

(72)【発明者】

【氏名】戸森 雅広

(72)【発明者】

【氏名】山内 一輝

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740BA12

5H740BC01

5H740BC02

5H740HH05

5H740JA01

5H740JB01

5H740KK01

5J055AX40

5J055BX16

5J055DX13

5J055DX22

5J055DX55

5J055EX07

5J055EX14

5J055EY01

5J055EY21

5J055EZ09

5J055EZ24

5J055EZ39

5J055GX01

5J055GX05

(57)【要約】

【課題】リーク電流を検出する経路にトランジスタを含むことなく検出できる半導体素子の駆動回路を提供する。
【解決手段】駆動回路７において、駆動用電源とＦＥＴ１のゲートとの間にハイサイドスイッチＭ１～Ｍ３及び充電用ゲート抵抗Ｒ１～Ｒ３の直列回路を接続する。リーク電流検出部２は、ハイサイドスイッチＭ３がオンされた際に充電用ゲート抵抗Ｒ３を含む通電経路に発生する電圧を検出する。制御部５は、ハイサイドスイッチＭ１～Ｍ３及びローサイドスイッチＭ４のオンオフを制御すると共に、リーク電流検出部２により検出された電圧に基いてゲートよりＦＥＴ１のソースに流れるリーク電流の有無を判定する。
【選択図】図１

【特許請求の範囲】

【請求項1】

駆動用電源と電圧駆動型の半導体素子（１）のゲートとの間に接続される、ハイサイドスイッチ（Ｍ１、Ｍ２、Ｍ３）及び充電用ゲート抵抗（Ｒ１，Ｒ２，Ｒ３）の直列回路を複数備え、
前記複数の充電用ゲート抵抗の抵抗値は互いに異なる値に設定され、それらのうち、抵抗値が最も高いものを含む直列回路を構成するものを、それぞれ検出用スイッチ（Ｍ３）、検出用ゲート抵抗（Ｒ３）とし、
前記検出用スイッチがオンされた際に、前記検出用ゲート抵抗を含む通電経路に発生する電圧を検出する電圧検出部（２）と、
前記複数のハイサイドスイッチのオンオフを制御すると共に、前記電圧検出部により検出された電圧に基いて、前記ゲートより前記半導体素子の低電位側導通端子に流れるリーク電流の有無を判定する制御部（５）と、を備える半導体素子の駆動回路。

【請求項2】

前記ハイサイドスイッチは、半導体素子で構成され、
前記検出用スイッチのオン抵抗は、その他のハイサイドスイッチのオン抵抗よりも高く設定されている請求項１記載の半導体素子の駆動回路。

【請求項3】

第１駆動用電源（Ｖ１）と、
この第１駆動用電源よりも電圧が高い第２駆動用電源（Ｖ２）と、
前記１駆動用電源と電圧駆動型の半導体素子のゲートとの間に接続される、逆流防止素子（Ｍ８）、第１ハイサイドスイッチ（Ｍ１）及び第１充電用ゲート抵抗（Ｒ１）の直列回路と、
前記２駆動用電源と、第１ハイサイドスイッチ及び第１充電用ゲート抵抗の共通接続点との間に接続される、第２ハイサイドスイッチ（Ｍ７）及び前記第１充電用ゲート抵抗よりも抵抗値が高く設定された第２充電用ゲート抵抗（Ｒ７）の直列回路と、
前記第２ハイサイドスイッチがオンされた際に、前記第１及び第２ゲート抵抗を含む通電経路に発生する電圧を検出する電圧検出部（２）と、
前記第１及び第２のハイサイドスイッチのオンオフを制御すると共に、前記電圧検出部により検出された電圧に基いて、前記ゲートより前記半導体素子の低電位側導通端子に流れるリーク電流の有無を判定する制御部（１６）と、を備える半導体素子の駆動回路。

【請求項4】

前記第１及び第２ハイサイドスイッチは、半導体素子で構成され、
前記第２ハイサイドスイッチのオン抵抗は、前記第１ハイサイドスイッチのオン抵抗よりも高く設定されている請求項３記載の半導体素子の駆動回路。

【請求項5】

電圧駆動型の半導体素子（１）のゲートと低電位基準点との間に接続される、放電用ゲート抵抗（Ｒ４，Ｒ５，Ｒ６）及びローサイドスイッチ（Ｍ４，Ｍ５，Ｍ６）の直列回路を複数備え、
前記複数の放電用ゲート抵抗の抵抗値は互いに異なる値に設定され、それらのうち、抵抗値が最も高いものを含む直列回路を構成するものを、それぞれ検出用スイッチ（Ｍ６）、検出用ゲート抵抗（Ｒ６）とし、
前記検出用スイッチがオンされた際に、前記検出用ゲート抵抗を含む通電経路に発生する電圧を検出する電圧検出部（２）と、
前記複数のローサイドスイッチのオンオフを制御すると共に、前記電圧検出部により検出された電圧に基いて、前記半導体素子の高電位側導通端子より前記ゲートに流れるリーク電流の有無を判定する制御部（１３）と、を備える半導体素子の駆動回路。

【請求項6】

前記ローサイドスイッチは、半導体素子で構成され、
前記検出用スイッチのオン抵抗は、その他のローサイドスイッチのオン抵抗よりも高く設定されている請求項４記載の半導体素子の駆動回路。

【請求項7】

前記電圧検出部は、前記通電経路に発生する電圧を差動により検出する請求項１から６の何れか一項に記載の半導体素子の駆動回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電圧駆動型の半導体素子を駆動する回路に関する。

【背景技術】

【0002】

例えばＮチャネルＭＯＳＦＥＴ等の電圧駆動型の半導体素子について、ゲートからソースへ、又はドレインからゲートへリークする電流を検出する回路は、様々なものが提案されている。例えば、特許文献１では、半導体素子を駆動する回路内で駆動能力を切り替えることで、抵抗値が高いゲート抵抗を用いてリーク電流を検出している。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第６９４９２８０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献１の構成では、リーク電流を検出する経路に上記のゲート抵抗に直列に接続されているＭＯＳＦＥＴがあるため、そのＭＯＳＦＥＴのオン抵抗も含めて検出を行っている。したがって、リーク電流の検出精度がその分だけ低下するという問題がある。

【0005】

本発明は上記事情に鑑みてなされたものであり、その目的は、リーク電流を検出する経路にトランジスタを含むことなく検出できる半導体素子の駆動回路を提供することにある。

【課題を解決するための手段】

【0006】

請求項１記載の半導体素子の駆動回路によれば、駆動用電源と電圧駆動型の半導体素子（１）のゲートとの間に、ハイサイドスイッチ（Ｍ１、Ｍ２、Ｍ３）及び充電用ゲート抵抗（Ｒ１，Ｒ２，Ｒ３）の直列回路を複数接続する。複数の充電用ゲート抵抗のうち、抵抗値が最も高いものを含む直列回路を構成するものを、それぞれ検出用スイッチ（Ｍ３）、検出用ゲート抵抗（Ｒ３）とする。電圧検出部（２）は、検出用スイッチがオンされた際に、検出用ゲート抵抗を含む通電経路に発生する電圧を検出する。制御部（５）は、複数のハイサイドスイッチのオンオフを制御すると共に、電圧検出部により検出された電圧に基いて、ゲートより半導体素子の低電位側導通端子に流れるリーク電流の有無を判定する。

【0007】

このように構成すれば、電圧検出部が電圧を検出するための通電経路に例えばＭＯＳＦＥＴ等のスイッチは含まない。そして、充電用ゲート抵抗のうち抵抗値が最も高いものを検出用ゲート抵抗とするので、リーク電流の発生をより高い電圧で検出できる。総じて、リーク電流をより高い精度で検出できる。

【0008】

請求項３記載の半導体素子の駆動回路によれば、第１駆動用電源（Ｖ１）と電圧駆動型の半導体素子（１）のゲートとの間に逆流防止素子（Ｍ８）、第１ハイサイドスイッチ（Ｍ１）及び第１充電用ゲート抵抗（Ｒ１）の直列回路を接続する。また、電圧がより高い第２駆動用電源（Ｖ２）と、第１ハイサイドスイッチ及び第１充電用ゲート抵抗の共通接続点との間に、第２ハイサイドスイッチ（Ｍ７）及び抵抗値がより高い第２充電用ゲート抵抗（Ｍ７）の直列回路を接続する。電圧検出部（２）は、第２ハイサイドスイッチがオンされた際に、第１及び第２ゲート抵抗を含む通電経路に発生する電圧を検出する。制御部（１６）は、第１及び第２のハイサイドスイッチのオンオフを制御すると共に、電圧検出部により検出された電圧に基いて、ゲートより半導体素子の低電位側導通端子に流れるリーク電流の有無を判定する。

【0009】

このように構成すれば、オンさせる際に高い電圧を必要とする半導体素子を駆動する際に、最初は第１充電用ゲート抵抗のみで高速でオン動作させ、次は第１及び第２充電用ゲート抵抗により低速でオン動作させるように２段階で駆動できる。そして、電圧検出部は、スイッチを含まず、第１及び第２ゲート抵抗を含む通電経路に発生する電圧を検出するので、リーク電流の発生をより高い電圧で高精度に検出できる。

【0010】

請求項５記載の半導体素子の駆動回路によれば、電圧駆動型の半導体素子（１）のゲートと低電位基準点との間に、放電用ゲート抵抗（Ｒ４，Ｒ５，Ｒ６）及びローサイドスイッチ（Ｍ４，Ｍ５，Ｍ６）の直列回路を複数接続する。複数の放電用ゲート抵抗のうち、抵抗値が最も高いものを含む直列回路を構成するものを、それぞれ検出用スイッチ（Ｍ６）、検出用ゲート抵抗（Ｒ６）とし、電圧検出部（２）は、検出用スイッチがオンされた際に、検出用ゲート抵抗を含む通電経路に発生する電圧を検出する。制御部（１３）は、複数のローサイドスイッチのオンオフを制御すると共に、電圧検出部により検出された電圧に基いて、半導体素子の高電位側導通端子よりゲートに流れるリーク電流の有無を判定する。したがって、請求項１と同様にして、半導体素子の高電位側導通端子よりゲートに流れるリーク電流を高精度に検出できる。

【図面の簡単な説明】

【0011】

【図1】第１実施形態であり、半導体素子の駆動回路の構成を示す図

【図2】ハイサイドスイッチＭ１をオンにした場合のゲート電圧の変化を示す図

【図3】ハイサイドスイッチＭ３をオンにした場合のゲート電圧の変化を示す図

【図4】第２実施形態であり、半導体素子の駆動回路の構成を示す図

【図5】第３実施形態であり、半導体素子の駆動回路の構成を示す図

【図6】ハイサイドスイッチＭ１、Ｍ７を順次オンにした場合のゲート電圧の変化を示す図（リーク電流発生無しの場合）

【図7】ハイサイドスイッチＭ１、Ｍ７を順次オンにした場合のゲート電圧の変化を示す図（リーク電流発生有りの場合）

【図8】第４実施形態であり、半導体素子の駆動回路の構成を示す図

【発明を実施するための形態】

【0012】

（第１実施形態）
図１に示すように、本実施形態の駆動回路は、電圧駆動型の半導体素子であるＮチャネルＭＯＳＦＥＴ１を駆動対象としている。ＦＥＴ１は、例えばブリッジ回路の下アーム側を構成するもので、ソースは低電位側基準点であるグランドに接続され、ドレインは、図示しない例えば上アーム側のＦＥＴ等に接続されている。ＦＥＴ１のドレインは高電位側導通端子であり、ソースは低電位側導通端子である。

【0013】

駆動用電源とＦＥＴ１のゲートとの間には、ハイサイドスイッチＭ１～Ｍ３と、充電用ゲート抵抗Ｒ１～Ｒ３とがそれぞれ直列に接続されている。ハイサイドスイッチＭ１～Ｍ３は、例えばＰチャネルＭＯＳＦＥＴである。また、ＦＥＴ１のゲートとグランドとの間には、放電用ゲート抵抗Ｒ４とローサイドスイッチＭ４との直列回路が接続されている。ローサイドスイッチＭ４は、例えばＮチャネルＭＯＳＦＥＴである。

【0014】

尚、充電用ゲート抵抗Ｒ１～Ｒ３の抵抗値の大小関係は（Ｒ３＞Ｒ２＞Ｒ１）に設定されており、ハイサイドスイッチＭ１～Ｍ３のオン抵抗の大小関係は（Ｍ３＞Ｍ２＞Ｍ１）に設定されている。ハイサイドスイッチＭ３は検出用スイッチに相当し、充電用ゲート抵抗Ｒ３は検出用抵抗に相当する。

【0015】

ハイサイドスイッチＭ３のソースとローサイドスイッチＭ４のドレインとは、リーク電流検出部２を構成する差動増幅回路３の入力端子にそれぞれ接続されている。リーク電流検出部２は電圧検出部に相当する。差動増幅回路３の出力端子は、Ａ／Ｄ変換器４を介して制御部５の入力端子に接続されている。制御部５は、例えばマイクロコンピュータで構成され、各スイッチＭ１～Ｍ４のオンオフを制御する。以上において、ＦＥＴ１及びゲート抵抗Ｒ１～Ｒ４を除いたものが駆動ＩＣ６を構成している。駆動ＩＣ６及びゲート抵抗Ｒ１～Ｒ４が駆動回路７を構成する。

【0016】

次に、本実施形態の作用について説明する。ハイサイドスイッチＭ１～Ｍ３は、ＦＥＴ１をオンさせる際に、充電用ゲート抵抗Ｒ１～Ｒ３に設定されている抵抗値の大小関係によって、オン動作の速度を変化させる目的で使い分けることができる。ローサイドスイッチＭ４をオフにして、ＦＥＴ１を、抵抗値が最小であるハイサイドスイッチＭ１及び充電用ゲート抵抗Ｒ１によってオンさせればオン動作の速度は高速となり、抵抗値が最大であるハイサイドスイッチＭ３及び充電用ゲート抵抗Ｒ３によってさせればオン動作の速度は低速となる。

【0017】

また、図１に示しているように、ハイサイドスイッチＭ３をオンにして、ローサイドスイッチＭ４をオフにすれば、ＦＥＴ１のゲートは、駆動用電源により、ハイサイドスイッチＭ３及び充電用ゲート抵抗Ｒ３によって充電される。この時、ＦＥＴ１のゲートからソース側にリーク電流が流れなければ、図３に示すように、ＦＥＴ１のゲートが充電された以降は充電用ゲート抵抗Ｒ３に電流が流れなくなる。一方、ゲートからソース側にリーク電流が流れていれば、ゲートが充電された以降も充電用ゲート抵抗Ｒ３に電流が流れる。制御部５は、ＦＥＴ１のゲートが充電されてゲート電圧が安定した以降の期間に、リーク電流検出部２により検出される電圧の大きさによってリーク電流が流れているか否かを判定する。

【0018】

図２に示すハイサイドスイッチＭ１をオンした場合よりも、図３に示すハイサイドスイッチＭ３をオンした場合の方が充電経路の抵抗値が高いので、リーク電流が流れている場合の電圧がより高くなる。したがって、リーク電流をより高精度に検出できる。

【0019】

以上のように本実施形態によれば、駆動回路７において、駆動用電源とＦＥＴ１のゲートとの間に、ハイサイドスイッチＭ１～Ｍ３及び充電用ゲート抵抗Ｒ１～Ｒ３の直列回路を接続する。リーク電流検出部２は、ハイサイドスイッチＭ３がオンされた際に、充電用ゲート抵抗Ｒ３を含む通電経路に発生する電圧を検出する。制御部５は、ハイサイドスイッチＭ１～Ｍ３、及びローサイドスイッチＭ４のオンオフを制御すると共に、リーク電流検出部２により検出された電圧に基いて、ゲートよりＦＥＴ１のソースに流れるリーク電流の有無を判定する。

【0020】

このように構成すれば、リーク電流検出部２が電圧を検出するための通電経路に例えばＭＯＳＦＥＴ等のスイッチは含まない。そして、充電用ゲート抵抗Ｒ１～Ｒ３のうち抵抗値が最も高いものを検出用ゲート抵抗とするので、リーク電流の発生をより高い電圧で検出できる。総じて、リーク電流をより高い精度で検出できる。また、ハイサイドスイッチＭ１～Ｍ３のオン抵抗の大小関係を（Ｍ３＞Ｍ２＞Ｍ１）に設定することで、これらのスイッチ間の駆動能力を変化させることができる。

【0021】

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図４に示す第２実施形態の駆動回路１１は、駆動ＩＣ６に替わる駆動ＩＣ１２を備えている。駆動ＩＣ１２は、ローサイドスイッチについても３つのスイッチＭ４～Ｍ６を備えており、これらのスイッチＭ４～Ｍ６の各ドレインは、それぞれ放電用ゲート抵抗Ｒ４～Ｒ６を介してＦＥＴ１のゲートに接続されている。

【0022】

ローサイドサイドスイッチＭ４～Ｍ６のオン抵抗の大小関係は（Ｍ６＞Ｍ５＞Ｍ４）に設定されている。放電用ゲート抵抗Ｒ４～Ｒ６の大小関係は（Ｒ６＞Ｒ５＞Ｒ４）に設定されている。制御部１３は、ハイサイドスイッチＭ１～Ｍ３に加えて、ローサイドスイッチＭ４～Ｍ６のオンオフを制御する。リーク電流検出部２の入力端子の一方は、ローサイドスイッチＭ４に替わって、ローサイドスイッチＭ６のドレインに接続されている。

【0023】

次に、第２実施形態の作用について説明する。制御部１３は、ローサイドスイッチＭ４～Ｍ６を選択的にオンすることで、ＦＥＴ１をオフさせる際の動作速度を変化させることができる。また、ハイサイドスイッチＭ１～Ｍ３の何れか１つをオンにして、ＦＥＴ１のゲートを充電した後に、ローサイドスイッチＭ６をオンすることで、ＦＥＴ１のドレインからゲートに流れるリーク電流の有無を判定する。

【0024】

ＦＥＴ１のドレインからゲート側にリーク電流が流れなければ、ＦＥＴ１のゲートを放電させた以降は放電用ゲート抵抗Ｒ６に電流が流れなくなる。一方、ドレインからゲート側にリーク電流が流れていれば、ゲートを放電させた以降も放電用ゲート抵抗Ｒ６に電流が流れる。制御部１３は、ＦＥＴ１のゲートを放電させた以降に、リーク電流検出部２により検出される電圧の大きさによってリーク電流が流れているか否かを判定する。

【0025】

以上のように第２実施形態によれば、ＦＥＴ１のドレインからゲート側に流れるリーク電流についても、高精度に検出できる。

【0026】

（第３実施形態）
図５に示す第３実施形態の駆動回路１４は、第１実施形態の駆動ＩＣ６に替わる駆動ＩＣ１５を備えている。駆動ＩＣ１５には、第１駆動用電源Ｖ１と、第２駆動用電源Ｖ２とが供給され、両電圧の大小関係は（Ｖ２＞Ｖ１）に設定されている。第１ハイサイドスイッチＭ１と第２ハイサイドスイッチＭ７とがあり、第１駆動用電源Ｖ１とＦＥＴ１のゲートとの間には、ＰチャネルＭＯＳＦＥＴである逆流防止スイッチＭ８、ハイサイドスイッチＭ１及び第１充電用ゲート抵抗Ｒ１の直列回路が接続されている。逆流防止スイッチＭ８のソースはハイサイドスイッチＭ１のソースに接続され、ドレインは第１駆動用電源Ｖ１に接続されている。

【0027】

第２駆動用電源Ｖ２とハイサイドスイッチＭ１のドレインとの間には、ハイサイドスイッチＭ７及び第２充電用ゲート抵抗Ｒ７の直列回路が接続されている。ゲート抵抗Ｒ１、Ｒ７の抵抗値の大小関係は、（Ｒ７＞Ｒ１）に設定されている。ハイサイドスイッチＭ１、Ｍ７のオン抵抗の大小関係は、（Ｍ７＞Ｍ１）設定されている。リーク電流検出部２の入力端子の一方は、ハイサイドスイッチＭ３に替わって、ハイサイドスイッチＭ７のドレインに接続されている。制御部１６は、各スイッチＭ１，Ｍ４，Ｍ７及びＭ８のオンオフを制御する。

【0028】

次に、第３実施形態の作用について説明する。図６及び図７に示すように、ＦＥＴ１をオンさせる場合には、最初はハイサイドスイッチＭ１をオンにして、ＦＥＴ１のゲート電圧を高速にＶ１まで持ち上げる。続いて、ハイサイドスイッチＭ７をオンにしてゲート電圧を低速でＶ２にする。この時、ハイサイドスイッチＭ１のボディダイオードを介した第１駆動用電源Ｖ１への逆流を防止するため、逆流防止スイッチＭ８をオフにする。

【0029】

図７に示すように、制御部１６は、ＦＥＴ１のゲート電圧がＶ２で安定している期間に、第１実施形態と同様にして、ゲートからソースに流れるリーク電流の有無を判定する。尚、制御部１６の内部において、ハイサイドスイッチＭ１をスイッチ駆動とし、ハイサイドスイッチＭ７を定電圧駆動としても良い。

【0030】

例えば、ＦＥＴ１に替えて、電圧駆動型の半導体素子がＳｉＣ（シリコンカーバイド）のように、フルオン状態とするのにより高いゲート電圧を必要とする素子の場合には、ＳｉＣによるスイッチング損失を低減するため、電圧が低い第１電源用電圧Ｖ１によりＳｉＣを高速でオン動作させ、ゲートが十分充電された後に電圧が高い第２電源用電圧Ｖ２により低速でオン動作させる。

【0031】

以上のように第３実施形態によれば、第１駆動用電源Ｖ１とＦＥＴ１のゲートとの間に逆流防止スイッチＭ８、第１ハイサイドスイッチＭ１及び第１充電用ゲート抵抗Ｒ１の直列回路を接続する。また、電圧がより高い第２駆動用電源Ｖ２と、第１ハイサイドスイッチＭ１のドレインとの間に、第２ハイサイドスイッチＭ７及び第２充電用ゲート抵抗Ｒ７の直列回路を接続する。リーク電流検出部２は、第２ハイサイドスイッチＭ７がオンされた際に、第１及び第２ゲート抵抗Ｒ７及びＲ１を含む通電経路に発生する電圧を検出する。制御部１６は、第１及び第２のハイサイドスイッチＭ１及びＭ７のオンオフを制御すると共に、リーク電流検出部２により検出された電圧に基いて、ゲートよりＦＥＴ１のソースに流れるリーク電流の有無を判定する。

【0032】

このように構成すれば、ＳｉＣのようにオンさせる際に高い電圧を必要とする半導体素子を駆動する際に、最初は第１充電用ゲート抵抗Ｒ１のみで高速でオン動作させ、次は第１及び第２充電用ゲート抵抗Ｒ１及びＲ７により低速でオン動作させるように２段階で駆動できる。そして、リーク電流検出部２は、スイッチを含まず、第１及び第２ゲート抵抗Ｒ１及びＲ７を含む通電経路に発生する電圧を検出するので、リーク電流の発生をより高い電圧で高精度に検出できる。

【0033】

（第４実施形態）
図８に示す第４実施形態は、第２実施形態の駆動ＩＣ１２の低電位基準点を、０Ｖであるグランドに替えて負電位としたものである。ＦＥＴ１の低電位基準点は、第２実施形態と同様にグランドである。このように、ＦＥＴ１の低電位基準点と駆動ＩＣ１２の低電位基準点とが異なる電位であっても良い。上述のように、半導体素子がＦＥＴ１に替えてＳｉＣである場合、ＳｉＣの閾値電圧Ｖｔはより低いので、駆動ＩＣ１２の低電位基準点を負電位にすることで、オフ時のゲート電圧をソースよりも低い電圧にして確実にオフ状態にできる。

【0034】

（その他の実施形態）
ハイサイドスイッチ及び充電用ゲート抵抗の組数や、放電用ゲート抵抗及びローサイドスイッチの組数は、「２」又は「４」以上でも良い。
ハイサイドスイッチ、ローサイドスイッチのオン抵抗に必ずしも大小関係を設定する必要はなく、オン抵抗は同一でも良い。

【0035】

電圧検出部は、通電経路に発生する電圧を必ずしも差動により検出する必要はない。
逆流防止素子は、ハイサイドスイッチＭ１のソースにカソードが接続されるダイオードでも良い。
電圧駆動型の半導体素子はＮチャネルＭＯＳＦＥＴに限らず、ＰチャネルＭＯＳＦＥＴやＩＧＢＴ等でも良い。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

【符号の説明】

【0036】

図面中、１はＮチャネルＭＯＳＦＥＴ、２はリーク電流検出部、３は差動増幅器、５は制御部、６は駆動ＩＣ、７は駆動回路、Ｍ１～Ｍ３はハイサイドスイッチ、Ｒ１～Ｒ３は充電用ゲート抵抗を示す。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】