特開 2024-13235 絶縁ゲートドライバ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024013235

(43)【公開日】2024-01-31

(54)【発明の名称】絶縁ゲートドライバ

(51)【国際特許分類】

   H03K 19/0175 20060101AFI20240124BHJP

【ＦＩ】

H03K19/0175 220

H03K19/0175 280

【審査請求】未請求

【請求項の数】25

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023117664

(22)【出願日】2023-07-19

(31)【優先権主張番号】63/390,611

(32)【優先日】2022-07-19

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】63/436,242

(32)【優先日】2022-12-30

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】517094840

【氏名又は名称】ソーラーエッジ テクノロジーズ リミテッド

(74)【代理人】

【識別番号】110001416

【氏名又は名称】弁理士法人信栄事務所

(72)【発明者】

【氏名】オファー ビーバー

(72)【発明者】

【氏名】トーマー バー－オン

(72)【発明者】

【氏名】シェイ アブナー

(72)【発明者】

【氏名】サージェイ ピブニック

【テーマコード（参考）】

5J056

【Ｆターム（参考）】

5J056AA05

5J056BB46

5J056CC10

5J056DD51

5J056FF08

5J056KK01

(57)【要約】      （修正有）

【課題】スイッチの制御端子に制御信号を提供する絶縁ゲートドライバを提供する。
【解決手段】回路２００において、絶縁体２０２は、第１の入力２２４_１と、第２の入力２２４_２と、第１のＡＣ結合器２１２と、第２のＡＣ結合器２１２と、を有する入力段２０６を備える。第１のＡＣ結合器は、第１の入力と第３の入力２２６_１との間に結合されている。第２のＡＣ結合器は、第２の入力と第４の入力２２６_２との間に結合されている。絶縁体はさらに、第３の入力と、第４の入力と、出力２２８とに結合された比較器２０８を有する。比較器は、第３の入力における第１の電圧のレベルと、第４の入力における第２の電圧のレベルと間の比較に基づいて、出力において出力信号を提供する。出力と、第３の入力と、第４の入力とに結合されたフィードバック回路２１０は、出力信号を受信し、出力信号に基づいて、第１のフィードバック電圧Ｖ＿１を第３の入力に提供する。
【選択図】図２Ａ

【特許請求の範囲】

【請求項1】

装置であって、
第１の入力と、第２の入力と、第１の交流（ＡＣ）結合器と、第２のＡＣ結合器とを備える入力段であって、前記第１のＡＣ結合器が、前記入力段の前記第１の入力と第３の入力との間に結合されており、前記第２のＡＣ結合器が、前記入力段の前記第２の入力と第４の入力との間に結合されており、前記入力段が、前記第１の入力及び前記第２の入力において入力信号を受信し、前記入力信号に基づいて第２の信号を前記第３の入力及び前記第４の入力に提供するように構成されている、入力段と、
出力を備える比較器であって、前記比較器が、前記第３の入力における第１の電圧のレベルと前記第４の入力における第２の電圧のレベルとの間の比較に基づいて、前記出力において出力信号を提供するように構成されており、前記第１の電圧の前記レベル及び前記第２の電圧の前記レベルが、前記第２の信号に対応する、比較器と、
前記比較器の前記出力に結合されたフィードバック回路であって、前記出力信号を受信し、前記出力信号に基づいて、第１のフィードバック電圧を前記第３の入力に提供するように構成されており、前記第１のフィードバック電圧のレベルは、前記第１の電圧の前記レベルに基づくものであり、前記入力信号の電圧レベルの変化が前記比較器の前記出力における電圧レベルの変化をもたらすように、前記第１の電圧の前記レベル及び前記第２の電圧の前記レベルを制御する、フィードバック回路と、を備える、装置。

【請求項2】

前記フィードバック回路が、第２のフィードバック電圧を前記第４の入力に提供するように更に構成されている、請求項１に記載の装置。

【請求項3】

前記フィードバック回路が、前記第１の電圧に対応するために、前記出力信号に基づいて前記第１のフィードバック電圧を生成するように構成されている、請求項２に記載の装置。

【請求項4】

前記出力信号が、少なくとも２つの状態のうちのある状態を含み、
前記少なくとも２つの状態の各々が、少なくとも２つの電圧レベルのうちの一方に対応し、
前記フィードバック回路が、前記出力信号を受信し、前記出力信号の前記状態に基づいて、前記第１のフィードバック電圧の前記レベルを前記少なくとも２つの電圧レベルのうちの一方に設定するように更に構成されている、請求項３に記載の装置。

【請求項5】

前記少なくとも２つの電圧レベルのうちの第１の電圧レベルのレベルが、第１の基準を上回る所定の値であり、
前記少なくとも２つの電圧レベルのうちの第２の電圧レベルのレベルが、前記第１の基準を下回る所定の値である、請求項４に記載の装置。

【請求項6】

前記フィードバック回路が、電圧レベル生成器と、インピーダンスと、を備え、
前記電圧レベル生成器が、前記第１のフィードバック電圧を生成し、前記インピーダンスを介して前記第３の入力に前記第１のフィードバック電圧を提供するように構成されている、請求項５に記載の装置。

【請求項7】

前記電圧レベル生成器が、前記少なくとも２つの電圧レベルと、前記第２のフィードバック電圧の前記レベルとを生成するように構成されている、請求項６に記載の装置。

【請求項8】

前記フィードバック回路が、前記比較器の前記出力と前記電圧レベル生成器とに結合されたコントローラを更に備え、
前記コントローラが、前記出力信号に基づいて制御信号を提供するように構成されており、
前記制御信号に基づいて、前記電圧レベル生成器が、前記第１のフィードバック電圧を前記第３の入力に提供する、請求項６に記載の装置。

【請求項9】

前記電圧レベル生成器が、インピーダンス分割器と、少なくとも１つのスイッチと、を備え、
前記スイッチが、前記分割器と前記第３の入力との間に結合されており、
前記分割器が、前記少なくとも２つの電圧レベルと前記第２のフィードバック電圧の前記レベルとを生成するために、直列に結合された少なくとも４つのインピーダンスを備え、
前記コントローラが、前記少なくとも１つのスイッチを制御して、前記少なくとも２つの電圧レベルのうちの前記一方を選択するように構成されている、請求項６に記載の装置。

【請求項10】

前記第１の入力及び前記第２の入力が、第２の基準を基準とし、
前記第３の入力及び前記第４の入力が、前記第１の基準を基準とし、
前記入力段が、前記第１の基準と前記第２の基準との間にＤＣ絶縁を提供するように構成されている、請求項６に記載の装置。

【請求項11】

前記第１のＡＣ結合器が、前記第１の入力と前記第３の入力とに結合された第１のコンデンサと、前記第３の入と前記第１の基準との間に結合された第２のコンデンサと、を備え、
前記第２のＡＣ結合器が、前記第２の入力と前記第４の入力とに結合された第３のコンデンサと、前記第４の入力と前記第１の基準との間に結合された第４のコンデンサと、を備える、請求項１０に記載の装置。

【請求項12】

前記フィードバック回路が、前記コントローラに結合されたセンサを更に備え、かつ、
前記第１の基準と第３の基準との間、又は、
前記第１の基準と前記第２の基準との間、のうちの一方に更に結合されており、
前記第３の基準が、スイッチング接続点に対応し、
前記センサが、
前記第１の基準と前記第３の基準との間、又は、
前記第１基準と前記第２基準との間、のうちの一方の電圧を測定するように構成されており、
前記センサが、測定された前記電圧に関する測定値を前記コントローラに提供するように構成されており、
前記第１のフィードバック電圧の前記レベル及び前記第２のフィードバック電圧の前記レベルが、前記第２の基準と前記第１の基準との間の電圧レベルに基づく、請求項１０に記載の装置。

【請求項13】

前記出力信号が、スイッチング接続点において第２のスイッチと直列に結合された第１のスイッチを制御するように構成されており、
前記スイッチング接続点が、前記第１の基準に対応する、請求項１０に記載の装置。

【請求項14】

前記出力が、前記第１のスイッチの制御端子に結合されており、
前記制御端子における電圧レベルが、前記第１のスイッチの導通状態を制御するように構成されている、請求項１３に記載の装置。

【請求項15】

前記出力と前記第１のスイッチの前記制御端子との間に結合された出力段を更に備え、
前記出力段が、前記出力信号を増幅し、前記制御端子にスイッチ制御信号を提供するように構成されている、請求項１４に記載の装置。

【請求項16】

比較器によって、前記比較器の第１の入力における第１の電圧のレベルを前記比較器の第２の入力における第２の電圧のレベルと比較するステップと、
フィードバック回路によって、前記比較に基づいて、第１のフィードバック電圧を選択するステップと、
前記フィードバック回路によって、前記第１のフィードバック電圧を前記第１の入力に提供するステップと、を含み、
前記比較器の前記第１の入力は、第３の入力からＤＣ絶縁されており、
前記比較器の前記第２の入力は、第４の入力からＤＣ絶縁されている、
方法。

【請求項17】

前記フィードバック回路によって、第２のフィードバック電圧を前記第２の入力に提供するステップを更に含む、請求項１６に記載の方法。

【請求項18】

前記フィードバック回路によって、前記第１の電圧の前記レベルに基づいて、前記第１のフィードバック電圧のレベルを生成するステップを更に含む、請求項１７に記載の方法。

【請求項19】

出力信号の少なくとも２つの状態のうちのある状態を検出するステップを更に含み、前記出力信号の前記状態が、前記第１の電圧の前記レベルと前記第２の電圧の前記レベルとの間の前記比較に基づき、
前記第１の電圧が、少なくとも２つの電圧レベルを含み、
前記少なくとも２つの状態の各々が、前記第１の電圧の前記少なくとも２つの電圧レベルのうちの一方に対応する、請求項１６に記載の方法。

【請求項20】

前記出力信号の前記状態に基づいて、前記第１のフィードバック電圧の前記レベルを前記少なくとも２つの電圧レベルのうちの一方に設定することを更に含む、請求項１９に記載の方法。

【請求項21】

前記第３の入力及び前記第４の入力が、第１の基準を基準とし、
前記第１の入力及び前記第２の入力が、第２の基準を基準とする、請求項１９に記載の方法。

【請求項22】

前記第３の入力及び前記第４の入力において、信号生成器から入力信号であって、前記入力信号が、前記比較器の第１の出力と第２の出力との間の少なくとも２つの入力電圧レベルを含む、入力信号を受信することと、
前記第２の基準に対応するスイッチング接続点において第２のスイッチと直列に結合された第１のスイッチを動作させることと、
を更に含む、請求項２１に記載の方法。

【請求項23】

前記第１の基準と第３の基準との間の電圧差を測定することと、
前記第１の基準と前記第３の基準との間の電圧差の測定値に基づいて、前記第１のフィードバック電圧の前記レベルを選択することと、を更に含み、
前記第３基準が、スイッチング接続点に対応する、
請求項２１に記載の方法。

【請求項24】

スイッチング接続部において第２のスイッチと直列に結合された第１のスイッチを動作させるステップを更に含み、
前記スイッチング接続部が、前記第２の基準に対応する、請求項２３に記載の方法。

【請求項25】

前記出力信号を増幅してスイッチ制御信号を生成し、かつ前記スイッチ制御信号を前記第１のスイッチの制御端子に提供するステップを更に含む、請求項２４に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、概して、太陽光発電システムに関する。より具体的には、本開示は、太陽光発電システムにおける電源間の電力生産を調整するためのシステム及び方法を提供する。

【背景技術】

【0002】

電子機器の分野において、ドライバ回路（「ゲートドライバ」とも呼ばれる）は、状態間（例えば、スイッチが導通している「オン状態」とスイッチが導通していない「オフ状態」との間）で電子スイッチを遷移させるための信号を提供するために採用され得る。そのようなスイッチの例としては、金属酸化膜半導体電界効果トランジスタ（metal oxide semiconductor field effect transistor、ＭＯＳＦＥＴ）、バイポーラ接合トランジスタ（bipolar junction transistor、ＢＪＴ）、絶縁ゲートバイポーラトランジスタ（insulated gate bipolar transistor、ＩＧＢＴ）、窒化ガリウムトランジスタ、又は炭化ケイ素（ＳｉＣ）トランジスタなどのトランジスタを挙げることができる。採用されるスイッチのタイプにかかわらず、スイッチを状態間で遷移させるために駆動信号が必要とされる。ゲートドライバは、スイッチの制御端子（例えば、ＭＯＳＦＥＴにおけるゲート端子、ＢＪＴにおけるベース端子）に信号を提供するように構成され得る。例えば、スイッチがＭＯＳＦＥＴである場合、ＭＯＳＦＥＴは、ソース端子と、ゲート端子と、ドレイン端子とを含む。ＭＯＳＦＥＴの状態は、ソースに対してゲート端子に電圧を印加することによって制御され得る。そのようなゲート電圧は、数ボルト程度（例えば、３Ｖ、５Ｖ、１０Ｖ、１２Ｖ、１５Ｖ）であり得る。

【0003】

ゲートドライバが採用され得る電子デバイスの一例は、スイッチング接続点において直列に結合された２つのトランジスタを備えるトランジスタハーフブリッジであり得る。接続点（例えば、ノードと呼ばれることもある）は、２つ以上の電気部品（例えば、抵抗器、トランジスタ、コンデンサ、インダクタ、ダイオードなど）の間の接続部であり得る。２つのトランジスタの直列結合は、電圧の両端に接続され得る。例えば、ｎ型ＭＯＳＦＥＴが採用される場合、第１のトランジスタ（「ハイサイド」トランジスタとも呼ばれる）のソースは、第２のトランジスタ（「ローサイド」トランジスタとも呼ばれる）のドレインと結合され得る。ローサイドトランジスタのソースは、基準（例えば、接地）に結合され得、ハイサイドトランジスタのドレインは、（例えば、基準に対して）電圧レベルに結合され得る。場合によっては、この電圧レベルは、数十ボルト、数百ボルト、更には数千ボルトであり得る。したがって、ハイサイドＭＯＳＦＥＴを駆動するのに必要な電圧レベルは、スイッチノードに対して数ボルト程度であり得る一方、ハイサイドＭＯＳＦＥＴを駆動するのに必要な電圧レベルは、基準に対して数十又は数百ボルト程度であり得る。

【0004】

スイッチを制御するための制御信号は、例えば、基準に対して数ボルトのレベル（例えば、接地に対して３．３Ｖ、５Ｖ、１０Ｖ、又は１２Ｖ）で生成され得る。ハイサイドゲートドライバは、制御信号に基づいて、スイッチングノードに対してハイサイドスイッチを制御するのに必要な電圧を生成し得る。しかしながら、上述したように、スイッチングノード（例えば、ハイサイドゲートドライバの基準であり得る）は、基準に対して０ボルトと数十又は数百ボルトとの間で遷移し得る。そのような遷移は、（例えば、回路構成要素の定格を上回る電流及び／又は電圧に起因して）ゲートドライバ又は先行する回路を潜在的に損傷させ得る。したがって、ハイサイドゲートドライバは、（例えば、ゲートドライバ又は先行する回路に対する故障の確率を低減するために）先行する回路から絶縁され得る。「絶縁された」、ＡＣ結合された、又はＤＣブロックされたという用語は、本明細書では互換的に使用される。例えば、ハイサイドゲートドライバの絶縁は、変圧器、オプト結合器、コンデンサ、又はホール効果センサを使用して達成され得る。絶縁ゲートドライバは、（例えば、スイッチングノードが制御信号の基準ノードとなるように）制御信号の基準を変更してもよく、制御信号の電力を更に増幅してもよい。

【発明の概要】

【発明が解決しようとする課題】

【0005】

以下は、本開示のいくつかの態様の基本的な理解を提供するための簡略化された概要を提示する。本概要は、本開示の包括的な概説ではない。本開示の鍵となる要素若しくは重要な要素を特定すること、又は本発明の範囲を叙述することは、意図されていない。以下の概要は、以下に提供されるより詳細な説明の前置きとして、本開示のいくつかの概念を簡略化した形式で単に提示するに過ぎない。

【0006】

本明細書に開示の第１の態様は、スイッチの制御端子に制御信号を提供するように構成された絶縁ゲートドライバを提供する。本明細書の開示に係る絶縁ゲートドライバは、ゲートドライバのためのＤＣ絶縁を提供するための入力段と、比較器と、フィードバック回路とを備え得る。比較器は、第１の電圧のレベルと第２の電圧のレベルとを比較し得る。比較器への第１の入力電圧が２つ以上の電圧レベルを含み得る場合、比較器からの出力は、２つ以上の状態を含んでもよく、少なくとも２つの状態の各々は、少なくとも２つの電圧レベルのうちの一方に対応してもよい。フィードバック回路は、出力信号を受信し、出力信号の状態に基づいて、第１のフィードバック電圧のレベルを入力電圧の少なくとも２つの電圧レベルのうちの一方に設定するように構成され得る。

【0007】

本明細書における開示の第２の態様は、絶縁ゲートドライバのための方法を提供する。第１のステップにおいて、第１の入力における第１の電圧のレベルが、比較器によって、第２の入力における第２の電圧のレベルと比較される。第２のステップでは、第１のフィードバック電圧がフィードバック回路によって選択される。第３のステップでは、第１のフィードバック電圧が比較器の第１の入力に印加される。

【図面の簡単な説明】

【0008】

本開示のより完全な理解及びその利点は、添付の図面を考慮して以下の説明を参照することによって得ることができるが、ここでは、類似の参照番号は同様の特徴を示している。

【図1】本開示の態様による装置の概略図を示す。

【図2A】本明細書に記載の態様による絶縁回路を示す。

【図2B】本明細書に記載の態様による回路に関する図の例を示す。

【図2C】本明細書に記載の態様による回路に関する図の例を示す。

【図2D】本明細書に記載の態様による回路に関する図の例を示す。

【図3A】本明細書に開示の態様による電圧レベル生成器の例を示す。

【図3B】本明細書に開示の態様による電圧レベル生成器の例を示す。

【図3C】本明細書に開示の態様による電圧レベル生成器の例を示す。

【図3D】本明細書に開示の態様による電圧レベル生成器の例を示す。

【図4】本明細書に開示の態様による絶縁回路を示す。

【図5】本明細書に開示の態様による装置を示す。

【図6】本明細書に開示の態様による装置を示す。

【図7】本開示の態様による方法を示す。

【図8】本明細書に開示の態様による方法を示す。

【図9A】ＩＣ金属層を用いてコンデンサを実装する例を示す。

【図9B】ＩＣ金属層を用いてコンデンサを実装する例を示す。

【図10A】本明細書に開示の態様によるＡＣ結合器の例を示す。

【図10B】本明細書に開示の態様によるＡＣ結合器の例を示す。

【図10C】本明細書に開示の態様によるＡＣ結合器の例を示す。

【図10D】本明細書に開示の態様によるＡＣ結合器の例を示す。

【図11A】本明細書に開示の態様による波形の例を示す。

【図11B】本明細書に開示の態様による波形の例を示す。

【図11C】本明細書に開示の態様による波形の例を示す。

【図11D】本明細書に開示の態様による波形の例を示す。

【図11E】本明細書に開示の態様による波形の例を示す。

【図11F】本明細書に開示の態様による波形の例を示す。

【図12A】本明細書に開示の態様による波形の例を示す。

【図12B】本明細書に開示の態様による波形の例を示す。

【図12C】本明細書に開示の態様による波形の例を示す。

【図12D】本明細書に開示の態様による波形の例を示す。

【図12E】本明細書に開示の態様による波形の例を示す。

【図12F】本明細書に開示の態様による波形の例を示す。

【図12G】本明細書に開示の態様による波形の例を示す。

【図12H】本明細書に開示の態様による波形の例を示す。

【図12I】本明細書に開示の態様による波形の例を示す。

【図12J】本明細書に開示の態様による波形の例を示す。

【図12K】本明細書に開示の態様による波形の例を示す。

【図12L】本明細書に開示の態様による波形の例を示す。

【図13A】本明細書の開示の態様によるタイミング図及びモデルを示す。

【図13B】本明細書の開示の態様によるタイミング図及びモデルを示す。

【図13C】本明細書の開示の態様によるタイミング図及びモデルを示す。

【図13D】本明細書の開示の態様によるタイミング図及びモデルを示す。

【図13E】本明細書の開示の態様によるタイミング図及びモデルを示す。

【発明を実施するための形態】

【0009】

本開示の様々な実施形態の以下の説明において、添付図面を参照するが、添付図面は、本明細書の一部を形成するものであり、そこには、本開示が実施され得る様々な実施形態が例示として示されている。本開示の範囲から逸脱することなく、その他の実施形態を利用してもよく、構造的及び機能的な変更を行ってもよいことを理解されたい。

【0010】

本明細書に記載の態様は、スイッチの制御端子（例えば、ＭＯＳＦＥＴ又はＩＧＢＴのゲート、ＢＪＴのベース）に制御信号を与えるように構成された絶縁ゲートドライバに関する。本明細書の記載によるゲートドライバは、絶縁されており、比較器とフィードバック回路とを備え得る。フィードバック回路は、入力信号の電圧レベルの変化が比較器の出力における電圧レベルの変化をもたらし得るように、比較器の入力における電圧レベルを制御し得る（例えば、フィードバック回路は、比較器の入力における差動電圧、コモンモード電圧、又は差動及びコモンモード電圧の両方を制御し得る）。フィードバック回路は、以下で更に説明するように、比較器からの出力信号に基づいて、比較器の入力端子におけるフィードバック電圧を設定する。例えば、比較器への第１の入力電圧は、２つ以上の電圧レベルを含み得る。比較器からの出力は、２つ以上の状態を含んでもよく、少なくとも２つの状態の各々は、少なくとも２つの電圧レベルのうちの一方に対応してもよい。フィードバック回路は、出力信号を受信し、出力信号の状態に基づいて、第１のフィードバック電圧のレベルを入力電圧の少なくとも２つの電圧レベルのうちの一方に設定するように構成され得る。

【0011】

ここで図１を参照すると、図１は、本開示の態様による、概して１００で参照される装置の概略図である。装置１００は、ゲートドライバ１０２、信号生成器１０４、及びスイッチ１０６を備え得る。ゲートドライバ１０２は、絶縁ゲートドライバであってもよく、絶縁体１０８及び出力段１１０を備えてもよい。絶縁体１０８は、入力段１１２、比較器１１４、及びフィードバック回路１１６を備え得る。信号生成器１０４の出力は、ゲートドライバ１００の第１及び第２の入力１０７_１及び１０７_２と結合され得る。入力段１１２の出力は、比較器１１４の第３及び第４の入力１０９_１及び１０９_２に結合され得る。比較器１１４の出力１１１は、出力段１１０の入力に結合され得る。出力段１１０は、スイッチ１０６に（例えば、スイッチ１０６の制御端子に）結合され得る。フィードバック回路１１６は、比較器１１４の出力１１１及び入力段１１４に結合され得る。スイッチ１０６、絶縁体１０８、及び出力段１１０は、ドライバ基準１１８に対する基準であり得る。信号生成器１０４は、信号基準１２０に対する基準であり得る。ドライバ基準１１８は、信号基準１２０と異なり得る。入力段１１２は、ゲートドライバ１０２を少なくとも信号基準１２０からＤＣ絶縁するように構成されたＡＣ結合器を備え得る。

【0012】

信号生成器１０４は、（例えば、スイッチ１０６を制御するための）入力信号を生成し得る。入力信号は、ゲートドライバ１００の第１と第２の入力１０７_１及び１０７_２との間に２つ以上の入力電圧レベルを備え得る。２つ以上の入力電圧レベルは、スイッチ１０６の少なくとも２つの状態（例えば、導通状態又は非導通状態）に対応し得る。入力信号は、比較器１１４の第３及び第４の入力１０９_１及び１０９_２において、入力段１１２を介して比較器１１４に供給される。第３及び第４の入力１０９_１及び１０９_２における信号は、第３の入力１０９_１におけるドライバ基準１１８に対する第１の電圧のレベルと、第４の入力１０９_２におけるドライバ基準１１８に対する第２の電圧のレベルとを備え得る。入力段１１２を、図２Ａ～図２Ｄ、図３Ａ～図３Ｄ、及び４と併せて以下で更に詳述する。比較器１１４は、第３の入力１０９_１における第１の電圧のレベルと、第４の入力１０９_２における第２の電圧のレベルとを比較し、この比較に基づいて、出力１１１において出力信号を提供し得る。ノード１１１における出力信号は、第３の入力１０９_１と第４の入力１０９_２との間の少なくとも２つの電圧レベルに対応する、少なくとも２つの状態を備え得る。場合によっては、第３の入力１０９_１における第１の電圧レベルと第４の入力１０９_２における第２の電圧レベルの両方が、少なくとも２つのレベル間で遷移し得る。場合によっては、第３の入力１０９_１における第１の電圧レベルは、少なくとも２つのレベルの間で遷移することがあり、第４の入力１０９_２における第２の電圧レベルは、一定のままであり得る。

【0013】

出力段１１０は、比較器１１４からの出力信号（例えば、電圧又は電力）を増幅し、増幅された出力信号をスイッチ１０６の制御端子に提供し得る。増幅された出力信号はまた、スイッチ１０６を制御するための少なくとも２つの状態（例えば、導通状態と非導通状態との間、若しくはその逆、又はスイッチ１０６の現在の状態を維持すること）を含み得る。出力段１１０は、図６と併せて以下で更に詳述され得る。

【0014】

比較器１１４の出力１１１における出力信号は、フィードバック回路１１６に提供され得る。フィードバック回路１１６は、入力信号の電圧レベルの変化が比較器１１４の出力における電圧レベルの変化をもたらし得るように、第３の入力１０９_１における第１の電圧のレベル、及び第４の入力１０９_２における第２の電圧のレベルを制御し得る。例えば、フィードバック回路１１６は、出力信号に基づいて、少なくとも第１のフィードバック電圧を入力段１１２に提供し得る。例えば、フィードバック回路は、図２Ａ～図２Ｄ、図３Ａ～図３Ｄ及び図４と併せて以下で更に詳述されるように、第１のフィードバック電圧を第３の入力１０９_１に提供し得る。フィードバック回路１１６は、図２Ａ～図２Ｄ、図３Ａ～図３Ｄ、及び図４と併せて以下で更に詳述されるように、第２のフィードバック電圧を第４の入力１０９_２に提供し得る。例えば、第１のフィードバック電圧のレベルは、基準１１８に対する、第３の入力１０９_１における第１の電圧の少なくとも２つのレベルのうちの一方に対応し得る。第２のフィードバック電圧のレベルは、基準１１８に対する、第４の入力１０９_２における第２の電圧のレベルに対応し得る。

【0015】

場合によっては、回路１００は、（例えば、図９Ａ及び図９Ｂと併せて本明細書中、以下に詳述されるような）例えば、ＣＭＯＳ技術及びオンチップ金属接続を採用する集積回路（Integrated Circuit、ＩＣ）上に実装され得る。

【0016】

図２Ａ～図２Ｄを参照すると、これらの図は、本明細書に記載の態様による、概して２００で参照された絶縁回路及び関連する図を示す。回路２００は、絶縁体２０２及び信号生成器２０４を備え得る。絶縁体２０２は、ゲートドライバ（例えば、ゲートドライバ１０２－図１）の一部であってもよく、絶縁体１０８（図１）に対応してもよい。絶縁体２０２は、入力段２０６と、比較器２０８と、フィードバック回路２１０とを備え得る。信号生成器２０４の出力は、絶縁体２０２の入力２２４_１及び２２４_２に結合され得る。信号生成器２０４は、信号基準２２２を基準とし得る。

【0017】

入力段は、２つのＡＣ結合器、すなわち第１のＡＣ結合器２１２及び第２のＡＣ結合器２１４を備え得る。図２Ａの例では、第１のＡＣ結合器２１２は、回路２００の入力２２４_１と比較器２０８の比較器入力２２６_１との間に結合された第１のインピーダンス（例えば、コンデンサＣ１）を備え得る。第１のＡＣ結合器２１２は、比較器入力２２６_１とドライバ基準２２０との間に結合された第２のインピーダンス（例えば、コンデンサＣ２）を更に備え得る。第１のインピーダンス及び第２のインピーダンスは、入力２２４_１とドライバ基準２２０との間に第１のインピーダンス分割器を形成する。第２のＡＣ結合器２１４は、回路２００の入力２２４_２と比較器２０８の比較器入力２２６_２との間に結合された第３のインピーダンス（例えば、コンデンサＣ３）を備え得る。第２のＡＣ結合器２１４は、比較器入力２２６_２とドライバ基準２２０との間に結合された第４のインピーダンス（例えば、コンデンサＣ４）を更に備え得る。第１のインピーダンス及び第２のインピーダンスは、入力２２４_１とドライバ基準２２０との間に第２のインピーダンス分割器を形成する。ＡＣ結合器の更なる例は、図１０Ａ～図１０Ｄと併せて本明細書で以下に説明され得る。比較器２０８は、ドライバ基準２２０において、基準電圧（図２Ｂ～図２Ｄでは「Ｖｒｅｆ」と呼ばれる）を基準とする絶縁供給電圧Ｖｓ＿ｉｓｏの間に結合され得る。図２Ａ（及び図４）に示され得るように、コンデンサＣ２及びＣ３を使用することは、（例えば、低減された時定数に起因して、Ｃ２及びＣ３の代わりに抵抗器が使用されるゲートドライバに対する）本開示の態様によるゲートドライバの伝搬遅延を低減し得る。また、Ｃ２とＣ１との間の比、及びＣ３とＣ４との間の比は、入力２２６_１及び２２６_２における信号中の過渡を低減するのに役立ち得る。

【0018】

フィードバック回路２１０は、電圧レベル生成器２１６と、コントローラ２１８とを備え得る。フィードバック回路は、２つのインピーダンスＺ１及びＺ２を備え得る。コントローラ２１８は、比較器２０８の出力２２８、及び電圧レベル生成器２１６に結合され得る。電圧レベル生成器２１６は更に、任意選択的にインピーダンスＺ１を介して、比較器入力２２６_１に結合され得る。電圧レベル生成器２１６は、任意選択的にインピーダンスＺ２を介して、比較器入力２２６_２に結合され得る。コントローラ２１２は、一連の制御命令を実行するように構成されたマイクロコントローラ、フィールド・プログラマブル・ゲート・アレイ（Field Programmable Gate Array、ＦＰＧＡ）、又は特定用途向け集積回路（Application Specific Integrated Circuit、ＡＳＩＣ）として実装され得る。

【0019】

比較器２０８の出力２２８は、スイッチ２３２_１などのスイッチ（例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、ＢＪＴ）の制御端子に結合され得る。図２Ａの例では、スイッチ２３２_１は、ハーフブリッジコンバータ２３０内のハイサイドスイッチであり得る。ハーフブリッジコンバータ２３０は、スイッチングノードにおいて直列に接続されたスイッチ２３２_１及びスイッチ２３２_２（例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、ＢＪＴ）を備えてもよく、スイッチングノードはまた、ドライバ基準２２０に対応してもよい（例えば、ゲートドライバ基準がスイッチングノードであり得る）。スイッチ２３２_１及びスイッチ２３２_２の直列接続は、例えば、図２Ａにおいてラベル「Ｖ＋」及び「Ｖ－」によって示されるように、供給電圧間に結合され得る。負荷２３４は、ドライバ基準２２０と電力基準２３６との間に接続され得る。スイッチ２３２_１が導通状態にあり、スイッチ２３２_２が非導通状態にある場合、ドライバ基準２２０の電圧はＶ＋であり得る。スイッチ２３２_１が非導通段階にあり、スイッチ２３２_２が導通状態にある場合、ドライバ基準２２０の電圧はＶ－であり得る。場合によっては、Ｖ＋とＶ－との間の差は、数十、数百、又は数千ボルト程度であり得る。その結果、ドライバ基準２２０の電圧は、電力基準２３６又は信号基準２２２に対して、数十ボルト、数百ボルト、又は数千ボルト変動し得る。本明細書に開示の態様によると、Ｖ－は電力基準２３６に結合され得る。そのような場合、電圧レベルＶ－は、電力基準２３６である。

【0020】

信号生成器２０４は、入力信号を生成し得る。例えば、入力信号は、スイッチ２３２_１を制御するためのパルス幅変調（Pulse Width Modulation、ＰＷＭ）信号であってもよい。ＰＷＭ信号のデューティサイクルは変動し得る。入力信号は、入力２２４_１と２２４_２との間に２つ以上の入力電圧レベルを備え得る。２つ以上の入力電圧レベルは、スイッチ２３２_１の少なくとも２つの状態（例えば、導通状態又は非導通状態）に対応し得る。入力２２４_１と２２４_２との間の入力電圧レベルは、０Ｖ～数ボルト（例えば、３．３Ｖ、５Ｖ、７．５Ｖ、１０Ｖ、１２Ｖ、１５Ｖ、５０Ｖ未満）であり得る。信号生成器２０４は、入力段２０６を介して、比較器入力２２６_１及び２２６_２に入力信号を提供し得る。例えば、入力２２４_１における電圧は、ＡＣ結合器２１４を介して、比較器入力２２６_１に提供されてもよく、入力２２４_２における電圧は、ＡＣ結合器２１２を介して比較器入力２２６_２に提供されてもよい。

【0021】

入力段２０６は、ドライバ基準２２０と信号基準２２２との間のＤＣ絶縁を提供し得る。例えば、コンデンサＣ１及びＣ４は、絶縁体２０２（例えば、絶縁基準側又はフローティング基準側とも呼ばれ得る）を含み得るゲートドライバ回路２００を、モジュールの他のシステム構成要素から絶縁する。図２Ａにおいて、コンデンサＣ１及びＣ４は、ゲート駆動回路２００を信号基準側から（例えば、生成器２０４から）絶縁する。したがって、絶縁体２０２における電圧レベルは、ドライバ基準２２０を基準としてもよく、信号生成器２０４からの電圧レベルは、信号基準２２２を基準としてもよく、ハーフブリッジコンバータにおける電圧レベルは、電力基準２３６を基準としてもよい。したがって、スイッチ２３２_１が導通状態にあり、ドライバ基準２２０の電圧が電力基準２３６に対してＶ＋（例えば、１００Ｖ超、１０００Ｖ超）であり得る場合であっても、信号生成器は、０Ｖ～数ボルトとなるように入力２２４_１と２２４_２との間の入力電圧レベルを生成し得る。ゲートドライバの出力とドライバ基準２２０との間の電圧レベルはまた、例えば、スイッチ２３２_１の状態を変化させるために、数ボルト程度であり得る。

【0022】

比較器２０８は、比較器入力２２６_１における電圧レベルを比較器入力２２６_２における電圧レベルと比較し、この比較に基づいて出力２２８において出力信号を提供し得る。この出力信号は、（例えば、図６と併せて以下で更に詳述されるように）出力段を介するか、又は直接、スイッチ２３２_１の制御端子に提供される。比較器２０８からの出力信号は、少なくとも２つの状態（例えば、ＨＩＧＨ状態又はＬＯＷ状態）を含み得る。例えば、比較器入力２２６_１における電圧レベルが比較器入力２２６_２における電圧レベルよりも高い場合、比較器２０８からの出力信号はＨＩＧＨ状態であり得る。比較器入力２２６_１における電圧レベルが比較器入力２２６_２における電圧レベルよりも低い場合、比較器２０８からの出力信号はＬＯＷ状態であり得る。比較器２０８が反転比較器である場合、比較器２０８からの出力信号はＨＩＧＨ状態であり得るが、比較器入力２２６_１における電圧レベルは、比較器入力２２６_２における電圧レベルよりも低い。比較器２０８からの出力信号は、比較器入力２２６_１における電圧レベルが比較器入力２２６_２における電圧レベルよりも高い場合、ＬＯＷ状態であり得る。スイッチ２３２_１は、比較器２０８からの出力信号がＨＩＧＨ状態にあることに基づいて、導通状態に遷移するか、又は導通状態を維持し得る。スイッチ２３２_１は、比較器２０８からの出力信号がＬＯＷ状態にあることに基づいて、非導通状態に遷移するか、又は非導通状態を維持し得る。比較器２０８は、演算増幅器（operational amplifier、Ｏｐ－Ａｍｐ）、又はデジタルゲート（例えば、ＡＮＤゲート、ＯＲゲート、ＸＯＲゲート）、又は個別の電子構成要素（例えば、トランジスタ、ダイオード、又は抵抗器）で実装され得る。

【0023】

比較器２０８の出力２２８におけるエラーの確率を低減するために、コンデンサＣ２及びＣ３は、ドライバ基準２２０に対して判定された電圧レベルに充電され得る。これらの電圧レベルは、比較器２０８が比較器入力２２６_１と比較器入力２２６_２とにおける電圧レベル間の差を検出することを可能にすることを目的とする。しかしながら、これらの電圧レベルは、様々な理由で変化し得る。例えば、コンデンサＣ２及びＣ３からの、又はそれらへの電荷の漏れは、これらの電圧レベルを変化させ得る（例えば、以下の図１１Ａ～図１１Ｆに関する検討を参照されたい）。比較器入力２２６_１及び比較器入力２２６における電圧レベルは、例えば、信号生成器２０４が変動するデューティサイクルを有する信号（例えば、ＰＷＭ信号）を生成する場合に変化し得る。変動するデューティサイクルを有する信号の場合、ドライバ基準２２０に対するコンデンサＣ２及びＣ３の電圧レベルは、デューティサイクルに基づいて変動し得る。図２Ｂ～図２Ｄを参照すると、これらの図は、信号生成器２０８からの信号２４０、２４２、及び２４６を示す。信号２４０、２４２及び２４６は異なるデューティサイクルのものである。信号２４０は、５０％のデューティサイクルを有し、信号２４２は、５０％より大きいデューティサイクルを有し、信号２４６は、５０％より小さいデューティサイクルを有する。図２Ｂ～図２Ｄは、ドライバ基準２２０における電圧レベルに対する信号２４０、２４２、及び２４６を更に示す。図２Ｂ～図２Ｄは、比較器２０８における入力２２６_１と２２６_２との間の電圧差の正の閾値電圧「＋Ｖｔｈ」及び負の閾値電圧「－Ｖｔｈ」に対する信号２４０、２４２及び２４６を更に示す。＋Ｖｔｈ及び－Ｖｔｈは、比較器入力２２６_１における電圧レベルと比較器入力２２６_２における電圧レベルとの間の電圧差に関連し、これらはそれぞれ、出力２２８において出力信号のＨＩＧＨ状態又はＬＯＷ状態を生成する。例えば、＋Ｖｔｈは、比較器入力２２６_１における電圧レベルが比較器入力２２６_２における電圧レベルより高い場合に関連し得る（例えば、電圧レベル間の正の差と呼ばれ得る）。－Ｖｔｈは、比較器入力２２６_１における電圧レベルが比較器入力２２６_２における電圧レベルよりも低い場合に関連し得る（例えば、電圧レベル間の負の差と呼ばれ得る）。

【0024】

図２Ｂでは、信号２４０は５０％のデューティサイクルを有する。信号２４２は、＋Ｖｔｈを上回って上昇してもよいし、－Ｖｔｈを下回って下降してもよい。したがって、比較器２０８は、比較器入力２２６_１と比較器入力２２６_２との間の電圧差を検出し得る。図２Ｃにおいて、信号２４２は、５０％より大きいデューティサイクルを有する。信号２４２は、－Ｖｔｈを下回って降下し得るが、＋Ｖｔｈを上回って上昇しない。そのような場合、比較器２０８は、負の差を検出し得るが、正の差を検出することができないこともある。図２Ｄでは、信号２４６は、５０％未満のデューティサイクルを有する。信号２４６は、＋Ｖｔｈを上回って上昇し得るが、－Ｖｔｈを下回って降下し得ない。そのような場合、比較器２０８は、正の差を検出し得るが、負の差を検出することができないこともある。図２Ｃ及び図２Ｄでは、デューティサイクルの効果は、Ｖｒｅｆの変調として示されている。図２Ｃでは、Ｖｒｅｆは、２２６_１に対して増加するものとして示されている。図２Ｄでは、Ｖｒｅｆは、２２６_１に対して減少するものとして示されている。例えば、Ｖｒｅｆのそのような変調は、コンデンサＣ２及びＣ３にわたるＰＷＭ信号の平均化に起因し得る。

【0025】

本明細書に開示の態様による回路は、フィードバック回路２１０からフィードバック電圧を提供することによって、Ｖｒｅｆの変調への変動するデューティサイクルの影響、並びにコンデンサＣ１、Ｃ２、Ｃ３、又はＣ４からの電荷の漏れを低減し得る。フィードバック回路２１０は、入力２２６_１における第１の電圧のレベル、入力２２６_２における第２の電圧のレベル、又はその両方を制御することができ、入力信号の電圧レベルの変化が、比較器２０８の出力２２８の対応する変化における電圧レベルの変化をもたらし得るようにする（例えば、決定された伝搬遅延を伴う）。例えば、フィードバック回路２１０は、入力２２６_１及び２２６_２における差動電圧、コモンモード電圧、又は差動電圧とコモンモード電圧の両方を制御し得る。図２Ａを参照すると、フィードバック回路２１０は、比較器２０８の出力に基づいて、Ｖｒｅｆに対する第１のフィードバック電圧レベル「Ｖ＿１」を比較器入力２２６_１に提供することができる。フィードバック回路２１０は、比較器入力２２６_２に、Ｖｒｅｆに対する第２のフィードバック電圧レベル「Ｖ＿２」を提供し得る。本明細書に開示の態様によれば、コントローラ２１８は、比較器２０８の出力２２８における出力信号に基づいて、電圧レベル生成器２１６のための制御信号を生成し得る。電圧レベル生成器２１６は、コントローラ２１８からの制御信号に基づいて、Ｖ＿１、Ｖ＿２、又はＶ＿１及びＶ＿２の両方を生成する。Ｖ＿１、Ｖ＿２、又はＶ＿１及びＶ＿２の両方は、比較器２０８の出力状態（例えば、ＨＩＧＨ状態又はＬＯＷ状態）に基づいて、比較器２０８の入力電圧をラッチする。例えば、比較器２０８からの出力信号がＨＩＧＨ状態にある場合、コントローラ２１８は、比較器入力２２６_１における電圧が比較器入力２２６_２における電圧よりも高くなるように、（例えば、各インピーダンスＺ１及びＺ２を介してＣ２、Ｃ３、又はその両方を充電又は放電することによって）電圧レベル生成器２１６がＶ＿１、Ｖ＿２、又はＶ＿１及びＶ＿２の両方を生成するための制御信号を生成し得る。比較器２０８からの出力信号がＬＯＷ状態にある場合、コントローラ２１８は、比較器入力２２６_１における電圧が比較器入力２２６_２の電圧よりも低くなるように、（例えば、各インピーダンスＺ１及びＺ２を介してＣ２、Ｃ３、又はその両方を充電又は放電することによって）電圧レベル生成器２１６がＶ＿１、Ｖ＿２、又はＶ＿１及びＶ＿２の両方を生成するための制御信号を生成し得る。したがって、図２Ｃ及び図２Ｄを参照すると、Ｖｒｅｆは、入力信号の異なるデューティサイクルにおいて、それぞれ破線２４４及び２４８によって示されるように、入力２２６_１及び入力２２６_２に対して維持され得る。

【0026】

本明細書に開示の態様によれば、電圧レベル生成器２１６は、比較器入力２２６_１及び２２６_２における入力電圧に対応して、第１のフィードバック電圧レベルＶ＿１又は第２のフィードバック電圧レベルＶ＿２を生成してもよく、これが信号の状態をもたらした。例えば、入力２２４_２は、信号基準２２２と結合されてもよく、入力２２４_１における電圧は、入力２２４_２に対して少なくとも２つのレベル間で（例えば、０Ｖ～３．３Ｖ又は５Ｖ）変動し得る。そのような場合、入力２２６_２における電圧は、ドライバ基準２２０におけるＶｒｅｆに対して一定の電圧レベルであり得る。入力２２６_１における電圧は、（例えば、Ｃ１、Ｃ２、Ｃ３、及びＣ４の容量値によって判定され得るように）入力２２６_２における電圧に対して、２つのレベルのうちの一方に対応し得る。例えば、入力２２６_２における電圧が一定である場合、この電圧は、「共通電圧」Ｖｃｍと呼ばれ得る。入力２２６_１における電圧は、共通電圧を上回る又は下回る差動電圧Ｖｄであり得る。例えば、入力２２６_１における電圧は、Ｖｃｍ＋Ｖｄ、又はＶｃｍ－Ｖｄであり得る。

【0027】

電圧レベル生成器２１６は、ドライバ基準２２０におけるＶｒｅｆに対する入力２２６_１における電圧レベルに対応してＶ＿１を生成してもよく、これが比較器２０８からの出力信号の状態（例えば、比較器出力２２８の状態）をもたらした。例えば、入力２２６_２における電圧がドライバ基準２２０におけるＶｒｅｆに対して０．５Ｖの定数である（例えば、Ｖｃｍ＝０．５）場合、電圧レベル生成器２１６は、Ｖｒｅｆに対して０．５ＶになるようにＶ＿２を生成し得る。比較器出力２２８におけるＨＩＧＨ状態に対応する入力２２６_１における電圧レベルが、Ｖｒｅｆに対して０．６５Ｖである（例えば、Ｖｄ＝Ｖ＿２よりも０．１５Ｖ高い）場合、電圧レベル生成器２１６は、比較器出力２２８における出力信号の状態がＨＩＧＨ状態であることに基づいて、Ｖｒｅｆに対して０．６５ＶになるようにＶ＿１を生成し得る。比較器出力２２８におけるＬＯＷ状態に対応する入力２２６_１における電圧レベルが、Ｖｒｅｆに対して０．３５Ｖである（例えば、Ｖｄ＝Ｖ＿２より０．１５Ｖ低い）場合、電圧レベル生成器２１６は、比較器出力２２８における出力信号の状態がＬＯＷ状態であることに基づいて、Ｖｒｅｆに対して０．３５ＶになるようにＶ＿１を生成し得る。例えば、フィードバック回路２１０は、入力信号に変化が生じ得るまで、出力信号の状態を生成した入力電圧をラッチする。図１２Ａ～図１２Ｌ及び図１３Ａ～図１３Ｅと併せて以下で更に説明するように、フィードバック回路２１０は、入力２２６_１及び入力２２６_２における電圧レベルを制御するために、変調された（例えば、入力信号に基づいて変調された）フィードバック電圧を生成し得る。

【0028】

本明細書に開示の態様によれば、図３Ｄと併せて以下で更に詳述されるように、電圧レベル生成器２１６は、Ｚ１及びＺ２などのインピーダンスを備え得る。インピーダンスＺ１及びＺ２は、コンデンサＣ１、Ｃ２、Ｃ３、及びＣ４とともに、時定数を規定し得る。そのような時定数は、入力２２６_１及び２２６_２における電圧の変化率に関連してもよく、それは、電圧レベル生成器２１６によるＶ＿１及びＶ＿２の生成に対する入力２２６_１及び２２６_２における電圧の応答時間をもたらし得る。例えば、図２Ｃ及び図２Ｄを参照すると、破線２４４及び２４８は、印加されたフィードバック電圧並びにインピーダンスＺ１及びＺ２に基づく、入力２２６_１における電圧に対する、ドライバ基準２２０における電圧Ｖｒｅｆの応答を示す。図２Ｃ及び図２Ｄに見られるように、Ｖｒｅｆは、応答時間にわたって、印加されたフィードバック電圧に応答し得る。

【0029】

上述したのと同様に、場合によっては、絶縁体２０２は、例えば、ＣＭＯＳ技術及びオンチップ金属接続を採用した集積回路（ＩＣ）上に実装され得る。例えば、コンデンサＣ１、Ｃ２、Ｃ３、及びＣ４は、図９Ａ及び図９Ｂの例のように、ＩＣに採用される金属によって実装され得る。

【0030】

ここで、電圧レベル生成器２１６（図２Ａ）などの電圧レベル生成器の例を示し、依然として図２Ａを参照する図３Ａ～図３Ｄを参照する。図３Ａは、電圧レベル生成器３０２と、双極多投スイッチ３０４とを備え得る、概して３００で参照される電圧レベル生成器を示す。電圧レベル生成器３０２は、絶縁供給電圧Ｖｓ＿ｉｓｏと基準３０６との間に結合され得る。電圧レベル生成器３０２は、複数の電圧Ｖ１～ＶＮを生成し得る。コントローラ２１８（図２Ａ）は、比較器出力２２８における比較器２０８からの出力に基づいて、Ｖ＿１及びＶ＿２を選択するように、双極多投スイッチ３０４を動作させ得る。

【0031】

図３Ｂは、電圧レベル生成器３１２と単極多投スイッチ３１４とを備え得る、概して３１０で参照される電圧レベル生成器を示す。電圧レベル生成器３１２は、絶縁供給電圧Ｖ_{Ｓ＿ＩＳＯ}と基準３１６との間に結合され得る。電圧レベル生成器３１０は、Ｖ＿２が一定である場合に採用され得る。そのような場合、電圧レベル生成器３１２は、Ｖ＿２、並びに複数の電圧Ｖ１～ＶＮを生成し得る。コントローラ２１８は、単極多投スイッチ３１４を動作させてＶ＿１を選択し得る。例えば、Ｖ＿２は、共通電圧Ｖｃｍに設定されてもよく、Ｖ＿１は、Ｖｃｍを上回る、又は下回る様々な値になるように選択され得る。

【0032】

図３Ｃは、概して３２０で参照される電圧レベル生成器の一例を示す。電圧レベル生成器３２０は、電圧レベル生成器３２２と、単極双投スイッチ３２４とを備え得る。図３Ｃでは、電圧レベル生成器３２２は、インピーダンス分割器によって実装され得る。電圧レベル生成器３２２は、直列に結合された４つのインピーダンスＺ１、Ｚ２、Ｚ３、及びＺ４を備え得る。Ｚ１は、接続点３２６においてＺ２に結合され得る。Ｚ２は、接続点３２７においてＺ３に結合されてもよく、Ｚ３は、接続点３２８においてＺ４に結合されてもよい。インピーダンスＺ１～Ｚ４の直列結合は、絶縁供給電圧「Ｖｓ＿ｉｓｏ」と基準３２５（例えば、基準２２０に対応し得る）との間に結合され得る。電圧レベル生成器３２２は、Ｚ２とＺ３との間の接続点３２７において定数Ｖ＿２を生成し得る。電圧レベル生成器３２２は、Ｚ１とＺ２との間の接続点３２６におけるＶ１、又はＺ３とＺ４との間の接続点３２８におけるＶ２のいずれかとなるようにＶ＿１を生成し得る。接続点３２６は、単極双投スイッチ３２４の第１の入力に結合され得る。接続点３２８は、単極双投スイッチ３２４の第２の入力に結合され得る。コントローラ２１８は、スイッチ３２４を制御して、Ｖ１又はＶ２のいずれかを第１のフィードバック電圧Ｖ＿１として選択し得る。

【0033】

図３Ｄは、概して３３０で参照される電圧レベル生成器の一例を示す。電圧レベル生成器３３０は、電圧レベル生成器３３２と、単極双投スイッチ３３４とを備え得る。図３Ｄでは、電圧レベル生成器３３２は、インピーダンス分割器によって実装されてもよく、単極双投スイッチ３３４は、スイッチ３３８及び３４０（図３Ｄでは２つのＭＯＳＦＥＴとして示される）によって実装されてもよい。電圧レベル生成器３３２は、直列に結合された４つのインピーダンスＺ１、Ｚ２、Ｚ３、及びＺ４を備え得る。Ｚ１は、接続点３３６においてＺ２に結合され得る。Ｚ２は、接続点３３７においてＺ３に結合されてもよく、Ｚ３は、接続点３３８においてＺ４に結合されてもよい。インピーダンスＺ１～Ｚ４の直列結合は、絶縁供給電圧「Ｖｓ＿ｉｓｏ」と基準接続点３３５（例えば、基準２２０に対応し得る）との間に結合され得る。電圧レベル生成器３３２は、接続点３３７に結合されたインピーダンスＺ６にわたって印加される、Ｚ２とＺ３との間の接続点３３７における電圧から定数Ｖ＿２を生成し得る。インピーダンスＺ６は、図２ＡのインピーダンスＺ２に対応し得る。電圧レベル生成器３３２は、スイッチ３３４の出力に結合されたインピーダンスＺ５にわたって印加される、Ｚ１とＺ２との間の接続点３３６におけるＶ１、又はＺ３とＺ４との間の接続点３３８におけるＶ２のいずれかとなるようにＶ＿１を生成し得る。インピーダンスＺ５は、図２ＡのインピーダンスＺ１に対応し得る。接続点３３６は、単極双投スイッチ３３４の第１の入力に結合され得る。接続点３３８は、単極双投スイッチ３３４の第２の入力に結合され得る。コントローラ２１８は、スイッチ３３４を制御して、スイッチ３３８を導通状態に制御し、スイッチ３４０を非導通状態に制御することによって、Ｚ５を介して印加されるＶ１を選択し得る。コントローラ２１８は、スイッチ３３４を制御して、スイッチ３３８を非導通状態に制御し、スイッチ３４０を導通状態に制御することによって、Ｚ５を介して印加されるＶ２をＶ＿１として選択し得る。

【0034】

本開示の態様によれば、図１、図２Ａ、図３Ａ～図３Ｄに併せて上述されたような電圧レベル生成器は、デジタルアナログコンバータとして実装され得る。

【0035】

本開示の態様によるゲートドライバは、ドライバ基準（例えば、基準２２０－図２Ａ）と、電力基準（例えば、電力基準２３６－図２）若しくは信号基準（例えば、信号基準２２２－図２）のいずれか、又は両方との間の電圧を感知するためのセンサを備え得る。場合によっては、電力基準及び信号基準は１つであり、同一であってもよい。ドライバ基準と、電力基準又は信号基準のうちの少なくとも一方との間の電圧を感知することは、例えば、比較器の出力の状態と、信号生成器又はハーフブリッジコンバータのいずれかの状態との間の不一致に関する情報を提供し得る。

【0036】

ここで図４を参照すると、本明細書に開示の態様による、概して４００として参照される回路構成が示されている。回路４００は、回路２００（図２Ａ）と同様であってもよく、絶縁ゲートドライバの一部であってもよい。回路４００は、絶縁体４０２及び信号生成器４０４を備え得る。絶縁体４０２は、入力段４０６、比較器４０８、フィードバック回路４１０、及びセンサ４１１を備え得る。信号生成器４０４の出力は、絶縁体４０２の入力４２４_１及び４２４_２に結合され得る。信号生成器４０４は、信号基準４２２を基準とし得る。

【0037】

入力段は、２つのＡＣ結合器、すなわち第１のＡＣ結合器４１２及び第２のＡＣ結合器４１４を備え得る。図４の例では、第１のＡＣ結合器４１２及び第２のＡＣ結合器４１４は、第１のＡＣ結合器２１２及び第２のＡＣ結合器２１４（図２Ａ）と同様である。ＡＣ結合器の更なる例は、図１０Ａ～図１０Ｄと併せて本明細書で以下に説明され得る。第１のＡＣ結合器４１２は、回路４００の入力４２４_１と比較器４０８の比較器入力４２６_１との間に結合された第１のインピーダンス（例えば、コンデンサＣ１）を備え得る。第１のＡＣ結合器４１２は、比較器入力４２６_１とドライバ基準４２０との間に結合された第２のインピーダンス（例えば、コンデンサＣ２）を更に備え得る。第１のインピーダンス及び第２のインピーダンスは、入力４２４_１とドライバ基準４２０との間に第１のインピーダンス分割器を形成する。第２のＡＣ結合器４１４は、回路４００の入力４２４_２と比較器４０８の比較器入力４２６_２との間に結合された第３のインピーダンス（例えば、コンデンサＣ３）を備え得る。第２のＡＣ結合器４１４は、比較器入力４２６_２とドライバ基準４２０との間に結合された第４のインピーダンス（例えば、コンデンサＣ４）を更に備え得る。第１のインピーダンス及び第２のインピーダンスは、入力４２４_１とドライバ基準４２０との間に第２のインピーダンス分割器を形成する。比較器４０８は、ドライバ基準４２０において、基準電圧（図４では「Ｖｒｅｆ」と呼ばれる）を基準とする絶縁供給電圧Ｖｓ＿ｉｓｏの間に結合され得る。

【0038】

フィードバック回路４１０は、電圧レベル生成器４１６及びコントローラ４１８を備え得る。フィードバック回路は、２つのインピーダンスＺ１及びＺ２を備え得る。コントローラ４１８は、比較器４０８の比較器出力４２８、及び電圧レベル生成器４１６に結合され得る。電圧レベル生成器４１６は更に、任意選択的にインピーダンスＺ１を介して、比較器入力４２６_１に結合され得る。電圧レベル生成器４１６は、任意選択的にインピーダンスＺ２を介して、比較器入力２２６_２に結合され得る。電圧レベル生成器４１６は、図３Ａ～図３Ｄと併せて上述した電圧レベル生成器３００、３１０、３２０、又は３３０と同様であり得る。コントローラ４１２は、一連の制御命令を実行するように構成されたマイクロコントローラ、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、又は特定用途向け集積回路（ＡＳＩＣ）として実装され得る。

【0039】

比較器出力４２８は、スイッチ４３２_１などのスイッチ（例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、ＢＪＴ）の制御端子に結合され得る。図２Ａの例と同様に、スイッチ４３２_１は、ハーフブリッジコンバータ４３０のハイサイドスイッチであり得る。ハーフブリッジコンバータ４３０は、スイッチングノードにおいて直列に接続されたスイッチ４３２_１とスイッチ４３２_２と（例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、ＢＪＴ）を備えてもよく、スイッチングノードはまた、ドライバ基準４２０に対応してもよい。スイッチ４３２_１及びスイッチ４３２_２の直列接続は、例えば、ラベル「Ｖ＋」及び「Ｖ－」によって示されるように、供給電圧間に結合され得る。負荷４３４は、ドライバ基準４２０と電力基準４３６との間に接続され得る。スイッチ４３２_１が導通状態にあり、スイッチ４３２_２が非導通状態にある場合、ドライバ基準４２０の電圧はＶ＋であり得る。スイッチ４３２_１が非導通状態にあり、スイッチ４３２_２が導通状態にある場合、ドライバ基準４２０の電圧はＶ－であり得る。場合によっては、Ｖ＋とＶ－との間の差は、数十、数百、又は数千ボルト程度であり得る。その結果、ドライバ基準４２０の電圧は、電力基準４３６又は信号基準４２２に対して、数十ボルト、数百ボルト、又は数千ボルト変動し得る。本明細書に開示の態様によれば、Ｖ－は電力基準４３６に結合され得る。そのような場合、電圧レベルＶ－は電力基準４３６である。

【0040】

信号生成器４０４は、入力信号を生成し得る。例えば、入力信号は、スイッチ４３２_１を制御するためのパルス幅変調（ＰＷＭ）信号であり得る。ＰＷＭ信号のデューティサイクルは変動し得る。入力信号は、入力４２４_１と４２４_２との間に２つ以上の入力電圧レベルを備え得る。２つ以上の入力電圧レベルは、スイッチ４３２_１の少なくとも２つの状態（例えば、導通状態又は非導通状態）に対応し得る。入力４２４_１と４２４_２との間の入力電圧レベルは、０Ｖ～数ボルト（例えば、３．３Ｖ、５Ｖ、７．５Ｖ、１０Ｖ、１２Ｖ、１５Ｖ、５０Ｖ未満）であり得る。信号生成器４０４は、入力段４０６を介して比較器入力４２６_１及び４２６_２に入力信号を提供し得る。例えば、入力４２４_１における電圧は、ＡＣ結合器４１４を介して比較器入力４２６_１に提供されてもよく、入力４２４_２における電圧は、ＡＣ結合器４１２を介して比較器入力４２６_２に提供されてもよい。

【0041】

入力段４０６は、ドライバ基準４２０と信号基準４２２との間のＤＣ絶縁を提供し得る。例えば、コンデンサＣ１及びＣ４は、絶縁体４０２（例えば、絶縁基準側又はフローティング基準側とも呼ばれ得る）を含み得るゲートドライバ回路を、モジュールの他のシステム構成要素から絶縁する。図４において、コンデンサＣ１及びＣ４は、ゲート駆動回路４００を信号基準側から（例えば、生成器４０４から）絶縁する。したがって、絶縁体４０２における電圧レベルは、ドライバ基準４２０を基準としてもよく、信号生成器４０４からの電圧レベルは、信号基準４２２を基準としてもよく、ハーフブリッジコンバータにおける電圧レベルは、電力基準４３６を基準とし得る。したがって、スイッチ４３２_１が導通状態にあり、ドライバ基準４２０の電圧が電力基準４３６に対してＶ＋（例えば、１００Ｖ超、１０００Ｖ超）であり得る場合であっても、信号生成器は、０Ｖ～数ボルトになるように入力４２４_１と４２４_２との間の入力電圧レベルを生成し得る。ゲートドライバの出力とドライバ基準４２０との間の電圧レベルはまた、例えば、スイッチ４３２_１の状態を変化させるために、数ボルト程度であり得る。

【0042】

比較器４０８は、比較器入力４２６_１における電圧レベルを比較器入力４２６_２における電圧レベルと比較し、この比較に基づいて比較器出力２２８において出力信号を提供し得る。この出力信号は、（例えば、図６と併せて以下で更に詳述されるように）出力段を介して、又は直接、スイッチ４３２_１の制御端子に提供される。比較器４０８からの出力信号は、少なくとも２つの状態（例えば、ＨＩＧＨ状態又はＬＯＷ状態）を含み得る。例えば、比較器入力４２６_１における電圧レベルが比較器入力４２６_２における電圧レベルよりも高い場合、比較器４０８からの出力信号はＨＩＧＨ状態であり得る。比較器入力４２６_１における電圧レベルが比較器入力４２６_２における電圧レベルよりも低い場合、比較器４０８からの出力信号はＬＯＷ状態であり得る。比較器４０８が反転比較器である場合、比較器４０８からの出力信号はＨＩＧＨ状態であり得るが、比較器入力４２６_１における電圧レベルは、比較器入力４２６_２における電圧レベルよりも低い。比較器４０８からの出力信号は、比較器入力４２６_１における電圧レベルが比較器入力４２６_２における電圧レベルよりも高い場合、ＬＯＷ状態であり得る。比較器４０８からの出力信号がＨＩＧＨ状態にあることに基づいて、スイッチ４３２_１は、導通状態に遷移するか、又は導通状態を維持し得る。比較器４０８からの出力信号がＬＯＷ状態にあることに基づいて、スイッチ４３２_１は、非導通状態に遷移するか、又は非導通状態を維持し得る。

【0043】

図２Ａ～図２Ｄに関連して上述したのと同様に、比較器４０８の比較器出力４２８におけるエラーの確率を低減するために、コンデンサＣ２及びＣ３は、ドライバ基準４２０に対して判定された電圧レベルまで充電され得る。フィードバック回路４１０は、入力４２６_１における第１の電圧のレベル、及び入力４２６_２における第２の電圧のレベルを制御して、入力信号の電圧レベルの変化が、比較器４０８の出力４２８における電圧レベルの対応する変化をもたらし得るようにしてもよい（例えば、判定された伝搬遅延を伴う）。例えば、フィードバック回路４１０は、入力４２６_１及び４２６_２における差動電圧、コモンモード電圧、又は差動電圧とコモンモード電圧の両方を制御し得る。これらの電圧レベルは、比較器４０８が比較器入力４２６_１及び比較器入力４２６_２における電圧レベル間の差を検出できるようにすることを目的とする。しかしながら、これらの電圧レベルは、様々な理由（例えば、コンデンサＣ２及びＣ３からの又はコンデンサＣ２及びＣ３への電荷の漏れ、若しくは信号生成器４０４からのＰＷＭ信号の変動）によって変化し得る。本明細書に開示の態様による回路は、フィードバック回路４１０からフィードバック電圧を提供することによって、Ｖｒｅｆの変調への変動するデューティサイクルの影響、並びにコンデンサＣ１、Ｃ２、Ｃ３、又はＣ４からの電荷の漏れを低減し得る。例えば、フィードバック回路４１０は、比較器４０８の出力に基づいて、比較器入力４２６_１に対して、Ｖｒｅｆに対する第１のフィードバック電圧レベル「Ｖ＿１」を提供し得る。フィードバック回路４１０は、比較器入力４２６_２に対して、Ｖｒｅｆに対する第２のフィードバック電圧レベル「Ｖ＿２」を提供し得る。本明細書に開示の態様によれば、コントローラ４１８は、比較器出力４２８における出力信号に基づいて、電圧レベル生成器４１６のための制御信号を生成し得る。電圧レベル生成器４１６は、コントローラ４１８からの制御信号に基づいて、Ｖ＿１、Ｖ＿２、又はＶ＿１及びＶ＿２の両方を生成する。Ｖ＿１、Ｖ＿２、又はＶ＿１及びＶ＿２の両方は、比較器２０８の出力状態（例えば、ＨＩＧＨ状態又はＬＯＷ状態）に基づいて、比較器４０８の入力電圧をラッチする。例えば、比較器４０８からの出力信号がＨＩＧＨ状態にある場合、コントローラ４１８は、比較器入力４２６_１における電圧が比較器入力４２６_２における電圧よりも高くなるように、電圧レベル生成器４１６がＶ＿１、Ｖ＿２、又はＶ＿１及びＶ＿２の両方を生成するための制御信号を生成し得る。比較器４０８からの出力信号がＬＯＷ状態にある場合、コントローラ４１８は、比較器入力４２６_１における電圧が比較器入力４２６_２の電圧よりも低くなるように、電圧レベル生成器４１６がＶ＿１、Ｖ＿２、又はＶ＿１とＶ＿２の両方を生成するための制御信号を生成し得る。

【0044】

図２Ａと併せて上述したのと同様に、電圧レベル生成器４１６は、比較器入力４２６_１及び４２６_２における入力電圧に対応して第１のフィードバック電圧レベルＶ＿１又は第２のフィードバック電圧レベルＶ＿２を生成してもよく、これが信号の状態をもたらした。例えば、入力４２４_２は、信号基準４２２と結合されてもよく、入力４２４_１における電圧は、入力４２４_２に対して少なくとも２つのレベル間で（例えば、０Ｖ～３．３Ｖ又は５Ｖ）変動し得る。そのような場合、比較器入力４２６_２における電圧は、ドライバ基準４２０における電圧に対して一定の電圧レベルであり得る。比較器入力４２６_１における電圧は、（例えば、Ｃ１、Ｃ２、Ｃ３、及びＣ４の容量値によって判定され得るように）比較器入力４２６_２における電圧に対して、２つのレベルのうちの一方に対応し得る。電圧レベル生成器４１６は、ドライバ基準４２０における電圧に対する比較器入力４２６_１における電圧レベルに対応してＶ＿１を生成してもよく、これが比較器４０８からの出力信号の現在の状態をもたらした。例えば、比較器入力４２６_２における電圧がドライバ基準４２０における電圧に対して０．５Ｖの定数である場合、電圧レベル生成器４１６は、Ｖｒｅｆに対して０．５ＶになるようにＶ＿２を生成し得る。比較器出力４２８におけるＨＩＧＨ状態に対応する比較器入力４２６_１における電圧レベルが、ドライバ基準４２０における電圧に対して０．７５Ｖである場合、電圧レベル生成器４１６は、比較器出力４２８における出力信号の状態がＨＩＧＨ状態であることに基づいて、ドライバ基準４２０における電圧に対して０．７５ＶになるようにＶ＿１を生成し得る。比較器出力４２８におけるＬＯＷ状態に対応する比較器入力４２６_１における電圧レベルがＶｒｅｆに対して０．２５Ｖである場合、電圧レベル生成器４１６は、比較器出力４２８における出力信号の状態がＬＯＷ状態であることに基づいて、Ｖｒｅｆに対して０．２５ＶになるようにＶ＿１を生成し得る。例えば、フィードバック回路４１０は、出力信号の状態を生成した入力電圧をラッチする。

【0045】

上述したように、回路４００は、コントローラ４１８及びドライバ基準４２０に結合されたセンサ４１１を備え得る。センサ４１１は更に、電力基準４３６若しくは信号基準４２２のいずれか、又はその両方に結合され得る。場合によっては、電力基準４３６及び信号基準４２２は、１つであり、同一であり得る。本明細書に開示の実施形態によれば、センサ４１１は、比較器入力４２６_１とドライバ基準４２０との間に（例えば、コンデンサＣ２にわたって）結合され得る。センサ４１１は、電圧センサであってもよく、抵抗分割器又は容量分割器、抵抗ブリッジ又は容量ブリッジ、（例えば、演算増幅器を採用した）比較器などを採用することによって実装されてもよい。センサ４１１は、ドライバ基準４２０と電力基準４３６との間、ドライバ基準４２０と信号基準４２２との間、又はドライバ基準４２０と電力基準４３６及び信号基準４２２の両方との間の電圧を測定するように構成され得る。

【0046】

ドライバ基準４２０と、電力基準４３６又は信号基準４２２のうちの少なくとも一方との間の電圧を（例えば、センサ４１１によって）感知することは、例えば、比較器４０８の出力の状態と、信号生成器４０４又はハーフブリッジコンバータ４３０のうちのいずれかの状態との間の不一致に関する情報を提供し得る。例えば、センサ４１１からのドライバ基準４２０と電力基準４３６との間の電圧の測定に基づいて、コントローラ４１８は、比較器４０８の出力がＨＩＧＨ状態にあることを検出し得るが、ドライバ基準４２０と電力基準４３６との間の電圧は、比較器４０８の出力がＬＯＷ状態にあるべきであること（又はその逆）を示し得る。コントローラ４１８が、ドライバ基準４２０の電圧と信号基準４２２の電圧との間、又はドライバ基準４２０と電力基準４３６との間の不一致又は予期せぬ変化を検出した場合、コントローラ４１８は、以前に判定された制御信号を出力し得る。

【0047】

以下のように示すことができる。

【0048】

【数1】

式中、「Ｖ_ｐ」は、比較器入力４２６_１における電圧であり、「Ｖ_ｒｅｆ」は、（例えば、信号基準４２２に対する）ドライバ基準４２０における電圧であり、「Ｖ_ｐ，０」は、時間ｔ＝０における比較器入力４２６_１における電圧である。「Ｖ_ｎ」は、比較器入力４２６_２における電圧であり、「Ｖ_ｎ，０」は、時間ｔ＝０における比較器入力４２６_２における電圧である。式（１）から見て取れるように、Ｖ_ｐ－Ｖ_ｒｅｆは、Ｖ_ｒｅｆ及びＣ２に依存して増減し得る。式（２）から見て取れるように、Ｖ_ｎ－Ｖ_ｒｅｆは、Ｖ_ｒｅｆ及びＣ３に依存して増減し得る。式（１）及び式（２）から、Ｖ_ｐ－Ｖ_ｎ（比較器４０２への入力）は、Ｃ２、Ｃ３、及びＶｒｅｆに依存する。Ｖ_ｒｅｆの変化は、比較器４０８の出力に影響を及ぼし得る（例えば、場合によっては、Ｖ_ｐ－Ｖ_ｎ電圧は、比較器４０８が応答しないレベルまで低下する）。図４の例では、Ｖｒｅｆは、ハーフブリッジコンバータ４３０のＶ－又はＶ＋のいずれかに変化し得る。Ｃ２又はＣ３は、比較器４０８が応答し得る範囲にＶ_ｎ－Ｖ_ｐを維持しながら、Ｖｒｅｆのそのような変動を可能にするように選択され得る。

【0049】

本明細書に開示の態様によれば、共通電圧Ｖｃｍは、Ｖｒｅｆの変化に基づいて選択され得る。Ｖｒｅｆに基づいて共通電圧を調整することは、Ｖ_ｐ－Ｖ_ｎが増加し得る（例えば、ひいては信号対雑音比が改善する）ように、Ｃ２及びＣ３の選択を可能にし得る。本明細書に開示の態様によれば、センサ４１１は、基準４２０と信号基準４２２との間の電圧を測定し得る。コントローラ４１８は、電圧レベル生成器４１６を制御して、この測定された電圧に基づいて比較器入力４２６_２における電圧を設定し得る。例えば、コントローラ４１８は、電圧レベル生成器４１６を制御して、比較器入力４２６_２における電圧を、Ｖｒｅｆに対する２つの電圧レベルのうちの一方に設定し得る（例えば、Ｖｃｍは、Ｖｒｅｆ、Ｖｃｍ１、又はＶｃｍ２に対する２つのレベルのうちの一方に設定される）。コントローラ４１８は、電圧レベル生成器４１６を制御して、比較器入力４２６_１における差動電圧を、Ｖｒｅｆに対する２つの電圧レベルのうちの一方（例えば、Ｖｃｍ１若しくはＶｃｍ２を上回るＶｄ、又はＶｃｍ１若しくはＶｃｍ２を下回るＶｄ）に設定し得る。例えば、図３Ａを参照すると、コントローラ４１８は、電圧レベル生成器３００を制御して、比較器４０８からの出力に基づいて、及びドライバ基準４２０と信号基準４２２との間の電圧のセンサ４１１からの測定値に基づいて、Ｖ＿１及びＶ＿２を生成し得る。ドライバ基準４２０と信号基準４２２との間の測定された電圧に基づいてＶｃｍを制御することは、Ｖ_ｐ－Ｖ_ｎが増加する（例えば、場合によっては、Ｖ_ｐ－Ｖ_ｎが２倍増加し得る）ように、Ｃ２及びＣ３の選択を可能にし得る。

【0050】

本明細書に開示の態様によれば、Ｖｃｍは、比較器４０８の出力の状態に基づいて制御され得る。そのような場合、比較器入力４２６_１及び４２６_２における電圧は、比較器４０８の出力の初期状態に対応して、所定の値に初期化され得る。例えば、コンデンサＣ２及びＣ３は、回路の動作の開始に先立って（例えば、最初に比較器４０８の出力を所定の状態に設定し、それによって電圧生成器４１６がこの所定の状態に基づいて最初に電圧Ｖ＿１及びＶ＿２を発生させることによって）プリチャージされ得る。比較器入力４２６_１及び４２６_２における電圧は、信号生成器４０４の既知の初期状態に基づいて所定の値に初期化され得る。

【0051】

上記の例は、ハーフブリッジコンバータ内のハイサイドスイッチの遷移を制御するように構成され得る絶縁ゲートドライバに関する。本明細書に開示の態様による絶縁ゲートドライバは、他のタイプのコンバータ内のスイッチの遷移も制御するように構成され得る。ここで図５を参照すると、本明細書に開示の態様による、概して５００で参照される装置が示されている。装置５００は、フライバックコンバータ５０２と、絶縁ゲートドライバ５０４と、信号生成器５０６とを備え得る。フライバックコンバータ５０２は、変圧器５１０と、スイッチ５１２と、ダイオード５１４と、コンデンサ５１６とを備え得る。スイッチ５１２は、ｎ型ＭＯＳＦＥＴとして例示されている。

【0052】

変圧器５１０の一次側は、図５において「Ｖｓ＿ｉｓｏ」とラベル付けされた絶縁供給電圧と、スイッチ５１２のドレインとの間に結合され得る。コンデンサ５１６は、ダイオード５１４のカソードにおいてダイオード５１４と直列に結合され得る。ダイオード５１４及びコンデンサ５１６の直列接続は、（例えば、ダイオード５１４のアノードが変圧器出力５２２_１に結合されるように）変圧器５１０の二次側の変圧器出力５２２_１及び５２２_２にわたって結合され得る。出力端子５２４_１は、ダイオード５１４のカソードに結合されてもよく、出力端子５２４_２は、変圧器出力５２２_２に結合されてもよい。スイッチ５１２のソースは、ドライバ基準５１８に結合され得る。負荷５２０は、出力端子５２４_１－及び５２４_２にわたって結合され得る。

【0053】

信号生成器５０６は、信号生成器１０４（図１）、信号生成器２０４（図２Ａ）、又は信号生成器４０４（図４）と同様であってもよく、絶縁ゲートドライバ５０４の入力に結合されてもよい。絶縁ゲートドライバ５０４は、図４と併せて上述した絶縁ゲートドライバ４００と同様であってもよく、センサ５０８を備えてもよい。絶縁ゲートドライバ５０４の出力は、スイッチ５１２のゲートに結合され得る。信号生成器５０６及び負荷５２０は、基準５２６を基準とし得る。絶縁ゲートドライバ５０４及びフライバックコンバータ５０２の一次側は、ドライバ基準５１８を基準とし得る。センサ５０８は、基準５２６及びドライバ基準５１８と結合され得る。センサ５０８は、基準５２６とドライバ基準５１８との間の電圧を測定するように構成され得る。ドライバ基準５１８と基準５２６との間の電圧を感知することは、例えば、絶縁ゲートドライバ５０４の出力の状態とスイッチ５１２の状態との間の不一致に関する情報を提供するか、又は信号対雑音比を増加させるようにＶｃｍを制御するために使用され得る。

【0054】

図１と併せて上述したように、本開示による絶縁ゲートドライバは、出力段を備え得る。ここで図６を参照すると、本明細書に開示の態様による、概して６００で参照される装置が示されている。装置６００は、ハイサイドゲートドライバ６０８及びローサイドゲートドライバ６０９の２つのゲートドライバを備え得る。例えば、ハイサイドゲートドライバ６０８は、ハーフブリッジ６０２のハイサイドスイッチ６０４_１を駆動させ得る。ローサイドゲートドライバ６０９は、ハーフブリッジ６０２のローサイドスイッチ６０４_２を駆動させ得る。ハイサイドゲートドライバ６０８は、絶縁ゲートドライバ１０２（図１）に対応し得る。図６の例では、ローサイドスイッチ６０４_２は、ハイサイドスイッチ６０４_１と相補的に動作され得る。したがって、ローサイドゲートドライバ６０９に提供される信号生成器６０３からの信号は、反転され得る。

【0055】

ハイサイドゲートドライバは、出力段６１０に結合された絶縁体６１１を備え得る。絶縁体６１１は、絶縁体１０８（図１）、絶縁体２０２（図２Ａ）、又は絶縁体４０２（図４）に対応し得る。出力段６１０は、出力段１１０（図１）に対応してもよく、レベルシフタ６１４_１及び６１４_２と、プリドライバ６１６_１及び６１６_２と、プッシュプル対６１２とを備え得る。プッシュプル対６１２は、駆動接続点６１５において直列に結合された２つのスイッチ６１３_１及び６１３_２を備え得る。図６の例では、スイッチ６１３_１はｐ型ＭＯＳＦＥＴとして示され、スイッチ６１３_２はｎ型ＭＯＳＦＥＴとして示されている。プッシュプル対６１２は、絶縁電力供給「Ｖｓ＿ｓｕｐ」とドライバ基準６１８との間に結合され得る。

【0056】

ハーフブリッジコンバータ６０２は、スイッチング接続点において直列に接続されたスイッチ６０４_１及びスイッチ６０４_２を備えてもよく、スイッチング接続点はドライバ基準６１８でもある。スイッチ６０４_１及びスイッチ６０４_２の直列接続は、例えば、図６においてラベル「Ｖ＋」及び「Ｖ－」によって示されるように、供給電圧間に結合され得る。負荷６２２は、ドライバ基準６１８と電力基準６２４との間に接続され得る。

【0057】

信号生成器６０３は、絶縁体６１１に結合され得る。信号生成器６０３は、信号基準６２０を基準とし得る。絶縁体６１１は、レベルシフタ６１４_１及びレベルシフタ６１４_２に結合され得る。レベルシフタ６１４_１は、プリドライバ６１６_１に結合されてもよく、レベルシフタ６１４_２は、プリドライバ６１６_２に結合されてもよい。プリドライバ６１６_１は、プッシュプル対６１２のスイッチ６１３_１の制御端子に結合され得る。プリドライバ６１６_２は、プッシュプル対６１２のスイッチ６１３_２の制御端子に結合され得る。駆動接続点６１５は、スイッチ６０４_１の制御端子に結合され得る。絶縁体６１１、レベルシフタ６１４_１、レベルシフタ６１４_２、プリドライバ６１６_１、及びプリドライバ６１６_２は全て、ドライバ基準６１８を基準とし得る。

【0058】

信号生成器６０３は、スイッチ６０４_１の状態を制御するための信号を生成し、その信号を絶縁体６１１に提供し得る。図１、２Ａ、又は４と併せて上述したのと同様に、絶縁体６１１は、信号生成器６０３からの信号に基づいて、少なくとも２つの状態、ＨＩＧＨ状態及びＬＯＷ状態を含み得る出力信号を生成し得る。例えば、絶縁体６１１からの出力信号の電圧レベルは、ＬＯＷ状態において、ドライバ基準６１８に対して０Ｖであり得る。例えば、絶縁体６１１からの出力信号の電圧レベルは、ＨＩＧＨ状態において、ドライバ基準６１８に対して３．３Ｖ、５Ｖ、７．５Ｖ、又は１２Ｖであり得る。絶縁体６１１は、自らの出力信号をレベルシフタ６１４_１及びレベルシフタ６１４_２に提供し得る。レベルシフタ６１４_１は、駆動接続点６１５に対するＨＩＧＨ状態又はＬＯＷ状態に対応して出力信号の電圧レベルをシフトさせ得る。レベルシフタ６１４_２は、ドライバ基準６１８に対するＨＩＧＨ状態又はＬＯＷ状態に対応して出力信号の電圧レベルをシフトさせ得る。場合によっては、レベルシフタ６１４_２は冗長であってもよく、出力段６１０から省略され得る。場合によっては、レベルシフタ６１４_２は、絶縁体６１１からプッシュプル対６１２への信号遅延を平衡させるために採用され得る。

【0059】

レベルシフタ６１４_１は、レベルシフトされた出力信号をプリドライブ６１６_１に提供し得る。レベルシフタ６１４_２は、レベルシフトされた出力信号をプリドライバ６１６_２に提供し得る。プリドライバ６１６_１及び６１６_２は、対応するレベルシフタ６１４_１又は６１４_２からの電力又は電圧を事前増幅し得る。プリドライバ６１６_１及び６１６_２は、対応するレベルシフタ６１４_１又は６１４_２からの信号の状態を反転させ得る。例えば、絶縁体からの出力信号がＨＩＧＨ状態にある場合、プリドライバ６１６_１及び６１６_２は、対応するレベルシフトされた信号をＬＯＷ状態に反転し得る。

【0060】

プッシュプル対６１２は、プリドライバ６１６_１及び６１６_２からの信号を採用してもよく、絶縁体６１１からの出力信号の電力を増幅してもよい。例えば、プリドライバ６１６_１及び６１６_２からのプリドライバ信号がＬＯＷ状態にある（絶縁体６１１からの出力信号がＨＩＧＨ状態にある）場合、スイッチ６１３_１は、導通状態に遷移するか、又はこれを維持してもよく、スイッチ６１３_２は、非導通状態に遷移するか、又はこれを維持してもよい。結果として、駆動接続点６１５における電圧レベルは、駆動接続点６１５のＨＩＧＨ状態に対応し得る「Ｖｓ＿ｉｓｏ」に対応し得る。例えば、駆動接続点６１５のＨＩＧＨ状態において、スイッチ６０４_１は、導通状態に遷移するか、又はこれを維持してもよい。例えば、プリドライバ６１６_１及び６１６_２からのプリドライバ信号がＨＩＧＨ状態にある（絶縁体６１１からの出力信号がＬＯＷ状態にある）場合、スイッチ６１３_１－は、非導通状態に遷移するか、又はこれを維持してもよく、スイッチ６１３_２は、導通状態に遷移するか、又はこれを維持してもよい。結果として、駆動接続点６１５における電圧レベルは、駆動接続点６１５のＬＯＷ状態に対応し得るドライバ基準６１８の電圧レベルに対応し得る。例えば、駆動接続点６１５のＬＯＷ状態において、スイッチ６０４_１は、非導通状態に遷移してもよく、又は非導通状態を維持してもよい。

【0061】

場合によっては、プリドライバ６１６_１及び６１６_２は採用されなくてもよい。しかしながら、そのような場合、ハイサイドゲートドライバは、駆動接続点６１５の状態が信号生成器６０３からの入力信号の状態に対して相補的となる反転ドライバであり得ることに留意されたい。更に、場合によっては、ローサイドゲートドライバ６０９は、ハイサイドゲートドライバ６０８と同様であり得る。

【0062】

ここで図７を参照すると、本明細書に開示の態様による絶縁ゲートドライバのための方法が示されている。ステップ７００において、比較器の第１の入力における第１の電圧のレベルを、比較器の第２の入力における第２の電圧のレベルと比較する。第１の電圧のレベル及び第２の電圧のレベルは、信号生成器からの入力信号（例えば、デューティサイクルの変動するＰＷＭ信号）に対応し得る。図１を参照すると、比較器１１４は、入力１０９_１－における入力段１１２からの第１の電圧レベルのレベルを、入力１０９_２における入力段１１２からの第２の電圧のレベルと比較し得る。図２Ａを参照すると、比較器２０８は、比較器入力２２６_１における入力段２０６からの第１の電圧レベルを、比較器入力２２６_２における入力段２０６からの第２の電圧のレベルと比較し得る。図４を参照すると、比較器４０８は、比較器入力４２６_１における入力段４０６からの第１の電圧レベルを、比較器入力４２６_２における入力段４０６からの第２の電圧のレベルと比較し得る。

【0063】

ステップ７０２において、第１の電圧のレベルと第２の電圧のレベルとの間の比較に基づいて、基準に対するフィードバック電圧レベルを選択する。図１を参照すると、フィードバック回路１１６は、比較器１１４による、比較器入力１０９_１における第１の電圧のレベルと比較器入力１０９_２における第２の電圧のレベルとの間の比較に基づいて、基準に対するフィードバック電圧レベルを選択し得る。図２Ａを参照すると、コントローラ２１８は、比較器２０８からの出力信号に基づいて、電圧レベル生成器２１６のための制御信号を生成し得る。電圧レベル生成器２１６は、コントローラ２１８からの制御信号に基づいて、（例えば、図３Ａ～図３Ｄと併せて本明細書で上述したように）Ｖ＿１を生成する。図４を参照すると、コントローラ４１８は、比較器４０８からの出力信号に基づいて、電圧レベル生成器４１６のための制御信号を生成し得る。電圧レベル生成器４１６は、コントローラ４１８からの制御信号に基づいて、（例えば、図３Ａ～図３Ｄと併せて本明細書で上述したように）Ｖ＿１を生成する。

【0064】

ステップ７０４において、選択されたフィードバック電圧レベルを比較器の第１の入力に提供する。図１を参照すると、フィードバック回路１１６は、選択されたフィードバック電圧を入力段１１２に（例えば、比較器入力１０９_１に）印加する。図２Ａを参照すると、電圧レベル生成器２１６は、Ｖ＿１を比較器入力２２６_１に印加する。図４を参照すると、電圧レベル生成器４１６は、Ｖ＿１を比較器入力４２６_１に印加する。

【0065】

図４及び図５と併せて上述したように、センサは、本明細書の開示によるゲートドライバの基準と、電力基準若しくは信号基準のいずれか又は両方との間の電圧を感知し得る。フィードバック回路は、この測定値に基づいて比較器の入力における電圧を設定し得る。ここで図８を参照すると、本明細書の開示による絶縁ゲートドライバのための方法が示されている。ステップ８００において、センサによって、第１の基準と第２の基準との間の電圧を測定する。例えば、図４を参照すると、センサ４１１は、ドライバ基準４２０と信号基準４２２との間の電圧を測定する。例えば、図５を参照すると、センサ５０８は、ドライバ基準５１８と基準５２６との間の電圧を測定する。

【0066】

ステップ８０２において、第１の基準と第２の基準との間の測定された電圧に基づいて、第１のフィードバック電圧レベル及び第２のフィードバック電圧レベルを判定する。例えば、コントローラ４１８は、電圧レベル生成器４１６を制御して、比較器入力４２６_２における電圧を、Ｖｒｅｆに対する２つの電圧レベルのうちの一方に設定し得る（例えば、Ｖｃｍは、Ｖｒｅｆに対する２つのレベルＶｃｍ１又はＶｃｍ２のうちの一方に設定される）。コントローラ４１８は、電圧レベル生成器４１６を制御して、比較器入力４２６_１における差動電圧を、Ｖｒｅｆに対する２つの電圧レベルのうちの一方（例えば、Ｖｃｍ１若しくはＶｃｍ２を上回るＶｄ、又はＶｃｍ１若しくはＶｃｍ２を下回るＶｄ）に設定し得る。

【0067】

ステップ８０４において、判定された第１のフィードバック電圧レベルを比較器の第１の入力に提供し、判定された第２のフィードバック電圧レベルを比較器の第２の入力に提供する。例えば、図４及び図３Ａを参照すると、コントローラ４１８は、電圧レベル生成器３００を制御して、基準４２０と信号基準４２２との間の電圧のセンサ４１１からの測定値に基づいてＶ＿１及びＶ＿２を生成し得る。

【0068】

上述のように、場合によっては、本明細書に開示の態様による絶縁体及びゲートドライバは、例えば、ＣＭＯＳ技術及びオンチップ金属接続を採用して、集積回路（ＩＣ）上に実装され得る。例えば、コンデンサＣ１、Ｃ２、Ｃ３及びＣ４（図２Ａ又は図４）は、ＩＣに採用される金属によって実装され得る。ここで図９Ａ及び図９Ｂを参照すると、ＩＣ内で金属を使用して実装された、概して９００及び９５０で参照されるコンデンサの例が示されている。図９Ａにおいて、ＩＣコンデンサ９００は、第１の電極９０２及び第２の電極９０４を備え得る。第２の電極９０４は、（例えば、二酸化ケイ素又は炭化ケイ素などの誘電体材料によって）第１の電極９０２から絶縁されている。図９Ａの例では、第１の電極９０２は、ビア９１２などのビアによって、それらの間に接続された３つの金属層９０６、９０８、及び９１０を含み得る。第２の電極９０４は、ビアによって接続された２つの金属層９０８及び９１０を含み得る。コンデンサ９００の容量は、第１の電極９０２と第２の電極９０４との間の水平方向間隔９１４を選択することによって選択され得る。

【0069】

図９Ｂにおいて、ＩＣコンデンサ９５０は、第１の電極９５２及び第２の電極９５４を備え得る。第２の電極９５４は、（例えば、二酸化ケイ素又は炭化ケイ素などの誘電体材料によって）第１の電極９４２から絶縁されている。図９Ｂの例では、第１の電極９４２は、ビア９６２などのビアによって、それらの間に接続された３つの金属層９５６、９５８、及び９６０を含み得る。図９Ｂの例では、第２の電極９０４は、１つの金属層９６０を含み得る。コンデンサ９５０の容量は、金属層を省略し、すなわち第１の電極９５２と第２の電極９５４との間の垂直方向間隔９６４を増加させることによって選択され得る。

【0070】

図２Ａ及び図４と併せて本明細書で上述した絶縁ゲートドライバのＡＣ結合器は、容量分割器を備えていた。しかしながら、本明細書の開示による絶縁体は、他のタイプのＡＣ結合器とともに採用され得る。ここで図１０Ａ、図１０Ｂ、図１０Ｃ、及び図１０Ｄを参照すると、本明細書に開示の態様による、概して１０００、１０１０、１０２０、及び１０３０とそれぞれ参照される様々なタイプのＡＣ結合器が示されている。ＡＣ結合器１０００、１０１０、１０２０、又は１０３０の各々は、図２ＡのＡＣ結合器２１２又はＡＣ結合器２１４のうちの一方として採用され得る。ＡＣ結合器１０００、１０１０、１０２０、又は１０３０の各々は、図４のＡＣ結合器４１２又はＡＣ結合器４１４のうちの一方として採用され得る。

【0071】

図１０Ａを参照すると、ＡＣ結合器１０００は、絶縁供給電圧「Ｖｓ＿ｉｓｏ」と基準１００６との間に直列に接続された２つのインピーダンス１００１_１及び１００１_２を備え得る、インピーダンス分割器を備え得る。インピーダンス１００１_１は、抵抗器１００４_１と並列に結合されたコンデンサ１００２_１を備え得る。インピーダンス１００１_２は、抵抗器１００４_２と並列に結合されたコンデンサ１００２_２を備え得る。

【0072】

図１０Ｂを参照すると、ＡＣ結合器１０１０は、変圧器１０１２を備え得る。変圧器の一次側は、絶縁供給電圧「Ｖｓ＿ｉｓｏ」と基準１０１４との間に結合され得る。変圧器１０１２の二次側は、出力１０１６_１と１０１６_２との間に結合され得る。変圧器１０１２は、変圧器１０１２の一次巻線と二次巻線との間に寄生容量１０１０を備え得る。

【0073】

図１０Ｃを参照すると、ＡＣ結合器１０２０は、絶縁供給電圧「Ｖｓ＿ｉｓｏ」と基準１０２４との間に直列に接続された２つの抵抗器１０２２_１及び１０２２_２を備え得る、抵抗分割器を備え得る。抵抗分割器は、寄生容量１０２６を備え得る。

【0074】

図１０Ｄを参照すると、ＡＣ結合器１０３０は、絶縁供給電圧「Ｖｓ＿ｉｓｏ」と基準１０３４との間に直列に接続された２つのコンデンサ１０３２_１及び１０３２_２を備え得る容量分割器を備え得る。容量分割器は、寄生容量１０２６を備え得る。

【0075】

ここで図１１Ａ～図１１Ｆを参照すると、本明細書に開示の態様による波形の例が示されている。図１１Ａ～図１１Ｆにおいて、「Ｖｐ」は、比較器の第１の入力（例えば、第１の入力１０９_１－図１、第１の入力２２６_１－図２Ａ、第１の入力４２６_１－図４）における電圧に関する。「Ｖｎ」は、比較器の第２の入力（例えば、第２の入力１０９_２－図１、第２の入力２２６_２－図２Ａ、第２の入力４２６_２－図４）における電圧に関する。「Ｖｒｅｆ」は、ドライバ基準（例えば、ドライバ基準１１８－図１、ドライバ基準２２０－図２Ａ、ドライバ基準４２０－図４、ドライバ基準５１８－図５、ドライバ基準６１８－図６）における電圧に関する。図１１Ａ～図１１Ｆの記載では、説明のために図２Ａも参照する。しかしながら、図１１Ａ～図１１Ｆの図は、本明細書の開示の図のいずれかに記載されているように、絶縁ゲートドライバに関することが理解される。

【0076】

図１１Ａ～図１１Ｆは、比較器２０８の比較器出力２２８と第１の入力２２６_１との間でフィードバックが使用されない例を示す。図１１Ａ～図１１Ｃは、ＰＷＭ入力信号のデューティサイクルＤが０．３である（Ｄ＝０．３）例を示す。図１１Ｄ～図１１Ｆは、ＰＷＭ入力信号のデューティサイクルＤが０．７である（Ｄ＝０．７）例を示す。図１１Ａ～図１１Ｆの例では、ＡＣ結合器２１２及び２１４のコンデンサＣ２及びＣ３はそれぞれ、入力ＰＷＭ信号のロー状態、すなわち比較器２０８の出力におけるロー状態に対応してプリチャージされている。例えば、Ｃ３は、（Ｖｓ＿ｉｓｏ－Ｖｒｅｆ）／２にプリチャージされてもよく、Ｃ２は、（Ｖｓ＿ｉｓｏ－Ｖｒｅｆ－Ｖｉｓｏ＿ｐｗｍ）／２にプリチャージされてもよい。Ｖｉｓｏ＿ｐｗｍは、ＰＷＭ信号が状態を変化させる場合に、Ｃ２にわたる電圧レベルの変化に対応する。例えば、Ｖｉｓｏ＿ｐｗｍは、Ｃ１及びＣ２の容量値に依存し得る（例えば、Ｃ１及びＣ２は、容量分割器を形成し得る）。例えば、Ｖｓ＿ｉｓｏ－Ｖｒｅｆ＝５Ｖ及びＶｉｓｏ＿ｐｗｍ＝０．０５Ｖである場合、Ｃ２は２．４７５Ｖにプリチャージされ、Ｃ３は２．５Ｖにプリチャージされ得る。したがって、比較器２０８の第１の入力２２６_１における初期電圧は、Ｖｒｅｆに対して２．４７５Ｖであってもよく、比較器２０８の第２の入力２２６_２における初期電圧は、Ｖｒｅｆに対して２．５Ｖであってもよい。

【0077】

図１１Ａは、Ｄ＝０．３である場合の、比較器２０８の第１の入力２２６_１における電圧Ｖｐと比較器２０８の第２の入力２２６_２における電圧Ｖｎとの間の電圧差Ｖｐ－Ｖｎの一例を示す。図１１Ｂは、Ｄ＝０．３である場合の、第１の入力２２６_１における電圧Ｖｐとドライバ基準２２０における電圧Ｖｒｅｆとの間の電圧差Ｖｐ－Ｖｒｅｆの一例を示す。図１１Ｃは、Ｄ＝０．３である場合の、第２の入力２２６_２における電圧ＶｎとＶｒｅｆとの間の電圧差Ｖｎ－Ｖｒｅｆの一例を示す。

【0078】

図１１Ａに示されるように、Ｖｐ－Ｖｎは、最初は、比較器の上側及び下側閾値（例えば、図１１Ａにおける＋Ｖｔｈ及び－Ｖｔｈ）を超え得る。しかしながら、時間が経過するにつれて、コンデンサＣ２、Ｃ３、又はその両方の漏れは、ＰＷＭ信号のデューティサイクルＤが０．５よりも低いことに起因してＶｒｅｆの変調をもたらし得て、Ｖｐ－ＶｎをＶｒｅｆに対して上昇させ得る。Ｖｐ－Ｖｎは、Ｖｐ－Ｖｎが比較器２０８の負の閾値電圧－Ｖｔｈを下回らないレベルまで上昇し得る。そのような場合、比較器２０８は、高出力状態にラッチし得る。電圧レベルＶｐ－Ｖｎの上昇は、Ｖｒｅｆの変調とみなされ得る（例えば、Ｄ＜０．５の場合、Ｖｒｅｆは減少する）。図１１Ｂ及び図１１Ｃに示されるように、最初は、Ｖｐ－Ｖｒｅｆ及びＶｎ－Ｖｒｅｆはそれぞれ、ドライバ基準２２０における電圧Ｖｒｅｆと、絶縁供給電圧Ｖｓ＿ｉｓｏとの間であり得る。しかしながら、時間が経過するにつれて、コンデンサＣ２、Ｃ３、又はその両方の漏れは、Ｖｐ－Ｖｒｅｆ、Ｖｎ－Ｖｒｅｆ、又はその両方を、Ｖｒｅｆを下回って降下させ得る。

【0079】

図１１Ｄは、Ｄ＝０．７である場合の、比較器２０８の第１の入力２２６_１における電圧Ｖｐと比較器２０８の第２の入力２２６_２における電圧Ｖｎとの間の電圧差Ｖｐ－Ｖｎの一例を示す。図１１Ｅは、Ｄ＝０．７である場合の、第１の入力２２６_１における電圧Ｖｐとドライバ基準２２０における電圧Ｖｒｅｆとの間の電圧差Ｖｐ－Ｖｒｅｆを示す。図１１Ｆは、Ｄ＝０．７である場合の、第２の入力２２６_２における電圧ＶｎとＶｒｅｆとの間の電圧差Ｖｎ－Ｖｒｅｆの一例を示す。

【0080】

図１１Ｄに示されるように、Ｖｐ－Ｖｎは、最初は、比較器の上側閾値及び下側閾値（例えば、図１１Ｄの＋Ｖｔｈ及び－Ｖｔｈ）を超え得る。しかしながら、時間が経過するにつれて、コンデンサＣ２又はＣ３、若しくはその両方の漏れは、ＰＷＭ信号のデューティサイクルＤが０．５よりも高いことに起因してＶｒｅｆの変調をもたらし得て、Ｖｐ－ＶｎをＶｒｅｆに対して低下させ得る。Ｖｐ－Ｖｎは、Ｖｐ－Ｖｎが比較器２０８の正の閾値電圧＋Ｖｔｈを上回って上昇しないレベルまで低下し得る。そのような場合、比較器２０８は、低出力状態にラッチし得る。電圧レベルＶｐ－Ｖｎの減少は、Ｖｒｅｆの変調（例えば、Ｄ＞０．５の場合にＶｒｅｆが増加する）とみなし得る。図１１Ｅ及び図１１Ｆに示されるように、最初は、Ｖｐ－Ｖｒｅｆ及びＶｎ－Ｖｒｅｆはそれぞれ、ドライバ基準２２０における電圧と絶縁供給電圧Ｖｓ＿ｉｓｏとの間であり得る。しかしながら、時間が経過するにつれて、コンデンサＣ２、Ｃ３、又はその両方の漏れは、Ｖｐ－Ｖｒｅｆ、Ｖｎ－Ｖｒｅｆ、又はその両方を、Ｖｒｅｆを下回って降下させ得る。

【0081】

ここで、図１２Ａ～図１２Ｌを参照すると、本明細書に開示の態様による波形の例が示されている。図１２Ａ～図１２Ｌにおいて、「Ｖｐ」は、比較器の第１の入力（例えば、第１の入力１０９_１－図１、第１の入力２２６_１－図２Ａ、第１の入力４２６_１－図４）における電圧に関する。「Ｖｎ」は、比較器における第２の入力（例えば、第２の入力１０９_２－図１、第２の入力２２６_２－図２Ａ、第２の入力４２６_２－図４）の電圧に関する。「Ｖｒｅｆ」は、ドライバ基準（例えば、ドライバ基準１１８－図１、ドライバ基準２２０－図２Ａ、ドライバ基準４２０－図４、ドライバ基準ノード５１８－図５、ドライバ基準ノード６１８－図６）における電圧に関する。

【0082】

図１２Ａ～図１２Ｆは、フィードバック（例えば、図１、図２Ａ、図３Ａ～図３Ｄ、又は図４と併せて上述したようなフィードバック回路）が比較器の出力と入力との間で使用される例を示す。図１、図２Ａ、及び図４と併せて上述したように、フィードバックは、入力信号の電圧レベルの変化が比較器の出力における電圧レベルの変化をもたらし得る（例えば、入力信号の変動するデューティサイクル又はコンデンサの漏れに起因するエラーの確率を低減する）ように、比較器の入力における電圧レベルを制御するために使用され得る。図１２Ａ～図１２Ｃは、ＰＷＭ入力信号のデューティサイクルＤが０．３である（Ｄ＝０．３）場合を示す。図１２Ｄ～図１２Ｆは、ＰＷＭ入力信号のデューティサイクルＤが０．７である（Ｄ＝０．７）場合を示す。図１２Ｇ～図１２Ｉは、ＰＷＭ入力信号のデューティサイクルＤが０．９５である（Ｄ＝０．９５）場合を示し、図１２Ｊ～図１２Ｌは、ＰＷＭ入力信号のデューティサイクルＤが０．０５である（Ｄ＝０．０５）場合を示す。図１２Ａ、図１２Ｄ、図１２Ｇ、又は図１２Ｊに示されるように、上記のようなフィードバック回路が使用される場合、Ｖｐ－Ｖｎは、デューティサイクルにかかわらず、＋Ｖｔｈを上回って上昇するか、又は－Ｖｔｈを下回って下降する。図１２Ｂ、図１２Ｅ、図１２Ｈ、又は図１２Ｋに示されるように、上記のようなフィードバック回路が使用される場合、Ｖｐ－Ｖｒｅｆは、デューティサイクルにかかわらず、ＶｒｅｆとＶｓ＿ｉｓｏとの間に留まる。図１２Ｃ、図１２Ｆ、図１２Ｉ、又は図１２Ｌに示されるように、上記のようなフィードバック回路が使用される場合、Ｖｎ－Ｖｒｅｆも、デューティサイクルにかかわらず、ＶｒｅｆとＶｓ＿ｉｓｏとの間に留まる。

【0083】

図１２Ａ～図１２Ｋを鑑みると、本明細書の開示によるフィードバック回路（例えば、フィードバック回路１１６－図１、フィードバック回路１１６－図１、フィードバック回路２１６－図２Ａ、フィードバック回路４１６－図４）は、比較器の入力（例えば、比較器１１４の入力１０９_１及び１０９_２－図１、比較器２０８の入力２２６_１及び２２６_２、比較器４０８の入力４２６_１及び４２６_２－図１）における電圧レベルを、判定された値内になるように（例えば、基準電圧レベルＶ＿ｒｅｆと回路の供給電圧レベルＶｓ＿ｉｓｏとの間になるように）制御するように構成され得る。本明細書の開示によるフィードバック回路は、比較器の入力における電圧レベル間の差が、比較器の閾値レベル（例えば、＋Ｖｔｈ及び－Ｖｔｈ）を上回る又は下回るように制御するように構成され得る。本明細書の開示によるフィードバック回路は、比較器の入力における電圧レベル間の差の中間点が所定の値内になるように制御する（例えば、差の中間点が、許容範囲内である値を中心とするように制御する）ように構成され得る。例えば、フィードバック回路は、比較器の入力における電圧レベル間の差の中間点を、判定された許容範囲内で約０になるように制御し得る。図１３Ａ～図１３Ｅと併せて本明細書中、以下に更に説明するように、本明細書の開示によるフィードバック回路は、比較器の入力における電圧レベル間の差の平均を、（例えば、入力信号のデューティサイクルにかかわらず）判定された値内となるように制御するように構成され得る。

【0084】

ここで図１３Ａ～図１３Ｅを参照すると、本明細書に開示の態様によるタイミング図及びモデルを示している。以下の図１３Ａ～図１３Ｄの説明において、Ｖｐは、比較器の第１の入力（例えば、比較器２０８の第１の入力２２６_１－図２Ａ）における瞬時電圧を表してもよく、Ｖｎは、比較器の第２の入力（例えば、比較器２０８の第２の入力２２６_２－図２Ａ）における瞬時電圧を表してもよい。＜Ｖｐ＞は、比較器の第１の入力における平均電圧を表してもよく、＜Ｖｎ＞は、比較器の第２の入力における平均電圧を表してもよい。＜Ｖｐ－Ｖｎ＞は、ＶｐとＶｎとの間の差の平均を表し得る。

【0085】

図１３Ａ～図１３Ｄの例では、Ｖｐは、第１の電圧レベルＶ１と第２の電圧レベルＶ２（例えば、図１３Ａに示すようなパルス信号）との間で遷移し、Ｖｎは、一定のままである。第１の入力における信号（例えば、パルスＰＷＭ信号）は、＜Ｖｐ＞の平均値でコンデンサＣ２（例えば、図２Ａ又は図４）にわたって平均し得る。そのような場合、面積Ｓ１は、図１３Ａの面積Ｓ２に等しくなければならない。この条件は、以下の式によって表現され得る。
Ｔｓ＊Ｄ＊β＝Ｔｓ＊（１－Ｄ）＊α （３）
式中、
α＋β＝Ｖａ （４）

【0086】

式（３）及び（４）並びに図１３Ａから、以下の式を書くことができる。
α＝Ｄ＊Ｖａ （５）
β＝（１－Ｄ）＊Ｖａ （６）
Ｖ１＝＜Ｖｐ＞－α （７）
Ｖ２＝＜Ｖｐ＞＋β （８）
式中、Ｖ１及びＶ２は、基準に対するＶｐの電圧レベルである。Ｖｐ－Ｖｎが第１の電圧レベル

【0087】

【数2】

と第２の電圧レベル

【0088】

【数3】

との間でトグルする場合、以下のことが必要とされ得る。

【0089】

【数4】

【0090】

【数5】

及び

【0091】

【数6】

は、以下のように書くことができる。

【0092】

【数7】

【0093】

式（５）～（８）並びに（１０）及び（１１）を式（９）とともに使用すると、以下を得ることができる。
＜Ｖｐ＞－＜Ｖｎ＞＝（Ｖａ／２）＊（２Ｄ－１） （１２）

【0094】

式１２は、＜Ｖｐ－Ｖｎ＞＝０（例えば、図１２Ａ、図１２Ｄ、図１２Ｇ、又は図１２Ｊに示されるように、Ｖｒｅｆを中心とする）を維持するための要件に関する。図１３Ｃ及び図１３Ｄを参照すると、ＰＷＭスイッチのモデルは、以下のように表現され得る。
Ｖｏｕｔ＝Ｄ＊Ｖｘ＋（１－Ｄ）＊Ｖｙ （１３）

【0095】

Ｖｘ及びＶｙは、以下のように、それぞれ共通電圧を上回るか、又は下回る差電圧ΔＶとして表現され得る。
Ｖｘ＝Ｖｃｏｍ＋ΔＶ （１４）
Ｖｙ＝Ｖｃｏｍ－ΔＶ （１５）

【0096】

式（１３）とともに式（１４）及び（１５）を使用すると、以下のように示され得る。
Ｖｏｕｔ＝Ｖｃｏｍ＋ΔＶ＊（２Ｄ－１） （１６）

【0097】

＜Ｖｎ＞＝Ｖｃｏｍ、＜Ｖｐ＞＝Ｖｃｏｍ＋ΔＶ＊（２Ｄ－１）、及びΔＶ＝Ｖａ／２とする場合、式１２の要件は、ＰＷＭスイッチ（例えば、ＰＷＭ信号に基づいて変調されたフィードバック電圧を生成するフィードバック回路）を使用して満たされ得る。この条件は、例えば、Ｖ１－Ｖ２＝Ｖａ／２及びＶａ＝Ｖｓ＿ｉｓｏである図３Ｃ及び図３Ｄと併せて上述した電圧生成器３２０又は３３０によって実装されてもよく、スイッチ３２４又は３３４は、（例えば、図１、図２Ａ又は図４の比較器１１４、２１０、又は４１０などの比較器の出力からの）ＰＷＭ信号によって変調されてもよい。

【0098】

（例えば、図１３Ｅに示すように）Ｖｎもハイ状態とロー状態との間で遷移する場合、以下の式を採用して、同様の導出が使用され得る。

【0099】

【数8】

その結果、以下のようになり得る。
＜Ｖｐ＞－＜Ｖｎ＞＝Ｖａ＊（２Ｄ－１） （２１）

【0100】

式（２１）において、ΔＶはＶａに等しくてもよい。式（２１）と式（１２）との間の比較に基づいて、比較器への入力信号＜Ｖｐ＞－＜Ｖｎ＞は、Ｖｎもハイ状態とロー状態との間で遷移する場合に２倍大きい。これは、駆動信号の信号対雑音比（signal-to-noise ratio、ＳＮＲ）の増加をもたらし得るもので、これがエラーの確率をより低くする。

【0101】

本明細書に開示の態様による絶縁ゲートドライバの利点は、絶縁ゲートドライバ１０２が、中間回路（例えば、インバータ、フリップフロップ、エンコーダ、バイアス回路、発振器、整流器など）を伴うことなく、信号生成器に直接結合され得ることであり得る。これは、様々な追加の利点を提供し得る。例えば、場合によっては、Ｃ１、Ｃ２、Ｃ３、又はＣ４の容量は、（例えば、製造プロセスにおける不完全性などに起因して）設計値から逸脱し得る。これらの偏差を克服するために、本明細書に開示の態様による絶縁ゲートドライバが較正され得る。例えば、図２Ａを参照すると、コンデンサＣ１、Ｃ２、Ｃ３、又はＣ４のうちの１つ以上は、制御され得る容量を有する可変コンデンサであり得る。各々が対応する異なる電圧レベルを有する所定の入力信号は、端子２２４_１及び２２４_２において入力段２０６によって受信され得る。対応の変動する電圧レベルを有するこれらの所定の入力信号は、ゲートドライバ２００からの対応する予期された出力（例えば、高レベル信号又は低レベル信号）を有し得る。所定の入力信号から生じる出力を測定し、測定された出力を予期された出力と比較することによって、予期された出力に対する比較器２０８からの出力の状態の偏差が判定され得る。その結果、（例えば、所定の信号及びコンデンサＣ１、Ｃ２、Ｃ３、及びＣ４の設計値から導出される）予期された入力に対する比較器２０８への入力の偏差が判定され得る。そのような偏差が判定される場合、変動するコンデンサの容量は、これらの偏差を最小化するように調整され得る。

【0102】

開示された技術のゲートドライバの別の利点は、品質管理に関連し得る。較正に関して上述したのと同様に、それぞれが対応する異なる電圧レベルを有する所定の入力信号が、端子２２４_１及び２２４_２において入力段２０６によって受信され得る。所定の変動電圧レベルを有するこれらの所定の入力信号は、ゲートドライバ２００からの対応する予期された出力（例えば、高レベル信号又は低レベル信号）を有し得る。所定の入力信号から生じる出力を測定し、測定された出力を予期された出力と比較することによって、試験対象ゲートドライバがどの電圧レベルで故障しているかを判定してもよく、それに応じてゲートドライバを評価してもよい。例えば、低電圧レベルで故障したゲートドライバは、高電圧レベルで故障したゲートドライバよりも高く評価され得る。

【0103】

本開示の１つ以上の態様は、コンピュータ使用可能データで具体化することができる、又は１つ以上のコンピュータ又は他のデバイスにより実行される１つ以上のプログラムモジュール内の命令のようなコンピュータ実行可能命令で具体化することができる。概して、プログラムモジュールは、コンピュータ又は他のデバイス内のプロセッサにより実行されると、特定のタスクを実行するか又は特定の抽象データ型を実装するルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含む。コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッドステートメモリ、ＲＡＭなどのコンピュータ可読媒体に記憶され得る。当業者には理解されるように、プログラムモジュールの機能は、様々な実施形態において所望に応じて組み合わせられ得るか、又は分散され得る。加えて、機能性は、全体的又は部分的に、ファームウェア、又は集積回路、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）などのようなハードウェア均等物において具現化されてもよい。特定のデータ構造を使用して、本開示の１つ以上の態様をより効果的に実現することができ、このようなデータ構造は、本明細書において説明されるコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内で企図される。

【0104】

本主題は、構造的な特徴及び／又は方法論的な方式に固有の言語で記載されているが、添付の特許請求の範囲に定義される主題は、必ずしも上記の特定の特徴又は方式に限定されるものではないことを、理解されたい。むしろ、上に記載した特定の特徴及び行為は、特許請求の範囲を実行する例示的な形態として記載される。

【0105】

本明細書の一連の番号付き条項において、様々な態様が強調されることになる。これらの態様は、本発明又は本発明の概念を限定するものとして解釈されるべきではなく、本明細書に記載されるいくつかの特徴を、そのような態様の重要性又は関連性の特定の順序を示唆することなく、強調するものとして提供されているに過ぎない。

【0106】

条項１：装置であって、
第１の入力と、第２の入力と、第１の交流（Alternating Current、ＡＣ）結合器と、第２のＡＣ結合器とを備える入力段であって、第１のＡＣ結合器が、入力段の第１の入力と第３の入力との間に結合されており、第２のＡＣ結合器が、入力段の第２の入力と第４の入力との間に結合されており、入力段が、第１の入力及び第２の入力において入力信号を受信し、入力信号に基づいて第２の信号を第３の入力及び第４の入力に提供するように構成されている、入力段と、
出力を備える比較器であって、比較器が、第３の入力における第１の電圧のレベルと第４の入力における第２の電圧のレベルとの間の比較に基づいて、出力において出力信号を提供するように構成されており、第１の電圧のレベル及び第２の電圧のレベルが、第２の信号に対応する、比較器と、
比較器の出力に結合されたフィードバック回路であって、出力信号を受信し、出力信号に基づいて、第１のフィードバック電圧を第３の入力に提供するように構成されており、第１のフィードバック電圧のレベルは、第１の電圧のレベルに基づくものであり、入力信号の電圧レベルの変化が比較器の出力における電圧レベルの変化をもたらすように、第１の電圧のレベル及び第２の電圧のレベルを制御する、フィードバック回路と、を備える、装置。

【0107】

条項２：フィードバック回路が、第２のフィードバック電圧を第４の入力に提供するように更に構成された、条項１に記載の装置。

【0108】

条項３：フィードバック回路が、電圧レベル生成器及びインピーダンスを備え、
電圧レベル生成器が、第１のフィードバック電圧を生成し、インピーダンスを介して、第３の入力に第１のフィードバック電圧を提供するように構成されている、条項１又は２に記載の装置。

【0109】

条項４：インピーダンスが、寄生インピーダンスである、条項３に記載の装置。

【0110】

条項５：フィードバック回路が、第１の電圧に対応するために、出力信号に基づいて第１のフィードバック電圧を生成するように構成されている、条項２～４のいずれか１つに記載の装置。

【0111】

条項６：出力信号が、少なくとも２つの状態のうちのある状態を含み、
少なくとも２つの状態の各々が、少なくとも２つの電圧レベルのうちの一方に対応し、
フィードバック回路が、出力信号を受信し、出力信号の状態に基づいて、第１のフィードバック電圧のレベルを少なくとも２つの電圧レベルのうちの一方に設定するように更に構成された、条項５に記載の装置。

【0112】

条項７：少なくとも２つの電圧レベルのうちの第１の電圧レベルのレベルが、基準電圧レベルを上回る所定の値である、条項６に記載の装置。

【0113】

条項８：少なくとも２つの電圧レベルのうちの第２の電圧レベルのレベルが、基準電圧レベルを下回る所定の値である、条項７に記載の装置。

【0114】

条項９：少なくとも２つの電圧レベルのうちの第２の電圧レベルのレベルが、基準電圧レベルに対応する、条項７に記載の装置。

【0115】

条項１０：第２のフィードバック電圧のレベルが、出力信号の状態に関連する少なくとも２つの他の電圧レベルのうちの一方に対応する、条項６～９のいずれか１つに記載の装置。

【0116】

条項１１：電圧レベル生成器は、少なくとも２つの電圧レベルと、第２のフィードバック電圧のレベルとを生成するように構成されている、条項６～１０のいずれか１つに記載の装置。

【0117】

条項１２：フィードバック回路が、比較器の出力及び電圧レベル生成器に結合されたコントローラを更に備え、
コントローラが、出力信号に基づいて制御信号を提供するように構成されており、
電圧レベル生成器が、制御信号に基づいて第３の入力に第１のフィードバック電圧を提供する、条項６～１１のいずれか１つに記載の装置。

【0118】

条項１３：電圧レベル生成器が、インピーダンス分割器と少なくとも１つのスイッチとを備え、
スイッチが、分割器と第３の入力との間に結合されており、
分割器が、少なくとも２つの電圧レベルと第２のフィードバック電圧のレベルとを生成するために、直列に結合された少なくとも４つのインピーダンスを備え、
コントローラが、少なくとも１つのスイッチを制御して、少なくとも２つの電圧レベルのうちの一方を選択するように構成されている、条項１２に記載の装置。

【0119】

条項１４：少なくとも４つのインピーダンスが、第１のインピーダンス、第２のインピーダンス、第３のインピーダンス、及び第４のインピーダンスを含み、
第１のインピーダンス及び第２のインピーダンスが、第１の生成器接続において直列に結合されており、
第３のインピーダンス及び第４のインピーダンスが、第２の生成器接続において直列に結合されており、
第２のインピーダンスが、第３の生成器接続において第３のインピーダンスと結合される、条項１３に記載の装置。

【0120】

条項１５：第１のインピーダンスが、第４のインピーダンスに等しく、
第２のインピーダンスが、第３のインピーダンスと等しい、条項１４に記載の装置。

【0121】

条項１６：第１の生成器接続部における電圧レベルが、少なくとも２つの電圧レベルのうちの第１の電圧レベルに対応し、
第２の生成器接続部における電圧レベルが、少なくとも２つの電圧レベルのうちの第２の電圧レベルに対応し、
第３の生成器接続部における電圧レベルが、第２の電圧のレベルに対応する、条項１４又は１５に記載の方法。

【0122】

条項１７：第１のＡＣ結合器が、コンデンサを備え、
インピーダンス及びコンデンサが、時定数回路を形成し、
時定数回路が、決定された変化率を第１の電圧のレベルに設定するように構成されており、
インピーダンスが、コンデンサの値に基づいて時定数を生成するように構成されている、条項２～１６のいずれか１つに記載の装置。

【0123】

条項１８：第１の入力及び第２の入力が、第１の基準を基準とし、
第３の入力及び第４の入力が、第２の基準を基準とし、
入力段が、第１の基準と第２の基準との間にＤＣ絶縁を提供するように構成されている、条項６～１７のいずれか１つに記載の装置。

【0124】

条項１９：第１のＡＣ結合器が、第１の入力と第３の入力とに結合された第１のコンデンサを備え、
第２のＡＣ結合器が、第２の入力と第４の入力とに結合された第２のコンデンサを備える、条項１８に記載の装置。

【0125】

条項２０：第１のＡＣ結合器が、第３の入力と第２の基準との間に結合された第３のコンデンサを更に備え、
第２のＡＣ結合器が、第４の入力と第２の基準との間に結合された第４のコンデンサを更に備える、条項１９に記載の装置。

【0126】

条項２１：第２の基準と第３の基準との間の電圧レベルが、第１の入力と第２の入力との間の電圧レベルに応答して変化する、条項１８～２０のいずれか１つに記載の装置。

【0127】

条項２２：第１の電圧、第２の電圧、並びに第１及び第２のフィードバック電圧が、第２の基準を基準とする、条項１８～２１のいずれか１つに記載の装置。

【0128】

条項２３：フィードバック回路が、コントローラに結合されており、第２の基準と第３の基準との間、又は第２の基準と第１の基準との間、のうちの一方に更に結合されているセンサを更に備え、
センサが、第２の基準と第３の基準との間、又は第２の基準と第１の基準との間、のうちの一方の電圧を測定し、測定された電圧に関連する測定値をコントローラに提供するように構成されている、条項１８～２２のいずれか１つに記載の装置。

【0129】

条項２４：コントローラが、測定値が第１の閾値を上回るか、又は第２の閾値を下回ることに基づいて、以前に決定された制御信号を出力するように構成されている、条項２３に記載の装置。

【0130】

条項２５：第１のフィードバック電圧のレベル及び第２のフィードバック電圧のレベルが、第３の基準と第２の基準との間の電圧レベルに基づく、条項２３又は２４に記載の装置。

【0131】

条項２６：第２のフィードバック電圧レベルが、比較器の第３の入力における共通電圧である、条項２５に記載の装置。

【0132】

条項２７：共通電圧が、２つ以上の電圧レベルから選択される、条項２６に記載の装置。

【0133】

条項２８：第１のフィードバック電圧レベルが、共通電圧を上回る差動電圧、又は共通電圧を下回る差動電圧である、条項２６又は２７に記載の装置。

【0134】

条項２９：信号生成器を更に備え、信号生成器が、第１の出力及び第２の出力を備え、第１の出力が、第１の入力に結合されており、第２の出力が、第２の入力に結合されており、
信号生成器が、入力信号を生成するように構成されており、
入力信号が、第１の出力と第２の出力との間に少なくとも２つの入力電圧レベルを含む、条項１８～２８のいずれかに記載の装置。

【0135】

条項３０：入力信号が、パルス幅変調（ＰＷＭ）信号を含む、条項２９に記載の装置。

【0136】

条項３１：ＰＷＭ信号が、可変デューティサイクルを含む、条項３０に記載の装置。

【0137】

条項３２：第１のフィードバック電圧及び第２のフィードバック電圧が、ＰＷＭ信号のデューティサイクルの変化に基づいて、第１の電圧のレベルに対する、及び第２の電圧のレベルに対する、第２の基準の電圧レベルの変調を防止する、条項３１に記載の装置。

【0138】

条項３３：第２の出力ノードが、第１の基準に結合される、条項２６～３２のいずれかに記載の装置。

【0139】

条項３４：第１の電圧の少なくとも２つの電圧レベルが、第１の出力と第２の出力との間の少なくとも２つの入力電圧レベルに対応する、条項３３に記載の装置。

【0140】

条項３５：第３の入力が、第１のＡＣ結合器から第１の電圧を受信するように構成されており、
第４の入力が、第２のＡＣ結合器から第２の電圧を受信するように構成されている、条項３４に記載の装置。

【0141】

条項３６：出力信号が、スイッチング接続点において第２のスイッチと直列に結合された第１のスイッチを制御するように構成されており、
スイッチング接続点が、第２の基準に対応する、条項１８に記載の装置。

【0142】

条項３７：出力が、第１のスイッチの制御端子に結合されており、
制御端子における電圧レベルが、第１のスイッチの導通状態を制御するように構成されている、条項３６に記載の装置。

【0143】

条項３８：第１のスイッチ又は第２のスイッチのうちの少なくとも一方が、電界効果トランジスタ（Field Effect Transistor、ＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、又はバイポーラ接合トランジスタ（ＢＪＴ）のうちの１つである、条項３６又は３７に記載の装置。

【0144】

条項３９：電界効果トランジスタ又は絶縁ゲートバイポーラトランジスタが、ゲート端子を備え、
ＢＪＴが、ベース端子を備え、
制御端子が、ゲート端子又はベース端子である、条項３８に記載の装置。

【0145】

条項４０：第１のスイッチの出力と制御端子との間に結合された出力段を更に備え、
出力段が、出力信号を増幅し、制御端子にスイッチ制御信号を提供するように構成されている、条項３６～３９のいずれかに記載の装置。

【0146】

条項４１：スイッチ制御信号が、第３の電圧レベル又は第４の電圧レベルを含み、
第１のスイッチが、第１のスイッチの制御端子における第３の電圧レベルに基づいて、非導通状態と導通状態との間で遷移するように構成されており、
第１のスイッチが、第１のスイッチの制御端子における第４の電圧レベルに基づいて、導通状態と非導通状態との間で遷移するように構成されている、条項４０に記載の装置。

【0147】

条項４２：出力段が、プッシュプルトランジスタ対を備え、
出力が、プッシュプルトランジスタ対の入力に結合されており、
スイッチの制御端子が、プッシュプルトランジスタ対の出力に結合される、条項４０又は４１に記載の装置。

【0148】

条項４３：方法であって、
比較器によって、比較器の第１の入力における第１の電圧のレベルを比較器の第２の入力における第２の電圧のレベルと比較するステップと、
フィードバック回路によって、比較に基づいて、第１のフィードバック電圧を選択するステップと、
フィードバック回路によって、第１のフィードバック電圧を第１の入力に提供するステップと、を含む、方法。

【0149】

条項４４：フィードバック回路によって、第２のフィードバック電圧を第２の入力に提供するステップを更に含む、条項４３に記載の方法。

【0150】

条項４５：フィードバック回路によって、第１の電圧のレベルに基づいて第１のフィードバック電圧のレベルを判定するステップを更に含む、条項４４に記載の方法。

【0151】

条項４６：出力信号の少なくとも２つの状態のうちのある状態を検出するステップを更に含み、出力信号の状態が、第１の電圧のレベルと第２の電圧のレベルとの間の比較に基づき、
第１電圧が、少なくとも２つの電圧レベルを含み、
少なくとも２つの状態の各々が、第１の電圧の少なくとも２つの電圧レベルのうちの一方に対応する、条項４４又は４５に記載の方法。

【0152】

条項４７：出力信号の状態に基づいて、第１のフィードバック電圧のレベルを少なくとも２つの電圧レベルのうちの一方に設定するステップを更に含む、条項４６に記載の方法。

【0153】

条項４８：第１の入力及び第２の入力が、第１の基準を基準とする、条項４６又は４７に記載の方法。

【0154】

条項４９：第１の入力が、比較器の第３の入力からＤＣ絶縁されており、
第２の入力が、比較器の第４の入力からＤＣ絶縁されている、条項４８に記載の方法。

【0155】

条項５０：第３の入力及び第４の入力が、第２の基準を基準とする、条項４９に記載の方法。

【0156】

条項５１：第３の入力及び第４の入力において、信号生成器から入力信号を受信するステップを更に含み、
入力信号が、比較器の第１の出力と第２の出力との間に少なくとも２つの入力電圧レベルを含む、条項５０に記載の方法。

【0157】

条項５２：入力信号が、パルス幅変調（ＰＷＭ）信号を含む、条項５１に記載の方法。

【0158】

条項５３：ＰＷＭ信号が、変動するデューティサイクルを含む、条項５１に記載の方法。

【0159】

条項５４：第１のフィードバック電圧及び第２のフィードバック電圧が、ＰＷＭ信号のデューティサイクルの変化に基づいて、第１の電圧のレベルに対する、及び第２の電圧のレベルに対する、第１の基準の電圧レベルの変調を防止する、条項５３に記載の装置。

【0160】

条項５５：スイッチング接続点において第２のスイッチと直列に結合された第１のスイッチを動作させるステップを更に含み、
スイッチング接続点が、第２の基準に対応する、条項５１に記載の方法。

【0161】

条項５６：スイッチング接続点が第３の基準に対応する、条項５５に記載の方法。

【0162】

条項５７：出力信号を増幅してスイッチ制御信号を生成し、スイッチ制御信号を第１のスイッチの制御端子に提供するステップを更に含む、条項５５又は５６に記載の方法。

【0163】

条項５８：スイッチ制御信号が、第３の電圧レベル、又は第４の電圧レベルを含み、
第１のスイッチが、第１のスイッチの制御端子における第３の電圧レベルに基づいて、非導通状態と導通状態との間で遷移するように構成されており、
第１のスイッチが、第１のスイッチの制御端子における第４の電圧レベルに基づいて、導通状態と非導通状態との間で遷移するように構成されている、条項５７に記載の方法。

【0164】

条項５９：第１の基準と第３の基準との間の電圧差を測定することを更に含む、条項５６～５８に記載の方法。

【0165】

条項６０：電圧差が第１の閾値を上回るか、又は第２の閾値を下回ることに基づいて、第１のフィードバック電圧レベルの以前に選択されたレベルを第１の基準に適用する、条項５９に記載の方法。

【0166】

条項６１：第１のフィードバック電圧レベルを選択することが、第１の基準と第２の基準との間の電圧差の測定値に基づく、条項５９又は６０に記載の方法。

【0167】

条項６２：装置であって、
第１の入力と、第２の入力と、第１の交流（ＡＣ）結合器と、第２のＡＣ結合器とを備える入力段であって、第１のＡＣ結合器が、入力段の第１の入力と第３の入力との間に結合されており、第２のＡＣ結合器が、入力段の第２の入力と第４の入力との間に結合されている、入力段と、
出力を備える比較器であって、比較器が、第３の入力における第１の電圧のレベルと第４の入力における第２の電圧のレベルとの間の比較に基づいて、出力において出力信号を提供するように構成されている、比較器と、
出力に結合されたフィードバック回路であって、フィードバック回路が、センサを備え、フィードバック回路が、第１の基準と第２の基準との間の測定された電圧レベルに基づいて、第１のフィードバック電圧レベル及び第２のフィードバック電圧レベルを判定するように構成されている、フィードバック回路と、を備え、
フィードバック回路が、判定された第１のフィードバック電圧レベルを比較器の第１の入力に提供し、判定された第２のフィードバック電圧レベルを比較器の第２の入力に提供するように構成されている、装置。

【0168】

条項６３：方法であって、
センサによって、第１の基準と第２の基準との間の電圧レベルを測定するステップと、
フィードバック回路によって、第１の基準と第２の基準との間の測定された電圧レベルに基づいて、第１のフィードバック電圧レベル及び第２のフィードバック電圧レベルを判定するステップと、
フィードバック回路によって、判定された第１のフィードバック電圧レベルを比較器の第１の入力に提供し、判定された第２のフィードバック電圧レベルを比較器の第２の入力に適用するステップと、を含む、方法。

【0169】

条項６４：第２のフィードバック電圧レベルが、比較器の第２の入力ノードにおける共通電圧である、条項６３に記載の方法。

【0170】

条項６５：共通電圧が、２つ以上の電圧レベルから選択される、条項６４に記載の方法。

【0171】

条項６６：第１のフィードバック電圧レベルが、共通電圧を上回る差動電圧、又は共通電圧を下回る差動電圧である、条項６４又は６５に記載の方法。

【0172】

条項６７：装置であって、
第１の入力と、第２の入力と、第１の交流（ＡＣ）結合器と、第２のＡＣ結合器とを備える入力段であって、第１のＡＣ結合器が、入力段の第１の入力と第３の入力との間に結合されており、第２のＡＣ結合器が、入力段の第２の入力と第４の入力との間に結合されており、入力段が、第１の入力及び第２の入力において入力信号を受信し、入力信号に基づいて、第３の入力及び第４の入力において第２の信号を提供するように構成されている、入力段と、
出力を備える比較器であって、比較器は、第３の入力における第１の電圧のレベルと第４の入力における第２の電圧のレベルとの間の比較に基づくレベルを有する出力において出力信号を提供するように構成されている、比較器と、
出力に結合されたフィードバック回路であって、フィードバック回路が、出力信号を受信し、出力信号に基づいて、第１のフィードバック電圧を第３の入力に提供し、第２のフィードバック電圧を第４の入力に提供して、第３の入力における第１の電圧のレベルと第４の入力における第２の電圧のレベルとの間の差が判定された値内となるように制御するように構成されている、フィードバック回路と、を備える、装置。

【0173】

条項６８：上記条項１～６６のいずれかの特徴を更に備える、条項６７に記載の装置。

【0174】

条項６９：第３の入力における第１の電圧のレベルと第４の入力における第２の電圧のレベルとの間の差を、判定された値内となるように制御することは、第３の入力における第１の電圧のレベルと第４の入力における第２の電圧のレベルとの間の差の平均を制御することを含む、条項６７に記載の装置。

【0175】

条項７０：第３の入力における第１の電圧のレベルと第４の入力における第２の電圧のレベルとの間の差を判定された値内となるように制御することは、第３の入力における第１の電圧のレベルと第４の入力における第２の電圧のレベルとの間の中間点を制御することを含む、条項６７に記載の装置。

【0176】

条項７１：装置であって、
第１の入力と、第２の入力と、第１の交流（ＡＣ）結合器と、第２のＡＣ結合器とを備える入力段であって、第１のＡＣ結合器が、入力段の第１の入力と第３の入力との間に結合されており、第２のＡＣ結合器が、入力段の第２の入力と第４の入力との間に結合されており、入力段が、第１の入力及び第２の入力において入力信号を受信し、入力信号に基づいて、第３の入力及び第４の入力において第２の信号を提供するように構成されている、入力段と、
出力を備える比較器であって、比較器は、第３の入力における第１の電圧のレベルと第４の入力における第２の電圧のレベルとの間の比較に基づくレベルを有する出力において出力信号を提供するように構成されている、比較器と、
出力に結合されたフィードバック回路であって、フィードバック回路が、出力信号を受信し、出力信号に基づいて、第１のフィードバック電圧を第３の入力に提供し、第２のフィードバック電圧を第４の入力に提供して、第３の入力における第１の電圧のレベル及び第４の入力における第２の電圧のレベルを判定された値内となるように制御するように構成されている、フィードバック回路と、を備える、装置。

【0177】

条項７２：上記条項１～６６のいずれかの特徴を更に備える、条項７１に記載の装置。

【0178】

条項７３：第３の入力における第１の電圧のレベル及び第４の入力における第２の電圧のレベルを判定された値内となるように制御することは、第３の入力における第１の電圧のレベル及び第４の入力における第２の電圧のレベルの平均を制御することを含む、条項７１に記載の装置。

【0179】

条項７４：第３の入力における第１の電圧のレベル及び第４の入力における第２の電圧のレベルを判定された値内となるように制御することは、第３の入力における第１の電圧のレベルと第４の入力における第２の電圧のレベルとの間の中間点を制御することを含む、条項７１に記載の装置。

【0180】

条項７５：装置であって、
信号生成器から入力信号を受信し、第１の基準に対して２つの電圧レベルを備える第２の信号を提供するように構成された、ＤＣ絶縁を備える入力段と、
２つの電圧レベルを比較し、比較に基づいて出力信号を提供するように構成された比較器と、
比較器から出力信号を受信し、出力信号に基づいて、入力信号の電圧レベルの変化が比較器の出力における電圧レベルの変化をもたらすように、１つ以上のフィードバック電圧を入力段に提供するように構成された、フィードバック回路と、を備え、
１つ以上のフィードバック電圧のレベルが、２つの電圧レベルのうちの１つ以上に対応する、装置。

【0181】

条項７６：出力信号が、少なくとも２つの状態のうちのある状態を含み、
少なくとも２つの状態の各々が、少なくとも２つの電圧レベルのうちの一方に対応し、
フィードバック回路が、出力信号を受信し、出力信号の状態に基づいて、２つの電圧レベルのうちの１つに対応して１つ以上のフィードバック電圧を設定するように更に構成された、条項７５に記載の装置。

【0182】

条項７７：少なくとも２つの電圧レベルのうちの第１の電圧レベルのレベルが、第１の基準を上回る所定の値であり、
少なくとも２つの電圧レベルのうちの第２の電圧レベルのレベルが、第１の基準を下回る所定の値である、条項７６に記載の装置。

【0183】

条項７８：フィードバック回路が、電圧レベル生成器及びインピーダンスを備え、
電圧レベル生成器が、第１のフィードバック電圧を生成し、インピーダンスを介して第１のフィードバック電圧を入力段に提供するように構成されている、条項７６又は７７に記載の装置。

【0184】

条項７９：電圧レベル生成器が、少なくとも２つの電圧レベルと、第２のフィードバック電圧のレベルとを生成するように構成されている、条項７８に記載の装置。

【0185】

条項８０：フィードバック回路が、比較器の出力及び電圧レベル生成器に結合されたコントローラを更に備え、
コントローラが、出力信号に基づいて制御信号を提供するように構成されており、
制御信号に基づいて、電圧レベル生成器が、第１のフィードバック電圧を第３の入力に提供する、条項７８又は７９に記載の装置。

【0186】

条項８１：信号生成器からの入力信号が、第２の基準を基準とし、
入力段が、第１の基準と第２の基準との間にＤＣ絶縁を提供するように構成されている、条項７８～８０のいずれか１つに記載の装置。

【0187】

条項８２：ＤＣ絶縁が、第１のＡＣ結合器及び第２のＡＣ結合器を備え、
第１のＡＣ結合器が、第１の入力及び第３の入力に結合された第１のコンデンサと、第３の入力と第１の基準との間に結合された第２のコンデンサとを備え、
第２のＡＣ結合器が、第２の入力及び第４の入力に結合された第３のコンデンサと、第４の入力と第１の基準との間に結合された第４のコンデンサとを備える、条項８１に記載の装置。

【0188】

条項８３：フィードバック回路が、コントローラに結合されており、第１の基準と第３の基準との間、又は第１の基準と第２の基準との間、のうちの一方に更に結合されているセンサを更に備え、
センサが、第１の基準と第３の基準との間、又は第１の基準と第２の基準との間、のうちの一方の電圧を測定し、測定された電圧に関連する測定値をコントローラに提供するように構成されている。
第１のフィードバック電圧のレベル及び第２のフィードバック電圧のレベルが、第３の基準と第１の基準との間の電圧レベルに基づく、条項８１又は８２に記載の装置。

【0189】

条項８４：出力信号が、スイッチング接続点において第２のスイッチと直列に結合された第１のスイッチを制御するように構成されており、
スイッチング接続点が、第１の基準に対応する、条項８１に記載の装置。

【図1】

【図2A】

【図2B】

【図2C】

【図2D】

【図3A】

【図3B】

【図3C】

【図3D】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9A】

【図9B】

【図10A】

【図10B】

【図10C】

【図10D】

【図11A】

【図11B】

【図11C】

【図11D】

【図11E】

【図11F】

【図12A】

【図12B】

【図12C】

【図12D】

【図12E】

【図12F】

【図12G】

【図12H】

【図12I】

【図12J】

【図12K】

【図12L】

【図13A】

【図13B】

【図13C】

【図13D】

【図13E】

【外国語明細書】