IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス&ストレージ株式会社の特許一覧

<>
  • 特開-半導体装置、及び電力変換装置 図1
  • 特開-半導体装置、及び電力変換装置 図2
  • 特開-半導体装置、及び電力変換装置 図3
  • 特開-半導体装置、及び電力変換装置 図4
  • 特開-半導体装置、及び電力変換装置 図5
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024132568
(43)【公開日】2024-10-01
(54)【発明の名称】半導体装置、及び電力変換装置
(51)【国際特許分類】
   H01L 21/336 20060101AFI20240920BHJP
   H01L 29/06 20060101ALI20240920BHJP
   H01L 21/8234 20060101ALI20240920BHJP
   H01L 29/786 20060101ALI20240920BHJP
【FI】
H01L29/78 301D
H01L29/06 301F
H01L27/06 102A
H01L29/78 618F
【審査請求】未請求
【請求項の数】17
【出願形態】OL
(21)【出願番号】P 2023043393
(22)【出願日】2023-03-17
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(71)【出願人】
【識別番号】317011920
【氏名又は名称】東芝デバイス&ストレージ株式会社
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(74)【代理人】
【識別番号】100107582
【弁理士】
【氏名又は名称】関根 毅
(74)【代理人】
【識別番号】100118843
【弁理士】
【氏名又は名称】赤岡 明
(74)【代理人】
【識別番号】100125151
【弁理士】
【氏名又は名称】新畠 弘之
(72)【発明者】
【氏名】永野 博文
(72)【発明者】
【氏名】佐藤 久美子
【テーマコード(参考)】
5F048
5F110
5F140
【Fターム(参考)】
5F048AA05
5F048AB10
5F048AC06
5F048AC10
5F048BA16
5F048BB05
5F048BC03
5F048BG13
5F110AA11
5F110BB12
5F110CC02
5F110DD05
5F110DD13
5F110EE09
5F110FF02
5F110GG02
5F110HL01
5F110HM02
5F110HM12
5F110HM14
5F110NN65
5F110NN66
5F140AA25
5F140AB03
5F140AC21
5F140BA01
5F140BB13
5F140BD05
5F140BF04
5F140BF42
5F140BH13
5F140BH30
5F140CB04
5F140CD08
5F140CD09
(57)【要約】
【課題】半導体装置の厚みを抑制しつつ、高耐圧化が可能である半導体装置、及び電力変換装置を提供する。
【解決手段】本実施形態によれば、半導体装置は、第1領域と、第2領域と、第3領域と、ゲート領域と、を備える。第1領域は、半導体基板の一方の主面側の表面層に形成された第1導電型である。第2領域は、表面層の第1領域と異なる領域に形成された第2導電型である。第3領域は、表面層の第1領域と第2領域との間に形成され、所定の不純物濃度分布を有する。ゲート領域は、第3領域の一端にゲート酸化物層を介して形成される。第3領域は、ゲート領域の位置に応じた不純物濃度分布の第1変更領域を有する。
【選択図】図1
【特許請求の範囲】
【請求項1】
半導体基板と、
前記半導体基板の一方の主面側の表面層に形成された第1導電型の第1領域と、
前記表面層の前記第1領域と異なる領域に形成された第2導電型の第2領域と、
前記表面層の前記第1領域と前記第2領域との間に形成され、所定の不純物濃度分布を有する第3領域と、
前記第3領域の一端にゲート酸化物層を介して形成されたゲート領域と、
を備え、
前記第3領域は、前記ゲート領域の位置に応じた不純物濃度分布の第1変更領域を有する、半導体装置。
【請求項2】
前記第3領域は、前記第3領域に形成される電界に基づき、前記不純物濃度分布の複数の変更領域を有する、請求項1に記載の半導体装置。
【請求項3】
前記不純物濃度分布の変更領域は、3以上である、請求項2に記載の半導体装置。
【請求項4】
前記不純物濃度分布は、前記一端側から前記第3領域の他端側に向けて増加する、請求項2に記載の半導体装置。
【請求項5】
前記不純物濃度分布は、前記一端側から前記第3領域の他端側に向けて単調増加する、請求項4に記載の半導体装置。
【請求項6】
前記不純物濃度分布の変更領域は、前記第3領域に形成される電界の等電位線間隔が均等化されように形成される、請求項2に記載の半導体装置。
【請求項7】
前記第3領域に電界を生成可能である第1電界生成部を更に有し、
前記不純物濃度分布の第2変更領域は、前記第1電界生成部の端部の位置に応じて形成される、請求項2に記載の半導体装置。
【請求項8】
前記第3領域に電界を形成可能である第2電界生成部を更に有し、
前記不純物濃度分布の第3変更領域は、前記第2電界生成部の端部の位置に応じて形成される、請求項7に記載の半導体装置。
【請求項9】
前記第1変更領域より一端側の有効ドーズ量は1×1012~5×1012/cmである、請求項8に記載の半導体装置。
【請求項10】
前記第3変更領域より他端側の有効ドーズ量は5×1012~3×1013/cmである、請求項9に記載の半導体装置。
【請求項11】
前記第1変更領域は、前記ゲート領域の前記第2領域側の端部を通過し、且つ前記表面層と直交する第1ラインと、第1電界生成部の前記第2領域側の端部を通過し、且つ前記表面層と直交する第2ラインとの間30~80%の位置であり、
前記第2変更領域は、前記第2ラインと、第2電界生成部の前記第2領域側の端部を通過し、且つ前記表面層と直交する第3ラインとの間30~50%の位置あり、
前記第3変更領域は、前記第2ラインと、前記第3ラインとの間60~80%の位置である、請求項10に記載の半導体装置。
【請求項12】
前記第1領域は、ウェル領域に対応し、前記第2領域は、ドレイン領域に対応し、前記第3領域は、ドリフト層に対応する、請求項11に記載の半導体装置。
【請求項13】
前記表面層の前記第1領域に隣接して形成される第2導電型の第4領域と、前記表面層の前記第4領域に隣接して形成される第1導電型の第5領域とを更に備え、
前記第1領域と前記第4領域とは、前記ゲート酸化物層と接する、請求項12に記載の半導体装置。
【請求項14】
前記半導体基板の前記主面側と反対側の主面に形成される第1絶縁層と、
第1絶縁層を指示する支持基板と、
前記半導体基板の前記主面側に形成される第2絶縁層と、を更に備え、
前記第1電界生成部、及び前記第2電界生成部は、前記第2絶縁層内に構成される、請求項13に記載の半導体装置。
【請求項15】
前記半導体基板は活性層であり、2um以下の層厚である、請求項14に記載の半導体装置。
【請求項16】
前記半導体基板と、前記第2絶縁層と、前記支持基板と、は、SOI基板である、請求項15に記載の半導体装置。
【請求項17】
請求項1に記載の半導体装置を備える、電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置、及び電力変換装置に関する。
【背景技術】
【0002】
横型拡散MOSFETなどの半導体装置では、ドリフト層における空乏層の領域を拡大することにより、高耐圧化が進められている。一方で、ドリフト層が形成される活性層の厚みが増すと、活性層の厚みを増すための特殊プロセスが必要となってしまう。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特許第6327747号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明が解決しようとする課題は、半導体装置の厚みを抑制しつつ、高耐圧化が可能である半導体装置、及び電力変換装置を提供することである。
【課題を解決するための手段】
【0005】
本実施形態によれば、半導体装置は、第1領域と、第2領域と、第3領域と、ゲート領域と、を備える。第1領域は、半導体基板の一方の主面側の表面層に形成された第1導電型である。第2領域は、表面層の第1領域と異なる領域に形成された第2導電型である。第3領域は、表面層の第1領域と第2領域との間に形成され、所定の不純物濃度分布を有する。ゲート領域は、第3領域の一端にゲート酸化物層を介して形成される。第3領域は、ゲート領域の位置に応じた不純物濃度分布の第1変更領域を有する。
【図面の簡単な説明】
【0006】
図1】本実施形態に係る半導体装置を表す断面図。
図2】第2実施形態に係る半導体装置を表す断面図。
図3】フィールドプレートを用いたシミュレーション結果を示す図。
図4】電力変換装置における半導体装置の第1接続形態を示す回路図。
図5】電力変換装置における半導体装置の第2接続形態を示す回路図。
【発明を実施するための形態】
【0007】
以下、図面を参照して本発明の実施形態を説明する。以下の実施形態では、半導体装置、及び電力変換装置の特徴的な構成および動作を中心に説明するが、半導体装置、及び電力変換装置には以下の説明で省略した構成および動作が存在しうる。
【0008】
(第1実施形態)
【0009】
以下に、本発明の各実施形態について図面を参照しつつ説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【0010】
図1(a)は、本実施形態に係る半導体装置1を表す断面図である。図1(a)に示すように、本実施形態に係る半導体装置1は、例えば横型拡散MOSFET(LDMOSFET:Lateral Defused Metal Oxide Semiconductor Field Effect Transistor)である。図1(b)は、ドリフト層11の不純物濃度ndを示す図である。横軸は、ドリフト層11の横方向の位置を示し、縦軸は不純物濃度ndを示す。すなわち、図1(a)のBB‘に沿った不純物濃度ndを示す図である。図1(a)の例は、nチャネル横型拡散MOSFETであり、耐圧は600ボルト以上である。なお、横型拡散MOSFETは、横型MOSFET、或いは横型MOSトランジスタと称する場合がある。
【0011】
図1に示すように、半導体装置1は、支持基板2と、第1絶縁層4と、半導体基板6と、第2絶縁層8と、を備える。これらは、例えばSOI(Silicon On Insulator)基板に形成される。すなわち、支持基板2と、第1絶縁層4と、半導体基板6がSOI基板として構成される。なお、本実施形態では、z方向を上側とし、z方向と直交するx方向を横方向とする。更に半導体装置1は、素子分離トレンチ10と、ドリフト層11と、p型ウェル領域12と、ゲート酸化膜13と、ゲート電極14と、高濃度n層15と、高濃度p層16と、電極17と、フィールド絶縁膜(LOCOS)18と、高濃度n層19と、電極20と、を有する。
【0012】
第1絶縁層4(BOX)は、埋込酸化膜であり、支持基板2の上側の主面上に構成される。第1絶縁層4の厚みは、例えば、3um以下である。
【0013】
半導体基板6は、第1絶縁層4の上側に構成される。半導体基板6は、例えばn型基板である。n型基板は、活性層(アクティブ領域)である。半導体基板6の厚みは、例えば2μm以下である。第2絶縁層8は、半導体基板6の上側に構成される。
【0014】
半導体基板6は、素子分離トレンチ10で分離される。すなわち、活性層は、素子分離トレンチ10、第1絶縁層4、及び、第2絶縁層8により絶縁される。なお、支持基板2上には、例えば複数の横型拡散MOSFET、CMOSFET(Complementary MOSFET)などが混載可能である。
【0015】
この半導体基板6には、ドリフト層11と、p型ウェル領域12と、高濃度n層15と、高濃度p層16と、フィールド絶縁膜18の一部領域と、高濃度n層19とが形成される。すなわち、p型ウェル領域12は、半導体基板6の一方の主面側の表面層に形成された第1導電型(p)の第1領域である。
高濃度n層19は、表面層の高濃度p層16と異なる領域に形成された第2導電型(n)の第2領域である。また、ドリフト層11は、表面層のp型ウェル領域12と高濃度n層19との間に形成され、所定の不純物濃度分布を有する。なお、本実施形態に係るドリフト層11が第3領域に対応する。また、ドリフト層11の詳細は後述する。
【0016】
高濃度n層15は、第1領域であるp型ウェル領域12に隣接して形成さ形成される第2導電型(n)の第4領域である。高濃度p層16は、半導体基板6の一方の主面側の表面層に高濃度n層15に隣接して形成された第1導電型(p)の第5領域である。
【0017】
ゲート電極14は、p型ウェル領域12の上側に、ゲート酸化膜13を介して、形成されている。ゲート酸化膜13には、p型ウェル領域12の表層と、高濃度n層15の表層の一部が接続される。ゲート電極14は、例えばポリシリコン(poly-Si)で構成される。p型ウェル領域12のゲート酸化膜13と接する領域は、MOSキャパシタの反転層により電荷を生成させるチャンネル領域となる。
【0018】
このように、チャンネル領域と隣接する高濃度n層15と、p型ウェル領域12を給電する高濃度p層16(pコンタクト)とが電極17に接続され、ソース領域となる。また、高濃度n層19は、フィールド絶縁膜18を介して、チャンネル領域から所定の距離Wdを置いてドリフト層11の表層に構成される。高濃度n層19には、電極20が接続され、ドレイン領域(nコンタクト)となる。
【0019】
上述のように、半導体基板6、ゲート電極14、及びフィールド絶縁膜18を覆うように第2絶縁層8が形成される。この第2絶縁層8には、第2絶縁層8を貫通する複数の電極17、20が形成される。
【0020】
なお、pチャネル横型拡散MOSFETは、図1(a)で示すnチャネル横型拡散MOSFETのn型とp型を入れかえることで構成可能である。すなわち、ドリフト層11をp型とし、ウェル領域12をn型とし、層15を高濃度p層とし、層16を高濃度n層とし、層19を高濃度p層とする。つまり、pチャネル横型拡散MOSFETでは、ウェル層をn型、ソース、ドリフト、ドレイン層をp型とし、ホールを電流キャリアとする。
【0021】
(動作)
ゲート電極14にゲート電圧を印可すると、p型ウェル領域12のチャンネル領域において、反転層電子が生成される。電極17、20間に電圧を印可することにより、反転層電子がドリフト層11を介して、ソース、ドレイン間を移動し、ドレインからソースに向けて電流が流れる。
【0022】
一方で、ゲート電圧が閾値未満の場合には、反転層が形成されずに、電極17、20間に電圧を印可しても、電流は流れない。本実施形態では、ゲート電圧が閾値以上の場合を「オン状態」と称し、閾値未満の場合を「オフ状態」と称する。
【0023】
ソース、ドレイン間に、例えば600ボルトなどの高圧をかけた場合には、ドリフト層11では、p型ウェル領域12との接合領域から空乏層が伸びる。このように、空乏層が伸びることにより、電界が緩和され、アバランシェ降伏を防ぐことが可能となる。すなわち、空乏層領域を増加させるほど、ドリフト層11内部の等電位線間隔が広がり、電界を緩和でき、高耐圧化が可能となる。
【0024】
また、空乏層内の電界に局所的な乱れが生じると、電位線間隔が狭まる領域が生じてしまい、アバランシェ降伏が生じる恐れがある。このため、空乏層内の等電位線間隔が均等化させることが、高耐圧化には求められる。
【0025】
また、ドリフト層11内の不純物濃度ndを増加させると、オン状態でのソース、ドレイン間のオン抵抗を低減させることが可能となる。一方で、ドリフト層11内の不純物濃度ndを増加させると、p型ウェル領域12との接合領域からドレイン方向に延びる空乏層が短くなってしまう。このため、等電位線間隔が短くなり、アバランシェ降伏が生じやすくなる。特に、ソース領域近傍で高電界が生じる傾向がある。このように、オン抵抗の低減と、耐圧の増加はトレードオフの関係がある。例えば、ドリフト層11内を2相に分け、一方の層を、高濃度化する場合(特許文献1参照)にも、その高濃度側の層内での、空乏層の伸びが抑制され、等電位線間隔が短くなってしまう恐れがある。つまり、一方の層側でアバランシェ降伏が生じてしまう恐れがある。
【0026】
そこで、本実施形態では、電界の強度分布を考慮して、ドリフト層11内の不純物濃度ndを変更する。すなわち、本実施形態に係るドリフト層11内に形成される電界に基づき、不純物濃度分布の変更領域を形成する。換言すると、オン抵抗の増加を抑制しつつ、ドリフト層11内部の等電位線間隔が均等に広がるように、不純物濃度ndを分布させる。
【0027】
(ドリフト層11の濃度分布)
ここで、再び図1(b)を参照する。図1(b)のラインL10は、図1(a)のB、B’間の不純物濃度ndを示す。ラインL10に示すように、不純物濃度ndをソース側からドレイン側に向けて増加させている。例えば、不純物濃度ndをソース側からドレイン側に向けて単調増加させている。例えばラインL10の横方向位置に対する不純物濃度ndの一次差分値をプラスに構成する。
【0028】
これにより、電界の強度に応じた濃度分布として、等電位線間隔が均等化されるとともに空乏層がドレイン側まで伸びやすくなる。また、ドリフト層11の同一位置での濃度を均等化させている。半導体基板6は、例えば3μm以下であり、本実施形態に係る半導体装置1は、例えば2μm以下でドリフト層11を構成するので、ドリフト層11の不純物のドープ時に、同一位置での濃度が均一化されやすくなる。
【0029】
このため、同一位置での等電位線間隔が均等化され、アバランシェ降伏が生じることが抑制される。また、不純物濃度ndを全体として抑制可能となり、オン抵抗も抑制される。
【0030】
また、ラインL10では、電界強度の分布を乱す要素を考慮して、濃度分布を変更している。例えば、ゲート電極14の端部に対応する第1ラインL20は、ドリフト層11内の電界分布を不均一化する要素となっている。このため、ゲート電極14の端部の位置に応じて、濃度分布の変更領域S10を構成している。濃度分布の変更領域S10は、電界の乱れを緩和する濃度に設定される。これにより、等電位線間隔が均等化され、アバランシェ降伏が生じることが抑制される。より具体的には、変更領域S10よりソース側の有効ドーズ量は1×1012~5×1012/cmであり、ドレイン側端部の有効ドーズ量は5×1012~3×1013/cmである。これにより、オン抵抗の増加を抑制しつつ、例えば600ボルト以上の高耐圧化が可能である。ここで、濃度分布の変更領域とは、ラインL10の横方向位置に対する不純物濃度ndの二次差分値がプラスの領域であり、所謂下に凸の領域である。本実施形態では、例えば上に凸の領域から下に凸の領域に変更になったり、下に凸の領域から上に凸の領域に変更になったりすることを濃度分布の変更と称する場合がある。
【0031】
以上説明したように、本実施形態によれば、ドリフト層11内の不純物濃度ndをドリフト層11内の電界の強度分布に応じて設定することとした。これにより、電界分布の乱れや、電界強度の位置変更がある場合にも、空乏層の等電位線間隔が均等化され、アバランシェ降伏が生じることが抑制される。また、不純物濃度ndをソース側からドレイン側に向けて単調増加させている。これにより、電界の強度に応じた濃度分布として、等電位線間隔が均等化されるとともに空乏層がドレイン側まで伸びやすくなる。
【0032】
(第2実施形態)
第2実施形態に係る半導体装置1は、ドリフト層11内の電界分布を均一化させるフィールドプレートFpを更に有する点で第1実施形態に係る半導体装置1と相違する。
【0033】
図2(a)は、第2実施形態に係る半導体装置1を表す断面図である。図2(a)に示すように、本実施形態に係る半導体装置1は、例えば横型拡散MOSFET1である。図2(a)に示すように、本実施形態に係る半導体装置1は、フィールドプレートFp2、Fp3を更に有する。図2(b)は、ドリフト層11の不純物濃度ndを示す図である。横軸は、ドリフト層11の横方向の位置を示し、縦軸は不純物濃度ndを示す。図2(a)に示すように、本実施形態に係るフィールドプレートFp2、Fp3は、ドリフト層11の電界強度の分布を均等化する電界を生成する。なお、本実施形態に係るフィールドプレートFp2が、第1電界生成部に対応し、フィールドプレートFp3が、第2電界生成部に対応する。
【0034】
図2(b)のラインL12は、図2(a)のB、B’間の不純物濃度ndを示す。ラインL14は、例えば単調増加する線形ラインを示す。第2ラインL22、第3ラインL24は、それぞれ、フィールドプレートFp2、Fp3のドレイン側の端部を示すラインである。すなわち、第1ラインL20は、ゲート電極14の高濃度n層19側の端部を通過し、且つ半導体基板6の表面層と直交する。また、第2ラインL22は、フィールドプレートFp2の高濃度n層19側の端部を通過し、且つ半導体基板6の表面層と直交する。また、第3ラインL24は、フィールドプレートFp3の高濃度n層19側の端部を通過し、且つ半導体基板6の表面層と直交する。
【0035】
例えば、第1変更領域S10よりソース側の有効ドーズ量は1×1012~5×1012/cmであり、第2変更領域S12よりドレイン側の有効ドーズ量は5×1012~3×1013/cmである。ここで、第1変更領域S10は、第1ラインL20と第2ラインL22との間30~80%の位置である。また、第2変更領域S12は、第2ラインL22と第3ラインL24との間30~50%の位置あり、第3変更領域S14は、第2第ラインL22と第3ラインL24との間60~80%の位置である。これらの数値は、一例であり、これらに限定されない。
【0036】
図2(b)に示すように、フィールドプレートFp2、Fp3の端部に応じた位置に、濃度分布の変更領域S12、S14を構成している。後述の図3で示すように、フィールドプレートFp2と、フィールドプレートFp3の位置とそれぞれの電界強度とにより、ドリフト層11の電界強度の分布を制御可能となる。この場合、例えばフィールドプレートFp2の端部と、フィールドプレートFp3の端部と、の間に濃度分布の変更領域S12、S14を構成すると、濃度分布を減少させることが可能となると共に、電界強度の等電位線を均一化させることが可能となる。例えば、フィールドプレートFp2、Fp3の端部で電界強度に変化が生じるため、フィールドプレートFp2、Fp3の端部に応じた位置に、濃度分布の変更領域S12、S14を構成することにより、より効率的に電界強度の等電位線を均一化させることが可能となる。このように、ラインL12は、ラインL14よりも濃度が減少している。すなわち、不純物濃度ndを、全体として、第1実施形態に係る半導体装置1よりも更に減少させている。つまり、不純物濃度ndを減少させることにより生じるドリフト層11の電界強度の分布の不均一性をフィールドプレートFp2、Fp3の生成する電界により、均一化している。
【0037】
より詳細には、濃度分布の変更領域S10、S12、S14によりドリフト層11の不純物濃度を減少させても、ドリフト層11内の等電位線に密となる領域が形成されないようにしている。これにより、ドリフト層11内の不純物濃度を更に減少させても、ドリフト層に等電位線が密となる領域が形成されることを抑制できる。これにより、耐圧を維持、又は上昇させることが可能となる。
【0038】
図3は、フィールドプレートFp2、Fp3を用いたシミュレーション結果を示す図である。図3(a)は、図2(b)に対応する図である。図3(b)は、半導体装置1内の電界を等電位線で示している。なお、図3は、シミュレーション結果であるので、図2とは、寸法、比率などは異なって表示されている。
【0039】
図3(b)に示すように、空乏層が接合部からドレイン領域まで形成されている。また、ドリフト層11内の不純物濃度を更に減少させても、フィールドプレートFp2、Fp3の生成する電界により、等電位線が均一化されている。これにより、上述のように、耐圧を維持、又は上昇させることが可能となる。
【0040】
以上説明したように、本実施形態によれば、フィールドプレートFp2、Fp3により、ドリフト層11内の電界を均一化させている。これにより、ドリフト層11内の不純物濃度を線形増加よりも段階的に更に減少させても、ドリフト層11内の等電位線を均一化可能となる。これにより、耐圧を維持、又は上昇させることが可能となる。
【0041】
(第3実施形態)
第3実施形態では、半導体装置1の接続形態の一例について説明する。図4は、電力変換装置における半導体装置1の第1接続形態を示す回路図である。図4は、電力変換装置の例として、AC-DCコンバータ200の回路図を示している。AC-DCコンバータ200において、半導体装置1Aは、nチャネル横型拡散MOSFETであり、制御回路90及びトランス91に接続されている。半導体装置1Bは、pチャネル横型拡散MOSFETであり、トランス91及び駆動回路92に接続されている。また、半導体装置1B及びトランス91にコンデンサ93が接続されている。AC-DCコンバータ200においては、入力されたAC電圧が変換されてDC電圧として出力される。
【0042】
図5は、電力変換装置における半導体装置1の第2接続形態を示す回路図である。図5は、電力変換装置の例として、DC-DCコンバータ300の回路図を示している。DC-DCコンバータ300において、半導体装置1Cは、nチャネル横型拡散MOSFETであり、高電位側に設けられ、制御回路90及びコイル94に接続されている。半導体装置1Dは、pチャネル横型拡散MOSFETであり、低電位側に設けられ、制御回路90に接続されている。また、半導体装置1Dは、半導体装置1Cとコイル94の間に接続されている。コンデンサ93は、コイル94に接続している。DC-DCコンバータ300においては、入力されたDC電圧が変換されてDC電圧として出力される。なお、図4、及び図5は、半導体装置1の接続形態の一例であり、これに限定されない。例えば、3相ブラシレスモータの駆動モジュール内に用いることも可能である。この場合には、本実施形態に係る半導体装置1をU、V、Wの3相にハイサイドとローサイド素子として6個用いることにより、例えば0から600ボルトまでの高圧電圧の範囲で動作するスイッチング素子として構成可能である。このように、本実施形態に係る半導体装置1は、高耐圧が必要な電力変換装置(例えばコンバータ、インバータなど)で使用されるスイッチング素子として用いることが可能である。
【0043】
更に、本実施形態に係る半導体装置1は、集積回路(IC:Integrated Circuit)に混載可能であるので、演算機能などに加え、電力変換装置などの高耐圧な電力変換機能などを集積回路に集積化可能となる。
【0044】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0045】
1、1A、1B、1C、1D:半導体装置、2:支持基板、4:第1絶縁層、6:半導体基板、8:第2絶縁層、11:ドリフト層、12:p型ウェル領域、13:ゲート酸化膜、14:ゲート電極、16:濃度n層、18:フィールド絶縁膜、19:高濃度n層、FP2:フィールドプレート(第1電界生成部)、FP3:フィールドプレート(第2電界生成部)、L20:第1ライン、L22:第2ライン、L24:第3ライン。
図1
図2
図3
図4
図5