(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024132840
(43)【公開日】2024-10-01
(54)【発明の名称】表示装置および表示装置の製造方法
(51)【国際特許分類】
G09F 9/30 20060101AFI20240920BHJP
G09F 9/00 20060101ALI20240920BHJP
H01L 21/336 20060101ALI20240920BHJP
H01L 29/786 20060101ALI20240920BHJP
【ＦＩ】
G09F9/30 338
G09F9/30 365
G09F9/30 348A
G09F9/00 338
H01L29/78 612Z
H01L29/78 617V
H01L29/78 618B
H01L29/78 617T
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023196155
(22)【出願日】2023-11-17
(31)【優先権主張番号】10-2023-0035165
(32)【優先日】2023-03-17
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】512187343
【氏名又は名称】三星ディスプレイ株式會社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１， Ｓａｍｓｕｎｇ－ｒｏ， Ｇｉｈｅｕｎｇ－ｇｕ， Ｙｏｎｇｉｎ－ｓｉ， Ｇｙｅｏｎｇｇｉ－ｄｏ， Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110002619
【氏名又は名称】弁理士法人ＰＯＲＴ
(72)【発明者】
【氏名】チョ，ドン ヨン
(72)【発明者】
【氏名】パク，ウイ ヨン
【テーマコード（参考）】
5C094
5F110
5G435
【Ｆターム（参考）】
5C094AA31
5C094BA03
5C094BA27
5C094DA13
5C094DA15
5C094FA04
5C094FB05
5C094FB14
5C094FB15
5C094JA01
5C094JA20
5F110AA14
5F110BB01
5F110CC02
5F110DD01
5F110EE02
5F110EE03
5F110EE04
5F110EE06
5F110FF02
5F110FF03
5F110FF04
5F110FF05
5F110FF30
5F110GG01
5F110HL02
5F110HL03
5F110HL04
5F110HL06
5F110HL11
5F110HM18
5F110NN03
5F110NN04
5F110NN05
5F110NN23
5F110NN24
5F110NN71
5F110NN72
5F110NN77
5F110NN78
5G435AA14
5G435BB05
5G435KK05
(57)【要約】
【課題】表示装置および表示装置の製造方法が提供される。
【解決手段】表示装置は、基板と、前記基板上に配置され、第１トランジスタを含む回路層と、前記回路層上に配置され、前記第１トランジスタと連結される発光素子と、を含み、前記第１トランジスタは、第１アクティブ領域と、前記第１アクティブ領域の一側および他側にそれぞれ配置される第１ドレイン電極および第１ソース電極と、前記第１アクティブ領域上に配置されるゲート絶縁膜と、前記ゲート絶縁膜上に配置される酸素提供膜と、前記酸素提供膜上に配置される第１ゲート電極と、を含み、前記酸素提供膜は前記ゲート絶縁膜より高い酸素比率を有する。
【選択図】図１０
【解決手段】表示装置は、基板と、前記基板上に配置され、第１トランジスタを含む回路層と、前記回路層上に配置され、前記第１トランジスタと連結される発光素子と、を含み、前記第１トランジスタは、第１アクティブ領域と、前記第１アクティブ領域の一側および他側にそれぞれ配置される第１ドレイン電極および第１ソース電極と、前記第１アクティブ領域上に配置されるゲート絶縁膜と、前記ゲート絶縁膜上に配置される酸素提供膜と、前記酸素提供膜上に配置される第１ゲート電極と、を含み、前記酸素提供膜は前記ゲート絶縁膜より高い酸素比率を有する。
【選択図】図１０
【特許請求の範囲】
【請求項1】
基板と、
前記基板上に配置され、第１トランジスタを含む回路層と、
前記回路層上に配置され、前記第１トランジスタと連結される発光素子と、を含み、
前記第１トランジスタは、
第１アクティブ領域と、
前記第１アクティブ領域の一側および他側にそれぞれ配置される第１ドレイン電極および第１ソース電極と、
前記第１アクティブ領域上に配置されるゲート絶縁膜と、
前記ゲート絶縁膜上に配置される酸素提供膜と、
前記酸素提供膜上に配置される第１ゲート電極と、を含み、
前記酸素提供膜は前記ゲート絶縁膜より高い酸素比率を有する、表示装置。
前記基板上に配置され、第１トランジスタを含む回路層と、
前記回路層上に配置され、前記第１トランジスタと連結される発光素子と、を含み、
前記第１トランジスタは、
第１アクティブ領域と、
前記第１アクティブ領域の一側および他側にそれぞれ配置される第１ドレイン電極および第１ソース電極と、
前記第１アクティブ領域上に配置されるゲート絶縁膜と、
前記ゲート絶縁膜上に配置される酸素提供膜と、
前記酸素提供膜上に配置される第１ゲート電極と、を含み、
前記酸素提供膜は前記ゲート絶縁膜より高い酸素比率を有する、表示装置。
【請求項2】
前記第１トランジスタで前記酸素提供膜は前記アクティブ領域と重なる、請求項１に記載の表示装置。
【請求項3】
前記アクティブ領域は前記酸素提供膜の下部に配置される、請求項２に記載の表示装置。
【請求項4】
前記酸素提供膜は前記ゲート絶縁膜と直接接触し、前記ゲート絶縁膜は前記アクティブ領域と直接接触する、請求項１に記載の表示装置。
【請求項5】
前記酸素提供膜は前記ゲート絶縁膜を間に置いて前記アクティブ領域と離隔して配置される、請求項４に記載の表示装置。
【請求項6】
前記酸素提供膜の酸素放出量は前記ゲート絶縁膜の酸素放出量より大きい、請求項１に記載の表示装置。
【請求項7】
前記酸素提供膜の酸素放出量は前記ゲート絶縁膜の酸素放出量の３倍以上である、請求項６に記載の表示装置。
【請求項8】
昇温脱離ガス分析（ＴＤＳ分析）において、６０℃／ｍｉｎの昇温条件および５０℃以上１２００℃以下の温度範囲で放出される前記酸素提供膜の総酸素放出量は２．５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上である、請求項６に記載の表示装置。
【請求項9】
前記ゲート絶縁膜および前記酸素提供膜はシリコン酸化物（ＳｉＯｘ）を含み、
前記ゲート絶縁膜のＯ／Ｓｉ比率は１．８３より小さく、
前記酸素提供膜のＯ／Ｓｉ比率は１．８３以上である、請求項１に記載の表示装置。
前記ゲート絶縁膜のＯ／Ｓｉ比率は１．８３より小さく、
前記酸素提供膜のＯ／Ｓｉ比率は１．８３以上である、請求項１に記載の表示装置。
【請求項10】
前記酸素提供膜の厚さは前記ゲート絶縁膜の厚さの２倍以上５倍以下である、請求項１に記載の表示装置。
【請求項11】
前記酸素提供膜の厚さは２０ｎｍ以上５０ｎｍ以下である、請求項１０に記載の表示装置。
【請求項12】
前記酸素提供膜は上面に凹凸を含み、
前記凹凸の最大の高さの差は２ｎｍ未満である、請求項１に記載の表示装置。
前記凹凸の最大の高さの差は２ｎｍ未満である、請求項１に記載の表示装置。
【請求項13】
前記アクティブ領域はＩＴＧＺＯ系、ＩＴＧＯ系、およびＩＧＯ系酸化物半導体のうち少なくともいずれか一つを含む、請求項１に記載の表示装置。
【請求項14】
前記回路層は第２トランジスタおよび第３トランジスタをさらに含み、
前記第２トランジスタは、
第２アクティブ領域と、
前記第２アクティブ領域の一側および他側にそれぞれ配置される第２ドレイン電極および第２ソース電極と、
前記第２アクティブ領域上に配置される前記ゲート絶縁膜と、
前記ゲート絶縁膜上に配置される第２ゲート電極と、を含み、
前記第３トランジスタは、
第３アクティブ領域と、
前記第３アクティブ領域の一側および他側にそれぞれ配置される第３ドレイン電極および第３ソース電極と、
前記第３アクティブ領域上に配置されるゲート絶縁膜と、
前記ゲート絶縁膜上に配置される第３ゲート電極と、を含み、
前記第２トランジスタおよび前記第３トランジスタのうち少なくともいずれか一つは、前記ゲート絶縁膜上に配置される前記酸素提供膜を含まない、請求項１に記載の表示装置。
前記第２トランジスタは、
第２アクティブ領域と、
前記第２アクティブ領域の一側および他側にそれぞれ配置される第２ドレイン電極および第２ソース電極と、
前記第２アクティブ領域上に配置される前記ゲート絶縁膜と、
前記ゲート絶縁膜上に配置される第２ゲート電極と、を含み、
前記第３トランジスタは、
第３アクティブ領域と、
前記第３アクティブ領域の一側および他側にそれぞれ配置される第３ドレイン電極および第３ソース電極と、
前記第３アクティブ領域上に配置されるゲート絶縁膜と、
前記ゲート絶縁膜上に配置される第３ゲート電極と、を含み、
前記第２トランジスタおよび前記第３トランジスタのうち少なくともいずれか一つは、前記ゲート絶縁膜上に配置される前記酸素提供膜を含まない、請求項１に記載の表示装置。
【請求項15】
前記第１トランジスタ、前記第２トランジスタ、および前記第３トランジスタのうちいずれか一つは前記発光素子を駆動する駆動トランジスタであり、残りの二つは前記駆動トランジスタおよび前記発光素子に流れる電流を制御するためのスイッチングトランジスタである、請求項１４に記載の表示装置。
【請求項16】
基板上にアクティブ層を形成する段階と、
前記アクティブ層上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に酸素提供膜を形成する段階と、
前記酸素提供膜上に金属層を形成する段階と、を含み、
前記ゲート絶縁膜を形成する段階は、
第１ガスおよび第２ガスを反応ガスとして蒸着工程を行う段階を含み、
前記酸素提供膜を形成する段階は、
前記第１ガスおよび前記第２ガスを反応ガスとして蒸着工程を行う段階を含み、
前記第１ガスはシラン（ＳｉＨ４）ガスであり、前記第２ガスは亜酸化窒素（Ｎ２Ｏ）ガスであり、
前記酸素提供膜を形成する段階での前記第２ガスの流量に対する前記第１ガスの流量の比率は、前記ゲート絶縁膜を形成する段階での前記第２ガスの流量に対する前記第１ガスの流量の比率より小さい、表示装置の製造方法。
前記アクティブ層上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に酸素提供膜を形成する段階と、
前記酸素提供膜上に金属層を形成する段階と、を含み、
前記ゲート絶縁膜を形成する段階は、
第１ガスおよび第２ガスを反応ガスとして蒸着工程を行う段階を含み、
前記酸素提供膜を形成する段階は、
前記第１ガスおよび前記第２ガスを反応ガスとして蒸着工程を行う段階を含み、
前記第１ガスはシラン（ＳｉＨ４）ガスであり、前記第２ガスは亜酸化窒素（Ｎ２Ｏ）ガスであり、
前記酸素提供膜を形成する段階での前記第２ガスの流量に対する前記第１ガスの流量の比率は、前記ゲート絶縁膜を形成する段階での前記第２ガスの流量に対する前記第１ガスの流量の比率より小さい、表示装置の製造方法。
【請求項17】
前記酸素提供膜を形成する段階での前記第２ガスの流量に対する前記第１ガスの流量の比率は１：５５以下である、請求項１６に記載の表示装置の製造方法。
【請求項18】
前記ゲート絶縁膜および前記酸素提供膜はシリコン酸化物（ＳｉＯｘ）を含み、
前記ゲート絶縁膜のＯ／Ｓｉ比率は１．８３より小さく、
前記酸素提供膜のＯ／Ｓｉ比率は１．８３以上である、請求項１６に記載の表示装置の製造方法。
前記ゲート絶縁膜のＯ／Ｓｉ比率は１．８３より小さく、
前記酸素提供膜のＯ／Ｓｉ比率は１．８３以上である、請求項１６に記載の表示装置の製造方法。
【請求項19】
基板上にアクティブ層を形成する段階と、
前記アクティブ層上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に金属層を形成する段階と、を含み、
前記ゲート絶縁膜を形成する段階は、
第１ガスおよび第２ガスを反応ガスとして蒸着工程を行う段階と、
第３ガスを反応ガスとしてプラズマ処理工程を行う段階と、を含み、
前記第１ガスはシラン（ＳｉＨ４）ガスであり、前記第２ガスは亜酸化窒素（Ｎ２Ｏ）ガスであり、
前記第３ガスは亜酸化窒素（Ｎ２Ｏ）ガスおよび酸素（Ｏ２）ガスのうち少なくともいずれか一つを含む、表示装置の製造方法。
前記アクティブ層上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に金属層を形成する段階と、を含み、
前記ゲート絶縁膜を形成する段階は、
第１ガスおよび第２ガスを反応ガスとして蒸着工程を行う段階と、
第３ガスを反応ガスとしてプラズマ処理工程を行う段階と、を含み、
前記第１ガスはシラン（ＳｉＨ４）ガスであり、前記第２ガスは亜酸化窒素（Ｎ２Ｏ）ガスであり、
前記第３ガスは亜酸化窒素（Ｎ２Ｏ）ガスおよび酸素（Ｏ２）ガスのうち少なくともいずれか一つを含む、表示装置の製造方法。
【請求項20】
前記蒸着工程を行う段階はＰＥＣＶＤ工程により行われ、
前記蒸着工程の前記ＰＥＣＶＤ工程でのプラズマのエネルギの大きさは、前記プラズマ処理工程でのプラズマのエネルギの大きさより大きく、
前記蒸着工程の前記第２ガスの流量は、前記プラズマ処理工程の前記第３ガスの流量より小さい、請求項１９に記載の表示装置の製造方法。
前記蒸着工程の前記ＰＥＣＶＤ工程でのプラズマのエネルギの大きさは、前記プラズマ処理工程でのプラズマのエネルギの大きさより大きく、
前記蒸着工程の前記第２ガスの流量は、前記プラズマ処理工程の前記第３ガスの流量より小さい、請求項１９に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は表示装置および表示装置の製造方法に関する。
【背景技術】
【0002】
情報化社会の発展に伴い、映像を表示するための表示装置に対する要求が多様な形態に増加している。表示装置は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）、発光表示パネル（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）などのような平板表示装置であり得る。発光表示装置は、発光素子として有機発光ダイオード素子を含む有機発光表示装置、または発光素子としてＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）のような無機発光ダイオード素子を含む発光ダイオード表示装置を含むことができる。
【0003】
薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）は、ガラス基板やプラスチック基板上に製造され得るため、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）または有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）などのような表示装置のスイッチング素子として広く使われている。
【0004】
薄膜トランジスタは、アクティブ層を構成する物質を基準として、非晶質シリコンがアクティブ層として使用される非晶質シリコン薄膜トランジスタ、多結晶シリコンがアクティブ層として使用される多結晶シリコン薄膜トランジスタ、および酸化物半導体がアクティブ層として使用される酸化物半導体薄膜トランジスタに区分することができる。
【0005】
その中で、酸化物半導体薄膜トランジスタ（Ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＴＦＴ）は、比較的低い温度でアクティブ層を構成する酸化物が成膜でき、高い移動度（ｍｏｂｉｌｉｔｙ）を有し、酸素の含有量に応じて大きな抵抗変化を有するため、所望の物性が容易に得られるという長所がある。また、酸化物の特性上、酸化物半導体は透明であるため、透明ディスプレイを実現するのに有利である。
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明が解決しようとする課題は、アクティブ層の半導体素子の特性に関する信頼性が向上したトランジスタを含む表示装置および表示装置の製造方法を提供することにある。
【0007】
本発明が解決しようとする他の課題は、高い移動度を有する酸化物半導体を含むトランジスタを含む表示装置および表示装置の製造方法を提供することにある。
【0008】
本発明の課題は、以上で言及した課題に制限されず、言及されていないまた他の技術的課題は以下の記載から当業者に明確に理解されるものである。
【課題を解決するための手段】
【0009】
前記課題を解決するための一実施形態による表示装置は、基板と、前記基板上に配置され、第１トランジスタを含む回路層と、前記回路層上に配置され、前記第１トランジスタと連結される発光素子と、を含み、前記第１トランジスタは、第１アクティブ領域と、前記第１アクティブ領域の一側および他側にそれぞれ配置される第１ドレイン電極および第１ソース電極と、前記第１アクティブ領域上に配置されるゲート絶縁膜と、前記ゲート絶縁膜上に配置される酸素提供膜と、前記酸素提供膜上に配置される第１ゲート電極と、を含み、前記酸素提供膜は前記ゲート絶縁膜より高い酸素比率を有する。
【0010】
前記第１トランジスタで前記酸素提供膜は前記アクティブ領域と重なってもよい。
【0011】
前記アクティブ領域は前記酸素提供膜の下部に配置され得る。
【0012】
前記酸素提供膜は前記ゲート絶縁膜と直接接触し、前記ゲート絶縁膜は前記アクティブ領域と直接接触し得る。
【0013】
前記酸素提供膜は前記ゲート絶縁膜を間に置いて前記アクティブ領域と離隔して配置され得る。
【0014】
前記酸素提供膜の酸素放出量は前記ゲート絶縁膜の酸素放出量より大きくてもよい。
【0015】
前記酸素提供膜の酸素放出量は前記ゲート絶縁膜の酸素放出量の３倍以上であり得る。
【0016】
昇温脱離ガス分析（ＴＤＳ分析）において、６０℃／ｍｉｎの昇温条件および５０℃以上１２００℃以下の温度範囲で放出される前記酸素提供膜の総酸素放出量は２．５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上であり得る。
【0017】
前記ゲート絶縁膜および前記酸素提供膜はシリコン酸化物（ＳｉＯｘ）を含み、前記ゲート絶縁膜のＯ／Ｓｉ比率は１．８３より小さく、前記酸素提供膜のＯ／Ｓｉ比率は１．８３以上であり得る。
【0018】
前記酸素提供膜の厚さは前記ゲート絶縁膜の厚さの２倍以上５倍以下であり得る。
【0019】
前記酸素提供膜の厚さは２０ｎｍ以上５０ｎｍ以下であり得る。
【0020】
前記酸素提供膜は上面に凹凸を含み、前記凹凸の最大の高さの差は２ｎｍ未満であり得る。
【0021】
前記アクティブ領域はＩＴＧＺＯ系、ＩＴＧＯ系、およびＩＧＯ系酸化物半導体のうち少なくともいずれか一つを含むことができる。
【0022】
前記回路層は第２トランジスタおよび第３トランジスタをさらに含み、前記第２トランジスタは、第２アクティブ領域と、前記第２アクティブ領域の一側および他側にそれぞれ配置される第２ドレイン電極および第２ソース電極と、前記第２アクティブ領域上に配置される前記ゲート絶縁膜と、前記ゲート絶縁膜上に配置される第２ゲート電極と、を含み、前記第３トランジスタは、第３アクティブ領域と、前記第３アクティブ領域の一側および他側にそれぞれ配置される第３ドレイン電極および第３ソース電極と、前記第３アクティブ領域上に配置されるゲート絶縁膜と、前記ゲート絶縁膜上に配置される第３ゲート電極と、を含み、前記第２トランジスタおよび前記第３トランジスタのうち少なくともいずれか一つは、前記ゲート絶縁膜上に配置される前記酸素提供膜を含まなくてもよい。
【0023】
前記第１トランジスタ、前記第２トランジスタ、および前記第３トランジスタのうちいずれか一つは前記発光素子を駆動する駆動トランジスタであり、残りの二つは前記駆動トランジスタおよび前記発光素子に流れる電流を制御するためのスイッチングトランジスタであり得る。
【0024】
前記課題を解決するための一実施形態による表示装置の製造方法は、基板上にアクティブ層を形成する段階と、前記アクティブ層上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に酸素提供膜を形成する段階と、前記酸素提供膜上に金属層を形成する段階と、を含み、前記ゲート絶縁膜を形成する段階は、第１ガスおよび第２ガスを反応ガスとして蒸着工程を行う段階を含み、前記酸素提供膜を形成する段階は、前記第１ガスおよび前記第２ガスを反応ガスとして蒸着工程を行う段階を含み、前記第１ガスはシラン（ＳｉＨ４）ガスであり、前記第２ガスは亜酸化窒素（Ｎ２Ｏ）ガスであり、前記酸素提供膜を形成する段階での前記第２ガスの流量に対する前記第１ガスの流量の比率は、前記ゲート絶縁膜を形成する段階での前記第２ガスの流量に対する前記第１ガスの流量の比率より小さい。
【0025】
前記酸素提供膜を形成する段階での前記第２ガスの流量に対する前記第１ガスの流量の比率は１：５５以下であり得る。
【0026】
前記ゲート絶縁膜および前記酸素提供膜はシリコン酸化物（ＳｉＯｘ）を含み、前記ゲート絶縁膜のＯ／Ｓｉ比率は１．８３より小さく、前記酸素提供膜のＯ／Ｓｉ比率は１．８３以上であり得る。
【0027】
前記課題を解決するための他の実施形態による表示装置の製造方法は、基板上にアクティブ層を形成する段階と、前記アクティブ層上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に金属層を形成する段階と、を含み、前記ゲート絶縁膜を形成する段階は、第１ガスおよび第２ガスを反応ガスとして蒸着工程を行う段階と、第３ガスを反応ガスとしてプラズマ処理工程を行う段階と、を含み、前記第１ガスはシラン（ＳｉＨ４）ガスであり、前記第２ガスは亜酸化窒素（Ｎ２Ｏ）ガスであり、前記第３ガスは亜酸化窒素（Ｎ２Ｏ）ガスおよび酸素（Ｏ２）ガスのうち少なくともいずれか一つを含む。
【0028】
前記蒸着工程を行う段階はＰＥＣＶＤ工程により行われ、前記蒸着工程の前記ＰＥＣＶＤ工程でのプラズマのエネルギの大きさは、前記プラズマ処理工程でのプラズマのエネルギの大きさより大きく、前記蒸着工程の前記第２ガスの流量は、前記プラズマ処理工程の前記第３ガスの流量より小さくてもよい。
【発明の効果】
【0029】
本発明の一実施形態による表示装置および表示装置の製造方法によれば、アクティブ層の半導体素子の特性に関する信頼性が向上したトランジスタを含むことができる。
【0030】
本発明の一実施形態による表示装置および表示装置の製造方法によれば、高い移動度を有する酸化物半導体を含むトランジスタを含むことができる。
【0031】
実施形態による効果は、以上で例示した内容によって制限されず、より一層多様な効果が本明細書内に含まれている。
【図面の簡単な説明】
【0032】
【図1】一実施形態による表示装置を示す概略的な斜視図である。
【図3】一実施形態による表示基板およびその他部品を示す平面図である。
【図4】一実施形態による表示装置の画素およびラインを示す図である。
【図5】一実施形態による表示基板の表示領域を概略的に示す平面図である。
【図6】一実施形態による色変換基板の表示領域を概略的に示す平面図である。
【図8】一実施形態による表示装置の画素を示す回路図である。
【図9】一実施形態による表示装置の薄膜トランジスタ層を示すレイアウト図である。
【図12】一実施形態によるゲート絶縁膜および酸素提供膜を示す断面図である。
【図13】一実施形態によるゲート絶縁膜と酸素提供膜の温度に応じた酸素放出量を比較したグラフである。
【図14】一実施形態によるゲート絶縁膜と酸素提供膜の総酸素放出量を比較したグラフである。
【図15】他の実施形態による表示装置の断面図である。
【図16】他の実施形態による表示装置の断面図である。
【図17】一実施形態による表示装置の製造方法を示すフローチャートである。
【図18】一実施形態による表示装置の製造方法を示す断面図である。
【図19】一実施形態による表示装置の製造方法を示す断面図である。
【図20】一実施形態による表示装置の製造方法を示す断面図である。
【図21】一実施形態による表示装置の製造方法を示す断面図である。
【図22】一実施形態による表示装置の製造方法を示す断面図である。
【図23】一実施形態による表示装置の製造方法を示す断面図である。
【図24】一実施形態による表示装置の製造方法を示す断面図である。
【図25】一実施形態による表示装置の製造方法を示す断面図である。
【図26】一実施形態による表示装置の製造方法を示す断面図である。
【図27】一実施形態による表示装置の製造方法を示す断面図である。
【図28】他の実施形態による表示装置の製造方法を示すフローチャートである。
【図30】他の実施形態による表示装置の製造方法を示す断面図である。
【図31】他の実施形態による表示装置の製造方法を示す断面図である。
【図32】他の実施形態による表示装置の製造方法を示す断面図である。
【図33】他の実施形態による表示装置の製造方法を示す断面図である。
【図34】他の実施形態による表示装置の製造方法を示す断面図である。
【図35】他の実施形態による表示装置の製造方法を示す断面図である。
【発明を実施するための形態】
【0033】
本発明の利点および特徴、並びにこれらを達成する方法は添付する図面と共に詳細に後述している実施形態を参照すると明確になる。しかし、本発明は、以下に開示する実施形態に限定されるものではなく、互いに異なる多様な形態で実現されることができ、本実施形態は、単に本発明の開示を完全にし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供するものであり、本発明は請求項の範疇によってのみ定義される。
【0034】
素子（ｅｌｅｍｅｎｔｓ）または層が他の素子または層の「上（ｏｎ）」と称される場合は、他の素子のすぐ上または中間に他の層または他の素子が介在する場合をすべて含む。これと同様に、「下」、「左」および「右」と称される場合は、他の素子とすぐ隣に介在した場合または中間に他の層または他の素材を介在した場合をすべて含む。明細書全体にわたって同一参照符号は同一構成要素を指すものとする。
【0035】
以下、添付する図面を参照して具体的な実施形態について説明する。
【0036】
【0037】
図１および図２を参照すると、表示装置１はタブレットＰＣ、スマートフォン、自動車ナビゲーションユニット、カメラ、自動車に提供される中央情報ディスプレイ（ｃｅｎｔｅｒ ｉｎｆｏｒｍａｔｉｏｎ ｄｉｓｐｌａｙ，ＣＩＤ）、腕時計型電子機器、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ＰＭＰ（Ｐｏｒｔａｂｌｅ Ｍｕｌｔｉｍｅｄｉａ Ｐｌａｙｅｒ）、ゲーム機のような中小型電子装備、テレビ、外部広告板、モニタ、パーソナルコンピュータ、ノートブックコンピュータのような中大型電子装備など多様な電子機器に適用することができる。これは単に実施形態として提示されたものであり、本発明の概念から逸脱しない限り他の電子機器に採用することもできる。
【0038】
一実施形態で表示装置１は平面上で長方形形状からなる。表示装置１は、第１方向ＤＲ１に延びた二つの長辺と第１方向ＤＲ１と交差する第２方向ＤＲ２に延びた二つの短辺を含み得る。表示装置１の前記長辺と前記短辺が交わるコーナは直角であり得るが、これに限定されず、曲面をなすこともできる。他の実施形態で、前記長辺は第２方向ＤＲ２に延び、前記短辺は第１方向ＤＲ１に延びることもできる。表示装置１の平面形状は例示に限定されず、円形やその他異なる形状を適用することもできる。
【0039】
図示された図面において第１方向ＤＲ１と第２方向ＤＲ２はそれぞれ水平方向であって互いに交差する。例えば、第１方向ＤＲ１と第２方向ＤＲ２は相互直交し得る。また、第３方向ＤＲ３は第１方向ＤＲ１および第２方向ＤＲ２に対して交差し、例えば直交する垂直方向であり得る。他に定義しない限り、本明細書における第１ないし第３方向ＤＲ１，ＤＲ２，ＤＲ３の矢印が指す方向を一側、その逆方向を他側と称する。また、本明細書における「上」、「上側」、「上部」、「トップ」、「上面」は図面を基準として第３方向ＤＲ３のうち図面の矢印が向かう方向を意味し、「下」、「下側」、「下部」、「ボトム」、「下面」は図面を基準として第３方向ＤＲ３の矢印が向かう方向の逆方向を意味するものとする。
【0040】
表示装置１は映像を表示する表示領域ＤＡおよび映像を表示しない非表示領域ＮＤＡを含み得る。一実施形態で非表示領域ＮＤＡは表示領域ＤＡの周辺に位置し、表示領域ＤＡを囲み得る。
【0041】
表示装置１の概略的な積層構造を説明すると、一実施形態で表示装置１は、表示基板１００、表示基板１００と対向する色変換基板２００を含み、表示基板１００と色変換基板２００を結合するシーリング部４００、および表示基板１００と色変換基板２００の間に満たされた充填材３００をさらに含むことができる。
【0042】
表示基板１００は、映像を表示するための素子および回路、例えばスイッチング素子などのような画素回路、表示領域ＤＡに後述する発光領域および非発光領域を定義する画素定義膜および自発光素子（ｓｅｌｆ－ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｅｌｅｍｅｎｔ）を含み得る。一実施形態で前記自発光素子は、有機発光素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、量子ドット発光素子（Ｑｕａｎｔｕｍ ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、無機物基盤のマイクロ発光ダイオード（例えば、Ｍｉｃｒｏ ＬＥＤ）、無機物基盤のナノ発光ダイオード（例えば、ｎａｎｏ ＬＥＤ）の少なくとも一つを含むことができる。以下では説明の便宜のために前記自発光素子が有機発光素子である場合を例として説明する。
【0043】
色変換基板２００は表示基板１００上に位置して表示基板１００と対向する。一実施形態で色変換基板２００は、入射光の色を変換する色変換パターンを含み得る。一実施形態で前記色変換パターンは、カラーフィルタと波長変換パターンのうち少なくともいずれか一つを含むことができる。
【0044】
非表示領域ＮＤＡで表示基板１００と色変換基板２００の間にはシーリング部４００が位置する。シーリング部４００は非表示領域ＮＤＡで表示基板１００と色変換基板２００の縁に沿って配置されて平面上で表示領域ＤＡを囲む。表示基板１００と色変換基板２００はシーリング部４００を媒介として相互結合される。
【0045】
一実施形態でシーリング部４００は有機物質からなる。例えばシーリング部４００はエポキシ系レジンからなり得るが、これに限定されるものではない。
【0046】
シーリング部４００により囲まれた表示基板１００と色変換基板２００の間の空間には充填材３００が位置する。充填材３００は表示基板１００と色変換基板２００の間を埋める。
【0047】
一実施形態で充填材３００は光を透過できる材質からなる。一実施形態で充填材３００は有機物質からなる。例えば、充填材３００はシリコン系有機物質、エポキシ系有機物質などからなるが、これに限定されるものではない。他の実施形態では充填材３００を省略することもできる。
【0048】
図３は一実施形態による表示基板およびその他部品を示す平面図である。
【0049】
図３を参照すると、表示装置１は、表示基板１００、フレキシブルフィルム５１０、表示駆動部５２０、回路ボード５３０、タイミング制御部５４０、電源供給部５５０、およびゲート駆動部５６０を含み得る。
【0050】
表示基板１００は平面上で長方形形状からなる。例えば、表示基板１００は第１方向ＤＲ１の長辺と第２方向ＤＲ２の短辺を有する長方形の平面形状を有することができる。第１方向ＤＲ１の長辺と第２方向ＤＲ２の短辺が交わるコーナは直角に形成されるか、所定の曲率を有するように丸く形成されることができる。表示基板１００の平面形状は長方形に限定されず、他の多角形、円形または楕円形に形成されることができる。例えば、表示基板１００は平坦に形成されるが、これに限られない。他の例としては、表示基板１００は所定の曲率で曲がるように形成されることができる。
【0051】
表示基板１００は表示領域ＤＡと非表示領域ＮＤＡを含み得る。
【0052】
表示領域ＤＡは映像を表示する領域であって、表示基板１００の中央領域として定義される。表示領域ＤＡは画素ＳＰ、ゲート線ＧＬ、データ線ＤＬ、初期化電圧線ＶＩＬ、第１電圧線ＶＤＬ、水平電圧線ＨＶＤＬ、垂直電圧線ＶＶＳＬ、および第２電圧線ＶＳＬを含み得る。画素ＳＰはデータ線ＤＬとゲート線ＧＬによって交差する画素領域ごとに形成され得る。画素ＳＰは第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３を含み得る。第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれはゲート線ＧＬおよびデータ線ＤＬに接続され得る。第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれは光を出力する最小単位の領域として定義される。
【0053】
第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれは有機発光層を含む有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、量子ドット発光層を含む量子ドット発光素子（Ｑｕａｎｔｕｍ Ｄｏｔ ＬＥＤ）、超小型発光ダイオード（Ｍｉｃｒｏ ＬＥＤ）、または無機半導体を含む無機発光ダイオード（Ｉｎｏｒｇａｎｉｃ ＬＥＤ）を含み得る。
【0054】
第１画素ＳＰ１は第１色の光または赤色光を放出し、第２画素ＳＰ２は第２色の光または緑色光を放出し、第３画素ＳＰ３は第３色の光または青色光を放出し得る。第２画素ＳＰ２の画素回路、第１画素ＳＰ１の画素回路、および第３画素ＳＰ３の画素回路は第２方向ＤＲ２の逆方向に配列できるが、画素回路の順序はこれに限られない。
【0055】
ゲート線ＧＬは第１ゲート線ＧＬ１および第２ゲート線ＧＬ２を含み得る。第１ゲート線ＧＬ１は第１方向ＤＲ１に延び、第２方向ＤＲ２に互いに離隔し得る。第１ゲート線ＧＬ１はゲート駆動部５６０から第１ゲート信号を受信して第１補助ゲート線ＢＧＬ１に第１ゲート信号を供給し得る。第１補助ゲート線ＢＧＬ１は第１ゲート線ＧＬ１から延びて第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３に第１ゲート信号を供給し得る。
【0056】
第２ゲート線ＧＬ２は第１方向ＤＲ１に延び、第２方向ＤＲ２に互いに離隔し得る。第２ゲート線ＧＬ２はゲート駆動部５６０から第２ゲート信号を受信して第２補助ゲート線ＢＧＬ２に第２ゲート信号を供給し得る。第２補助ゲート線ＢＧＬ２は第２ゲート線ＧＬ２から延びて第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３に第２ゲート信号を供給し得る。
【0057】
データ線ＤＬは第２方向ＤＲ２に延び、第１方向ＤＲ１に互いに離隔し得る。データ線ＤＬは第１ないし第３データ線ＤＬ１，ＤＬ２，ＤＬ３を含み得る。第１ないし第３データ線ＤＬ１，ＤＬ２，ＤＬ３それぞれは第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれにデータ電圧を供給し得る。
【0058】
初期化電圧線ＶＩＬは第２方向ＤＲ２に延び、第１方向ＤＲ１に互いに離隔し得る。初期化電圧線ＶＩＬは表示駆動部５２０から受信された初期化電圧を第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれの画素回路に供給し得る。初期化電圧線ＶＩＬは第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれの画素回路からセンシング信号を受信して表示駆動部５２０に供給し得る。
【0059】
第１電圧線ＶＤＬは第２方向ＤＲ２に延び、第１方向ＤＲ１に互いに離隔し得る。第１電圧線ＶＤＬは電源供給部５５０から受信された駆動電圧または高電位電圧を第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３に供給し得る。
【0060】
水平電圧線ＨＶＤＬは第１方向ＤＲ１に延び、第２方向ＤＲ２に互いに離隔し得る。水平電圧線ＨＶＤＬは第１電圧線ＶＤＬに接続され得る。水平電圧線ＨＶＤＬは第１電圧線ＶＤＬから駆動電圧または高電位電圧を受信し得る。
【0061】
垂直電圧線ＶＶＳＬは第２方向ＤＲ２に延び、第１方向ＤＲ１に互いに離隔し得る。垂直電圧線ＶＶＳＬは第２電圧線ＶＳＬに接続され得る。垂直電圧線ＶＶＳＬは電源供給部５５０から受信された低電位電圧を第２電圧線ＶＳＬに供給し得る。
【0062】
第２電圧線ＶＳＬは第１方向ＤＲ１に延び、第２方向ＤＲ２に互いに離隔し得る。第２電圧線ＶＳＬは第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３に低電位電圧を供給し得る。
【0063】
画素ＳＰ、ゲート線ＧＬ、データ線ＤＬ、初期化電圧線ＶＩＬ、第１電圧線ＶＤＬ、水平電圧線ＨＶＤＬ、垂直電圧線ＶＶＳＬ、および第２電圧線ＶＳＬの接続関係は画素ＳＰの個数および配列に応じて設計変更することができる。
【0064】
非表示領域ＮＤＡは表示基板１００で表示領域ＤＡを除いた残り領域として定義される。例えば、非表示領域ＮＤＡはデータ線ＤＬ、初期化電圧線ＶＩＬ、第１電圧線ＶＤＬ、および垂直電圧線ＶＶＳＬと表示駆動部５２０を連結するファンアウトライン、ゲート駆動部５６０、およびフレキシブルフィルム５１０と接続されるパッド部（図示せず）を含み得る。
【0065】
フレキシブルフィルム５１０は非表示領域ＮＤＡの下側に配置されたパッド部に接続され得る。フレキシブルフィルム５１０の一側に設けられた入力端子はフィルム貼着工程により回路ボード５３０に貼着し得、フレキシブルフィルム５１０の他側に設けられた出力端子はフィルム貼着工程によりパッド部に貼着し得る。例えば、フレキシブルフィルム５１０はテープキャリアパッケージ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）またはチップオンフィルム（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）のように曲がることができる。フレキシブルフィルム５１０は表示装置１のベゼル領域を減少させるために表示基板１００の下部にベンディングされ得る。
【0066】
表示駆動部５２０はフレキシブルフィルム５１０上に実装する。例えば、表示駆動部５２０は集積回路（ＩＣ）として実現することができる。表示駆動部５２０はタイミング制御部５４０からデジタルビデオデータおよびデータ制御信号を受信し、データ制御信号に応じてデジタルビデオデータをアナログデータ電圧に変換してファンアウトラインを介してデータ線ＤＬに供給し得る。
【0067】
回路ボード５３０はタイミング制御部５４０および電源供給部５５０を支持し、信号および電源を表示駆動部５２０に供給し得る。例えば、回路ボード５３０は各画素に映像を表示するためにタイミング制御部５４０から供給される信号と電源供給部５５０から供給される電源電圧をフレキシブルフィルム５１０および表示駆動部５２０に供給し得る。このため、信号ラインと電源ラインが回路ボード５３０上に設けられる。
【0068】
タイミング制御部５４０は回路ボード５３０上に実装し、回路ボード５３０上に設けられたユーザコネクタを介して表示駆動システムまたはグラフィック装置から供給される映像データとタイミング同期信号を受信し得る。タイミング制御部５４０はタイミング同期信号に基づいて映像データを画素配置構造に合わせて整列してデジタルビデオデータを生成でき、生成されたデジタルビデオデータを表示駆動部５２０に供給し得る。タイミング制御部５４０はタイミング同期信号に基づいてデータ制御信号とゲート制御信号を生成し得る。タイミング制御部５４０はデータ制御信号に基づいて表示駆動部５２０のデータ電圧の供給タイミングを制御し、ゲート制御信号に基づいてゲート駆動部５６０のゲート信号の供給タイミングを制御し得る。
【0069】
電源供給部５５０は回路ボード５３０上に配置されてフレキシブルフィルム５１０および表示駆動部５２０に電源電圧を供給し得る。例えば、電源供給部５５０は駆動電圧または高電位電圧を生成して第１電圧線ＶＤＬに供給し、低電位電圧を生成して垂直電圧線ＶＶＳＬに供給し、初期化電圧を生成して初期化電圧線ＶＩＬに供給し得る。
【0070】
ゲート駆動部５６０は非表示領域ＮＤＡの左側および右側に配置される。ゲート駆動部５６０はタイミング制御部５４０から供給されるゲート制御信号に基づいてゲート信号を生成し得る。ゲート制御信号はスタート信号、クロック信号、および電源電圧を含み得るが、これに限られない。ゲート駆動部５６０は設定された順序に従ってゲート信号をゲート線ＧＬに供給し得る。
【0071】
図４は一実施形態による表示装置の画素およびラインを示す図である。
【0072】
図４を参照すると、画素ＳＰは第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３を含み得る。第２画素ＳＰ２の画素回路、第１画素ＳＰ１の画素回路、および第３画素ＳＰ３の画素回路は第２方向ＤＲ２の逆方向に配列できるが、画素回路の順序はこれに限られない。
【0073】
第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれは第１電圧線ＶＤＬ、初期化電圧線ＶＩＬ、ゲート線ＧＬ、およびデータ線ＤＬに接続され得る。
【0074】
第１電圧線ＶＤＬは第２方向ＤＲ２に延び得る。第１電圧線ＶＤＬは第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３の画素回路の左側に配置される。第１電圧線ＶＤＬは第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれのトランジスタに駆動電圧または高電位電圧を供給し得る。
【0075】
水平電圧線ＨＶＤＬは第１方向ＤＲ１に延び得る。水平電圧線ＨＶＤＬは第ｋ行（ＲＯＷｋ，ｋは正の整数）に配置された第１ゲート線ＧＬ１の上側に配置される。水平電圧線ＨＶＤＬは第１電圧線ＶＤＬに接続され得る。水平電圧線ＨＶＤＬは第１電圧線ＶＤＬから駆動電圧または高電位電圧を受信し得る。
【0076】
初期化電圧線ＶＩＬは第２方向ＤＲ２に延び得る。初期化電圧線ＶＩＬは第２補助ゲート線ＢＧＬ２の左側に配置される。初期化電圧線ＶＩＬは垂直電圧線ＶＶＳＬおよび第２補助ゲート線ＢＧＬ２の間に配置される。初期化電圧線ＶＩＬは第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれの画素回路に初期化電圧を供給し得る。初期化電圧線ＶＩＬは第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれの画素回路からセンシング信号を受信して表示駆動部５２０に供給し得る。
【0077】
垂直電圧線ＶＶＳＬは第２方向ＤＲ２に延び得る。垂直電圧線ＶＶＳＬは初期化電圧線ＶＩＬの左側に配置される。垂直電圧線ＶＶＳＬは電源供給部５５０と第２電圧線ＶＳＬの間に接続され得る。垂直電圧線ＶＶＳＬは電源供給部５５０から供給された低電位電圧を第２電圧線ＶＳＬに供給し得る。
【0078】
第２電圧線ＶＳＬは第１方向ＤＲ１に延び得る。第２電圧線ＶＳＬは第ｋ＋１行（ＲＯＷｋ＋１）に配置された第１ゲート線ＧＬ１の上側に配置される。第２電圧線ＶＳＬは垂直電圧線ＶＶＳＬから受信された低電位電圧を第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３の発光素子層に供給し得る。
【0079】
第１ゲート線ＧＬ１は第１方向ＤＲ１に延び得る。第１ゲート線ＧＬ１は第２画素ＳＰ２の画素回路の上側に配置される。第１ゲート線ＧＬ１はゲート駆動部５６０から受信された第１ゲート信号を第１補助ゲート線ＢＧＬ１に供給し得る。第１補助ゲート線ＢＧＬ１は第１ゲート線ＧＬ１から第２方向ＤＲ２の反対方向に延び得る。第１補助ゲート線ＢＧＬ１は第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３の画素回路の右側に配置される。第１補助ゲート線ＢＧＬ１は第１ゲート線ＧＬ１から受信された第１ゲート信号を第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３の画素回路に供給し得る。
【0080】
第２ゲート線ＧＬ２は第１方向ＤＲ１に延び得る。第２ゲート線ＧＬ２は第３画素ＳＰ３の画素回路の下側に配置される。第２ゲート線ＧＬ２はゲート駆動部５６０から受信された第２ゲート信号を第２補助ゲート線ＢＧＬ２に供給し得る。第２補助ゲート線ＢＧＬ２は第２ゲート線ＧＬ２から第２方向ＤＲ２に延び得る。第２補助ゲート線ＢＧＬ２は第１電圧線ＶＤＬの左側に配置される。第２補助ゲート線ＢＧＬ２は第２ゲート線ＧＬ２から受信された第２ゲート信号を第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３の画素回路に供給し得る。
【0081】
データ線ＤＬは第２方向ＤＲ２に延び得る。データ線ＤＬは画素ＳＰにデータ電圧を供給し得る。データ線ＤＬは第１ないし第３データ線ＤＬ１，ＤＬ２，ＤＬ３を含み得る。
【0082】
第１データ線ＤＬ１は第２方向ＤＲ２に延び得る。第１データ線ＤＬ１は第１補助ゲート線ＢＧＬ１の右側に配置される。第１データ線ＤＬ１は表示駆動部５２０から受信されたデータ電圧を第１画素ＳＰ１の画素回路に供給し得る。
【0083】
第２データ線ＤＬ２は第２方向ＤＲ２に延び得る。第２データ線ＤＬ２は第１データ線ＤＬ１の右側に配置される。第２データ線ＤＬ２は表示駆動部５２０から受信されたデータ電圧を第２画素ＳＰ２の画素回路に供給し得る。
【0084】
第３データ線ＤＬ３は第２方向ＤＲ２に延び得る。第３データ線ＤＬ３は第２データ線ＤＬ２の右側に配置される。第３データ線ＤＬ３は表示駆動部５２０から受信されたデータ電圧を第３画素ＳＰ３の画素回路に供給し得る。
【0085】
【0086】
図１および図２に加えて図５および図６を参照すると、表示基板１００の表示領域ＤＡには複数の発光領域ＬＡおよび非発光領域ＮＬＡが定義される。複数の発光領域ＬＡは表示基板１００の発光素子で生成された光が表示基板１００の外部に放出される領域であり得、非発光領域ＮＬＡは表示基板１００の外部に光が放出されない領域であり得る。
【0087】
複数の発光領域ＬＡは第１発光領域ＬＡ１、第２発光領域ＬＡ２および第３発光領域ＬＡ３を含み得る。表示基板１００の表示領域ＤＡのうち第１行ＲＬ１には第２発光領域ＬＡ２が配置され、第２行ＲＬ２には第１発光領域ＬＡ１および第３発光領域ＬＡ３が第１方向ＤＲ１に沿って並んで配置される。第１行ＲＬ１と第２行ＲＬ２は第２方向ＤＲ２に沿って隣接して配置される。ただし、これに制限されるものではなく、第１発光領域ＬＡ１、第２発光領域ＬＡ２および第３発光領域ＬＡ３は第１方向ＤＲ１または第２方向ＤＲ２に沿って並んで配置されることもできる。また、第１発光領域ＬＡ１または第３発光領域ＬＡ３が第１行ＲＬ１に配置されることもできる。
【0088】
複数の発光領域ＬＡで表示基板１００が色変換基板２００に放出する光は第３色の光であり得る。一実施形態で前記第３色の光は青色光であり得、約４４０ｎｍ～約４８０ｎｍ範囲でピーク波長（ｐｅａｋ ｗａｖｅｌｅｎｇｔｈ）を有することができる。ピーク波長（ｐｅａｋ ｗａｖｅｌｅｎｇｔｈ）とは、波長領域内で強度（ｉｎｔｅｎｓｉｔｙ）が最大となる波長を意味する。ただし、これに制限されるものではなく、複数の発光領域ＬＡで表示基板１００が色変換基板２００に放出する光は紫外線領域の光であり得る。
【0089】
一実施形態で、第１発光領域ＬＡ１は第１方向ＤＲ１に所定の第１幅ＷＬ１を有し、第２発光領域ＬＡ２は第１方向ＤＲ１に所定の第２幅ＷＬ２を有し、第３発光領域ＬＡ３は第１方向ＤＲ１に所定の第３幅ＷＬ３を有することができる。第１発光領域ＬＡ１の第１幅ＷＬ１は第２発光領域ＬＡ２の第２幅ＷＬ２および第３発光領域ＬＡ３の第３幅ＷＬ３と同一であり得る。また、第１発光領域ＬＡ１の面積は第２発光領域ＬＡ２の面積および第３発光領域ＬＡ３の面積と同一であり得る。ただし、これに制限されるものではなく、発光領域ＬＡ１，ＬＡ２，ＬＡ３の幅ＷＬ１，ＷＬ２，ＷＬ３および面積は互いに異なってもよい。
【0090】
一実施形態で、第１発光領域ＬＡ１、第２発光領域ＬＡ２および第３発光領域ＬＡ３は図面に示すように正方形形状であり得る。ただし、これに制限されるものではなく、長方形、菱形、六角形形状など多様な形状を有することができる。
【0091】
第１発光領域ＬＡ１、第２発光領域ＬＡ２および第３発光領域ＬＡ３はそれぞれ第１画素ＳＰ１、第２画素ＳＰ２および第３画素ＳＰ３を構成することができる。第１発光領域ＬＡ１、第２発光領域ＬＡ２および第３発光領域ＬＡ３は表示領域ＤＡ全体に第１方向ＤＲ１および第２方向ＤＲ２に沿って繰り返し配置される。
【0092】
表示領域ＤＡ内で表示基板１００の発光領域ＬＡの周辺には非発光領域ＮＬＡが位置し得る。非発光領域ＮＬＡは発光領域ＬＡの周囲だけでなく、第１発光領域ＬＡ１と第２発光領域ＬＡ２の間、第２発光領域ＬＡ２と第３発光領域ＬＡ３の間、第３発光領域ＬＡ３と第１発光領域ＬＡ１の間にも位置することができる。
【0093】
色変換基板２００の表示領域ＤＡには複数の透光領域ＴＡおよび遮光領域ＢＡが定義される。透光領域ＴＡは表示基板１００から放出された光が色変換基板２００を透過して表示装置１の外部に提供される領域であり得る。遮光領域ＢＡは表示基板１００から放出された光が透過しない領域であり得る。
【0094】
複数の透光領域ＴＡは第１透光領域ＴＡ１、第２透光領域ＴＡ２および第３透光領域ＴＡ３を含み得る。色変換基板２００の表示領域ＤＡのうち第１行ＲＴ１には第２透光領域ＴＡ２が配置され、第２行ＲＴ２には第１透光領域ＴＡ１および第３透光領域ＴＡ３が並んで配置される。ただし、これに制限されるものではなく、第１透光領域ＴＡ１、第２透光領域ＴＡ２および第３透光領域ＴＡ３は第１方向ＤＲ１または第２方向ＤＲ２に沿って並んで配置されることもできる。また、第１透光領域ＴＡ１または第３透光領域ＴＡ３が第１行ＲＴ１に配置されることもできる。
【0095】
第１透光領域ＴＡ１は第１発光領域ＬＡ１に対応するかまたは第１発光領域ＬＡ１と重なってもよい。これと同様に第２透光領域ＴＡ２は第２発光領域ＬＡ２と対応するか重なり、第３透光領域ＴＡ３は第３発光領域ＬＡ３と対応するか重なってもよい。
【0096】
表示基板１００から提供された第３色の光は第１透光領域ＴＡ１、第２透光領域ＴＡ２および第３透光領域ＴＡ３を透過して表示装置１の外部に提供される。第１透光領域ＴＡ１から表示装置１の外部に出射される光を第１出射光といい、第２透光領域ＴＡ２から表示装置１の外部に出射される光を第２出射光といい、第３透光領域ＴＡ３から表示装置１の外部に出射される光を第３出射光というと、前記第１出射光は前記第１色の光であり、前記第２出射光は前記第１色と異なる第２色の光であり、前記第３出射光は前記第１色および前記第２色と異なる第３色の光であり得る。一実施形態で前記第３色の光は前述したように約４４０ｎｍ～約４８０ｎｍ範囲でピーク波長を有する青色光であり得、前記第２色の光は約５１０ｎｍ～約５５０ｎｍ範囲でピーク波長を有する緑色光であり得る。また、前記第１色の光は約６１０ｎｍ～約６５０ｎｍ範囲でピーク波長を有する赤色光であり得る。ただし、これに限定されるものではなく、前記第２色の光が赤色光であり、前記第１色の光が緑色光であってもよい。
【0097】
一実施形態で、第１透光領域ＴＡ１は第１方向ＤＲ１に所定の第１幅ＷＬ１を有し、第２透光領域ＴＡ２は第１方向ＤＲ１に所定の第２幅ＷＬ２を有し、第３透光領域ＴＡ３は第１方向ＤＲ１に所定の第３幅ＷＬ３を有することができる。第１透光領域ＴＡ１の第１幅ＷＬ１は第２透光領域ＴＡ２の第２幅ＷＬ２および第３透光領域ＴＡ３の第３幅ＷＬ３と同一であり得る。また、第１透光領域ＴＡ１の面積は第２透光領域ＴＡ２の面積および第３透光領域ＴＡ３の面積と同一であり得る。ただし、これに制限されるものではなく、発光領域ＬＡ１，ＬＡ２，ＬＡ３の幅ＷＬ１，ＷＬ２，ＷＬ３および面積は互いに異なってもよい。
【0098】
一実施形態で、第１透光領域ＴＡ１、第２透光領域ＴＡ２および第３透光領域ＴＡ３は図面に示すように正方形形状であり得る。ただし、これに制限されるものではなく、長方形、菱形、六角形形状など多様な形状を有することができる。
【0099】
第１透光領域ＴＡ１、第２透光領域ＴＡ２および第３透光領域ＴＡ３はそれぞれ第１画素ＳＰ１、第２画素ＳＰ２および第３画素ＳＰ３を構成することができる。第１透光領域ＴＡ１、第２透光領域ＴＡ２および第３透光領域ＴＡ３は表示領域ＤＡ全体に第１方向ＤＲ１および第２方向ＤＲ２に沿って繰り返し配置される。
【0100】
表示領域ＤＡ内で色変換基板２００の透光領域ＴＡの周辺には遮光領域ＢＡが位置し得る。遮光領域ＢＡは透光領域ＴＡの周囲だけでなく、第１透光領域ＴＡ１と第２透光領域ＴＡ２の間、第２透光領域ＴＡ２と第３透光領域ＴＡ３の間、第３透光領域ＴＡ３と第１透光領域ＴＡ１の間にも位置することができる。
【0101】
【0102】
図７を参照すると、表示装置１は表示基板１００、表示基板１００に対向する色変換基板２００、およびこれらを接着する充填材３００を含み得る。
【0103】
表示基板１００は第１基板１１０、回路層ＣＣＬ、発光素子層ＥＭＬおよび封止構造物１７０を含み得る。
【0104】
第１基板１１０は透明な物質を含むことができる。例えば、第１基板１１０はガラス、石英などのような透明な絶縁物質を含むことができる。第１基板１１０はリジッド（ｒｉｇｉｄ）基板であり得る。しかし、第１基板１１０はこれに限定されず、ポリイミドなどのようなプラスチックを含むこともでき、曲がったり、ベンディングされたり、折り畳まれたり、丸められるフレキシブルな（ｆｌｅｘｉｂｌｅ）特性を有することもできる。
【0105】
回路層ＣＣＬ（例えば、薄膜トランジスタ層）は第１基板１１０上に配置される。回路層ＣＣＬに係る説明は図８などを参照して後述する。
【0106】
発光素子層ＥＭＬは回路層ＣＣＬ上に配置される。発光素子層ＥＭＬは画素電極ＰＸＥ、画素定義膜ＰＤＬ、発光層ＬＥＬ、および共通電極ＣＭＥを含み得る。
【0107】
画素電極ＰＸＥは発光ダイオードの第１電極、例えばアノード電極であり得る。画素電極ＰＸＥはインジウム－スズ－酸化物（Ｉｎｄｉｕｍ－Ｔｉｎ－Ｏｘｉｄｅ：ＩＴＯ）、インジウム－亜鉛－酸化物（Ｉｎｄｉｕｍ－Ｚｉｎｃ－Ｏｘｉｄｅ：ＩＺＯ）、酸化亜鉛（Ｚｉｎｃ Ｏｘｉｄｅ：ＺｎＯ）、酸化インジウム（Ｉｎｄｕｉｍ Ｏｘｉｄｅ：Ｉｎ２Ｏ３）の仕事関数の高い物質層と銀（Ａｇ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、鉛（Ｐｄ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、リチウム（Ｌｉ）、カルシウム（Ｃａ）またはこれらの混合物などのような反射性物質層が積層された積層膜構造を有することができる。仕事関数の高い物質層が反射性物質層より上層に配置されて発光層ＬＥＬに近く配置される。画素電極ＰＸＥはＩＴＯ／Ｍｇ、ＩＴＯ／ＭｇＦ、ＩＴＯ／Ａｇ、ＩＴＯ／Ａｇ／ＩＴＯの多層構造を有することができるが、これに限定されるものではない。
【0108】
画素定義膜ＰＤＬは第１基板１１０の一面上に画素ＳＰの境界に沿って配置される。画素定義膜ＰＤＬは画素電極ＰＸＥ上に配置され、画素電極ＰＸＥを露出する開口部を含み得る。画素定義膜ＰＤＬおよびその開口部によって発光領域ＥＭＡと非発光領域ＮＥＭが区分される。画素定義膜ＰＤＬはアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレン系樹脂（ｐｏｌｙ ｐｈｅｎｙｌｅｎｅｔｈｅｒｓ ｒｅｓｉｎ）、ポリフェニレンスルフィド系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ ｒｅｓｉｎ）またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ，ＢＣＢ）などの有機絶縁物質を含むことができる。画素定義膜ＰＤＬは無機物質を含むこともできる。
【0109】
発光層ＬＥＬは画素定義膜ＰＤＬが露出する画素電極ＰＸＥ上に配置される。表示装置１が有機発光表示装置である一実施形態で、発光層ＬＥＬは有機物質を含む有機層を含み得る。前記有機層は有機発光層を含み、場合によって発光を補助する補助層として正孔注入層、正孔輸送層、電子輸送層および電子注入層の少なくとも一つをさらに含むことができる。他の実施形態で、表示装置１がマイクロＬＥＤ表示装置、ナノＬＥＤ表示装置などである場合、発光層ＬＥＬは無機半導体のような無機物質を含むことができる。
【0110】
いくつかの実施形態で、発光層ＬＥＬは厚さ方向に重畳配置された複数の有機発光層とその間に配置された電荷生成層を含むタンデム（ｔａｎｄｅｍ）構造を有することができる。重畳配置された各有機発光層は同じ波長の光を発光することもできるが、異なる波長の光を発光することもできる。各画素ＳＰの発光層ＬＥＬのうち少なくとも一部の層は隣り合う画素ＳＰの同じ層と分離されるかまたは互いに連結されることができる。
【0111】
一実施形態で、各発光層ＬＥＬが発光する光の波長は画素ＳＰ別に同一であり得る。例えば、各画素ＳＰの発光層ＬＥＬが青色光または紫外線を発光し、後述するカラー制御構造物が波長変換層ＷＣＬを含むことによって、各画素ＳＰ別の色相を表示することができる。
【0112】
他の実施形態で、各発光層ＬＥＬが発光する光の波長は画素ＳＰ別に発光波長が異なってもよい。例えば、第１画素ＳＰ１の発光層ＬＥＬは第１色を発光し、第２画素ＳＰ２の発光層ＬＥＬは第２色を発光し、第３画素ＳＰ３の発光層ＬＥＬは第３色を発光することもできる。
【0113】
共通電極ＣＭＥは発光層ＬＥＬ上に配置される。共通電極ＣＭＥは発光層ＬＥＬと接するだけでなく、画素定義膜ＰＤＬの上面にも接することができる。共通電極ＣＭＥは各画素ＳＰを区別せず連結されている。共通電極ＣＭＥは画素ＳＰを区別せず全面的に配置された前面電極であり得る。共通電極ＣＭＥは発光ダイオードの第２電極、例えばカソード電極であり得る。共通電極ＣＭＥはＬｉ、Ｃａ、ＬｉＦ／Ｃａ、ＬｉＦ／Ａｌ、Ａｌ、Ｍｇ、Ａｇ、Ｐｔ、Ｐｄ、Ｎｉ、Ａｕ、Ｎｄ、Ｉｒ、Ｃｒ、ＢａＦ、Ｂａまたはこれらの化合物や混合物（例えば、ＡｇとＭｇの混合物など）のような仕事関数の小さい物質層を含むことができる。共通電極ＣＭＥは前記仕事関数の小さい物質層上に配置された透明金属酸化物層をさらに含むことができる。
【0114】
画素電極ＰＸＥ、発光層ＬＥＬおよび共通電極ＣＭＥは発光素子（例えば、有機発光素子）を構成することができる。発光層ＬＥＬで発光した光は共通電極ＣＭＥを介して上側方向に出射される。
【0115】
封止構造物１７０は共通電極ＣＭＥ上に配置される。封止構造物１７０は少なくとも一つの薄膜封止層を含み得る。例えば、封止構造物１７０は第１無機膜１７１、有機膜１７２および第２無機膜１７３を含み得る。
【0116】
第１無機膜１７１は発光素子層ＥＭＬ上に配置される。第１無機膜１７１はシリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）、またはシリコン酸窒化物（ＳｉＯｘＮｙ）などを含むことができる。
【0117】
有機膜１７２は第１無機膜１７１上に配置される。有機膜１７２はアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレン系樹脂（ｐｏｌｙ ｐｈｅｎｙｌｅｎｅｔｈｅｒｓ ｒｅｓｉｎ）、ポリフェニレンスルフィド系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ ｒｅｓｉｎ）またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ，ＢＣＢ）などの有機絶縁物質を含むことができる。
【0118】
第２無機膜１７３は有機膜１７２上に配置される。第２無機膜１７３は前述した第１無機膜１７１と同じ物質を含むことができる。例えば、第２無機膜１７３はシリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）、またはシリコン酸窒化物（ＳｉＯｘＮｙ）などを含むことができる。
【0119】
色変換基板２００は封止構造物１７０上でそれと対向するように配置される。色変換基板２００は第２基板２１０、遮光部材ＢＭＬ、カラーフィルタ層ＣＦＬ、第１キャッピング層２２０、隔壁ＰＴＬ、波長変換層ＷＣＬ、透光層ＴＰＬおよび第２キャッピング層２３０を含み得る。
【0120】
第２基板２１０は透明な物質を含むことができる。第２基板２１０はガラス、石英などのような透明な絶縁物質を含むことができる。第２基板２１０はリジッド基板であり得る。しかし、第２基板２１０はこれに限定されず、第２基板２１０はポリイミドなどのようなプラスチックを含むこともでき、曲がったり、ベンディングされたり、折り畳まれたり、丸められるフレキシブルな特性を有することもできる。
【0121】
第２基板２１０は第１基板１１０と同じ基板を使用することもできるが、物質、厚さ、透過率などが異なってもよい。例えば、第２基板２１０は第１基板１１０より高い透過率を有することができる。第２基板２１０は第１基板１１０より厚くてもよく、それより薄くてもよい。
【0122】
遮光部材ＢＭＬは、第１基板１１０に向かう、第２基板２１０の一面上に画素ＳＰの境界に沿って配置される。遮光部材ＢＭＬは表示基板１００の画素定義膜ＰＤＬと重なって、非発光領域ＮＥＭに位置し得る。遮光部材ＢＭＬは発光領域ＥＭＡと重なる第２基板２１０の一面を露出する開口部を含み得る。遮光部材ＢＭＬは平面図上格子形状に形成される。
【0123】
遮光部材ＢＭＬは有機物質を含んでなる。遮光部材ＢＭＬは外光を吸収することによって外光反射による色の歪曲を低減させることができる。また、遮光部材ＢＭＬは発光層ＬＥＬから放出される光が隣接する画素ＳＰに侵入することを防止する役割をすることができる。
【0124】
一実施形態で、遮光部材ＢＭＬは可視光波長をすべて吸収することができる。遮光部材ＢＭＬは光吸収物質を含むことができる。例えば、遮光部材ＢＭＬは表示装置１のブラックマトリクスとして使用される物質からなる。
【0125】
他の実施形態で、遮光部材ＢＭＬは可視光波長のうち特定波長の光は吸収し、他の特定波長の光は透過させることもできる。例えば、遮光部材ＢＭＬはカラーフィルタ層ＣＦＬと同じ物質を含むことができる。具体的には、遮光部材ＢＭＬは青色カラーフィルタ層と同じ物質からなる。いくつかの実施形態で、遮光部材ＢＭＬは青色カラーフィルタ層と一体化して形成されることもできる。また、遮光部材ＢＭＬは省略することもできる。
【0126】
カラーフィルタ層ＣＦＬは、遮光部材ＢＭＬが配置された第２基板２１０の一面上に配置される。カラーフィルタ層ＣＦＬは遮光部材ＢＭＬの開口部を介して露出する第２基板２１０の一面上に配置される。さらに、カラーフィルタ層ＣＦＬは隣接する遮光部材ＢＭＬの上にも一部配置される。
【0127】
カラーフィルタ層ＣＦＬは第１画素ＳＰ１に配置される第１カラーフィルタ層ＣＦＬ１、第２画素ＳＰ２に配置される第２カラーフィルタ層ＣＦＬ２および第３画素ＳＰ３に配置される第３カラーフィルタ層ＣＦＬ３を含み得る。各カラーフィルタ層ＣＦＬは該当する色波長以外の波長を吸収する染料や顔料のような色料（ｃｏｌｏｒａｎｔ）を含み得る。第１カラーフィルタ層ＣＦＬ１は赤色カラーフィルタ層であり、第２カラーフィルタ層ＣＦＬ２は緑色カラーフィルタであり、第３カラーフィルタ層ＣＦＬ３は青色カラーフィルタ層であり得る。図面では隣り合うカラーフィルタ層ＣＦＬが遮光部材ＢＭＬ上で互いに離隔するように配置された場合を例示したが、隣り合うカラーフィルタ層ＣＦＬは遮光部材ＢＭＬ上で少なくとも部分的に重なってもよい。
【0128】
第１キャッピング層２２０はカラーフィルタ層ＣＦＬ上に配置される。第１キャッピング層２２０は外部から水分または空気などの不純物が浸透してカラーフィルタ層ＣＦＬを損傷させるか汚染させることを防止することができる。また、第１キャッピング層２２０はカラーフィルタ層ＣＦＬの色料が他の構成に拡散することを防止することができる。
【0129】
第１キャッピング層２２０はカラーフィルタ層ＣＦＬの一面（図８で下面）と直接接し得る。第１キャッピング層２２０は無機物質からなる。例えば、第１キャッピング層２２０はシリコン窒化物、アルミニウム窒化物、ジルコニウム窒化物、チタン窒化物、ハフニウム窒化物、タンタル窒化物、シリコン酸化物、アルミニウム酸化物、チタン酸化物、スズ酸化物およびシリコン酸窒化物などを含んでなる。
【0130】
隔壁ＰＴＬは第１キャッピング層２２０上に配置される。隔壁ＰＴＬは非発光領域ＮＥＭに位置し得る。隔壁ＰＴＬは遮光部材ＢＭＬと重なるように配置される。隔壁ＰＴＬはカラーフィルタ層ＣＦＬを露出する開口部を含み得る。隔壁ＰＴＬは感光性有機物質を含んでなるが、これに制限されるものではない。隔壁ＰＴＬは遮光物質をさらに含むこともできる。
【0131】
波長変換層ＷＣＬおよび／または透光層ＴＰＬは隔壁ＰＴＬの開口部が露出する空間内には配置されることができる。波長変換層ＷＣＬおよび透光層ＴＰＬは隔壁ＰＴＬをバンク（ｂａｎｋ）として用いるインクジェット工程により形成できるが、これに制限されるものではない。
【0132】
各画素ＳＰの発光層ＬＥＬが第３色を発光する一実施形態で、波長変換層ＷＣＬは第１画素ＳＰ１に配置される第１波長変換パターンＷＣＬ１と第２画素ＳＰ２に配置される第２波長変換パターンＷＣＬ２を含み得る。第３画素ＳＰ３には透光層ＴＰＬが配置される。
【0133】
第１波長変換パターンＷＣＬ１は第１ベース樹脂ＢＲＳ１および第１ベース樹脂ＢＲＳ１内に配置された第１波長変換物質ＷＣＰ１を含み得る。第２波長変換パターンＷＣＬ２は第２ベース樹脂ＢＲＳ２および第２ベース樹脂ＢＲＳ２内に配置された第２波長変換物質ＷＣＰ２を含み得る。透光層ＴＰＬは第３ベース樹脂ＢＲＳ３およびその内部に配置された散乱体ＳＣＰを含み得る。
【0134】
第１ないし第３ベース樹脂ＢＲＳ１，ＢＲＳ２，ＢＲＳ３は透光性有機物質を含むことができる。例えば、第１ないし第３ベース樹脂ＢＲＳ１，ＢＲＳ２，ＢＲＳ３はエポキシ系樹脂、アクリル系樹脂、カルド系樹脂またはイミド系樹脂などを含んでなる。第１ないし第３ベース樹脂ＢＲＳ１，ＢＲＳ２，ＢＲＳ３はすべて同じ物質からなることができるが、これに制限されない。
【0135】
散乱体ＳＣＰは金属酸化物粒子または有機粒子であり得る。前記金属酸化物としては酸化チタン（ＴｉＯ２）、酸化ジルコニウム（ＺｒＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化インジウム（Ｉｎ２Ｏ３）、酸化亜鉛（ＺｎＯ）または酸化スズ（ＳｎＯ２）などを例示することができ、前記有機粒子材料としてはアクリル系樹脂またはウレタン系樹脂などを例示することができる。
【0136】
第１波長変換物質ＷＣＰ１は第３色を第１色に変換し、第２波長変換物質ＷＣＰ２は第３色を第２色に変換する物質であり得る。第１波長変換物質ＷＣＰ１と第２波長変換物質ＷＣＰ２は量子ドット、量子ロッド、蛍光体などであり得る。前記量子ドットはＩＶ族系ナノ結晶、ＩＩ－ＶＩ族系化合物ナノ結晶、ＩＩＩ－Ｖ族系化合物ナノ結晶、ＩＶ－ＶＩ族系ナノ結晶またはこれらの組み合わせを含み得る。第１波長変換パターンＷＣＬ１と第２波長変換パターンＷＣＬ２は波長変換効率を増加させる散乱体ＳＣＰをさらに含むことができる。
【0137】
第３画素ＳＰ３に配置される透光層ＴＰＬは発光層ＬＥＬで発光した第３色の光の波長を維持した状態で透過させることができる。透光層ＴＰＬの散乱体ＳＣＰは透光層ＴＰＬを介して出射される光の出射経路を調節する役割をすることができる。透光層ＴＰＬは波長変換物質を含まなくてもよい。
【0138】
第２キャッピング層２３０は波長変換層ＷＣＬ、透光層ＴＰＬおよび隔壁ＰＴＬ上に配置される。第２キャッピング層２３０は無機物質からなる。第２キャッピング層２３０は第１キャッピング層２２０の物質として挙げられた物質の中から選択された物質を含んでなる。第２キャッピング層２３０と第１キャッピング層２２０は同じ物質からなることができるが、これに限定されるものではない。
【0139】
表示基板１００と色変換基板２００の間に充填材３００が配置される。充填材３００は表示基板１００と色変換基板２００の間の空間を充填する一方で、これらを相互接着および結合する役割をすることができる。充填材３００は表示基板１００の封止構造物１７０と色変換基板２００の第２キャッピング層２３０の間に配置される。充填材３００はＳｉ系有機物質、エポキシ系有機物質などからなるが、これに限定されるものではない。
【0140】
図８は一実施形態による表示装置の画素を示す回路図である。
【0141】
図８を参照すると、画素ＳＰそれぞれは第１電圧線ＶＤＬ、データ線ＤＬ、初期化電圧線ＶＩＬ、第１ゲート線ＧＬ１、第２ゲート線ＧＬ２、および垂直電圧線ＶＶＳＬに接続され得る。
【0142】
第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれは画素回路および発光素子ＥＤを含み得る。第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれの画素回路は第１ないし第３トランジスタＳＴ１，ＳＴ２，ＳＴ３および第１キャパシタＣ１を含み得る。
【0143】
第１トランジスタＳＴ１はゲート電極、ドレイン電極、およびソース電極を含み得る。第１トランジスタＳＴ１のゲート電極は第１ノードＮ１に接続され、ドレイン電極は第１電圧線ＶＤＬに接続され、ソース電極は第２ノードＮ２に接続され得る。第１トランジスタＳＴ１はゲート電極に印加されるデータ電圧に基づいてドレイン－ソース電流（または駆動電流）を制御することができる。第１トランジスタＳＴ１は発光素子ＥＤを駆動する駆動トランジスタであり得る。
【0144】
発光素子ＥＤは駆動電流を受信して発光する。発光素子ＥＤの発光量または輝度は駆動電流の大きさに比例する。発光素子ＥＤは、有機発光層を含む有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、量子ドット発光層を含む量子ドット発光素子（Ｑｕａｎｔｕｍ Ｄｏｔ ＬＥＤ）、超小型発光ダイオード（Ｍｉｃｒｏ ＬＥＤ）、または無機半導体を含む無機発光ダイオード（Ｉｎｏｒｇａｎｉｃ ＬＥＤ）であり得る。
【0145】
発光素子ＥＤの第１電極は第２ノードＮ２に接続され、発光素子ＥＤの第２電極は垂直電圧線ＶＶＳＬに接続され得る。発光素子ＥＤの第１電極は第２ノードＮ２を介して第１トランジスタＳＴ１のソース電極、第３トランジスタＳＴ３のドレイン電極、および第１キャパシタＣ１の第２キャパシタ電極に接続され得る。
【0146】
第２トランジスタＳＴ２は第１ゲート線ＧＬ１の第１ゲート信号によってターン－オンされてデータ線ＤＬと第１トランジスタＳＴ１のゲート電極である第１ノードＮ１を電気的に接続し得る。第２トランジスタＳＴ２は第１ゲート信号に基づいてターン－オンされることによって、データ電圧を第１ノードＮ１に供給し得る。第２トランジスタＳＴ２のゲート電極は第１ゲート線ＧＬ１に接続され、ドレイン電極はデータ線ＤＬに接続され、ソース電極は第１ノードＮ１に接続され得る。第２トランジスタＳＴ２のソース電極は第１ノードＮ１を介して第１トランジスタＳＴ１のゲート電極および第１キャパシタＣ１の第１キャパシタ電極に接続され得る。第２トランジスタＳＴ２は第１トランジスタＳＴ１および発光素子ＥＤに流れる電流を制御するスイッチングトランジスタであり得る。
【0147】
第３トランジスタＳＴ３は第２ゲート線ＧＬ２の第２ゲート信号によってターン－オンされて初期化電圧線ＶＩＬと第１トランジスタＳＴ１のソース電極である第２ノードＮ２を電気的に接続し得る。第３トランジスタＳＴ３は第２ゲート信号に基づいてターン－オンされることによって、初期化電圧を第２ノードＮ２に供給し得る。第３トランジスタＳＴ３は第２ゲート信号に基づいてターン－オンされることによって、センシング信号を初期化電圧線ＶＩＬに供給し得る。第３トランジスタＳＴ３のゲート電極は第２ゲート線ＧＬ２に接続され、ドレイン電極は第２ノードＮ２に接続され、ソース電極は初期化電圧線ＶＩＬに接続され得る。第３トランジスタＳＴ３のドレイン電極は第２ノードＮ２を介して第１トランジスタＳＴ１のソース電極、第１キャパシタＣ１の第２キャパシタ電極、および発光素子ＥＤの第１電極に接続され得る。第３トランジスタＳＴ３は第１トランジスタＳＴ１および発光素子ＥＤに流れる電流を制御するスイッチングトランジスタであり得る。
【0148】
【0149】
図９ないし図１１を参照すると、回路層ＣＣＬ（例えば、薄膜トランジスタ層）は第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３、第１電圧線ＶＤＬ、水平電圧線ＨＶＤＬ、初期化電圧線ＶＩＬ、第１および第２ゲート線ＧＬ１，ＧＬ２、第１および第２補助ゲート線ＢＧＬ１，ＢＧＬ２、データ線ＤＬ、第２電圧線ＶＳＬ、および垂直電圧線ＶＶＳＬを含み得る。
【0150】
回路層ＣＣＬは、第１基板１１０上に配置された第１金属層ＭＴＬ１、第１金属層ＭＴＬ１を覆うバッファ膜ＢＦ、バッファ膜ＢＦ上に配置されたアクティブ層ＡＣＴＬ、アクティブ層ＡＣＴＬを覆うゲート絶縁膜ＧＩ、ゲート絶縁膜ＧＩを覆う酸素提供膜ＯＲＳ、酸素提供膜ＯＲＳ上に配置された第２金属層ＭＴＬ２、第２金属層ＭＴＬ２を覆う層間絶縁膜ＩＬＤ、層間絶縁膜ＩＬＤ上に配置された第３金属層ＭＴＬ３、および第３金属層ＭＴＬ３を覆う保護膜ＰＶを含み得る。
【0151】
画素ＳＰは第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３を含み得る。第２画素ＳＰ２の画素回路、第１画素ＳＰ１の画素回路、および第３画素ＳＰ３の画素回路は第２方向ＤＲ２の逆方向に配列できるが、画素回路の順序はこれに限られない。
【0152】
第１電圧線ＶＤＬは平面上で第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３の画素回路の左側に配置される。第１電圧線ＶＤＬは第１基板１１０上の第１金属層ＭＴＬ１に配置される。第１電圧線ＶＤＬは第２金属層ＭＴＬ２の第１補助電極ＡＵＥ１および第３金属層ＭＴＬ３の第２補助電極ＡＵＥ２と重なってもよい。
【0153】
第１補助電極ＡＵＥ１は第１電圧線ＶＤＬに接続され得る。第２補助電極ＡＵＥ２は第１補助電極ＡＵＥ１に接続され得る。第１電圧線ＶＤＬは第１および第２補助電極ＡＵＥ１，ＡＵＥ２に接続されることによって、ライン抵抗を減少させることができる。
【0154】
第２補助電極ＡＵＥ２は第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれの第１トランジスタＳＴ１のドレイン電極ＤＥ１に接続され得る。したがって、第１電圧線ＶＤＬは第２補助電極ＡＵＥ２を介して第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３に駆動電圧を供給し得る。
【0155】
水平電圧線ＨＶＤＬは平面上で第１ゲート線ＧＬ１の上側に配置される。水平電圧線ＨＶＤＬは第３金属層ＭＴＬ３に配置される。水平電圧線ＨＶＤＬは第１電圧線ＶＤＬに接続されて駆動電圧を受信し得る。
【0156】
初期化電圧線ＶＩＬは平面上で第１電圧線ＶＤＬの左側に配置される。初期化電圧線ＶＩＬは第１金属層ＭＴＬ１に配置される。初期化電圧線ＶＩＬは第３金属層ＭＴＬ３の第５補助電極ＡＵＥ５と重なり、第５補助電極ＡＵＥ５に接続され得る。初期化電圧線ＶＩＬは第５補助電極ＡＵＥ５に接続されることによって、ライン抵抗を減少させることができる。
【0157】
第５補助電極ＡＵＥ５は第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれの第３トランジスタＳＴ３のソース電極ＳＥ３に接続され得る。したがって、初期化電圧線ＶＩＬは第５補助電極ＡＵＥ５を介して第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれの第３トランジスタＳＴ３に初期化電圧を供給し得、第３トランジスタＳＴ３からセンシング信号を受信し得る。
【0158】
垂直電圧線ＶＶＳＬは平面上で初期化電圧線ＶＩＬの左側に配置される。垂直電圧線ＶＶＳＬは第１金属層ＭＴＬ１に配置される。垂直電圧線ＶＶＳＬは第２金属層ＭＴＬ２の第３補助電極ＡＵＥ３および第３金属層ＭＴＬ３の第４補助電極ＡＵＥ４と重なってもよい。第３補助電極ＡＵＥ３は垂直電圧線ＶＶＳＬに接続され、第４補助電極ＡＵＥ４は第３補助電極ＡＵＥ３に接続され得る。垂直電圧線ＶＶＳＬは第３および第４補助電極ＡＵＥ３，ＡＵＥ４に接続されることによって、ライン抵抗を減少させることができる。垂直電圧線ＶＶＳＬは第２電圧線ＶＳＬに接続されて第２電圧線ＶＳＬに低電位電圧を供給し得る。
【0159】
第２電圧線ＶＳＬは平面上で第２ゲート線ＧＬ２の下側に配置される。第２電圧線ＶＳＬは第３金属層ＭＴＬ３に配置される。第２電圧線ＶＳＬは垂直電圧線ＶＶＳＬから低電位電圧を受信し得る。
【0160】
第１ゲート線ＧＬ１は平面上で第２画素ＳＰ２の画素回路の上側に配置される。第１ゲート線ＧＬ１は第３金属層ＭＴＬ３に配置される。第１ゲート線ＧＬ１は第１補助ゲート線ＢＧＬ１に接続され得、ゲート駆動部５６０から受信された第１ゲート信号を第１補助ゲート線ＢＧＬ１に供給し得る。
【0161】
第１補助ゲート線ＢＧＬ１は平面上で第１ゲート線ＧＬ１から第２方向ＤＲ２の逆方向に突出する。第１補助ゲート線ＢＧＬ１は平面上で第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３の画素回路の右側に配置される。第１補助ゲート線ＢＧＬ１は第２金属層ＭＴＬ２に配置される。第１補助ゲート線ＢＧＬ１は第１ゲート線ＧＬ１から受信された第１ゲート信号を第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれの第２トランジスタＳＴ２に供給し得る。
【0162】
第２ゲート線ＧＬ２は平面上で第３画素ＳＰ３の画素回路の下側に配置される。第２ゲート線ＧＬ２は第３金属層ＭＴＬ３に配置される。第２ゲート線ＧＬ２は第２補助ゲート線ＢＧＬ２に接続され得、ゲート駆動部５６０から受信された第２ゲート信号を第２補助ゲート線ＢＧＬ２に供給し得る。
【0163】
第２補助ゲート線ＢＧＬ２は平面上で第２ゲート線ＧＬ２から第２方向ＤＲ２に突出する。第２補助ゲート線ＢＧＬ２は平面上で初期化電圧線ＶＩＬおよび第１電圧線ＶＤＬの間に配置される。第２補助ゲート線ＢＧＬ２は第２金属層ＭＴＬ２に配置される。第２補助ゲート線ＢＧＬ２は第２ゲート線ＧＬ２から受信された第２ゲート信号を第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれの第３トランジスタＳＴ３に供給し得る。
【0164】
第１データ線ＤＬ１は平面上で第１補助ゲート線ＢＧＬ１の右側に配置される。第１データ線ＤＬ１は第１金属層ＭＴＬ１に配置される。第３金属層ＭＴＬ３の第２連結電極ＣＥ２は第１データ線ＤＬ１および第１画素ＳＰ１の第２トランジスタＳＴ２のドレイン電極ＤＥ２を電気的に接続し得る。したがって、第１データ線ＤＬ１は第２連結電極ＣＥ２を介して第１画素ＳＰ１の第２トランジスタＳＴ２にデータ電圧を供給し得る。
【0165】
第２データ線ＤＬ２は平面上で第１データ線ＤＬ１の右側に配置される。第２データ線ＤＬ２は第１金属層ＭＴＬ１に配置される。第３金属層ＭＴＬ３の第５連結電極ＣＥ５は第２データ線ＤＬ２および第２画素ＳＰ２の第２トランジスタＳＴ２のドレイン電極ＤＥ２を電気的に接続し得る。したがって、第２データ線ＤＬ２は第５連結電極ＣＥ５を介して第２画素ＳＰ２の第２トランジスタＳＴ２にデータ電圧を供給し得る。
【0166】
第３データ線ＤＬ３は平面上で第２データ線ＤＬ２の右側に配置される。第３データ線ＤＬ３は第１金属層ＭＴＬ１に配置される。第３金属層ＭＴＬ３の第８連結電極ＣＥ８は第３データ線ＤＬ３および第３画素ＳＰ３の第２トランジスタＳＴ２のドレイン電極ＤＥ２を電気的に接続し得る。したがって、第３データ線ＤＬ３は第８連結電極ＣＥ８を介して第３画素ＳＰ３の第２トランジスタＳＴ２にデータ電圧を供給し得る。
【0167】
第１画素ＳＰ１の画素回路は第１ないし第３トランジスタＳＴ１，ＳＴ２，ＳＴ３を含み得る。第１画素ＳＰ１の第１トランジスタＳＴ１はアクティブ領域ＡＣＴ１、ゲート電極ＧＥ１、ドレイン電極ＤＥ１、およびソース電極ＳＥ１を含み得る。第１トランジスタＳＴ１のアクティブ領域ＡＣＴ１はアクティブ層ＡＣＴＬに配置され、第１トランジスタＳＴ１のゲート電極ＧＥ１と重なってもよい。
【0168】
第１トランジスタＳＴ１のゲート電極ＧＥ１は第２金属層ＭＴＬ２に配置される。第１トランジスタＳＴ１のゲート電極ＧＥ１は第１キャパシタＣ１の第１キャパシタ電極ＣＰＥ１の一部分であり得る。
【0169】
第１トランジスタＳＴ１のドレイン電極ＤＥ１およびソース電極ＳＥ１はアクティブ層ＡＣＴＬを熱処理して導体化することができる。ドレイン電極ＤＥ１およびソース電極ＳＥ１はＮ型半導体に導体化できるが、これに限られない。第１トランジスタＳＴ１のドレイン電極ＤＥ１は第２補助電極ＡＵＥ２を介して第１電圧線ＶＤＬに電気的に接続され得る。第１トランジスタＳＴ１のドレイン電極ＤＥ１は第１電圧線ＶＤＬから駆動電圧を受信し得る。
【0170】
第１トランジスタＳＴ１のソース電極ＳＥ１は第３金属層ＭＴＬ３の第１連結電極ＣＥ１に接続され得る。第１連結電極ＣＥ１は第１金属層ＭＴＬ１の第２キャパシタ電極ＣＰＥ２に接続され得る。したがって、第１キャパシタＣ１は第１キャパシタ電極ＣＰＥ１および第２キャパシタ電極ＣＰＥ２の間と第１キャパシタ電極ＣＰＥ１および第１連結電極ＣＥ１の間で二重で形成されることができる。
【0171】
図面に示していないが、第１連結電極ＣＥ１は第１画素ＳＰ１の発光素子ＥＤに電気的に接続され得る。したがって、第１連結電極ＣＥ１は第１画素ＳＰ１の画素回路から受信された駆動電流を発光素子ＥＤに供給し得る。
【0172】
第１画素ＳＰ１の第２トランジスタＳＴ２はアクティブ領域ＡＣＴ２、ゲート電極ＧＥ２、ドレイン電極ＤＥ２、およびソース電極ＳＥ２を含み得る。第２トランジスタＳＴ２のアクティブ領域ＡＣＴ２はアクティブ層ＡＣＴＬに配置され、第２トランジスタＳＴ２のゲート電極ＧＥ２と重なってもよい。
【0173】
第２トランジスタＳＴ２のゲート電極ＧＥ２は第２金属層ＭＴＬ２に配置される。第２トランジスタＳＴ２のゲート電極ＧＥ２は第１補助ゲート線ＢＧＬ１の一部分であり得る。
【0174】
第２トランジスタＳＴ２のドレイン電極ＤＥ２およびソース電極ＳＥ２はアクティブ層ＡＣＴＬを熱処理して導体化することができる。第２トランジスタＳＴ２のドレイン電極ＤＥ２は第２連結電極ＣＥ２を介して第１データ線ＤＬ１に電気的に接続され得る。したがって、第１データ線ＤＬ１は第２連結電極ＣＥ２を介して第１画素ＳＰ１の第２トランジスタＳＴ２にデータ電圧を供給し得る。第２トランジスタＳＴ２のソース電極ＳＥ２は第３金属層ＭＴＬ３の第３連結電極ＣＥ３を介して第１キャパシタＣ１の第１キャパシタ電極ＣＰＥ１に電気的に接続され得る。
【0175】
第１画素ＳＰ１の第３トランジスタＳＴ３はアクティブ領域ＡＣＴ３、ゲート電極ＧＥ３、ドレイン電極ＤＥ３、およびソース電極ＳＥ３を含み得る。第３トランジスタＳＴ３のアクティブ領域ＡＣＴ３はアクティブ層ＡＣＴＬに配置され、第３トランジスタＳＴ３のゲート電極ＧＥ３と重なってもよい。
【0176】
第３トランジスタＳＴ３のゲート電極ＧＥ３は第２金属層ＭＴＬ２に配置される。第３トランジスタＳＴ３のゲート電極ＧＥ３は第２補助ゲート線ＢＧＬ２の一部分であり得る。
【0177】
第３トランジスタＳＴ３のドレイン電極ＤＥ３およびソース電極ＳＥ３はアクティブ層ＡＣＴＬを熱処理して導体化することができる。第３トランジスタＳＴ３のドレイン電極ＤＥ３は第１連結電極ＣＥ１の延長部に接続され得る。第３トランジスタＳＴ３のドレイン電極ＤＥ３は第１連結電極ＣＥ１を介して第１トランジスタＳＴ１のソース電極ＳＥ１および第１キャパシタＣ１の第２キャパシタ電極ＣＰＥ２に電気的に接続され得る。
【0178】
第３トランジスタＳＴ３のソース電極ＳＥ３は第５補助電極ＡＵＥ５を介して初期化電圧線ＶＩＬに電気的に接続され得る。第３トランジスタＳＴ３のソース電極ＳＥ３は初期化電圧線ＶＩＬから初期化電圧を受信し得る。第３トランジスタＳＴ３のソース電極ＳＥ３は初期化電圧線ＶＩＬにセンシング信号を供給し得る。
【0179】
第２画素ＳＰ２の画素回路は第１ないし第３トランジスタＳＴ１，ＳＴ２，ＳＴ３を含み得る。第２画素ＳＰ２の第１トランジスタＳＴ１はアクティブ領域ＡＣＴ１、ゲート電極ＧＥ１、ドレイン電極ＤＥ１、およびソース電極ＳＥ１を含み得る。第１トランジスタＳＴ１のアクティブ領域ＡＣＴ１はアクティブ層ＡＣＴＬに配置され、第１トランジスタＳＴ１のゲート電極ＧＥ１と重なってもよい。
【0180】
第１トランジスタＳＴ１のゲート電極ＧＥ１は第２金属層ＭＴＬ２に配置される。第１トランジスタＳＴ１のゲート電極ＧＥ１は第１キャパシタＣ１の第１キャパシタ電極ＣＰＥ１の一部分であり得る。
【0181】
第１トランジスタＳＴ１のドレイン電極ＤＥ１およびソース電極ＳＥ１はアクティブ層ＡＣＴＬを熱処理して導体化することができる。ドレイン電極ＤＥ１およびソース電極ＳＥ１はＮ型半導体に導体化するが、これに限られない。第１トランジスタＳＴ１のドレイン電極ＤＥ１は第２補助電極ＡＵＥ２を介して第１電圧線ＶＤＬに電気的に接続され得る。第１トランジスタＳＴ１のドレイン電極ＤＥ１は第１電圧線ＶＤＬから駆動電圧を受信し得る。
【0182】
第１トランジスタＳＴ１のソース電極ＳＥ１は第３金属層ＭＴＬ３の第４連結電極ＣＥ４に接続され得る。第４連結電極ＣＥ４は第１金属層ＭＴＬ１の第２キャパシタ電極ＣＰＥ２に接続され得る。したがって、第１キャパシタＣ１は第１キャパシタ電極ＣＰＥ１および第２キャパシタ電極ＣＰＥ２の間と第１キャパシタ電極ＣＰＥ１および第４連結電極ＣＥ４の間で二重で形成されることができる。
【0183】
図面に示していないが、第４連結電極ＣＥ４は第２画素ＳＰ２の発光素子ＥＤに電気的に接続され得る。したがって、第４連結電極ＣＥ４は第２画素ＳＰ２の画素回路から受信された駆動電流を発光素子ＥＤに供給し得る。
【0184】
第２画素ＳＰ２の第２トランジスタＳＴ２はアクティブ領域ＡＣＴ２、ゲート電極ＧＥ２、ドレイン電極ＤＥ２、およびソース電極ＳＥ２を含み得る。第２トランジスタＳＴ２のアクティブ領域ＡＣＴ２はアクティブ層ＡＣＴＬに配置され、第２トランジスタＳＴ２のゲート電極ＧＥ２と重なってもよい。
【0185】
第２トランジスタＳＴ２のゲート電極ＧＥ２は第２金属層ＭＴＬ２に配置される。第２トランジスタＳＴ２のゲート電極ＧＥ２は第１補助ゲート線ＢＧＬ１の一部分であり得る。
【0186】
第２トランジスタＳＴ２のドレイン電極ＤＥ２およびソース電極ＳＥ２はアクティブ層ＡＣＴＬを熱処理して導体化することができる。第２トランジスタＳＴ２のドレイン電極ＤＥ２は第５連結電極ＣＥ５を介して第２データ線ＤＬ２に電気的に接続され得る。したがって、第２データ線ＤＬ２は第５連結電極ＣＥ５を介して第２画素ＳＰ２の第２トランジスタＳＴ２にデータ電圧を供給し得る。第２トランジスタＳＴ２のソース電極ＳＥ２は第３金属層ＭＴＬ３の第６連結電極ＣＥ６を介して第１キャパシタＣ１の第１キャパシタ電極ＣＰＥ１に電気的に接続され得る。
【0187】
第２画素ＳＰ２の第３トランジスタＳＴ３はアクティブ領域ＡＣＴ３、ゲート電極ＧＥ３、ドレイン電極ＤＥ３、およびソース電極ＳＥ３を含み得る。第３トランジスタＳＴ３のアクティブ領域ＡＣＴ３はアクティブ層ＡＣＴＬに配置され、第３トランジスタＳＴ３のゲート電極ＧＥ３と重なってもよい。
【0188】
第３トランジスタＳＴ３のゲート電極ＧＥ３は第２金属層ＭＴＬ２に配置される。第３トランジスタＳＴ３のゲート電極ＧＥ３は第２補助ゲート線ＢＧＬ２の一部分であり得る。
【0189】
第３トランジスタＳＴ３のドレイン電極ＤＥ３およびソース電極ＳＥ３はアクティブ層ＡＣＴＬを熱処理して導体化することができる。第３トランジスタＳＴ３のドレイン電極ＤＥ３は第４連結電極ＣＥ４の延長部に接続され得る。第３トランジスタＳＴ３のドレイン電極ＤＥ３は第４連結電極ＣＥ４を介して第１トランジスタＳＴ１のソース電極ＳＥ１および第１キャパシタＣ１の第２キャパシタ電極ＣＰＥ２に電気的に接続され得る。
【0190】
第３トランジスタＳＴ３のソース電極ＳＥ３は第５補助電極ＡＵＥ５を介して初期化電圧線ＶＩＬに電気的に接続され得る。第３トランジスタＳＴ３のソース電極ＳＥ３は初期化電圧線ＶＩＬから初期化電圧を受信し得る。第３トランジスタＳＴ３のソース電極ＳＥ３は初期化電圧線ＶＩＬにセンシング信号を供給し得る。
【0191】
第３画素ＳＰ３の画素回路は第１ないし第３トランジスタＳＴ１，ＳＴ２，ＳＴ３を含み得る。第３画素ＳＰ３の第１トランジスタＳＴ１はアクティブ領域ＡＣＴ１、ゲート電極ＧＥ１、ドレイン電極ＤＥ１、およびソース電極ＳＥ１を含み得る。第１トランジスタＳＴ１のアクティブ領域ＡＣＴ１はアクティブ層ＡＣＴＬに配置され、第１トランジスタＳＴ１のゲート電極ＧＥ１と重なってもよい。
【0192】
第１トランジスタＳＴ１のゲート電極ＧＥ１は第２金属層ＭＴＬ２に配置される。第１トランジスタＳＴ１のゲート電極ＧＥ１は第１キャパシタＣ１の第１キャパシタ電極ＣＰＥ１の一部分であり得る。
【0193】
第１トランジスタＳＴ１のドレイン電極ＤＥ１およびソース電極ＳＥ１はアクティブ層ＡＣＴＬを熱処理して導体化することができる。ドレイン電極ＤＥ１およびソース電極ＳＥ１はＮ型半導体に導体化するが、これに限られない。第１トランジスタＳＴ１のドレイン電極ＤＥ１は第２補助電極ＡＵＥ２を介して第１電圧線ＶＤＬに電気的に接続され得る。第１トランジスタＳＴ１のドレイン電極ＤＥ１は第１電圧線ＶＤＬから駆動電圧を受信し得る。
【0194】
第１トランジスタＳＴ１のソース電極ＳＥ１は第３金属層ＭＴＬ３の第７連結電極ＣＥ７に接続され得る。第７連結電極ＣＥ７は第１金属層ＭＴＬ１の第２キャパシタ電極ＣＰＥ２に接続され得る。したがって、第１キャパシタＣ１は第１キャパシタ電極ＣＰＥ１および第２キャパシタ電極ＣＰＥ２の間と第１キャパシタ電極ＣＰＥ１および第７連結電極ＣＥ７の間で二重で形成されることができる。
【0195】
図面に示していないが、第７連結電極ＣＥ７は第３画素ＳＰ３の発光素子ＥＤに電気的に接続され得る。したがって、第７連結電極ＣＥ７は第３画素ＳＰ３の画素回路から受信された駆動電流を発光素子ＥＤに供給し得る。
【0196】
第３画素ＳＰ３の第２トランジスタＳＴ２はアクティブ領域ＡＣＴ２、ゲート電極ＧＥ２、ドレイン電極ＤＥ２、およびソース電極ＳＥ２を含み得る。第２トランジスタＳＴ２のアクティブ領域ＡＣＴ２はアクティブ層ＡＣＴＬに配置され、第２トランジスタＳＴ２のゲート電極ＧＥ２と重なってもよい。
【0197】
第２トランジスタＳＴ２のゲート電極ＧＥ２は第２金属層ＭＴＬ２に配置される。第２トランジスタＳＴ２のゲート電極ＧＥ２は第１補助ゲート線ＢＧＬ１の一部分であり得る。
【0198】
第２トランジスタＳＴ２のドレイン電極ＤＥ２およびソース電極ＳＥ２はアクティブ層ＡＣＴＬを熱処理して導体化することができる。第２トランジスタＳＴ２のドレイン電極ＤＥ２は第８連結電極ＣＥ８を介して第３データ線ＤＬ３に電気的に接続され得る。したがって、第３データ線ＤＬ３は第８連結電極ＣＥ８を介して第３画素ＳＰ３の第２トランジスタＳＴ２にデータ電圧を供給し得る。第２トランジスタＳＴ２のソース電極ＳＥ２は第３金属層ＭＴＬ３の第９連結電極ＣＥ９を介して第１キャパシタＣ１の第１キャパシタ電極ＣＰＥ１に電気的に接続され得る。
【0199】
第３画素ＳＰ３の第３トランジスタＳＴ３はアクティブ領域ＡＣＴ３、ゲート電極ＧＥ３、ドレイン電極ＤＥ３、およびソース電極ＳＥ３を含み得る。第３トランジスタＳＴ３のアクティブ領域ＡＣＴ３はアクティブ層ＡＣＴＬに配置され、第３トランジスタＳＴ３のゲート電極ＧＥ３と重なってもよい。
【0200】
第３トランジスタＳＴ３のゲート電極ＧＥ３は第２金属層ＭＴＬ２に配置される。第３トランジスタＳＴ３のゲート電極ＧＥ３は第２補助ゲート線ＢＧＬ２の一部分であり得る。
【0201】
第３トランジスタＳＴ３のドレイン電極ＤＥ３およびソース電極ＳＥ３はアクティブ層ＡＣＴＬを熱処理して導体化することができる。第３トランジスタＳＴ３のドレイン電極ＤＥ３は第７連結電極ＣＥ７の第２延長部に接続され得る。第３トランジスタＳＴ３のドレイン電極ＤＥ３は第７連結電極ＣＥ７を介して第１トランジスタＳＴ１のソース電極ＳＥ１および第１キャパシタＣ１の第２キャパシタ電極ＣＰＥ２に電気的に接続され得る。
【0202】
第３トランジスタＳＴ３のソース電極ＳＥ３は第５補助電極ＡＵＥ５を介して初期化電圧線ＶＩＬに電気的に接続され得る。第３トランジスタＳＴ３のソース電極ＳＥ３は初期化電圧線ＶＩＬから初期化電圧を受信し得る。第３トランジスタＳＴ３のソース電極ＳＥ３は初期化電圧線ＶＩＬにセンシング信号を供給し得る。
【0203】
図１０および図１１を参照すると、第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれの第１ないし第３トランジスタＳＴ１，ＳＴ２，ＳＴ３それぞれは、ドレイン電極ＤＥ１，ＤＥ２，ＤＥ３、アクティブ領域ＡＣＴ１，ＡＣＴ２，ＡＣＴ３、ソース電極ＳＥ１，ＳＥ２，ＳＥ３、ゲート絶縁膜ＧＩ、酸素提供膜ＯＲＳ、およびゲート電極ＧＥ１，ＧＥ２，ＧＥ３を含み得る。
【0204】
第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３の構造は類似するので、以下では説明の便宜上第１画素ＳＰ１を例示として説明する。
【0205】
第１トランジスタＳＴ１のアクティブ領域ＡＣＴ１、ドレイン電極ＤＥ１およびソース電極ＳＥ１はアクティブ層ＡＣＴＬに配置される。アクティブ層ＡＣＴＬはＩＴＧＺＯ（ＩｎＳｎＧａＺｎＯ）系、ＩＴＧＯ（ＩｎＳｎＧａＯ）系、およびＩＧＯ（ＩｎＧａＯ）系酸化物半導体物質の少なくとも一つを含むことができる。ＩＴＧＺＯ（ＩｎＳｎＧａＺｎＯ）系、ＩＴＧＯ（ＩｎＳｎＧａＯ）系、およびＩＧＯ（ＩｎＧａＯ）系酸化物半導体はＩＧＺＯ（ＩｎＧａＺｎＯ）系酸化物半導体に比べて高い電子移動度の特性を有することができる。
【0206】
ゲート絶縁膜ＧＩはエッチングされた一部の領域を除いてアクティブ層ＡＣＴＬ上の全面にわたって形成される。第１トランジスタＳＴ１でゲート絶縁膜ＧＩはアクティブ領域ＡＣＴ１と第３方向ＤＲ３で重なってもよい。ゲート絶縁膜ＧＩはアクティブ領域ＡＣＴ１と直接接触し得る。第１トランジスタＳＴ１でゲート絶縁膜ＧＩはソース電極ＳＥ１およびドレイン電極ＤＥ１上の少なくとも一部を露出するようにコンタクトホールを含み得る。ゲート絶縁膜ＧＩはシリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）およびシリコン酸窒化物（ＳｉＯｘＮｙ）の少なくともいずれか一つを含むことができる。
【0207】
酸素提供膜ＯＲＳはエッチングされた一部の領域を除いてゲート絶縁膜ＧＩ上の全面にわたって形成される。第１トランジスタＳＴ１で酸素提供膜ＯＲＳはアクティブ領域ＡＣＴ１およびゲート絶縁膜ＧＩと第３方向ＤＲ３で重なってもよい。酸素提供膜ＯＲＳはゲート絶縁膜ＧＩと直接接触し得る。第１トランジスタＳＴ１で酸素提供膜ＯＲＳはソース電極ＳＥ１およびドレイン電極ＤＥ１上の少なくとも一部を露出するようにコンタクトホールを含み得る。酸素提供膜ＯＲＳはシリコン酸化物（ＳｉＯｘ）およびシリコン酸窒化物（ＳｉＯｘＮｙ）の少なくともいずれか一つを含むことができる。
【0208】
第１トランジスタＳＴ１のゲート電極ＧＥ１は酸素提供膜ＯＲＳ上に配置された第３金属層ＭＴＬ３に配置される。第１トランジスタＳＴ１のゲート電極ＧＥ１は第１トランジスタＳＴ１のアクティブ領域ＡＣＴ１、ゲート絶縁膜ＧＩおよび酸素提供膜ＯＲＳと第３方向ＤＲ３で重なってもよい。
【0209】
第２トランジスタＳＴ２のアクティブ領域ＡＣＴ２、ドレイン電極ＤＥ２およびソース電極ＳＥ２はアクティブ層ＡＣＴＬに配置される。アクティブ層ＡＣＴＬはＩＴＧＺＯ（ＩｎＳｎＧａＺｎＯ）系、ＩＴＧＯ（ＩｎＳｎＧａＯ）系、およびＩＧＯ（ＩｎＧａＯ）系酸化物半導体物質の少なくとも一つを含むことができる。ＩＴＧＺＯ（ＩｎＳｎＧａＺｎＯ）系、ＩＴＧＯ（ＩｎＳｎＧａＯ）系、およびＩＧＯ（ＩｎＧａＯ）系酸化物半導体はＩＧＺＯ（ＩｎＧａＺｎＯ）系酸化物半導体に比べて高い電子移動度の特性を有することができる。
【0210】
ゲート絶縁膜ＧＩはエッチングされた一部の領域を除いてアクティブ層ＡＣＴＬ上の全面にわたって形成される。第２トランジスタＳＴ２でゲート絶縁膜ＧＩはアクティブ領域ＡＣＴ２と第３方向ＤＲ３で重なってもよい。ゲート絶縁膜ＧＩはアクティブ領域ＡＣＴ２と直接接触し得る。第２トランジスタＳＴ２でゲート絶縁膜ＧＩはソース電極ＳＥ２およびドレイン電極ＤＥ２上の少なくとも一部を露出するようにコンタクトホールを含み得る。ゲート絶縁膜ＧＩはシリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）およびシリコン酸窒化物（ＳｉＯｘＮｙ）の少なくともいずれか一つを含むことができる。
【0211】
酸素提供膜ＯＲＳはエッチングされた一部の領域を除いてゲート絶縁膜ＧＩ上の全面にわたって形成される。第２トランジスタＳＴ２で酸素提供膜ＯＲＳはアクティブ領域ＡＣＴ２およびゲート絶縁膜ＧＩと第３方向ＤＲ３で重なってもよい。酸素提供膜ＯＲＳはゲート絶縁膜ＧＩと直接接触し得る。第２トランジスタＳＴ２で酸素提供膜ＯＲＳはソース電極ＳＥ２およびドレイン電極ＤＥ２上の少なくとも一部を露出するようにコンタクトホールを含み得る。酸素提供膜ＯＲＳはシリコン酸化物（ＳｉＯｘ）およびシリコン酸窒化物（ＳｉＯｘＮｙ）の少なくともいずれか一つを含むことができる。
【0212】
第２トランジスタＳＴ２のゲート電極ＧＥ２は酸素提供膜ＯＲＳ上に配置された第３金属層ＭＴＬ３に配置される。第２トランジスタＳＴ２のゲート電極ＧＥ２はアクティブ領域ＡＣＴ２、ゲート絶縁膜ＧＩおよび酸素提供膜ＯＲＳと第３方向ＤＲ３で重なってもよい。
【0213】
第３トランジスタＳＴ３のアクティブ領域ＡＣＴ３、ドレイン電極ＤＥ３およびソース電極ＳＥ３はアクティブ層ＡＣＴＬに配置される。アクティブ層ＡＣＴＬはＩＴＧＺＯ（ＩｎＳｎＧａＺｎＯ）系、ＩＴＧＯ（ＩｎＳｎＧａＯ）系、およびＩＧＯ（ＩｎＧａＯ）系酸化物半導体物質の少なくとも一つを含むことができる。ＩＴＧＺＯ（ＩｎＳｎＧａＺｎＯ）系、ＩＴＧＯ（ＩｎＳｎＧａＯ）系、およびＩＧＯ（ＩｎＧａＯ）系酸化物半導体はＩＧＺＯ（ＩｎＧａＺｎＯ）系酸化物半導体に比べて高い電子移動度の特性を有することができる。
【0214】
ゲート絶縁膜ＧＩはエッチングされた一部の領域を除いてアクティブ層ＡＣＴＬ上の全面にわたって形成される。第３トランジスタＳＴ３でゲート絶縁膜ＧＩはアクティブ領域ＡＣＴ３と第３方向ＤＲ３で重なってもよい。ゲート絶縁膜ＧＩはアクティブ領域ＡＣＴ３と直接接触し得る。第３トランジスタＳＴ３でゲート絶縁膜ＧＩはソース電極ＳＥ３およびドレイン電極ＤＥ３上の少なくとも一部を露出するようにコンタクトホールを含み得る。ゲート絶縁膜ＧＩはシリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）およびシリコン酸窒化物（ＳｉＯｘＮｙ）の少なくともいずれか一つを含むことができる。
【0215】
酸素提供膜ＯＲＳはエッチングされた一部の領域を除いてゲート絶縁膜ＧＩ上の全面にわたって形成される。第３トランジスタＳＴ３で酸素提供膜ＯＲＳはアクティブ領域ＡＣＴ３およびゲート絶縁膜ＧＩと第３方向ＤＲ３で重なってもよい。酸素提供膜ＯＲＳはゲート絶縁膜ＧＩと直接接触し得る。第３トランジスタＳＴ３で酸素提供膜ＯＲＳはソース電極ＳＥ３およびドレイン電極ＤＥ３上の少なくとも一部を露出するようにコンタクトホールを含み得る。酸素提供膜ＯＲＳはシリコン酸化物（ＳｉＯｘ）およびシリコン酸窒化物（ＳｉＯｘＮｙ）の少なくともいずれか一つを含むことができる。
【0216】
第３トランジスタＳＴ３のゲート電極ＧＥ３は酸素提供膜ＯＲＳ上に配置された第３金属層ＭＴＬ３に配置される。第３トランジスタＳＴ３のゲート電極ＧＥ３はアクティブ領域ＡＣＴ３、ゲート絶縁膜ＧＩおよび酸素提供膜ＯＲＳと第３方向ＤＲ３で重なってもよい。
【0217】
図１２はゲート絶縁膜および酸素提供膜を示す断面図である。図１３は一実施形態によるゲート絶縁膜と酸素提供膜の温度に応じた酸素放出量を比較したグラフである。図１４は一実施形態によるゲート絶縁膜と酸素提供膜の総酸素放出量を比較したグラフである。
【0218】
図１３はＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析法（昇温脱離ガス分析法）により表面温度に応じて放出された酸素の量を示すグラフであり、図１４は図１３のグラフを積分して総放出された酸素量を示すグラフである。
【0219】
本実施形態で第１ないし第３トランジスタＳＴ１，ＳＴ２，ＳＴ３の構造は類似するので、以下では説明の便宜上第１トランジスタＳＴ１を中心に説明する。
【0220】
図１０および図１１に加えて図１２ないし図１４を参照すると、本実施形態による表示装置１で、第１トランジスタＳＴ１のゲート絶縁膜ＧＩ上に酸素提供膜ＯＲＳが配置されることによって、酸素提供膜ＯＲＳからゲート絶縁膜ＧＩを経てアクティブ領域ＡＣＴ１に酸素が流入して第１トランジスタＳＴ１のアクティブ領域ＡＣＴ１の半導体特性に関する信頼性を向上させることができる。
【0221】
より具体的には、第１トランジスタＳＴ１のアクティブ層ＡＣＴＬは酸化物半導体、特にＩＴＧＺＯ（ＩｎＳｎＧａＺｎＯ）系、ＩＴＧＯ（ＩｎＳｎＧａＯ）系、およびＩＧＯ（ＩｎＧａＯ）系酸化物半導体を含み得る。いくつかの実施形態で、アクティブ層ＡＣＴＬの上部に配置されたゲート絶縁膜ＧＩおよび酸素提供膜ＯＲＳはシリコン酸化物（ＳｉＯｘ）を含むことができる。
【0222】
前記ＩＴＧＺＯ（ＩｎＳｎＧａＺｎＯ）系、ＩＴＧＯ（ＩｎＳｎＧａＯ）系、およびＩＧＯ（ＩｎＧａＯ）系酸化物半導体は酸素欠損（ｏｘｙｇｅｎ ｖａｃａｎｃｙ）を含むが、前記ＩＴＧＺＯ（ＩｎＳｎＧａＺｎＯ）系、ＩＴＧＯ（ＩｎＳｎＧａＯ）系、およびＩＧＯ（ＩｎＧａＯ）系酸化物半導体はＩＧＺＯ（ＩｎＧａＺｎＯ）系酸化物半導体よりも多くの数の酸素欠損を含み得る。第１トランジスタＳＴ１のアクティブ層ＡＣＴＬは多くの酸素欠損を含むことによって、高い電子移動度を有することができる。
【0223】
しかし、酸素欠損のうち一部は不安定なエネルギ状態を有するので、そのうちの一部はアクティブ層ＡＣＴＬの上部層を積層する後続工程過程で再び酸素が満たされる。このような理由により従来の表示装置でアクティブ層ＡＣＴＬの半導体特性が変化して半導体素子に信頼性の問題を引き起こし得る。
【0224】
反面、本実施形態による表示装置１は、アクティブ領域ＡＣＴ１の上部に酸素放出量が高い酸素提供膜ＯＲＳを配置することによって、酸素欠損のうち不安定なエネルギ状態を有する酸素欠損にあらかじめ酸素を充填して半導体素子の特性変化を最小化することができ、半導体素子の信頼性が向上することができる。
【0225】
例えば、酸素提供膜ＯＲＳの酸素放出量はゲート絶縁膜ＧＩの酸素放出量より大きくてもよい。図１３に示すグラフは、ＴＤＳ分析法を用いて６０℃／ｍｉｎの昇温条件および５０℃以上１２００℃以下の温度範囲で放出される酸素放出量を示している。
【0226】
図１３のグラフにおいてｘ軸は、ＴＤＳ分析装置内部の温度の代わりに分析対象の表面温度を示している。図１３のグラフにおいて、ｙ軸はＴＤＳ分析装置のディテクタ（ｄｅｔｅｃｔｏｒ）が、放出された酸素分子の量を感知して生成した電気信号の強度（ｉｎｔｅｎｓｉｔｙ）を示している。ディテクタが生成した電気信号の強度が大きいほど放出された酸素量が多いと解析することができる。
【0227】
図１３のグラフに示すように、多くの温度区間で、酸素提供膜ＯＲＳの酸素放出量はゲート絶縁膜ＧＩの酸素放出量より大きいことが分かる。
【0228】
特に、図１４に示すグラフは図１３のグラフを変換してゲート絶縁膜および酸素提供膜から放出された総酸素放出量を示している。例えば、図１４に示すグラフに示すように、図１３のグラフと同一条件で、酸素提供膜ＯＲＳの総酸素放出量は概ね２．７０×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２であり、ゲート絶縁膜ＧＩの酸素放出量は概ね９．０５×１０１３ｍｏｌｅｃｕｌｅｓ／ｃｍ２であり得る。すなわち、酸素提供膜ＯＲＳの酸素放出量はゲート絶縁膜ＧＩの酸素放出量の３倍以上であり得る。好ましくは、酸素提供膜の総酸素放出量は２．５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上であり得る。酸素提供膜の総酸素放出量が２．５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上の場合、ゲート絶縁膜ＧＩを通過してアクティブ領域ＡＣＴ１に流入する酸素の量が充分になることにより、アクティブ領域ＡＣＴ１の半導体素子の特性に関する信頼性が向上することができる。
【0229】
一方、酸素提供膜ＯＲＳはゲート絶縁膜ＧＩと直接接触し、ゲート絶縁膜ＧＩはアクティブ領域ＡＣＴ１と直接接触し得る。酸素提供膜ＯＲＳはゲート絶縁膜ＧＩを間に置いてアクティブ領域ＡＣＴ１と離隔して配置される。
【0230】
酸素提供膜ＯＲＳおよびゲート絶縁膜ＧＩがシリコン酸化物（ＳｉＯｘ）を含む場合に、酸素提供膜ＯＲＳのＯ／Ｓｉ比率はゲート絶縁膜ＧＩのＯ／Ｓｉ比率より大きくてもよい。例えば、酸素提供膜ＯＲＳのＯ／Ｓｉ比率は１．８３以上であり、ゲート絶縁膜ＧＩのＯ／Ｓｉ比率は１．８３より小さくてもよい。
【0231】
このように酸素含量が高い酸素提供膜ＯＲＳをアクティブ領域ＡＣＴ１上に直接配置せず、酸素含量が低いゲート絶縁膜ＧＩを酸素提供膜ＯＲＳとアクティブ領域ＡＣＴ１の間に置くことによって、酸素が過剰にアクティブ領域ＡＣＴ１に注入されることを防止することができる。そのため、酸素提供膜ＯＲＳをアクティブ領域ＡＣＴ１上に直接配置する場合よりも多くの酸素欠損を確保することができ、アクティブ領域ＡＣＴ１の電子移動度を高く維持することができる。
【0232】
一方、図１２に示すように、酸素提供膜ＯＲＳの厚さＨ２はゲート絶縁膜ＧＩの厚さＨ１より大きくてもよい。例えば、酸素提供膜ＯＲＳの厚さＨ２はゲート絶縁膜ＧＩの厚さＨ１の２倍以上５倍以下であり得る。酸素提供膜ＯＲＳの厚さＨ２は２０ｎｍ以上５０ｎｍ以下であり得、ゲート絶縁膜ＧＩの厚さは１０ｎｍ以上１５ｎｍ以下であり得る。
【0233】
酸素提供膜ＯＲＳは表面上に凹凸を含み得る。前記凹凸の最大高さの差ＳＣＨは概ね２ｎｍ未満であり得る。前記凹凸の最大の高さの差ＳＣＨは最も高い凹凸と最も低い凹凸の間の高さ差を意味する。酸素提供膜ＯＲＳの粗度を最小化して膜質を向上させることによって、酸素提供膜ＯＲＳからアクティブ領域ＡＣＴ１に流入する酸素の量に関する信頼性を確保することができる。
【0234】
以下では一実施形態による表示装置の他の実施形態について説明する。以下の実施形態では上で説明した実施形態と同じ構成については同じ参照符号を付し、重複する説明は省略または簡略化し、差異点を中心に説明する。
【0235】
【0236】
図１５および図１６を参照すると、本実施形態による表示装置は、第２トランジスタＳＴ２および第３トランジスタＳＴ３は酸素提供膜ＯＲＳを含まない点で、図１０などを参照して説明した一実施形態による表示装置と異なる。
【0237】
より具体的には、第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３それぞれの第１ないし第３トランジスタＳＴ１，ＳＴ２，ＳＴ３は、ドレイン電極ＤＥ１，ＤＥ２，ＤＥ３、アクティブ領域ＡＣＴ１，ＡＣＴ２，ＡＣＴ３、ソース電極ＳＥ１，ＳＥ２，ＳＥ３、ゲート絶縁膜ＧＩ、およびゲート電極ＧＥ１，ＧＥ２，ＧＥ３を含み得る。
【0238】
第１ないし第３画素ＳＰ１，ＳＰ２，ＳＰ３の構造は類似するので、以下では説明の便宜上第１画素ＳＰ１を例示として説明する。
【0239】
第１トランジスタＳＴ１は酸素提供膜ＯＲＳを含んでもよく、第２トランジスタＳＴ２および第３トランジスタＳＴ３は酸素提供膜ＯＲＳを含まなくてもよい。
【0240】
酸素提供膜ＯＲＳはエッチングされた一部の領域を除いてゲート絶縁膜ＧＩ上の全面にわたって形成される。第１トランジスタＳＴ１で酸素提供膜ＯＲＳはアクティブ領域ＡＣＴ１およびゲート絶縁膜ＧＩと第３方向ＤＲ３で重なってもよい。酸素提供膜ＯＲＳはゲート絶縁膜ＧＩと直接接触し得る。第１トランジスタＳＴ１で酸素提供膜ＯＲＳはソース電極ＳＥ１およびドレイン電極ＤＥ１上の少なくとも一部を露出するようにコンタクトホールを含み得る。
【0241】
反面、第２トランジスタＳＴ２および第３トランジスタＳＴ３でアクティブ領域ＡＣＴ２，ＡＣＴ３と重なる領域には酸素提供膜ＯＲＳが配置されなくてもよい。第２トランジスタＳＴ２および第３トランジスタＳＴ３で酸素提供膜ＯＲＳはソース電極ＳＥ２，ＳＥ３およびドレイン電極ＤＥ２，ＤＥ３上の少なくとも一部を露出するようにコンタクトホールを含み得る。この時、第２トランジスタＳＴ２および第３トランジスタＳＴ３でアクティブ領域ＡＣＴ２，ＡＣＴ３と重なる領域にある酸素提供膜ＯＲＳは共にエッチングされて除去される。そのため、第２トランジスタＳＴ２および第３トランジスタＳＴ３でゲート電極ＧＥ２，ＧＥ３はゲート絶縁膜ＧＩ上に直接配置される。
【0242】
本実施形態による表示装置１は図１５および図１６に示すように第１ないし第３トランジスタＳＴ１，ＳＴ２，ＳＴ３のうち第１トランジスタＳＴ１のみが酸素提供膜ＯＲＳを含んでもよい。ただし、これは一つの実施形態を図示することに過ぎなく、様々な他の実施形態で、第２トランジスタＳＴ２が酸素提供膜ＯＲＳを含み、残りの第１および第３トランジスタＳＴ１，ＳＴ３が酸素提供膜ＯＲＳを含まなくてもよく、第３トランジスタＳＴ３が酸素提供膜ＯＲＳを含み、残りの第１および第２トランジスタＳＴ１，ＳＴ２が酸素提供膜ＯＲＳを含まなくてもよい。または、第１トランジスタＳＴ１が酸素提供膜ＯＲＳを含まなく、残りの第２および第３トランジスタＳＴ２，ＳＴ３が酸素提供膜ＯＲＳを含むこともでき、第２トランジスタＳＴ２が酸素提供膜ＯＲＳを含まなく、残りの第１および第３トランジスタＳＴ１，ＳＴ３が酸素提供膜ＯＲＳを含むこともでき、第３トランジスタＳＴ３が酸素提供膜ＯＲＳを含まなく、残りの第１および第２トランジスタＳＴ１，ＳＴ２が酸素提供膜ＯＲＳを含むこともできる。
【0243】
以下では一実施形態による表示装置の製造方法について説明する。
【0244】
【0245】
図１７ないし図２７を参照すると、一実施形態による表示装置の製造方法（Ｓ１）は、基板上にアクティブ層を形成する段階（Ｓ１１０）、アクティブ層上にゲート絶縁膜を形成する段階（Ｓ１２０）、ゲート絶縁膜上に酸素提供膜を形成する段階（Ｓ１３０）、および酸素提供膜上に金属層を形成する段階（Ｓ１４０）を含み得る。
【0246】
最初に、基板上にアクティブ層を形成する段階（Ｓ１１０）で、図２０に示すように、第１基板１１０上に第１金属層ＭＴＬ１をパターニングして、第１金属層ＭＴＬ１上にバッファ膜ＢＦを覆って、バッファ膜ＢＦ上にアクティブ層ＡＣＴＬを形成する。
【0247】
第１金属層ＭＴＬ１はフォトリソグラフィ工程により第１基板１１０上に形成される。第１金属層ＭＴＬ１はモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）および銅（Ｃｕ）のいずれか一つまたはこれらの合金からなる単一層または多重層で形成されることができる。
【0248】
バッファ膜ＢＦはシリコンナイトライド層、シリコンオキシナイトライド層、シリコンオキシド層、チタンオキシド層、およびアルミニウムオキシド層のうち一つ以上の無機膜が交互に積層された多重膜で形成される。
【0249】
アクティブ層ＡＣＴＬはフォトリソグラフィ工程によりバッファ膜ＢＦ上に形成される。アクティブ層ＡＣＴＬはＩＴＧＺＯ（ＩｎＳｎＧａＺｎＯ）系、ＩＴＧＯ（ＩｎＳｎＧａＯ）系、およびＩＧＯ（ＩｎＧａＯ）系酸化物半導体物質の少なくとも一つで形成されることができる。
【0250】
二番目に、アクティブ層上にゲート絶縁膜を形成する段階（Ｓ１２０）で、図２１に示すように、アクティブ層ＡＣＴＬ上にゲート絶縁膜ＧＩが形成される。ゲート絶縁膜ＧＩはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）のような化学気相蒸着工程により形成されることができる。ゲート絶縁膜ＧＩはシリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）およびシリコン酸窒化物（ＳｉＯｘＮｙ）の少なくともいずれか一つを含むことができる。
【0251】
ゲート絶縁膜ＧＩが化学気相蒸着工程により形成される場合に、蒸着装置ＤＰＳは第１ガスＧＳ１および第２ガスＧＳ２を反応ガスとして蒸着工程を行う。第１ガスＧＳ１はシラン（ＳｉＨ４）ガスであり、第２ガスＧＳ２は亜酸化窒素（Ｎ２Ｏ）ガスであり得る。
【0252】
三番目に、ゲート絶縁膜上に酸素提供膜を形成する段階（Ｓ１３０）で、図２２に示すように、ゲート絶縁膜ＧＩ上に酸素提供膜ＯＲＳが形成される。酸素提供膜ＯＲＳは、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）のような化学気相蒸着工程により形成されることができる。酸素提供膜ＯＲＳはシリコン酸化物（ＳｉＯｘ）およびシリコン酸窒化物（ＳｉＯｘＮｙ）の少なくともいずれか一つを含むことができる。
【0253】
酸素提供膜ＯＲＳが化学気相蒸着工程により形成される場合に、蒸着装置ＤＰＳは第１ガスＧＳ１および第２ガスＧＳ２を反応ガスとして蒸着工程を行う。第１ガスＧＳ１はシラン（ＳｉＨ４）ガスであり、第２ガスＧＳ２は亜酸化窒素（Ｎ２Ｏ）ガスであり得る。
【0254】
その後、図２３に示すように、ゲート絶縁膜ＧＩおよび酸素提供膜ＯＲＳの少なくとも一部がエッチングされてコンタクトホールが形成される。コンタクトホールを介して第１金属層ＭＴＬ１の一部およびアクティブ層ＡＣＴＬの一部が露出する。
【0255】
その後、一部が露出したアクティブ層ＡＣＴＬがドープされる。アクティブ領域ＡＣＴ１，ＡＣＴ２の一側および他側がドープされてドレイン電極ＤＥ１，ＤＥ２およびソース電極ＳＥ１，ＳＥ２が形成される。
【0256】
四番目に、酸素提供膜上に金属層を形成する段階（Ｓ１４０）で、図２４ないし図２７に示すように、酸素提供膜ＯＲＳ上に第２金属層ＭＴＬ２をパターニングし、第２金属層ＭＴＬ２上に層間絶縁膜ＩＬＤを覆い、層間絶縁膜ＩＬＤ上に第３金属層ＭＴＬ３をパターニングし、第３金属層ＭＴＬ３上に保護膜ＰＶを覆う。
【0257】
第２金属層ＭＴＬ２はフォトリソグラフィ工程により第１基板１１０上に形成される。第２金属層ＭＴＬ２はモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）および銅（Ｃｕ）のいずれか一つまたはこれらの合金からなる単一層または多重層で形成されることができる。
【0258】
層間絶縁膜ＩＬＤは無機膜、例えばシリコンナイトライド層、シリコンオキシナイトライド層、シリコンオキシド層、チタンオキシド層、またはアルミニウムオキシド層で形成されることができる。
【0259】
第３金属層ＭＴＬ３はフォトリソグラフィ工程により第１基板１１０上に形成される。第２金属層ＭＴＬ３はモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）および銅（Ｃｕ）のいずれか一つまたはこれらの合金からなる単一層または多重層で形成されることができる。
【0260】
保護膜ＰＶは無機膜、例えばシリコンナイトライド層、シリコンオキシナイトライド層、シリコンオキシド層、チタンオキシド層、またはアルミニウムオキシド層で形成されることができる。
【0261】
本実施形態による表示装置の製造方法（Ｓ１）によれば、ゲート絶縁膜上に酸素提供膜を形成する段階（Ｓ１３０）で第２ガスＧＳ２の流量に対する第１ガスＧＳ１の流量の比率である第１比率は、アクティブ層上にゲート絶縁膜を形成する段階（Ｓ１２０）で第２ガスＧＳ２の流量に対する第１ガスＧＳ１の流量の比率である第２比率より小さくてもよい。例えば、前記第１比率は１：５５より小さいか同じであり得、前記第２比率は１：５５より大きくてもよい。このように第１比率を第２比率より小さくすることによって、ゲート絶縁膜ＧＩより酸素含量が高い酸素提供膜ＯＲＳを形成することができる。
【0262】
以下では一実施形態による表示装置の製造方法の他の実施形態について説明する。以下の実施形態では上で説明した実施形態と同じ構成については重複する説明は省略または簡略化し、差異点を中心に説明する。
【0263】
図２８は他の実施形態による表示装置の製造方法を示すフローチャートである。図２９は図２８のＳ２２０を示すフローチャートである。図３０ないし図３５は他の実施形態による表示装置の製造方法を示す断面図である。
【0264】
図２８ないし図３５を参照すると、本実施形態による表示装置の製造方法（Ｓ２）は酸素提供膜ＯＲＳを含まず、ゲート絶縁膜ＧＩにプラズマ処理をする点で、図１７などを参照して説明した一実施形態による表示装置の製造方法（Ｓ１）と異なる。
【0265】
より具体的には、他の実施形態による表示装置の製造方法（Ｓ２）は、基板上にアクティブ層を形成する段階（Ｓ２１０）、アクティブ層上にゲート絶縁膜を形成する段階（Ｓ２２０）、ゲート絶縁膜上に金属層を形成する段階（Ｓ２３０）を含み得る。
【0266】
最初に、基板上にアクティブ層を形成する段階（Ｓ２１０）で、図３０に示すように、第１基板１１０上に第１金属層ＭＴＬ１をパターニングし、第１金属層ＭＴＬ１上にバッファ膜ＢＦを覆い、バッファ膜ＢＦ上にアクティブ層ＡＣＴＬを形成する。
【0267】
第１金属層ＭＴＬ１、バッファ膜ＢＦおよびアクティブ層ＡＣＴＬの形成方法に関する説明は前述した一実施形態による表示装置の製造方法（Ｓ１）と同一であるため省略する。
【0268】
二番目に、アクティブ層上にゲート絶縁膜を形成する段階（Ｓ２２０）で、図２９に示すように、アクティブ層上にゲート絶縁膜を形成する段階（Ｓ２２０）は、蒸着工程実行段階（Ｓ２２１）およびプラズマ処理工程実行段階（Ｓ２２２）を含み得る。
【0269】
蒸着工程実行段階（Ｓ２２１）で、図３１に示すように、アクティブ層ＡＣＴＬ上にゲート絶縁膜ＧＩが形成される。ゲート絶縁膜ＧＩは、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）のような化学気相蒸着工程により形成されることができる。ゲート絶縁膜ＧＩはシリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）およびシリコン酸窒化物（ＳｉＯｘＮｙ）の少なくともいずれか一つを含むことができる。
【0270】
ゲート絶縁膜ＧＩが化学気相蒸着工程により形成される場合に、蒸着装置ＤＰＳは第１ガスＧＳ１および第２ガスＧＳ２を反応ガスとして蒸着工程を行う。第１ガスＧＳ１はシラン（ＳｉＨ４）ガスであり、第２ガスＧＳ２は亜酸化窒素（Ｎ２Ｏ）ガスであり得る。
【0271】
プラズマ処理工程実行段階（Ｓ２２２）で、蒸着装置ＤＰＳは第３ガスＧＳ３を反応ガスとしてプラズマ処理工程を行う。第３ガスＧＳ３は亜酸化窒素（Ｎ２Ｏ）ガスおよび酸素（Ｏ２）ガスのうち少なくともいずれか一つを含むことができる。このように、プラズマ処理によりイオン化された第３ガスＧＳ３粒子がゲート絶縁膜ＧＩの内部に浸透し得る。そのため、ゲート絶縁膜ＧＩの酸素含量が増加し、ゲート絶縁膜ＧＩの酸素放出量もまた、増加し得る。
【0272】
本実施形態による表示装置の製造方法（Ｓ２）によれば、酸素含量が高いゲート絶縁膜ＧＩをアクティブ層ＡＣＴＬ上に直接配置する代わりに、酸素含量が低いゲート絶縁膜ＧＩにイオン化された酸素粒子を入れることによって、酸素放出量を調節することができる。
【0273】
いくつかの実施形態で、蒸着工程実行段階（Ｓ２２１）がＰＥＣＶＤ工程により行われる場合に、蒸着工程実行段階（Ｓ２２１）のＰＥＣＶＤ工程でプラズマのエネルギの大きさは、プラズマ処理工程実行段階（Ｓ２２２）でプラズマのエネルギの大きさより大きくてもよい。また、蒸着工程実行段階（Ｓ２２１）での第２ガスＧＳ２の流量は、プラズマ処理工程実行段階（Ｓ２２２）での第３ガスＧＳ３の流量より小さくてもよい。
【0274】
本実施形態による表示装置の製造方法（Ｓ２）によれば、プラズマ処理工程実行段階（Ｓ２２２）で蒸着工程実行段階（Ｓ２２１）よりプラズマエネルギを低くし、酸素を含む反応ガスの流量を高めることによって、酸素含量が低いゲート絶縁膜ＧＩに酸素粒子をさらに入れることができる。
【0275】
その後、図３３に示すように、ゲート絶縁膜ＧＩおよび酸素提供膜ＯＲＳの少なくとも一部がエッチングされてコンタクトホールが形成される。コンタクトホールを介して第１金属層ＭＴＬ１の一部およびアクティブ層ＡＣＴＬの一部が露出し得る。
【0276】
その後、一部が露出したアクティブ層ＡＣＴＬがドープされる。アクティブ領域ＡＣＴ１，ＡＣＴ２の一側および他側がドープされてドレイン電極ＤＥ１，ＤＥ２およびソース電極ＳＥ１，ＳＥ２が形成される。
【0277】
三番目に、ゲート絶縁膜上に金属層を形成する段階（Ｓ２３０）で、図３４および図３５に示すように、ゲート絶縁膜ＧＩ上に第２金属層ＭＴＬ２をパターニングして、第２金属層ＭＴＬ２上に層間絶縁膜ＩＬＤを覆い、層間絶縁膜ＩＬＤ上に第３金属層ＭＴＬ３をパターニングし、第３金属層ＭＴＬ３上に保護膜ＰＶを覆う。
【0278】
第２金属層ＭＴＬ２、層間絶縁膜ＩＬＤ、第３金属層ＭＴＬ３、および保護膜ＰＶの形成方法に関する説明は前述した一実施形態による表示装置の製造方法（Ｓ１）と同様であるため省略する。
【0279】
以上、添付する図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明のその技術的思想や必須の特徴を変更せず他の具体的な形態で実施できることを理解することができる。したがって、上記一実施形態はすべての面で例示的なものであり、限定的なものではないと理解しなければならない。
【符号の説明】
【0280】
１ 表示装置
１００ 表示基板
２００ 色変換基板
３００ 充填材
４００ シーリング部
５１０ フレキシブルフィルム
５２０ 表示駆動部
５３０ 回路ボード
５４０ タイミング制御部
５５０ 電源供給部
５６０ ゲート駆動部
ＳＰ１，ＳＰ２，ＳＰ３ 第１ないし第３画素
１１０ 第１基板
ＣＣＬ 回路層
ＥＭＬ 発光素子層
２１０ 第２基板
ＭＴＬ１ 第１金属層
ＡＣＴＬ アクティブ層
ＭＴＬ２ 第２金属層
ＭＴＬ３ 第３金属層
ＢＦ バッファ膜
ＧＩ ゲート絶縁膜
ＯＲＳ 酸素提供膜
ＩＬＤ 層間絶縁膜
ＰＶ 保護膜
ＤＰＳ 蒸着装置
ＧＳ１，ＧＳ２，ＧＳ３ 第１ないし第３ガス
１００ 表示基板
２００ 色変換基板
３００ 充填材
４００ シーリング部
５１０ フレキシブルフィルム
５２０ 表示駆動部
５３０ 回路ボード
５４０ タイミング制御部
５５０ 電源供給部
５６０ ゲート駆動部
ＳＰ１，ＳＰ２，ＳＰ３ 第１ないし第３画素
１１０ 第１基板
ＣＣＬ 回路層
ＥＭＬ 発光素子層
２１０ 第２基板
ＭＴＬ１ 第１金属層
ＡＣＴＬ アクティブ層
ＭＴＬ２ 第２金属層
ＭＴＬ３ 第３金属層
ＢＦ バッファ膜
ＧＩ ゲート絶縁膜
ＯＲＳ 酸素提供膜
ＩＬＤ 層間絶縁膜
ＰＶ 保護膜
ＤＰＳ 蒸着装置
ＧＳ１，ＧＳ２，ＧＳ３ 第１ないし第３ガス
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】