知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024132978
(43)【公開日】2024-10-01
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 21/336 20060101AFI20240920BHJP
H01L 21/822 20060101ALI20240920BHJP
H01L 29/423 20060101ALI20240920BHJP
H01L 29/41 20060101ALI20240920BHJP
H01L 21/3205 20060101ALI20240920BHJP
【ＦＩ】
H01L29/78 301P
H01L29/78 301X
H01L29/78 301R
H01L27/04 D
H01L29/58 G
H01L29/44 S
H01L21/88 J
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2024037787
(22)【出願日】2024-03-12
(31)【優先権主張番号】10-2023-0033078
(32)【優先日】2023-03-14
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100229448
【弁理士】
【氏名又は名称】中槇 利明
(72)【発明者】
【氏名】姜 ▲尚▼求
(72)【発明者】
【氏名】劉 禹▲きゅん▼
(72)【発明者】
【氏名】柳 庚▲みん▼
(72)【発明者】
【氏名】徐 訓碩
(72)【発明者】
【氏名】李 禹鎭
【テーマコード（参考）】
4M104
5F033
5F038
5F140
【Ｆターム（参考）】
4M104BB01
4M104BB02
4M104BB16
4M104BB18
4M104BB30
4M104BB32
4M104BB33
4M104CC05
4M104EE03
4M104EE06
4M104EE14
4M104EE16
4M104EE17
4M104FF06
4M104GG09
5F033JJ01
5F033JJ07
5F033JJ11
5F033JJ18
5F033JJ20
5F033JJ21
5F033JJ32
5F033JJ33
5F033JJ34
5F033KK07
5F033KK11
5F033KK18
5F033KK20
5F033KK32
5F033KK33
5F033KK34
5F033MM30
5F033NN07
5F033NN30
5F033RR01
5F033RR03
5F033RR04
5F033RR05
5F033RR06
5F033RR08
5F033VV04
5F038CA12
5F038CD02
5F038CD12
5F038CD18
5F038EZ15
5F038EZ18
5F038EZ20
5F140AB01
5F140AC32
5F140AC33
5F140AC36
5F140BA01
5F140BA03
5F140BA05
5F140BB05
5F140BB06
5F140BD11
5F140BF04
5F140BF05
5F140BF07
5F140BF10
5F140BF11
5F140BG08
5F140BG11
5F140BG14
5F140BH06
5F140BJ05
5F140BJ07
5F140BJ10
5F140BJ15
5F140BJ17
5F140BK18
5F140CA01
5F140CA06
5F140CA07
5F140CB04
5F140CC03
5F140CC05
5F140CC06
5F140CC07
(57)【要約】 （修正有）
【課題】埋込み導電性構造物及び電力伝達構造物を有する半導体装置を提供する。
【解決手段】半導体装置１００Ｂは、互いに反対に位置した第１面及び第２面を有する基板と、第１面で第１方向に延長された複数のフィン型活性パターン１０５と、複数のフィン型活性パターンを横切るゲート構造物ＧＳと、ゲート構造物と平行に配列された複数の分離構造物ＳＳと、ゲート構造物の両側で複数のフィン型活性パターン上に配置されたソース／ドレイン領域１１０と、ソース／ドレイン領域を覆う層間絶縁層１３０と、層間絶縁層を貫通し、ソース／ドレイン領域に連結されるコンタクト構造物と、コンタクト構造物と電気的に連結され、複数の分離構造物のうち隣接した分離構造物間の距離によって定義される第１幅Ｗ１ｂを有する埋込み導電性構造物１５０と、基板の第２面で埋込み導電性構造物とコンタクトし連結される電力伝達構造物２５０と、を含む。
【選択図】図５
【解決手段】半導体装置１００Ｂは、互いに反対に位置した第１面及び第２面を有する基板と、第１面で第１方向に延長された複数のフィン型活性パターン１０５と、複数のフィン型活性パターンを横切るゲート構造物ＧＳと、ゲート構造物と平行に配列された複数の分離構造物ＳＳと、ゲート構造物の両側で複数のフィン型活性パターン上に配置されたソース／ドレイン領域１１０と、ソース／ドレイン領域を覆う層間絶縁層１３０と、層間絶縁層を貫通し、ソース／ドレイン領域に連結されるコンタクト構造物と、コンタクト構造物と電気的に連結され、複数の分離構造物のうち隣接した分離構造物間の距離によって定義される第１幅Ｗ１ｂを有する埋込み導電性構造物１５０と、基板の第２面で埋込み導電性構造物とコンタクトし連結される電力伝達構造物２５０と、を含む。
【選択図】図５
【特許請求の範囲】
【請求項1】
互いに反対に位置した第１面及び第２面を有する基板と、
前記基板の第１面で第１方向に延長された複数のフィン型活性パターンと、
前記第１方向と交差する第２方向に延長され、前記複数のフィン型活性パターンを横切るゲート構造物と、
前記ゲート構造物と平行に配列され、それぞれ前記第２方向に延長された複数の分離構造物（ｓｅｐａｒａｔｉｏｎ ｓｔｒｕｃｔｕｒｅｓ）と、
前記ゲート構造物の両側で前記複数のフィン型活性パターン上に配置されたソース／ドレイン領域と、
前記基板上に配置され、前記ソース／ドレイン領域を覆う層間絶縁層と、
前記層間絶縁層を貫通し、前記ソース／ドレイン領域のうち少なくとも一つに連結されるコンタクト構造物と、
前記コンタクト構造物と電気的に連結され、前記層間絶縁層内で垂直方向に延長され、前記複数の分離構造物のうち隣接した分離構造物間の距離によって定義される第１幅を有する埋込み導電性構造物と、
前記基板の第２面で前記基板の第１面に向かって延長され、前記埋込み導電性構造物とコンタクトし、前記埋込み導電性構造物と連結される電力伝達構造物と、を含む、半導体装置。
前記基板の第１面で第１方向に延長された複数のフィン型活性パターンと、
前記第１方向と交差する第２方向に延長され、前記複数のフィン型活性パターンを横切るゲート構造物と、
前記ゲート構造物と平行に配列され、それぞれ前記第２方向に延長された複数の分離構造物（ｓｅｐａｒａｔｉｏｎ ｓｔｒｕｃｔｕｒｅｓ）と、
前記ゲート構造物の両側で前記複数のフィン型活性パターン上に配置されたソース／ドレイン領域と、
前記基板上に配置され、前記ソース／ドレイン領域を覆う層間絶縁層と、
前記層間絶縁層を貫通し、前記ソース／ドレイン領域のうち少なくとも一つに連結されるコンタクト構造物と、
前記コンタクト構造物と電気的に連結され、前記層間絶縁層内で垂直方向に延長され、前記複数の分離構造物のうち隣接した分離構造物間の距離によって定義される第１幅を有する埋込み導電性構造物と、
前記基板の第２面で前記基板の第１面に向かって延長され、前記埋込み導電性構造物とコンタクトし、前記埋込み導電性構造物と連結される電力伝達構造物と、を含む、半導体装置。
【請求項2】
前記埋込み導電性構造物の前記第２方向への幅は、前記複数のフィン型活性パターンのうち隣接したフィン型活性パターンに配置されたソース／ドレイン領域間の距離によって定義される、請求項１に記載の半導体装置。
【請求項3】
前記埋込み導電性構造物は、前記第１幅を有する第１部分と、前記第１部分上に配置され、前記第１幅より大きい第２幅を有する第２部分とを含む、請求項１に記載の半導体装置。
【請求項4】
前記埋込み導電性構造物は、前記基板の第１面まで延長され、前記電力伝達構造物は、前記基板の第１面で前記埋込み導電性構造物とコンタクトする、請求項１に記載の半導体装置。
【請求項5】
前記埋込み導電性構造物は、前記基板内に延長され、前記電力伝達構造物は、前記基板内に前記埋込み導電性構造物とコンタクトする、請求項１に記載の半導体装置。
【請求項6】
前記埋込み導電性構造物は、第１導電性物質と、前記第１導電性物質の側面を取り囲む第１導電性バリアとを含み、前記電力伝達構造物は、第２導電性物質と、前記第２導電性物質の側面を取り囲む第２絶縁性ライナーとを含み、
前記電力伝達構造物の上面は、埋込み導電性構造物の底面と接する第１領域と、前記第１領域の周りに位置した第２領域とを有し、前記第２絶縁性ライナーは、前記電力伝達構造物の上面の第２領域に延長された部分を有する、請求項５に記載の半導体装置。
前記電力伝達構造物の上面は、埋込み導電性構造物の底面と接する第１領域と、前記第１領域の周りに位置した第２領域とを有し、前記第２絶縁性ライナーは、前記電力伝達構造物の上面の第２領域に延長された部分を有する、請求項５に記載の半導体装置。
【請求項7】
前記層間絶縁層上に配置され、前記コンタクト構造物に連結された第１配線層を含む第１配線構造物をさらに含み、
前記埋込み導電性構造物は、前記第１配線層を通じて前記コンタクト構造物に電気的に連結される、請求項１に記載の半導体装置。
前記埋込み導電性構造物は、前記第１配線層を通じて前記コンタクト構造物に電気的に連結される、請求項１に記載の半導体装置。
【請求項8】
前記電力伝達構造物は、前記複数のフィン型活性パターンのうち隣接したフィン型活性パターン間の領域に沿って前記第１方向に延長されるレール構造物（ｒａｉｌ ｓｔｒｕｃｔｕｒｅ）を含む、請求項１に記載の半導体装置。
【請求項9】
互いに反対に位置した第１面及び第２面を有する基板と、
前記基板の第１面で第１方向に延長された複数のフィン型活性パターンと、
前記第１方向と交差する第２方向に延長され、前記複数のフィン型活性パターンを横切る複数のゲート構造物と、
前記複数のゲート構造物と平行に配列され、それぞれ前記第２方向に延長された複数の分離構造物と、
前記複数のゲート構造物のそれぞれの両側で前記複数のフィン型活性パターン上に配置されたソース／ドレイン領域と、
前記基板の第１面上に配置され、前記ソース／ドレイン領域を覆い、前記複数のゲート構造物及び前記複数の分離構造物を取り囲む層間絶縁層と、
前記層間絶縁層を貫通し、前記ソース／ドレイン領域のうち少なくとも一つに連結されるコンタクト構造物と、
前記コンタクト構造物と電気的に連結され、前記層間絶縁層内で垂直方向に延長される埋込み導電性構造物と、
前記基板の第２面で前記基板の第１面に向かって延長され、前記埋込み導電性構造物とコンタクトし、前記埋込み導電性構造物と連結される電力伝達構造物と、を含み、
前記埋込み導電性構造物は、前記複数の分離構造物のうち２個の分離構造物間の距離によって定義される第１幅を有する第１部分と、前記第１部分上に配置され、前記第１幅より大きい第２幅を有する第２部分と、を含む、半導体装置。
前記基板の第１面で第１方向に延長された複数のフィン型活性パターンと、
前記第１方向と交差する第２方向に延長され、前記複数のフィン型活性パターンを横切る複数のゲート構造物と、
前記複数のゲート構造物と平行に配列され、それぞれ前記第２方向に延長された複数の分離構造物と、
前記複数のゲート構造物のそれぞれの両側で前記複数のフィン型活性パターン上に配置されたソース／ドレイン領域と、
前記基板の第１面上に配置され、前記ソース／ドレイン領域を覆い、前記複数のゲート構造物及び前記複数の分離構造物を取り囲む層間絶縁層と、
前記層間絶縁層を貫通し、前記ソース／ドレイン領域のうち少なくとも一つに連結されるコンタクト構造物と、
前記コンタクト構造物と電気的に連結され、前記層間絶縁層内で垂直方向に延長される埋込み導電性構造物と、
前記基板の第２面で前記基板の第１面に向かって延長され、前記埋込み導電性構造物とコンタクトし、前記埋込み導電性構造物と連結される電力伝達構造物と、を含み、
前記埋込み導電性構造物は、前記複数の分離構造物のうち２個の分離構造物間の距離によって定義される第１幅を有する第１部分と、前記第１部分上に配置され、前記第１幅より大きい第２幅を有する第２部分と、を含む、半導体装置。
【請求項10】
互いに反対に位置した第１面及び第２面を有する基板と、
前記基板の第１面で第１方向に延長された複数のフィン型活性パターンと、
前記第１方向と交差する第２方向に延長され、前記複数のフィン型活性パターンを横切るゲート構造物と、
前記ゲート構造物と平行に配列され、それぞれ前記第２方向に延長された複数の分離構造物と、
前記ゲート構造物の両側で前記複数のフィン型活性パターン上に配置されたソース／ドレイン領域と、
前記基板の第１面上に配置され、前記ソース／ドレイン領域を覆う層間絶縁層と、
前記層間絶縁層を貫通し、前記ソース／ドレイン領域のうち少なくとも一つに連結されるコンタクト構造物と、
前記コンタクト構造物と電気的に連結され、前記層間絶縁層を貫通し、前記基板の第２面まで延長される埋込み導電性構造物と、
前記基板の前記第２面上に配置され、前記埋込み導電性構造物のコンタクト領域を取り囲む絶縁性保護膜と、
前記絶縁性保護膜上に配置された後面絶縁層と、
前記後面絶縁層内に配置され、前記埋込み導電性構造物の前記コンタクト領域に連結された電力伝達レールと、を含む、半導体装置。
前記基板の第１面で第１方向に延長された複数のフィン型活性パターンと、
前記第１方向と交差する第２方向に延長され、前記複数のフィン型活性パターンを横切るゲート構造物と、
前記ゲート構造物と平行に配列され、それぞれ前記第２方向に延長された複数の分離構造物と、
前記ゲート構造物の両側で前記複数のフィン型活性パターン上に配置されたソース／ドレイン領域と、
前記基板の第１面上に配置され、前記ソース／ドレイン領域を覆う層間絶縁層と、
前記層間絶縁層を貫通し、前記ソース／ドレイン領域のうち少なくとも一つに連結されるコンタクト構造物と、
前記コンタクト構造物と電気的に連結され、前記層間絶縁層を貫通し、前記基板の第２面まで延長される埋込み導電性構造物と、
前記基板の前記第２面上に配置され、前記埋込み導電性構造物のコンタクト領域を取り囲む絶縁性保護膜と、
前記絶縁性保護膜上に配置された後面絶縁層と、
前記後面絶縁層内に配置され、前記埋込み導電性構造物の前記コンタクト領域に連結された電力伝達レールと、を含む、半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
ロジッグ回路及びメモリといった多様な半導体装置において、ソース及びドレインのような活性領域は、コンタクト構造物を通じてＢＥＯＬ（Ｂａｃｋ Ｅｎｄ Ｏｆ Ｌｉｎｅ）のメタル配線に連結される。ＢＥＯＬの少なくとも一部配線（例えば、パワーライン）を基板の背面（ｂａｃｋｓｉｄｅ）に配置し、一部の配線と連結するために上記半導体基板を貫通する導電性貫通構造物を形成する方案が要求されている。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明が解決しようとする課題のうち一つは、埋込み導電性構造物及び電力伝達構造物を有する半導体装置を提供することにある。
【課題を解決するための手段】
【0004】
本発明の一実施形態は、互いに反対に位置した第１面及び第２面を有する基板と；上記基板の第１面で第１方向に延長された複数のフィン型活性パターンと；上記第１方向と交差する第２方向に延長され、上記複数のフィン型活性パターンを横切るゲート構造物と；上記ゲート構造物と平行に配列され、それぞれ上記第２方向に延長された複数の分離構造物（ｓｅｐａｒａｔｉｏｎ ｓｔｒｕｃｔｕｒｅｓ）と；上記ゲート構造物の両側で上記複数のフィン型活性パターン上に配置されたソース／ドレイン領域と；上記基板上に配置され、上記ソース／ドレイン領域を覆う層間絶縁層と；上記層間絶縁層を貫通し、上記ソース／ドレイン領域のうち少なくとも一つに連結されるコンタクト構造物と；上記コンタクト構造物と電気的に連結され、上記層間絶縁層内で垂直方向に延長され、上記複数の分離構造物のうち隣接した分離構造物間の距離によって定義される第１幅を有する埋込み導電性構造物と；上記基板の第２面で上記基板の第１面に向かって延長され、上記埋込み導電性構造物とコンタクトし、上記埋込み導電性構造物と連結される電力伝達構造物と；を含む半導体装置を提供する。
【0005】
本発明の一実施形態は、互いに反対に位置した第１面及び第２面を有する基板と；上記基板の第１面で第１方向に延長された複数のフィン型活性パターンと；上記第１方向と交差する第２方向に延長され、上記複数のフィン型活性パターンを横切る複数のゲート構造物と；上記複数のゲート構造物と平行に配列され、それぞれ上記第２方向に延長された複数の分離構造物と；上記複数のゲート構造物のそれぞれの両側で上記複数のフィン型活性パターン上に配置されたソース／ドレイン領域と；上記基板の第１面上に配置され、上記ソース／ドレイン領域を覆い、上記複数のゲート構造物及び上記複数の分離構造物を取り囲む層間絶縁層と；上記層間絶縁層を貫通し、上記ソース／ドレイン領域のうち少なくとも一つに連結されるコンタクト構造物と；上記コンタクト構造物と電気的に連結され、上記層間絶縁層内で垂直方向に延長される埋込み導電性構造物と；上記基板の第２面で上記基板の第１面に向かって延長され、上記埋込み導電性構造物とコンタクトし、上記埋込み導電性構造物と連結される電力伝達構造物と；を含み、上記埋込み導電性構造物は、上記複数の分離構造物のうち２個の分離構造物間の距離によって定義される第１幅を有する第１部分と、上記第１部分上に配置され、上記第１幅より大きい第２幅を有する第２部分とを含む半導体装置を提供する。
【0006】
本発明の一実施形態は、互いに反対に位置した第１面及び第２面を有する基板と；上記基板の第１面で第１方向に延長された複数のフィン型活性パターンと；上記第１方向と交差する第２方向に延長され、上記複数のフィン型活性パターンを横切るゲート構造物と；上記ゲート構造物と平行に配列され、それぞれ上記第２方向に延長された複数の分離構造物（ｓｅｐａｒａｔｉｏｎ ｓｔｒｕｃｔｕｒｅｓ）と；上記ゲート構造物の両側で上記複数のフィン型活性パターン上に配置されたソース／ドレイン領域と；上記基板の第１面上に配置され、上記ソース／ドレイン領域を覆う層間絶縁層と；上記層間絶縁層を貫通し、上記ソース／ドレイン領域のうち少なくとも一つに連結されるコンタクト構造物と；上記コンタクト構造物と電気的に連結され、上記層間絶縁層を貫通し、上記基板の第２面まで延長される埋込み導電性構造物と；上記基板の上記第２面上に配置され、上記埋込み導電性構造物のコンタクト領域を取り囲む絶縁性保護膜と；上記絶縁性保護膜上に配置された後面絶縁層と；上記後面絶縁層内に配置され、上記埋込み導電性構造物の上記コンタクト領域に連結された電力伝達レールと；を含む半導体装置を提供する。
【発明の効果】
【0007】
上述した実施形態によると、分離構造物のような既存の構造物を用いて埋込み導電性構造物（特に、下部領域）をセルフアライン（ｓｅｌｆ－ａｌｉｇｎ：自己整列）することで、フォトリソグラフィ（マスク）工程及びエッチング工程の難易度を大きく減少させることができる。また、本実施形態に採用された埋込み導電性構造物は、分離構造物間の領域において、電力伝達構造物と比較的広いコンタクト面積を有することができるため、コンタクト抵抗を改善することができる。
【0008】
本発明の多様でかつ有益な長所と効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができるであろう。
【図面の簡単な説明】
【0009】
【図1】本発明の一実施形態による半導体装置を示す平面図である。
【図4a】本発明の一実施形態による半導体装置を示す断面図である。
【図4b】本発明の一実施形態による半導体装置を示す断面図である。
【図5】本発明の一実施形態による半導体装置を示す平面図である。
【図7】本発明の一実施形態による半導体装置を示す平面図である。
【図10】本発明の一実施形態による半導体装置を示す平面図である。
【発明を実施するための形態】
【0010】
以下、添付された図面を参照して、本発明の多様な実施形態を詳しく説明する。
【0011】
図１は、本発明の一実施形態による半導体装置を示す平面図であり、図２は、図１に示された半導体装置をＩ－Ｉ’線に沿ってみた断面図であり、図３ａ及び図３ｂは、それぞれ図１に示された半導体装置をＩ１－Ｉ１’線とＩＩ１－ＩＩ１’線に沿ってみた断面図である。図１の平面は、中間配線構造物１７０及び第１配線構造物１８０が省略された形態で理解されることができる。
【0012】
図１、図２、図３ａ及び図３ｂを参照すると、本実施形態による半導体装置１００は、互いに反対に位置した第１面と第２面を有する基板１０１と、上記基板１０１の第１面（または、活性領域）において第１方向（例えば、Ｘ方向）に延長された第１及び第２フィン型活性パターン１０５と、上記第１方向（例えば、Ｘ方向）と交差する第２方向（例えば、Ｙ方向）に延長され、上記フィン型活性パターン１０５を横切るゲート構造物ＧＳと、上記ゲート構造物ＧＳと平行にそれぞれ上記第２方向に延長された第１及び第２分離構造物（ｓｅｐａｒａｔｉｏｎ ｓｔｒｕｃｔｕｒｅｓ）ＳＳと、上記ゲート構造物ＧＳの両側で上記フィン型活性パターン１０５上に配置されたソース／ドレイン領域１１０とを含むことができる。
【0013】
ここで、第１及び第２分離構造物ＳＳは、互いに隣接して配置され、上記ゲート構造物ＧＳとは第１方向（例えば、Ｘ方向）に一定のピッチで配列されることができる。
【0014】
本実施形態による半導体装置１００は、層間絶縁層１３０及び素子分離膜１２０を通り基板１０１の第１面に延長された埋込み導電性構造物（ｂｕｒｉｅｄ ｃｏｎｄｕｃｔｉｖｅ ｓｔｒｕｃｔｕｒｅ）１５０と、基板１０１を貫通して上記埋込み導電性構造物１５０と連結される電力伝達構造物２５０とを含む。本実施形態において、埋込み導電性構造物１５０は、第１配線構造物１８０を通じてソース／ドレイン領域１１０と電気的に連結されることができ、電力伝達構造物２５０は、基板１０１の背面、即ち、第２面から電極の供給を受けて埋込み導電性構造物１５０を通じて素子領域（例えば、ソース／ドレイン領域１１０）に伝達するように構成されることができる。
【0015】
本実施形態に採用された埋込み導電性構造物１５０は、隣接した第１及び第２分離構造物ＳＳ及びその間に位置した隣接したソース／ドレイン領域１１０を用いてセルフアライン（ｓｅｌｆ－ａｌｉｇｎ：自己整列）されて得られた構造とすることができる。これについては、図３ａ及び図３ｂを参照して詳しく説明する。
【0016】
基板１０１は、例えば、ＳｉまたはＧｅのような半導体、またはＳｉＧｅ、ＳｉＣ、ＧａＡｓ、ＩｎＡｓまたはＩｎＰのような化合物半導体を含むことができる。他の例においては、上記基板１０１は、ＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）構造を有することができる。基板１０１の第１面には、不純物がドーピングされたウェル（ｗｅｌｌ）を有する活性領域が配置され、フィン型活性パターン１０５は、活性領域上に第１方向（例えば、Ｘ方向）に延長された突き出した構造で提供されることができる。本実施形態では、これに限定されないが、活性領域及び活性パターンは、Ｐ－ＭＯＳトランジスターのためのｎ型領域であるか、Ｎ－ＭＯＳトランジスターのためのｐ型領域とすることができる。
【0017】
素子分離膜１２０は、フィン型活性パターン１０５を含む活性領域を定義するように提供されることができる。例えば、素子分離膜１２０は、シリコン酸化物またはシリコン酸化物系列の絶縁性物質を含むことができる。素子分離膜１２０は、フィン型活性パターン１０５が形成された活性領域を定義する第１素子分離領域と、上記フィン型活性パターン１０５を定義する第２素子分離領域とに区分されることができる。上記第１素子分離領域は、上記第２素子分離領域より深い底面を有することができる。例えば、上記第１素子分離領域は、ディープトレンチアイソレーション（ｄｅｅｐ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ：ＤＴＩ）ともいい、上記第２素子分離領域は、シャロ―トレンチアイソレーション（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ：ＳＴＩ）ともいうことができる。
【0018】
図１及び図２を参照すると、フィン型活性パターン１０５は、上記基板１０１の第１面で上記第１方向（例えば、Ｘ方向）に延長され、上記活性領域の上面から突き出した構造を有する。フィン型活性パターン１０５上には、複数のチャンネル層ＣＨが基板１０１の第１面と垂直な第３方向（例えば、Ｚ方向）に互いに離隔して配置されることができる。フィン型活性パターン１０５と上記複数のチャンネル層ＣＨは、トランジスターのマルチチャンネル層として提供されることができる。本実施形態において、複数のチャンネル層ＣＨは、３個で例示されているが、これらの個数は特に限定されない。例えば、複数のチャンネル層ＣＨは、シリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）、及びゲルマニウム（Ｇｅ）のうち少なくとも一つの半導体を含むことができる。一部の実施形態において、複数のチャンネル層ＣＨは、基板１０１と同一の半導体を含むことができる。
【0019】
本実施形態による半導体装置１００は、図１に示すように、上記第２方向（例えば、Ｙ方向）に延長されるライン状のゲート構造物ＧＳを含むことができる。上記ゲート構造物ＧＳは、上記フィン型活性パターン１０５の一領域を交差するように延長されることができる。
【0020】
本実施形態に採用されたゲート構造物ＧＳは、図２に示すように、ゲートスペーサ１４１と、上記ゲートスペーサ１４１の間に順次に配置されたゲート絶縁膜１４２及びゲート電極１４５と、上記ゲート電極１４５上に配置されたゲートキャッピング（ｃａｐｐｉｎｇ）層１４７とを含むことができる。例えば、上記ゲートスペーサ１４１は、ＳｉＯＣＮ、ＳｉＯＮ、ＳｉＣＮまたはＳｉＮなどのような絶縁性物質を含むことができる。上記ゲート絶縁膜１４２は、例えば、シリコン酸化膜、高誘電膜またはこれらの組み合わせからなることができる。上記高誘電膜は、シリコン酸化膜より誘電率（例えば、約１０～２５）がさらに大きい物質を含むことができる。例えば、上記高誘電膜は、ハフニウム酸化物（ｈａｆｎｉｕｍ ｏｘｉｄｅ）、ハフニウム酸窒化物（ｈａｆｎｉｕｍ ｏｘｙｎｉｔｒｉｄｅ）、ハフニウムシリコン酸化物（ｈａｆｎｉｕｍ ｓｉｌｉｃｏｎ ｏｘｉｄｅ）、ランタン酸化物（ｌａｎｔｈａｎｕｍ ｏｘｉｄｅ）、ランタンアルミニウム酸化物（ｌａｎｔｈａｎｕｍ ａｌｕｍｉｎｕｍ ｏｘｉｄｅ）及びその組み合わせから選択される物質を含むことができるが、これに限定されるものではない。上記ゲート電極１４５は、導電性物質を含むことができ、例えば、チタン窒化膜（ＴｉＮ）、タンタル窒化膜（ＴａＮ）、またはタングステン窒化膜（ＷＮ）のような金属窒化物、及び／またはアルミニウム（Ａｌ）、タングステン（Ｗ）、またはモリブデン（Ｍｏ）などの金属物質またはドーピングされた（ｄｏｐｅｄ）ポリシリコンのような半導体物質を含むことができる。一部の実施形態において、ゲート電極１４５は、２個以上の膜を含む多重層とすることができる。また、ゲートキャッピング層１４７は、例えば、シリコン窒化物、シリコン酸窒化物、シリコン炭化窒化物、またはシリコン酸炭窒化物を含むことができる。
【0021】
ソース／ドレイン領域１１０は、ゲート構造物ＧＳの両側に位置したフィン型活性パターン１０５の領域上に配置されることができる。ソース／ドレイン領域１１０は、複数のチャンネル層ＣＨの第１方向（例えば、Ｘ方向）に沿った両端部にそれぞれ連結されることができる。ゲート電極１４５は、複数のチャンネル層ＣＨを取り囲みながらフィン型活性パターン１０５と交差するように第２方向（例えば、Ｙ方向）に延長されることができる。ゲート電極１４５は、ゲートスペーサ１４１間の空間だけでなく、複数のチャンネル層ＣＨの間にも介在されることができる。
【0022】
本実施形態において、ゲート構造物ＧＳは、ソース／ドレイン領域１１０のそれぞれとゲート電極１４５の間に提供された内部スペーサＩＳを含むことができる。内部スペーサ１４８は、複数のチャンネル層ＣＨの間に介在されたゲート電極１４５の第１方向（例えば、Ｘ方向）に沿った両側に提供される。複数のチャンネル層ＣＨは、その両側のソース／ドレイン領域１１０にそれぞれ連結され、複数のチャンネル層ＣＨの間に介在されたゲート電極１４５は、内部スペーサ１４８によってその両側のソース／ドレイン領域１１０と電気的に絶縁されることができる。上記ゲート絶縁膜１４２は、上記ゲート電極１４５と上記複数のチャンネル層ＣＨの間にそれぞれ介在され、上記ゲート電極１４５と上記内部スペーサ１４８の間にも延長されることができる。このように、本実施形態による半導体装置１００は、ゲート－オール－アラウンド（Ｇａｔｅ－Ａｌｌ－Ａｒｏｕｎｄ）型電界効果トランジスターを構成することができる。
【0023】
ソース／ドレイン領域１１０は、ゲート構造物ＧＳの両側でフィン型活性パターン１０５のリセスされた表面（複数のチャンネル層ＣＨの側面が含まれる）をシードとして用いて選択的エピタキシャル成長（ｓｅｌｅｃｔｉｖｅ ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ；ＳＥＧ）されたエピタキシャルパターンを含むことができる。かかるソース／ドレイン領域１１０は、上昇ソース／ドレイン（ｒａｉｓｅｄ ｓｏｕｒｃｅ／ｄｒａｉｎ：ＲＳＤ）とも言う。例えば、ソース／ドレイン領域１１０は、Ｓｉ、ＳｉＧｅまたはＧｅであることができ、Ｎ型またはＰ型のいずれか一つの導電型を有することができる。ｐ型ソース／ドレイン領域１１０を形成する場合に、ＳｉＧｅで再成長し、ｐ型不純物としては、例えばホウ素（Ｂ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、三フッ化ホウ素（ＢＦ３）などをドーピングすることができる。ｎ型ソース／ドレイン領域１１０は、シリコン（Ｓｉ）を形成する場合に、ｎ型不純物としては、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などをドーピングすることができる。成長過程で結晶学的に安定した面に沿って他の形状を有することができる。例えば、図２に示すように、上記ソース／ドレイン領域１１０は、五角形状の断面を有することができるが（ｐ型の場合）、これと異なり、六角形状または緩い角を有する多角形状の断面を有することができる（ｎ型の場合）。ソース／ドレイン領域１１０上には、エッチング停止膜１２５が形成されることができる。図３ｂに示すように、エッチング停止膜１２５は、素子分離膜１２０に沿って延長されることができる。
【0024】
本実施形態による半導体装置１００は、素子分離膜１２０上に配置された層間絶縁層１３０を含むことができる。層間絶縁層１３０は、ソース／ドレイン領域を部分的に覆いながらゲート構造物ＧＳの周りに配置されることができる。例えば、上記層間絶縁層１３０は、ＦＯＸ（Ｆｌｏｗａｂｌｅ Ｏｘｉｄｅ）、ＴＯＳＺ（Ｔｏｎｅｎ ＳｉｌａＺｅｎ）、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａ Ｇｌａｓｓ）、ＢＳＧ（Ｂｏｒｏｓｉｌｉｃａ Ｇｌａｓｓ）、ＰＳＧ（ＰｈｏｓｐｈｏＳｉｌａｃａ Ｇｌａｓｓ）、ＢＰＳＧ（ＢｏｒｏＰｈｏｓｐｈｏＳｉｌｉｃａ Ｇｌａｓｓ）、ＰＥＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）、ＦＳＧ（Ｆｌｕｏｒｉｄｅ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ） ｏｘｉｄｅ、ＰＥＯＸ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｏｘｉｄｅ）、ＦＣＶＤ（Ｆｌｏｗａｂｌｅ ＣＶＤ）酸化物またはこれらの組み合わせがある。上記層間絶縁層１３０は、化学気相蒸着（ＣＶＤ）、流動性（ｆｌｏｗａｂｌｅ）－ＣＶＤ工程またはスピンコーティング工程を用いて形成されることができる。
【0025】
コンタクト構造物１６０は、層間絶縁層１３０を貫通し、ソース／ドレイン領域１１０に連結されることができる。コンタクト構造物１６０は、ソース／ドレイン領域１１０を中間配線層１７５及び第１配線層１８５に連結させることができる。コンタクト構造物１６０は、導電性バリア１６１とコンタクトプラグ１６５を含むことができる。例えば、コンタクトプラグ１６５は、Ｃｕ、Ｃｏ、Ｍｏ、Ｒｕ、Ｗまたはその合金を含むことができる。また、上記導電性バリア１６２は、Ｔａ、ＴａＮ、Ｍｎ、ＭｎＮ、ＷＮ、Ｔｉ、ＴｉＮまたはその組み合わせを含むことができる。
【0026】
本実施形態による半導体装置１００は、隣接して配列された第１及び第２分離構造物ＳＳを含むことができる。
【0027】
第１及び第２分離構造物ＳＳは、ゲート構造物ＧＳを除去した後に代替された構造であるため、ゲート構造物ＧＳと同一のピッチで配列されることができる。また、第１及び第２分離構造物ＳＳは、基板１０１上で活性パターン１０５と交差して第２方向（Ｙ方向）に沿って延長されるように配置されることができる。第１及び第２分離構造物ＳＳは、基板１０１の上面に垂直な第３方向（Ｚ方向）に延長され、隣接するソース／ドレイン領域１１０の間の活性パターン１０５の内部に延長されることができる。図３ｂの断面には第１及び第２分離構造物ＳＳが直接示されていないが、点線で第１及び第２分離構造物ＳＳのレベルを表示した。
【0028】
第１及び第２分離構造物ＳＳは、素子で作動しない領域であり、ゲート構造物ＧＳ及びソース／ドレイン領域１０５をそれぞれ含む複数のトランジスターを互いに分離させることができる。
【0029】
第１及び第２分離構造物ＳＳは、少なくともゲート電極１４５の上面より高いレベルに位置することができる。本実施形態（特に、ソース／ドレイン領域１０５の間の層間絶縁層１３０の周りの領域）において、第１及び第２分離構造物ＳＳの上面はゲート構造物ＧＳの上面と実質的に同一のレベルを有することができる。第１及び第２分離構造物ＳＳの下面は、ソース／ドレイン領域１１０の下端より低いレベルとすることができる。一部の実施形態において、第１及び第２分離構造物ＳＳの下面は、活性パターン１０５の下端より高いレベルとすることもできる。
【0030】
第１及び第２分離構造物ＳＳは、絶縁物質を含むことができ、例えば、ＳｉＮ、ＳｉＣＮ、ＳｉＯＣ、ＳｉＯＮ、及びＳｉＯＣＮのうち少なくとも一つを含むことができる。第１及び第２分離構造物ＳＳは、素子分離膜１２０及び層間絶縁層１３０と異なる物質を含むことができる。
【0031】
本実施形態に採用された電力伝達システムは、層間絶縁層１３０及び素子分離膜１２０を貫通する埋込み導電性構造物１５０と、基板１０１を貫通して上記埋込み導電性構造物１５０と連結される電力伝達構造物２５０とを含む。埋込み導電性構造物１５０は、ソース／ドレイン領域１１０と電気的に連結されるように層間絶縁層１３０及び素子分離膜１２０内に埋め込まれることができる。本実施形態において、ソース／ドレイン領域１１０に連結されたコンタクト構造物１６０は、第１配線構造物１８０及び中間配線構造物１７０を通じて上記埋込み導電性構造物１５０を電気的に連結するように構成されることができる。本実施形態において、第１配線構造物１８０は、複数（例えば、２個）の第１絶縁層１８１と、第１絶縁層１８１に形成された第１配線層１８５とを含むことができる。第１配線層１８５は、メタルラインＭ１とメタルビアＶ１とを含むことができる。例えば、第１配線層１８５は、デュアルダマシン（ｄｕａｌ ｄａｍａｓｃｅｎｅ）工程で形成されることができる。中間配線構造物１７０は、これと同様に、中間絶縁層１７１及び中間配線層１７５を含み、中間配線層１７５は、メタルラインＭ０とメタルビアＶ０とを含むことができる。
【0032】
本実施形態において、埋込み導電性構造物１５０は、上述したように、隣接した第１及び第２分離構造物ＳＳと、その間に位置した隣接したソース／ドレイン領域１１０とを用いて得られた構造とすることができる。
【0033】
図３ａ及び図３ｂに示すように、埋込み導電性構造物１５０は、第１及び第２分離構造物ＳＳの間で基板１０１に向かって延長された下部領域１５０ｂと、上記下部領域１５０ｂ上に位置し、上記第１及び第２分離構造物ＳＳの上面より高いレベルに位置した上部領域１５０ａとに区分されることができる。
【0034】
埋込み導電性構造物１５０の上部領域１５０ａは、第１及び第２分離構造物ＳＳ上に位置した中間絶縁層１７１内に形成されることができる。埋込み導電性構造物１５０の下部領域１５０ｂは、隣接した第１及び第２分離構造物ＳＳ及び隣接したソース／ドレイン領域１１０によってセルフアラインされることができる。
【0035】
具体的に、下部領域１５０ｂの第１方向（例えば、Ｘ方向）への第１幅Ｗ１ｂは、隣接した分離構造物ＳＳの間の距離によって定義されることができる（図３ａ参照）。これと同様に、下部領域１５０ｂの第２方向（例えば、Ｙ方向）への第２幅Ｗ２ｂは、隣接したソース／ドレイン領域１１０の間の距離によって定義されることができる（図３ｂ参照）。
【0036】
特に、第１及び第２分離構造物ＳＳは、素子分離膜１２０及び層間絶縁層１３０と異なる物質（例えば、シリコン窒化物）を含み、相対的に深い深さ（例えば、活性パターンの上面より低いレベル）で形成されるため、下部領域１５０ｂは、相対的に大きい深さまで第１及び第２分離構造物ＳＳによって安定して整列されることができる。
【0037】
埋込み導電性構造物１５０の上部領域１５０ａは、フォトリソグラフィ工程によって形成されたマスクにより定義された領域とすることができる。第１及び第２分離構造物ＳＳの幅及びソース／ドレイン領域１１０の幅に比例した工程マージンを有するため、埋込み導電性構造物１５０の上部領域１５０ａは、下部領域１５０ｂの各幅より多少大きい幅を有することができる。
【0038】
具体的に、上部領域１５０ａの第１方向（例えば、Ｘ方向）への第１幅Ｗ１ａは、下部領域１５０ｂの第１幅Ｗ１ｂより大きくすることができる（図３ａ参照）。これと同様に、上部領域１５０ａの第２方向（例えば、Ｙ方向）への第２幅Ｗ２ａは、下部領域１５０ｂの第２幅Ｗ２ｂより大きくすることができる（図３ｂ参照）。
【0039】
このように、本実施形態に採用された埋込み導電性構造物１５０は、既存の構造物（例えば、分離構造物ＳＳまたはソース／ドレイン領域１１０）を用いて埋込み導電性構造物１５０（特に、下部領域１５０ｂ）がセルフアラインされることができるため、半導体装置１００の高集積化にもかかわらず、フォトリソグラフィ（マスク）工程及びエッチング工程の難易度を減少させることができる。
【0040】
本実施形態において、埋込み導電性構造物１５０は、上記基板１１０の第１面まで延長されることができる。上記電力伝達構造物２５０は、上記基板１１０の第１面で上記埋込み導電性構造物１５０とコンタクトすることができる。
【0041】
本実施形態において、埋込み導電性構造物１５０は、柱状のようなビア構造体を含み、電力伝達構造物２５０は、第１方向（例えば、Ｘ方向）に延長されたレール構造を有することができる。電力伝達構造物２５０は、基板１０１の第２面から第１面に延長されることができる。電力伝達構造物２５０は、基板１０１の第１面で上記埋込み導電性構造物１５０の底面に接してコンタクト領域Ｃを有することができる。
【0042】
埋込み導電性構造物１５０は、第１導電性物質１５５と、上記第１導電性物質１５５の側面を取り囲む第１導電性バリア１５２とを含むことができる。電力伝達構造物２５０は、基板１０１の第２面から第１面まで延長された第２導電性物質２５５と、上記第２導電性物質２５５の側面及び上面（コンタクト面）に配置される第２導電性バリア２５２と、上記第２導電性バリア２５２と上記基板１０１との間に配置された第２絶縁性ライナー２５１とを含むことができる。
【0043】
例えば、第１及び第２導電性物質１５５、２５５は、Ｃｕ、Ｃｏ、Ｍｏ、Ｒｕ、Ｗまたはその合金を含むことができる。一部の実施形態において、第１及び第２導電性物質１２５、２５５は、互いに異なる導電性物質を含むことができる。例えば、第１及び第２導電性物質１５５、２５５はＷまたはＭｏを含み、第２導電性物質２５５はＣｕを含むことができる。
【0044】
例えば、上記第１及び上記第２導電性バリア１５２、２５２は、Ｔａ、ＴａＮ、Ｍｎ、ＭｎＮ、ＷＮ、Ｔｉ、ＴｉＮまたはその組み合わせを含むことができる。一部の実施形態において、第１導電性バリア１２２と上記第２導電性バリア２５２は、互いに異なる導電性物質を含むことができる。例えば、第１導電性バリア１２２は、ＴｉＮを含むことができる。第２導電性バリア２５２は、ＴａＮまたはＣｏ／ＴａＮを含むことができる。例えば、上記第２絶縁性ライナー２５１は、ＳｉＯ２、ＳｉＮ、ＳｉＣＮ、ＳｉＣ、ＳｉＣＯＨ、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮまたはその組み合わせを含むことができる。
【0045】
【0046】
図４ａ及び図４ｂを参照すると、本実施形態による半導体装置１００Ａは、埋込み導電性構造物１５０Ａが少なくとも一断面で非対称構造を有する点と、埋込み導電性構造物１５０と電力伝達構造物２５０が基板１０２内でコンタクトする点を除き、図１～図３ａ及び図３ｂに示された半導体装置１００と類似した構造を有すると理解することができる。また、本実施形態の構成要素は特に反対の説明がない限り、図１～図３ａ及び図３ｂに示された半導体装置１００と同一であるか類似した構成要素に対する説明を参照して理解されることができる。
【0047】
本実施形態において、埋込み導電性構造物１５０Ａは、上記の実施形態と同様に、隣接した第１及び第２分離構造物ＳＳと、その間に位置した隣接したソース／ドレイン領域１１０とを用いて得られた構造とすることができる。
【0048】
下部領域１５０ｂは、第１方向（例えば、Ｘ方向）への隣接した分離構造物ＳＳの間の距離によって定義される幅Ｗ１ｂを有し、上部領域１５０ａは、第１方向（例えば、Ｘ方向）に下部領域１５０ｂの幅Ｗ１ｂより大きい幅Ｗ１ａ’を有することができる。
【0049】
本実施形態に採用された上記埋込み導電性構造物１５０Ａは、図４ａに示した断面（Ｘ方向への断面）で非対称構造を有することができる。上記埋込み導電性構造物１５０Ａの上部領域１５０ａ’は、下部領域１５０ｂの中心線を基準として左右非対称で位置することができる。これにより、埋込み導電性構造物１５０Ａのための開口を形成するマスクが誤整列されても、下部領域は第１及び第２分離構造物ＳＳによってセルフアラインされて、電力伝達構造物２５０と正確に重畳して位置することができる。
【0050】
図４ｂを参照すると、上記埋込み導電性構造物１５０Ａが対称構造を有する形態で示されているが、図４ａの非対称構造と同様に上部領域が誤整列されることがあり、この場合にも隣接したソース／ドレイン領域１１０によってセルフアラインされることができる。
【0051】
このように、本実施形態に採用された埋込み導電性構造物１５０Ａは、分離構造物ＳＳを用いて埋込み導電性構造物１５０（特に、下部領域１５０ｂ）がセルフアラインされることができるため、半導体装置１００Ａの高集積化にもかかわらず、フォトリソグラフィ（マスク）工程及びエッチング工程の難易度を減少させることができる。
【0052】
また、本実施形態では、上述した実施形態と異なり、埋込み導電性構造物１５０Ａは、上記基板１１０の第１面を経て基板１０１の内部まで延長されることができる。上記電力伝達構造物２５０は、上記基板１１０の内部に延長されて上記埋込み導電性構造物１５０Ａの底面とコンタクトすることができる。本実施形態に採用された埋込み導電性構造物１５０Ａは、第１導電性物質１５５と、上記第１導電性物質１５５の側面及び底面を取り囲む第１導電性バリア１５２と、上記第１導電性物質１５５の側面に位置した上記第１導電性バリア１５２部分を取り囲む第１絶縁性ライナー１５１とを含むことができる。第１絶縁性ライナー１５１は、埋込み導電性構造物１５０Ａと基板１０１の電気的な接続を防止することができる。
【0053】
本実施形態において、図４ｂに示すように、電力伝達構造物２５０の上面は、埋込み導電性構造物１５０Ａの底面と接するコンタクト領域Ｃ’と、上記コンタクト領域Ｃ’の周りに位置した周辺領域とを有することができる。電力伝達構造物２５０の第２絶縁性ライナー２５１は、基板１０１との望まない接続を防止するために、上記電力伝達構造物２５０の上面の周辺領域に延長されることができる。
【0054】
【0055】
図５と図６ａ及び図６ｂを参照すると、本実施形態による半導体装置１００Ｂは、電力伝達構造物２５０Ｂが基板１０１の第２面に他の方向（Ｙ方向）に延長される点と、埋込み導電性構造物１５０が基板を貫通して電力伝達構造物２５０Ｂとコンタクトする点を除き、図１～図３ａ及び図３ｂに示された半導体装置１００と類似した構造を有すると理解することができる。また、本実施形態の構成要素は、特に反対の説明がない限り、図１～図３ａ及び図３ｂに示された半導体装置１００と同一であるか類似した構成要素に対する説明を参照して理解されることができる。
【0056】
本実施形態に採用された電力伝達構造物２５０Ｂは、基板１０１の第２面に配置され、上述した実施形態と異なり、第２方向（Ｙ方向）に延長されることができる。埋込み導電性構造物１５０Ｂは、基板１０１を貫通して電力伝達構造物２５０Ｂとコンタクトすることができる。
【0057】
図６ａ及び図６ｂに示すように、上記基板１０１の第２面上には絶縁性保護膜２７１が配置されることができる。絶縁性保護膜２７１は、上記基板１０１の第２面に突き出した上記埋込み導電性構造物１５０Ｂのコンタクト領域を取り囲むように提供されることができる。上記絶縁性保護膜２７１上に後面絶縁層２７２が配置されることができる。絶縁性保護膜２７１と後面絶縁層２７２は、異なる絶縁物質を含むことができる。例えば、絶縁性保護膜２７１は、ＡｌＮまたはＳｉＮを含み、後面絶縁層２７２は、ＳｉＯ２を含むことができる。本実施形態において、後面絶縁層２７２にダマシン（ｄａｍａｓｃｅｎｅ）工程を用いて電力伝達構造物２５０Ｂを形成することができる。図示していないが、電力伝達構造物２５０Ｂは、導電性物質と、導電性物質の側面と下面に配置された導電性バリアとを含むことができる。例えば、導電性物質は、Ｃｕ、Ｃｏ、Ｍｏ、Ｒｕ、Ｗまたはその合金を含むことができ、導電性バリアは、Ｔａ、ＴａＮ、Ｍｎ、ＭｎＮ、ＷＮ、Ｔｉ、ＴｉＮまたはその組み合わせを含むことができる。
【0058】
また、後面絶縁層２７２上に第１配線構造物１８０と同様に第２配線構造物２８０が形成されることができる。第２配線構造物２８０は、複数（例えば、２個）の第２絶縁層２８１と、第１絶縁層２８１に形成され電力伝達構造物２５０に連結された第２配線層２８５とを含むことができる。第２配線層２８５は、メタルラインＭ２とメタルビアＶ２とを含むことができる。例えば、第２配線層２８５は、デュアルダマシン工程で形成されることができる。
【0059】
図７は、本発明の一実施形態による半導体装置を示す平面図であり、図８は、図７に示された半導体装置をＩ－Ｉ’線に沿ってみた断面図であり、図９ａ及び図９ｂは、それぞれ図７に示された半導体装置をＩ３－Ｉ３’線とＩＩ３－ＩＩ３’線に沿ってみた断面図である。
【0060】
図７～図９ａ及び図９ｂを参照すると、本実施形態による半導体装置１００Ｃは、埋込み導電性構造物１５０Ｃがコンタクト構造物１６０の延長された部分１６０Ｅによって直接接続される点を除き、図１～図３ａ及び図３ｂに示された半導体装置１００と類似した構造を有すると理解することができる。また、本実施形態の構成要素は、特に反対の説明がない限り、図１～図３ａ及び図３ｂに示された半導体装置１００と同一であるか類似した構成要素に対する説明を参照して理解されることができる。
【0061】
埋込み導電性構造物１５０Ｃは、上述した実施形態と同様に、隣接した第１及び第２分離構造物ＳＳと、その間に位置した隣接したソース／ドレイン領域１１０とを用いて得られた構造とすることができる。
【0062】
本実施形態において、埋込み導電性構造物１５０Ｃは、第１配線構造物１８０を通さず、コンタクト構造物１６０に直接連結されることができる。具体的に、図７に示すように、ソース／ドレイン領域１１０に連結されたコンタクト構造物１６０は、一方向（例えば、Ｙ方向）に延長され、埋込み導電性構造物に接続される部分１６０Ｅを有することができる。コンタクト構造物１６０の延長された部分１６０Ｅは、中間絶縁層１７１内で埋込み導電性構造物１５０Ｃの上部領域１５０ａに連結されるように延長されることができる。
【0063】
このように、電力伝達システムの埋込み導電性構造物１５０は、多様な連結構造（例えば、コンタクト構造物１６０と直接連結、または第１配線構造物１８０）によって素子領域に電力を供給することができる。
【0064】
【0065】
図１０と図１１ａ及び図１１ｂを参照すると、本実施形態による半導体装置１００Ｄは、埋込み導電性構造物１５０Ｄの第１方向への幅Ｗ１ｂが互いに離隔した２個の分離構造物ＳＳ１、ＳＳ３によって定義される点を除き、図１～図３ａ及び図３ｂに示された半導体装置１００と類似した構造を有すると理解することができる。また、本実施形態の構成要素は、特に反対の説明がない限り、図１～図３ａ及び図３ｂに示された半導体装置１００と同一であるか類似した構成要素に対する説明を参照して理解されることができる。
【0066】
本実施形態に採用された埋込み導電性構造物１５０Ｄは、第１方向（Ｘ方向）に拡張することができる。第１～第３分離構造物ＳＳ１、ＳＳ２、ＳＳ３が互いに並んで配列されることができる。ゲート構造物ＧＳと第１～第３分離構造物ＳＳ１、ＳＳ２、ＳＳ３は、一定のピッチＰ１で配列されることができる。本実施形態において、両側に位置した第１及び第３分離構造物ＳＳ１、ＳＳ３を上述したようにマスクとして活用して埋込み導電性構造物１５０Ｄを形成することができる。この過程において、埋込み導電性構造物１５０Ｄと重畳する第２分離構造物ＳＳ２の領域は、少なくとも部分的に除去されることができる。埋込み導電性構造物１５０Ｄの下部領域１５０ｂは、第１方向（Ｘ方向）に拡張して電力伝達構造物２５０とさらに広いコンタクト領域Ｃ”を有することができる。
【0067】
図１１ａに示すように、下部領域１５０ｂの第１方向（例えば、Ｘ方向）への第１幅Ｗ１ｂは、第１及び第３分離構造物ＳＳ１、ＳＳ３の間の距離によって定義されることができる。本実施形態において、下部領域１５０ｂの第１幅Ｗ１ｂは、上記ピッチＰ１の２倍とすることができる。上部領域１５０ａの第１方向（例えば、Ｘ方向）への第１幅Ｗ１ａは、下部領域１５０ｂの第１幅Ｗ１ｂより大きくすることができる。
【0068】
また、上述した実施形態と同様に、図１１ｂに示すように、下部領域１５０ｂの第２方向（例えば、Ｙ方向）への第２幅Ｗ２ｂは、隣接したソース／ドレイン領域１１０の間の距離によって定義されることができ、上部領域１５０ａの第２方向（例えば、Ｙ方向）への第２幅Ｗ２ａは、下部領域１５０ｂの第２幅Ｗ２ｂより大きくすることができる。本実施形態と異なり、第１方向への拡張と同様に、隣接しないソースとドレイン領域を埋込み導電性構造物１５０Ｄのためのマスクとして活用して第２方向（Ｙ方向）への幅Ｗ２ｂを拡張させることもできる。
【0069】
本実施形態のように、標準セルの構成によって、埋込み導電性構造物１５０Ｄは、第１方向または第２方向に拡張して電力伝達構造物２５０とさらに広いコンタクト領域を有することができる。特に、埋込み導電性構造物１５０Ｄの拡張と電力伝達構造物２５０の延長が同一の方向（例えば、Ｘ方向）に実現された場合に、コンタクト領域Ｃ”を拡張させるのに有利とすることができる。
【0070】
本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の請求の範囲によって限定する。従って、請求の範囲に記載された本発明の技術的思想を逸脱しない範囲内で当技術分野の通常の知識を有する者によって多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属するといえる。
【符号の説明】
【0071】
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ：半導体装置
１０１：基板 １０５：活性パターン
１１０：ソース／ドレイン領域 １２０：素子分離膜
１３０：層間絶縁層 ＧＳ：ゲート構造物
１４１：ゲートスペーサ １４２：ゲート絶縁膜
１４５：ゲート電極 １４７：ゲートキャッピング層
１４８：内部スペーサ ＣＨ：チャンネル層
ＳＳ：分離構造物 １５０：埋込み導電性構造物
１５１：第１絶縁性ライナー １５２：第１導電性バリア
１５５：第１導電性物質 １６０：コンタクト構造物
１６２：導電性バリア １６５：コンタクトプラグ
１７１：中間絶縁層 １７２：中間配線層
１８０：第１配線構造物 １８１：第１絶縁層
１８５：第１配線層 Ｍ１：第１メタルライン
Ｖ１：第１メタルビア
２５０：電力伝達構造物 ２５１：第２絶縁性ライナー
２５２：第２導電性バリア ２５５：第２導電性物質
１０１：基板 １０５：活性パターン
１１０：ソース／ドレイン領域 １２０：素子分離膜
１３０：層間絶縁層 ＧＳ：ゲート構造物
１４１：ゲートスペーサ １４２：ゲート絶縁膜
１４５：ゲート電極 １４７：ゲートキャッピング層
１４８：内部スペーサ ＣＨ：チャンネル層
ＳＳ：分離構造物 １５０：埋込み導電性構造物
１５１：第１絶縁性ライナー １５２：第１導電性バリア
１５５：第１導電性物質 １６０：コンタクト構造物
１６２：導電性バリア １６５：コンタクトプラグ
１７１：中間絶縁層 １７２：中間配線層
１８０：第１配線構造物 １８１：第１絶縁層
１８５：第１配線層 Ｍ１：第１メタルライン
Ｖ１：第１メタルビア
２５０：電力伝達構造物 ２５１：第２絶縁性ライナー
２５２：第２導電性バリア ２５５：第２導電性物質
【図1】
【図2】
【図3a】
【図3b】
【図4a】
【図4b】
【図5】
【図6a】
【図6b】
【図7】
【図8】
【図9a】
【図9b】
【図10】
【図11a】
【図11b】