特開 2024-132984 金属枠によるチップ埋め込みパッケージング基板及びその作製方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024132984

(43)【公開日】2024-10-01

(54)【発明の名称】金属枠によるチップ埋め込みパッケージング基板及びその作製方法

(51)【国際特許分類】

   H01L 23/12 20060101AFI20240920BHJP

   H01L 23/36 20060101ALI20240920BHJP

【ＦＩ】

H01L23/12 J

H01L23/12 F

H01L23/36 C

【審査請求】有

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2024038588

(22)【出願日】2024-03-13

(31)【優先権主張番号】202310247368.7

(32)【優先日】2023-03-14

(33)【優先権主張国・地域又は機関】CN

(71)【出願人】

【識別番号】521133551

【氏名又は名称】ズハイ アクセス セミコンダクター シーオー．，エルティーディー

【氏名又は名称原語表記】Ｚｈｕｈａｉ Ａｃｃｅｓｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏ．， Ｌｔｄ

(74)【代理人】

【識別番号】100088904

【弁理士】

【氏名又は名称】庄司 隆

(74)【代理人】

【識別番号】100124453

【弁理士】

【氏名又は名称】資延 由利子

(74)【代理人】

【識別番号】100135208

【弁理士】

【氏名又は名称】大杉 卓也

(74)【代理人】

【識別番号】100183656

【弁理士】

【氏名又は名称】庄司 晃

(74)【代理人】

【識別番号】100224786

【弁理士】

【氏名又は名称】大島 卓之

(74)【代理人】

【識別番号】100225015

【弁理士】

【氏名又は名称】中島 彩夏

(74)【代理人】

【識別番号】100231647

【弁理士】

【氏名又は名称】千種 美也子

(72)【発明者】

【氏名】シェンミン チェン

(72)【発明者】

【氏名】レイ フェン

(72)【発明者】

【氏名】ジンドン フェン

(72)【発明者】

【氏名】ベンシア ホアン

(72)【発明者】

【氏名】ジャンジャン チャオ

(72)【発明者】

【氏名】ガオ ホアン

(72)【発明者】

【氏名】ジジュン チャン

【テーマコード（参考）】

5F136

【Ｆターム（参考）】

5F136BB03

5F136DA25

5F136FA03

5F136FA51

(57)【要約】      （修正有）

【課題】金属枠によるチップ埋め込みパッケージング基板及びその作製方法を提供する。
【解決手段】作製方法は、金属板を用意するステップと、金属板に、金属板を貫通するキャビティ及びキャビティを取り囲む金属枠を形成させ、金属枠の第１表面に対して選択的な部分エッチングを行って、第１キャビティを形成させるステップと、キャビティの中にチップを埋め込み、チップのパターン面を第１表面に向け、金属枠の第１表面に対向する第２表面に媒体層をラミネートすることであって、媒体層はチップの背面を覆ってキャビティを充填するステップと、媒体層にブラインドビア及びウィンドウを形成させるステップと、第１表面にチップの端子に接続される第１回路層を形成させ、第２表面に第２回路層を形成させるステップと、を含む。基板は、完成品のパッケージング厚さがより薄く、配線密度がより高く、工程及び材料コストが削減される。
【選択図】図１ａ

【特許請求の範囲】

【請求項1】

金属板を用意するステップと、
前記金属板に、前記金属板を貫通するキャビティ及び前記キャビティを取り囲む金属枠を形成させ、前記金属枠の第１表面に対して選択的な部分エッチングを行って，前記金属枠に第１キャビティを形成させるステップと、
前記キャビティの中にチップを埋め込み、前記チップのパターン面を前記第１表面に向け、前記金属枠の前記第１表面に対向する第２表面に媒体層をラミネートすることであって、前記媒体層は前記チップの背面を覆って前記第１キャビティを充填するステップと、
前記媒体層にブラインドビア及びウィンドウを形成させることであって、前記ブラインドビアは、前記金属枠の第２表面を露出させるためのものであり、前記ウィンドウは、前記チップの背面を露出させるためのものであるステップと、
前記第１表面に第１回路層を形成させ、前記第２表面に第２回路層を形成させることであって、前記第２回路層は、前記ウィンドウを電気メッキして形成された第１ビアピラーによって前記チップの背面に接続され、かつ、前記ブラインドビアを電気メッキして形成された第２ビアピラーによって前記金属枠に接続され、前記第１回路層は、前記チップの端子に接続されるステップとを含むことを特徴とする金属枠によるチップ埋め込みパッケージング基板の作製方法。

【請求項2】

前記第１キャビティの金属の厚さは、前記金属板の厚さより小さいことを特徴とする請求項１に記載の金属枠によるチップ埋め込みパッケージング基板の作製方法。

【請求項3】

前記第１キャビティの金属の厚さは、８μｍ以上であることを特徴とする請求項１に記載の金属枠によるチップ埋め込みパッケージング基板の作製方法。

【請求項4】

前記チップのパターン面は、媒体層によって覆われないことを特徴とする請求項１に記載の金属枠によるチップ埋め込みパッケージング基板の作製方法。

【請求項5】

前記チップの端子に接続された前記第１回路層は、前記第１窪みによって単独で取り出され、これによってそれは前記金属枠に接続されないことを特徴とする請求項１に記載の金属枠によるチップ埋め込みパッケージング基板の作製方法。

【請求項6】

前記媒体層は、味の素樹脂又はポリプロピレン樹脂から選ばれることを特徴とする請求項１に記載の金属枠によるチップ埋め込みパッケージング基板の作製方法。

【請求項7】

前記金属板は、銅板であることを特徴とする請求項１に記載の金属枠によるチップ埋め込みパッケージング基板の作製方法。

【請求項8】

金属枠と、前記金属枠によって囲まれたキャビティと、前記キャビティの中に埋め込まれたチップとを含み、
前記金属枠の第１表面に第１キャビティが形成され、これによって前記第１キャビティの金属の厚さは、前記金属枠の厚さより小さく、
前記チップのパターン面は前記第１表面を向き、前記金属枠の前記第１表面に対向する第２表面に媒体層が形成され、前記媒体層は前記チップの背面を覆って前記第１キャビティを充填し、
前記媒体層にブラインドビア及びウィンドウが形成され、前記ブラインドビアは、前記金属枠の第２表面を露出させるためのものであり、前記ウィンドウは、前記チップの背面を露出させるためのものであり、
前記第１表面に第１回路層が形成され、前記第２表面に第２回路層が形成され、前記第２回路層は、前記ウィンドウを電気メッキして形成された第１ビアピラーによって前記チップの背面に接続され、かつ、前記ブラインドビアを電気メッキして形成された第２ビアピラーによって前記金属枠に接続され、前記第１回路層は、前記チップの端子に接続されることを特徴とする金属枠によるチップ埋め込みパッケージング基板。

【請求項9】

前記第１キャビティの金属の厚さは、８μｍ以上であることを特徴とする請求項８に記載の金属枠によるチップ埋め込みパッケージング基板。

【請求項10】

前記チップのパターン面は、媒体層によって覆われないことを特徴とする請求項８に記載の金属枠によるチップ埋め込みパッケージング基板。

【請求項11】

前記チップの端子に接続された前記第１回路層は、前記第１窪みによって単独で取り出され、これによってそれは前記金属枠に接続されないことを特徴とする請求項８に記載の金属枠によるチップ埋め込みパッケージング基板。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、電子部品パッケージングの技術分野に関し、特に、金属枠によるチップ埋め込みパッケージング基板及びその作製方法に関する。

【背景技術】

【0002】

金属枠によるチップ埋め込みパッケージング基板に関する従来の技術的解決手段で、最も一般的なのは次のものである。最初に、エッチング又は機械的な方式でチップを埋め込むための枠を製造し、チップを入れた後に、両面に媒体材料を充填し、次にレーザーなどの方式で電気信号チャネルを開設し、最後に電気メッキでパターンを製造する。

【0003】

従来技術では、金属枠の製造が完了した後、金属の導電性により、後にチップの電気信号を取り出す時は、両面に媒体材料を圧着して、信号を取り出す必要がある。薄型化が求められる一部の製品では、金属枠の両面の媒体材料が厚さに大きな影響があり、また、両面に媒体材料を圧着するのはプロセス及び材料コストを増やしてしまう。

【発明の概要】

【発明が解決しようとする課題】

【0004】

これに鑑みて、本願の目的は、金属枠によるチップ埋め込みパッケージング基板及びその作製方法を提案することである。

【課題を解決するための手段】

【0005】

上記の目的から、本願は、
金属板を用意するステップと、
前記金属板に、前記金属板を貫通するキャビティ（cavity）及び前記キャビティを取り囲む金属枠を形成させ、前記金属枠の第１表面に対して選択的な部分エッチングを行って、前記金属枠に第１キャビティを形成させるステップと、
前記キャビティの中にチップを埋め込み、前記チップのパターン面を前記第１表面に向け、前記金属枠の前記第１表面に対向する第２表面に媒体層をラミネートすることであって、前記媒体層は前記チップの背面を覆って前記第１キャビティを充填するステップと、
前記媒体層にブラインドビア及びウィンドウを形成させることであって、前記ブラインドビアは、前記金属枠の第２表面を露出させるためのものであり、前記ウィンドウは、前記チップの背面を露出させるためのものであるステップと、
前記第１表面に第１回路層を形成させ、前記第２表面に第２回路層を形成させることであって、前記第２回路層は、前記ウィンドウを電気メッキして形成された第１ビアピラーによって前記チップの背面に接続され、かつ、前記ブラインドビアを電気メッキして形成された第２ビアピラーによって前記金属枠に接続され、前記第１回路層は、前記チップの端子に接続されるステップとを含む、金属枠によるチップ埋め込みパッケージング基板の作製方法を提供する。

【0006】

本願は、また、金属枠と、前記金属枠によって囲まれたキャビティと、前記キャビティの中に埋め込まれたチップとを含む、金属枠によるチップ埋め込みパッケージング基板を提供し、
前記金属枠の第１表面に第１キャビティが形成され、前記第１キャビティの金属の厚さは、前記金属板の厚さより小さく、
前記チップのパターン面は前記第１表面を向き、前記金属枠の前記第１表面に対向する第２表面に媒体層が形成され、前記媒体層は前記チップの背面を覆って前記第１キャビティを充填し、
前記媒体層にブラインドビア及びウィンドウが形成され、前記ブラインドビアは、前記金属枠の第２表面を露出させるためのものであり、前記ウィンドウは、前記チップの背面を露出させるためのものであり、
前記第１表面に第１回路層が形成され、前記第２表面に第２回路層が形成され、前記第２回路層は、前記ウィンドウを電気メッキして形成された第１ビアピラーによって前記チップの背面に接続され、かつ、前記ブラインドビアを電気メッキして形成された第２ビアピラーによって前記金属枠に接続され、前記第１回路層は、前記チップの端子に接続される。

【発明の効果】

【0007】

上記の記載から分かるように、本願によって提供される金属枠によるチップ埋め込みパッケージング基板及びその作製方法は、金属枠の片面に媒体層をプラスチックパッケージし、さらに、キャビティの四周の枠の高さが差異化するように設計することにより、チップのパターン面から信号を引き出す時は、直接、高さの低い枠辺に充填された媒体材料によって、チップの電気信号を直接引き出すことができ、媒体材料を単独で圧着する必要がないため、差異化する配線設計を実現し、配線密度を向上させ、従来の部品埋め込みパッケージング基板はパッケージング厚さが大きく、配線密度が小さく、且つプロセスが複雑で材料コストが高いなどの問題をある程度解決することができる。

【図面の簡単な説明】

【0008】

以下、本願又は関連技術における技術的解決手段をより明瞭に説明するために、実施例又は関連技術の記述で使用する図面を簡単に紹介する。言うまでもないが、以下に記述される図面は、本願の実施例に過ぎず、当業者は、新規性のある作業をすることなく、これらの図面から他の図面を得ることができる。

【図1a】図１ａは、本願の実施例の例示的な金属枠によるチップ埋め込みパッケージング基板のパターン面の模式図を示す。

【図1b】図１ｂは、図１ａのＡＡ’方向に沿う断面図である。

【図1c】図１ｃは、図１ａのＢＢ’方向に沿う断面図である。

【図2a】図２ａは、本願の実施例の金属枠によるチップ埋め込みパッケージング基板の製造方法の各ステップの中間構造の断面模式図を示す。

【図2b】図２ｂは、本願の実施例の金属枠によるチップ埋め込みパッケージング基板の製造方法の各ステップの中間構造の断面模式図を示す。

【図2c】図２ｃは、本願の実施例の金属枠によるチップ埋め込みパッケージング基板の製造方法の各ステップの中間構造の断面模式図を示す。

【図2d】図２ｄは、本願の実施例の金属枠によるチップ埋め込みパッケージング基板の製造方法の各ステップの中間構造の断面模式図を示す。

【図2e】図２ｅは、本願の実施例の金属枠によるチップ埋め込みパッケージング基板の製造方法の各ステップの中間構造の断面模式図を示す。

【図2f】図２ｆは、本願の実施例の金属枠によるチップ埋め込みパッケージング基板の製造方法の各ステップの中間構造の断面模式図を示す。

【図2g】図２ｇは、本願の実施例の金属枠によるチップ埋め込みパッケージング基板の製造方法の各ステップの中間構造の断面模式図を示す。

【図2h】図２ｈは、本願の実施例の金属枠によるチップ埋め込みパッケージング基板の製造方法の各ステップの中間構造の断面模式図を示す。

【発明を実施するための形態】

【0009】

以下、本願の目的、技術的解決手段及び利点が一層明瞭になるよう、特定の実施例を用いて、図面を参照しながら、本願をより詳細に説明する。

【0010】

なお、特に定義がない限り、本願の実施例で使用される技術用語又は科学用語は、当業者が理解している一般的な意味を有する。本願の実施例で使用される「第１」「第２」及び類似する用語は、順番、数量又は重要度を一切表さず、異なる構成部分を区別するために使用される。「含む」又はこれに類似する用語は、当該用語より先に現れる素子又は物体が、当該用語の次に列挙される素子又は物体及びその同等なものをカバーし、ただし他の素子又は物体は除外しないことを意味する。「接続」又はこれに類似する用語は、物理的又は機械的接続に限定されず、直接か間接かを問わず電気的接続を含んでもよい。「上」「下」「左」「右」などは、相対的な位置関係だけを表すために使用され、記述対象の絶対的な位置が変わると、当該相対的な位置関係はこれに応じて変わる可能性がある。

【0011】

従来の部品埋め込みパッケージング基板は、一般的には、予め作製された枠板を使用し、枠板の片側に粘性材料を貼り付け、粘性材料によってチップを接着して、パッケージングした後に粘性材料を剥がすことによってビルドアップし、チップのパターン面には媒体層を増設して電気信号を取り出す必要がある。したがって、従来の部品埋め込みパッケージング基板には、パッケージング厚さが大きく、配線密度が小さく、且つプロセスが複雑で材料コストが高いなどの問題がある。

【0012】

これに鑑みて、本願の実施例は、金属枠によるチップ埋め込みパッケージング基板及びその作製方法を提供し、金属枠の片面に媒体層をプラスチックパッケージし、さらに、キャビティの四周の枠の高さが差異化するように設計することにより、チップのパターン面から信号を引き出す時は、直接、高さの低い枠辺に充填された媒体材料によって、チップの電気信号を直接引き出すことができ、媒体材料を単独で圧着する必要がないため、差異化する配線設計を実現し、配線密度を向上させ、従来の部品埋め込みパッケージング基板はパッケージング厚さが大きく、配線密度が小さく、且つプロセスが複雑で材料コストが高いなどの問題をある程度解決することができる。

【0013】

図１ａは、本願の実施例の例示的な金属枠によるチップ埋め込みパッケージング基板のパターン面の模式図を示す。図１ｂは、図１ａのＡＡ’方向に沿う断面図であり、図１ｃは、図１ａのＢＢ’方向に沿う断面図である。

【0014】

図１ａ～図１ｃ及び図２ａ～図２ｈに示されるとおり、前記金属枠によるチップ埋め込みパッケージング基板は、金属枠１０と、金属枠１０によって囲まれたキャビティ１１と、キャビティ１１の中に埋め込まれたチップ２０とを含んでもよく、
金属枠１０の第１表面に第１キャビティ１２が形成され、前記第１キャビティ１２の金属の厚さは、前記金属枠１０の厚さより小さく、
前記チップ２０のパターン面は前記第１表面を向き、前記金属枠１０の前記第１表面に対向する第２表面に媒体層３０が形成され、前記媒体層３０は前記チップ２０の背面を覆って前記第１キャビティ１２を充填し、
前記媒体層３０にブラインドビア３１及びウィンドウ３２が形成され、前記ブラインドビア３１は、前記金属枠１0の第２表面を露出させるためのものであり、前記ウィンドウ３２は、前記チップ２０の背面を露出させるためのものであり、
前記第１表面に第１回路層４１が形成され、前記第２表面に第２回路層４２が形成され、前記第２回路層４２は、前記ウィンドウ３２を電気メッキして形成された第１ビアピラーによって前記チップ２０の背面に接続され、かつ、前記ブラインドビア３１を電気メッキして形成された第２ビアピラーによって前記金属枠１０に接続される。

【0015】

ただし、前記第１回路層４１は、前記チップ２０の端子に接続される。

【0016】

ただし、金属枠１０は、銅板（例えば、純銅板）であってもよく、これはそれが良好な放熱性や支持強度などを備えるためである。金属枠１０の厚さ（即ち、高さ）は、設計に応じて選択してもよい。一般的には、金属枠１０の厚さは、埋め込まれたチップ２０の高さより大きくすべきである。

【0017】

ただし、キャビティ１１は、前記金属枠１０を貫通する穴と見なしてもよい。キャビティ１１のサイズは、埋め込まれたチップ２０のサイズより大きくすべきである。例えば、キャビティ１１の長さ、幅のサイズなどは、それぞれ、埋め込まれたチップ２０の長さ及び幅のサイズより大きくなってもよい。これにより、チップ２０とキャビティ１１との間に媒体材料を充填するために役立つ。前記チップ２０は、チップ２０の高さによって隔てられたパターン面及び背面を備える。

【0018】

図１ｂ及び図１ｃに示されるとおり、前記第１キャビティ１２は、キャビティ１１を取り囲む金属枠１０の部分領域であってもよい。これにより、キャビティ１１の周囲に高さの差をなして、キャビティを備える金属枠構造を形成させることができ、キャビティが媒体層によって充填された後に、直接、表面において回路によってチップの端子を取り出すことができ、金属枠１０と接触せずに済むため、両面に媒体層をラミネートする必要がなく、これにより、プロセス時間を短縮させ、さらに、基板の厚さを低減させる。

【0019】

第１キャビティ１２は、その表面の回路と金属枠１０との接触を避けることができさえすれば、金属枠１０のいかなる位置に設けられてもよい。いくつかの実施例では、第１キャビティ１２が、金属枠１０の１つの枠に設けられ、また、キャビティ１１の周囲の金属枠１０の複数の枠にキャビティを設けてもよい。

【0020】

いくつかの実施例では、第１キャビティ１２が金属枠１０の第１表面から第２表面に向かって窪んだものであってもよく、第１キャビティ１２の横断面の形状は、例えば、アーチ状などであってもよい。第１キャビティ１２の金属の高さは、８μｍ以上であってもよい。

【0021】

いくつかの実施例では、前記ブラインドビア３１が、第１キャビティ１２に対向する枠に開設されてもよい。これにより、第２回路層４２の金属枠１０との接続の安定性を向上させることができる。

【0022】

いくつかの実施例では、媒体層３０は、味の素（ＡＢＦ）樹脂又はポリプロピレン（ＰＰ）樹脂から選ばれてもよい。媒体層３０は、金属枠１０の第２表面（即ち、チップ２０の背面）に媒体材料をラミネートすることによって形成されてもよい。媒体層３０の表面は、チップ２０のパターン面の端子と面一に設けられてもよい。これにより、パッケージング基板の厚さを可能な限り低減させることができる。

【0023】

本実施形態で言及される第１ビアピラー及び第２ビアピラーは、それぞれ、独立的に、貫通ビアホールを有する銅ピラーを少なくとも１つ、ＩＯチャネルとして含んでもよく、これによって層間の導通を実現し、貫通ビアホールを有する複数の銅ピラーのサイズ及び／又は形状は、同じでもよいし、異なってもよく、貫通ビアホールを有する銅ピラーは、中実の銅ピラーであってもよいし、表面に銅メッキが施された中空のピラーであってもよく、好ましくは、ビアピラーが、貫通ビアホールを有する複数の銅ピラーをＩＯチャネルとして含んでもよい。

【0024】

本願の実施例によって提供される金属枠によるチップ埋め込みパッケージング基板は、キャビティ１１の四周の枠の高さが差異化するように設計することにより、チップ２０のパターン面から端子の信号を引き出す時は、直接、高さの低い第１キャビティ１２に充填された媒体層によって、金属枠１０と接触することなくチップ２０の電気信号を直接、単独で引き出すことができ、媒体材料を別途圧着する必要がないため、差異化する配線設計を実現し、配線密度を向上させ、また、チップ２０のパターン面にさらに１層の媒体材料を圧着する必要がないため、基板全体のパッケージング厚さを低減させることができる。

【0025】

図２ａ～図２ｈは、本願の実施例の金属枠によるチップ埋め込みパッケージング基板の製造方法の各ステップの中間構造の断面模式図を示す。

【0026】

金属枠によるチップ埋め込みパッケージング基板の作製方法は、以下のステップを含む。
図２ａに示されるとおり、金属板を用意する（ステップ（ａ））。金属板は、銅板（例えば、純銅板）であってもよい。金属板の厚さ（即ち、高さ）は、設計に応じて選択してもよい。一般的には、金属板の厚さは、埋め込まれたチップ２０の高さより大きくしてもよい。

【0027】

続いて、図２ｂ～図２ｄに示されるとおり、金属板に前記金属板を貫通するキャビティ１１を形成させ、金属板に、また、キャビティ１１を取り囲む金属枠１０を形成させ（ステップ（ｂ））、キャビティ１１の周囲の金属枠１０の第１表面に対して選択的な局所的エッチングを行って、第１キャビティ１２を形成させ、これによって第１キャビティ１２は金属枠１０とは異なる高さを備える。図２ｃは、図２ｂのＡＡ’方向に沿う断面図であり、図２ｄは、図２ｂのＢＢ’方向に沿う断面図である。

【0028】

いくつかの実施例では、第１キャビティ１２の金属の高さが、金属枠１０の残りの領域の高さより小さい。一般的には、第１キャビティ１２は、枠の中央に設けられてもよい。金属枠１０の第１表面（例えば、下面）から金属枠１０の第２表面（例えば、上面）に向かってエッチングしてもよい。第１キャビティ１２の形状は、平坦な溝などの形状であってもよい。第１キャビティ１２の金属の高さは、８μｍ以上であってもよい。

【0029】

いくつかの実施例では、第１キャビティ１２の金属の高さが均一ではなく、例えば、第１キャビティ１２の横断面は、アーチ状などであってもよい。これにより、第１キャビティ１２自身は、高さの差を備える構造として形成され得る。

【0030】

次に、図２ｅ～図２ｇに示されるとおり、キャビティ１１の中にチップ２０を埋め込み、チップ２０のパターン面を第１表面に向け、チップ２０の背面に媒体層３０をラミネートし、また、媒体層３０は第１キャビティ１２を充填し、媒体層３０を金属枠１０の第１表面と面一にする（ステップ（ｃ））。一般的には、金属枠１０の第１表面に粘性材料を貼り付けてチップ２０を接着し、前記チップ２０の背面にラミネートによって媒体層３０を形成させた後に粘性材料を剥がすようにしてもよい。

【0031】

ただし、媒体層３０は、味の素（ＡＢＦ）樹脂又はポリプロピレン（ＰＰ）樹脂から選ばれてもよい。媒体層３０の表面は、金属枠１０の第１表面及びチップ２０の端子と面一であってもよく、媒体層３０は金属枠１０の第２表面に形成される。チップ２０の背面にラミネートによって媒体層３０を形成させることにより、媒体層３０は、チップ２０とキャビティ１１との隙間の間に充填されて、第１キャビティ１２を充填し得る。これにより、片面に媒体層３０をラミネートすると、即ち、第１キャビティ１２に媒体層３０を充填することにより、後にチップ２０の電気信号を直接引き出すことができ、媒体材料を単独で圧着する必要がなく、後には、差異化する配線設計を実現し基板の厚さなどを低減させるために役立つ。

【0032】

続いて、図２ｈに示されるとおり、媒体層３０の表面にブラインドビア３１及びウィンドウ３２を形成させ、ブラインドビア３１は、金属枠１０の第２表面を露出させるためのものであり、ウィンドウ３２は、チップ２０の背面を露出させるためのものである（ステップ（ｄ））。ただし、当該ステップの後には、図２ｇで変化が起こらない。一般的には、レーザーによってブラインドビア３１及びウィンドウ３２を形成させてもよい。

【0033】

いくつかの実施例では、ブラインドビア３１が、第１キャビティ１２に対向する金属枠１０に開設されてもよい。

【0034】

次に、図１ａ及び図１ｂに示されるとおり、金属枠１０の第１表面に第１回路層４１を形成させ、媒体層３０の表面に第２回路層４２を形成させる（ステップ（ｅ））。一般的には、最初にシード層を作製し、次にパターンの電気メッキを行うなどの方式で第１回路層４１及び第２回路層４２を作製してもよい。図１ａは、本願の実施例の例示的な金属枠によるチップ埋め込みパッケージング基板のパターン面の模式図を示す。図１ｂは、図１ａのＡＡ’方向に沿う断面図であり、図１ｃは、図１ａのＢＢ’方向に沿う断面図である。

【0035】

図１ｂに示されるとおり、第２回路層４２は、前記ウィンドウ３２を電気メッキして形成された第１ビアピラーによってチップ２０の背面に接続され、かつ、前記ブラインドビア３１を電気メッキして形成された第２ビアピラーによって金属枠１０に接続される。これにより、第２回路層４２によってチップ２０の背面と金属枠１０の接続を実現しており、チップ２０は金属枠１０によってよりよく放熱できるようになる。図１ｃに示されるとおり、第１回路層４１はチップ２０の端子と接続して信号を単独で取り出す。また、金属枠１０によって第１回路層４１と第２回路層４２を接続させてさらに放熱してもよい。これにより、チップ２０のパターン面に媒体層３０を圧着しなくても、第１キャビティ１２に充填された媒体層３０によって、チップ２０の端子から第１回路層４１の一部の回路を直接取り出して単独で配線することができ、金属枠１０と接触せずに済むため、配線密度を高めるとともに、基板全体の厚さなどを低減させる。

【0036】

当業者は、上記のいずれの実施例の記述も例示的なものに過ぎず、本願の範囲（請求項を含む）がこれらの例に限られることを示唆するものではないということを理解できるだろう。本願の趣旨の下で、上記の実施例又は異なる実施例の技術的特徴を互いに組み合わせることができ、ステップを任意の順番で実施してもよく、上記の本願の実施例の異なる態様の多くの他の変化が存在してもよく、簡素化のためにそれらは詳細な説明において提供されていない。

【0037】

また、説明と記述の簡素化のために、且つ本願の実施例が理解しづらくならないよう、提供されている図面には、集積回路（ＩＣ）チップ及び他の部品の周知の電源／グランドに接続されることが示されてもよいし又は示されなくてもよい。また、本願の実施例が理解しづらくならないよう、ブロック図の形式で装置を示してもよく、且つこれについては次の事実を考慮している。これらのブロック図の装置に関する実施形態の詳細は本願の実施例を実施するプラットフォームにかなり依存している（即ち、これらの詳細が完全に、当業者が理解している範囲のうちにある）。詳細（例えば、回路）を具体的に述べて本願の例示的な実施例を記述する場合は、これらの詳細がないか又はこれらの詳細に変化がある場合でも、本願の実施例を実施できるということは当業者に自明であるであろう。したがって、これらの記述は限定のためではなく説明のためのものである。

【0038】

本願の特定の実施例を用いて本願を記述しているが、上記の記述によれば、これらの実施例の多くの差し替え、補正及び変形が当業者にとって自明なものである。

【0039】

本願の実施例は、特許請求の範囲の広い範囲に入るそのような差し替え、補正及び変形の全てを含もうとする。したがって、本願の実施例の趣旨と原則において、いかなる省略、補正、同等な差し替え、改善などを行っても、それは本願の請求範囲に含まれるものとする。

【符号の説明】

【0040】

１０ 金属枠、１１ キャビティ、１２ 第１キャビティ、２０ チップ、３０ 媒体層、３１ ブラインドビア、３２ ウィンドウ、４１ 第１回路層、４２ 第２回路層

【図1a】

【図1b】

【図1c】

【図2a】

【図2b】

【図2c】

【図2d】

【図2e】

【図2f】

【図2g】

【図2h】