特開 2024-133025 少なくとも１つのトランジスタを有する処理装置を使って入力量を処理するための方法、この方法を実行するための装置、計算機構、および使用

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024133025

(43)【公開日】2024-10-01

(54)【発明の名称】少なくとも１つのトランジスタを有する処理装置を使って入力量を処理するための方法、この方法を実行するための装置、計算機構、および使用

(51)【国際特許分類】

   G06G 7/60 20060101AFI20240920BHJP

   G11C 11/54 20060101ALI20240920BHJP

   G11C 13/00 20060101ALI20240920BHJP

   G06F 17/16 20060101ALI20240920BHJP

   G06N 3/063 20230101ALI20240920BHJP

   G06G 7/184 20060101ALI20240920BHJP

   G06G 7/16 20060101ALI20240920BHJP

【ＦＩ】

G06G7/60

G11C11/54

G11C13/00 200

G06F17/16 F

G06N3/063

G06G7/184

G06G7/16

【審査請求】未請求

【請求項の数】23

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024040948

(22)【出願日】2024-03-15

(31)【優先権主張番号】10 2023 106 814.8

(32)【優先日】2023-03-17

(33)【優先権主張国・地域又は機関】DE

(71)【出願人】

【識別番号】591245473

【氏名又は名称】ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング

【氏名又は名称原語表記】ＲＯＢＥＲＴ ＢＯＳＣＨ ＧＭＢＨ

(74)【代理人】

【識別番号】100118902

【弁理士】

【氏名又は名称】山本 修

(74)【代理人】

【識別番号】100196508

【弁理士】

【氏名又は名称】松尾 淳一

(72)【発明者】

【氏名】タハ・ソリマン

(72)【発明者】

【氏名】トビアス・キルヒナー

【テーマコード（参考）】

5B056

【Ｆターム（参考）】

5B056FF01

(57)【要約】      （修正有）

【課題】少なくとも１つのトランジスタを使って入力量を処理する方法及び装置を提供する
【解決手段】方法は、第１のトランジスタ（１１０－１）と第１の入力量（Ｅ－１）の特徴をなしている第１のメモリスティブ要素（ＭＲ－１）を提供（２００）し、前記第１のメモリスティブ要素（ＭＲ－１）を使って、前記第１のトランジスタ（１１０－１）の制御電極（１１０－１ａ）と関連付けられた容量の充電電流に影響を及ぼし、第２の入力量（Ｅ２）の特徴をなしている第１の制御量（ＡＧ－１）を前記第１のトランジスタ（１１０－１）の前記制御電極（１１０－１ａ）に印加（２０２）し、前記第１のトランジスタ（１１０－１）の負荷区間を通る電流の経時的推移の特徴をなしている第１の量（Ｇ１）をベースとして、前記第１の入力量（Ｅ－１）と前記第２の入力量（Ｅ２）との少なくとも１つの積の特徴をなしている第１の出力量（Ａ１）を確定（２０４）する。
【選択図】図１

【特許請求の範囲】

【請求項1】

少なくとも１つの第１のトランジスタ（１１０－１）、例えば電界効果トランジスタを有する処理装置（１００；１００ａ）を使って入力量を処理するための方法であって、前記第１のトランジスタ（１１０－１）を、前記第１のトランジスタ（１１０－１）と関連付けられた第１の入力量（Ｅ１）の特徴をなしている第１のメモリスティブ要素（ＭＲ－１）と共に提供（２００）し、前記第１のメモリスティブ要素（ＭＲ－１）を使って、前記第１のトランジスタ（１１０－１）の制御電極（１１０－１ａ）と関連付けられた容量（Ｃ－１ａ）の充電電流に影響を及ぼし得るステップ、前記第１のトランジスタ（１１０－１）と関連付けられた第２の入力量（Ｅ２）の特徴をなしている第１の制御量（ＡＧ－１）を前記第１のトランジスタ（１１０－１）の前記制御電極（１１０－１ａ）に印加（２０２）するステップ、前記第１のトランジスタ（１１０－１）の負荷区間（１１０－１－ＬＳ）を通る電流（Ｉ－ＬＳ）の経時的推移の特徴をなしている第１の量（Ｇ１）をベースとして、前記第１の入力量（Ｅ１）と前記第２の入力量（Ｅ２）との少なくとも１つの積の特徴をなしている第１の出力量（Ａ１）を確定（２０４）するステップを有する、方法。

【請求項2】

前記第１の量（Ｇ１）が、以下の要素、すなわちａ）前記負荷区間（１１０－１－ＬＳ）を通る前記電流（Ｉ－ＬＳ）自体、ｂ）少なくとも前記負荷区間（１１０－１－ＬＳ）を通る前記電流（Ｉ－ＬＳ）をベースとして確定可能な電圧（Ｕ－Ｉ－ＬＳ）、の少なくとも１つである、請求項１に記載の方法。

【請求項3】

以下の要素、すなわちａ）前記第１のトランジスタ（１１０－１）の前記制御電極（１１０－１ａ）と関連付けられた容量（Ｃ－１ａ）としての、前記第１のトランジスタ（１１０－１）の真性容量および／または寄生容量、例えばミラー容量の使用（２１０）、ｂ）前記第１のトランジスタ（１１０－１）の前記制御電極（１１０－１ａ）と関連付けられた前記容量（Ｃ－１ａ）のための、例えば、容量または前記真性容量に追加的な、外部の例えば非真性容量（Ｃ－１ａ’）の提供（２１２）、の少なくとも１つを有する、請求項１または２に記載の方法。

【請求項4】

前記第１のメモリスティブ要素（ＭＲ－１）を前記第１のトランジスタ（１１０－１）の前記制御電極（１１０－１ａ）に直列に接続（２１５）するステップ、前記第１のメモリスティブ要素（ＭＲ－１）を介して前記第１の制御量（ＡＧ－１）を前記第１のトランジスタ（１１０－１）の前記制御電極（１１０－１ａ）に印加（２１６）するステップを有する、請求項１～３のいずれか一項に記載の方法。

【請求項5】

前記第１のメモリスティブ要素（ＭＲ－１）を前記第１のトランジスタ（１１０－１）の負荷区間（１１０－１－ＬＳ）に直列に、例えば前記第１のトランジスタ（１１０－１）のソース電極（１１０－１ｂ）と第１の基準電位（ＢＰ－１）、例えば接地電位との間に接続（２１８）するステップ、前記第１の制御量（ＡＧ－１）を前記第１のトランジスタ（１１０－１）の前記制御電極（１１０－１ａ）に印加、例えば直接的に印加（２１９）するステップを有する、請求項１～４のいずれか一項に記載の方法。

【請求項6】

前記第１のトランジスタ（１１０－１）の前記制御電極（１１０－１ａ）と関連付けられた前記容量（Ｃ－１ａ）を充電（２２２）するための充電電流（Ｉ－Ｌ）を、例えば充電機構（１２）を使って提供（２２０）するステップを有する、請求項１～５のいずれか一項に記載の方法。

【請求項7】

前記第２の入力量（Ｅ２）をベースとして入力電圧（Ｖ－１）を提供（２３０）するステップと、任意選択で例えば設定可能な抵抗（１２ｂ）、例えば前記第１のメモリスティブ要素（ＭＲ－１）を介して、前記第１のトランジスタ（１１０－１）の前記制御電極（１１０－１ａ）に前記入力電圧（Ｖ－１）を印加（２３２）するステップと、任意選択で、前記第１の電界効果トランジスタ（１１０－１）の前記制御電極（１１０－１ａ）と関連付けられた前記容量（Ｃ－１ａ）を少なくとも一時的に充電（２３４）するステップとを有する、請求項１～６のいずれか一項に記載の方法。

【請求項8】

前記第１の電界効果トランジスタ（１１０－１）の前記負荷区間（１１０－１－ＬＳ）を通る前記電流（Ｉ－ＬＳ）が設定可能な第１の閾値を上回る第１の時点（ｔ１）を確定（２４０）するステップ、前記第１の時点（ｔ１）をベースとして前記第１の出力量（Ａ１）を確定（２４２）するステップを有する、請求項１～７のいずれか一項に記載の方法。

【請求項9】

前記設定可能な第１の閾値が、以下の要素、すなわちａ）前記第１のトランジスタ（１１０－１）の飽和電流、ｂ）例えば前記負荷区間（１１０－１－ＬＳ）に直列接続された少なくとも１つの制限抵抗を使って、前記第１のトランジスタ（１１０－１）の前記負荷区間（１１０－１－ＬＳ）を通る前記電流（Ｉ－ＬＳ）がそれに制限可能および／または制限されている制限電流、ｃ）任意の設定可能な電流値、の少なくとも１つに相当する、請求項８に記載の方法。

【請求項10】

前記第１の制御量（ＡＧ－１）による前記第１のトランジスタ（１１０－１）の前記制御電極（１１０－１ａ）の前記印加（２０２）の開始（ｔ０）と、前記第１のトランジスタ（１１０－１）の前記負荷区間（１１０－１－ＬＳ）を通る前記電流（Ｉ－ＬＳ）が閾値、例えば前記設定可能な第１の閾値を上回る時点、例えば前記第１の時点（ｔ１）との間の第１の時間差（ｔｄ１）を確定（２５０）するステップと、前記第１の時間差（ｔｄ１）をベースとして前記第１の出力量（Ａ１）を確定（２５２）するステップとを有する、請求項１～９のいずれか一項に記載の方法。

【請求項11】

前記負荷区間（１１０－１－ＬＳ）に直列接続された少なくとも１つの制限抵抗（Ｒ－１）を使って、前記第１のトランジスタ（１１０－１）の前記負荷区間（１１０－１－ＬＳ）を通る前記電流（Ｉ－ＬＳ）を制限（２６０）するステップを有する、請求項１～１０のいずれか一項に記載の方法。

【請求項12】

前記処理装置（１００；１００ａ）が、少なくとも１つのさらなるトランジスタ、例えば電界効果トランジスタ（１１０－２、１１０－３）を有し、前記第１のトランジスタ（１１０－１）および前記少なくとも１つのさらなるトランジスタ（１１０－２、１１０－３）の負荷区間のそれぞれの第１の端子（ＬＳ－１ａ、ＬＳ－２ａ、ＬＳ－３ａ）が、第１の回路節点（Ｎ１）と接続されており、この場合、前記方法が、前記少なくとも１つのさらなるトランジスタ（１１０－２、１１０－３）を、前記少なくとも１つのさらなるトランジスタ（１１０－１、１１０－３）と関連付けられた第１の入力量（Ｅ１）の特徴をなしているそれぞれのさらなるメモリスティブ要素（ＭＲ－２、ＭＲ－３）と共に提供（３００）し、前記それぞれのさらなるメモリスティブ要素（ＭＲ－２、ＭＲ－３）を使って、前記少なくとも１つのさらなるトランジスタ（１１０－２、１１０－３）の制御電極（１１０－２ａ、１１０－３ａ）と関連付けられた容量（Ｃ－１ｂ、Ｃ－１ｃ）の充電電流に影響を及ぼし得るステップ、前記それぞれのさらなるトランジスタ（１１０－２、１１０－３）と関連付けられた第２の入力量（１１０－２－Ｅ２、１１０－３－Ｅ２）の特徴をなしているそれぞれの第１の制御量（１１０－２－ＡＧ－１、１１０－３－ＡＧ－１）を前記少なくとも１つのさらなるトランジスタ（１１０－２、１１０－３）のそれぞれの制御電極（１１０－２ａ、１１０－３ａ）に印加（３０２）するステップ、前記第１の回路節点（Ｎ１）と関連付けられた電流（Ｉ－Ｎ１）の経時的推移の特徴をなしている第２の量（Ｇ２）をベースとして、例えば前記それぞれの第１の入力量（Ｅ１、１１０－２－Ｅ１、１１０－３－Ｅ１）と前記それぞれの第２の入力量（Ｅ２、１１０－２－Ｅ２、１１０－３－Ｅ２）とのそれぞれの積の合計の特徴をなしている前記第１の出力量（Ａ１’）を確定（３０４）するステップを有し、これに関しては例えば、前記第２の量（Ｇ２）が、以下の要素、すなわちａ）前記第１の回路節点（Ｎ１）と関連付けられた前記電流（Ｉ－Ｎ１）自体、ｂ）少なくとも前記第１の回路節点（Ｎ１）と関連付けられた前記電流（Ｉ－Ｎ１）をベースとして確定可能な電圧、の少なくとも１つである、請求項１～１１のいずれか一項に記載の方法。

【請求項13】

開始時点（ｔ０１）に、前記第１の制御量（ＡＧ－１）による前記第１のトランジスタ（１１０－１）の前記制御電極（１１０－１ａ）の前記印加（３０２）を開始（３１０）するステップ、例えば前記開始時点（ｔ０１）以降の設定可能な時間中に繰り返し、例えば周期的に、例えば連続的に前記第２の量（Ｇ２）を確定（３１２）するステップを有する、請求項１２に記載の方法。

【請求項14】

設定可能な時点（ｔ０２、ｔ０３、ｔ０４、．．．）に、前記第２の量（Ｇ２）の変化（Ｇ２’）を確定（３２０）し、例えば前記設定可能な時点（ｔ０２、ｔ０３、ｔ０４、．．．）がそれぞれ、前記それぞれの第１の入力量（Ｅ１－ｋ）に関するおよび／または前記それぞれの第２の入力量（Ｅ２－ｋ）に関する可能な値と関連付けられているステップと、前記第２の量（Ｇ２）の前記確定された変化（Ｇ２’）に重み付け（３２２）し、重み付けされた変化（Ｇ２”）が得られるステップと、任意選択で、前記第２の量（Ｇ２）の前記重み付けされた変化（Ｇ２”）を合計することで前記第１の出力量（Ａ１”）を確定（３２４）するステップとを有する、請求項１２または１３に記載の方法。

【請求項15】

例えば設定可能な停止基準が満たされるまで、前記確定（３２０）および前記重み付け（３２２）を繰り返す（３２３）ステップを有する、請求項１４に記載の方法。

【請求項16】

前記設定可能な時点（ｔ０２、ｔ０３、ｔ０４、．．．）を、前記それぞれの第１の入力量（Ｅ１）に関するおよび／または前記それぞれの第２の入力量（Ｅ２）に関する可能な値に割り当てる（３３０）ステップを有する、請求項１３または１４に記載の方法。

【請求項17】

請求項１～１６のいずれか一項に記載の方法を実行するための装置（１０００）。

【請求項18】

少なくとも１つの第１のトランジスタ（１１０－１）、例えば電界効果トランジスタを有する処理装置（１００；１００ａ）を有し、例えば前記処理装置（１００；１００ａ）がｎ個（ｎ＞１）のトランジスタ、例えば電界効果トランジスタ（１１０－１、．．．）を有する、請求項１７に記載の装置（１０００）。

【請求項19】

前記少なくとも１つのトランジスタ（１１０－１）のための充電電流（Ｉ－Ｌ）を提供（２２０）するために少なくとも１つの充電機構（１２；１２－１、１２－２、１２－３）を有する、請求項１７または１８に記載の装置（１０００）。

【請求項20】

以下の量、すなわちａ）第１の量（Ｇ１）、ｂ）第２の量（Ｇ２）、の少なくとも１つを確定するために、少なくとも１つの測定機構（２０）、例えばアナログ／デジタル変換器、例えば電流ベースのアナログ／デジタル変換器を有する、請求項１７～１９のいずれか一項に記載の装置（１０００）。

【請求項21】

以下の要素、すなわちａ）前記装置（１０００）の少なくとも１つのコンポーネントのコントロール、ｂ）請求項１から１６のいずれか一項に記載の方法の少なくとも１つの態様の実行、の少なくとも１つを実行するために形成されているコントロール機構（４００）を有する、請求項１７～２０のいずれか一項に記載の装置（１０００）。

【請求項22】

請求項１７～２１のいずれか一項に記載の少なくとも１つの装置（１０００）を有する計算機構、例えばベクトル行列乗算機構（ＶＭＭ）。

【請求項23】

以下の要素、すなわちａ）例えばそれぞれ複数ビットを有し得る例えば重みおよび／または入力量を用いたＣｏｍｐｕｔｅ－ｉｎ－Ｍｅｍｏｒｙ法の実行（５０１）、ｂ）人工ニューラルネットワーク（５０２）、例えば人工ディープニューラルネットワーク、ｃ）画像処理（５０３）、ｄ）計算の効率的な実行（５０４）、ｅ）計算の実行に関する効率の向上（５０５）、ｆ）自動運転（５０６）、ｇ）機械学習（５０７）、例えば推論（５０８）、の少なくとも１つのための、請求項１～１６のいずれか一項に記載の方法および／または請求項１７～２１のいずれか一項に記載の装置（１０００）および／または請求項２２に記載の計算機構（ＶＭＭ）の使用（５００）。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、少なくとも１つのトランジスタを有する処理装置を使って入力量を処理するための方法に関する。
本開示はさらに、少なくとも１つのトランジスタを有する処理装置を使って入力量を処理するための方法を実行するための装置に関する。

【発明の概要】

【課題を解決するための手段】

【0002】

例示的な実施形態は、少なくとも１つの第１のトランジスタ、例えば電界効果トランジスタを有する処理装置を使って入力量を処理するための方法であって、第１のトランジスタを、第１のトランジスタと関連付けられた第１の入力量の特徴をなしている第１のメモリスティブ要素と共に提供し、この第１のメモリスティブ要素を使って、第１のトランジスタの制御電極と関連付けられた容量の充電電流に影響を及ぼし得るステップ、第１のトランジスタと関連付けられた第２の入力量の特徴をなしている第１の制御量を第１のトランジスタの制御電極に印加するステップ、第１のトランジスタの負荷区間を通る電流の経時的推移の特徴をなしている第１の量をベースとして、第１の入力量と第２の入力量との少なくとも１つの積の特徴をなしている第１の出力量を確定するステップを有する、方法に関する。したがって、さらなる例示的な実施形態では、例えば第１の入力量と第２の入力量との積を、トランジスタを使用して確定することができ、この両方の入力量の少なくとも１つはアナログ（つまり例えば連続値）であり得る。

【0003】

さらなる例示的な実施形態では、第１のトランジスタは、例えば電界効果トランジスタであり、例えばＭＯＳ（金属酸化物半導体）タイプの、例えばＮＭＯＳタイプの電界効果トランジスタである。さらなる例示的な実施形態では、その他のタイプも使用可能である。

【0004】

さらなる例示的な実施形態では、実施形態に基づく原理が、上で例示的に挙げた電界効果トランジスタとは違うトランジスタタイプにも適用可能である。以下では、分かりやすくする理由から、および一般性を制限することなく、しかしながら例示的に、電界効果トランジスタの使用を前提とする。したがって、制御電極は例えばゲート電極であり、負荷区間は例えばドレイン・ソース区間である。

【0005】

さらなる例示的な実施形態では、メモリスティブ要素は、例えば以下のタイプ、すなわちａ）メモリスタ、ｂ）ＲＲＡＭ（抵抗変化型メモリ）、ｃ）ＰＣＭ（相変化メモリ）、のメモリスティブ要素である。

【0006】

さらなる例示的な実施形態では、メモリスティブ要素の電気抵抗は、例えばプログラミングによって設定可能であり、これにより、メモリスティブ要素に第１の入力量に関する値を割り当てることができ、この値が、上で既に説明したように、制御電極と関連付けられた容量の充電電流に影響を与える。例えば、メモリスティブ要素は、第１の入力量の値に基づいて、例えば第１のトランジスタのミラー容量のための充電電流を制限することができ、したがって例えば、第１のトランジスタのアクティブ化（非導通状態から導通状態への切替）に関し、ミラー容量および第１の入力量の値に応じた時間応答を実現し得る。

【0007】

さらなる例示的な実施形態では、第１の量は、以下の要素、すなわちａ）負荷区間を通る電流自体、ｂ）少なくとも負荷区間を通る電流をベースとして確定可能な電圧、の少なくとも１つであることが企図されている。

【0008】

さらなる例示的な実施形態では、本方法は、以下の要素、すなわちａ）第１のトランジスタの制御電極と関連付けられた容量としての、第１のトランジスタの真性容量および／または寄生容量、例えば上で既に例示的に挙げたミラー容量の使用、ｂ）第１のトランジスタの制御電極と関連付けられた容量のための、例えば、容量または真性容量に追加的な、外部の例えば非真性容量の提供、の少なくとも１つを有することが企図されている。

【0009】

したがって、さらなる例示的な実施形態では、例えば真性ミラー容量の代わりにまたはそれに加えて、例えば設定可能な容量値を調整するために、制御電極にさらなる容量が割り当てられ得る。さらなる例示的な実施形態では、製造プロセス中に、製造技術上の制約の範囲内で、真性容量を適合することも可能である。さらなる例示的な実施形態では、上で説明した容量の充電により、トランジスタの規定のアクティブ化、つまり例えば、トランジスタの例えば遮断（高抵抗）状態から導通（低抵抗）状態への転換が可能である。

【0010】

さらなる例示的な実施形態では、本方法は、第１のメモリスティブ要素を第１のトランジスタの制御電極に直列に接続するステップ、第１のメモリスティブ要素を介して第１の制御量を第１のトランジスタの制御電極に印加するステップを有することが企図されている。これにより、第１のトランジスタの制御電極と関連付けられた容量のための充電電流は、メモリスティブ要素により、例えば第１の入力量の意味において制限可能である。

【0011】

さらなる例示的な実施形態では、本方法は、第１のメモリスティブ要素を第１のトランジスタの負荷区間に直列に、例えば第１のトランジスタのソース電極と第１の基準電位、例えば接地電位との間に接続するステップ、第１の制御量を第１のトランジスタの制御電極に印加、例えば直接的に印加するステップを有することが企図されている。この構成でも、第１のトランジスタの制御電極と関連付けられた容量のための充電電流が、メモリスティブ要素により、例えば第１の入力量の意味において制限可能である。

【0012】

さらなる例示的な実施形態では、本方法は、第１の電界効果トランジスタの制御電極と関連付けられた容量を充電するための充電電流を、例えば充電機構を使って提供するステップを有することが企図されている。

【0013】

さらなる例示的な実施形態では、本方法は、第２の入力量をベースとして入力電圧を提供するステップと、任意選択で例えば設定可能な抵抗、例えば第１のメモリスティブ要素を介して、第１のトランジスタの制御電極に入力電圧を印加するステップと、任意選択で、第１の電界効果トランジスタの制御電極と関連付けられた容量を少なくとも一時的に充電するステップとを有することが企図されている。さらなる例示的な実施形態では、設定可能な抵抗、例えば第１のメモリスティブ要素を介した充電により、容量の充電に関する（したがって例えば、トランジスタの負荷区間の低抵抗状態への転換に関する）時間応答が調整可能である。これに加え、充電に関する時間応答は、例えば第２の入力量をベースとして選択可能な入力電圧に依存する。

【0014】

さらなる例示的な実施形態では、本方法は、（例えば第１の電界効果トランジスタの制御電極と関連付けられた容量の充電以降で考察された）第１の電界効果トランジスタの負荷区間を通る電流が設定可能な第１の閾値を上回る第１の時点を確定するステップ、第１の時点をベースとして第１の出力量を確定するステップを有することが企図されている。

【0015】

言い換えれば、実施形態に基づく原理を適用して、例えば乗算ａ＊ｂ＝ｃ（＊は（「スカラー」）乗算演算子）は、第１のトランジスタを使用して評価可能であり、これに関し、因数ａは、例えば第１の入力量（例えば、第１のメモリスティブ要素のプログラミングされた抵抗値またはプログラミングされた導電率）に相当し、かつ因数ｂは、例えば第２の入力量（例えば、第１のトランジスタの制御電極と関連付けられた容量を充電するための入力電圧）に相当する。

【0016】

それに応じて、さらなる例示的な実施形態では、第１のトランジスタの負荷区間を通る電流が設定可能な第１の閾値を上回る第１の時点に、乗算ａ＊ｂ＝ｃの結果に関する、つまり積ｃに関する設定可能な値が割り当てられ得る。同等の様式で、さらなる例示的な実施形態では、（例えば充電工程の開始後に算定された）異なる時点に、積ｃに関するそれぞれ異なる結果値を割り当てることができ、したがって、さらなる例示的な実施形態では、例えば第１の時点のある特定の値をベースとして、これと対応している積ｃに関する結果値が類推され得る。

【0017】

言い換えれば、さらなる例示的な実施形態では、時間測定を実行することができ、この時間測定をベースとして積ｃが確定可能である。これは、さらなる例示的な実施形態では、時間測定が、現在使える技術で非常に効率的におよび／または精密に実行可能なので、有利である。

【0018】

さらなる例示的な実施形態では、設定可能な第１の閾値は、以下の要素、すなわちａ）第１のトランジスタの飽和電流、ｂ）例えば負荷区間に直列接続された少なくとも１つの制限抵抗を使って、第１のトランジスタの負荷区間を通る電流がそれに制限可能および／または制限されている制限電流、ｃ）任意の設定可能な電流値、の少なくとも１つに相当することが企図されている。

【0019】

さらなる例示的な実施形態では、本方法は、第１の制御量による第１のトランジスタの制御電極の印加の開始と、第１のトランジスタの負荷区間を通る電流が閾値、例えば設定可能な第１の閾値を上回る時点、例えば第１の時点との間の第１の時間差を確定するステップと、例えば可能な乗算結果ｃ＝ａ＊ｂへの可能な時間差の割り当てを使用し、第１の時間差をベースとして第１の出力量を確定するステップとを有することが企図されている。

【0020】

さらなる例示的な実施形態では、本方法は、負荷区間に直列接続された少なくとも１つの制限抵抗を使って、第１のトランジスタの負荷区間を通る電流を制限するステップを有することが企図されている。

【0021】

さらなる例示的な実施形態では、処理装置が、少なくとも１つのさらなるトランジスタ、例えば電界効果トランジスタを有し、第１のトランジスタおよび少なくとも１つのさらなるトランジスタの負荷区間のそれぞれの第１の端子が、第１の回路節点と接続されており、この場合、本方法は、少なくとも１つのさらなるトランジスタを、少なくとも１つのさらなるトランジスタと関連付けられた第１の入力量の特徴をなしているそれぞれのさらなるメモリスティブ要素と共に提供し、このそれぞれのさらなるメモリスティブ要素を使って、少なくとも１つのさらなるトランジスタの制御電極と関連付けられた容量の充電電流に影響を及ぼし得るステップ、それぞれのさらなるトランジスタと関連付けられた第２の入力量の特徴をなしているそれぞれの第１の制御量を少なくとも１つのさらなるトランジスタのそれぞれの制御電極に印加するステップ、第１の回路節点と関連付けられた電流の経時的推移の特徴をなしている第２の量をベースとして、例えばそれぞれの第１の入力量とそれぞれの第２の入力量とのそれぞれの積の合計の特徴をなしている第１の出力量を確定するステップを有し、これに関しては例えば、第２の量は、以下の要素、すなわちａ）第１の回路節点と関連付けられた電流自体、ｂ）少なくとも第１の回路節点と関連付けられた電流をベースとして確定可能な電圧、の少なくとも１つであることが企図されている。これに伴って、さらなる例示的な実施形態では、例えばＭＡＣ（ｍｕｌｔｉｐｌｙ ａｎｄ ａｃｃｕｍｕｌａｔｅ、乗累算）タイプの計算が可能であり、この場合、第１のトランジスタおよび少なくとも１つのさらなる例えば第２のトランジスタが、例えばそれぞれ乗算を、例えば上で例示的に説明した実施形態に倣って実行する。累算、例えば足し算は、ここでは例えば、両方のトランジスタのそれぞれの負荷区間を第１の回路節点に接続することによって、つまり例えば、両方のトランジスタの電流の足し算によって行われる。

【0022】

上で挙げた構成では、例えば、第１のトランジスタにより、第１の積ｃ１＝ａ１＊ｂ１を、因数ａ１、ｂ１（例えば、第１のメモリスティブ要素に関する相応の抵抗値のプログラミングおよび／または第１のトランジスタの例えば真性容量を充電するための相応の入力電圧の設定によって実現可能）をベースとして確定することができ、かつ第２のトランジスタにより、第２の積ｃ２＝ａ２＊ｂ２を、因数ａ２、ｂ２（例えば、第２のメモリスティブ要素に関する相応の抵抗値のプログラミングおよび／または第２のトランジスタの例えば真性容量を充電するための相応の入力電圧の設定によって実現可能）をベースとして確定することができ、この場合、累算、例えば足し算、ｃ１＋ｃ２は、第１の回路節点で、両方のトランジスタの負荷区間を通るそれぞれの負荷電流を組み合わせることによって実行可能である。１つより多くのトランジスタを備えた例示的な実施形態でも、第２の量と、１つまたは複数の相応の閾値が第２の量によって上回られる時点の場合に応じてなされた割り当てとをベースとして、ＭＡＣ計算の結果ｃ１＋ｃ２が類推され得る。

【0023】

さらなる例示的な実施形態では、処理装置が、ｎ個（ｎ＞１）のトランジスタを、それぞれ割り当てられたメモリスティブ要素と共に有し、ｎ個のトランジスタの負荷区間のそれぞれの第１の端子が、回路節点、例えば第１の回路節点と接続されており、この場合、本方法は、第ｋのトランジスタ（ｋ＝１、．．．、ｎ）（例えば全てのｎ個のトランジスタ）を、第ｋのトランジスタと関連付けられたそれぞれの第１の入力量の特徴をなしている第ｋのメモリスティブ要素と共に提供するステップ、第ｋのトランジスタと関連付けられたそれぞれの第２の入力量の特徴をなしている第ｋの制御量を第ｋのトランジスタ（例えば全てのｎ個のトランジスタ）の（それぞれの）制御電極に印加するステップ、第１の回路節点と関連付けられた電流の経時的推移の特徴をなしている量または第２の量をベースとして、例えばそれぞれの第１の入力量とそれぞれの第２の入力量とのｋ個の積の合計の特徴をなしている第１の出力量を確定するステップを有することが企図されている。したがって、さらなる例示的な実施形態では、実施形態に基づく原理が、任意の数ｎのトランジスタへと拡張可能であり、これにより例えば、例えば最大ｎ個の積の形成および例えば最大ｎ個の積の累算を可能にするＭＡＣ計算が可能である。このような計算は、さらなる例示的な実施形態では、例えば人工（ディープ）ニューラルネットワーク（（Ｄ）ＮＮ）の評価（推論）に使用され得る。

【0024】

さらなる例示的な実施形態では、本方法は、開始時点に、第１の制御量による第１のトランジスタの制御電極の印加を開始するステップ、例えば開始時点以降の設定可能な時間中に繰り返し、例えば周期的に、例えば連続的に第２の量を確定するステップを有することが企図されている。

【0025】

さらなる例示的な実施形態では、本方法は、設定可能な時点に、第２の量の変化を確定し、例えばこの設定可能な時点がそれぞれ、それぞれの第１の入力量に関するおよび／またはそれぞれの第２の入力量に関する可能な値と関連付けられているステップと、第２の量の確定された変化に重み付けし、重み付けされた変化が得られるステップと、任意選択で、第２の量の重み付けされた変化を合計することで第１の出力量を確定するステップとを有することが企図されている。

【0026】

さらなる例示的な実施形態では、第２の量の確定されるべき変化と見なされ得るのは、例えば、使用されるトランジスタの少なくとも１つの、高抵抗状態から低抵抗状態への移行と関連付けられている変化である。さらなる例示的な実施形態では、例えば、使用されるトランジスタの少なくとも１つの負荷区間を通る最大電流が１００ｎＡである場合、第２の量の変化は約１００ｎＡの範囲内で考慮され得る。さらなる例示的な実施形態では、例えば、使用されるトランジスタのどれも前記の１００ｎＡより相応に低い最大電流を有さない場合に限り、第２の量の例えば１００ｎＡより明らかに小さい変化は考慮されないままでよい。

【0027】

さらなる例示的な実施形態では、本方法は、例えば設定可能な停止基準が満たされるまで、確定および重み付けを繰り返すステップを有することが企図されている。
さらなる例示的な実施形態では、停止基準は、例えば、使用されるトランジスタの数をベースとして、ならびに／または使用されるトランジスタの少なくとも１つのそれぞれの第１および／もしくは第２の入力量をベースとして設定可能な、設定可能な最大測定時間が過ぎることである。

【0028】

さらなる例示的な実施形態では、停止基準は、第２の量が、例えば処理装置の構成（例えばトランジスタの数）に応じた最大値を有する場合に満たされている（例えば第１の節点での最大電流は、例えば全てのトランジスタが低抵抗である状態に相当する）。

【0029】

さらなる例示的な実施形態では、本方法は、（例えば第２の量の変化と関連付けられた）設定可能な時点を、それぞれの第１の入力量に関するおよび／またはそれぞれの第２の入力量に関する可能な値に割り当てるステップを有することが企図されている。

【0030】

さらなる例示的な実施形態は、実施形態に基づく方法を実行するための装置に関する。
さらなる例示的な実施形態では、本装置は、少なくとも１つの第１のトランジスタ、例えば電界効果トランジスタを有する処理装置を有し、例えば処理装置がｎ個（ｎ＞１）のトランジスタ、例えば電界効果トランジスタを有することが企図されている。

【0031】

さらなる例示的な実施形態では、本装置は、少なくとも１つのトランジスタのための充電電流を提供するために少なくとも１つの充電機構を有することが企図されている。
さらなる例示的な実施形態では、本装置は、以下の量、すなわちａ）第１の量、ｂ）第２の量、の少なくとも１つを確定するために、少なくとも１つの測定機構、例えばアナログ／デジタル変換器、例えば電流ベースのアナログ／デジタル変換器を有することが企図されている。

【0032】

さらなる例示的な実施形態では、本装置は、以下の要素、すなわちａ）本装置の少なくとも１つのコンポーネントのコントロール、ｂ）実施形態に基づく方法の少なくとも１つの態様の実行、の少なくとも１つを実行するために形成されているコントロール機構を有することが企図されている。

【0033】

さらなる例示的な実施形態は、実施形態に基づく少なくとも１つの装置を有する計算機構、例えばベクトル行列乗算機構に関する。
さらなる例示的な実施形態は、以下の要素、すなわちａ）例えばそれぞれ複数ビットを有し得る例えば重みおよび／または入力量を用いたＣｏｍｐｕｔｅ－ｉｎ－Ｍｅｍｏｒｙ法の実行、ｂ）人工ニューラルネットワーク、例えば人工ディープニューラルネットワーク、ｃ）画像処理、ｄ）計算の効率的な実行、ｅ）計算の実行に関する効率の向上、ｆ）自動運転、ｇ）機械学習、例えば推論、の少なくとも１つのための、実施形態に基づく方法および／または実施形態に基づく装置および／または実施形態に基づく計算機構の使用に関する。

【0034】

本発明のさらなる特徴、適用可能性、および利点は、図面の図に示した本発明の例示的実施形態の以下の説明から明らかである。これに関し、全ての説明されるまたは図示される特徴は、請求項またはその関連部分でのまとまりとは関係なく、および明細書または図面での表現または表示とは関係なく、単独でまたは任意の組合せで、本発明の対象である。

【図面の簡単な説明】

【0035】

【図1】例示的な実施形態に基づく簡易フロー図を概略的に示す図である。

【図2】例示的な実施形態に基づく簡易ブロック図を概略的に示す図である。

【図3】例示的な実施形態に基づく簡易フロー図を概略的に示す図である。

【図4】例示的な実施形態に基づく簡易フロー図を概略的に示す図である。

【図5】例示的な実施形態に基づく簡易回路図を概略的に示す図である。

【図6】例示的な実施形態に基づく簡易フロー図を概略的に示す図である。

【図7】例示的な実施形態に基づく簡易回路図を概略的に示す図である。

【図8】例示的な実施形態に基づく簡易フロー図を概略的に示す図である。

【図9】例示的な実施形態に基づく簡易フロー図を概略的に示す図である。

【図10】例示的な実施形態に基づく簡易回路図を概略的に示す図である。

【図11】例示的な実施形態に基づく簡易フロー図を概略的に示す図である。

【図12】例示的な実施形態に基づく簡易フロー図を概略的に示す図である。

【図13】例示的な実施形態に基づく簡易回路図を概略的に示す図である。

【図14】例示的な実施形態に基づく簡易フロー図を概略的に示す図である。

【図15】例示的な実施形態に基づく簡易フロー図を概略的に示す図である。

【図16】例示的な実施形態に基づく簡易フロー図を概略的に示す図である。

【図17】例示的な実施形態に基づく簡易タイミング図を概略的に示すグラフである。

【図18】例示的な実施形態に基づく簡易フロー図を概略的に示す図である。

【図19】さらなる例示的な実施形態に基づく簡易ブロック図を概略的に示す図である。

【図20】例示的な実施形態に基づく簡易ブロック図を概略的に示す図である。

【図21】例示的な実施形態に基づく使用の態様を概略的に示す図である。

【発明を実施するための形態】

【0036】

例示的な実施形態（図１および図２を参照）は、少なくとも１つの第１のトランジスタ１１０－１、例えば電界効果トランジスタを有する処理装置１００（図２）を使って入力量を処理するための方法であって、第１のトランジスタ１１０－１を、第１のトランジスタ１１０－１と関連付けられた第１の入力量Ｅ１の特徴をなしている第１のメモリスティブ要素ＭＲ－１と共に提供２００し、この第１のメモリスティブ要素ＭＲ－１を使って、第１のトランジスタ１１０－１の制御電極１１０－１ａと関連付けられた容量Ｃ－１ａの充電電流Ｉ－Ｌ１に影響を及ぼし得るステップ、第１のトランジスタ１１０－１と関連付けられた第２の入力量Ｅ２の特徴をなしている第１の制御量ＡＧ－１を第１のトランジスタ１１０－１の制御電極１１０－１ａに印加２０２するステップ、第１のトランジスタ１１０－１の負荷区間１１０－１－ＬＳを通る電流Ｉ－ＬＳの経時的推移の特徴をなしている第１の量Ｇ１をベースとして、第１の入力量Ｅ１と第２の入力量Ｅ２との少なくとも１つの積の特徴をなしている第１の出力量Ａ１を確定２０４するステップを有する、方法に関する。したがって、さらなる例示的な実施形態では、例えば第１の入力量Ｅ１と第２の入力量Ｅ２との積を、第１のトランジスタ１１０－１を使用して確定することができ、この両方の入力量Ｅ１、Ｅ２の少なくとも１つはアナログ（つまり例えば連続値）であり得る。

【0037】

さらなる例示的な実施形態では、第１のトランジスタは、例えば電界効果トランジスタであり、例えばＭＯＳ（金属酸化物半導体）タイプの、つまりＭＯＳＦＥＴ、例えばＮＭＯＳタイプの電界効果トランジスタである。さらなる例示的な実施形態では、その他のタイプも使用可能である。

【0038】

さらなる例示的な実施形態では、実施形態に基づく原理が、上で例示的に挙げた電界効果トランジスタ、例えばＭＯＳＦＥＴとは違うトランジスタタイプにも適用可能である。以下では、分かりやすくする理由から、および一般性を制限することなく、しかしながら例示的に、電界効果トランジスタの使用を前提とする。したがって、制御電極１１０－１ａは例えばゲート電極であり、負荷区間１１０－１－ＬＳは例えばドレイン・ソース区間である。

【0039】

さらなる例示的な実施形態では、第１のメモリスティブ要素ＭＲ－１は、例えば以下のタイプ、すなわちａ）メモリスタ、ｂ）ＲＲＡＭ（抵抗変化型メモリ）、ｃ）ＰＣＭ（相変化メモリ）、のメモリスティブ要素である。

【0040】

さらなる例示的な実施形態では、メモリスティブ要素ＭＲ－１の電気抵抗は、例えばプログラミングによって設定可能であり、これにより、メモリスティブ要素に第１の入力量Ｅ１に関する値を割り当てることができ、この値が、上で既に説明したように、制御電極１１０－１ａと関連付けられた容量Ｃ－１ａの充電電流Ｉ－Ｌ１に影響を与える。例えば、第１のメモリスティブ要素ＭＲ－１は、第１の入力量Ｅ１の値に基づいて、例えば第１のトランジスタ１１０－１のミラー容量のための充電電流Ｉ－Ｌ１を制限することができ、したがって例えば、第１のトランジスタ１１０－１のアクティブ化（非導通状態から導通状態への切替）に関し、ミラー容量および第１の入力量Ｅ１の値に依存する時間応答を実現し得る。

【0041】

さらなる例示的な実施形態では、第１の量Ｇ１は、以下の要素、すなわちａ）負荷区間１１０－１－ＬＳを通る電流Ｉ－ＬＳ自体、ｂ）少なくとも負荷区間１１０－１－ＬＳを通る電流Ｉ－ＬＳをベースとして確定可能な電圧Ｕ－Ｉ－ＬＳ、の少なくとも１つであることが企図されている。

【0042】

さらなる例示的な実施形態、図３では、本方法は、以下の要素、すなわちａ）第１のトランジスタ１１０－１の制御電極１１０－１ａと関連付けられた容量としての、第１のトランジスタ１１０－１の真性容量および／または寄生容量Ｃ－１ａ、例えば上で既に例示的に挙げたミラー容量の使用２１０、ｂ）第１のトランジスタ１１０－１の制御電極１１０－１ａと関連付けられた容量Ｃ－１ａのための、例えば、容量または真性容量に追加的な、外部の例えば非真性容量Ｃ－１ａ’の提供２１２、の少なくとも１つを有することが企図されている。

【0043】

したがって、さらなる例示的な実施形態では、例えば真性ミラー容量の代わりにまたはそれに加えて、例えば設定可能な容量値を調整するために、制御電極１１０－１ａにさらなる容量Ｃ－１ａ’が割り当てられ得る。さらなる例示的な実施形態では、製造プロセス中に、製造技術上の制約の範囲内で、真性容量を適合することも可能である。さらなる例示的な実施形態では、上で説明した容量Ｃ－１ａの充電により、第１のトランジスタ１１０－１の規定のアクティブ化、つまり例えば、第１のトランジスタ１１０－１の例えば遮断（高抵抗）状態から導通（低抵抗）状態への転換が可能である。

【0044】

さらなる例示的な実施形態、図４、図５では、本方法は、第１のメモリスティブ要素ＭＲ－１を第１のトランジスタ１１０－１の制御電極１１０－１ａに直列に接続２１５するステップ、第１のメモリスティブ要素ＭＲ－１を介して第１の制御量ＡＧ－１を第１のトランジスタ１１０－１の制御電極１１０－１ａに印加２１６するステップを有することが企図されている。これにより、第１のトランジスタ１１０－１の制御電極１１０－１ａと関連付けられた容量Ｃ－１ａのための充電電流Ｉ－Ｌ１（図２）は、第１のメモリスティブ要素ＭＲ－１により、例えば第１の入力量Ｅ１の意味において制限可能である。

【0045】

さらなる例示的な実施形態、図５では、任意選択の電流制限抵抗Ｒ－１が、例えば負荷区間１１０－１－ＬＳに直列接続されて設けられていることが企図されている。任意選択の電流制限抵抗Ｒ－１は、例えば、第１のトランジスタ１１０－１が電流Ｉ－ＬＳを既に内的には制限しない場合に使用可能である。さらなる例示的な実施形態では、任意選択の電流制限抵抗Ｒ－１の代わりにまたはそれに加えて、前記の電流制限を引き起こすために、例えば第１の制御量ＡＧ－１に関する値域を制限してもよい。

【0046】

さらなる例示的な実施形態では、図５に基づく例示的な構成により、第１のトランジスタの出力電流が効率的におよび例えば比較的精密に調整され得る。
さらなる例示的な実施形態では、図５に基づく例示的な構成により、第１の制御量ＡＧ－１および第１のメモリスティブ要素ＭＲ－１の導電率をベースとして、例えば第１の制御量ＡＧ－１と第１のメモリスティブ要素ＭＲ－１の導電率との積として、ＭＡＣ計算が可能である。

【0047】

さらなる例示的な実施形態、図６、図７では、本方法は、第１のメモリスティブ要素ＭＲ－１を第１のトランジスタ１１０－１の負荷区間１１０－１－ＬＳに直列に、例えば第１のトランジスタ１１０－１のソース電極１１０－１－ｂと第１の基準電位ＢＰ－１、例えば接地電位との間に接続２１８するステップ、第１の制御量ＡＧ－１を第１のトランジスタ１１０－１の制御電極１１０－１ａに印加、例えば直接的に印加２１９するステップを有することが企図されている。この構成でも、第１のトランジスタ１１０－１の制御電極１１０－１ａと関連付けられた容量Ｃ－１ａ（図２）のための充電電流Ｉ－Ｌ１（図２）は、第１のメモリスティブ要素ＭＲ－１により、例えば第１の入力量Ｅ１の意味において制限可能である。

【0048】

さらなる例示的な実施形態では、図７に基づく構成の場合、出力電流Ｉ－ＬＳは確かに第１のメモリスティブ要素ＭＲ－１によって影響を及ぼされ得るが、このことは、出力電流Ｉ－ＬＳの例えば経時的変化を適切に評価すれば、この構成の使用可能性を、（例えばさらなるトランジスタおよび割り当てられたメモリスティブ要素と連携した）例えば乗算またはＭＡＣ計算の実行に関し、妨げはしない。

【0049】

さらなる例示的な実施形態、図８では、本方法は、第１の電界効果トランジスタ１１０－１の制御電極１１０－１ａと関連付けられた容量Ｃ－１ａを充電２２２するための充電電流Ｉ－Ｌを、例えば充電機構１２（図２）を使って提供２２０するステップを有することが企図されている。

【0050】

さらなる例示的な実施形態、図９、図１０では、本方法は、第２の入力量Ｅ２をベースとして入力電圧Ｖ－１を提供２３０するステップと、任意選択で例えば設定可能な抵抗１２ｂ（図１０）、例えば第１のメモリスティブ要素ＭＲ－１（図２）を介して、第１のトランジスタ１１０－１の制御電極１１０－１ａ（図１０）に入力電圧Ｖ－１を印加２３２するステップと、任意選択で、第１の電界効果トランジスタ１１０－１の制御電極１１０－１ａと関連付けられた容量Ｃ－１ａを少なくとも一時的に充電２３４（図９）するステップとを有することが企図されている。さらなる例示的な実施形態では、設定可能な抵抗１２ｂ、例えば第１のメモリスティブ要素ＭＲ－１を介した充電２３４により、容量Ｃ－１ａの充電に関する（したがって例えば、第１のトランジスタ１１０－１の負荷区間の低抵抗状態への転換に関する）時間応答が調整可能である。これに加え、充電に関する時間応答は、例えば第２の入力量Ｅ２をベースとして選択可能な入力電圧Ｖ－１に依存する。

【0051】

図１０からの要素１２ａは、例示的な実施形態に基づく入力電圧Ｖ－１を提供するための電圧源を象徴している。
さらなる例示的な実施形態、図１１では、本方法は、（例えば第１の電界効果トランジスタの制御電極と関連付けられた容量の充電以降で考察された）第１の電界効果トランジスタ１１０－１の負荷区間１１０－１－ＬＳを通る電流Ｉ－ＬＳが設定可能な第１の閾値を上回る第１の時点ｔ１を確定２４０するステップ、第１の時点ｔ１をベースとして第１の出力量Ａ１を確定２４２するステップを有することが企図されている。

【0052】

言い換えれば、実施形態に基づく原理を適用して、例えば乗算ａ＊ｂ＝ｃ（＊は（「スカラー」）乗算演算子）は、第１のトランジスタ１１０－１を使用して評価可能であり、これに関し、因数ａは、例えば第１の入力量Ｅ１（例えば、第１のメモリスティブ要素ＭＲ－１のプログラミングされた抵抗値またはプログラミングされた導電率）に相当し、かつ因数ｂは、例えば第２の入力量Ｅ２（例えば、第１のトランジスタ１１０－１の制御電極１１０－１ａと関連付けられた容量Ｃ－１ａを充電するための入力電圧Ｖ－１）に相当する。

【0053】

それに応じて、さらなる例示的な実施形態では、第１のトランジスタ１１０－１の負荷区間を通る電流Ｉ－ＬＳが設定可能な第１の閾値を上回る第１の時点ｔ１に、乗算ａ＊ｂ＝ｃの結果に関する、つまり積ｃに関する設定可能な値が割り当てられ得る。同等の様式で、さらなる例示的な実施形態では、（例えば充電工程の開始後に計算される）異なる時点に、積ｃに関するそれぞれ異なる結果値を割り当てることができ、したがって、さらなる例示的な実施形態では、例えば第１の時点ｔ１のある特定の値をベースとして、これと対応している積ｃに関する結果値が類推され得る。

【0054】

言い換えれば、さらなる例示的な実施形態では、時間測定を実行することができ、この時間測定をベースとして積ｃが確定可能である。これは、さらなる例示的な実施形態では、時間測定が、現在使える技術で非常に効率的におよび／または精密に実行可能なので、有利である。

【0055】

さらなる例示的な実施形態では、設定可能な第１の閾値は、以下の要素、すなわちａ）第１のトランジスタ１１０－１の飽和電流、ｂ）例えば負荷区間に直列接続された少なくとも１つの制限抵抗Ｒ－１（任意選択で図５を参照）を使って、第１のトランジスタ１１０－１の負荷区間を通る電流Ｉ－ＬＳがそれに制限可能および／または制限されている制限電流、ｃ）任意の設定可能な電流値、の少なくとも１つに相当することが企図されている。

【0056】

さらなる例示的な実施形態、図１２では、本方法は、第１の制御量ＡＧ－１による第１のトランジスタの制御電極の印加の開始と、第１のトランジスタの負荷区間を通る電流が閾値、例えば設定可能な第１の閾値を上回る時点、例えば第１の時点との間の第１の時間差ｔｄ１を確定２５０するステップと、例えば可能な乗算結果ｃ＝ａ＊ｂへの可能な時間差の割り当てを使用し、第１の時間差ｔｄ１をベースとして第１の出力量Ａ１を確定２５２するステップとを有することが企図されている。

【0057】

さらなる例示的な実施形態、図１２では、本方法は、負荷区間１１０－１－ＬＳに直列接続された少なくとも１つの制限抵抗Ｒ－１（図５）を使って、第１のトランジスタ１１０－１の負荷区間１１０－１－ＬＳを通る電流Ｉ－ＬＳを制限２６０するステップを有することが企図されている。

【0058】

さらなる例示的な実施形態、図１３、図１４では、処理装置１００ａが、少なくとも１つのさらなるトランジスタ、例えば電界効果トランジスタ（ここでは例示的に２つのさらなる電界効果トランジスタ）１１０－２、１１０－３（図１３）を有し、第１のトランジスタ１１０－１および少なくとも１つのさらなるトランジスタ１１０－２、１１０－３の負荷区間のそれぞれの第１の端子ＬＳ－１ａ、ＬＳ－２ａ、ＬＳ－３ａが、第１の回路節点Ｎ１と接続されており、この場合、本方法は、少なくとも１つのさらなるトランジスタ１１０－２、１１０－３を、少なくとも１つのさらなるトランジスタ１１０－２、１１０－３と関連付けられた第１の入力量の特徴をなしているそれぞれのさらなるメモリスティブ要素ＭＲ－２、ＭＲ－３と共に提供３００（図１４）し、このそれぞれのさらなるメモリスティブ要素ＭＲ－２、ＭＲ－３を使って、少なくとも１つのさらなるトランジスタ１１０－２、１１０－３の制御電極１１０－２ａ、１１０－３ａと関連付けられた容量Ｃ－１ｂ、Ｃ－１ｃの充電電流に影響を及ぼし得るステップ、それぞれのさらなるトランジスタ１１０－２、１１０－３と関連付けられた第２の入力量１１０－２－Ｅ２、１１０－３－Ｅ２の特徴をなしているそれぞれの第１の制御量１１０－２－ＡＧ－１、１１０－３－ＡＧ－１を少なくとも１つのさらなるトランジスタ１１０－２、１１０－３のそれぞれの制御電極１１０－２ａ、１１０－３ａに印加３０２するステップ、第１の回路節点Ｎ１と関連付けられた電流Ｉ－Ｎ１の経時的推移の特徴をなしている第２の量Ｇ２をベースとして、例えばそれぞれの第１の入力量とそれぞれの第２の入力量とのそれぞれの積の合計の特徴をなしている第１の出力量Ａ１’を確定３０４するステップを有し、これに関しては例えば、第２の量Ｇ２は、以下の要素、すなわちａ）第１の回路節点Ｎ１と関連付けられた電流Ｉ－Ｎ１自体、ｂ）少なくとも第１の回路節点Ｎ１と関連付けられた電流Ｉ－Ｎ１をベースとして確定可能な電圧、の少なくとも１つであることが企図されている。これに伴って、さらなる例示的な実施形態では、例えばＭＡＣ（ｍｕｌｔｉｐｌｙ ａｎｄ ａｃｃｕｍｕｌａｔｅ、乗累算）タイプの計算が可能であり、この場合、第１のトランジスタ１１０－１および少なくとも１つのさらなる例えば第２のトランジスタ１１０－２が、例えばそれぞれ乗算を、例えば上で例示的に説明した実施形態に倣って実行する。累算、例えば足し算は、ここでは例えば、両方のトランジスタ１１０－１、１１０－２のそれぞれの負荷区間を第１の回路節点Ｎ１に接続することによって、つまり例えば、両方のトランジスタ１１０－１、１１０－２の電流Ｉ－１－ＬＳ、Ｉ－２－ＬＳの足し算によって行われる。同等のことが、場合によっては存在するさらなるトランジスタ１１０－３にも当てはまる。

【0059】

上で挙げた構成では、例えば、第１のトランジスタ１１０－１により、第１の積ｃ１＝ａ１＊ｂ１を、因数ａ１、ｂ１（例えば、第１のメモリスティブ要素ＭＲ－１に関する相応の抵抗値のプログラミングおよび／または第１のトランジスタの例えば真性容量を充電するための相応の入力電圧の設定によって実現可能）をベースとして確定することができ、かつ第２のトランジスタ１１０－２により、第２の積ｃ２＝ａ２＊ｂ２を、因数ａ２、ｂ２（例えば、第２のメモリスティブ要素ＭＲ－２に関する相応の抵抗値のプログラミングおよび／または第２のトランジスタの例えば真性容量を充電するための相応の入力電圧の設定によって実現可能）をベースとして確定することができ、この場合、累算、例えば足し算、ｃ１＋ｃ２は、第１の回路節点Ｎ１で、両方のトランジスタの負荷区間を通るそれぞれの負荷電流を組み合わせることによって実現可能である。１つより多くのトランジスタを備えた例示的な実施形態でも、第２の量Ｇ２と、１つまたは複数の相応の閾値が第２の量Ｇ２によって上回られる時点の場合に応じてなされた割り当てとをベースとして、ＭＡＣ計算の結果ｃ１＋ｃ２が類推され得る。

【0060】

図１３に基づく要素１２－１ａ、１２－２ａ、１２－３ａは、それぞれ第２の入力量Ｅ２、１１０－２－Ｅ２、１１０－３－Ｅ２の特徴をなしている電圧源を象徴している。
図１３に基づく要素１２ｃは、任意選択の動作電圧供給部を象徴している。

【0061】

さらなる例示的な実施形態、図１３では、処理装置１００ａが、ｎ（ここでは例示的にｎ＝３）個（ｎ＞１）のトランジスタ１１０－１、１１０－２、１１０－３を、それぞれ割り当てられたメモリスティブ要素ＭＲ－１、ＭＲ－２、ＭＲ－３と共に有し、ｎ個のトランジスタ１１０－１、１１０－２、１１０－３の負荷区間のそれぞれの第１の端子ＬＳ－１ａ、ＬＳ－２ａ、ＬＳ－３ａが、回路節点、例えば第１の回路節点Ｎ１と接続されており、この場合、本方法は、第ｋのトランジスタ（ｋ＝１、．．．、ｎ）（例えば全てのｎ個のトランジスタ）を、第ｋのトランジスタと関連付けられたそれぞれの第１の入力量の特徴をなしている第ｋのメモリスティブ要素と共に提供するステップ、第ｋのトランジスタと関連付けられたそれぞれの第２の入力量の特徴をなしている第ｋの制御量を第ｋのトランジスタ（例えば全てのｎ個のトランジスタ）の（それぞれの）制御電極に印加するステップ、第１の回路節点と関連付けられた電流の経時的推移の特徴をなしている量または第２の量をベースとして、例えばそれぞれの第１の入力量とそれぞれの第２の入力量とのｋ個の積の合計の特徴をなしている第１の出力量を確定するステップを有することが企図されている。したがって、さらなる例示的な実施形態では、実施形態に基づく原理が、任意の数ｎのトランジスタへと拡張可能であり、これにより例えば、例えば最大ｎ個の積の形成および例えば最大ｎ個の積の累算を可能にするＭＡＣ計算が可能である。このような計算は、さらなる例示的な実施形態では、例えば人工（ディープ）ニューラルネットワーク（（Ｄ）ＮＮ）の評価（推論）に使用され得る。

【0062】

さらなる例示的な実施形態、図１５では、本方法は、開始時点ｔ０１に、第１の制御量ＡＧ－１による第１のトランジスタ１１０－１の制御電極１１０－１ａの印加３０２を開始３１０するステップ、例えば開始時点ｔ０１以降の設定可能な時間中に繰り返し、例えば周期的に、例えば連続的に第２の量Ｇ２を確定３１２するステップを有することが企図されている。

【0063】

これについて図１７は、例えばそれぞれ割り当てられたメモリスティブ要素ＭＲ－１、ＭＲ－２、ＭＲ－３を備えた３つの電界効果トランジスタ（ＦＥＴ）１１０－１、１１０－２、１１０－３を有する図１３に基づく処理装置１００ａで生じ得るような、第１の回路節点Ｎ１を通る電流Ｉ－Ｎ１の経時的推移を、および割り当てられた結果値“９”、“６”、“４”、“３”、“２”、“１”を例示的な実施形態に基づく帰属の時点ｔ０２、ｔ０３、ｔ０４、ｔ０５、ｔ０６、ｔ０７と共に、概略的に示している。図１７からは例えば、電流Ｉ－Ｎ１が、開始時点ｔ０１と時点ｔ０２の間で比較的強く上昇することが認識可能であり、例えば３つの可能な振幅段ＡＳ１、ＡＳ２、ＡＳ３（縦軸を参照）の２つに相当し（図１７では値ＡＳ２）、これは例えば、図１３に基づく３つのＦＥＴの２つが、時間間隔（ｔ０１，ｔ０２）内に遮断状態から導通状態へ移行した結果として生じている。例えば図１３に基づくＦＥＴの負荷区間を通るそれぞれの電流が、例えば、見やすくする理由から例えば図１３では図示していないそれぞれの制限抵抗Ｒ－１を使って、例えば１００ｎＡの設定値に制限される場合に限り、例えば振幅段ＡＳ１、または２つの隣接する振幅段の差ＡＳ２－ＡＳ１、ＡＳ３－ＡＳ２は、例示的な１００ｎＡに相当する。

【0064】

したがって、時間間隔（ｔ０１，ｔ０２）内の例示的な電流上昇は、ＭＡＣ計算の結果への寄与「２＊９」と解釈でき、これに関し値９は、時点ｔ０２（第２の振幅段ＡＳ２の達成）への値“９”の割り当てから生じており、かつ因数「２」は、時間間隔（ｔ０１，ｔ０２）内の電流上昇が、２つの振幅段、つまりゼロ～ＡＳ２に相当するという事実から生じている。

【0065】

さらなる電流上昇は、図１７によれば、時間間隔（ｔ０５，ｔ０６）内で後にようやく発生し、しかも１つの振幅段の、つまりここでは例示的に最大限可能な第３の振幅段ＡＳ３への電流上昇（例えば、全ての３つのＦｅＦＥＴ１１０－１、１１０－２、１１０－３を通る電流の、それぞれ１００ｎＡへの制限に基づく）が発生する。したがって、時間間隔（ｔ０５，ｔ０６）内の例示的な電流上昇は、例えば、ＭＡＣ計算の結果への寄与「１＊２」と解釈でき、これに関し値２は、時点ｔ０６（第３の振幅段ＡＳ３の達成）への値“２”の割り当てから生じており、かつ因数「１」は、時間間隔（ｔ０５，ｔ０６）内の電流上昇が、１つの振幅段、つまりＡＳ２～ＡＳ３に相当するという事実から生じている。

【0066】

さらなる例示的な実施形態では、ＭＡＣ計算の結果は、つまり２＊９＋１＊２＝２０と解釈され得る。
さらなる例示的な実施形態、図１６では、本方法は、設定可能な時点に、第２の量Ｇ２の変化Ｇ２’を確定３２０し、例えばこの設定可能な時点がそれぞれ、それぞれの第１の入力量Ｅ１に関するおよび／またはそれぞれの第２の入力量Ｅ２に関する可能な値と関連付けられているステップと、第２の量Ｇ２の確定された変化Ｇ２’に重み付け３２２し、重み付けされた変化Ｇ２”が得られるステップと、任意選択で、第２の量Ｇ２の重み付けされた変化Ｇ２”を合計することで第１の出力量Ａ１”を確定３２４するステップとを有することが企図されている。

【0067】

さらなる例示的な実施形態では、第２の量Ｇ２の確定されるべき変化と見なされ得るのは、例えば、使用されるトランジスタ１１０－１、１１０－２、．．．の少なくとも１つの、高抵抗状態から低抵抗状態への移行と関連付けられている変化である。さらなる例示的な実施形態では、例えば、使用されるトランジスタの少なくとも１つの負荷区間を通る最大電流が１００ｎＡである場合、第２の量Ｇ２の変化は約１００ｎＡの範囲内で考慮され得る。さらなる例示的な実施形態では、例えば、使用されるトランジスタのどれも前記の１００ｎＡより相応に低い最大電流を有さない場合に限り、第２の量Ｇ２の例えば１００ｎＡより明らかに小さい変化は考慮されないままでよい。

【0068】

さらなる例示的な実施形態、図１６では、本方法は、例えば設定可能な停止基準が満たされるまで、確定３２０および重み付け３２２を繰り返す３２３ステップを有することが企図されている。

【0069】

さらなる例示的な実施形態では、停止基準は、例えば、使用されるトランジスタ１１０－１、１１０－２、．．．の数をベースとして、ならびに／または使用されるトランジスタの少なくとも１つのそれぞれの第１および／もしくは第２の入力量をベースとして設定可能な、設定可能な最大測定時間が過ぎることである。

【0070】

さらなる例示的な実施形態では、停止基準は、第２の量Ｇ２が、例えば処理装置１００、１００ａの構成（例えばトランジスタの数）に応じた最大値を有する場合に満たされている（例えば第１の節点Ｎ１での最大電流は、例えば全てのトランジスタが低抵抗である状態に相当する）。

【0071】

さらなる例示的な実施形態、図１８では、本方法は、（例えば第２の量Ｇ２の変化と関連付けられた）設定可能な時点ｔ０２、ｔ０３、．．．（図１７）を、それぞれの第１の入力量に関するおよび／またはそれぞれの第２の入力量に関する可能な値“９”、“６”、．．．に割り当てる３３０ステップを有することが企図されている。これに関しては図１８に基づき、例えば割り当てＺＵＯＲＤが生じ、この割り当てＺＵＯＲＤは、任意選択で後にＭＡＣ計算の実行のために使用可能である（任意選択のブロック３３２を参照）。

【0072】

さらなる例示的な実施形態では、例えば因数ａ、ｂの少なくとも１つがゼロ、つまりａ＝０および／またはｂ＝０である場合、乗算ａ＊ｂ＝ｃの結果として、値ゼロ、つまりｃ＝０も発生し得る。

【0073】

例示的に、因数ａ（第１の入力量Ｅ１に相当）が値ゼロを有し得るのは、印加２０２、３０２の際、つまり容量Ｃ－１ａ（図２）の充電中に、ゲート・ソース電圧の経時的推移が、測定時間内には、つまり例えば当該測定の終了前には相応の閾値に達しないような値に、第１のメモリスティブ要素ＭＲ－１の抵抗がプログラミングされる場合である。

【0074】

例示的に、入力電圧Ｖ－１が値ゼロを有する場合、因数ｂ（第２の入力量Ｅ２に相当）は値ゼロを有し得る。このとき容量Ｃ－１ａの充電は行われず、かつ当該ＦＥＴは（例えばまったく）導通せず、したがって測定中に電流寄与をもたらすこともない。

【0075】

さらなる例示的な実施形態、図２は、実施形態に基づく方法を実行するための装置１０００に関する。
さらなる例示的な実施形態では、装置１０００は、少なくとも１つの第１のトランジスタ１１０－１、例えば電界効果トランジスタを有する処理装置１００、１００ａを有し、例えば処理装置１００、１００ａがｎ個（ｎ＞１）のトランジスタ、例えば電界効果トランジスタを有することが企図されている。

【0076】

さらなる例示的な実施形態、図２では、本装置は、少なくとも１つのトランジスタ１１０－１のための充電電流を提供するために少なくとも１つの充電機構１２を有することが企図されている。

【0077】

さらなる例示的な実施形態、図２では、装置１０００は、以下の量、すなわちａ）第１の量Ｇ１、ｂ）第２の量Ｇ２、の少なくとも１つを確定するために、少なくとも１つの測定機構２０、例えばアナログ／デジタル変換器、例えば電流ベースのアナログ／デジタル変換器を有することが企図されている。

【0078】

第１および／または第２の量が、電圧Ｕ－Ｉ－ＬＳの形態で存在している場合に限り、例えば、測定機構２０は、電圧Ｕ－Ｉ－ＬＳをデジタル（時間離散型および／または値離散型）信号に変換するためのアナログ／デジタル変換器として形成されていてもよい。

【0079】

さらなる例示的な実施形態、図２では、装置１０００は、以下の要素、すなわちａ）装置１０００の少なくとも１つのコンポーネント（例えば１２および／または２０）のコントロール、ｂ）実施形態に基づく方法の少なくとも１つの態様の実行、の少なくとも１つを実行するために形成されているコントロール機構４００を有することが企図されている。

【0080】

図１９は例示的に、さらなる例示的な実施形態に基づくコントロール機構４００の構成を示している。
例示的に、コントロール機構４００は、少なくとも１つの計算コア（不図示）を備えた計算機構（「コンピュータ」）４０２を有し、計算機構４０２に割り当てられたメモリ機構４０４を、以下の要素、すなわちａ）データＤＡＴ（例えば装置１０００または処理装置１００の少なくとも１つのコンポーネントと関連付けられたデータ、例えば第１の入力量Ｅ１に関する可能な値および／または第２の入力量Ｅ２に関する可能な値および／または割り当てＺＵＯＲＤおよび／またはその時々の構成についてのデータ（例えば、メモリスティブ要素ＭＲ－１、ＭＲ－２、ＭＲ－３がその時々にどのようにプログラミングされているか、および／または入力電圧Ｖ－１、Ｖ－２、．．．にどの値がその時々に提供されるか、の特徴をなしている））、ｂ）例えば実施形態に基づく方法を実行するためのコンピュータプログラムＰＲＧ、の少なくとも１つを少なくとも一時的に記憶するために有する。

【0081】

さらなる例示的な実施形態では、メモリ機構４０４は、揮発性メモリ（例えばメインメモリ（ＲＡＭ））４０４ａ、および／もしくは不揮発性（ＮＶＭ）メモリ（例えばフラッシュＥＥＰＲＯＭ）４０４ｂ、またはこれらの組合せもしくはその他の明確には挙げていないメモリタイプとの組合せを有する。

【0082】

その代わりにコントロール機構４００は、例えばＡＳＩＣ（特定用途向け集積回路）として、および／もしくはプログラミング可能な論理回路、例えばＦＰＧＡとして、および／もしくはマイクロコントローラとして、および／もしくはデジタルシグナルプロセッサとして、および／もしくは例えば行列算術演算のためのアクセラレータ回路として、および／もしくは例えば純粋なハードウェア回路、例えばデジタル回路として形成されていてもよく、かつ／またはこれらの要素の少なくとも１つを有し得る。

【0083】

さらなる例示的な実施形態、図１９は、コンピュータ４０２によって実行される際にコンピュータ４０２に実施形態に基づく方法を実行させる命令ＰＲＧ’を含むコンピュータ可読のメモリ媒体ＳＭに関する。

【0084】

さらなる例示的な実施形態は、コンピュータ４０２によるプログラムＰＲＧの実行時にコンピュータ４０２に実施形態に基づく方法を実行させる命令を含むコンピュータプログラムＰＲＧに関する。

【0085】

さらなる例示的な実施形態はデータキャリア信号ＤＣＳに関し、データキャリア信号ＤＣＳは、実施形態に基づくコンピュータプログラムＰＲＧの特徴をなしており、かつ／または実施形態に基づくコンピュータプログラムＰＲＧを伝送する。データキャリア信号ＤＣＳは、例えば、装置４００の任意選択のデータインターフェイス４０６を介して受信可能である。

【0086】

さらなる例示的な実施形態、図２０は、実施形態に基づく少なくとも１つの装置１０００を有する計算機構、例えばベクトル行列乗算機構ＶＭＭに関する。
さらなる例示的な実施形態、図２１は、以下の要素、すなわちａ）例えばそれぞれ複数ビットを有し得る例えば重みおよび／または入力量Ｅ１、Ｅ２を用いたＣｏｍｐｕｔｅ－ｉｎ－Ｍｅｍｏｒｙ法の実行５０１、ｂ）人工ニューラルネットワーク５０２、例えば人工ディープニューラルネットワーク５０３、ｃ）画像処理５０４、ｄ）計算の効率的な実行５０５、ｅ）計算の実行に関する効率の向上５０６、ｆ）自動運転５０７、ｇ）機械学習５０８、例えば推論、の少なくとも１つのための、実施形態に基づく方法および／または実施形態に基づく装置１０００および／または実施形態に基づく計算機構ＶＭＭの使用５００に関する。

【0087】

助成および支援についての情報
本出願に至ったプロジェクトは、合同事業ＥＣＳＥＬ（ＪＵ）の助成金協定Ｎｏ．８２６６５５の枠組みの中で助成された。このＪＵは、欧州連合およびベルギー、フランス、ドイツ、オランダ、スイスの、研究およびイノベーションプログラム ホライズン２０２０による支援を得ている。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【外国語明細書】