知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024133231
(43)【公開日】2024-10-01
(54)【発明の名称】容量素子
(51)【国際特許分類】
H10B 12/00 20230101AFI20240920BHJP
H01L 21/336 20060101ALI20240920BHJP
H01L 21/822 20060101ALI20240920BHJP
H01L 21/8234 20060101ALI20240920BHJP
H01L 27/088 20060101ALI20240920BHJP
H01L 21/8238 20060101ALI20240920BHJP
H01L 29/786 20060101ALI20240920BHJP
【ＦＩ】
H10B12/00 671Z
H10B12/00 621B
H10B12/00 801
H01L29/78 371
H01L27/04 C
H01L27/06 102A
H01L27/088 E
H01L27/088 331E
H01L27/092 G
H01L29/78 613B
H01L29/78 618B
【審査請求】有
【請求項の数】1
【出願形態】ＯＬ
(21)【出願番号】P 2024112334
(22)【出願日】2024-07-12
(62)【分割の表示】P 2023016641の分割
【原出願日】2016-10-28
(31)【優先権主張番号】P 2015214050
(32)【優先日】2015-10-30
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】田中 哲弘
(72)【発明者】
【氏名】岡崎 豊
(57)【要約】
【課題】微細なトランジスタを提供する。または、寄生容量の小さいトランジスタを提供
する。または、周波数特性の高いトランジスタを提供する。またはオン電流の大きなトラ
ンジスタを提供する。または、該トランジスタを有する半導体装置を提供する。または、
集積度の高い半導体装置を提供する。または、新規な容量素子を提供する。
【解決手段】第１の導電体と、第２の導電体と、絶縁体と、を有し、第１の導電体は、第
２の導電体と、絶縁体を介して互いに重なる領域を有し、第１の導電体は、タングステン
およびシリコンを有し、絶縁体は、第１の導電体を酸化することによって形成される酸化
シリコン膜を有する容量素子。
【選択図】図１
する。または、周波数特性の高いトランジスタを提供する。またはオン電流の大きなトラ
ンジスタを提供する。または、該トランジスタを有する半導体装置を提供する。または、
集積度の高い半導体装置を提供する。または、新規な容量素子を提供する。
【解決手段】第１の導電体と、第２の導電体と、絶縁体と、を有し、第１の導電体は、第
２の導電体と、絶縁体を介して互いに重なる領域を有し、第１の導電体は、タングステン
およびシリコンを有し、絶縁体は、第１の導電体を酸化することによって形成される酸化
シリコン膜を有する容量素子。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１の導電体と、第２の導電体と、絶縁体と、を有し、
前記第１の導電体と、前記第２の導電体と、は前記絶縁体を介して互いに重なる領域を有し、
前記第１の導電体は、タングステンおよびシリコンを有し、
前記絶縁体は、前記第１の導電体を酸化することによって形成される酸化シリコン膜を有することを特徴とする容量素子。
前記第１の導電体と、前記第２の導電体と、は前記絶縁体を介して互いに重なる領域を有し、
前記第１の導電体は、タングステンおよびシリコンを有し、
前記絶縁体は、前記第１の導電体を酸化することによって形成される酸化シリコン膜を有することを特徴とする容量素子。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、例えば、トランジスタおよび半導体装置、ならびにそれらの製造方法に関す
る。または、本発明は、例えば、表示装置、発光装置、照明装置、蓄電装置、記憶装置、
プロセッサ、電子機器に関する。または、表示装置、液晶表示装置、発光装置、記憶装置
、電子機器の製造方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装
置、記憶装置、電子機器の駆動方法に関する。
る。または、本発明は、例えば、表示装置、発光装置、照明装置、蓄電装置、記憶装置、
プロセッサ、電子機器に関する。または、表示装置、液晶表示装置、発光装置、記憶装置
、電子機器の製造方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装
置、記憶装置、電子機器の駆動方法に関する。
【0002】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発
明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション
・オブ・マター）に関するものである。
の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発
明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション
・オブ・マター）に関するものである。
【0003】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機
器は、半導体装置を有する場合がある。
置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機
器は、半導体装置を有する場合がある。
【背景技術】
【0004】
近年は、酸化物半導体を用いたトランジスタが注目されている。酸化物半導体は、スパ
ッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半
導体に用いることができる。また、酸化物半導体を用いたトランジスタは、非晶質シリコ
ンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設
備投資を抑えられるメリットもある。
ッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半
導体に用いることができる。また、酸化物半導体を用いたトランジスタは、非晶質シリコ
ンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設
備投資を抑えられるメリットもある。
【0005】
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が
小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が
小さいという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照
。）。
小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が
小さいという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照
。）。
【0006】
また、酸化物半導体を用いたトランジスタで、ゲート電極を開口部に埋め込んで作製す
る方法などが開示されている（特許文献２および特許文献３参照。）。
る方法などが開示されている（特許文献２および特許文献３参照。）。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開２０１２－２５７１８７号公報
【特許文献2】特開２０１４－２４１４０７号公報
【特許文献3】特開２０１４－２４０８３３号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
微細なトランジスタを提供することを課題の一とする。または、寄生容量の小さいトラ
ンジスタを提供することを課題の一とする。または、周波数特性の高いトランジスタを提
供することを課題の一とする。または、電気特性の良好なトランジスタを提供することを
課題の一とする。または、電気特性の安定したトランジスタを提供することを課題の一と
する。または、オン時の電流の大きいトランジスタを提供することを課題の一とする。ま
たは、オフ時の電流の小さいトランジスタを提供することを課題の一とする。または、新
規なトランジスタを提供することを課題の一とする。または、該トランジスタを有する半
導体装置を提供することを課題の一とする。または、動作速度の速い半導体装置を提供す
ることを課題の一とする。または、集積度の高い半導体装置を提供することを課題の一と
する。または、新規な半導体装置を提供することを課題の一とする。または、該半導体装
置を有するモジュールを提供することを課題の一とする。または、該半導体装置、または
該モジュールを有する電子機器を提供することを課題の一とする。
ンジスタを提供することを課題の一とする。または、周波数特性の高いトランジスタを提
供することを課題の一とする。または、電気特性の良好なトランジスタを提供することを
課題の一とする。または、電気特性の安定したトランジスタを提供することを課題の一と
する。または、オン時の電流の大きいトランジスタを提供することを課題の一とする。ま
たは、オフ時の電流の小さいトランジスタを提供することを課題の一とする。または、新
規なトランジスタを提供することを課題の一とする。または、該トランジスタを有する半
導体装置を提供することを課題の一とする。または、動作速度の速い半導体装置を提供す
ることを課題の一とする。または、集積度の高い半導体装置を提供することを課題の一と
する。または、新規な半導体装置を提供することを課題の一とする。または、該半導体装
置を有するモジュールを提供することを課題の一とする。または、該半導体装置、または
該モジュールを有する電子機器を提供することを課題の一とする。
【0009】
なお、これらの課題の記載は、他の課題の存在を妨げることはない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書
、図面、請求項などの記載から、自ずと明らかとなることであり、明細書、図面、請求項
などの記載から、これら以外の課題を抽出することが可能である。
態様は、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書
、図面、請求項などの記載から、自ずと明らかとなることであり、明細書、図面、請求項
などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【0010】
（１）
本発明の一態様は、第１の導電体と、第２の導電体と、絶縁体と、を有し、第１の導電
体は、第２の導電体と、前絶縁体を介して互いに重なる領域を有し、第１の導電体は、タ
ングステンおよびシリコンを有し、絶縁体は、第１の導電体を酸化することによって形成
される酸化シリコン膜を有することを特徴とする容量素子である。
本発明の一態様は、第１の導電体と、第２の導電体と、絶縁体と、を有し、第１の導電
体は、第２の導電体と、前絶縁体を介して互いに重なる領域を有し、第１の導電体は、タ
ングステンおよびシリコンを有し、絶縁体は、第１の導電体を酸化することによって形成
される酸化シリコン膜を有することを特徴とする容量素子である。
【0011】
（２）
本発明の一態様は、タングステンおよびシリコンを有する第１の導電体と、第２の導電
体と、第１の導電体と接する絶縁体と、を有し、第１の導電体は、第２の導電体と、前絶
縁体を介して互いに重なる領域を有し、第２の導電体と絶縁体は、互いに接する領域を有
し、絶縁体は、酸化シリコン膜であり、１５ｎｍ以下の膜厚であることを特徴とする容量
素子である。
本発明の一態様は、タングステンおよびシリコンを有する第１の導電体と、第２の導電
体と、第１の導電体と接する絶縁体と、を有し、第１の導電体は、第２の導電体と、前絶
縁体を介して互いに重なる領域を有し、第２の導電体と絶縁体は、互いに接する領域を有
し、絶縁体は、酸化シリコン膜であり、１５ｎｍ以下の膜厚であることを特徴とする容量
素子である。
【0012】
（３）
本発明の一態様は、半導体装置は、容量素子およびトランジスタを有し、トランジスタ
は、ドレイン電極を有し、容量素子は、第１の電極および第２の電極を有し、容量素子の
第１の電極とドレイン電極は電気的に接続され、容量素子は、（１）または（２）に記載
の容量素子であることを特徴とする半導体装置である。
本発明の一態様は、半導体装置は、容量素子およびトランジスタを有し、トランジスタ
は、ドレイン電極を有し、容量素子は、第１の電極および第２の電極を有し、容量素子の
第１の電極とドレイン電極は電気的に接続され、容量素子は、（１）または（２）に記載
の容量素子であることを特徴とする半導体装置である。
【0013】
（４）
本発明の一態様は、モジュールは、（１）または（２）に記載の容量素子、（３）に記
載の半導体装置、およびプリント基板を有することを特徴とするモジュールである。
本発明の一態様は、モジュールは、（１）または（２）に記載の容量素子、（３）に記
載の半導体装置、およびプリント基板を有することを特徴とするモジュールである。
【0014】
（５）
本発明の一態様は、電子機器は、（１）または（２）に記載の容量素子、（３）に記載
の半導体装置、（４）に記載のモジュール、およびスピーカーまたは操作キーを有するこ
とを特徴とする電子機器である。
本発明の一態様は、電子機器は、（１）または（２）に記載の容量素子、（３）に記載
の半導体装置、（４）に記載のモジュール、およびスピーカーまたは操作キーを有するこ
とを特徴とする電子機器である。
【0015】
（６）
本発明の一態様は、第１の導電体を成膜し、第１の導電体に、酸素を含むプラズマ処理
を行うことで、第１の導電体の表面に酸化シリコン膜を形成し、酸化シリコン膜上に、第
２の導電体を成膜し、第１の導電体は、タングステンおよびシリコンを有することを特徴
とする容量素子の作製方法である。
本発明の一態様は、第１の導電体を成膜し、第１の導電体に、酸素を含むプラズマ処理
を行うことで、第１の導電体の表面に酸化シリコン膜を形成し、酸化シリコン膜上に、第
２の導電体を成膜し、第１の導電体は、タングステンおよびシリコンを有することを特徴
とする容量素子の作製方法である。
【0016】
（７）
本発明の一態様は、プラズマ処理は、高密度プラズマを用いた処理を含むことを特徴と
する（６）に記載の容量素子の作製方法である。
本発明の一態様は、プラズマ処理は、高密度プラズマを用いた処理を含むことを特徴と
する（６）に記載の容量素子の作製方法である。
【0017】
（８）
本発明の一態様は、半導体装置の作製方法であって、半導体装置は、容量素子およびト
ランジスタを有し、トランジスタは、ドレイン電極を有し、容量素子は、第１の電極およ
び第２の電極を有し、容量素子の第１の電極、とドレイン電極は電気的に接続され、容量
素子は、（６）または（７）のいずれか一に記載の容量素子の作製方法を用いて作製され
ていることを特徴とする半導体装置の作製方法である。
本発明の一態様は、半導体装置の作製方法であって、半導体装置は、容量素子およびト
ランジスタを有し、トランジスタは、ドレイン電極を有し、容量素子は、第１の電極およ
び第２の電極を有し、容量素子の第１の電極、とドレイン電極は電気的に接続され、容量
素子は、（６）または（７）のいずれか一に記載の容量素子の作製方法を用いて作製され
ていることを特徴とする半導体装置の作製方法である。
【0018】
（９）
本発明の一態様は、モジュールの作製方法であって、モジュールは、（６）または（７
）のいずれか一に記載の容量素子の作製方法を用いて作製された容量素子、（８）に記載
の半導体装置の作製方法を用いて作製された半導体装置、およびプリント基板を有するこ
とを特徴とするモジュールの作製方法である。
本発明の一態様は、モジュールの作製方法であって、モジュールは、（６）または（７
）のいずれか一に記載の容量素子の作製方法を用いて作製された容量素子、（８）に記載
の半導体装置の作製方法を用いて作製された半導体装置、およびプリント基板を有するこ
とを特徴とするモジュールの作製方法である。
【0019】
（１０）
本発明の一態様は、電子機器の作製方法であって、電子機器は、（６）または（７）の
いずれか一に記載の容量素子の作製方法を用いて作製された容量素子、（８）に記載の半
導体装置の作製方法を用いて作製された半導体装置、（９）に記載のモジュールの作製方
法を用いて作製されたモジュール、およびスピーカーまたは操作キーを有することを特徴
とする電子機器の作製方法である。
本発明の一態様は、電子機器の作製方法であって、電子機器は、（６）または（７）の
いずれか一に記載の容量素子の作製方法を用いて作製された容量素子、（８）に記載の半
導体装置の作製方法を用いて作製された半導体装置、（９）に記載のモジュールの作製方
法を用いて作製されたモジュール、およびスピーカーまたは操作キーを有することを特徴
とする電子機器の作製方法である。
【0020】
（１１）
本発明の一態様は、第１の絶縁体上に第２の絶縁体を成膜し、第２の絶縁体上に、半導
体を成膜し、半導体上に、第１の導電体を成膜し、第１の導電体を第１のリソグラフィー
法により、第１の導電体の一部をエッチングし、第１の導電体、半導体および第２の絶縁
体を第２のリソグラフィー法により、第１の導電体、半導体および第２の絶縁体の一部を
エッチングすることで、第１の導電体を第２の導電体と第３の導電体とに分離し、第２の
導電体、第３の導電体、半導体および第２の絶縁体からなる多層膜を形成し、第２の導電
体および第３の導電体に、酸素を含むプラズマ処理を行うことによって、第２の導電体の
側面、第２の導電体の上面、第３の導電体の側面および第３の導電体の上面に酸化シリコ
ン膜を形成し、酸化シリコン膜上、第１の絶縁体上、第２の絶縁体の側面および半導体の
側面を覆うように、第３の絶縁体を成膜し、第３の絶縁体上に、第４の絶縁体を成膜し、
第４の絶縁体上に第４の導電体を成膜し、第４の導電体を第３のリソグラフィー法により
、第４の導電体の一部をエッチングし、第１の導電体は、タングステンおよびシリコンを
含むことを特徴とするトランジスタの作製方法である。
本発明の一態様は、第１の絶縁体上に第２の絶縁体を成膜し、第２の絶縁体上に、半導
体を成膜し、半導体上に、第１の導電体を成膜し、第１の導電体を第１のリソグラフィー
法により、第１の導電体の一部をエッチングし、第１の導電体、半導体および第２の絶縁
体を第２のリソグラフィー法により、第１の導電体、半導体および第２の絶縁体の一部を
エッチングすることで、第１の導電体を第２の導電体と第３の導電体とに分離し、第２の
導電体、第３の導電体、半導体および第２の絶縁体からなる多層膜を形成し、第２の導電
体および第３の導電体に、酸素を含むプラズマ処理を行うことによって、第２の導電体の
側面、第２の導電体の上面、第３の導電体の側面および第３の導電体の上面に酸化シリコ
ン膜を形成し、酸化シリコン膜上、第１の絶縁体上、第２の絶縁体の側面および半導体の
側面を覆うように、第３の絶縁体を成膜し、第３の絶縁体上に、第４の絶縁体を成膜し、
第４の絶縁体上に第４の導電体を成膜し、第４の導電体を第３のリソグラフィー法により
、第４の導電体の一部をエッチングし、第１の導電体は、タングステンおよびシリコンを
含むことを特徴とするトランジスタの作製方法である。
【0021】
（１２）
本発明の一態様は、プラズマ処理は、高密度プラズマを用いた処理を含むことを特徴と
する（１１）に記載のトランジスタの作製方法である。
本発明の一態様は、プラズマ処理は、高密度プラズマを用いた処理を含むことを特徴と
する（１１）に記載のトランジスタの作製方法である。
【0022】
（１３）
本発明の一態様は、半導体装置の作製方法であって、半導体装置は、（１１）または（
１２）のいずれか一に記載のトランジスタの作製方法を用いて作製されたトランジスタを
有することを特徴とした半導体装置の作製方法である。
本発明の一態様は、半導体装置の作製方法であって、半導体装置は、（１１）または（
１２）のいずれか一に記載のトランジスタの作製方法を用いて作製されたトランジスタを
有することを特徴とした半導体装置の作製方法である。
【0023】
（１４）
本発明の一態様は、モジュールの作製方法であって、（１１）または（１２）のいずれ
か一に記載のトランジスタの作製方法を用いて作製されたトランジスタ、（１３）に記載
の半導体装置の作製方法を用いて作製された半導体装置、およびプリント基板を有するこ
とを特徴とするモジュールの作製方法である。
本発明の一態様は、モジュールの作製方法であって、（１１）または（１２）のいずれ
か一に記載のトランジスタの作製方法を用いて作製されたトランジスタ、（１３）に記載
の半導体装置の作製方法を用いて作製された半導体装置、およびプリント基板を有するこ
とを特徴とするモジュールの作製方法である。
【0024】
（１５）
本発明の一態様は、電子機器の作製方法であって、電子機器は、（１１）または（１２
）のいずれか一に記載のトランジスタの作製方法を用いて作製されたトランジスタ、（１
３）に記載の半導体装置の作製方法を用いて作製された半導体装置、（１４）に記載のモ
ジュールの作製方法を用いて作製されたモジュール、およびスピーカーまたは操作キーを
有することを特徴とする電子機器の作製方法である。
本発明の一態様は、電子機器の作製方法であって、電子機器は、（１１）または（１２
）のいずれか一に記載のトランジスタの作製方法を用いて作製されたトランジスタ、（１
３）に記載の半導体装置の作製方法を用いて作製された半導体装置、（１４）に記載のモ
ジュールの作製方法を用いて作製されたモジュール、およびスピーカーまたは操作キーを
有することを特徴とする電子機器の作製方法である。
【0025】
なお、本発明の一態様に係る半導体装置において、酸化物半導体を他の半導体に置き換
えても構わない。
えても構わない。
【発明の効果】
【0026】
微細なトランジスタを提供することができる。または、寄生容量の小さいトランジスタ
を提供することができる。または、周波数特性の高いトランジスタを提供することができ
る。または、電気特性の良好なトランジスタを提供することができる。または、電気特性
の安定したトランジスタを提供することができる。または、オン時の電流の大きいトラン
ジスタを提供することができる。または、オフ時の電流の小さいトランジスタを提供する
ことができる。または、新規なトランジスタを提供することができる。または、該トラン
ジスタを有する半導体装置を提供することができる。または、動作速度の速い半導体装置
を提供することができる。または、集積度の高い半導体装置を提供することができる。ま
たは、新規な半導体装置を提供することができる。または、該半導体装置を有するモジュ
ールを提供することができる。または、該半導体装置、または該モジュールを有する電子
機器を提供することができる。
を提供することができる。または、周波数特性の高いトランジスタを提供することができ
る。または、電気特性の良好なトランジスタを提供することができる。または、電気特性
の安定したトランジスタを提供することができる。または、オン時の電流の大きいトラン
ジスタを提供することができる。または、オフ時の電流の小さいトランジスタを提供する
ことができる。または、新規なトランジスタを提供することができる。または、該トラン
ジスタを有する半導体装置を提供することができる。または、動作速度の速い半導体装置
を提供することができる。または、集積度の高い半導体装置を提供することができる。ま
たは、新規な半導体装置を提供することができる。または、該半導体装置を有するモジュ
ールを提供することができる。または、該半導体装置、または該モジュールを有する電子
機器を提供することができる。
【0027】
なお、これらの効果の記載は、他の効果の存在を妨げない。なお、本発明の一態様は、
これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請
求項などの記載から、自ずと明らかとなることであり、明細書、図面、請求項などの記載
から、これら以外の効果を抽出することが可能である。
これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請
求項などの記載から、自ずと明らかとなることであり、明細書、図面、請求項などの記載
から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【0028】
【図1】本発明の一態様に係る容量素子の断面図。
【図2】本発明の一態様に係る容量素子の作製方法を示す断面図。
【図3】本発明の一態様に係る容量素子の作製方法を示す断面図。
【図4】本発明の一態様に係るトランジスタを示す上面図および断面図。
【図5】本発明の一態様に係るトランジスタを示す上面図および断面図。
【図6】本発明の一態様に係るトランジスタを示す断面図。
【図7】ＣＡＡＣ－ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ－ＯＳの制限視野電子回折パターンを示す図。
【図8】ＣＡＡＣ－ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。
【図9】ｎｃ－ＯＳの電子回折パターンを示す図、およびｎｃ－ＯＳの断面ＴＥＭ像。
【図10】ａ－ｌｉｋｅ ＯＳの断面ＴＥＭ像。
【図11】Ｉｎ－Ｇａ－Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図12】本発明に係る酸化物の原子数比の範囲を説明する図。
【図13】ＩｎＭＺｎＯ４の結晶を説明する図。
【図14】酸化物の積層構造におけるバンド図。
【図15】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図16】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図17】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図18】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図19】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図20】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図21】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図22】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図23】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図24】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図25】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図26】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図27】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図28】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図29】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図30】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図31】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図32】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図33】本発明の一態様に係る記憶装置の回路図。
【図34】本発明の一態様に係る半導体装置を示す断面図。
【図35】本発明の一態様に係る半導体装置を示す断面図。
【図36】本発明の一態様に係る半導体装置を示す回路図および断面図。
【図37】本発明の一態様に係るＣＰＵを示すブロック図。
【図38】本発明の一態様に係る記憶素子の回路図。
【図39】撮像装置を示す平面図。
【図40】撮像装置の画素を示す平面図。
【図41】撮像装置を示す断面図。
【図42】撮像装置を示す断面図。
【図43】ＲＦタグの構成例を説明する図。
【図44】本発明の一態様に係る、半導体装置を示す回路図、上面図および断面図。
【図45】本発明の一態様に係る、半導体装置を示す回路図および断面図。
【図46】本発明の一態様を説明するためのブロック図、回路図および波形図。
【図47】本発明の一態様を説明するための回路図およびタイミングチャート。
【図48】本発明の一態様を説明するための回路図。
【図49】本発明の一態様を説明するための回路図。
【図50】本発明の一態様を説明するための回路図。
【図51】本発明の一態様を説明するための回路図。
【図52】本発明の一態様を説明するための回路図。
【図53】表示モジュールを説明する図。
【図54】リードフレーム型のインターポーザを用いたパッケージの断面構造を表す斜視図および携帯電話のモジュールの構成を表す平面図。
【図55】本発明の一態様に係る電子機器を示す図。
【図56】本発明の一態様に係る電子機器を示す図。
【図57】本発明の一態様に係る電子機器を示す図。
【図58】本発明の一態様に係る、ＲＦタグの使用例。
【図59】実施例のＣ－Ｖ測定のグラフ。
【図60】実施例の断面ＳＴＥＭ像。
【図61】実施例のＸＰＳ分析のグラフ。
【図62】実施例のＸＰＳ分析のグラフ。
【発明を実施するための形態】
【0029】
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の
説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易
に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されない
。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面
間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に
符号を付さない場合がある。なお、異なる符号の構成要素の記載を参照する場合、参照さ
れた構成要素の厚さ、組成、構造または形状などについての記載を適宜用いることができ
る。
説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易
に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されない
。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面
間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に
符号を付さない場合がある。なお、異なる符号の構成要素の記載を参照する場合、参照さ
れた構成要素の厚さ、組成、構造または形状などについての記載を適宜用いることができ
る。
【0030】
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張され
ている場合がある。
ている場合がある。
【0031】
なお、本明細書において、「膜」という表記と、「層」という表記と、を互いに入れ替
えることが可能である。
えることが可能である。
【0032】
なお、本明細書において、例えば、物体の形状を「径」、「粒径」、「大きさ」、「サ
イズ」、「幅」などで規定する場合、物体が収まる最小の立方体における一辺の長さ、ま
たは物体の一断面における円相当径と読み替えてもよい。物体の一断面における円相当径
とは、物体の一断面と等しい面積となる正円の直径をいう。
イズ」、「幅」などで規定する場合、物体が収まる最小の立方体における一辺の長さ、ま
たは物体の一断面における円相当径と読み替えてもよい。物体の一断面における円相当径
とは、物体の一断面と等しい面積となる正円の直径をいう。
【0033】
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位
）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能であ
る。一般的に、電位（電圧）は、相対的であり、基準の電位からの相対的な大きさによっ
て決定される。したがって、「接地電位」などと記載されている場合であっても、電位が
０Ｖであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場合もあ
る。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場合には
、その電位を基準として、正の電位と負の電位が規定される。
）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能であ
る。一般的に、電位（電圧）は、相対的であり、基準の電位からの相対的な大きさによっ
て決定される。したがって、「接地電位」などと記載されている場合であっても、電位が
０Ｖであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場合もあ
る。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場合には
、その電位を基準として、正の電位と負の電位が規定される。
【0034】
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積
層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」
などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞
と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」
などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞
と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【0035】
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃
度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半
導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャリア移
動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物
半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第
２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例え
ば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、
窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損
を形成する場合がある。また、半導体がシリコン膜である場合、半導体の特性を変化させ
る不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、
第１５族元素などがある。ただし、不純物以外にも、過剰に含まれた主成分の元素がＤＯ
Ｓの原因となる場合もある。その場合、微量（例えば０．００１原子％以上３原子％未満
）の添加物によってＤＯＳを低くできる場合がある。なお、該添加物としては、上述した
不純物となりうる元素を用いることもできる。
度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半
導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャリア移
動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物
半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第
２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例え
ば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、
窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損
を形成する場合がある。また、半導体がシリコン膜である場合、半導体の特性を変化させ
る不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、
第１５族元素などがある。ただし、不純物以外にも、過剰に含まれた主成分の元素がＤＯ
Ｓの原因となる場合もある。その場合、微量（例えば０．００１原子％以上３原子％未満
）の添加物によってＤＯＳを低くできる場合がある。なお、該添加物としては、上述した
不純物となりうる元素を用いることもできる。
【0036】
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラ
ンジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重
なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース
電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つ
のトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、
一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明
細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値
、最小値または平均値とする。
ンジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重
なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース
電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つ
のトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、
一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明
細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値
、最小値または平均値とする。
【0037】
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中
で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される
領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つの
トランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、
一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明
細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値
、最小値または平均値とする。
で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される
領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つの
トランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、
一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明
細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値
、最小値または平均値とする。
【0038】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャ
ネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示され
るチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば
、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面
図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくな
る場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面
に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において
示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅
の方が大きくなる。
ネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示され
るチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば
、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面
図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくな
る場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面
に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において
示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅
の方が大きくなる。
【0039】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実
測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見
積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形
状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である
。
測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見
積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形
状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である
。
【0040】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互い
に重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ
上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎ
ｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載し
た場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または
、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合が
ある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲
い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどに
よって、値を決定することができる。
に重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ
上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎ
ｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載し
た場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または
、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合が
ある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲
い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどに
よって、値を決定することができる。
【0041】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求
める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチ
ャネル幅を用いて計算する場合とは異なる値をとる場合がある。
める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチ
ャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【0042】
なお、本明細書において、ＡがＢより迫り出した形状を有すると記載する場合、上面図
または断面図において、Ａの少なくとも一端が、Ｂの少なくとも一端よりも外側にある形
状を有することを示す場合がある。したがって、ＡがＢより迫り出した形状を有すると記
載されている場合、例えば上面図において、Ａの一端が、Ｂの一端よりも外側にある形状
を有すると読み替えることができる。
または断面図において、Ａの少なくとも一端が、Ｂの少なくとも一端よりも外側にある形
状を有することを示す場合がある。したがって、ＡがＢより迫り出した形状を有すると記
載されている場合、例えば上面図において、Ａの一端が、Ｂの一端よりも外側にある形状
を有すると読み替えることができる。
【0043】
なお、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度
で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また
、「略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態を
いう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されてい
る状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」
とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また
、「略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態を
いう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されてい
る状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」
とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【0044】
なお、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表
す。
す。
【0045】
なお、明細書において、単に半導体と記載される場合、様々な半導体に置き換えること
ができる場合がある。例えば、シリコン、ゲルマニウムなどの第１４族半導体、酸化物半
導体、炭化シリコン、ケイ化ゲルマニウム、ヒ化ガリウム、リン化インジウム、セレン化
亜鉛、硫化カドミウムなどの化合物半導体、および有機半導体に置き換えることができる
。
ができる場合がある。例えば、シリコン、ゲルマニウムなどの第１４族半導体、酸化物半
導体、炭化シリコン、ケイ化ゲルマニウム、ヒ化ガリウム、リン化インジウム、セレン化
亜鉛、硫化カドミウムなどの化合物半導体、および有機半導体に置き換えることができる
。
【0046】
ここで、本発明の一態様に係る半導体装置を作製する際に、リソグラフィー法を用いて
構成要素の一部をエッチングする方法の一例を説明する。まず、構成要素上に感光性を有
する有機物または無機物の層を、スピンコート法などを用いて形成する。次に、フォトマ
スクを用いて、感光性を有する有機物または無機物の層に光を照射する。当該光としては
、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔ
ｒａｖｉｏｌｅｔ）光などを用いればよい。また、基板と投影レンズとの間に液体（例え
ば水）を満たして露光する、液浸技術を用いてもよい。また、感光性を有する有機物また
は無機物の層に照射する光に代えて、電子ビームやイオンビームを用いてもよい。なお、
電子ビームやイオンビームを用いる場合には、フォトマスクは不要となる。次に、現像液
を用いて、感光性を有する有機物または無機物の層の露光された領域を、除去または残存
させてレジストなどを有するエッチングマスクを形成する。
構成要素の一部をエッチングする方法の一例を説明する。まず、構成要素上に感光性を有
する有機物または無機物の層を、スピンコート法などを用いて形成する。次に、フォトマ
スクを用いて、感光性を有する有機物または無機物の層に光を照射する。当該光としては
、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔ
ｒａｖｉｏｌｅｔ）光などを用いればよい。また、基板と投影レンズとの間に液体（例え
ば水）を満たして露光する、液浸技術を用いてもよい。また、感光性を有する有機物また
は無機物の層に照射する光に代えて、電子ビームやイオンビームを用いてもよい。なお、
電子ビームやイオンビームを用いる場合には、フォトマスクは不要となる。次に、現像液
を用いて、感光性を有する有機物または無機物の層の露光された領域を、除去または残存
させてレジストなどを有するエッチングマスクを形成する。
【0047】
なお、エッチングマスクの下には、反射防止層（ＢＡＲＣ：Ｂｏｔｔｏｍ Ａｎｔｉ
Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ）を形成してもよい。ＢＡＲＣを用いる場合、ま
ずエッチングマスクによってＢＡＲＣをエッチングする。次に、エッチングマスクおよび
ＢＡＲＣを用いて、構成要素をエッチングする。ただし、ＢＡＲＣに代えて、反射防止層
の機能を有さない有機物または無機物を用いてもよい場合がある。構成要素のエッチング
は、プラズマエッチング装置を用いることができる。
Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ）を形成してもよい。ＢＡＲＣを用いる場合、ま
ずエッチングマスクによってＢＡＲＣをエッチングする。次に、エッチングマスクおよび
ＢＡＲＣを用いて、構成要素をエッチングする。ただし、ＢＡＲＣに代えて、反射防止層
の機能を有さない有機物または無機物を用いてもよい場合がある。構成要素のエッチング
は、プラズマエッチング装置を用いることができる。
【0048】
構成要素のエッチング後には、用いたエッチングマスクなどを除去する。エッチングマ
スクなどの除去には、プラズマ処理または／およびウェットエッチングを用いる。なお、
プラズマ処理としては、プラズマアッシングが好適である。エッチングマスクなどの除去
が不十分な場合、０．００１ｖｏｌｕｍｅ％以上１ｖｏｌｕｍｅ％以下の濃度のフッ化水
素酸または／およびオゾン水などによって取り残したエッチングマスクなどを除去しても
よい。
スクなどの除去には、プラズマ処理または／およびウェットエッチングを用いる。なお、
プラズマ処理としては、プラズマアッシングが好適である。エッチングマスクなどの除去
が不十分な場合、０．００１ｖｏｌｕｍｅ％以上１ｖｏｌｕｍｅ％以下の濃度のフッ化水
素酸または／およびオゾン水などによって取り残したエッチングマスクなどを除去しても
よい。
【0049】
プラズマ処理およびプラズマエッチングに使用する装置としては、平行平板型電極を有
する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａ
ｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラ
ズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよ
い。または平行平板型電極の一方の電極に複数の異なる高周波電源を印加する構成でもよ
い。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。
または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。ま
たは高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラ
ズマ源を有するドライエッチング装置としては、例えば、誘導結合型プラズマ（ＩＣＰ：
Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置、電子サイク
ロトロン共鳴（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）
プラズマエッチング装置、ヘリコン波プラズマ（ＨＷＰ：Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐ
ｌａｓｍａ）エッチング装置、表面波プラズマ（ＳＷＰ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐ
ｌａｓｍａ）エッチング装置またはマグネトロンプラズマ（Ｍａｇｎｅｔｒｏｎ Ｐｌａ
ｓｍａ）エッチング装置などを用いることができる。
する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａ
ｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラ
ズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよ
い。または平行平板型電極の一方の電極に複数の異なる高周波電源を印加する構成でもよ
い。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。
または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。ま
たは高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラ
ズマ源を有するドライエッチング装置としては、例えば、誘導結合型プラズマ（ＩＣＰ：
Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置、電子サイク
ロトロン共鳴（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）
プラズマエッチング装置、ヘリコン波プラズマ（ＨＷＰ：Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐ
ｌａｓｍａ）エッチング装置、表面波プラズマ（ＳＷＰ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐ
ｌａｓｍａ）エッチング装置またはマグネトロンプラズマ（Ｍａｇｎｅｔｒｏｎ Ｐｌａ
ｓｍａ）エッチング装置などを用いることができる。
【0050】
また、本明細書において、導電体、絶縁体および半導体の成膜は、スパッタリング法、
化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分
子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法または
パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原
子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、熱酸化法ま
たはプラズマ酸化法などを用いて行うことができる。
化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分
子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法または
パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原
子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、熱酸化法ま
たはプラズマ酸化法などを用いて行うことができる。
【0051】
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ
Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ Ｃ
ＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用
いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ
（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ Ｃ
ＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用
いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ
（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
【0052】
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラ
ズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法
である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など
）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき
、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合
がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生
じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成
膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
ズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法
である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など
）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき
、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合
がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生
じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成
膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【0053】
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法
である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜
が得られる。
である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜
が得られる。
【0054】
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法と
は異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがっ
て、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特
に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比
の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜
速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いること
が好ましい場合もある。
は異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがっ
て、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特
に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比
の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜
速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いること
が好ましい場合もある。
【0055】
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御する
ことができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意
の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜
しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜
することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用
いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短く
することができる。したがって、半導体装置の生産性を高めることができる場合がある。
ことができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意
の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜
しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜
することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用
いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短く
することができる。したがって、半導体装置の生産性を高めることができる場合がある。
【0056】
（実施の形態１）
本実施の形態では本発明の一態様に係る容量素子の構成とその作製方法について説明す
る。
本実施の形態では本発明の一態様に係る容量素子の構成とその作製方法について説明す
る。
【0057】
図１は、本発明の一態様に係る容量素子の断面図である。容量素子は、導電体１０５と
、導電体１０５上にあって、導電体１０５の上面に達する開口部を有する絶縁体１１０と
、該開口部において絶縁体１１０の側面および導電体１０５と接する導電体１６０と、導
電体１６０上の絶縁体１２０と、導電体１６０と絶縁体１２０を介して互いに重なる領域
を有する導電体１７０と、を有する。また、導電体１０５と導電体１６０とは電気的に接
続されている。
、導電体１０５上にあって、導電体１０５の上面に達する開口部を有する絶縁体１１０と
、該開口部において絶縁体１１０の側面および導電体１０５と接する導電体１６０と、導
電体１６０上の絶縁体１２０と、導電体１６０と絶縁体１２０を介して互いに重なる領域
を有する導電体１７０と、を有する。また、導電体１０５と導電体１６０とは電気的に接
続されている。
【0058】
導電体１０５は、容量素子の一方の電極としての機能を有し、導電体１７０は、他方の
電極としての機能を有する。また、絶縁体１２０は、容量素子の誘電体としての機能を有
する。
電極としての機能を有する。また、絶縁体１２０は、容量素子の誘電体としての機能を有
する。
【0059】
導電体１０５および導電体１７０としては、例えば、ホウ素、窒素、酸素、フッ素、シ
リコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜
鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、プラチナ、銀、
インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、また
は積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む
導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、ス
ズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体などを用いてもよい。
リコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜
鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、プラチナ、銀、
インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、また
は積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む
導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、ス
ズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体などを用いてもよい。
【0060】
導電体１６０としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アル
ミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イッ
トリウム、ジルコニウム、モリブデン、ルテニウム、プラチナ、銀、インジウム、スズ、
タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよ
い。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチ
タンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む
導電体、またはチタンおよび窒素を含む導電体、タングステンおよびシリコンを含む導電
体などを用いてもよい。
ミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イッ
トリウム、ジルコニウム、モリブデン、ルテニウム、プラチナ、銀、インジウム、スズ、
タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよ
い。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチ
タンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む
導電体、またはチタンおよび窒素を含む導電体、タングステンおよびシリコンを含む導電
体などを用いてもよい。
【0061】
絶縁体１２０としては、導電体１６０を酸化することにより形成した酸化膜を絶縁体１
２０として用いても良い。該酸化膜は、熱酸化法またはプラズマ酸化法で形成し、その他
の酸化法または自然酸化による酸化膜は除く。また、絶縁体１２０は酸化アルミニウム、
酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニ
ウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化
物、酸化シリコン、窒化酸化シリコンまたは窒化シリコンなどから複数の絶縁体を適宜選
択して、多層膜とすることもできる。
２０として用いても良い。該酸化膜は、熱酸化法またはプラズマ酸化法で形成し、その他
の酸化法または自然酸化による酸化膜は除く。また、絶縁体１２０は酸化アルミニウム、
酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニ
ウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化
物、酸化シリコン、窒化酸化シリコンまたは窒化シリコンなどから複数の絶縁体を適宜選
択して、多層膜とすることもできる。
【0062】
絶縁体１１０としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲ
ルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化
ハフニウムまたは酸化タンタルなどの金属酸化物、酸化シリコン、酸化窒化シリコン、窒
化酸化シリコンまたは窒化シリコンなどを用いることができる。
ルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化
ハフニウムまたは酸化タンタルなどの金属酸化物、酸化シリコン、酸化窒化シリコン、窒
化酸化シリコンまたは窒化シリコンなどを用いることができる。
【0063】
【0064】
まず、導電体１０５を成膜する。導電体１０５の成膜は、基板上に限定されず、絶縁層
上または半導体装置上に成膜することができる。
上または半導体装置上に成膜することができる。
【0065】
次に、導電体１０５上に絶縁体１１０となる絶縁体を成膜する。次に、絶縁体１１０と
なる絶縁体をリソグラフィー法を用いて加工し、導電体１０５の上面に達する開口部を有
する絶縁体１１０を形成する（図２（Ａ）参照。）。
なる絶縁体をリソグラフィー法を用いて加工し、導電体１０５の上面に達する開口部を有
する絶縁体１１０を形成する（図２（Ａ）参照。）。
【0066】
次に、絶縁体１１０上および開口部に導電体１１５を成膜する。導電体１１５としては
、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロ
ム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム
、モリブデン、ルテニウム、プラチナ、銀、インジウム、スズ、タンタルおよびタングス
テンを一種以上含む導電体を用いればよい。例えば、合金膜や化合物膜であってもよく、
アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電
体、インジウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体、
タングステンおよびシリコンを含む導電体などを用いてもよい。（図２（Ｂ）参照。）。
、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロ
ム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム
、モリブデン、ルテニウム、プラチナ、銀、インジウム、スズ、タンタルおよびタングス
テンを一種以上含む導電体を用いればよい。例えば、合金膜や化合物膜であってもよく、
アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電
体、インジウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体、
タングステンおよびシリコンを含む導電体などを用いてもよい。（図２（Ｂ）参照。）。
【0067】
次に、導電体１１５を酸化し、導電体１１５表面に絶縁体１２５を形成する。酸化の方
法としては、熱酸化法または酸素を含むプラズマ処理による酸化法を用いればよい。また
、酸素を含む高密度プラズマ処理による酸化がより好ましい。例えば、導電体１１５をタ
ングステンおよびシリコンを含む導電体とした場合、導電体１１５に酸素を含む高密度プ
ラズマ処理を行うことで、酸化シリコン膜を形成することができる。
法としては、熱酸化法または酸素を含むプラズマ処理による酸化法を用いればよい。また
、酸素を含む高密度プラズマ処理による酸化がより好ましい。例えば、導電体１１５をタ
ングステンおよびシリコンを含む導電体とした場合、導電体１１５に酸素を含む高密度プ
ラズマ処理を行うことで、酸化シリコン膜を形成することができる。
【0068】
絶縁体１２５は、導電体１１５の表面を酸化することで形成するので、導電体１１５上
に均一の膜厚で形成することができるので、容量素子の容量値のばらつきを小さくするこ
とができて好ましい（図３（Ａ）参照。）。
に均一の膜厚で形成することができるので、容量素子の容量値のばらつきを小さくするこ
とができて好ましい（図３（Ａ）参照。）。
【0069】
また、絶縁体１２５は、絶縁体１２５上に絶縁体を成膜して２層以上の多層膜とするこ
ともできる。多層膜とすることで、容量素子の電極間のリーク電流を低減することができ
る。または、容量素子の電極間の耐電圧性を向上することができて好適である。
ともできる。多層膜とすることで、容量素子の電極間のリーク電流を低減することができ
る。または、容量素子の電極間の耐電圧性を向上することができて好適である。
【0070】
次に、導電体１６５を成膜する。導電体１６５は、絶縁体１１０に形成された開口部を
埋めるように成膜する。したがって、ＣＶＤ法（特にＭＣＶＤ法）を用いることが好まし
い。また、ＭＣＶＤ法で成膜する導電体と絶縁体との密着性を高めるために、ＡＬＤ法な
どによって成膜した導電体と、ＭＣＶＤ法で成膜した導電体との多層膜にすると好ましい
場合がある。例えば、窒化チタンまたは窒化タンタルと、タングステンとがこの順に成膜
された多層膜などを用いればよい（図３（Ｂ）参照。）。
埋めるように成膜する。したがって、ＣＶＤ法（特にＭＣＶＤ法）を用いることが好まし
い。また、ＭＣＶＤ法で成膜する導電体と絶縁体との密着性を高めるために、ＡＬＤ法な
どによって成膜した導電体と、ＭＣＶＤ法で成膜した導電体との多層膜にすると好ましい
場合がある。例えば、窒化チタンまたは窒化タンタルと、タングステンとがこの順に成膜
された多層膜などを用いればよい（図３（Ｂ）参照。）。
【0071】
次に、導電体１６５、絶縁体１２５および導電体１１５を絶縁体１１０の上面に達する
まで化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ
ｉｎｇ）処理を行う。これにより、絶縁体１１０の開口部には導電体１６０、絶縁体１２
０および導電体１７０が埋め込まれる。以上により、一方の電極は導電体１０５であり、
他方の電極は導電体１７０であり、誘電体は絶縁体１２０である容量素子を作製すること
ができる（図１参照。）。
まで化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ
ｉｎｇ）処理を行う。これにより、絶縁体１１０の開口部には導電体１６０、絶縁体１２
０および導電体１７０が埋め込まれる。以上により、一方の電極は導電体１０５であり、
他方の電極は導電体１７０であり、誘電体は絶縁体１２０である容量素子を作製すること
ができる（図１参照。）。
【0072】
（実施の形態２）
＜トランジスタ構造１＞
以下では、本発明の一態様に係る半導体装置が有するトランジスタの構造について説明
する。
＜トランジスタ構造１＞
以下では、本発明の一態様に係る半導体装置が有するトランジスタの構造について説明
する。
【0073】
図４（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および
断面図である。図４（Ａ）は上面図である。図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ａ
１－Ａ２に対応する断面図である。図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ａ３－Ａ４
に対応する断面図である。なお、図４（Ａ）の上面図では、図の明瞭化のために一部の要
素を省いて図示している。
断面図である。図４（Ａ）は上面図である。図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ａ
１－Ａ２に対応する断面図である。図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ａ３－Ａ４
に対応する断面図である。なお、図４（Ａ）の上面図では、図の明瞭化のために一部の要
素を省いて図示している。
【0074】
図４（Ｂ）および（Ｃ）において、本トランジスタは、基板４００上の絶縁体４０１と
、絶縁体４０１上の絶縁体３０１と、を有している。絶縁体３０１は開口部を有していて
、開口部内に導電体３１０ａおよび導電体３１０ｂが配置されている。また、本トランジ
スタは、絶縁体３０１上および導電体３１０ａおよび導電体３１０ｂ上の絶縁体３０２と
、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上
の絶縁体４０６ａと、絶縁体４０６ａ上の半導体４０６ｂと、半導体４０６ｂの上面と接
する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１の側面
および上面を覆う絶縁体４２４ａ１と、導電体４１６ａ２の側面および上面を覆う絶縁体
４２４ａ２と、絶縁体４０２上、絶縁体４０６ａの側面、半導体４０６ｂの側面、半導体
４０６ｂの上面、絶縁体４２４ａ１の側面、絶縁体４２４ａ１の上面、絶縁体４２４ａ２
の側面および絶縁体４２４ａ２の上面と接する領域を有する絶縁体４０６ｃと、絶縁体４
０６ｃ上の絶縁体４１２と、半導体４０６ｂと絶縁体４１２および絶縁体４０６ｃを介し
て互いに重なる領域を有する導電体４０４と、絶縁体４１２上および導電体４０４上の絶
縁体４１０と、絶縁体４１０上の絶縁体４０８と、絶縁体４０８、絶縁体４１０、絶縁体
４１２、絶縁体４０６ｃ、絶縁体４０２、絶縁体３０３および絶縁体３０２を通り導電体
３１０ｂに達する第１の開口部と、絶縁体４０８、絶縁体４１０、絶縁体４１２、絶縁体
４０６ｃ、絶縁体４２４ａ１を通り導電体４１６ａ１に達する第２の開口部と、絶縁体４
０８、絶縁体４１０、絶縁体４１２、絶縁体４０６ｃおよび絶縁体４２４ａ２を通り導電
体４１６ａ２に達する第３の開口部と、絶縁体４０８および絶縁体４１０を通り導電体４
０４に達する第４の開口部と、を有する。第１の開口部に導電体４３３が埋め込まれ、第
２の開口部に導電体４３１が埋め込まれ、第３の開口部に導電体４２９が埋め込まれ、第
４の開口部にまたは導電体４３７が埋め込まれる。また、絶縁体４０８上にあって、導電
体４３３と接する領域を有する導電体４３４と、絶縁体４０８上にあり、導電体４３１と
接する領域を有する導電体４３２と、絶縁体４０８上にあり、導電体４２９と接する領域
を有する導電体４３０と、絶縁体４０８上にあり、導電体４３７と接する領域を有する導
電体４３８と、を有する。
、絶縁体４０１上の絶縁体３０１と、を有している。絶縁体３０１は開口部を有していて
、開口部内に導電体３１０ａおよび導電体３１０ｂが配置されている。また、本トランジ
スタは、絶縁体３０１上および導電体３１０ａおよび導電体３１０ｂ上の絶縁体３０２と
、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上
の絶縁体４０６ａと、絶縁体４０６ａ上の半導体４０６ｂと、半導体４０６ｂの上面と接
する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１の側面
および上面を覆う絶縁体４２４ａ１と、導電体４１６ａ２の側面および上面を覆う絶縁体
４２４ａ２と、絶縁体４０２上、絶縁体４０６ａの側面、半導体４０６ｂの側面、半導体
４０６ｂの上面、絶縁体４２４ａ１の側面、絶縁体４２４ａ１の上面、絶縁体４２４ａ２
の側面および絶縁体４２４ａ２の上面と接する領域を有する絶縁体４０６ｃと、絶縁体４
０６ｃ上の絶縁体４１２と、半導体４０６ｂと絶縁体４１２および絶縁体４０６ｃを介し
て互いに重なる領域を有する導電体４０４と、絶縁体４１２上および導電体４０４上の絶
縁体４１０と、絶縁体４１０上の絶縁体４０８と、絶縁体４０８、絶縁体４１０、絶縁体
４１２、絶縁体４０６ｃ、絶縁体４０２、絶縁体３０３および絶縁体３０２を通り導電体
３１０ｂに達する第１の開口部と、絶縁体４０８、絶縁体４１０、絶縁体４１２、絶縁体
４０６ｃ、絶縁体４２４ａ１を通り導電体４１６ａ１に達する第２の開口部と、絶縁体４
０８、絶縁体４１０、絶縁体４１２、絶縁体４０６ｃおよび絶縁体４２４ａ２を通り導電
体４１６ａ２に達する第３の開口部と、絶縁体４０８および絶縁体４１０を通り導電体４
０４に達する第４の開口部と、を有する。第１の開口部に導電体４３３が埋め込まれ、第
２の開口部に導電体４３１が埋め込まれ、第３の開口部に導電体４２９が埋め込まれ、第
４の開口部にまたは導電体４３７が埋め込まれる。また、絶縁体４０８上にあって、導電
体４３３と接する領域を有する導電体４３４と、絶縁体４０８上にあり、導電体４３１と
接する領域を有する導電体４３２と、絶縁体４０８上にあり、導電体４２９と接する領域
を有する導電体４３０と、絶縁体４０８上にあり、導電体４３７と接する領域を有する導
電体４３８と、を有する。
【0075】
なお、半導体４０６ｂは、半導体４０６ｂの上面と導電体４１６ａ１および導電体４１
６ａ２と接する領域４０７を有する。
６ａ２と接する領域４０７を有する。
【0076】
本トランジスタにおいて、導電体４０４は第１のゲート電極としての機能を有する。ま
た、導電体４０４は、酸素の透過を抑制する機能を有する導電体と積層構造とすることが
できる。例えば酸素の透過を抑制する機能を有する導電体を下層に成膜することで導電体
４０４の酸化による電気抵抗値の増加を防ぐことができる。絶縁体４１２はゲート絶縁体
としての機能を有する。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定
することができる。
た、導電体４０４は、酸素の透過を抑制する機能を有する導電体と積層構造とすることが
できる。例えば酸素の透過を抑制する機能を有する導電体を下層に成膜することで導電体
４０４の酸化による電気抵抗値の増加を防ぐことができる。絶縁体４１２はゲート絶縁体
としての機能を有する。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定
することができる。
【0077】
導電体４０４に印加する電位によって、半導体４０６ｂの抵抗を制御することができる
。即ち、導電体４０４に印加する電位によって、導電体４１６ａ１と導電体４１６ａ２と
の間の導通・非導通を制御することができる。
。即ち、導電体４０４に印加する電位によって、導電体４１６ａ１と導電体４１６ａ２と
の間の導通・非導通を制御することができる。
【0078】
導電体４１６ａ１および導電体４１６ａ２は、それぞれ、ソース電極またはドレイン電
極としての機能を有する。導電体４１６ａ１の側面および上面は絶縁体４２４ａ１に覆わ
れている。また、導電体４１６ａ２の側面および上面は絶縁体４２４ａ２に覆われている
。導電体４１６ａ１と導電体４０４とは、絶縁体４１２、絶縁体４０６ｃおよび絶縁体４
２４ａ１を介して重なる領域を有する。および、導電体４１６ａ２と導電体４０４とは、
絶縁体４１２、絶縁体４０６ｃおよび絶縁体４２４ａ２を介して重なる領域を有する。従
って、本トランジスタの構造は、導電体４１６ａ１と導電体４０４間の寄生容量および導
電体４１６ａ２と導電体４０４間の寄生容量を低減することができる。よって、本トラン
ジスタは周波数特性の高いトランジスタ、言い換えると高速動作に適したトランジスタと
なる。
極としての機能を有する。導電体４１６ａ１の側面および上面は絶縁体４２４ａ１に覆わ
れている。また、導電体４１６ａ２の側面および上面は絶縁体４２４ａ２に覆われている
。導電体４１６ａ１と導電体４０４とは、絶縁体４１２、絶縁体４０６ｃおよび絶縁体４
２４ａ１を介して重なる領域を有する。および、導電体４１６ａ２と導電体４０４とは、
絶縁体４１２、絶縁体４０６ｃおよび絶縁体４２４ａ２を介して重なる領域を有する。従
って、本トランジスタの構造は、導電体４１６ａ１と導電体４０４間の寄生容量および導
電体４１６ａ２と導電体４０４間の寄生容量を低減することができる。よって、本トラン
ジスタは周波数特性の高いトランジスタ、言い換えると高速動作に適したトランジスタと
なる。
【0079】
図４（Ｂ）および（Ｃ）に示すように、半導体４０６ｂの上面は、導電体４１６ａ１お
よび導電体４１６ａ２と接する。また、第１のゲート電極としての機能を有する導電体４
０４の電界によって、半導体４０６ｂを電気的に取り囲むことができる。ゲート電極の電
界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ
ｃｈａｎｎｅｌ（ｓ－ｃｈａｎｎｅｌ）構造とよぶ。そのため、半導体４０６ｂの全体に
チャネルが形成される場合がある。ｓ－ｃｈａｎｎｅｌ構造では、トランジスタのソース
－ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることが
できる。また、半導体４０６ｂが、導電体４０４の電界によって取り囲まれていることか
ら、非導通時の電流（オフ電流）を小さくすることができる。
よび導電体４１６ａ２と接する。また、第１のゲート電極としての機能を有する導電体４
０４の電界によって、半導体４０６ｂを電気的に取り囲むことができる。ゲート電極の電
界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ
ｃｈａｎｎｅｌ（ｓ－ｃｈａｎｎｅｌ）構造とよぶ。そのため、半導体４０６ｂの全体に
チャネルが形成される場合がある。ｓ－ｃｈａｎｎｅｌ構造では、トランジスタのソース
－ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることが
できる。また、半導体４０６ｂが、導電体４０４の電界によって取り囲まれていることか
ら、非導通時の電流（オフ電流）を小さくすることができる。
【0080】
また、導電体３１０ａは、第２のゲート電極としての機能を有する。また、導電体３１
０ａは酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば
酸素の透過を抑制する機能を有する導電体を下層に成膜することで導電体３１０ａの酸化
による導電率の低下を防ぐことができる。絶縁体３０２、絶縁体３０３および絶縁体４０
２はゲート絶縁膜としての機能を有する。導電体３１０ａへ印加する電位によって、本ト
ランジスタのしきい値電圧を制御することができる。また、導電体３１０ａに印加する電
位により、絶縁体３０３へ電子を注入させ本トランジスタのしきい値電圧を制御すること
ができる。さらに第１のゲート電極と第２のゲート電極を電気的に接続することで、導通
時の電流（オン電流）を大きくすることができる。なお、第１のゲート電極の機能と、第
２のゲート電極の機能と、が入れ替わっても構わない。
０ａは酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば
酸素の透過を抑制する機能を有する導電体を下層に成膜することで導電体３１０ａの酸化
による導電率の低下を防ぐことができる。絶縁体３０２、絶縁体３０３および絶縁体４０
２はゲート絶縁膜としての機能を有する。導電体３１０ａへ印加する電位によって、本ト
ランジスタのしきい値電圧を制御することができる。また、導電体３１０ａに印加する電
位により、絶縁体３０３へ電子を注入させ本トランジスタのしきい値電圧を制御すること
ができる。さらに第１のゲート電極と第２のゲート電極を電気的に接続することで、導通
時の電流（オン電流）を大きくすることができる。なお、第１のゲート電極の機能と、第
２のゲート電極の機能と、が入れ替わっても構わない。
【0081】
図６（Ａ）に第１のゲート電極と第２のゲート電極を電気的に接続した一例を示す。絶
縁体４０８および絶縁体４１０を通って導電体４０４に達する開口部には、導電体４４０
が埋め込まれており、導電体４４０の上面と絶縁体４０８上に形成した導電体４４４とは
、電気的に接続されている。一方、絶縁体４１０、絶縁体４０８、絶縁体４１２、絶縁体
４０６ｃ、絶縁体４０２、絶縁体３０３および絶縁体３０２を通って導電体３１０ｃに達
する開口部には、導電体４４２が埋め込まれており、導電体４４２の上面と導電体４４４
とは、電気的に接続されている。つまり、第１のゲート電極としての機能を有する導電体
４０４は、導電体４４０、導電体４４４および導電体４４２を通して、第２のゲート電極
としての機能を有する導電体３１０ｃと、電気的に接続される。
縁体４０８および絶縁体４１０を通って導電体４０４に達する開口部には、導電体４４０
が埋め込まれており、導電体４４０の上面と絶縁体４０８上に形成した導電体４４４とは
、電気的に接続されている。一方、絶縁体４１０、絶縁体４０８、絶縁体４１２、絶縁体
４０６ｃ、絶縁体４０２、絶縁体３０３および絶縁体３０２を通って導電体３１０ｃに達
する開口部には、導電体４４２が埋め込まれており、導電体４４２の上面と導電体４４４
とは、電気的に接続されている。つまり、第１のゲート電極としての機能を有する導電体
４０４は、導電体４４０、導電体４４４および導電体４４２を通して、第２のゲート電極
としての機能を有する導電体３１０ｃと、電気的に接続される。
【0082】
なお、トランジスタを、水素などの不純物および酸素をブロックする機能を有する絶縁
体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば絶縁
体４０８として、水素などの不純物および酸素をブロックする機能を有する絶縁体を用い
ればよい。
体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば絶縁
体４０８として、水素などの不純物および酸素をブロックする機能を有する絶縁体を用い
ればよい。
【0083】
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホ
ウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素
、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジ
ム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
ウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素
、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジ
ム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【0084】
また、例えば、絶縁体４０８としては、酸化アルミニウム、酸化マグネシウム、酸化ガ
リウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化
ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまた
は窒化シリコンなどを用いればよい。なお、絶縁体４０８は、酸化アルミニウムを有する
ことが好ましい。例えば、絶縁体４０８は酸素を有するプラズマを用いて成膜すると絶縁
体４０８の下地層となる絶縁体４１２へ酸素を添加することができる。添加された酸素は
絶縁体４１２中で過剰酸素となる。絶縁体４０８が酸化アルミニウムを有することで、半
導体４０６ｂに水素などの不純物が混入することを抑制することができる。また、例えば
、絶縁体４０８が酸化アルミニウムを有することで、上述の絶縁体４１２へ添加した過剰
酸素の外方拡散を低減することができる。
リウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化
ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまた
は窒化シリコンなどを用いればよい。なお、絶縁体４０８は、酸化アルミニウムを有する
ことが好ましい。例えば、絶縁体４０８は酸素を有するプラズマを用いて成膜すると絶縁
体４０８の下地層となる絶縁体４１２へ酸素を添加することができる。添加された酸素は
絶縁体４１２中で過剰酸素となる。絶縁体４０８が酸化アルミニウムを有することで、半
導体４０６ｂに水素などの不純物が混入することを抑制することができる。また、例えば
、絶縁体４０８が酸化アルミニウムを有することで、上述の絶縁体４１２へ添加した過剰
酸素の外方拡散を低減することができる。
【0085】
絶縁体４０１としては、酸化アルミニウム、酸化マグネシウム、窒化酸化シリコン、窒
化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、
酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。なお
、絶縁体４０１は、酸化アルミニウムまたは窒化シリコンを有することが好ましい。例え
ば、絶縁体４０１が酸化アルミニウムまたは窒化シリコンを有することで、半導体４０６
ｂに水素などの不純物が混入することを抑制することができる。また、例えば、絶縁体４
０１が酸化アルミニウムまたは窒化シリコンを有することで、酸素の外方拡散を低減する
ことができる。
化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、
酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。なお
、絶縁体４０１は、酸化アルミニウムまたは窒化シリコンを有することが好ましい。例え
ば、絶縁体４０１が酸化アルミニウムまたは窒化シリコンを有することで、半導体４０６
ｂに水素などの不純物が混入することを抑制することができる。また、例えば、絶縁体４
０１が酸化アルミニウムまたは窒化シリコンを有することで、酸素の外方拡散を低減する
ことができる。
【0086】
絶縁体３０１としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、
アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウ
ム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単
層で、または積層で用いればよい。例えば、絶縁体３０１としては、酸化シリコンまたは
酸化窒化シリコンを有することが好ましい。
アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウ
ム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単
層で、または積層で用いればよい。例えば、絶縁体３０１としては、酸化シリコンまたは
酸化窒化シリコンを有することが好ましい。
【0087】
絶縁体３０３としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、
アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウ
ム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体または
金属酸化膜を、単層で、または積層で用いればよい。例えば、絶縁体３０３としては、窒
化シリコン、酸化ハフニウムまたは酸化アルミニウムを有することが好ましい。
アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウ
ム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体または
金属酸化膜を、単層で、または積層で用いればよい。例えば、絶縁体３０３としては、窒
化シリコン、酸化ハフニウムまたは酸化アルミニウムを有することが好ましい。
【0088】
絶縁体３０２および絶縁体４０２としては、例えば、ホウ素、炭素、窒素、酸素、フッ
素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマ
ニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタル
を含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体４０２としては、
酸化シリコンまたは酸化窒化シリコンを有することが好ましい。
素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマ
ニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタル
を含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体４０２としては、
酸化シリコンまたは酸化窒化シリコンを有することが好ましい。
【0089】
なお、絶縁体４１０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁
体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ
素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸
化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または
、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン
、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加
した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有すること
が好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組
み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂と
しては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど
）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ
素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸
化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または
、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン
、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加
した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有すること
が好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組
み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂と
しては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど
）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
【0090】
絶縁体４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、
アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウ
ム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単
層で、または積層で用いればよい。例えば、絶縁体４１２としては、酸化シリコンまたは
酸化窒化シリコンを有することが好ましい。
アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウ
ム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単
層で、または積層で用いればよい。例えば、絶縁体４１２としては、酸化シリコンまたは
酸化窒化シリコンを有することが好ましい。
【0091】
なお、絶縁体４１２は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁
体４１２は、酸化ガリウム、酸化ハフニウム、アルミニウムおよびハフニウムを有する酸
化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを
有する酸化物、またはシリコンおよびハフニウムを有する酸化窒化物などを有することが
好ましい。または、絶縁体４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率
の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリ
コンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安
定かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガ
リウムまたは酸化ハフニウムを絶縁体４０６ｃ側に有することで、酸化シリコンまたは酸
化窒化シリコンに含まれるシリコンが、半導体４０６ｂに混入することを抑制することが
できる。また、例えば、酸化シリコンまたは酸化窒化シリコンを絶縁体４０６ｃ側に有す
ることで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまた
は酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップ
センターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させ
ることができる場合がある。
体４１２は、酸化ガリウム、酸化ハフニウム、アルミニウムおよびハフニウムを有する酸
化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを
有する酸化物、またはシリコンおよびハフニウムを有する酸化窒化物などを有することが
好ましい。または、絶縁体４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率
の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリ
コンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安
定かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガ
リウムまたは酸化ハフニウムを絶縁体４０６ｃ側に有することで、酸化シリコンまたは酸
化窒化シリコンに含まれるシリコンが、半導体４０６ｂに混入することを抑制することが
できる。また、例えば、酸化シリコンまたは酸化窒化シリコンを絶縁体４０６ｃ側に有す
ることで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまた
は酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップ
センターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させ
ることができる場合がある。
【0092】
絶縁体４２４ａ１および絶縁体４２４ａ２としては、導電体４１６ａ１または導電体４
１６ａ２を酸化して形成した絶縁体を用いても良い。また、該絶縁体と酸化アルミニウム
、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコ
ニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸
化物、酸化シリコン、窒化酸化シリコンまたは窒化シリコンなどとの多層膜とすることも
できる。
１６ａ２を酸化して形成した絶縁体を用いても良い。また、該絶縁体と酸化アルミニウム
、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコ
ニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸
化物、酸化シリコン、窒化酸化シリコンまたは窒化シリコンなどとの多層膜とすることも
できる。
【0093】
導電体４１６ａ１および導電体４１６ａ２としては、例えば、ホウ素、窒素、酸素、フ
ッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル
、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、プラチ
ナ、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層
で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウ
ムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジ
ウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体、タングステ
ンおよびシリコンを含む導電体などを用いてもよい。
ッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル
、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、プラチ
ナ、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層
で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウ
ムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジ
ウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体、タングステ
ンおよびシリコンを含む導電体などを用いてもよい。
【0094】
導電体３１０ａ、導電体３１０ｂ、導電体３１０ｃ、導電体４０４、導電体４２９、導
電体４３０、導電体４３１、導電体４３２、導電体４３３、導電体４３４、導電体４３７
、導電体４３８、導電体４４０、導電体４４２、および導電体４４４としては、例えば、
ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガ
ン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデ
ン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導
電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく
、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導
電体、インジウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体
などを用いてもよい。
電体４３０、導電体４３１、導電体４３２、導電体４３３、導電体４３４、導電体４３７
、導電体４３８、導電体４４０、導電体４４２、および導電体４４４としては、例えば、
ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガ
ン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデ
ン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導
電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく
、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導
電体、インジウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体
などを用いてもよい。
【0095】
半導体４０６ｂとしては、酸化物半導体を用いることが好ましい。ただし、シリコン（
歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素
、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用
いても構わない場合がある。
歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素
、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用
いても構わない場合がある。
【0096】
絶縁体４０６ａおよび絶縁体４０６ｃとしては、半導体４０６ｂを構成する酸素以外の
元素一種以上、または二種以上から構成される酸化物を用いることが望ましい。ただし、
シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガ
リウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導
体などを用いても構わない場合がある。
元素一種以上、または二種以上から構成される酸化物を用いることが望ましい。ただし、
シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガ
リウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導
体などを用いても構わない場合がある。
【0097】
＜トランジスタ構造２＞
ここでは、図４と異なる構成のトランジスタについて、図５を用いて説明する。図５（
Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および断面図で
ある。図５（Ａ）は上面図である。図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ａ１－Ａ２
に対応する断面図である。図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ａ３－Ａ４に対応す
る断面図である。なお、図５（Ａ）の上面図では、図の明瞭化のために一部の要素を省い
て図示している。
ここでは、図４と異なる構成のトランジスタについて、図５を用いて説明する。図５（
Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および断面図で
ある。図５（Ａ）は上面図である。図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ａ１－Ａ２
に対応する断面図である。図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ａ３－Ａ４に対応す
る断面図である。なお、図５（Ａ）の上面図では、図の明瞭化のために一部の要素を省い
て図示している。
【0098】
図５（Ｂ）および（Ｃ）において、本トランジスタは、基板４００上の絶縁体４０１と
、絶縁体４０１上の絶縁体３０１と、を有している。絶縁体３０１が開口部を有していて
、開口部内に導電体３１０ａおよび導電体３１０ｂが配置されている。また、本トランジ
スタは、絶縁体３０１上および導電体３１０ａおよび導電体３１０ｂ上の絶縁体３０２と
、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上
の絶縁体４０６ａと、絶縁体４０６ａ上の半導体４０６ｂと、半導体４０６ｂの上面と接
する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１の側面
であって絶縁体４０６ｃと接する領域に配する絶縁体４２４ａ１と、導電体４１６ａ２の
側面であって絶縁体４０６ｃと接する領域に配する絶縁体４２４ａ２と、導電体４１６ａ
１の上面および導電体４１６ａ２の上面と接する絶縁体４１０と、半導体４０６ｂの上面
と接する絶縁体４０６ｃと、絶縁体４０６ｃ上の絶縁体４１２と、絶縁体４１２および絶
縁体４０６ｃを介して半導体４０６ｂ上に配置する導電体４０４と、絶縁体４１０上、導
電体４０４上、絶縁体４１２上および絶縁体４０６ｃ上の絶縁体４１８と、絶縁体４１８
上の絶縁体４０８と、絶縁体４０８上の絶縁体４２８と、絶縁体４２８、絶縁体４０８、
絶縁体４１８、絶縁体４１０、絶縁体４０２、絶縁体３０３および絶縁体３０２を通り導
電体３１０ｂに達する第１の開口部と、絶縁体４２８、絶縁体４０８、絶縁体４１８およ
び絶縁体４１０を通り導電体４１６ａ１に達する第２の開口部と、絶縁体４２８、絶縁体
４０８、絶縁体４１８および絶縁体４１０を通り導電体４１６ａ２に達する第３の開口部
と、絶縁体４２８、絶縁体４０８および絶縁体４１８を通り導電体４０４に達する第４の
開口部と、を有する。第１の開口部は導電体４３３が埋め込まれ、第２の開口部は導電体
４３１が埋め込まれ、第３の開口部は導電体４２９が埋め込まれ、第４の開口部は導電体
４３７が埋め込まれる。また、絶縁体４２８上にあって、導電体４３３と接する領域を有
する導電体４３４と、絶縁体４２８上にあり、導電体４３１と接する領域を有する導電体
４３２と、絶縁体４２８上にあり、導電体４２９と接する領域を有する導電体４３０と、
絶縁体４２８上にあり、導電体４３７と接する領域を有する導電体４３８と、を有する。
、絶縁体４０１上の絶縁体３０１と、を有している。絶縁体３０１が開口部を有していて
、開口部内に導電体３１０ａおよび導電体３１０ｂが配置されている。また、本トランジ
スタは、絶縁体３０１上および導電体３１０ａおよび導電体３１０ｂ上の絶縁体３０２と
、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上
の絶縁体４０６ａと、絶縁体４０６ａ上の半導体４０６ｂと、半導体４０６ｂの上面と接
する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１の側面
であって絶縁体４０６ｃと接する領域に配する絶縁体４２４ａ１と、導電体４１６ａ２の
側面であって絶縁体４０６ｃと接する領域に配する絶縁体４２４ａ２と、導電体４１６ａ
１の上面および導電体４１６ａ２の上面と接する絶縁体４１０と、半導体４０６ｂの上面
と接する絶縁体４０６ｃと、絶縁体４０６ｃ上の絶縁体４１２と、絶縁体４１２および絶
縁体４０６ｃを介して半導体４０６ｂ上に配置する導電体４０４と、絶縁体４１０上、導
電体４０４上、絶縁体４１２上および絶縁体４０６ｃ上の絶縁体４１８と、絶縁体４１８
上の絶縁体４０８と、絶縁体４０８上の絶縁体４２８と、絶縁体４２８、絶縁体４０８、
絶縁体４１８、絶縁体４１０、絶縁体４０２、絶縁体３０３および絶縁体３０２を通り導
電体３１０ｂに達する第１の開口部と、絶縁体４２８、絶縁体４０８、絶縁体４１８およ
び絶縁体４１０を通り導電体４１６ａ１に達する第２の開口部と、絶縁体４２８、絶縁体
４０８、絶縁体４１８および絶縁体４１０を通り導電体４１６ａ２に達する第３の開口部
と、絶縁体４２８、絶縁体４０８および絶縁体４１８を通り導電体４０４に達する第４の
開口部と、を有する。第１の開口部は導電体４３３が埋め込まれ、第２の開口部は導電体
４３１が埋め込まれ、第３の開口部は導電体４２９が埋め込まれ、第４の開口部は導電体
４３７が埋め込まれる。また、絶縁体４２８上にあって、導電体４３３と接する領域を有
する導電体４３４と、絶縁体４２８上にあり、導電体４３１と接する領域を有する導電体
４３２と、絶縁体４２８上にあり、導電体４２９と接する領域を有する導電体４３０と、
絶縁体４２８上にあり、導電体４３７と接する領域を有する導電体４３８と、を有する。
【0099】
なお、半導体４０６ｂは、半導体４０６ｂの上面と導電体４１６ａ１および導電体４１
６ａ２と接する領域４０７を有する。
６ａ２と接する領域４０７を有する。
【0100】
本トランジスタにおいて、導電体４０４は第１のゲート電極としての機能を有する。ま
た、導電体４０４は、酸素の透過を抑制する機能を有する導電体と積層構造とすることが
できる。例えば酸素の透過を抑制する機能を有する導電体を下層に成膜することで導電体
４０４の酸化による電気抵抗値の増加を防ぐことができる。絶縁体４１２はゲート絶縁体
としての機能を有する。
た、導電体４０４は、酸素の透過を抑制する機能を有する導電体と積層構造とすることが
できる。例えば酸素の透過を抑制する機能を有する導電体を下層に成膜することで導電体
４０４の酸化による電気抵抗値の増加を防ぐことができる。絶縁体４１２はゲート絶縁体
としての機能を有する。
【0101】
また、導電体４１６ａ１および導電体４１６ａ２は、ソース電極またはドレイン電極と
しての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素の透過を
抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制す
る機能を有する導電体を上層に成膜することで導電体４１６ａ１および導電体４１６ａ２
の酸化による電気抵抗値の増加を防ぐことができる。
しての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素の透過を
抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制す
る機能を有する導電体を上層に成膜することで導電体４１６ａ１および導電体４１６ａ２
の酸化による電気抵抗値の増加を防ぐことができる。
【0102】
導電体４０４に印加する電位によって、半導体４０６ｂの抵抗を制御することができる
。即ち、導電体４０４に印加する電位によって、導電体４１６ａ１と導電体４１６ａ２と
の間の導通・非導通を制御することができる。
。即ち、導電体４０４に印加する電位によって、導電体４１６ａ１と導電体４１６ａ２と
の間の導通・非導通を制御することができる。
【0103】
本トランジスタは、ゲート電極として機能する領域が、絶縁体４１０などに形成される
開口部を埋めるように自己整合（ｓｅｌｆ ａｌｉｇｎ）的に形成されるので、ＴＧＳＡ
ｓ－ｃｈａｎｎｅｌ ＦＥＴ（Ｔｒｅｎｃｈ Ｇａｔｅ Ｓｅｌｆ Ａｌｉｇｎ ｓ－
ｃｈａｎｎｅｌ ＦＥＴ）と呼ぶこともできる。
開口部を埋めるように自己整合（ｓｅｌｆ ａｌｉｇｎ）的に形成されるので、ＴＧＳＡ
ｓ－ｃｈａｎｎｅｌ ＦＥＴ（Ｔｒｅｎｃｈ Ｇａｔｅ Ｓｅｌｆ Ａｌｉｇｎ ｓ－
ｃｈａｎｎｅｌ ＦＥＴ）と呼ぶこともできる。
【0104】
図５（Ｂ）において、第１のゲート電極としての機能を有する導電体４０４の底面が、
絶縁体４１２および絶縁体４０６ｃを介して、半導体４０６ｂの上面と平行に面する領域
の長さをゲート線幅と定義する。該ゲート線幅は、絶縁体４１０等が半導体４０６ｂに達
する開口部よりも小さくすることができる。即ち、ゲート線幅を最小加工寸法よりも小さ
くすることができる。具体的には、ゲート線幅を、５ｎｍ以上６０ｎｍ以下、好ましくは
５ｎｍ以上３０ｎｍ以下とすることができる。
絶縁体４１２および絶縁体４０６ｃを介して、半導体４０６ｂの上面と平行に面する領域
の長さをゲート線幅と定義する。該ゲート線幅は、絶縁体４１０等が半導体４０６ｂに達
する開口部よりも小さくすることができる。即ち、ゲート線幅を最小加工寸法よりも小さ
くすることができる。具体的には、ゲート線幅を、５ｎｍ以上６０ｎｍ以下、好ましくは
５ｎｍ以上３０ｎｍ以下とすることができる。
【0105】
なお、第１のゲート電極からの電界が他の導電体によって遮られると、トランジスタの
スイッチング特性が悪化する場合がある。本トランジスタは、絶縁体４０６ｃおよび絶縁
体４１２の膜厚によって導電体４０４と、導電体４１６ａ１および導電体４１６ａ２と、
の位置関係が変化する。即ち、ソース電極およびドレイン電極としての機能を有する導電
体４１６ａ１および導電体４１６ａ２の膜厚とゲート絶縁膜としての機能を有する絶縁体
４１２の膜厚の関係は、本トランジスタの電気特性に影響をおよぼすことがわかる。
スイッチング特性が悪化する場合がある。本トランジスタは、絶縁体４０６ｃおよび絶縁
体４１２の膜厚によって導電体４０４と、導電体４１６ａ１および導電体４１６ａ２と、
の位置関係が変化する。即ち、ソース電極およびドレイン電極としての機能を有する導電
体４１６ａ１および導電体４１６ａ２の膜厚とゲート絶縁膜としての機能を有する絶縁体
４１２の膜厚の関係は、本トランジスタの電気特性に影響をおよぼすことがわかる。
【0106】
図５（Ｂ）において導電体４１６ａ１と、導電体４１６ａ２の間の領域における絶縁体
４１２の厚さが導電体４１６ａ１の厚さまたは導電体４１６ａ２の厚さ以下とすることで
、ゲート電極からの電界がチャネル形成領域全体に掛かるのでトランジスタの動作が良好
となり好ましい。導電体４１６ａ１と、導電体４１６ａ２の間の領域における絶縁体４１
２の厚さは、３０ｎｍ以下、好ましくは１０ｎｍ以下とする。
４１２の厚さが導電体４１６ａ１の厚さまたは導電体４１６ａ２の厚さ以下とすることで
、ゲート電極からの電界がチャネル形成領域全体に掛かるのでトランジスタの動作が良好
となり好ましい。導電体４１６ａ１と、導電体４１６ａ２の間の領域における絶縁体４１
２の厚さは、３０ｎｍ以下、好ましくは１０ｎｍ以下とする。
【0107】
また、本トランジスタの構成は、導電体４１６ａ１の厚さまたは導電体４１６ａ２の厚
さを小さい値とすることが可能である。導電体４１６ａ１の端部は絶縁体４０６ｃ、絶縁
体４１２および絶縁体４２４ａ１を介して、導電体４０４と向かい合う領域を有する。ま
たは、導電体４１６ａ２の端部は絶縁体４０６ｃ、絶縁体４１２および絶縁体４２４ａ２
を介して、導電体４０４と向かい合う領域を有するが、これらの領域の面積はより小さく
抑えられる。また、絶縁体４２４ａ１および絶縁体４２４ａ２が配されることでこれらの
領域の絶縁体の膜厚が厚くなる。したがって本トランジスタは、これらの領域の寄生容量
は小さく抑えられている構成となっている。
さを小さい値とすることが可能である。導電体４１６ａ１の端部は絶縁体４０６ｃ、絶縁
体４１２および絶縁体４２４ａ１を介して、導電体４０４と向かい合う領域を有する。ま
たは、導電体４１６ａ２の端部は絶縁体４０６ｃ、絶縁体４１２および絶縁体４２４ａ２
を介して、導電体４０４と向かい合う領域を有するが、これらの領域の面積はより小さく
抑えられる。また、絶縁体４２４ａ１および絶縁体４２４ａ２が配されることでこれらの
領域の絶縁体の膜厚が厚くなる。したがって本トランジスタは、これらの領域の寄生容量
は小さく抑えられている構成となっている。
【0108】
また、本トランジスタの構成は、上述のように導電体４１６ａ１の側面の絶縁体４０６
ｃと接する領域に絶縁体４２４ａ１が配されている。また、導電体４１６ａ２の側面の絶
縁体４０６ｃと接する領域に絶縁体４２４ａ２が配されている。このため、第１のゲート
電極としての機能を有する導電体４０４と、ソース電極またはドレイン電極としての機能
を有する導電体４１６ａ１または導電体４１６ａ２と、の間には、絶縁体４１２および絶
縁体４０６ｃに、絶縁体４２４ａ１または絶縁体４２４ａ２が加わる構成となる。従って
、第１のゲート電極としての機能を有する導電体４０４と、ソース電極またはドレイン電
極としての機能を有する導電体４１６ａ１または導電体４１６ａ２と、の間の電界を緩和
することができるのでトランジスタのショートチャネル効果の影響を受けにくくすること
ができる。
ｃと接する領域に絶縁体４２４ａ１が配されている。また、導電体４１６ａ２の側面の絶
縁体４０６ｃと接する領域に絶縁体４２４ａ２が配されている。このため、第１のゲート
電極としての機能を有する導電体４０４と、ソース電極またはドレイン電極としての機能
を有する導電体４１６ａ１または導電体４１６ａ２と、の間には、絶縁体４１２および絶
縁体４０６ｃに、絶縁体４２４ａ１または絶縁体４２４ａ２が加わる構成となる。従って
、第１のゲート電極としての機能を有する導電体４０４と、ソース電極またはドレイン電
極としての機能を有する導電体４１６ａ１または導電体４１６ａ２と、の間の電界を緩和
することができるのでトランジスタのショートチャネル効果の影響を受けにくくすること
ができる。
【0109】
また、導電体３１０ａは、第２のゲート電極としての機能を有する。また、導電体３１
０ａは酸素の透過を抑制する機能を有する導電膜を含む多層膜とすることもできる。酸素
の透過を抑制する機能を有する導電膜を含む多層膜とすることで導電体３１０ａの酸化に
よる導電率の低下を防ぐことができる。絶縁体３０２、絶縁体３０３および絶縁体４０２
はゲート絶縁膜としての機能を有する。導電体３１０ａへ印加する電位によって、本トラ
ンジスタのしきい値電圧を制御することができる。また、導電体３１０ｃに印加する電位
により、絶縁体３０３へ電子を注入させ本トランジスタのしきい値電圧を制御することが
できる。さらに第１のゲート電極と第２のゲート電極を電気的に接続することで、導通時
の電流（オン電流）を大きくすることができる。なお、第１のゲート電極の機能と、第２
のゲート電極の機能と、が入れ替わっても構わない。
０ａは酸素の透過を抑制する機能を有する導電膜を含む多層膜とすることもできる。酸素
の透過を抑制する機能を有する導電膜を含む多層膜とすることで導電体３１０ａの酸化に
よる導電率の低下を防ぐことができる。絶縁体３０２、絶縁体３０３および絶縁体４０２
はゲート絶縁膜としての機能を有する。導電体３１０ａへ印加する電位によって、本トラ
ンジスタのしきい値電圧を制御することができる。また、導電体３１０ｃに印加する電位
により、絶縁体３０３へ電子を注入させ本トランジスタのしきい値電圧を制御することが
できる。さらに第１のゲート電極と第２のゲート電極を電気的に接続することで、導通時
の電流（オン電流）を大きくすることができる。なお、第１のゲート電極の機能と、第２
のゲート電極の機能と、が入れ替わっても構わない。
【0110】
図６（Ｂ）に第１のゲート電極と第２のゲート電極を電気的に接続した一例を示す。絶
縁体４２８、絶縁体４０８および絶縁体４１８を通って導電体４０４に達する開口部には
、導電体４４０が埋め込まれており、導電体４４０の上面と絶縁体４２８上に形成した導
電体４４４とは、電気的に接続されている。一方、絶縁体４２８、絶縁体４０８、絶縁体
４１８、絶縁体４１０、絶縁体４０２、絶縁体３０３および絶縁体３０２を通って導電体
３１０ｃに達する開口部には、導電体４４２が埋め込まれており、導電体４４２の上面と
導電体４４４とは、電気的に接続されている。つまり、第１のゲート電極としての機能を
有する導電体４０４は、導電体４４０、導電体４４４および導電体４４２を通して、第２
のゲート電極としての機能を有する導電体３１０ｃとは、電気的に接続される。
縁体４２８、絶縁体４０８および絶縁体４１８を通って導電体４０４に達する開口部には
、導電体４４０が埋め込まれており、導電体４４０の上面と絶縁体４２８上に形成した導
電体４４４とは、電気的に接続されている。一方、絶縁体４２８、絶縁体４０８、絶縁体
４１８、絶縁体４１０、絶縁体４０２、絶縁体３０３および絶縁体３０２を通って導電体
３１０ｃに達する開口部には、導電体４４２が埋め込まれており、導電体４４２の上面と
導電体４４４とは、電気的に接続されている。つまり、第１のゲート電極としての機能を
有する導電体４０４は、導電体４４０、導電体４４４および導電体４４２を通して、第２
のゲート電極としての機能を有する導電体３１０ｃとは、電気的に接続される。
【0111】
絶縁体４１８および絶縁体４２８としては、例えば、ホウ素、炭素、窒素、酸素、フッ
素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマ
ニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタル
を含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体４１８および絶縁
体４２８としては、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。その
他の構成は上述を参酌する。
素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマ
ニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタル
を含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体４１８および絶縁
体４２８としては、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。その
他の構成は上述を参酌する。
【0112】
（実施の形態３）
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
【0113】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分け
られる。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ－ａｌｉｇｎｅ
ｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化
物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－
ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などが
ある。
られる。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ－ａｌｉｇｎｅ
ｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化
物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－
ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などが
ある。
【0114】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ
－ＯＳ、多結晶酸化物半導体およびｎｃ－ＯＳなどがある。
半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ
－ＯＳ、多結晶酸化物半導体およびｎｃ－ＯＳなどがある。
【0115】
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配
置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さ
ない、などといわれている。
置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さ
ない、などといわれている。
【0116】
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕ
ｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期
構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ－ｌ
ｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である
。不安定であるという点では、ａ－ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近
い。
ｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期
構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ－ｌ
ｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である
。不安定であるという点では、ａ－ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近
い。
【0117】
＜ＣＡＡＣ－ＯＳ＞
まずは、ＣＡＡＣ－ＯＳについて説明する。
まずは、ＣＡＡＣ－ＯＳについて説明する。
【0118】
ＣＡＡＣ－ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一種である。
半導体の一種である。
【0119】
ＣＡＡＣ－ＯＳをＸ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって
解析した場合について説明する。例えば、空間群Ｒ－３ｍに分類されるＩｎＧａＺｎＯ４
の結晶を有するＣＡＡＣ－ＯＳに対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行
うと、図７（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピー
クは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳで
は、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ－ＯＳの膜を形成する面（被形成面ともい
う。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、空間群Ｆｄ－３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ
－ＯＳは、該ピークを示さないことが好ましい。
解析した場合について説明する。例えば、空間群Ｒ－３ｍに分類されるＩｎＧａＺｎＯ４
の結晶を有するＣＡＡＣ－ＯＳに対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行
うと、図７（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピー
クは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳで
は、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ－ＯＳの膜を形成する面（被形成面ともい
う。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、空間群Ｆｄ－３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ
－ＯＳは、該ピークを示さないことが好ましい。
【0120】
一方、ＣＡＡＣ－ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ－ｐｌ
ａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、
ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定
し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）
を行っても、図７（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺ
ｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図７（Ｃ）に示すよう
に（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲ
Ｄを用いた構造解析から、ＣＡＡＣ－ＯＳは、ａ軸およびｂ軸の配向が不規則であること
が確認できる。
ａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、
ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定
し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）
を行っても、図７（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺ
ｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図７（Ｃ）に示すよう
に（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲ
Ｄを用いた構造解析から、ＣＡＡＣ－ＯＳは、ａ軸およびｂ軸の配向が不規則であること
が確認できる。
【0121】
次に、電子回折によって解析したＣＡＡＣ－ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、ＣＡＡＣ－ＯＳの被形成面に平行にプロ
ーブ径が３００ｎｍの電子線を入射させると、図７（Ｄ）に示すような回折パターン（制
限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、Ｉｎ
ＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回
折によっても、ＣＡＡＣ－ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面
または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に
垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図７（Ｅ）に
示す。図７（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径
が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ－ＯＳに含まれるペレット
のａ軸およびｂ軸は配向性を有さないことがわかる。なお、図７（Ｅ）における第１リン
グは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考え
られる。また、図７（Ｅ）における第２リングは（１１０）面などに起因すると考えられ
る。
ＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、ＣＡＡＣ－ＯＳの被形成面に平行にプロ
ーブ径が３００ｎｍの電子線を入射させると、図７（Ｄ）に示すような回折パターン（制
限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、Ｉｎ
ＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回
折によっても、ＣＡＡＣ－ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面
または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に
垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図７（Ｅ）に
示す。図７（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径
が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ－ＯＳに含まれるペレット
のａ軸およびｂ軸は配向性を有さないことがわかる。なお、図７（Ｅ）における第１リン
グは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考え
られる。また、図７（Ｅ）における第２リングは（１１０）面などに起因すると考えられ
る。
【0122】
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍ
ｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳの明視野像と回折パターンとの複合解析
像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができ
る。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡ
Ｃ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳの明視野像と回折パターンとの複合解析
像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができ
る。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡ
Ｃ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【0123】
図８（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ－ＯＳの断面の高分解能Ｔ
ＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂ
ｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分
解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、
例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどによ
って観察することができる。
ＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂ
ｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分
解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、
例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどによ
って観察することができる。
【0124】
図８（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することが
できる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわ
かる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこと
もできる。また、ＣＡＡＣ－ＯＳを、ＣＡＮＣ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎ
ｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ
－ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ－ＯＳの被形成面または上
面と平行となる。
できる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわ
かる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこと
もできる。また、ＣＡＡＣ－ＯＳを、ＣＡＮＣ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎ
ｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ
－ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ－ＯＳの被形成面または上
面と平行となる。
【0125】
また、図８（Ｂ）および図８（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ－
ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図８（Ｄ）および図８（Ｅ）は、それぞ
れ図８（Ｂ）および図８（Ｃ）を画像処理した像である。以下では、画像処理の方法につ
いて説明する。まず、図８（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅ
ｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像
において原点を基準に、２．８ｎｍ－１から５．０ｎｍ－１の間の範囲を残すマスク処理
する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓ
ｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を
取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング
像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示して
いる。
ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図８（Ｄ）および図８（Ｅ）は、それぞ
れ図８（Ｂ）および図８（Ｃ）を画像処理した像である。以下では、画像処理の方法につ
いて説明する。まず、図８（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅ
ｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像
において原点を基準に、２．８ｎｍ－１から５．０ｎｍ－１の間の範囲を残すマスク処理
する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓ
ｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を
取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング
像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示して
いる。
【0126】
図８（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、
一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部であ
る。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレ
ットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部であ
る。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレ
ットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
【0127】
図８（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線
で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近
傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角
形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制して
いることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において原子配列が稠密で
ないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、
歪みを許容することができるためと考えられる。
で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近
傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角
形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制して
いることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において原子配列が稠密で
ないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、
歪みを許容することができるためと考えられる。
【0128】
以上に示すように、ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において
複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、Ｃ
ＡＡＣ－ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ａ－ｂ－ｐ
ｌａｎｅ－ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもで
きる。
複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、Ｃ
ＡＡＣ－ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ａ－ｂ－ｐ
ｌａｎｅ－ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもで
きる。
【0129】
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の
混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥
（酸素欠損など）の少ない酸化物半導体ともいえる。
混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥
（酸素欠損など）の少ない酸化物半導体ともいえる。
【0130】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
【0131】
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合が
ある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャ
リア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップ
となる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
ある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャ
リア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップ
となる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【0132】
不純物および酸素欠損の少ないＣＡＡＣ－ＯＳは、キャリア密度の低い酸化物半導体で
ある。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、
さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上のキャリ
ア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性また
は実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ－ＯＳは、不純物濃度が低く、欠
陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
ある。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、
さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上のキャリ
ア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性また
は実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ－ＯＳは、不純物濃度が低く、欠
陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
【0133】
＜ｎｃ－ＯＳ＞
次に、ｎｃ－ＯＳについて説明する。
次に、ｎｃ－ＯＳについて説明する。
【0134】
ｎｃ－ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ－ＯＳに対
し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れな
い。即ち、ｎｃ－ＯＳの結晶は配向性を有さない。
し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れな
い。即ち、ｎｃ－ＯＳの結晶は配向性を有さない。
【0135】
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ－ＯＳを薄片化し、厚さが３４ｎ
ｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図９
（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測され
る。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナ
ノビーム電子回折パターン）を図９（Ｂ）に示す。図９（Ｂ）より、リング状の領域内に
複数のスポットが観測される。したがって、ｎｃ－ＯＳは、プローブ径が５０ｎｍの電子
線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射さ
せることでは秩序性が確認される。
ｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図９
（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測され
る。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナ
ノビーム電子回折パターン）を図９（Ｂ）に示す。図９（Ｂ）より、リング状の領域内に
複数のスポットが観測される。したがって、ｎｃ－ＯＳは、プローブ径が５０ｎｍの電子
線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射さ
せることでは秩序性が確認される。
【0136】
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると
、図９（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測
される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ－ＯＳが秩序
性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているた
め、規則的な電子回折パターンが観測されない領域もある。
、図９（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測
される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ－ＯＳが秩序
性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているた
め、規則的な電子回折パターンが観測されない領域もある。
【0137】
図９（Ｄ）に、被形成面と略平行な方向から観察したｎｃ－ＯＳの断面のＣｓ補正高分
解能ＴＥＭ像を示す。ｎｃ－ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所など
のように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない
領域と、を有する。ｎｃ－ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさで
あり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１
０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ
ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがあ
る。ｎｃ－ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合
がある。なお、ナノ結晶は、ＣＡＡＣ－ＯＳにおけるペレットと起源を同じくする可能性
がある。そのため、以下ではｎｃ－ＯＳの結晶部をペレットと呼ぶ場合がある。
解能ＴＥＭ像を示す。ｎｃ－ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所など
のように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない
領域と、を有する。ｎｃ－ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさで
あり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１
０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ
ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがあ
る。ｎｃ－ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合
がある。なお、ナノ結晶は、ＣＡＡＣ－ＯＳにおけるペレットと起源を同じくする可能性
がある。そのため、以下ではｎｃ－ＯＳの結晶部をペレットと呼ぶ場合がある。
【0138】
このように、ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特
に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ
は、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見
られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶
質酸化物半導体と区別が付かない場合がある。
に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ
は、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見
られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶
質酸化物半導体と区別が付かない場合がある。
【0139】
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ－ＯＳを
、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化
物半導体、またはＮＡＮＣ（Ｎｏｎ－Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体と呼ぶこともできる。
、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化
物半導体、またはＮＡＮＣ（Ｎｏｎ－Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体と呼ぶこともできる。
【0140】
ｎｃ－ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ－ＯＳは、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ－ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ－ＯＳは、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる。
、ｎｃ－ＯＳは、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ－ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ－ＯＳは、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる。
【0141】
＜ａ－ｌｉｋｅ ＯＳ＞
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。
【0142】
図１０に、ａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図１０（Ａ）
は電子照射開始時におけるａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図１０（
Ｂ）は４．３×１０８ｅ－／ｎｍ２の電子（ｅ－）照射後におけるａ－ｌｉｋｅ ＯＳの
高分解能断面ＴＥＭ像である。図１０（Ａ）および図１０（Ｂ）より、ａ－ｌｉｋｅ Ｏ
Ｓは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。ま
た、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低
密度領域と推測される。
は電子照射開始時におけるａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図１０（
Ｂ）は４．３×１０８ｅ－／ｎｍ２の電子（ｅ－）照射後におけるａ－ｌｉｋｅ ＯＳの
高分解能断面ＴＥＭ像である。図１０（Ａ）および図１０（Ｂ）より、ａ－ｌｉｋｅ Ｏ
Ｓは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。ま
た、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低
密度領域と推測される。
【0143】
鬆を有するため、ａ－ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ－ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
ｅ ＯＳが、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
【0144】
試料として、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳを準備する。いず
れの試料もＩｎ－Ｇａ－Ｚｎ酸化物である。
れの試料もＩｎ－Ｇａ－Ｚｎ酸化物である。
【0145】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有する。
料は、いずれも結晶部を有する。
【0146】
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ
－Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られてい
る。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と
同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、
以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺ
ｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ－ｂ面に対応
する。
－Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られてい
る。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と
同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、
以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺ
ｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ－ｂ面に対応
する。
【0147】
図１１は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例であ
る。なお、上述した格子縞の長さを結晶部の大きさとしている。図１１より、ａ－ｌｉｋ
ｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなって
いくことがわかる。図１１より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大き
さだった結晶部（初期核ともいう。）が、電子（ｅ－）の累積照射量が４．２×１０８ｅ
－／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎ
ｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０
８ｅ－／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図１１
より、電子の累積照射量によらず、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳの結晶部の大きさは
、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射
およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ－９０００ＮＡＲを用いた。電子線照射条
件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ－／（ｎｍ２・ｓ）、照射領
域の直径を２３０ｎｍとした。
る。なお、上述した格子縞の長さを結晶部の大きさとしている。図１１より、ａ－ｌｉｋ
ｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなって
いくことがわかる。図１１より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大き
さだった結晶部（初期核ともいう。）が、電子（ｅ－）の累積照射量が４．２×１０８ｅ
－／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎ
ｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０
８ｅ－／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図１１
より、電子の累積照射量によらず、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳの結晶部の大きさは
、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射
およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ－９０００ＮＡＲを用いた。電子線照射条
件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ－／（ｎｍ２・ｓ）、照射領
域の直径を２３０ｎｍとした。
【0148】
このように、ａ－ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射による結晶部の成長がほとん
ど見られない。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて
、不安定な構造であることがわかる。
ある。一方、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射による結晶部の成長がほとん
ど見られない。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて
、不安定な構造であることがわかる。
【0149】
また、鬆を有するため、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比
べて密度の低い構造である。具体的には、ａ－ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ－ＯＳの密度およびＣＡＡ
Ｃ－ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結
晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
べて密度の低い構造である。具体的には、ａ－ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ－ＯＳの密度およびＣＡＡ
Ｃ－ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結
晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
【0150】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ－ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ－ＯＳの密度およびＣＡＡＣ－ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満である。
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ－ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ－ＯＳの密度およびＣＡＡＣ－ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満である。
【0151】
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合
わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。
所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて見積もることが好ましい。
わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。
所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて見積もることが好ましい。
【0152】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ
、ＣＡＡＣ－ＯＳのうち、二種以上を有する積層膜であってもよい。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ
、ＣＡＡＣ－ＯＳのうち、二種以上を有する積層膜であってもよい。
【0153】
絶縁体４０６ａ、半導体４０６ｂ、絶縁体４０６ｃなどに適用可能な酸化物について説
明する。
明する。
【0154】
酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムお
よび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イッ
トリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタ
ン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネ
オジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一
種、または複数種が含まれていてもよい。
よび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イッ
トリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタ
ン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネ
オジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一
種、または複数種が含まれていてもよい。
【0155】
ここで、酸化物が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、元素Ｍ
は、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに
適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジ
ルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タン
グステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わ
せても構わない場合がある。
は、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに
適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジ
ルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タン
グステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わ
せても構わない場合がある。
【0156】
まず、図１２（Ａ）、図１２（Ｂ）、および図１２（Ｃ）を用いて、本発明に係る酸化
物が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。な
お、図１２には、酸素の原子数比については記載しない。また、酸化物が有するインジウ
ム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］と
する。
物が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。な
お、図１２には、酸素の原子数比については記載しない。また、酸化物が有するインジウ
ム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］と
する。
【0157】
図１２（Ａ）、図１２（Ｂ）、および図１２（Ｃ）において、破線は、［Ｉｎ］：［Ｍ
］：［Ｚｎ］＝（１＋α）：（１－α）：１の原子数比（－１≦α≦１）となるライン、
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：２の原子数比となるライン、［
Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：３の原子数比となるライン、［Ｉ
ｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：４の原子数比となるライン、および
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：５の原子数比となるラインを表
す。
］：［Ｚｎ］＝（１＋α）：（１－α）：１の原子数比（－１≦α≦１）となるライン、
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：２の原子数比となるライン、［
Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：３の原子数比となるライン、［Ｉ
ｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：４の原子数比となるライン、および
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：５の原子数比となるラインを表
す。
【0158】
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）と
なるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ
］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ
］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原
子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラ
インを表す。
なるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ
］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ
］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原
子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラ
インを表す。
【0159】
また、図１２に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその
近傍値の酸化物は、スピネル型の結晶構造をとりやすい。
近傍値の酸化物は、スピネル型の結晶構造をとりやすい。
【0160】
【0161】
一例として、図１３に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎ
Ｏ４の結晶構造を示す。また、図１３は、ｂ軸に平行な方向から観察した場合のＩｎＭＺ
ｎＯ４の結晶構造である。なお、図１３に示すＭＺｎＯ２層における金属元素は、元素Ｍ
または亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいとする。元素Ｍと亜鉛
とは、置換が可能であり、配列は不規則である。
Ｏ４の結晶構造を示す。また、図１３は、ｂ軸に平行な方向から観察した場合のＩｎＭＺ
ｎＯ４の結晶構造である。なお、図１３に示すＭＺｎＯ２層における金属元素は、元素Ｍ
または亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいとする。元素Ｍと亜鉛
とは、置換が可能であり、配列は不規則である。
【0162】
【0163】
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元素
Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層
が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層
が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
【0164】
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物は、Ｉｎ層が１に対し
、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［Ｚ
ｎ］が大きくなると、酸化物が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が
増加する。
、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［Ｚ
ｎ］が大きくなると、酸化物が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が
増加する。
【0165】
ただし、酸化物中において、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が非整数である
場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が整数である層状構造を複数種有する
場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層
が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造
とが混在する層状構造となる場合がある。
場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が整数である層状構造を複数種有する
場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層
が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造
とが混在する層状構造となる場合がある。
【0166】
例えば、酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれ
た原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ
］よりも、膜の［Ｚｎ］が小さくなる場合がある。
た原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ
］よりも、膜の［Ｚｎ］が小さくなる場合がある。
【0167】
また、酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では、スピ
ネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：
［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイト型の
結晶構造と層状の結晶構造との二相が共存しやすい。酸化物中に複数の相が共存する場合
、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が形成される場
合がある。
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では、スピ
ネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：
［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイト型の
結晶構造と層状の結晶構造との二相が共存しやすい。酸化物中に複数の相が共存する場合
、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が形成される場
合がある。
【0168】
また、インジウムの含有率を高くすることで、酸化物のキャリア移動度（電子移動度）
を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物では、主
として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くするこ
とにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が高い酸化物
はインジウムの含有率が低い酸化物と比較してキャリア移動度が高くなるためである。
を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物では、主
として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くするこ
とにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が高い酸化物
はインジウムの含有率が低い酸化物と比較してキャリア移動度が高くなるためである。
【0169】
一方、酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低く
なる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、およびその近
傍値である原子数比（例えば図１２（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
なる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、およびその近
傍値である原子数比（例えば図１２（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
【0170】
従って、本発明の一態様の酸化物は、キャリア移動度が高く、かつ、粒界が少ない層状
構造となりやすい、図１２（Ａ）の領域Ａで示される原子数比を有することが好ましい。
構造となりやすい、図１２（Ａ）の領域Ａで示される原子数比を有することが好ましい。
【0171】
また、図１２（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４
．１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ
］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物は、特
に、結晶性が高く、キャリア移動度も高い優れた酸化物である。
．１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ
］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物は、特
に、結晶性が高く、キャリア移動度も高い優れた酸化物である。
【0172】
なお、酸化物が、層状構造を形成する条件は、原子数比によって一義的に定まらない。
原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であっ
ても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、
図示する領域は、酸化物が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域
Ｃの境界は厳密ではない。
原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であっ
ても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、
図示する領域は、酸化物が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域
Ｃの境界は厳密ではない。
【0173】
続いて、上記酸化物をトランジスタに用いる場合について説明する。
【0174】
なお、上記酸化物をトランジスタに用いることで、粒界におけるキャリア散乱等を減少
させることができるため、高い電界効果移動度のトランジスタを実現することができる。
また、信頼性の高いトランジスタを実現することができる。
させることができるため、高い電界効果移動度のトランジスタを実現することができる。
また、信頼性の高いトランジスタを実現することができる。
【0175】
また、トランジスタには、キャリア密度の低い酸化物を用いることが好ましい。例えば
、酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ
３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上
とすればよい。
、酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ
３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上
とすればよい。
【0176】
なお、高純度真性または実質的に高純度真性である酸化物は、キャリア発生源が少ない
ため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真
性である酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
ため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真
性である酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【0177】
また、酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、
あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化
物にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化
物にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【0178】
従って、トランジスタの電気特性を安定にするためには、酸化物中の不純物濃度を低減
することが有効である。また、酸化物中の不純物濃度を低減するためには、近接する膜中
の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、
アルカリ土類金属、鉄、ニッケル、シリコン等がある。
することが有効である。また、酸化物中の不純物濃度を低減するためには、近接する膜中
の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、
アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【0179】
ここで、酸化物中における各不純物の影響について説明する。
【0180】
酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物にお
いて欠陥準位が形成される。このため、酸化物におけるシリコンや炭素の濃度と、酸化物
との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄ
ａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×
１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とす
る。
いて欠陥準位が形成される。このため、酸化物におけるシリコンや炭素の濃度と、酸化物
との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄ
ａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×
１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とす
る。
【0181】
また、酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し
、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含ま
れている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸
化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的
には、ＳＩＭＳにより得られる酸化物中のアルカリ金属またはアルカリ土類金属の濃度を
、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以
下にする。
、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含ま
れている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸
化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的
には、ＳＩＭＳにより得られる酸化物中のアルカリ金属またはアルカリ土類金属の濃度を
、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以
下にする。
【0182】
また、酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度
が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物を半導体に用いたトラ
ンジスタはノーマリーオン特性となりやすい。従って、該酸化物において、窒素はできる
限り低減されていることが好ましい、例えば、酸化物中の窒素濃度は、ＳＩＭＳにおいて
、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以
下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１
７ａｔｏｍｓ／ｃｍ３以下とする。
が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物を半導体に用いたトラ
ンジスタはノーマリーオン特性となりやすい。従って、該酸化物において、窒素はできる
限り低減されていることが好ましい、例えば、酸化物中の窒素濃度は、ＳＩＭＳにおいて
、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以
下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１
７ａｔｏｍｓ／ｃｍ３以下とする。
【0183】
また、酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸
素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生
成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリア
である電子を生成することがある。従って、水素が含まれている酸化物を用いたトランジ
スタはノーマリーオン特性となりやすい。このため、酸化物中の水素はできる限り低減さ
れていることが好ましい。具体的には、酸化物において、ＳＩＭＳにより得られる水素濃
度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ
３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１
０１８ａｔｏｍｓ／ｃｍ３未満とする。
素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生
成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリア
である電子を生成することがある。従って、水素が含まれている酸化物を用いたトランジ
スタはノーマリーオン特性となりやすい。このため、酸化物中の水素はできる限り低減さ
れていることが好ましい。具体的には、酸化物において、ＳＩＭＳにより得られる水素濃
度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ
３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１
０１８ａｔｏｍｓ／ｃｍ３未満とする。
【0184】
不純物が十分に低減された酸化物をトランジスタのチャネル形成領域に用いることで、
安定した電気特性を付与することができる。
安定した電気特性を付与することができる。
【0185】
続いて、該酸化物を２層構造、または３層構造とした場合について述べる。絶縁体Ｓ１
、半導体Ｓ２、および絶縁体Ｓ３の積層構造に接する絶縁体のバンド図と、半導体Ｓ２お
よび絶縁体Ｓ３の積層構造に接する絶縁体のバンド図と、について、図１４を用いて説明
する。
、半導体Ｓ２、および絶縁体Ｓ３の積層構造に接する絶縁体のバンド図と、半導体Ｓ２お
よび絶縁体Ｓ３の積層構造に接する絶縁体のバンド図と、について、図１４を用いて説明
する。
【0186】
図１４（Ａ）は、絶縁体Ｉ１、絶縁体Ｓ１、半導体Ｓ２、絶縁体Ｓ３、及び絶縁体Ｉ２
を有する積層構造の膜厚方向のバンド図の一例である。また、図１４（Ｂ）は、絶縁体Ｉ
１、半導体Ｓ２、絶縁体Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の
一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、絶縁体Ｓ１、半導体
Ｓ２、絶縁体Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
を有する積層構造の膜厚方向のバンド図の一例である。また、図１４（Ｂ）は、絶縁体Ｉ
１、半導体Ｓ２、絶縁体Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の
一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、絶縁体Ｓ１、半導体
Ｓ２、絶縁体Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
【0187】
絶縁体Ｓ１、絶縁体Ｓ３は、半導体Ｓ２よりも伝導帯下端のエネルギー準位が真空準位
に近く、代表的には、半導体Ｓ２の伝導帯下端のエネルギー準位と、絶縁体Ｓ１、絶縁体
Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上
、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、絶縁体Ｓ１、絶
縁体Ｓ３の電子親和力よりも、半導体Ｓ２の電子親和力が、大きく、絶縁体Ｓ１、絶縁体
Ｓ３の電子親和力と、半導体Ｓ２の電子親和力との差は、０．１５ｅＶ以上、または０．
５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
に近く、代表的には、半導体Ｓ２の伝導帯下端のエネルギー準位と、絶縁体Ｓ１、絶縁体
Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上
、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、絶縁体Ｓ１、絶
縁体Ｓ３の電子親和力よりも、半導体Ｓ２の電子親和力が、大きく、絶縁体Ｓ１、絶縁体
Ｓ３の電子親和力と、半導体Ｓ２の電子親和力との差は、０．１５ｅＶ以上、または０．
５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
【0188】
図１４（Ａ）、および図１４（Ｂ）に示すように、絶縁体Ｓ１、半導体Ｓ２、絶縁体Ｓ
３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に
変化または連続接合するともいうことができる。このようなバンド図を有するためには、
絶縁体Ｓ１と半導体Ｓ２との界面、または半導体Ｓ２と絶縁体Ｓ３との界面において形成
される混合層の欠陥準位密度を低くするとよい。
３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に
変化または連続接合するともいうことができる。このようなバンド図を有するためには、
絶縁体Ｓ１と半導体Ｓ２との界面、または半導体Ｓ２と絶縁体Ｓ３との界面において形成
される混合層の欠陥準位密度を低くするとよい。
【0189】
具体的には、絶縁体Ｓ１と半導体Ｓ２、半導体Ｓ２と絶縁体Ｓ３が、酸素以外に共通の
元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができ
る。例えば、半導体Ｓ２がＩｎ－Ｇａ－Ｚｎ酸化物の場合、絶縁体Ｓ１、絶縁体Ｓ３とし
て、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができ
る。例えば、半導体Ｓ２がＩｎ－Ｇａ－Ｚｎ酸化物の場合、絶縁体Ｓ１、絶縁体Ｓ３とし
て、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【0190】
このとき、キャリアの主たる経路は半導体Ｓ２となる。絶縁体Ｓ１と半導体Ｓ２との界
面、および半導体Ｓ２と絶縁体Ｓ３との界面における欠陥準位密度を低くすることができ
るため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
面、および半導体Ｓ２と絶縁体Ｓ３との界面における欠陥準位密度を低くすることができ
るため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
【0191】
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞う
ため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。絶縁体Ｓ１、絶縁
体Ｓ３を設けることにより、トラップ準位を半導体Ｓ２より遠ざけることができる。当該
構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止す
ることができる。
ため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。絶縁体Ｓ１、絶縁
体Ｓ３を設けることにより、トラップ準位を半導体Ｓ２より遠ざけることができる。当該
構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止す
ることができる。
【0192】
絶縁体Ｓ１、絶縁体Ｓ３は、半導体Ｓ２と比較して、導電率が十分に低い材料を用いる
。このとき、半導体Ｓ２、半導体Ｓ２と絶縁体Ｓ１との界面、および半導体Ｓ２と絶縁体
Ｓ３との界面が、主にチャネル領域として機能する。例えば、絶縁体Ｓ１、絶縁体Ｓ３に
は、図１２（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物を用いれば
よい。なお、図１２（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、
またはその近傍値である原子数比を示している。
。このとき、半導体Ｓ２、半導体Ｓ２と絶縁体Ｓ１との界面、および半導体Ｓ２と絶縁体
Ｓ３との界面が、主にチャネル領域として機能する。例えば、絶縁体Ｓ１、絶縁体Ｓ３に
は、図１２（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物を用いれば
よい。なお、図１２（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、
またはその近傍値である原子数比を示している。
【0193】
特に、半導体Ｓ２に領域Ａで示される原子数比の酸化物を用いる場合、絶縁体Ｓ１およ
び絶縁体Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物を用いる
ことが好ましい。また、絶縁体Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］
／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物を用いることが好適である。
び絶縁体Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物を用いる
ことが好ましい。また、絶縁体Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］
／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物を用いることが好適である。
【0194】
基板４００としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよ
い。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジル
コニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導
体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シ
リコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリ
ウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領
域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基
板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板な
どがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。
さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体また
は絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがあ
る。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素
子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
い。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジル
コニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導
体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シ
リコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリ
ウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領
域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基
板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板な
どがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。
さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体また
は絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがあ
る。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素
子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【0195】
また、基板４００として、可とう性基板を用いてもよい。なお、可とう性基板上にトラ
ンジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トラ
ンジスタを剥離し、可とう性基板である基板４００に転置する方法もある。その場合には
、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板４００とし
て、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板４００
が伸縮性を有してもよい。また、基板４００は、折り曲げや引っ張りをやめた際に、元の
形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板
４００は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下
、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板４００
を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板
４００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げ
や引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下など
によって基板４００上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈
夫な半導体装置を提供することができる。
ンジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トラ
ンジスタを剥離し、可とう性基板である基板４００に転置する方法もある。その場合には
、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板４００とし
て、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板４００
が伸縮性を有してもよい。また、基板４００は、折り曲げや引っ張りをやめた際に、元の
形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板
４００は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下
、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板４００
を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板
４００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げ
や引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下など
によって基板４００上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈
夫な半導体装置を提供することができる。
【0196】
可とう性基板である基板４００としては、例えば、金属、合金、樹脂もしくはガラス、
またはそれらの繊維などを用いることができる。可とう性基板である基板４００は、線膨
張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板４００と
しては、例えば、線膨張率が１×１０－３／Ｋ以下、５×１０－５／Ｋ以下、または１×
１０－５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポ
リオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート
、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基
板４００として好適である。
またはそれらの繊維などを用いることができる。可とう性基板である基板４００は、線膨
張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板４００と
しては、例えば、線膨張率が１×１０－３／Ｋ以下、５×１０－５／Ｋ以下、または１×
１０－５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポ
リオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート
、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基
板４００として好適である。
【0197】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実
施例と適宜組み合わせて実施することができる。
施例と適宜組み合わせて実施することができる。
【0198】
【0199】
まず、基板４００を準備する。
【0200】
次に、絶縁体４０１を成膜し、絶縁体４０１上に絶縁体３０１となる絶縁体を成膜する
。次に、絶縁体３０１となる絶縁体に絶縁体４０１に達する溝を形成する。溝とは、たと
えば穴や開口部なども含まれる。溝の形成はウエットエッチングを用いてもよいが、ドラ
イエッチングを用いるほうが微細加工には好ましい。また、絶縁体４０１は、絶縁体３０
１となる絶縁体をエッチングして溝を形成する際のエッチングストッパ膜として機能する
絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体３０１となる絶縁体に酸
化シリコン膜を用いた場合は、絶縁体４０１は窒化シリコン膜、酸化アルミニウム膜、ま
たは酸化ハフニウム膜を用いるとよい。
。次に、絶縁体３０１となる絶縁体に絶縁体４０１に達する溝を形成する。溝とは、たと
えば穴や開口部なども含まれる。溝の形成はウエットエッチングを用いてもよいが、ドラ
イエッチングを用いるほうが微細加工には好ましい。また、絶縁体４０１は、絶縁体３０
１となる絶縁体をエッチングして溝を形成する際のエッチングストッパ膜として機能する
絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体３０１となる絶縁体に酸
化シリコン膜を用いた場合は、絶縁体４０１は窒化シリコン膜、酸化アルミニウム膜、ま
たは酸化ハフニウム膜を用いるとよい。
【0201】
溝の形成後に、導電体３１０ａまたは導電体３１０ｂとなる導電体を成膜する。導電体
３１０ａまたは導電体３１０ｂとなる導電体は酸素の透過を抑制する機能を有する導電体
を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを
用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウ
ム、銅、モリブデンタングステン合金との積層膜とすることができる。
３１０ａまたは導電体３１０ｂとなる導電体は酸素の透過を抑制する機能を有する導電体
を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを
用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウ
ム、銅、モリブデンタングステン合金との積層膜とすることができる。
【0202】
次に、ＣＭＰを行うことで、絶縁体３０１上の導電体３１０ａまたは導電体３１０ｂと
なる導電体を除去する。その結果、溝部のみに、導電体３１０ａおよび導電体３１０ｂが
残存することで上面が平坦な配線層を形成することができる。
なる導電体を除去する。その結果、溝部のみに、導電体３１０ａおよび導電体３１０ｂが
残存することで上面が平坦な配線層を形成することができる。
【0203】
または、絶縁体３０１上に導電体３１０ａまたは導電体３１０ｂとなる導電体を成膜し
、リソグラフィー法などを用いて導電体３１０ａおよび導電体３１０ｂを形成してもよい
。
、リソグラフィー法などを用いて導電体３１０ａおよび導電体３１０ｂを形成してもよい
。
【0204】
次に、絶縁体３０１上、導電体３１０ａおよび導電体３１０ｂ上に絶縁体３０２を成膜
する。絶縁体３０２上に絶縁体３０３を成膜する。絶縁体３０３は好ましくは、水素など
の不純物および酸素の透過を抑制する機能を有することが望ましい。たとえば、窒化シリ
コン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。絶縁体３０３の成膜は
、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うこ
とができる。
する。絶縁体３０２上に絶縁体３０３を成膜する。絶縁体３０３は好ましくは、水素など
の不純物および酸素の透過を抑制する機能を有することが望ましい。たとえば、窒化シリ
コン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。絶縁体３０３の成膜は
、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うこ
とができる。
【0205】
次に、絶縁体３０３上に絶縁体４０２を成膜する。次に、絶縁体４０２に酸素を添加す
る処理を行っても構わない。酸素を添加する処理としては、例えば、イオン注入法、プラ
ズマ処理法などがある。または、酸化性ガスによる熱処理を行ってもよい。なお、絶縁体
４０２に添加された酸素は、過剰酸素となる。
る処理を行っても構わない。酸素を添加する処理としては、例えば、イオン注入法、プラ
ズマ処理法などがある。または、酸化性ガスによる熱処理を行ってもよい。なお、絶縁体
４０２に添加された酸素は、過剰酸素となる。
【0206】
次に、絶縁体４０２上に絶縁体３０６ａを成膜する。次に、絶縁体３０６ａに酸素を添
加する処理を行っても構わない。酸素を添加する処理としては、例えば、イオン注入法、
プラズマ処理法などがある。なお、絶縁体３０６ａに添加された酸素は、過剰酸素となる
。次に絶縁体３０６ａ上に半導体３０６ｂを成膜する。
加する処理を行っても構わない。酸素を添加する処理としては、例えば、イオン注入法、
プラズマ処理法などがある。なお、絶縁体３０６ａに添加された酸素は、過剰酸素となる
。次に絶縁体３０６ａ上に半導体３０６ｂを成膜する。
【0207】
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以
下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下
で行えばよい。第１の加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以
上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行って
もよい。または、第１の加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸
素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加
熱処理を行ってもよい。第１の加熱処理によって、半導体の結晶性を高めることや、水素
や水などの不純物を除去することなどができる。または、第１の加熱処理は、減圧状態で
酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波
を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または
、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加するプラズマ電源を有しても
よい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基
板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく
半導体３０６ｂ内に導くことができる。または、この装置を用いて不活性ガスを含むプラ
ズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい
。
下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下
で行えばよい。第１の加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以
上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行って
もよい。または、第１の加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸
素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加
熱処理を行ってもよい。第１の加熱処理によって、半導体の結晶性を高めることや、水素
や水などの不純物を除去することなどができる。または、第１の加熱処理は、減圧状態で
酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波
を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または
、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加するプラズマ電源を有しても
よい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基
板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく
半導体３０６ｂ内に導くことができる。または、この装置を用いて不活性ガスを含むプラ
ズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい
。
【0208】
次に、半導体３０６ｂ上に導電体４１４を成膜する（図１５（Ａ）、（Ｂ）および（Ｃ
）参照。）。
）参照。）。
【0209】
次に、導電体４１４をリソグラフィー法などによって加工し、導電体４１５を形成する
（図１６（Ａ）、（Ｂ）および（Ｃ）参照。）。
（図１６（Ａ）、（Ｂ）および（Ｃ）参照。）。
【0210】
次に、絶縁体３０６ａ、半導体３０６ｂおよび導電体４１５をリソグラフィー法などに
よって加工し、絶縁体４０６ａ、半導体４０６ｂ、導電体４１６ａ１および導電体４１６
ａ２を有する多層膜を形成する。導電体４１４の成膜時に、半導体３０６ｂの上面にダメ
ージを与えることで領域４０７が形成される。領域４０７は、半導体３０６ｂが低抵抗化
された領域を有するので、導電体４１５と半導体３０６ｂ間のコンタクト抵抗が低抵抗化
される。なお、多層膜を形成する際、絶縁体４０２もエッチングされ、一部の領域が薄く
なる場合がある。即ち、絶縁体４０２は、多層膜と接する領域に凸部を有する形状となる
場合がある（図１７（Ａ）、（Ｂ）および（Ｃ）参照。）。
よって加工し、絶縁体４０６ａ、半導体４０６ｂ、導電体４１６ａ１および導電体４１６
ａ２を有する多層膜を形成する。導電体４１４の成膜時に、半導体３０６ｂの上面にダメ
ージを与えることで領域４０７が形成される。領域４０７は、半導体３０６ｂが低抵抗化
された領域を有するので、導電体４１５と半導体３０６ｂ間のコンタクト抵抗が低抵抗化
される。なお、多層膜を形成する際、絶縁体４０２もエッチングされ、一部の領域が薄く
なる場合がある。即ち、絶縁体４０２は、多層膜と接する領域に凸部を有する形状となる
場合がある（図１７（Ａ）、（Ｂ）および（Ｃ）参照。）。
【0211】
次に、酸素を含むプラズマ処理を行う。酸素を含むプラズマ処理を行うことで、導電体
４１６ａ１の側面および導電体４１６ａ１の上面を酸化させ絶縁体４２４ａ１を形成する
。また、導電体４１６ａ２の側面および導電体４１６ａ２の上面を酸化させ、絶縁体４２
４ａ２を形成する。例えば、導電体４１６ａ１および導電体４１６ａ２として、タングス
テンおよびシリコンを含む導電体を用いた場合は、酸素を含むプラズマ処理を行うことで
、絶縁体４２４ａ１および絶縁体４２４ａ２は、酸化シリコンとなる。
４１６ａ１の側面および導電体４１６ａ１の上面を酸化させ絶縁体４２４ａ１を形成する
。また、導電体４１６ａ２の側面および導電体４１６ａ２の上面を酸化させ、絶縁体４２
４ａ２を形成する。例えば、導電体４１６ａ１および導電体４１６ａ２として、タングス
テンおよびシリコンを含む導電体を用いた場合は、酸素を含むプラズマ処理を行うことで
、絶縁体４２４ａ１および絶縁体４２４ａ２は、酸化シリコンとなる。
【0212】
酸素を含むプラズマ処理は、高密度プラズマを用いても良い。酸素を含む高密度プラズ
マ処理を行うことで、導電体４１６ａ１の側面、導電体４１６ａ１の上面、導電体４１６
ａ２の側面および導電体４１６ａ２の上面を効率よく酸化することができる。
マ処理を行うことで、導電体４１６ａ１の側面、導電体４１６ａ１の上面、導電体４１６
ａ２の側面および導電体４１６ａ２の上面を効率よく酸化することができる。
【0213】
また、酸素を含むプラズマ処理を行うことで、酸素ラジカルが生成され、半導体４０６
ｂの上面、半導体４０６ｂの側面および絶縁体４０６ａの側面が露出している領域、つま
りチャネル形成領域を含む領域に過剰酸素を取り込むことができ、チャネル形成領域の酸
素欠損を低減することができる（図１８（Ａ）、（Ｂ）および（Ｃ）参照。）。
ｂの上面、半導体４０６ｂの側面および絶縁体４０６ａの側面が露出している領域、つま
りチャネル形成領域を含む領域に過剰酸素を取り込むことができ、チャネル形成領域の酸
素欠損を低減することができる（図１８（Ａ）、（Ｂ）および（Ｃ）参照。）。
【0214】
次に、絶縁体４０６ｃを成膜する。次に、絶縁体４０６ｃ上に絶縁体４１２を成膜する
。
。
【0215】
【0216】
なお、ここでは、絶縁体４１２および絶縁体４０６ｃを加工しない一例を示しているが
、本発明の一態様に係るトランジスタは、これに限定されない。例えば、導電体４０４の
加工時に、絶縁体４１２および絶縁体４０６ｃをエッチングして加工してもよい。または
、導電体４０４の加工と、絶縁体４１２および絶縁体４０６ｃのエッチングと、を異なる
リソグラフィー法による工程で行っても構わない。異なるリソグラフィー法による工程で
加工を行うことで、それぞれ独立した形状とすることがたやすくなる場合がある。
、本発明の一態様に係るトランジスタは、これに限定されない。例えば、導電体４０４の
加工時に、絶縁体４１２および絶縁体４０６ｃをエッチングして加工してもよい。または
、導電体４０４の加工と、絶縁体４１２および絶縁体４０６ｃのエッチングと、を異なる
リソグラフィー法による工程で行っても構わない。異なるリソグラフィー法による工程で
加工を行うことで、それぞれ独立した形状とすることがたやすくなる場合がある。
【0217】
次に、絶縁体４１２上および導電体４０４上に絶縁体４１０を成膜する。絶縁体４１０
は、上面が平坦性を有するように形成してもよい。例えば、絶縁体４１０は、成膜直後に
上面が平坦性を有していてもよい。または、例えば、絶縁体４１０は、成膜後に基板裏面
などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有して
もよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドラ
イエッチング処理などがある。ただし、絶縁体４１０の上面が平坦性を有さなくても構わ
ない。なお、絶縁体４１０は、多層構造としてもよい。例えば、酸素を有するプラズマを
用いて酸化アルミニウム膜などを成膜して積層することができる。酸素を有するプラズマ
を用いて酸化アルミニウムを成膜することで、該プラズマ中の酸素を過剰酸素として、絶
縁体４１２の側面、絶縁体４０６ｃの側面、半導体４０６ｂの側面および絶縁体４０６ａ
の側面などへ添加することができる。
は、上面が平坦性を有するように形成してもよい。例えば、絶縁体４１０は、成膜直後に
上面が平坦性を有していてもよい。または、例えば、絶縁体４１０は、成膜後に基板裏面
などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有して
もよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドラ
イエッチング処理などがある。ただし、絶縁体４１０の上面が平坦性を有さなくても構わ
ない。なお、絶縁体４１０は、多層構造としてもよい。例えば、酸素を有するプラズマを
用いて酸化アルミニウム膜などを成膜して積層することができる。酸素を有するプラズマ
を用いて酸化アルミニウムを成膜することで、該プラズマ中の酸素を過剰酸素として、絶
縁体４１２の側面、絶縁体４０６ｃの側面、半導体４０６ｂの側面および絶縁体４０６ａ
の側面などへ添加することができる。
【0218】
次に、絶縁体４１０上に、絶縁体４０８を成膜する。絶縁体４０８は、酸素を有するプ
ラズマを用いて酸化アルミニウムを成膜することで、該プラズマ中の酸素を過剰酸素とし
て、絶縁体４１０などへ添加することができる（図２０（Ａ）、（Ｂ）および（Ｃ）参照
。）。
ラズマを用いて酸化アルミニウムを成膜することで、該プラズマ中の酸素を過剰酸素とし
て、絶縁体４１０などへ添加することができる（図２０（Ａ）、（Ｂ）および（Ｃ）参照
。）。
【0219】
尚、絶縁体４０８は多層構造とすることができる。例えば、１層目はスパッタ法による
酸化アルミニウムを成膜し、２層目はＡＬＤ法による酸化アルミニウムを成膜してもよい
。１層目をスパッタ法による酸化アルミニウムを成膜することで、絶縁体４１０へ過剰酸
素を添加し、２層目をＡＬＤ法による酸化アルミニウムを成膜することで、絶縁体４１０
へ添加した過剰酸素を上方へ拡散するのを防ぐことができる。
酸化アルミニウムを成膜し、２層目はＡＬＤ法による酸化アルミニウムを成膜してもよい
。１層目をスパッタ法による酸化アルミニウムを成膜することで、絶縁体４１０へ過剰酸
素を添加し、２層目をＡＬＤ法による酸化アルミニウムを成膜することで、絶縁体４１０
へ添加した過剰酸素を上方へ拡散するのを防ぐことができる。
【0220】
絶縁体４０８の成膜より後のいずれかのタイミングにおいて、第２の加熱処理を行って
も構わない。第２の加熱処理を行うことで、絶縁体４１０などに含まれる過剰酸素が絶縁
体４１２、絶縁体４０６ｃおよび絶縁体４０６ａを通過して半導体４０６ｂまで移動する
ため、半導体４０６ｂの欠陥（酸素欠損）を低減することができる。
も構わない。第２の加熱処理を行うことで、絶縁体４１０などに含まれる過剰酸素が絶縁
体４１２、絶縁体４０６ｃおよび絶縁体４０６ａを通過して半導体４０６ｂまで移動する
ため、半導体４０６ｂの欠陥（酸素欠損）を低減することができる。
【0221】
なお、第２の加熱処理は、絶縁体４１０などに含まれる過剰酸素（酸素）が半導体４０
６ｂまで拡散する温度で行えばよい。例えば、第１の加熱処理についての記載を参照して
も構わない。または、第２の加熱処理は、第１の加熱処理よりも同じか低い温度が好まし
い。第１の加熱処理と第２の加熱処理の温度差は、０℃以上１５０℃以下、好ましくは４
０℃以上１００℃以下とする。これにより、絶縁体４０２から余分に過剰酸素（酸素）が
放出することを抑えることができる。なお、第２の加熱処理は、同等の加熱処理を各層の
成膜時の加熱によって兼ねることができる場合、行わなくてもよい場合がある。
６ｂまで拡散する温度で行えばよい。例えば、第１の加熱処理についての記載を参照して
も構わない。または、第２の加熱処理は、第１の加熱処理よりも同じか低い温度が好まし
い。第１の加熱処理と第２の加熱処理の温度差は、０℃以上１５０℃以下、好ましくは４
０℃以上１００℃以下とする。これにより、絶縁体４０２から余分に過剰酸素（酸素）が
放出することを抑えることができる。なお、第２の加熱処理は、同等の加熱処理を各層の
成膜時の加熱によって兼ねることができる場合、行わなくてもよい場合がある。
【0222】
次に、リソグラフィー法を用いて、絶縁体４０８、絶縁体４１０、絶縁体４１２、絶縁
体４０６ｃ、絶縁体４０２、絶縁体３０３および絶縁体３０２を通り導電体３１０ｂに達
する開口部と、絶縁体４０８、絶縁体４１０、絶縁体４１２、絶縁体４０６ｃおよび絶縁
体４２４ａ１または絶縁体４２４ａ２を通り導電体４１６ａ１および導電体４１６ａ２に
達する開口部と、絶縁体４０８および絶縁体４１０を通り導電体４０４に達する開口部と
、を形成する。
体４０６ｃ、絶縁体４０２、絶縁体３０３および絶縁体３０２を通り導電体３１０ｂに達
する開口部と、絶縁体４０８、絶縁体４１０、絶縁体４１２、絶縁体４０６ｃおよび絶縁
体４２４ａ１または絶縁体４２４ａ２を通り導電体４１６ａ１および導電体４１６ａ２に
達する開口部と、絶縁体４０８および絶縁体４１０を通り導電体４０４に達する開口部と
、を形成する。
【0223】
他の開口部の形成方法として、絶縁体４０８上に、導電体を形成し、該導電体上に絶縁
体を形成し、リソグラフィー法を用いて、該導電体および該絶縁体を加工することによっ
て、該導電体および該絶縁体を有するハードマスクを形成し、該ハードマスクをエッチン
グマスクとして、開口部を形成してもよい。該ハードマスクをエッチングマスクとして用
いることによって、開口部の横への広がりまたは変形などを防ぐことができる。尚、該ハ
ードマスクは、絶縁体または導電体の単層とすることもできる。
体を形成し、リソグラフィー法を用いて、該導電体および該絶縁体を加工することによっ
て、該導電体および該絶縁体を有するハードマスクを形成し、該ハードマスクをエッチン
グマスクとして、開口部を形成してもよい。該ハードマスクをエッチングマスクとして用
いることによって、開口部の横への広がりまたは変形などを防ぐことができる。尚、該ハ
ードマスクは、絶縁体または導電体の単層とすることもできる。
【0224】
また、１回のリソグラフィー法で、それぞれの開口部を一括形成することができるが、
複数回のリソグラフィー法を用いて、それぞれの開口部を形成してもよい。
複数回のリソグラフィー法を用いて、それぞれの開口部を形成してもよい。
【0225】
次に、各開口部に、導電体４３３、導電体４３１、導電体４２９および導電体４３７を
埋め込む（図２１（Ａ）、（Ｂ）および（Ｃ）参照。）。
埋め込む（図２１（Ａ）、（Ｂ）および（Ｃ）参照。）。
【0226】
次に、絶縁体４０８上、導電体４３３上、導電体４３１上、導電体４２９上および導電
体４３７上に、導電体を成膜し、該導電体をリソグラフィー法などにより加工することで
、導電体４３４、導電体４３２、導電体４３０および導電体４３８を形成する。以上によ
り、図４に示すトランジスタを作製することができる（図４（Ａ）、（Ｂ）および（Ｃ）
参照。）。
体４３７上に、導電体を成膜し、該導電体をリソグラフィー法などにより加工することで
、導電体４３４、導電体４３２、導電体４３０および導電体４３８を形成する。以上によ
り、図４に示すトランジスタを作製することができる（図４（Ａ）、（Ｂ）および（Ｃ）
参照。）。
【0227】
＜トランジスタの作製方法２＞
以下では、本発明に係る図５のトランジスタの作製方法を図２２から図３２を用いて説
明する。なお、導電体４１４を成膜するところまでは、上述のトランジスタの作製方法１
と同様である（図２２（Ａ）、（Ｂ）および（Ｃ）参照。）。
以下では、本発明に係る図５のトランジスタの作製方法を図２２から図３２を用いて説
明する。なお、導電体４１４を成膜するところまでは、上述のトランジスタの作製方法１
と同様である（図２２（Ａ）、（Ｂ）および（Ｃ）参照。）。
【0228】
次に、絶縁体３０６ａ、半導体３０６ｂおよび導電体４１４をリソグラフィー法などに
よって加工し、絶縁体４０６ａ、半導体４０６ｂおよび導電体４１５を有する多層膜を形
成する。ここで、導電体４１４の成膜時に、半導体３０６ｂの上面にダメージを与えるこ
とで領域４０７が形成される。領域４０７は、半導体４０６ｂが低抵抗化された領域を有
するので、導電体４１５と半導体４０６ｂ間のコンタクト抵抗が低抵抗化される。なお、
多層膜を形成する際、絶縁体４０２もエッチングされ、一部の領域が薄くなる場合がある
。即ち、絶縁体４０２は、多層膜と接する領域に凸部を有する形状となる場合がある（図
２３（Ａ）、（Ｂ）および（Ｃ）参照。）。
よって加工し、絶縁体４０６ａ、半導体４０６ｂおよび導電体４１５を有する多層膜を形
成する。ここで、導電体４１４の成膜時に、半導体３０６ｂの上面にダメージを与えるこ
とで領域４０７が形成される。領域４０７は、半導体４０６ｂが低抵抗化された領域を有
するので、導電体４１５と半導体４０６ｂ間のコンタクト抵抗が低抵抗化される。なお、
多層膜を形成する際、絶縁体４０２もエッチングされ、一部の領域が薄くなる場合がある
。即ち、絶縁体４０２は、多層膜と接する領域に凸部を有する形状となる場合がある（図
２３（Ａ）、（Ｂ）および（Ｃ）参照。）。
【0229】
次に、絶縁体４４６を成膜し、絶縁体４４６上に導電体４２６を成膜する。導電体４２
６は、絶縁体４４６上面の段差部を埋めるように成膜する。したがって、ＣＶＤ法（特に
ＭＣＶＤ法）を用いることが好ましい。また、ＭＣＶＤ法で成膜する導電体４２６と絶縁
体４４６との密着性を高めるために、導電体４２６をＡＬＤ法によって成膜した導電体と
、ＭＣＶＤ法で成膜した導電体との多層膜にすると好ましい場合がある。例えば、窒化チ
タンをＡＬＤ法によって成膜し、次にＭＣＶＤ法によってタングステンを成膜してもよい
。
６は、絶縁体４４６上面の段差部を埋めるように成膜する。したがって、ＣＶＤ法（特に
ＭＣＶＤ法）を用いることが好ましい。また、ＭＣＶＤ法で成膜する導電体４２６と絶縁
体４４６との密着性を高めるために、導電体４２６をＡＬＤ法によって成膜した導電体と
、ＭＣＶＤ法で成膜した導電体との多層膜にすると好ましい場合がある。例えば、窒化チ
タンをＡＬＤ法によって成膜し、次にＭＣＶＤ法によってタングステンを成膜してもよい
。
【0230】
次に、導電体４２６上に絶縁体４２７を成膜する（図２４（Ａ）、（Ｂ）および（Ｃ）
参照。）。
参照。）。
【0231】
次に絶縁体４２７および導電体４２６に導電体４２６の膜厚が約半分になるまで第１の
ＣＭＰ処理を行う。第１のＣＭＰ処理で用いるスラリー（砥粒を含む薬液）は、該絶縁体
に適したスラリーを用いることが望ましい（図２５（Ａ）、（Ｂ）および（Ｃ）参照。）
。
ＣＭＰ処理を行う。第１のＣＭＰ処理で用いるスラリー（砥粒を含む薬液）は、該絶縁体
に適したスラリーを用いることが望ましい（図２５（Ａ）、（Ｂ）および（Ｃ）参照。）
。
【0232】
次に、残存している導電体４２６および絶縁体４４６に、絶縁体４４６が露出し、絶縁
体４４６の表面が平坦化されるまで第２のＣＭＰ処理を行うことで絶縁体４０９を形成す
る。第２のＣＭＰ処理では、導電体４２６の研磨速度に対して、絶縁体４４６の研磨速度
が出来る限り遅くなるように調合したスラリーを用いることが望ましい。該スラリーを用
いることで、絶縁体４４６表面の平坦性がより向上することがあるので好ましい。また、
ＣＭＰ処理装置は、第２のＣＭＰ処理において絶縁体４４６が露出したことを知らせる終
点検出機能を有するとさらに好ましい。終点検出機能を有することで、第２のＣＭＰ処理
後の絶縁体４４６の膜厚制御性が向上することがあるので好ましい（図２６（Ａ）、（Ｂ
）および（Ｃ）参照。）。
体４４６の表面が平坦化されるまで第２のＣＭＰ処理を行うことで絶縁体４０９を形成す
る。第２のＣＭＰ処理では、導電体４２６の研磨速度に対して、絶縁体４４６の研磨速度
が出来る限り遅くなるように調合したスラリーを用いることが望ましい。該スラリーを用
いることで、絶縁体４４６表面の平坦性がより向上することがあるので好ましい。また、
ＣＭＰ処理装置は、第２のＣＭＰ処理において絶縁体４４６が露出したことを知らせる終
点検出機能を有するとさらに好ましい。終点検出機能を有することで、第２のＣＭＰ処理
後の絶縁体４４６の膜厚制御性が向上することがあるので好ましい（図２６（Ａ）、（Ｂ
）および（Ｃ）参照。）。
【0233】
または、絶縁体４４６上に導電体と、導電体上に絶縁体と、を成膜することなく、絶縁
体４４６に、ＣＭＰ処理など行って上面が平坦になるように絶縁体４０９を形成してもよ
い。または、絶縁体４４６は、成膜直後に上面が平坦性を有していてもよい。ただし、絶
縁体４４６の上面が平坦性を有さなくても構わない。
体４４６に、ＣＭＰ処理など行って上面が平坦になるように絶縁体４０９を形成してもよ
い。または、絶縁体４４６は、成膜直後に上面が平坦性を有していてもよい。ただし、絶
縁体４４６の上面が平坦性を有さなくても構わない。
【0234】
次に、絶縁体４０９上にリソグラフィー法などによってレジストマスク４２３を形成す
る。ここで絶縁体４０９の上面とレジストマスクとの間の密着性を向上するために、例え
ば、有機物膜を絶縁体４０９上とレジストマスク４２３の間に設けてもよい。または、絶
縁体４０９上に導電体を単層または導電体および絶縁体の積層膜を成膜し、リソグラフィ
ー法によってハードマスクを形成してもよい（図２７（Ａ）、（Ｂ）および（Ｃ）参照。
）。
る。ここで絶縁体４０９の上面とレジストマスクとの間の密着性を向上するために、例え
ば、有機物膜を絶縁体４０９上とレジストマスク４２３の間に設けてもよい。または、絶
縁体４０９上に導電体を単層または導電体および絶縁体の積層膜を成膜し、リソグラフィ
ー法によってハードマスクを形成してもよい（図２７（Ａ）、（Ｂ）および（Ｃ）参照。
）。
【0235】
次に、絶縁体４０９をドライエッチング法により絶縁体４０２に達するまで加工を行い
、絶縁体４１０を形成する。この時、絶縁体４０２が絶縁体３０３上に達するまでエッチ
ングされることがある。
、絶縁体４１０を形成する。この時、絶縁体４０２が絶縁体３０３上に達するまでエッチ
ングされることがある。
【0236】
次に、導電体４１５をドライエッチング法により加工をすることで、導電体４１６ａ１
と導電体４１６ａ２に分離する。
と導電体４１６ａ２に分離する。
【0237】
【0238】
上述の加工をドライエッチング法で行う場合、半導体４０６ｂの露出領域にエッチング
ガスの残留成分などの不純物が付着する場合がある。例えば、エッチングガスとして塩素
系ガスを用いると、塩素などが付着する場合がある。また、エッチングガスとして炭化水
素系ガスを用いると、炭素や水素などが付着する場合がある。ドライエッチングによる加
工後に基板を大気に晒すと半導体４０６ｂの露出領域などが腐蝕することがある。そのた
めドライエッチングによる加工後に連続して酸素ガスを用いたプラズマ処理を行うと上記
不純物を除去することができて半導体４０６ｂの露出領域などの腐蝕を防ぐことができて
好ましい。
ガスの残留成分などの不純物が付着する場合がある。例えば、エッチングガスとして塩素
系ガスを用いると、塩素などが付着する場合がある。また、エッチングガスとして炭化水
素系ガスを用いると、炭素や水素などが付着する場合がある。ドライエッチングによる加
工後に基板を大気に晒すと半導体４０６ｂの露出領域などが腐蝕することがある。そのた
めドライエッチングによる加工後に連続して酸素ガスを用いたプラズマ処理を行うと上記
不純物を除去することができて半導体４０６ｂの露出領域などの腐蝕を防ぐことができて
好ましい。
【0239】
または、不純物の除去は、例えば、希釈フッ化水素酸などを用いた洗浄処理またはオゾ
ンなどを用いた洗浄処理を行ってもよい。なお、複数の洗浄処理を組み合わせてもよい。
これにより、半導体４０６ｂの露出した領域、言い換えるとチャネル形成領域は高抵抗と
なる。
ンなどを用いた洗浄処理を行ってもよい。なお、複数の洗浄処理を組み合わせてもよい。
これにより、半導体４０６ｂの露出した領域、言い換えるとチャネル形成領域は高抵抗と
なる。
【0240】
一方、導電体４１６ａ１および導電体４１６ａ２と、半導体４０６ｂの上面とが、互い
に重なる領域４０７は、上述のように導電体４１６ａ１および導電体４１６ａ２と半導体
４０６ｂ間のコンタクト抵抗値が低くなり良好なトランジスタ特性を得ることができて好
ましい。
に重なる領域４０７は、上述のように導電体４１６ａ１および導電体４１６ａ２と半導体
４０６ｂ間のコンタクト抵抗値が低くなり良好なトランジスタ特性を得ることができて好
ましい。
【0241】
次に、酸素を含むプラズマ処理を行う。酸素を含むプラズマ処理を行うことで、導電体
４１６ａ１の側面を酸化させ絶縁体４２４ａ１を形成する。また、導電体４１６ａ２の側
面を酸化させ、絶縁体４２４ａ２を形成する。例えば、導電体４１６ａ１および導電体４
１６ａ２として、タングステンおよびシリコンを含む導電体を用いた場合は、酸素を含む
プラズマ処理を行うことで、絶縁体４２４ａ１および絶縁体４２４ａ２は、酸化シリコン
となる。
４１６ａ１の側面を酸化させ絶縁体４２４ａ１を形成する。また、導電体４１６ａ２の側
面を酸化させ、絶縁体４２４ａ２を形成する。例えば、導電体４１６ａ１および導電体４
１６ａ２として、タングステンおよびシリコンを含む導電体を用いた場合は、酸素を含む
プラズマ処理を行うことで、絶縁体４２４ａ１および絶縁体４２４ａ２は、酸化シリコン
となる。
【0242】
酸素を含むプラズマ処理は、高密度プラズマを用いても良い。酸素を含む高密度プラズ
マ処理を行うことで、導電体４１６ａ１の側面および導電体４１６ａ２の側面を効率よく
酸化することができる。
マ処理を行うことで、導電体４１６ａ１の側面および導電体４１６ａ２の側面を効率よく
酸化することができる。
【0243】
また、酸素を含むプラズマ処理を行うことで、酸素ラジカルが生成され、半導体４０６
ｂの上面、半導体４０６ｂの側面および絶縁体４０６ａの側面が露出している領域、つま
りチャネル形成領域を含む領域に過剰酸素を取り込むことができ、チャネル形成領域の酸
素欠損を低減することができる（図２９（Ａ）、（Ｂ）および（Ｃ）参照。）。
ｂの上面、半導体４０６ｂの側面および絶縁体４０６ａの側面が露出している領域、つま
りチャネル形成領域を含む領域に過剰酸素を取り込むことができ、チャネル形成領域の酸
素欠損を低減することができる（図２９（Ａ）、（Ｂ）および（Ｃ）参照。）。
【0244】
次に、絶縁体４０６ｃとなる絶縁体を成膜し、絶縁体４０６ｃとなる絶縁体上に絶縁体
４１２となる絶縁体を成膜する。絶縁体４０６ｃとなる絶縁体および絶縁体４１２となる
絶縁体は、絶縁体４１０、導電体４１６ａ１および導電体４１６ａ２によって形成される
開口部の側面および底面に均一な厚さで成膜する。したがって、ＡＬＤ法を用いることが
好ましい。
４１２となる絶縁体を成膜する。絶縁体４０６ｃとなる絶縁体および絶縁体４１２となる
絶縁体は、絶縁体４１０、導電体４１６ａ１および導電体４１６ａ２によって形成される
開口部の側面および底面に均一な厚さで成膜する。したがって、ＡＬＤ法を用いることが
好ましい。
【0245】
次に、導電体４０４となる導電体を成膜する。導電体４０４となる導電体の成膜は、ス
パッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことが
できる。導電体４０４となる導電体は、絶縁体４１０などによって形成される開口部を埋
めるように成膜する。したがって、ＣＶＤ法（特にＭＣＶＤ法）を用いることが好ましい
。また、導電体４０４となる導電体と絶縁体４１０などとの密着性を高めるために、ＡＬ
Ｄ法などによって成膜した導電体と、ＭＣＶＤ法で成膜した導電体との多層膜にすると好
ましい場合がある。例えば、窒化チタンまたは窒化タンタルをＡＬＤ法によって成膜し、
次にＭＣＶＤ法によってタングステンを成膜すればよい。
パッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことが
できる。導電体４０４となる導電体は、絶縁体４１０などによって形成される開口部を埋
めるように成膜する。したがって、ＣＶＤ法（特にＭＣＶＤ法）を用いることが好ましい
。また、導電体４０４となる導電体と絶縁体４１０などとの密着性を高めるために、ＡＬ
Ｄ法などによって成膜した導電体と、ＭＣＶＤ法で成膜した導電体との多層膜にすると好
ましい場合がある。例えば、窒化チタンまたは窒化タンタルをＡＬＤ法によって成膜し、
次にＭＣＶＤ法によってタングステンを成膜すればよい。
【0246】
次に導電体４０４となる導電体の上面から、導電体４０４となる導電体、絶縁体４１２
となる絶縁体および絶縁体４０６ｃとなる絶縁体をＣＭＰなどを用いて絶縁体４１０の上
面に達するまで研磨および平坦化し、導電体４０４、絶縁体４１２および絶縁体４０６ｃ
を形成する。これにより、ゲート電極として機能を有する導電体４０４は、リソグラフィ
ー法を用いることなく自己整合的に形成できる。また、ゲート電極として機能を有する導
電体４０４とソース電極またはドレイン電極としての機能を有する導電体４１６ａ１およ
び導電体４１６ａ２との合わせ精度を考慮することなくゲート電極として機能を有する導
電体４０４を形成できるので半導体装置の面積を小さくすることができる。また、リソグ
ラフィー工程が不要となるので工程簡略化による生産性の向上が見込まれる（図３０（Ａ
）、（Ｂ）および（Ｃ）参照。）。
となる絶縁体および絶縁体４０６ｃとなる絶縁体をＣＭＰなどを用いて絶縁体４１０の上
面に達するまで研磨および平坦化し、導電体４０４、絶縁体４１２および絶縁体４０６ｃ
を形成する。これにより、ゲート電極として機能を有する導電体４０４は、リソグラフィ
ー法を用いることなく自己整合的に形成できる。また、ゲート電極として機能を有する導
電体４０４とソース電極またはドレイン電極としての機能を有する導電体４１６ａ１およ
び導電体４１６ａ２との合わせ精度を考慮することなくゲート電極として機能を有する導
電体４０４を形成できるので半導体装置の面積を小さくすることができる。また、リソグ
ラフィー工程が不要となるので工程簡略化による生産性の向上が見込まれる（図３０（Ａ
）、（Ｂ）および（Ｃ）参照。）。
【0247】
次に、絶縁体４１０上、絶縁体４１２上および絶縁体４０６ｃ上に絶縁体４１８を成膜
し、絶縁体４１８上に絶縁体４０８を成膜する。絶縁体４０８の成膜は、例えば酸素を有
するプラズマを用いて酸化アルミニウムを成膜することで、該プラズマ中の酸素を過剰酸
素として、絶縁体４１８の上面に添加することができる。
し、絶縁体４１８上に絶縁体４０８を成膜する。絶縁体４０８の成膜は、例えば酸素を有
するプラズマを用いて酸化アルミニウムを成膜することで、該プラズマ中の酸素を過剰酸
素として、絶縁体４１８の上面に添加することができる。
【0248】
絶縁体４０８となる絶縁体の成膜より後のいずれかのタイミングにおいて、第２の加熱
処理を行っても構わない。第２の加熱処理を行うことで、絶縁体４１８に含まれる過剰酸
素が絶縁体４１０、絶縁体４０２および絶縁体４０６ａを通過して半導体４０６ｂまで移
動する。また、絶縁体４１８に含まれる過剰酸素が絶縁体４１２を通過して半導体４０６
ｂまで移動する。また、絶縁体４１８に含まれる過剰酸素が絶縁体４０６ｃを通過して半
導体４０６ｂまで移動する。このように３つの経路を通って過剰酸素が半導体４０６ｂま
で移動するため、半導体４０６ｂの欠陥（酸素欠損）を低減することができる。
処理を行っても構わない。第２の加熱処理を行うことで、絶縁体４１８に含まれる過剰酸
素が絶縁体４１０、絶縁体４０２および絶縁体４０６ａを通過して半導体４０６ｂまで移
動する。また、絶縁体４１８に含まれる過剰酸素が絶縁体４１２を通過して半導体４０６
ｂまで移動する。また、絶縁体４１８に含まれる過剰酸素が絶縁体４０６ｃを通過して半
導体４０６ｂまで移動する。このように３つの経路を通って過剰酸素が半導体４０６ｂま
で移動するため、半導体４０６ｂの欠陥（酸素欠損）を低減することができる。
【0249】
なお、第２の加熱処理は、絶縁体４１８に含まれる過剰酸素（酸素）が半導体４０６ｂ
まで拡散する温度で行えばよい。例えば、第１の加熱処理についての記載を参照しても構
わない。または、第２の加熱処理は、第１の加熱処理よりも低い温度が好ましい。第１の
加熱処理と第２の加熱処理の温度差は、２０℃以上１５０℃以下、好ましくは４０℃以上
１００℃以下とする。これにより、絶縁体４０２から余分に過剰酸素（酸素）が放出する
ことを抑えることができる。なお、第２の加熱処理は、同等の加熱処理を各層の成膜時の
加熱によって兼ねることができる場合、行わなくてもよい場合がある。
まで拡散する温度で行えばよい。例えば、第１の加熱処理についての記載を参照しても構
わない。または、第２の加熱処理は、第１の加熱処理よりも低い温度が好ましい。第１の
加熱処理と第２の加熱処理の温度差は、２０℃以上１５０℃以下、好ましくは４０℃以上
１００℃以下とする。これにより、絶縁体４０２から余分に過剰酸素（酸素）が放出する
ことを抑えることができる。なお、第２の加熱処理は、同等の加熱処理を各層の成膜時の
加熱によって兼ねることができる場合、行わなくてもよい場合がある。
【0250】
次に絶縁体４０８上に絶縁体４２８を成膜する。絶縁体４２８の成膜はスパッタリング
法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる（図
３１（Ａ）、（Ｂ）および（Ｃ）参照。）。
法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる（図
３１（Ａ）、（Ｂ）および（Ｃ）参照。）。
【0251】
次に、リソグラフィー法を用いて、絶縁体４２８、絶縁体４０８、絶縁体４１８、絶縁
体４１０、絶縁体４０２、絶縁体３０３および絶縁体３０２を通り導電体３１０ｂに達す
る開口部と、絶縁体４２８、絶縁体４０８、絶縁体４１８および絶縁体４１０を通り導電
体４１６ａ１および導電体４１６ａ２に達する開口部と、絶縁体４２８、絶縁体４０８お
よび絶縁体４１８を通り導電体４０４に達する開口部と、を形成する。
体４１０、絶縁体４０２、絶縁体３０３および絶縁体３０２を通り導電体３１０ｂに達す
る開口部と、絶縁体４２８、絶縁体４０８、絶縁体４１８および絶縁体４１０を通り導電
体４１６ａ１および導電体４１６ａ２に達する開口部と、絶縁体４２８、絶縁体４０８お
よび絶縁体４１８を通り導電体４０４に達する開口部と、を形成する。
【0252】
他の開口部の形成方法として、絶縁体４２８上に、導電体を形成し、該導電体上に絶縁
体を形成し、リソグラフィー法を用いて、該導電体および該絶縁体を加工することによっ
て、該導電体および該絶縁体を有するハードマスクを形成し、該ハードマスクをエッチン
グマスクとして、開口部を形成してもよい。該ハードマスクをエッチングマスクとして用
いることによって、開口部の横への広がりまたは変形などを防ぐことができる。尚、該ハ
ードマスクは、絶縁体または導電体の単層とすることもできる。
体を形成し、リソグラフィー法を用いて、該導電体および該絶縁体を加工することによっ
て、該導電体および該絶縁体を有するハードマスクを形成し、該ハードマスクをエッチン
グマスクとして、開口部を形成してもよい。該ハードマスクをエッチングマスクとして用
いることによって、開口部の横への広がりまたは変形などを防ぐことができる。尚、該ハ
ードマスクは、絶縁体または導電体の単層とすることもできる。
【0253】
また、１回のリソグラフィー法で、それぞれの開口部を一括形成することができるが、
複数回のリソグラフィー法を用いて、それぞれの開口部を形成してもよい。
複数回のリソグラフィー法を用いて、それぞれの開口部を形成してもよい。
【0254】
次に、各開口部に、導電体４３３、導電体４３１、導電体４２９および導電体４３７を
埋め込む（図３２（Ａ）、（Ｂ）および（Ｃ）参照。）。
埋め込む（図３２（Ａ）、（Ｂ）および（Ｃ）参照。）。
【0255】
次に、絶縁体４２８上、導電体４３３上、導電体４３１上、導電体４２９上および導電
体４３７上に、導電体を成膜し、該導電体をリソグラフィー法などにより加工することで
、導電体４３４、導電体４３２、導電体４３０および導電体４３８を形成する。以上によ
り、図５に示すトランジスタを作製することができる（図５（Ａ）、（Ｂ）および（Ｃ）
参照。）。
体４３７上に、導電体を成膜し、該導電体をリソグラフィー法などにより加工することで
、導電体４３４、導電体４３２、導電体４３０および導電体４３８を形成する。以上によ
り、図５に示すトランジスタを作製することができる（図５（Ａ）、（Ｂ）および（Ｃ）
参照。）。
【0256】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実
施例と適宜組み合わせて実施することができる。
施例と適宜組み合わせて実施することができる。
【0257】
（実施の形態５）
＜記憶装置１＞
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の
保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図３
３に示す。
＜記憶装置１＞
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の
保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図３
３に示す。
【0258】
図３３（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２
の半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、
トランジスタ３３００としては、上述したトランジスタを用いることができる。
の半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、
トランジスタ３３００としては、上述したトランジスタを用いることができる。
【0259】
トランジスタ３３００は、オフ電流の小さいトランジスタが好ましい。トランジスタ３
３００は、例えば、酸化物半導体を用いたトランジスタを用いることができる。トランジ
スタ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり
記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、また
はリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半
導体装置となる。
３００は、例えば、酸化物半導体を用いたトランジスタを用いることができる。トランジ
スタ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり
記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、また
はリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半
導体装置となる。
【0260】
図３３（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的
に接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続され
る。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気
的に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続され
ている。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース
、ドレインの他方は、容量素子３４００の一方の電極と電気的に接続され、第５の配線３
００５は容量素子３４００の他方の電極と電気的に接続されている。
に接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続され
る。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気
的に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続され
ている。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース
、ドレインの他方は、容量素子３４００の一方の電極と電気的に接続され、第５の配線３
００５は容量素子３４００の他方の電極と電気的に接続されている。
【0261】
【0262】
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、ト
ランジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とす
る。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および
容量素子３４００の一方の電極と電気的に接続するノードＦＧに与えられる。即ち、トラ
ンジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異な
る二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。
）のどちらかが与えられる。その後、第４の配線３００４の電位を、トランジスタ３３０
０が非導通状態となる電位にして、トランジスタ３３００を非導通状態とすることにより
、ノードＦＧに電荷が保持される（保持）。
ランジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とす
る。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および
容量素子３４００の一方の電極と電気的に接続するノードＦＧに与えられる。即ち、トラ
ンジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異な
る二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。
）のどちらかが与えられる。その後、第４の配線３００４の電位を、トランジスタ３３０
０が非導通状態となる電位にして、トランジスタ３３００を非導通状態とすることにより
、ノードＦＧに電荷が保持される（保持）。
【0263】
トランジスタ３３００のオフ電流が小さいため、ノードＦＧの電荷は長期間にわたって
保持される。
保持される。
【0264】
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を
与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配
線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジス
タ３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電
荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００
のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌ
より低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００
を「導通状態」とするために必要な第５の配線３００５の電位をいう。したがって、第５
の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノー
ドＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇ
ｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿
Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦＧにＬｏｗ
レベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ
）となっても、トランジスタ３２００は「非導通状態」のままである。このため、第２の
配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すこと
ができる。
与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配
線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジス
タ３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電
荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００
のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌ
より低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００
を「導通状態」とするために必要な第５の配線３００５の電位をいう。したがって、第５
の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノー
ドＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇ
ｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿
Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦＧにＬｏｗ
レベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ
）となっても、トランジスタ３２００は「非導通状態」のままである。このため、第２の
配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すこと
ができる。
【0265】
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情
報を読み出さなくてはならない。例えば、情報を読み出さないメモリセルにおいては、ノ
ードＦＧに与えられた電位によらずトランジスタ３２００が「非導通状態」となる電位、
つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリセル
の情報のみを読み出せる構成とすればよい。または、情報を読み出さないメモリセルにお
いては、ノードＦＧに与えられた電位によらずトランジスタ３２００が「導通状態」とな
る電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えることで所望のメ
モリセルの情報のみを読み出せる構成とすればよい。
報を読み出さなくてはならない。例えば、情報を読み出さないメモリセルにおいては、ノ
ードＦＧに与えられた電位によらずトランジスタ３２００が「非導通状態」となる電位、
つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリセル
の情報のみを読み出せる構成とすればよい。または、情報を読み出さないメモリセルにお
いては、ノードＦＧに与えられた電位によらずトランジスタ３２００が「導通状態」とな
る電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えることで所望のメ
モリセルの情報のみを読み出せる構成とすればよい。
【0266】
＜半導体装置の構造１＞
図３４は、図３３（Ａ）に対応する半導体装置の断面図である。図３４に示す半導体装
置は、トランジスタ３２００と、トランジスタ３３００と、容量素子３４００と、を有す
る。また、トランジスタ３３００および容量素子３４００は、トランジスタ３２００の上
方に配置する。なお、トランジスタ３３００としては、図４に示したトランジスタを用い
た例を示し、容量素子３４００は、図１に示した容量素子を用いた例を示しているが、本
発明の一態様に係る半導体装置は、これに限定されない。よって適宜上述したトランジス
タおよび容量素子についての記載を参酌する。
図３４は、図３３（Ａ）に対応する半導体装置の断面図である。図３４に示す半導体装
置は、トランジスタ３２００と、トランジスタ３３００と、容量素子３４００と、を有す
る。また、トランジスタ３３００および容量素子３４００は、トランジスタ３２００の上
方に配置する。なお、トランジスタ３３００としては、図４に示したトランジスタを用い
た例を示し、容量素子３４００は、図１に示した容量素子を用いた例を示しているが、本
発明の一態様に係る半導体装置は、これに限定されない。よって適宜上述したトランジス
タおよび容量素子についての記載を参酌する。
【0267】
また、図３４に示す半導体装置は、トランジスタ３２００がＦｉｎ型である場合を示し
ている。トランジスタ３２００をＦｉｎ型とすることにより、実効上のチャネル幅が増大
することによりトランジスタ３２００のオン特性を向上させることができる。また、ゲー
ト電極の電界の寄与を高くすることができるため、トランジスタ３２００のオフ特性を向
上させることができる。トランジスタ３２００は、半導体基板４５０を用いたトランジス
タである。トランジスタ３２００は、半導体基板４５０中の領域４７４ａと、半導体基板
４５０中の領域４７４ｂと、絶縁体４６２と、導電体４５４と、を有する。
ている。トランジスタ３２００をＦｉｎ型とすることにより、実効上のチャネル幅が増大
することによりトランジスタ３２００のオン特性を向上させることができる。また、ゲー
ト電極の電界の寄与を高くすることができるため、トランジスタ３２００のオフ特性を向
上させることができる。トランジスタ３２００は、半導体基板４５０を用いたトランジス
タである。トランジスタ３２００は、半導体基板４５０中の領域４７４ａと、半導体基板
４５０中の領域４７４ｂと、絶縁体４６２と、導電体４５４と、を有する。
【0268】
トランジスタ３２００において、領域４７４ａおよび領域４７４ｂは、ソース領域およ
びドレイン領域としての機能を有する。また、絶縁体４６２は、ゲート絶縁体としての機
能を有する。また、導電体４５４は、ゲート電極としての機能を有する。したがって、導
電体４５４に印加する電位によって、チャネル形成領域の抵抗を制御することができる。
即ち、導電体４５４に印加する電位によって、領域４７４ａと領域４７４ｂとの間の導通
・非導通を制御することができる。
びドレイン領域としての機能を有する。また、絶縁体４６２は、ゲート絶縁体としての機
能を有する。また、導電体４５４は、ゲート電極としての機能を有する。したがって、導
電体４５４に印加する電位によって、チャネル形成領域の抵抗を制御することができる。
即ち、導電体４５４に印加する電位によって、領域４７４ａと領域４７４ｂとの間の導通
・非導通を制御することができる。
【0269】
半導体基板４５０としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、
または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜
鉛、酸化ガリウムからなる化合物半導体基板などを用いればよい。好ましくは、半導体基
板４５０として単結晶シリコン基板を用いる。
または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜
鉛、酸化ガリウムからなる化合物半導体基板などを用いればよい。好ましくは、半導体基
板４５０として単結晶シリコン基板を用いる。
【0270】
半導体基板４５０は、ｎ型の導電型を付与する不純物を有する半導体基板を用いる。た
だし、半導体基板４５０として、ｐ型の導電型を付与する不純物を有する半導体基板を用
いても構わない。その場合、トランジスタ３２００となる領域には、ｎ型の導電型を付与
する不純物を有するウェルを配置すればよい。または、半導体基板４５０がｉ型であって
も構わない。
だし、半導体基板４５０として、ｐ型の導電型を付与する不純物を有する半導体基板を用
いても構わない。その場合、トランジスタ３２００となる領域には、ｎ型の導電型を付与
する不純物を有するウェルを配置すればよい。または、半導体基板４５０がｉ型であって
も構わない。
【0271】
半導体基板４５０の上面は、（１１０）面を有することが好ましい。こうすることで、
トランジスタ３２００のオン特性を向上させることができる。
トランジスタ３２００のオン特性を向上させることができる。
【0272】
領域４７４ａおよび領域４７４ｂは、ｐ型の導電型を付与する不純物を有する領域であ
る。このようにして、トランジスタ３２００はｐチャネル型トランジスタを構成する。
る。このようにして、トランジスタ３２００はｐチャネル型トランジスタを構成する。
【0273】
トランジスタ３２００がｐチャネル型トランジスタである場合について説明したが、ト
ランジスタ３２００がｎチャネル型トランジスタであっても構わない。
ランジスタ３２００がｎチャネル型トランジスタであっても構わない。
【0274】
なお、トランジスタ３２００は、領域４６０などによって隣接するトランジスタと分離
される。領域４６０は、絶縁性を有する領域である。
される。領域４６０は、絶縁性を有する領域である。
【0275】
図３４に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、絶縁
体４７０と、絶縁体４７２と、絶縁体４７５と、絶縁体４０２と、絶縁体４１０と、絶縁
体４０８と、絶縁体４２８と、絶縁体４６５と、絶縁体４６７と、絶縁体４６９と、絶縁
体４９８と、導電体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａ
と、導電体４７８ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電
体４７６ｃと、導電体４７９ａと、導電体４７９ｂと、導電体４７９ｃと、導電体４７７
ａと、導電体４７７ｂと、導電体４７７ｃと、導電体４８４ａと、導電体４８４ｂと、導
電体４８４ｃと、導電体４８４ｄと、導電体４８３ａと、導電体４８３ｂと、導電体４８
３ｃと、導電体４８３ｄと、導電体４８３ｅと、導電体４８３ｆと、導電体４８５ａと、
導電体４８５ｂと、導電体４８５ｃと、導電体４８５ｄと、導電体４８７ａと、導電体４
８７ｂと、導電体４８７ｃと、導電体４８８ａと、導電体４８８ｂと、導電体４８８ｃと
、導電体４９０ａと、導電体４９０ｂと、導電体４８９ａと、導電体４８９ｂと、導電体
４９１ａと、導電体４９１ｂと、導電体４９１ｃと、導電体４９２ａと、導電体４９２ｂ
と、導電体４９２ｃと、導電体４９４と、導電体４９６と、絶縁体４０６ａ、半導体４０
６ｂ、絶縁体４０６ｃと、を有する。
体４７０と、絶縁体４７２と、絶縁体４７５と、絶縁体４０２と、絶縁体４１０と、絶縁
体４０８と、絶縁体４２８と、絶縁体４６５と、絶縁体４６７と、絶縁体４６９と、絶縁
体４９８と、導電体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａ
と、導電体４７８ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電
体４７６ｃと、導電体４７９ａと、導電体４７９ｂと、導電体４７９ｃと、導電体４７７
ａと、導電体４７７ｂと、導電体４７７ｃと、導電体４８４ａと、導電体４８４ｂと、導
電体４８４ｃと、導電体４８４ｄと、導電体４８３ａと、導電体４８３ｂと、導電体４８
３ｃと、導電体４８３ｄと、導電体４８３ｅと、導電体４８３ｆと、導電体４８５ａと、
導電体４８５ｂと、導電体４８５ｃと、導電体４８５ｄと、導電体４８７ａと、導電体４
８７ｂと、導電体４８７ｃと、導電体４８８ａと、導電体４８８ｂと、導電体４８８ｃと
、導電体４９０ａと、導電体４９０ｂと、導電体４８９ａと、導電体４８９ｂと、導電体
４９１ａと、導電体４９１ｂと、導電体４９１ｃと、導電体４９２ａと、導電体４９２ｂ
と、導電体４９２ｃと、導電体４９４と、導電体４９６と、絶縁体４０６ａ、半導体４０
６ｂ、絶縁体４０６ｃと、を有する。
【0276】
絶縁体４６４は、トランジスタ３２００上に配置する。また、絶縁体４６６は、絶縁体
４６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体
４７０は、絶縁体４６８上に配置する。また、絶縁体４７２は、絶縁体４７０上に配置す
る。また、絶縁体４７５は、絶縁体４７２上に配置する。また、トランジスタ３３００は
、絶縁体４７５上に配置する。また、絶縁体４０８は、トランジスタ３３００上に配置す
る。また、絶縁体４２８は、絶縁体４０８上に配置する。また、絶縁体４６５は、絶縁体
４２８上に配置される。また、容量素子３４００は、絶縁体４６５上に配置される。また
、絶縁体４６９は、容量素子３４００上に配置される。
４６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体
４７０は、絶縁体４６８上に配置する。また、絶縁体４７２は、絶縁体４７０上に配置す
る。また、絶縁体４７５は、絶縁体４７２上に配置する。また、トランジスタ３３００は
、絶縁体４７５上に配置する。また、絶縁体４０８は、トランジスタ３３００上に配置す
る。また、絶縁体４２８は、絶縁体４０８上に配置する。また、絶縁体４６５は、絶縁体
４２８上に配置される。また、容量素子３４００は、絶縁体４６５上に配置される。また
、絶縁体４６９は、容量素子３４００上に配置される。
【0277】
絶縁体４６４は、領域４７４ａに達する開口部と、領域４７４ｂに達する開口部と、導
電体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、
導電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
電体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、
導電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
【0278】
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開
口部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電
体４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
口部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電
体４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
【0279】
また、絶縁体４６８は、導電体４７８ａに達する開口部と、導電体４７８ｂに達する開
口部と、導電体４７８ｃに達する開口部と、を有する。また、開口部には、それぞれ導電
体４７６ａ、導電体４７６ｂまたは導電体４７６ｃが埋め込まれている。
口部と、導電体４７８ｃに達する開口部と、を有する。また、開口部には、それぞれ導電
体４７６ａ、導電体４７６ｂまたは導電体４７６ｃが埋め込まれている。
【0280】
また、絶縁体４６８上に、導電体４７６ａと接する導電体４７９ａと、導電体４７６ｂ
と接する導電体４７９ｂと、導電体４７６ｃと接する導電体４７９ｃと、を有する。また
、絶縁体４７２は、絶縁体４７０を通って導電体４７９ａに達する開口部と、絶縁体４７
０通って導電体４７９ｂに達する開口部と、絶縁体４７０を通って導電体４７９ｃに達す
る開口部と、を有する。また、開口部には、それぞれ導電体４７７ａ、４７７ｂまたは４
７７ｃが埋め込まれている。
と接する導電体４７９ｂと、導電体４７６ｃと接する導電体４７９ｃと、を有する。また
、絶縁体４７２は、絶縁体４７０を通って導電体４７９ａに達する開口部と、絶縁体４７
０通って導電体４７９ｂに達する開口部と、絶縁体４７０を通って導電体４７９ｃに達す
る開口部と、を有する。また、開口部には、それぞれ導電体４７７ａ、４７７ｂまたは４
７７ｃが埋め込まれている。
【0281】
また、絶縁体４７５は、トランジスタ３３００のチャネル形成領域と重なる開口部と、
導電体４７７ａに達する開口部と、導電体４７７ｂに達する開口部と、導電体４７７ｃに
達する開口部と、を有する。また、開口部には、それぞれ導電体４８４ｄ、導電体４８４
ａ、導電体４８４ｂまたは導電体４８４ｃが埋め込まれている。
導電体４７７ａに達する開口部と、導電体４７７ｂに達する開口部と、導電体４７７ｃに
達する開口部と、を有する。また、開口部には、それぞれ導電体４８４ｄ、導電体４８４
ａ、導電体４８４ｂまたは導電体４８４ｃが埋め込まれている。
【0282】
また、導電体４８４ｄは、トランジスタ３３００のボトムゲート電極としての機能を有
しても構わない。または、例えば、導電体４８４ｄに一定の電位を印加することで、トラ
ンジスタ３３００のしきい値電圧などの電気特性を制御しても構わない。または、例えば
、導電体４８４ｄとトランジスタ３３００のトップゲート電極とを電気的に接続しても構
わない。こうすることで、トランジスタ３３００のオン電流を大きくすることができる。
また、パンチスルー現象を抑制することができるため、トランジスタ３３００の飽和領域
における電気特性を安定にすることができる。
しても構わない。または、例えば、導電体４８４ｄに一定の電位を印加することで、トラ
ンジスタ３３００のしきい値電圧などの電気特性を制御しても構わない。または、例えば
、導電体４８４ｄとトランジスタ３３００のトップゲート電極とを電気的に接続しても構
わない。こうすることで、トランジスタ３３００のオン電流を大きくすることができる。
また、パンチスルー現象を抑制することができるため、トランジスタ３３００の飽和領域
における電気特性を安定にすることができる。
【0283】
また、絶縁体４０２は、導電体４８４ａに達する開口部と、導電体４８４ｃに達する開
口部と、導電体４８４ｂに達する開口部と、を有する。
口部と、導電体４８４ｂに達する開口部と、を有する。
【0284】
また、絶縁体４２８は、絶縁体４０８、絶縁体４１０および絶縁体４０２を通って導電
体４８４ａ、導電体４８４ｂおよび導電体４８４ｃに達する３つの開口部と、絶縁体４０
８絶縁体４１０および絶縁体４０２を通ってトランジスタ３３００のソース電極またはド
レイン電極の一方の導電体に達する２つの開口部と、絶縁体４０８および絶縁体４１０通
ってトランジスタ３３００のゲート電極の導電体に達する開口部と、を有する。また、開
口部には、それぞれ導電体４８３ａ、導電体４８３ｂ、導電体４８３ｃ、導電体４８３ｅ
、導電体４８３ｆまたは導電体４８３ｄが埋め込まれている。
体４８４ａ、導電体４８４ｂおよび導電体４８４ｃに達する３つの開口部と、絶縁体４０
８絶縁体４１０および絶縁体４０２を通ってトランジスタ３３００のソース電極またはド
レイン電極の一方の導電体に達する２つの開口部と、絶縁体４０８および絶縁体４１０通
ってトランジスタ３３００のゲート電極の導電体に達する開口部と、を有する。また、開
口部には、それぞれ導電体４８３ａ、導電体４８３ｂ、導電体４８３ｃ、導電体４８３ｅ
、導電体４８３ｆまたは導電体４８３ｄが埋め込まれている。
【0285】
また、絶縁体４２８上に、導電体４８３ａおよび４８３ｅと接する導電体４８５ａと、
導電体４８３ｂと接する導電体４８５ｂと、導電体４８３ｃおよび導電体４８３ｆと接す
る導電体４８５ｃと、導電体４８３ｄと接する導電体４８５ｄと、を有する。また、絶縁
体４６５は、導電体４８５ａに達する開口部と、導電体４８５ｂに達する開口部と、導電
体４８５ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４８７ａ、
導電体４８７ｂまたは導電体４８７ｃが埋め込まれている。
導電体４８３ｂと接する導電体４８５ｂと、導電体４８３ｃおよび導電体４８３ｆと接す
る導電体４８５ｃと、導電体４８３ｄと接する導電体４８５ｄと、を有する。また、絶縁
体４６５は、導電体４８５ａに達する開口部と、導電体４８５ｂに達する開口部と、導電
体４８５ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４８７ａ、
導電体４８７ｂまたは導電体４８７ｃが埋め込まれている。
【0286】
また絶縁体４６５上に、導電体４８７ａと接する導電体４８８ａと、導電体４８７ｂと
接する導電体４８８ｂと、導電体４８７ｃと接する導電体４８８ｃと、を有する。また、
絶縁体４６７は、導電体４８８ａに達する開口部と、導電体４８８ｂに達する開口部と、
を有する。また、開口部には、それぞれ導電体４９０ａまたは導電体４９０ｂが埋め込ま
れている。また、導電体４８８ｃは容量素子３４００の一方の電極の導電体４９４と接し
ている。
接する導電体４８８ｂと、導電体４８７ｃと接する導電体４８８ｃと、を有する。また、
絶縁体４６７は、導電体４８８ａに達する開口部と、導電体４８８ｂに達する開口部と、
を有する。また、開口部には、それぞれ導電体４９０ａまたは導電体４９０ｂが埋め込ま
れている。また、導電体４８８ｃは容量素子３４００の一方の電極の導電体４９４と接し
ている。
【0287】
また、絶縁体４６７上に、導電体４９０ａと接する導電体４８９ａと、導電体４９０ｂ
と接する導電体４８９ｂと、を有する。また、絶縁体４６９は、導電体４８９ａに達する
開口部と、導電体４８９ｂに達する開口部と、容量素子３４００の他方の電極である導電
体４９６に達する開口部と、を有する。また、開口部には、それぞれ導電体４９１ａ、導
電体４９１ｂまたは導電体４９１ｃが埋め込まれている。
と接する導電体４８９ｂと、を有する。また、絶縁体４６９は、導電体４８９ａに達する
開口部と、導電体４８９ｂに達する開口部と、容量素子３４００の他方の電極である導電
体４９６に達する開口部と、を有する。また、開口部には、それぞれ導電体４９１ａ、導
電体４９１ｂまたは導電体４９１ｃが埋め込まれている。
【0288】
また、絶縁体４６９上には、導電体４９１ａと接する導電体４９２ａと、導電体４９１
ｂと接する導電体４９２ｂと、導電体４９１ｃと接する導電体４９２ｃと、を有する。
ｂと接する導電体４９２ｂと、導電体４９１ｃと接する導電体４９２ｃと、を有する。
【0289】
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４７０、絶縁体４７２、絶縁体４
７５、絶縁体４０２、絶縁体４１０、絶縁体４０８、絶縁体４２８、絶縁体４６５、絶縁
体４６７、絶縁体４６９および絶縁体４９８としては、例えば、ホウ素、炭素、窒素、酸
素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム
、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたは
タンタルを含む絶縁体を、単層で、または積層で用いればよい。特に、絶縁体４９８とし
ては、例えば導電体４９４を酸化して形成した絶縁体を用いても良い。また、該絶縁体と
酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリ
ウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タン
タルなどの金属酸化物、酸化シリコン、窒化酸化シリコンまたは窒化シリコンなどとの多
層膜とすることもできる。
７５、絶縁体４０２、絶縁体４１０、絶縁体４０８、絶縁体４２８、絶縁体４６５、絶縁
体４６７、絶縁体４６９および絶縁体４９８としては、例えば、ホウ素、炭素、窒素、酸
素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム
、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたは
タンタルを含む絶縁体を、単層で、または積層で用いればよい。特に、絶縁体４９８とし
ては、例えば導電体４９４を酸化して形成した絶縁体を用いても良い。また、該絶縁体と
酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリ
ウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タン
タルなどの金属酸化物、酸化シリコン、窒化酸化シリコンまたは窒化シリコンなどとの多
層膜とすることもできる。
【0290】
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４７０、絶縁体４７２、絶縁体４
７５、絶縁体４０２、絶縁体４１０、絶縁体４０８、絶縁体４２８、絶縁体４６５、絶縁
体４６７、絶縁体４６９または絶縁体４９８の一以上は、水素などの不純物および酸素を
ブロックする機能を有する絶縁体を有することが好ましい。トランジスタ３３００の近傍
に、水素などの不純物および酸素をブロックする機能を有する絶縁体を配置することによ
って、トランジスタ３３００の電気特性を安定にすることができる。
７５、絶縁体４０２、絶縁体４１０、絶縁体４０８、絶縁体４２８、絶縁体４６５、絶縁
体４６７、絶縁体４６９または絶縁体４９８の一以上は、水素などの不純物および酸素を
ブロックする機能を有する絶縁体を有することが好ましい。トランジスタ３３００の近傍
に、水素などの不純物および酸素をブロックする機能を有する絶縁体を配置することによ
って、トランジスタ３３００の電気特性を安定にすることができる。
【0291】
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホ
ウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素
、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジ
ム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
ウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素
、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジ
ム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【0292】
導電体４８０ａ、導電体４８０ｂと、導電体４８０ｃ、導電体４７８ａ、導電体４７８
ｂ、導電体４７８ｃ、導電体４７６ａ、導電体４７６ｂ、導電体４７６ｃ、導電体４７９
ａ、導電体４７９ｂ、導電体４７９ｃ、導電体４７７ａ、導電体４７７ｂ、導電体４７７
ｃ、導電体４８４ａ、導電体４８４ｂ、導電体４８４ｃ、導電体４８４ｄ、導電体４８３
ａ、導電体４８３ｂと、導電体４８３ｃ、導電体４８３ｄ、導電体４８３ｅ、導電体４８
３ｆ、導電体４８５ａ、導電体４８５ｂ、導電体４８５ｃ、導電体４８５ｄ、導電体４８
７ａ、導電体４８７ｂ、導電体４８７ｃ、導電体４８８ａ、導電体４８８ｂ、導電体４８
８ｃ、導電体４９０ａ、導電体４９０ｂと、導電体４８９ａ、導電体４８９ｂと、導電体
４９１ａ、導電体４９１ｂ、導電体４９１ｃ、導電体４９２ａ、導電体４９２ｂ、導電体
４９２ｃ、導電体４９４および導電体４９６としては、例えば、ホウ素、窒素、酸素、フ
ッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル
、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、イ
ンジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または
積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体
、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよ
び酸素を含む導電体、チタンおよび窒素を含む導電体、タングステンおよびシリコンを含
む導電体などを用いてもよい。
ｂ、導電体４７８ｃ、導電体４７６ａ、導電体４７６ｂ、導電体４７６ｃ、導電体４７９
ａ、導電体４７９ｂ、導電体４７９ｃ、導電体４７７ａ、導電体４７７ｂ、導電体４７７
ｃ、導電体４８４ａ、導電体４８４ｂ、導電体４８４ｃ、導電体４８４ｄ、導電体４８３
ａ、導電体４８３ｂと、導電体４８３ｃ、導電体４８３ｄ、導電体４８３ｅ、導電体４８
３ｆ、導電体４８５ａ、導電体４８５ｂ、導電体４８５ｃ、導電体４８５ｄ、導電体４８
７ａ、導電体４８７ｂ、導電体４８７ｃ、導電体４８８ａ、導電体４８８ｂ、導電体４８
８ｃ、導電体４９０ａ、導電体４９０ｂと、導電体４８９ａ、導電体４８９ｂと、導電体
４９１ａ、導電体４９１ｂ、導電体４９１ｃ、導電体４９２ａ、導電体４９２ｂ、導電体
４９２ｃ、導電体４９４および導電体４９６としては、例えば、ホウ素、窒素、酸素、フ
ッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル
、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、イ
ンジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または
積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体
、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよ
び酸素を含む導電体、チタンおよび窒素を含む導電体、タングステンおよびシリコンを含
む導電体などを用いてもよい。
【0293】
半導体４０６ｂとしては、酸化物半導体を用いることが好ましい。ただし、シリコン（
歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素
、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用
いても構わない場合がある。
歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素
、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用
いても構わない場合がある。
【0294】
絶縁体４０６ａおよび絶縁体４０６ｃとしては、半導体４０６ｂを構成する酸素以外の
元素一種以上、または二種以上から構成される酸化物を用いることが望ましい。ただし、
シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガ
リウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導
体などを用いても構わない場合がある。
元素一種以上、または二種以上から構成される酸化物を用いることが望ましい。ただし、
シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガ
リウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導
体などを用いても構わない場合がある。
【0295】
トランジスタ３２００のソースまたはドレインは、導電体４８０ａと、導電体４７８ａ
と、導電体４７６ａと、導電体４７９ａと、導電体４７７ａと、導電体４８４ａと、導電
体４８３ａと、導電体４８５ａと、導電体４８３ｅと、を介してトランジスタ３３００の
ソース電極またはドレイン電極の一方である導電体と電気的に接続する。また、トランジ
スタ３２００のゲート電極である導電体４５４は、導電体４８０ｃと、導電体４７８ｃと
、導電体４７６ｃと、導電体４７９ｃと、導電体４７７ｃと、導電体４８４ｃと、導電体
４８３ｃと、導電体４８５ｃと、導電体４８３ｆと、を介してトランジスタ３３００のソ
ース電極またはドレイン電極の他方である導電体と電気的に接続する。
と、導電体４７６ａと、導電体４７９ａと、導電体４７７ａと、導電体４８４ａと、導電
体４８３ａと、導電体４８５ａと、導電体４８３ｅと、を介してトランジスタ３３００の
ソース電極またはドレイン電極の一方である導電体と電気的に接続する。また、トランジ
スタ３２００のゲート電極である導電体４５４は、導電体４８０ｃと、導電体４７８ｃと
、導電体４７６ｃと、導電体４７９ｃと、導電体４７７ｃと、導電体４８４ｃと、導電体
４８３ｃと、導電体４８５ｃと、導電体４８３ｆと、を介してトランジスタ３３００のソ
ース電極またはドレイン電極の他方である導電体と電気的に接続する。
【0296】
容量素子３４００は、トランジスタ３３００のソース電極またはドレイン電極の一方の
電極と、導電体４８３ｆと、導電体４８５ｃと、導電体４８７ｃと、導電体４８８ｃと、
を介して電気的に接続する、容量素子３４００の一方の電極である導電体４９４と、絶縁
体４９８と、容量素子３４００の他方の電極である導電体４９６と、を有する。なお、容
量素子３４００は、トランジスタ３３００の上方または下方に形成することで、半導体装
置の大きさを縮小することができて好適である。
電極と、導電体４８３ｆと、導電体４８５ｃと、導電体４８７ｃと、導電体４８８ｃと、
を介して電気的に接続する、容量素子３４００の一方の電極である導電体４９４と、絶縁
体４９８と、容量素子３４００の他方の電極である導電体４９６と、を有する。なお、容
量素子３４００は、トランジスタ３３００の上方または下方に形成することで、半導体装
置の大きさを縮小することができて好適である。
【0297】
本実施の形態では、トランジスタ３２００上にトランジスタ３３００を有し、トランジ
スタ３３００上に容量素子３４００を有する半導体装置の一例を示したが、トランジスタ
３２００上にトランジスタ３３００と同様の半導体を有するトランジスタを一以上有する
構成としても構わない。または、トランジスタ３２００の上に容量素子３４００を有し、
容量素子３４００上にトランジスタ３３００を有してもよい。このような構成とすること
で半導体装置の集積度をより高めることができる（図３５参照。）。
スタ３３００上に容量素子３４００を有する半導体装置の一例を示したが、トランジスタ
３２００上にトランジスタ３３００と同様の半導体を有するトランジスタを一以上有する
構成としても構わない。または、トランジスタ３２００の上に容量素子３４００を有し、
容量素子３４００上にトランジスタ３３００を有してもよい。このような構成とすること
で半導体装置の集積度をより高めることができる（図３５参照。）。
【0298】
そのほかの構造については、適宜図４などについての記載を参酌することができる。
【0299】
＜記憶装置２＞
図３３（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図３３（Ａ）
に示した半導体装置と異なる。この場合も図３３（Ａ）に示した半導体装置と同様の動作
により情報の書き込みおよび保持動作が可能である。
図３３（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図３３（Ａ）
に示した半導体装置と異なる。この場合も図３３（Ａ）に示した半導体装置と同様の動作
により情報の書き込みおよび保持動作が可能である。
【0300】
図３３（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジ
スタ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４０
０とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その
結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容
量素子３４００の一方の電極の電位（または容量素子３４００に蓄積された電荷）によっ
て、異なる値をとる。
スタ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４０
０とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その
結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容
量素子３４００の一方の電極の電位（または容量素子３４００に蓄積された電荷）によっ
て、異なる値をとる。
【0301】
例えば、容量素子３４００の一方の電極の電位をＶ、容量素子３４００の容量をＣ、第
３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３
の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ
×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量
素子３４００の一方の電極の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとする
と、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×
Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（
＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３
の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ
×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量
素子３４００の一方の電極の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとする
と、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×
Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（
＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【0302】
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこ
とができる。
とができる。
【0303】
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたト
ランジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタ
を駆動回路上に積層して配置する構成とすればよい。
ランジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタ
を駆動回路上に積層して配置する構成とすればよい。
【0304】
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適
用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッ
シュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能と
なるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない
場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶
内容を保持することが可能である。
用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッ
シュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能と
なるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない
場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶
内容を保持することが可能である。
【0305】
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起
こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の
注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化とい
った問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリ
で問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装
置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行
われるため、高速な動作が可能となる。本実施の形態は、少なくともその一部を本明細書
中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の
注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化とい
った問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリ
で問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装
置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行
われるため、高速な動作が可能となる。本実施の形態は、少なくともその一部を本明細書
中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
【0306】
（実施の形態６）
＜半導体装置の構造２＞
本実施の形態では、本発明の一態様のトランジスタを利用した回路の一例について図面
を参照して説明する。
＜断面構造＞
図３６（Ａ）および（Ｂ）に本発明の一態様の半導体装置の断面図を示す。図３６（Ａ
）において、Ｘ１－Ｘ２方向はチャネル長方向、図３６（Ｂ）において、Ｙ１－Ｙ２方向
はチャネル幅方向を示す。図３６（Ａ）および（Ｂ）に示す半導体装置は、下部に第１の
半導体材料を用いたトランジスタ２２００を有し、上部に第２の半導体材料を用いたトラ
ンジスタ２１００を有している。図３６（Ａ）および（Ｂ）では、第２の半導体材料を用
いたトランジスタ２１００として、図４に例示したトランジスタを適用した例を示してい
る。
＜半導体装置の構造２＞
本実施の形態では、本発明の一態様のトランジスタを利用した回路の一例について図面
を参照して説明する。
＜断面構造＞
図３６（Ａ）および（Ｂ）に本発明の一態様の半導体装置の断面図を示す。図３６（Ａ
）において、Ｘ１－Ｘ２方向はチャネル長方向、図３６（Ｂ）において、Ｙ１－Ｙ２方向
はチャネル幅方向を示す。図３６（Ａ）および（Ｂ）に示す半導体装置は、下部に第１の
半導体材料を用いたトランジスタ２２００を有し、上部に第２の半導体材料を用いたトラ
ンジスタ２１００を有している。図３６（Ａ）および（Ｂ）では、第２の半導体材料を用
いたトランジスタ２１００として、図４に例示したトランジスタを適用した例を示してい
る。
【0307】
第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが好まし
い。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪シリコン
含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アル
ミニウムガリウム、リン化インジウム、窒化ガリウム、有機半導体など）とし、第２の半
導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリ
コンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用い
たトランジスタは、先の実施の形態で例示したトランジスタを適用することで、優れたサ
ブスレッショルド特性が得られ、微細なトランジスタとすることが可能である。また、ス
イッチ速度が速いため高速動作が可能であり、オフ電流が低いためリーク電流が小さい。
い。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪シリコン
含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アル
ミニウムガリウム、リン化インジウム、窒化ガリウム、有機半導体など）とし、第２の半
導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリ
コンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用い
たトランジスタは、先の実施の形態で例示したトランジスタを適用することで、優れたサ
ブスレッショルド特性が得られ、微細なトランジスタとすることが可能である。また、ス
イッチ速度が速いため高速動作が可能であり、オフ電流が低いためリーク電流が小さい。
【0308】
トランジスタ２２００は、ｎチャネル型のトランジスタまたはｐチャネル型のトランジ
スタのいずれであってもよく、回路によって適切なトランジスタを用いればよい。また、
酸化物半導体を用いた本発明の一態様のトランジスタを用いるほかは、用いる材料や構造
など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
スタのいずれであってもよく、回路によって適切なトランジスタを用いればよい。また、
酸化物半導体を用いた本発明の一態様のトランジスタを用いるほかは、用いる材料や構造
など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
【0309】
図３６（Ａ）および（Ｂ）に示す構成では、トランジスタ２２００の上部に、絶縁体２
２０１、絶縁体２２０７および絶縁体２２０８を介してトランジスタ２１００が設けられ
ている。また、トランジスタ２２００とトランジスタ２１００の間には、複数の配線２２
０２が設けられている。また、各種絶縁体に埋め込まれた複数のプラグ２２０３により、
上層と下層にそれぞれ設けられた配線や電極が電気的に接続されている。また、トランジ
スタ２１００を覆う絶縁体２２０４と、絶縁体２２０４上に配線２２０５と、が設けられ
ている。
２０１、絶縁体２２０７および絶縁体２２０８を介してトランジスタ２１００が設けられ
ている。また、トランジスタ２２００とトランジスタ２１００の間には、複数の配線２２
０２が設けられている。また、各種絶縁体に埋め込まれた複数のプラグ２２０３により、
上層と下層にそれぞれ設けられた配線や電極が電気的に接続されている。また、トランジ
スタ２１００を覆う絶縁体２２０４と、絶縁体２２０４上に配線２２０５と、が設けられ
ている。
【0310】
このように、２種類のトランジスタを積層することにより、回路の占有面積が低減され
、より高密度に複数の回路を配置することができる。
、より高密度に複数の回路を配置することができる。
【0311】
ここで、下層に設けられるトランジスタ２２００にシリコン系半導体材料を用いた場合
、トランジスタ２２００の半導体膜の近傍に設けられる絶縁体中の水素はシリコンのダン
グリングボンドを終端し、トランジスタ２２００の信頼性を向上させる効果がある。一方
、上層に設けられるトランジスタ２１００に酸化物半導体を用いた場合、トランジスタ２
１００の半導体膜の近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生
成する要因の一つとなるため、トランジスタ２１００の信頼性を低下させる要因となる場
合がある。したがって、シリコン系半導体材料を用いたトランジスタ２２００の上層に酸
化物半導体を用いたトランジスタ２１００を積層して設ける場合、これらの間に水素の拡
散を防止する機能を有する絶縁体２２０７を設けることは特に効果的である。絶縁体２２
０７により、下層に水素を閉じ込めることでトランジスタ２２００の信頼性が向上するこ
とに加え、下層から上層に水素が拡散することが抑制されることでトランジスタ２１００
の信頼性も同時に向上させることができる。
、トランジスタ２２００の半導体膜の近傍に設けられる絶縁体中の水素はシリコンのダン
グリングボンドを終端し、トランジスタ２２００の信頼性を向上させる効果がある。一方
、上層に設けられるトランジスタ２１００に酸化物半導体を用いた場合、トランジスタ２
１００の半導体膜の近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生
成する要因の一つとなるため、トランジスタ２１００の信頼性を低下させる要因となる場
合がある。したがって、シリコン系半導体材料を用いたトランジスタ２２００の上層に酸
化物半導体を用いたトランジスタ２１００を積層して設ける場合、これらの間に水素の拡
散を防止する機能を有する絶縁体２２０７を設けることは特に効果的である。絶縁体２２
０７により、下層に水素を閉じ込めることでトランジスタ２２００の信頼性が向上するこ
とに加え、下層から上層に水素が拡散することが抑制されることでトランジスタ２１００
の信頼性も同時に向上させることができる。
【0312】
絶縁体２２０７としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリ
ウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、
酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
ウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、
酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
【0313】
また、酸化物半導体膜を含んで構成されるトランジスタ２１００を覆うように、トラン
ジスタ２１００上に水素の拡散を防止する機能を有するブロック膜を形成することが好ま
しい。当該ブロック膜としては、絶縁体２２０７と同様の材料を用いることができ、特に
酸化アルミニウムを適用することが好ましい。酸化アルミ膜は、その成膜中に下層の絶縁
体に過剰酸素を添加することができ、熱工程によって、過剰酸素がトランジスタ２１００
の酸化物半導体層に移動し、酸化物半導体層中の欠陥を修復する効果がある。さらに酸化
アルミニウム膜は、水素、水分などの不純物および酸素の双方に対して膜を透過させない
遮断（ブロッキング）効果が高い。したがって、トランジスタ２１００を覆う当該ブロッ
ク膜として酸化アルミニウム膜を用いることで、トランジスタ２１００に含まれる酸化物
半導体膜からの酸素の脱離を防止するとともに、酸化物半導体膜への水および水素の混入
を防止することができる。なお、当該ブロック膜は、絶縁体２２０４を積層にすることで
用いてもよいし、絶縁体２２０４の下側に設けてもよい。
ジスタ２１００上に水素の拡散を防止する機能を有するブロック膜を形成することが好ま
しい。当該ブロック膜としては、絶縁体２２０７と同様の材料を用いることができ、特に
酸化アルミニウムを適用することが好ましい。酸化アルミ膜は、その成膜中に下層の絶縁
体に過剰酸素を添加することができ、熱工程によって、過剰酸素がトランジスタ２１００
の酸化物半導体層に移動し、酸化物半導体層中の欠陥を修復する効果がある。さらに酸化
アルミニウム膜は、水素、水分などの不純物および酸素の双方に対して膜を透過させない
遮断（ブロッキング）効果が高い。したがって、トランジスタ２１００を覆う当該ブロッ
ク膜として酸化アルミニウム膜を用いることで、トランジスタ２１００に含まれる酸化物
半導体膜からの酸素の脱離を防止するとともに、酸化物半導体膜への水および水素の混入
を防止することができる。なお、当該ブロック膜は、絶縁体２２０４を積層にすることで
用いてもよいし、絶縁体２２０４の下側に設けてもよい。
【0314】
なお、トランジスタ２２００は、プレーナ型のトランジスタだけでなく、様々なタイプ
のトランジスタとすることができる。例えば、ＦＩＮ（フィン）型、ＴＲＩ－ＧＡＴＥ（
トライゲート）型などのトランジスタなどとすることができる。その場合の断面図の例を
、図３６（Ｅ）および（Ｆ）に示す。半導体基板２２１１の上に、絶縁体２２１２が設け
られている。半導体基板２２１１は、先端の細い凸部（フィンともいう）を有する。なお
、凸部の上には、絶縁体が設けられていてもよい。その絶縁体は、凸部を形成するときに
、半導体基板２２１１がエッチングされないようにするためのマスクとして機能する。な
お、凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよいし、先端
が太い凸部であってもよい。半導体基板２２１１の凸部の上には、ゲート絶縁体２２１４
が設けられ、その上には、ゲート電極２２１３が設けられている。半導体基板２２１１に
は、ソース領域およびドレイン領域２２１５が形成されている。なお、ここでは、半導体
基板２２１１が、凸部を有する例を示したが、本発明の一態様に係る半導体装置は、これ
に限定されない。例えば、ＳＯＩ基板を加工して、凸部を有する半導体領域を形成しても
構わない。
のトランジスタとすることができる。例えば、ＦＩＮ（フィン）型、ＴＲＩ－ＧＡＴＥ（
トライゲート）型などのトランジスタなどとすることができる。その場合の断面図の例を
、図３６（Ｅ）および（Ｆ）に示す。半導体基板２２１１の上に、絶縁体２２１２が設け
られている。半導体基板２２１１は、先端の細い凸部（フィンともいう）を有する。なお
、凸部の上には、絶縁体が設けられていてもよい。その絶縁体は、凸部を形成するときに
、半導体基板２２１１がエッチングされないようにするためのマスクとして機能する。な
お、凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよいし、先端
が太い凸部であってもよい。半導体基板２２１１の凸部の上には、ゲート絶縁体２２１４
が設けられ、その上には、ゲート電極２２１３が設けられている。半導体基板２２１１に
は、ソース領域およびドレイン領域２２１５が形成されている。なお、ここでは、半導体
基板２２１１が、凸部を有する例を示したが、本発明の一態様に係る半導体装置は、これ
に限定されない。例えば、ＳＯＩ基板を加工して、凸部を有する半導体領域を形成しても
構わない。
【0315】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実
施例と適宜組み合わせて実施することができる。
施例と適宜組み合わせて実施することができる。
【0316】
（実施の形態７）
〔ＣＭＯＳ回路〕
図３６（Ｃ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型の
トランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭ
ＯＳ回路の構成を示している。
〔ＣＭＯＳ回路〕
図３６（Ｃ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型の
トランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭ
ＯＳ回路の構成を示している。
【0317】
〔アナログスイッチ〕
また図３６（Ｄ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそ
れぞれのソースとドレインを接続した構成を示している。このような構成とすることで、
いわゆるアナログスイッチとして機能させることができる。本実施の形態は、少なくとも
その一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施す
ることができる。
また図３６（Ｄ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそ
れぞれのソースとドレインを接続した構成を示している。このような構成とすることで、
いわゆるアナログスイッチとして機能させることができる。本実施の形態は、少なくとも
その一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施す
ることができる。
【0318】
（実施の形態８）
＜ＣＰＵ＞
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵに
ついて説明する。
＜ＣＰＵ＞
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵに
ついて説明する。
【0319】
図３７は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図
である。
である。
【0320】
図３７に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅ
ｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラ
クションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントロー
ラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース
１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有
している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ
１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん
、図３７に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはそ
の用途によって多種多様な構成を有している。例えば、図３７に示すＣＰＵまたは演算回
路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作する
構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例え
ば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
ｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラ
クションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントロー
ラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース
１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有
している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ
１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん
、図３７に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはそ
の用途によって多種多様な構成を有している。例えば、図３７に示すＣＰＵまたは演算回
路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作する
構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例え
ば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
【0321】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクショ
ンデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、イン
タラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントロー
ラ１１９５に入力される。
ンデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、イン
タラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントロー
ラ１１９５に入力される。
【0322】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロ
ーラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種
制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御す
るための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログ
ラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマス
ク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のア
ドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう
。
ーラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種
制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御す
るための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログ
ラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマス
ク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のア
ドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう
。
【0323】
【0324】
図３７に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１から
の指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９
６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素
子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選
択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。
容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが
行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
の指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９
６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素
子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選
択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。
容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが
行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
【0325】
図３８は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である
。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記
憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理
素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回
路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と
、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダ
クタなどのその他の素子をさらに有していてもよい。
。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記
憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理
素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回
路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と
、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダ
クタなどのその他の素子をさらに有していてもよい。
【0326】
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２０
０への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートには
ＧＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とす
る。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とす
る。
０への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートには
ＧＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とす
る。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とす
る。
【0327】
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用
いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）
のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の
端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第
２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３
はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２
の端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通
状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースと
ドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソー
スとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力
される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり
、トランジスタ１２１４の導通状態または非導通状態）が選択される。
いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）
のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の
端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第
２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３
はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２
の端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通
状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースと
ドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソー
スとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力
される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり
、トランジスタ１２１４の導通状態または非導通状態）が選択される。
【0328】
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極の
うちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続
部分をノードＮ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電
位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッ
チ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に
接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレイン
の他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの
一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４の
ソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続
される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他
方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一
方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と
、は電気的に接続される。ここで、接続部分をノードＮ１とする。容量素子１２０７の一
対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低
電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができ
る。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる
配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの
他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ
等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２
０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮ
Ｄ線）と電気的に接続される。
うちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続
部分をノードＮ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電
位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッ
チ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に
接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレイン
の他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの
一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４の
ソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続
される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他
方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一
方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と
、は電気的に接続される。ここで、接続部分をノードＮ１とする。容量素子１２０７の一
対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低
電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができ
る。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる
配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの
他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ
等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２
０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮ
Ｄ線）と電気的に接続される。
【0329】
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等
を積極的に利用することによって省略することも可能である。
を積極的に利用することによって省略することも可能である。
【0330】
トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力さ
れる。スイッチ１２０３およびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号Ｒ
Ｄによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方の
スイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と
第２の端子の間は非導通状態となる。
れる。スイッチ１２０３およびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号Ｒ
Ｄによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方の
スイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と
第２の端子の間は非導通状態となる。
【0331】
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデー
タに対応する信号が入力される。図３８では、回路１２０１から出力された信号が、トラ
ンジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３
の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は
、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介
して回路１２０１に入力される。
タに対応する信号が入力される。図３８では、回路１２０１から出力された信号が、トラ
ンジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３
の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は
、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介
して回路１２０１に入力される。
【0332】
なお、図３８では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースと
ドレインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して
回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端
子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を
反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に
、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場
合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方
）から出力される信号を当該ノードに入力することができる。
ドレインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して
回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端
子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を
反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に
、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場
合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方
）から出力される信号を当該ノードに入力することができる。
【0333】
また、図３８において、記憶素子１２００に用いられるトランジスタのうち、トランジ
スタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１
９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜また
はシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素
子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトラ
ンジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外
にも、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのト
ランジスタは酸化物半導体以外の半導体でなる膜または基板１１９０にチャネルが形成さ
れるトランジスタとすることもできる。
スタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１
９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜また
はシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素
子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトラ
ンジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外
にも、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのト
ランジスタは酸化物半導体以外の半導体でなる膜または基板１１９０にチャネルが形成さ
れるトランジスタとすることもできる。
【0334】
【0335】
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間
は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０
８によって保持することができる。
は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０
８によって保持することができる。
【0336】
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。
例えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有す
るシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのた
め、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２
００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり
保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（デー
タ）を保持することが可能である。
例えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有す
るシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのた
め、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２
００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり
保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（デー
タ）を保持することが可能である。
【0337】
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ
動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１
が元のデータを保持しなおすまでの時間を短くすることができる。
動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１
が元のデータを保持しなおすまでの時間を短くすることができる。
【0338】
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジス
タ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再
開された後、容量素子１２０８によって保持された信号に応じてトランジスタ１２１０の
状態（導通状態、または非導通状態）が決まり、回路１２０２から読み出すことができる
。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元
の信号を正確に読み出すことが可能である。
タ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再
開された後、容量素子１２０８によって保持された信号に応じてトランジスタ１２１０の
状態（導通状態、または非導通状態）が決まり、回路１２０２から読み出すことができる
。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元
の信号を正確に読み出すことが可能である。
【0339】
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなど
の記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐ
ことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復
帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、ま
たは複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力
を抑えることができる。
の記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐ
ことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復
帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、ま
たは複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力
を抑えることができる。
【0340】
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ
（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐ
ｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ－Ｔａｇ（Ｒａ
ｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｔａｇ）にも応用可能である。
（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐ
ｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ－Ｔａｇ（Ｒａ
ｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｔａｇ）にも応用可能である。
【0341】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実
施例と適宜組み合わせて実施することができる。
施例と適宜組み合わせて実施することができる。
【0342】
（実施の形態９）
＜撮像装置＞
図３９（Ａ）は、本発明の一態様に係る撮像装置２００の例を示す上面図である。撮像
装置２００は、画素部２１０と、画素部２１０を駆動するための周辺回路２６０と、周辺
回路２７０、周辺回路２８０と、周辺回路２９０と、を有する。画素部２１０は、ｐ行ｑ
列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２１１を有する
。周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０は、それぞれ
複数の画素２１１に接続し、複数の画素２１１を駆動するための信号を供給する機能を有
する。なお、本明細書等において、周辺回路２６０、周辺回路２７０、周辺回路２８０お
よび周辺回路２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合があ
る。例えば、周辺回路２６０は周辺回路の一部といえる。
＜撮像装置＞
図３９（Ａ）は、本発明の一態様に係る撮像装置２００の例を示す上面図である。撮像
装置２００は、画素部２１０と、画素部２１０を駆動するための周辺回路２６０と、周辺
回路２７０、周辺回路２８０と、周辺回路２９０と、を有する。画素部２１０は、ｐ行ｑ
列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２１１を有する
。周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０は、それぞれ
複数の画素２１１に接続し、複数の画素２１１を駆動するための信号を供給する機能を有
する。なお、本明細書等において、周辺回路２６０、周辺回路２７０、周辺回路２８０お
よび周辺回路２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合があ
る。例えば、周辺回路２６０は周辺回路の一部といえる。
【0343】
また、撮像装置２００は、光源２９１を有することが好ましい。光源２９１は、検出光
Ｐ１を放射することができる。
Ｐ１を放射することができる。
【0344】
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変
換回路の１つを有する。また、周辺回路は、画素部２１０を形成する基板上に作製しても
よい。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。な
お、周辺回路は、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９
０のいずれか一以上を省略してもよい。
換回路の１つを有する。また、周辺回路は、画素部２１０を形成する基板上に作製しても
よい。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。な
お、周辺回路は、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９
０のいずれか一以上を省略してもよい。
【0345】
また、図３９（Ｂ）に示すように、撮像装置２００が有する画素部２１０において、画
素２１１を傾けて配置してもよい。画素２１１を傾けて配置することにより、行方向およ
び列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２００に
おける撮像の品質をより高めることができる。
素２１１を傾けて配置してもよい。画素２１１を傾けて配置することにより、行方向およ
び列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２００に
おける撮像の品質をより高めることができる。
【0346】
＜画素の構成例１＞
撮像装置２００が有する１つの画素２１１を複数の副画素２１２で構成し、それぞれの
副画素２１２に特定の波長帯域の光を透過するフィルタ（カラーフィルタ）を組み合わせ
ることで、カラー画像表示を実現するための情報を取得することができる。
撮像装置２００が有する１つの画素２１１を複数の副画素２１２で構成し、それぞれの
副画素２１２に特定の波長帯域の光を透過するフィルタ（カラーフィルタ）を組み合わせ
ることで、カラー画像表示を実現するための情報を取得することができる。
【0347】
図４０（Ａ）は、カラー画像を取得するための画素２１１の一例を示す上面図である。
図４０（Ａ）に示す画素２１１は、赤（Ｒ）の波長帯域の光を透過するカラーフィルタが
設けられた副画素２１２（以下、「副画素２１２Ｒ」ともいう）、緑（Ｇ）の波長帯域の
光を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｇ」とも
いう）および青（Ｂ）の波長帯域の光を透過するカラーフィルタが設けられた副画素２１
２（以下、「副画素２１２Ｂ」ともいう）を有する。副画素２１２は、フォトセンサとし
て機能させることができる。
図４０（Ａ）に示す画素２１１は、赤（Ｒ）の波長帯域の光を透過するカラーフィルタが
設けられた副画素２１２（以下、「副画素２１２Ｒ」ともいう）、緑（Ｇ）の波長帯域の
光を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｇ」とも
いう）および青（Ｂ）の波長帯域の光を透過するカラーフィルタが設けられた副画素２１
２（以下、「副画素２１２Ｂ」ともいう）を有する。副画素２１２は、フォトセンサとし
て機能させることができる。
【0348】
副画素２１２（副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂ）は、配線２
３１、配線２４７、配線２４８、配線２４９、配線２５０と電気的に接続される。また、
副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂは、それぞれが独立した配線２
５３に接続している。また、本明細書等において、例えばｎ行目の画素２１１に接続され
た配線２４８および配線２４９、および配線２５０を、それぞれ配線２４８［ｎ］、配線
２４９［ｎ］、および配線２５０［ｎ］と記載する。また、例えばｍ列目の画素２１１に
接続された配線２５３を、配線２５３［ｍ］と記載する。なお、図４０（Ａ）において、
ｍ列目の画素２１１が有する副画素２１２Ｒに接続する配線２５３を配線２５３［ｍ］Ｒ
、副画素２１２Ｇに接続する配線２５３を配線２５３［ｍ］Ｇ、および副画素２１２Ｂに
接続する配線２５３を配線２５３［ｍ］Ｂと記載している。副画素２１２は、上記配線を
介して周辺回路と電気的に接続される。
３１、配線２４７、配線２４８、配線２４９、配線２５０と電気的に接続される。また、
副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂは、それぞれが独立した配線２
５３に接続している。また、本明細書等において、例えばｎ行目の画素２１１に接続され
た配線２４８および配線２４９、および配線２５０を、それぞれ配線２４８［ｎ］、配線
２４９［ｎ］、および配線２５０［ｎ］と記載する。また、例えばｍ列目の画素２１１に
接続された配線２５３を、配線２５３［ｍ］と記載する。なお、図４０（Ａ）において、
ｍ列目の画素２１１が有する副画素２１２Ｒに接続する配線２５３を配線２５３［ｍ］Ｒ
、副画素２１２Ｇに接続する配線２５３を配線２５３［ｍ］Ｇ、および副画素２１２Ｂに
接続する配線２５３を配線２５３［ｍ］Ｂと記載している。副画素２１２は、上記配線を
介して周辺回路と電気的に接続される。
【0349】
また、撮像装置２００は、隣接する画素２１１の、同じ波長帯域の光を透過するカラー
フィルタが設けられた副画素２１２同士がスイッチを介して電気的に接続する構成を有す
る。図４０（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数）
に配置された画素２１１が有する副画素２１２と、該画素２１１に隣接するｎ＋１行ｍ列
に配置された画素２１１が有する副画素２１２の接続例を示す。図４０（Ｂ）において、
ｎ行ｍ列に配置された副画素２１２Ｒと、ｎ＋１行ｍ列に配置された副画素２１２Ｒがス
イッチ２０１を介して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｇと、
ｎ＋１行ｍ列に配置された副画素２１２Ｇがスイッチ２０２を介して接続されている。ま
た、ｎ行ｍ列に配置された副画素２１２Ｂと、ｎ＋１行ｍ列に配置された副画素２１２Ｂ
がスイッチ２０３を介して接続されている。
フィルタが設けられた副画素２１２同士がスイッチを介して電気的に接続する構成を有す
る。図４０（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数）
に配置された画素２１１が有する副画素２１２と、該画素２１１に隣接するｎ＋１行ｍ列
に配置された画素２１１が有する副画素２１２の接続例を示す。図４０（Ｂ）において、
ｎ行ｍ列に配置された副画素２１２Ｒと、ｎ＋１行ｍ列に配置された副画素２１２Ｒがス
イッチ２０１を介して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｇと、
ｎ＋１行ｍ列に配置された副画素２１２Ｇがスイッチ２０２を介して接続されている。ま
た、ｎ行ｍ列に配置された副画素２１２Ｂと、ｎ＋１行ｍ列に配置された副画素２１２Ｂ
がスイッチ２０３を介して接続されている。
【0350】
なお、副画素２１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定
されず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフ
ィルタを用いてもよい。１つの画素２１１に３種類の異なる波長帯域の光を検出する副画
素２１２を設けることで、フルカラー画像を取得することができる。
されず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフ
ィルタを用いてもよい。１つの画素２１１に３種類の異なる波長帯域の光を検出する副画
素２１２を設けることで、フルカラー画像を取得することができる。
【0351】
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが
設けられた副画素２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた
副画素２１２を有する画素２１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（
Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２１２に加
えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２
１１を用いてもよい。１つの画素２１１に４種類の異なる波長帯域の光を検出する副画素
２１２を設けることで、取得した画像の色の再現性をさらに高めることができる。
設けられた副画素２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた
副画素２１２を有する画素２１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（
Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２１２に加
えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２
１１を用いてもよい。１つの画素２１１に４種類の異なる波長帯域の光を検出する副画素
２１２を設けることで、取得した画像の色の再現性をさらに高めることができる。
【0352】
また、例えば、図４０（Ａ）において、赤の波長帯域の光を検出する副画素２１２、緑
の波長帯域の光を検出する副画素２１２、および青の波長帯域の光を検出する副画素２１
２の画素数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数
比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または
、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
の波長帯域の光を検出する副画素２１２、および青の波長帯域の光を検出する副画素２１
２の画素数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数
比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または
、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
【0353】
なお、画素２１１に設ける副画素２１２は１つでもよいが、２つ以上が好ましい。例え
ば、同じ波長帯域の光を検出する副画素２１２を２つ以上設けることで、冗長性を高め、
撮像装置２００の信頼性を高めることができる。
ば、同じ波長帯域の光を検出する副画素２１２を２つ以上設けることで、冗長性を高め、
撮像装置２００の信頼性を高めることができる。
【0354】
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ
）フィルタを用いることで、赤外光を検出する撮像装置２００を実現することができる。
）フィルタを用いることで、赤外光を検出する撮像装置２００を実現することができる。
【0355】
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用
いることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和するこ
とを防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像
装置のダイナミックレンジを大きくすることができる。
いることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和するこ
とを防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像
装置のダイナミックレンジを大きくすることができる。
【0356】
また、前述したフィルタ以外に、画素２１１にレンズを設けてもよい。ここで、図４１
の断面図を用いて、画素２１１、フィルタ２５４、レンズ２５５の配置例を説明する。レ
ンズ２５５を設けることで、副画素２１２中に設けられた光電変換素子が入射光を効率よ
く受光することができる。具体的には、図４１（Ａ）に示すように、画素２１１に形成し
たレンズ２５５、フィルタ２５４（フィルタ２５４Ｒ、フィルタ２５４Ｇおよびフィルタ
２５４Ｂ）、および画素回路２３０等を通して光２５６を光電変換素子２２０に入射させ
る構造とすることができる。
の断面図を用いて、画素２１１、フィルタ２５４、レンズ２５５の配置例を説明する。レ
ンズ２５５を設けることで、副画素２１２中に設けられた光電変換素子が入射光を効率よ
く受光することができる。具体的には、図４１（Ａ）に示すように、画素２１１に形成し
たレンズ２５５、フィルタ２５４（フィルタ２５４Ｒ、フィルタ２５４Ｇおよびフィルタ
２５４Ｂ）、および画素回路２３０等を通して光２５６を光電変換素子２２０に入射させ
る構造とすることができる。
【0357】
ただし、一点鎖線で囲んだ領域に示すように、矢印で示す光２５６の一部が配線２５７
の一部によって遮光されてしまうことがある。したがって、図４１（Ｂ）に示すように光
電変換素子２２０側にレンズ２５５およびフィルタ２５４を配置して、光電変換素子２２
０が光２５６を効率良く受光させる構造が好ましい。光電変換素子２２０側から光２５６
を光電変換素子２２０に入射させることで、検出感度の高い撮像装置２００を提供するこ
とができる。
の一部によって遮光されてしまうことがある。したがって、図４１（Ｂ）に示すように光
電変換素子２２０側にレンズ２５５およびフィルタ２５４を配置して、光電変換素子２２
０が光２５６を効率良く受光させる構造が好ましい。光電変換素子２２０側から光２５６
を光電変換素子２２０に入射させることで、検出感度の高い撮像装置２００を提供するこ
とができる。
【0358】
図４１に示す光電変換素子２２０として、ｐｎ型接合またはｐｉｎ型の接合が形成され
た光電変換素子を用いてもよい。
た光電変換素子を用いてもよい。
【0359】
また、光電変換素子２２０を、放射線を吸収して電荷を発生させる機能を有する物質を
用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、
セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合
金等がある。
用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、
セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合
金等がある。
【0360】
例えば、光電変換素子２２０にセレンを用いると、可視光や、紫外光、赤外光に加えて
、Ｘ線や、ガンマ線といった幅広い波長帯域にわたって光吸収係数を有する光電変換素子
２２０を実現できる。
、Ｘ線や、ガンマ線といった幅広い波長帯域にわたって光吸収係数を有する光電変換素子
２２０を実現できる。
【0361】
ここで、撮像装置２００が有する１つの画素２１１は、図４１に示す副画素２１２に加
えて、第１のフィルタを有する副画素２１２を有してもよい。
えて、第１のフィルタを有する副画素２１２を有してもよい。
【0362】
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、本発明の一態様に係る酸化物半導体を用
いたトランジスタと、を用いて画素を構成する一例について説明する。
以下では、シリコンを用いたトランジスタと、本発明の一態様に係る酸化物半導体を用
いたトランジスタと、を用いて画素を構成する一例について説明する。
【0363】
図４２（Ａ）および（Ｂ）は、撮像装置を構成する素子の断面図である。
【0364】
図４２（Ａ）に示す撮像装置は、シリコン基板３００に設けられたシリコンをチャネル
形成領域として用いたトランジスタ３５１上に積層して配置された酸化物半導体をチャネ
ル形成領域として用いたトランジスタ３５３およびトランジスタ３５４、ならびにシリコ
ン基板３００に設けられた、アノード３６１と、カソード３６２を有するフォトダイオー
ド３６０を含む。各トランジスタおよびフォトダイオード３６０は、種々のプラグ３７０
および配線３７１と電気的な接続を有する。また、フォトダイオード３６０のアノード３
６１は、低抵抗領域３６３を介してプラグ３７０と電気的に接続を有する。
形成領域として用いたトランジスタ３５１上に積層して配置された酸化物半導体をチャネ
ル形成領域として用いたトランジスタ３５３およびトランジスタ３５４、ならびにシリコ
ン基板３００に設けられた、アノード３６１と、カソード３６２を有するフォトダイオー
ド３６０を含む。各トランジスタおよびフォトダイオード３６０は、種々のプラグ３７０
および配線３７１と電気的な接続を有する。また、フォトダイオード３６０のアノード３
６１は、低抵抗領域３６３を介してプラグ３７０と電気的に接続を有する。
【0365】
また撮像装置は、シリコン基板３００に設けられたトランジスタ３５１およびフォトダ
イオード３６０を有する層３０５と、層３０５と接して設けられ、配線３７１を有する層
３２０と、層３２０と接して設けられ、トランジスタ３５３およびトランジスタ３５４を
有する層３３１と、層３３１と接して設けられ、配線３７２および配線３７３を有する層
３４０を備えている。
イオード３６０を有する層３０５と、層３０５と接して設けられ、配線３７１を有する層
３２０と、層３２０と接して設けられ、トランジスタ３５３およびトランジスタ３５４を
有する層３３１と、層３３１と接して設けられ、配線３７２および配線３７３を有する層
３４０を備えている。
【0366】
なお、図４２（Ａ）の断面図の一例では、シリコン基板３００において、トランジスタ
３５１が形成された面とは逆側の面にフォトダイオード３６０の受光面を有する構成とす
る。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保する
ことができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオ
ード３６０の受光面をトランジスタ３５１が形成された面と同じとすることもできる。
３５１が形成された面とは逆側の面にフォトダイオード３６０の受光面を有する構成とす
る。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保する
ことができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオ
ード３６０の受光面をトランジスタ３５１が形成された面と同じとすることもできる。
【0367】
なお、シリコンをチャネル形成領域として用いたトランジスタを用いて画素を構成する
場合には、層３０５を、トランジスタを有する層とすればよい。または層３０５を省略し
、酸化物半導体をチャネル形成領域として用いたトランジスタのみで画素を構成してもよ
い。
場合には、層３０５を、トランジスタを有する層とすればよい。または層３０５を省略し
、酸化物半導体をチャネル形成領域として用いたトランジスタのみで画素を構成してもよ
い。
【0368】
また、図４２（Ａ）の断面図において、層３０５に設けるフォトダイオード３６０と、
層３３１に設けるトランジスタとを重なるように形成することができる。そうすると、画
素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
層３３１に設けるトランジスタとを重なるように形成することができる。そうすると、画
素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
【0369】
また、図４２（Ｂ）は、撮像装置は層３４０側にフォトダイオード３６５をトランジス
タの上に配置した構造とすることができる。図４２（Ｂ）において、例えば層３０５には
、シリコンをチャネル形成領域として用いたトランジスタ３５１およびトランジスタ３５
２を有し、層３２０には配線３７１を有し、層３３１には酸化物半導体をチャネル形成領
域として用いたトランジスタ３５３およびトランジスタ３５４を有し、層３４０にはフォ
トダイオード３６５を有しており、フォトダイオード３６５は半導体層３６６、半導体層
３６７、半導体層３６８で構成されており、配線３７３と、プラグ３７０を介した配線３
７４と電気的に接続している。
タの上に配置した構造とすることができる。図４２（Ｂ）において、例えば層３０５には
、シリコンをチャネル形成領域として用いたトランジスタ３５１およびトランジスタ３５
２を有し、層３２０には配線３７１を有し、層３３１には酸化物半導体をチャネル形成領
域として用いたトランジスタ３５３およびトランジスタ３５４を有し、層３４０にはフォ
トダイオード３６５を有しており、フォトダイオード３６５は半導体層３６６、半導体層
３６７、半導体層３６８で構成されており、配線３７３と、プラグ３７０を介した配線３
７４と電気的に接続している。
【0370】
図４２（Ｂ）に示す素子構成とすることで、開口率を広くすることができる。
【0371】
また、フォトダイオード３６５には、非晶質シリコン膜や微結晶シリコン膜などを用い
たｐｉｎ型ダイオード素子などを用いてもよい。フォトダイオード３６５は、ｎ型の半導
体層３６８、ｉ型の半導体層３６７、およびｐ型の半導体層３６６が順に積層された構成
を有している。ｉ型の半導体層３６７には非晶質シリコンを用いることが好ましい。また
、ｐ型の半導体層３６６およびｎ型の半導体層３６８には、それぞれの導電型を付与する
ドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶
質シリコンを光電変換層とするフォトダイオード３６５は可視光の波長領域における感度
が高く、微弱な可視光を検知しやすい。
たｐｉｎ型ダイオード素子などを用いてもよい。フォトダイオード３６５は、ｎ型の半導
体層３６８、ｉ型の半導体層３６７、およびｐ型の半導体層３６６が順に積層された構成
を有している。ｉ型の半導体層３６７には非晶質シリコンを用いることが好ましい。また
、ｐ型の半導体層３６６およびｎ型の半導体層３６８には、それぞれの導電型を付与する
ドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶
質シリコンを光電変換層とするフォトダイオード３６５は可視光の波長領域における感度
が高く、微弱な可視光を検知しやすい。
【0372】
ここで、トランジスタ３５１およびフォトダイオード３６０を有する層３０５と、トラ
ンジスタ３５３およびトランジスタ３５４を有する層３３１と、の間には絶縁体３８０が
設けられる。ただし、絶縁体３８０の位置は限定されない。
ンジスタ３５３およびトランジスタ３５４を有する層３３１と、の間には絶縁体３８０が
設けられる。ただし、絶縁体３８０の位置は限定されない。
【0373】
トランジスタ３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンの
ダングリングボンドを終端し、トランジスタ３５１の信頼性を向上させる効果がある。一
方、トランジスタ３５３およびトランジスタ３５４などの近傍に設けられる絶縁体中の水
素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ
３５３およびトランジスタ３５４などの信頼性を低下させる要因となる場合がある。した
がって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジ
スタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体３８０
を設けることが好ましい。絶縁体３８０より下層に水素を閉じ込めることで、トランジス
タ３５１の信頼性が向上させることができる。さらに、絶縁体３８０より下層から、絶縁
体３８０より上層に水素が拡散することを抑制できるため、トランジスタ３５３およびト
ランジスタ３５４などの信頼性を向上させることができる。また、トランジスタ３５３お
よびトランジスタ３５４上に絶縁体３８１を設けることにより、酸化物半導体中の酸素の
拡散を防ぐことができて好ましい。
ダングリングボンドを終端し、トランジスタ３５１の信頼性を向上させる効果がある。一
方、トランジスタ３５３およびトランジスタ３５４などの近傍に設けられる絶縁体中の水
素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ
３５３およびトランジスタ３５４などの信頼性を低下させる要因となる場合がある。した
がって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジ
スタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体３８０
を設けることが好ましい。絶縁体３８０より下層に水素を閉じ込めることで、トランジス
タ３５１の信頼性が向上させることができる。さらに、絶縁体３８０より下層から、絶縁
体３８０より上層に水素が拡散することを抑制できるため、トランジスタ３５３およびト
ランジスタ３５４などの信頼性を向上させることができる。また、トランジスタ３５３お
よびトランジスタ３５４上に絶縁体３８１を設けることにより、酸化物半導体中の酸素の
拡散を防ぐことができて好ましい。
【0374】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実
施例と適宜組み合わせて実施することができる。
施例と適宜組み合わせて実施することができる。
【0375】
【0376】
本実施の形態におけるＲＦタグは、内部に記憶回路を有し、記憶回路に必要な情報を記
憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このよ
うな特徴から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う
個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには
極めて高い信頼性が要求される。
憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このよ
うな特徴から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う
個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには
極めて高い信頼性が要求される。
【0377】
【0378】
図４３に示すようにＲＦタグ８００は、通信器８０１（質問器、リーダ／ライタなどと
もいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ
８０４を有する。またＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回路
８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している
。なお、復調回路８０７に含まれる整流作用を示すトランジスタに逆方向電流を十分に抑
制することが可能な材料、例えば、酸化物半導体、が用いられた構成としてもよい。これ
により、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和すること
を防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることが
できる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信
を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信す
る電波方式の３つに大別される。本実施の形態に示すＲＦタグ８００は、そのいずれの方
式に用いることも可能である。
もいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ
８０４を有する。またＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回路
８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している
。なお、復調回路８０７に含まれる整流作用を示すトランジスタに逆方向電流を十分に抑
制することが可能な材料、例えば、酸化物半導体、が用いられた構成としてもよい。これ
により、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和すること
を防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることが
できる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信
を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信す
る電波方式の３つに大別される。本実施の形態に示すＲＦタグ８００は、そのいずれの方
式に用いることも可能である。
【0379】
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたア
ンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路
８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整
流、例えば、半波２倍圧整流し、後段に設けられた容量素子により、整流された信号を平
滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側ま
たは出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振幅
が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しない
ように制御するための回路である。
ンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路
８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整
流、例えば、半波２倍圧整流し、後段に設けられた容量素子により、整流された信号を平
滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側ま
たは出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振幅
が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しない
ように制御するための回路である。
【0380】
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するため
の回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していても
よい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８
０９のリセット信号を生成するための回路である。
の回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していても
よい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８
０９のリセット信号を生成するための回路である。
【0381】
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成
するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに
応じて変調を行うための回路である。
するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに
応じて変調を行うための回路である。
【0382】
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は
、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域など
を有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を
行うための回路である。
、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域など
を有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を
行うための回路である。
【0383】
なお、上述の各回路は、必要に応じて、適宜、取捨することができる。
【0384】
ここで、先の実施の形態で説明した記憶回路を、記憶回路８１０に用いることができる
。本発明の一態様の記憶回路は、電源が遮断された状態であっても情報を保持できるため
、ＲＦタグに好適に用いることができる。さらに本発明の一態様の記憶回路は、データの
書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて著しく小さいため、デー
タの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに
、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制するこ
とができる。
。本発明の一態様の記憶回路は、電源が遮断された状態であっても情報を保持できるため
、ＲＦタグに好適に用いることができる。さらに本発明の一態様の記憶回路は、データの
書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて著しく小さいため、デー
タの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに
、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制するこ
とができる。
【0385】
また、本発明の一態様の記憶回路は、不揮発性のメモリとして用いることが可能である
ため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデ
ータを書き込むためのコマンドを別途用意し、ユーザーが自由に書き換えできないように
しておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷するこ
とで、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品に
のみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になるこ
とがなく出荷後の製品に対応した顧客管理が容易となる。
ため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデ
ータを書き込むためのコマンドを別途用意し、ユーザーが自由に書き換えできないように
しておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷するこ
とで、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品に
のみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になるこ
とがなく出荷後の製品に対応した顧客管理が容易となる。
【0386】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせ
ることができる。
ることができる。
【0387】
【0388】
表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素
子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧
によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃ
ｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。以下では、表示装置の一例と
してＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶
表示装置）について説明する。
子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧
によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃ
ｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。以下では、表示装置の一例と
してＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶
表示装置）について説明する。
【0389】
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルに
コントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
コントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
【0390】
また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。
また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ
ｓ）、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュー
ル、ＴＣＰの先にプリント配線板を有するモジュールまたは表示素子にＣＯＧ（Ｃｈｉｐ
ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表
示装置に含むまれる。
また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ
ｓ）、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュー
ル、ＴＣＰの先にプリント配線板を有するモジュールまたは表示素子にＣＯＧ（Ｃｈｉｐ
ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表
示装置に含むまれる。
【0391】
図４４は、本発明の一態様に係るＥＬ表示装置の一例である。図４４（Ａ）に、ＥＬ表
示装置の画素の回路図を示す。図４４（Ｂ）は、ＥＬ表示装置全体を示す上面図である。
また、図４４（Ｃ）は、図４４（Ｂ）の一点鎖線Ｍ－Ｎの一部に対応するＭ－Ｎ断面であ
る。
示装置の画素の回路図を示す。図４４（Ｂ）は、ＥＬ表示装置全体を示す上面図である。
また、図４４（Ｃ）は、図４４（Ｂ）の一点鎖線Ｍ－Ｎの一部に対応するＭ－Ｎ断面であ
る。
【0392】
図４４（Ａ）は、ＥＬ表示装置に用いられる画素の回路図の一例である。
【0393】
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子
（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しな
くても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接
続先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定され
た内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明
細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として
複数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない
。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗
素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、
発明の一態様を構成することが可能な場合がある。
（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しな
くても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接
続先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定され
た内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明
細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として
複数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない
。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗
素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、
発明の一態様を構成することが可能な場合がある。
【0394】
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当
業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少
なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。
つまり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定さ
れた発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。
したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一
態様として開示されているものであり、発明の一態様を構成することが可能である。また
は、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様とし
て開示されているものであり、発明の一態様を構成することが可能である。
業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少
なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。
つまり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定さ
れた発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。
したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一
態様として開示されているものであり、発明の一態様を構成することが可能である。また
は、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様とし
て開示されているものであり、発明の一態様を構成することが可能である。
【0395】
図４４（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、
容量素子７４２と、発光素子７１９と、を有する。
容量素子７４２と、発光素子７１９と、を有する。
【0396】
なお、図４４（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加
することが可能である。逆に、図４４（Ａ）の各ノードにおいて、トランジスタ、スイッ
チ、受動素子などを追加しないようにすることも可能である。
することが可能である。逆に、図４４（Ａ）の各ノードにおいて、トランジスタ、スイッ
チ、受動素子などを追加しないようにすることも可能である。
【0397】
トランジスタ７４１のゲートはスイッチ素子７４３の一端および容量素子７４２の一方
の電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電
極と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジス
タ７４１のドレインには電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号
線７４４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。な
お、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
の電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電
極と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジス
タ７４１のドレインには電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号
線７４４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。な
お、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
【0398】
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用い
ることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。ま
た、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトラン
ジスタを用いると、ＥＬ表示装置の生産性を高めることができる。なお、トランジスタ７
４１または／およびスイッチ素子７４３としては、例えば、図４に示すトランジスタを適
用することができる。
ることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。ま
た、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトラン
ジスタを用いると、ＥＬ表示装置の生産性を高めることができる。なお、トランジスタ７
４１または／およびスイッチ素子７４３としては、例えば、図４に示すトランジスタを適
用することができる。
【0399】
図４４（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板７００と、基板
７５０と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、Ｆ
ＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回
路７３６を囲むように基板７００と基板７５０との間に配置される。なお、駆動回路７３
５または／および駆動回路７３６をシール材７３４の外側に配置しても構わない。
７５０と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、Ｆ
ＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回
路７３６を囲むように基板７００と基板７５０との間に配置される。なお、駆動回路７３
５または／および駆動回路７３６をシール材７３４の外側に配置しても構わない。
【0400】
【0401】
図４４（Ｃ）には、トランジスタ７４１として、基板７００上の絶縁体７１２ａと、導
電体７０４ａと、を有し、絶縁体７１２ａおよび導電体７０４ａ上にあり導電体７０４ａ
と一部が重なる領域を有する絶縁体７０６ａと、絶縁体７０６ａ上の半導体７０６ｂと、
半導体７０６ｂの上面と接する導電体７１６ａ１および導電体７１６ａ２と、導電体７１
６ａ１の上面および側面を覆う絶縁体７２４ａ１と、導電体７１６ａ２の上面および側面
を覆う絶縁体７２４ａ２と、絶縁体７１２ａ上、絶縁体７２４ａ１の上面および絶縁体７
２４ａ２の上面と接する領域を有する絶縁体７０６ｃと、絶縁体７０６ｃ上の絶縁体７１
８ｂと、絶縁体７１８ｂ上の絶縁体７１０と、絶縁体７１８ｂおよび絶縁体７０６ｃを介
して半導体７０６ｂ上に配置する導電体７１４ａと、を有する構造を示す。なお、トラン
ジスタ７４１の構造は一例であり、図４４（Ｃ）に示す構造と異なる構造であっても構わ
ない。
電体７０４ａと、を有し、絶縁体７１２ａおよび導電体７０４ａ上にあり導電体７０４ａ
と一部が重なる領域を有する絶縁体７０６ａと、絶縁体７０６ａ上の半導体７０６ｂと、
半導体７０６ｂの上面と接する導電体７１６ａ１および導電体７１６ａ２と、導電体７１
６ａ１の上面および側面を覆う絶縁体７２４ａ１と、導電体７１６ａ２の上面および側面
を覆う絶縁体７２４ａ２と、絶縁体７１２ａ上、絶縁体７２４ａ１の上面および絶縁体７
２４ａ２の上面と接する領域を有する絶縁体７０６ｃと、絶縁体７０６ｃ上の絶縁体７１
８ｂと、絶縁体７１８ｂ上の絶縁体７１０と、絶縁体７１８ｂおよび絶縁体７０６ｃを介
して半導体７０６ｂ上に配置する導電体７１４ａと、を有する構造を示す。なお、トラン
ジスタ７４１の構造は一例であり、図４４（Ｃ）に示す構造と異なる構造であっても構わ
ない。
【0402】
図４４（Ｃ）に示すトランジスタ７４１において、導電体７０４ａはゲート電極として
の機能を有し、絶縁体７１２ａはゲート絶縁体としての機能を有し、導電体７１６ａ１は
ドレイン電極としての機能を有し、導電体７１６ａ２はソース電極としての機能を有し、
絶縁体７１８ｂはゲート絶縁体としての機能を有し、導電体７１４ａはゲート電極として
の機能を有する。なお、絶縁体７０６ａ、半導体７０６ｂおよび絶縁体７０６ｃは、光が
当たることで電気特性が変動する場合がある。したがって、導電体７０４ａ、導電体７１
６ａ１、導電体７１６ａ２または導電体７１４ａのいずれか一以上が遮光性を有すると好
ましい。
の機能を有し、絶縁体７１２ａはゲート絶縁体としての機能を有し、導電体７１６ａ１は
ドレイン電極としての機能を有し、導電体７１６ａ２はソース電極としての機能を有し、
絶縁体７１８ｂはゲート絶縁体としての機能を有し、導電体７１４ａはゲート電極として
の機能を有する。なお、絶縁体７０６ａ、半導体７０６ｂおよび絶縁体７０６ｃは、光が
当たることで電気特性が変動する場合がある。したがって、導電体７０４ａ、導電体７１
６ａ１、導電体７１６ａ２または導電体７１４ａのいずれか一以上が遮光性を有すると好
ましい。
【0403】
図４４（Ｃ）には、容量素子７４２として、基板７００上の絶縁体７１２ａと、絶縁体
７１２ａ上の絶縁体７０６ｃと、絶縁体７０６ｃ上の絶縁体７１８と、絶縁体７１８上の
導電体７２２と、導電体７２２の表面を覆うように配された絶縁体７２３と、を有し、導
電体７２２と絶縁体７２３を介して互いに重なる領域を有する導電体７１４ｂと、を有す
る構造を示す。
７１２ａ上の絶縁体７０６ｃと、絶縁体７０６ｃ上の絶縁体７１８と、絶縁体７１８上の
導電体７２２と、導電体７２２の表面を覆うように配された絶縁体７２３と、を有し、導
電体７２２と絶縁体７２３を介して互いに重なる領域を有する導電体７１４ｂと、を有す
る構造を示す。
【0404】
容量素子７４２において、導電体７２２は一方の電極として機能し、導電体７１４ｂは
他方の電極として機能する。
他方の電極として機能する。
【0405】
容量素子７４２は、トランジスタ７４１と共通する膜を用いて作製することができる。
導電体７１４ａおよび導電体７１４ｂを同種の導電体とすると好ましい。その場合、導電
体７１４ａおよび導電体７１４ｂは、同一工程を経て形成することができる。
導電体７１４ａおよび導電体７１４ｂを同種の導電体とすると好ましい。その場合、導電
体７１４ａおよび導電体７１４ｂは、同一工程を経て形成することができる。
【0406】
図４４（Ｃ）に示す容量素子７４２は、占有面積当たりの容量が大きい容量素子である
。したがって、図４４（Ｃ）は表示品位の高いＥＬ表示装置である。なお、なお、容量素
子７４２の構造は一例であり、図４４（Ｃ）に示す構造と異なる構造であっても構わない
。例えば、実施の形態１に示す構造を用いることができる。
。したがって、図４４（Ｃ）は表示品位の高いＥＬ表示装置である。なお、なお、容量素
子７４２の構造は一例であり、図４４（Ｃ）に示す構造と異なる構造であっても構わない
。例えば、実施の形態１に示す構造を用いることができる。
【0407】
トランジスタ７４１および容量素子７４２上には、絶縁体７２８が配置され、絶縁体７
２８上には絶縁体７２０が配置される。ここで、絶縁体７２８および絶縁体７２０は、ト
ランジスタ７４１のソース電極として機能する導電体７１６ａ２に達する開口部を有して
もよい。絶縁体７２０上には、導電体７８１が配置される。導電体７８１は、絶縁体７２
８および絶縁体７２０の開口部を介してトランジスタ７４１と電気的に接続してもよい。
また、導電体７８１は、絶縁体７２８および絶縁体７２０の開口部を介して容量素子７４
２の一方の電極と電気的に接続してもよい。
２８上には絶縁体７２０が配置される。ここで、絶縁体７２８および絶縁体７２０は、ト
ランジスタ７４１のソース電極として機能する導電体７１６ａ２に達する開口部を有して
もよい。絶縁体７２０上には、導電体７８１が配置される。導電体７８１は、絶縁体７２
８および絶縁体７２０の開口部を介してトランジスタ７４１と電気的に接続してもよい。
また、導電体７８１は、絶縁体７２８および絶縁体７２０の開口部を介して容量素子７４
２の一方の電極と電気的に接続してもよい。
【0408】
導電体７８１上には、導電体７８１に達する開口部を有する隔壁７８４が配置される。
隔壁７８４上には、隔壁７８４の開口部で導電体７８１と接する発光層７８２が配置され
る。発光層７８２上には、導電体７８３が配置される。導電体７８１、発光層７８２およ
び導電体７８３の重なる領域が、発光素子７１９となる。図４４（Ｃ）において、ＦＰＣ
７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、トラ
ンジスタ７４１を構成する導電体または半導体のいずれかと同種の導電体または半導体を
用いてもよい。
隔壁７８４上には、隔壁７８４の開口部で導電体７８１と接する発光層７８２が配置され
る。発光層７８２上には、導電体７８３が配置される。導電体７８１、発光層７８２およ
び導電体７８３の重なる領域が、発光素子７１９となる。図４４（Ｃ）において、ＦＰＣ
７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、トラ
ンジスタ７４１を構成する導電体または半導体のいずれかと同種の導電体または半導体を
用いてもよい。
【0409】
ここまでは、ＥＬ表示装置の例について説明した。次に、液晶表示装置の例について説
明する。
明する。
【0410】
【0411】
トランジスタ７５１では、ソース、ドレインの一方が信号線７５５に電気的に接続され
、ゲートが走査線７５４に電気的に接続されている。
、ゲートが走査線７５４に電気的に接続されている。
【0412】
容量素子７５２では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電
気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
【0413】
液晶素子７５３では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電
気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお
、上述した容量素子７５２の他方の電極が電気的に接続する配線に与えられる共通電位と
、液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお
、上述した容量素子７５２の他方の電極が電気的に接続する配線に与えられる共通電位と
、液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
【0414】
なお、液晶表示装置も、上面図はＥＬ表示装置と同様として説明する。図４４（Ｂ）の
一点鎖線Ｍ－Ｎに対応する液晶表示装置の断面図を図４５（Ｂ）に示す。図４５（Ｂ）に
おいて、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７
３３ａは、トランジスタ７５１を構成する導電体または半導体のいずれかと同種の導電体
または半導体を用いてもよい。
一点鎖線Ｍ－Ｎに対応する液晶表示装置の断面図を図４５（Ｂ）に示す。図４５（Ｂ）に
おいて、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７
３３ａは、トランジスタ７５１を構成する導電体または半導体のいずれかと同種の導電体
または半導体を用いてもよい。
【0415】
トランジスタ７５１は、トランジスタ７４１についての記載を参照する。また、容量素
子７５２は、容量素子７４２についての記載を参照する。なお、図４５（Ｂ）には、図４
４（Ｃ）の容量素子７４２に対応した容量素子７５２の構造を示したが、これに限定され
ない。
子７５２は、容量素子７４２についての記載を参照する。なお、図４５（Ｂ）には、図４
４（Ｃ）の容量素子７４２に対応した容量素子７５２の構造を示したが、これに限定され
ない。
【0416】
なお、トランジスタ７５１の半導体に酸化物半導体を用いた場合、極めてオフ電流の小
さいトランジスタとすることができる。したがって、容量素子７５２に保持された電荷が
リークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができ
る。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態
とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい
液晶表示装置とすることができる。また、容量素子７５２の占有面積を小さくできるため
、開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる
。
さいトランジスタとすることができる。したがって、容量素子７５２に保持された電荷が
リークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができ
る。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態
とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい
液晶表示装置とすることができる。また、容量素子７５２の占有面積を小さくできるため
、開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる
。
【0417】
トランジスタ７５１および容量素子７５２上には、絶縁体７２１および絶縁体７２８が
配置される。ここで、絶縁体７２１および絶縁体７２８は、トランジスタ７５１に達する
開口部を有する。絶縁体７２１上には、導電体７９１が配置される。導電体７９１は、絶
縁体７２１および絶縁体７２８の開口部を介してトランジスタ７５１と電気的に接続する
。また、導電体７９１は、絶縁体７２１および絶縁体７２８の開口部を介して容量素子７
５２の一方の電極と電気的に接続する。
配置される。ここで、絶縁体７２１および絶縁体７２８は、トランジスタ７５１に達する
開口部を有する。絶縁体７２１上には、導電体７９１が配置される。導電体７９１は、絶
縁体７２１および絶縁体７２８の開口部を介してトランジスタ７５１と電気的に接続する
。また、導電体７９１は、絶縁体７２１および絶縁体７２８の開口部を介して容量素子７
５２の一方の電極と電気的に接続する。
【0418】
導電体７９１上には、配向膜として機能する絶縁体７９２が配置される。絶縁体７９２
上には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁体
７９４が配置される。絶縁体７９４上には、スペーサ７９５が配置される。スペーサ７９
５および絶縁体７９４上には、導電体７９６が配置される。導電体７９６上には、基板７
９７が配置される。
上には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁体
７９４が配置される。絶縁体７９４上には、スペーサ７９５が配置される。スペーサ７９
５および絶縁体７９４上には、導電体７９６が配置される。導電体７９６上には、基板７
９７が配置される。
【0419】
上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供する
ことができる、または、表示品位の高い表示装置を提供することができる。または、高精
細の表示装置を提供することができる。
ことができる、または、表示品位の高い表示装置を提供することができる。または、高精
細の表示装置を提供することができる。
【0420】
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光
素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または
様々な素子を有することができる。表示素子、表示装置、発光素子、または発光装置は、
例えば、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、
ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流
に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子
、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル（ＰＤＰ）、Ｍ
ＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマ
イクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯ
Ｄ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表
示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミッ
クディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有して
いる。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、
透過率などが変化する表示媒体を有していてもよい。
素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または
様々な素子を有することができる。表示素子、表示装置、発光素子、または発光装置は、
例えば、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、
ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流
に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子
、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル（ＰＤＰ）、Ｍ
ＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマ
イクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯ
Ｄ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表
示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミッ
クディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有して
いる。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、
透過率などが変化する表示媒体を有していてもよい。
【0421】
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素
子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）ま
たはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ
Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表
示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディ
スプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ
）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペ
ーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現す
る場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにす
ればよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するよう
にすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けるこ
とも可能である。これにより、さらに、消費電力を低減することができる。
子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）ま
たはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ
Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表
示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディ
スプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ
）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペ
ーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現す
る場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにす
ればよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するよう
にすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けるこ
とも可能である。これにより、さらに、消費電力を低減することができる。
【0422】
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラフ
ァイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜とし
てもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化
物半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜することができる。
さらに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤを構成すること
ができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体との間に
、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体は、ＭＯＣＶＤで成膜し
てもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体は、ス
パッタリング法で成膜することも可能である。
ァイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜とし
てもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化
物半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜することができる。
さらに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤを構成すること
ができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体との間に
、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体は、ＭＯＣＶＤで成膜し
てもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体は、ス
パッタリング法で成膜することも可能である。
【0423】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせ
ることができる。
ることができる。
【0424】
（実施の形態１２）
＜単一電源回路＞
本実施の形態では、上述の実施の形態で説明した酸化物半導体を用いたトランジスタ（
ＯＳトランジスタ）を有する複数の回路を有する半導体装置の一例について、図４６乃至
５４を用いて説明する。
＜単一電源回路＞
本実施の形態では、上述の実施の形態で説明した酸化物半導体を用いたトランジスタ（
ＯＳトランジスタ）を有する複数の回路を有する半導体装置の一例について、図４６乃至
５４を用いて説明する。
【0425】
【0426】
電源回路９０１は、基準となる電圧ＶＯＲＧを生成する回路である。電圧ＶＯＲＧは、
単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置９００の外部か
ら与えられる電圧Ｖ０を基に生成することができる。半導体装置９００は、外部から与え
られる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置９００は、
外部から電源電圧を複数与えることなく動作することができる。
単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置９００の外部か
ら与えられる電圧Ｖ０を基に生成することができる。半導体装置９００は、外部から与え
られる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置９００は、
外部から電源電圧を複数与えることなく動作することができる。
【0427】
回路９０２、９０４および９０６は、異なる電源電圧で動作する回路である。例えば回
路９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ）とを基に印加さ
れる電圧である。また、例えば回路９０４の電源電圧は、電圧ＶＰＯＧと電圧ＶＳＳ（Ｖ
ＰＯＧ＞ＶＯＲＧ）とを基に印加される電圧である。また、例えば回路９０６の電源電圧
は、電圧ＶＯＲＧと電圧ＶＳＳと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ＞ＶＮＥＧ）とを基に
印加される電圧である。なお電圧ＶＳＳは、グラウンド電位（ＧＮＤ）と等電位とすれば
、電源回路９０１で生成する電圧の種類を削減できる。
路９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ）とを基に印加さ
れる電圧である。また、例えば回路９０４の電源電圧は、電圧ＶＰＯＧと電圧ＶＳＳ（Ｖ
ＰＯＧ＞ＶＯＲＧ）とを基に印加される電圧である。また、例えば回路９０６の電源電圧
は、電圧ＶＯＲＧと電圧ＶＳＳと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ＞ＶＮＥＧ）とを基に
印加される電圧である。なお電圧ＶＳＳは、グラウンド電位（ＧＮＤ）と等電位とすれば
、電源回路９０１で生成する電圧の種類を削減できる。
【0428】
電圧生成回路９０３は、電圧ＶＰＯＧを生成する回路である。電圧生成回路９０３は、
電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。そのため
、回路９０４を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動
作することができる。
電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。そのため
、回路９０４を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動
作することができる。
【0429】
電圧生成回路９０５は、電圧ＶＮＥＧを生成する回路である。電圧生成回路９０５は、
電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。そのため
、回路９０６を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動
作することができる。
電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。そのため
、回路９０６を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動
作することができる。
【0430】
【0431】
図４６（Ｂ）では、トランジスタ９１１を示している。トランジスタ９１１のゲートに
与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、トラ
ンジスタ９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時に電圧
ＶＳＳとする。電圧ＶＰＯＧは、図４６（Ｃ）に図示するように、電圧ＶＯＲＧより大き
い。そのため、トランジスタ９１１は、ソース（Ｓ）とドレイン（Ｄ）との間をより確実
に導通状態にできる。その結果、回路９０４は、誤動作が低減された回路とすることがで
きる。
与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、トラ
ンジスタ９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時に電圧
ＶＳＳとする。電圧ＶＰＯＧは、図４６（Ｃ）に図示するように、電圧ＶＯＲＧより大き
い。そのため、トランジスタ９１１は、ソース（Ｓ）とドレイン（Ｄ）との間をより確実
に導通状態にできる。その結果、回路９０４は、誤動作が低減された回路とすることがで
きる。
【0432】
【0433】
図４６（Ｄ）では、バックゲートを有するトランジスタ９１２を示している。トランジ
スタ９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして生成
される。当該信号は、トランジスタ９１２を導通状態とする動作時に電圧ＶＯＲＧ、非導
通状態とする動作時に電圧ＶＳＳを基に生成される。また、トランジスタ９１２のバック
ゲートに与える信号は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図４６（Ｅ）
に図示するように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ９１２の
閾値電圧は、プラスシフトするように制御することができる。そのため、トランジスタ９
１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ）との間を
流れる電流を小さくできる。その結果、回路９０６は、誤動作が低減され、且つ低消費電
力化が図られた回路とすることができる。
スタ９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして生成
される。当該信号は、トランジスタ９１２を導通状態とする動作時に電圧ＶＯＲＧ、非導
通状態とする動作時に電圧ＶＳＳを基に生成される。また、トランジスタ９１２のバック
ゲートに与える信号は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図４６（Ｅ）
に図示するように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ９１２の
閾値電圧は、プラスシフトするように制御することができる。そのため、トランジスタ９
１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ）との間を
流れる電流を小さくできる。その結果、回路９０６は、誤動作が低減され、且つ低消費電
力化が図られた回路とすることができる。
【0434】
なお電圧ＶＮＥＧは、トランジスタ９１２のバックゲートに直接与える構成としてもよ
い。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ９１２のゲートに与え
る信号を生成し、当該信号をトランジスタ９１２のバックゲートに与える構成としてもよ
い。
い。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ９１２のゲートに与え
る信号を生成し、当該信号をトランジスタ９１２のバックゲートに与える構成としてもよ
い。
【0435】
【0436】
図４７（Ａ）に示す回路図では、電圧生成回路９０５と、回路９０６と、の間に制御回
路９２１によって導通状態が制御できるトランジスタ９２２を示す。トランジスタ９２２
は、ｎチャネル型のＯＳトランジスタとする。制御回路９２１が出力する制御信号ＳＢＧ
は、トランジスタ９２２の導通状態を制御する信号である。また回路９０６が有するトラ
ンジスタ９１２Ａ、９１２Ｂは、トランジスタ９２２と同じＯＳトランジスタである。
路９２１によって導通状態が制御できるトランジスタ９２２を示す。トランジスタ９２２
は、ｎチャネル型のＯＳトランジスタとする。制御回路９２１が出力する制御信号ＳＢＧ
は、トランジスタ９２２の導通状態を制御する信号である。また回路９０６が有するトラ
ンジスタ９１２Ａ、９１２Ｂは、トランジスタ９２２と同じＯＳトランジスタである。
【0437】
図４７（Ｂ）のタイミングチャートには、制御信号ＳＢＧの電位の変化を示し、トラン
ジスタ９１２Ａ、９１２Ｂのバックゲートの電位の状態をノードＮＢＧの電位の変化で示
す。制御信号ＳＢＧがハイレベルのときにトランジスタ９２２が導通状態となり、ノード
ＮＢＧが電圧ＶＮＥＧとなる。その後、制御信号ＳＢＧがローレベルのときにノードＮＢ
Ｇが電気的にフローティングとなる。トランジスタ９２２は、ＯＳトランジスタであるた
め、オフ電流が小さい。そのため、ノードＮＢＧが電気的にフローティングであっても、
一旦与えた電圧ＶＮＥＧを保持することができる。
ジスタ９１２Ａ、９１２Ｂのバックゲートの電位の状態をノードＮＢＧの電位の変化で示
す。制御信号ＳＢＧがハイレベルのときにトランジスタ９２２が導通状態となり、ノード
ＮＢＧが電圧ＶＮＥＧとなる。その後、制御信号ＳＢＧがローレベルのときにノードＮＢ
Ｇが電気的にフローティングとなる。トランジスタ９２２は、ＯＳトランジスタであるた
め、オフ電流が小さい。そのため、ノードＮＢＧが電気的にフローティングであっても、
一旦与えた電圧ＶＮＥＧを保持することができる。
【0438】
また図４８（Ａ）には、上述した電圧生成回路９０３に適用可能な回路構成の一例を示
す。図４８（Ａ）に示す電圧生成回路９０３は、ダイオードＤ１乃至Ｄ５、キャパシタＣ
１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック信
号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えら
れる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電
圧とすると、クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの５倍の正電圧に
昇圧された電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電
圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＰＯ
Ｇを得ることができる。
す。図４８（Ａ）に示す電圧生成回路９０３は、ダイオードＤ１乃至Ｄ５、キャパシタＣ
１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック信
号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えら
れる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電
圧とすると、クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの５倍の正電圧に
昇圧された電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電
圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＰＯ
Ｇを得ることができる。
【0439】
また図４８（Ｂ）には、上述した電圧生成回路９０５に適用可能な回路構成の一例を示
す。図４８（Ｂ）に示す電圧生成回路９０５は、ダイオードＤ１乃至Ｄ５、キャパシタＣ
１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック信
号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えら
れる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電
圧とすると、クロック信号ＣＬＫを与えることによって、グラウンド、すなわち電圧ＶＳ
Ｓから電圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。なお
、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数
を変更することで、所望の電圧ＶＮＥＧを得ることができる。
す。図４８（Ｂ）に示す電圧生成回路９０５は、ダイオードＤ１乃至Ｄ５、キャパシタＣ
１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック信
号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えら
れる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電
圧とすると、クロック信号ＣＬＫを与えることによって、グラウンド、すなわち電圧ＶＳ
Ｓから電圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。なお
、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数
を変更することで、所望の電圧ＶＮＥＧを得ることができる。
【0440】
【0441】
図４９（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシ
タＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トラ
ンジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられ
る。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの４倍の正電圧に昇圧され
た電圧ＶＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯＧ
を得ることができる。図４９（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃
至Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃至
Ｃ１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧Ｖ
ＰＯＧへの昇圧を図ることができる。
タＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トラ
ンジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられ
る。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの４倍の正電圧に昇圧され
た電圧ＶＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯＧ
を得ることができる。図４９（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃
至Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃至
Ｃ１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧Ｖ
ＰＯＧへの昇圧を図ることができる。
【0442】
また図４９（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、キ
ャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは、
トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して与
えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの２倍の正電圧に昇
圧された電圧ＶＰＯＧを得ることができる。図４９（Ｂ）に示す電圧生成回路９０３Ｂは
、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくでき
、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に電
圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
ャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは、
トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して与
えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの２倍の正電圧に昇
圧された電圧ＶＰＯＧを得ることができる。図４９（Ｂ）に示す電圧生成回路９０３Ｂは
、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくでき
、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に電
圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
【0443】
また図４９（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩｎ１、トランジスタＭ
１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、制御
信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが昇圧
された電圧ＶＰＯＧを得ることができる。図４９（Ｃ）に示す電圧生成回路９０３Ｃは、
インダクタＩｎ１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行うこと
ができる。
１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、制御
信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが昇圧
された電圧ＶＰＯＧを得ることができる。図４９（Ｃ）に示す電圧生成回路９０３Ｃは、
インダクタＩｎ１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行うこと
ができる。
【0444】
また図５０（Ａ）に示す電圧生成回路９０３Ｄは、図４８（Ａ）に示す電圧生成回路９
０３のダイオードＤ１乃至Ｄ５をダイオード接続したトランジスタＭ１６乃至Ｍ２０に置
き換えた構成に相当する。図５０（Ａ）に示す電圧生成回路９０３Ｄは、トランジスタＭ
１６乃至Ｍ２０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１
乃至Ｃ５に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧
ＶＰＯＧへの昇圧を図ることができる。
０３のダイオードＤ１乃至Ｄ５をダイオード接続したトランジスタＭ１６乃至Ｍ２０に置
き換えた構成に相当する。図５０（Ａ）に示す電圧生成回路９０３Ｄは、トランジスタＭ
１６乃至Ｍ２０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１
乃至Ｃ５に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧
ＶＰＯＧへの昇圧を図ることができる。
【0445】
また図５０（Ｂ）に示す電圧生成回路９０３Ｅは、図５０（Ａ）に示す電圧生成回路９
０３ＤのトランジスタＭ１６乃至Ｍ２０を、バックゲートを有するトランジスタＭ２１乃
至Ｍ２５に置き換えた構成に相当する。図５０（Ｂ）に示す電圧生成回路９０３Ｅは、バ
ックゲートにゲートと同じ電圧を与えることができるため、トランジスタを流れる電流量
を増やすことができる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図
ることができる。
０３ＤのトランジスタＭ１６乃至Ｍ２０を、バックゲートを有するトランジスタＭ２１乃
至Ｍ２５に置き換えた構成に相当する。図５０（Ｂ）に示す電圧生成回路９０３Ｅは、バ
ックゲートにゲートと同じ電圧を与えることができるため、トランジスタを流れる電流量
を増やすことができる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図
ることができる。
【0446】
なお電圧生成回路９０３の変形例は、図４８（Ｂ）に示した電圧生成回路９０５にも適
用可能である。この場合の回路図の構成を図５１（Ａ）乃至（Ｃ）、図５２（Ａ）、（Ｂ
）に示す。図５１（Ａ）に示す電圧生成回路９０５Ａは、クロック信号ＣＬＫを与えるこ
とによって、電圧ＶＳＳから電圧ＶＯＲＧの３倍の負電圧に降圧された電圧ＶＮＥＧを得
ることができる。また図５１（Ｂ）に示す電圧生成回路９０５Ｂは、クロック信号ＣＬＫ
を与えることによって、電圧ＶＳＳから電圧ＶＯＲＧの２倍の負電圧に降圧された電圧Ｖ
ＮＥＧを得ることができる。
用可能である。この場合の回路図の構成を図５１（Ａ）乃至（Ｃ）、図５２（Ａ）、（Ｂ
）に示す。図５１（Ａ）に示す電圧生成回路９０５Ａは、クロック信号ＣＬＫを与えるこ
とによって、電圧ＶＳＳから電圧ＶＯＲＧの３倍の負電圧に降圧された電圧ＶＮＥＧを得
ることができる。また図５１（Ｂ）に示す電圧生成回路９０５Ｂは、クロック信号ＣＬＫ
を与えることによって、電圧ＶＳＳから電圧ＶＯＲＧの２倍の負電圧に降圧された電圧Ｖ
ＮＥＧを得ることができる。
【0447】
図５１（Ａ）乃至（Ｃ）、図５２（Ａ）、（Ｂ）に示す電圧生成回路９０５Ａ乃至９０
５Ｅでは、図４９（Ａ）乃至（Ｃ）、図５０（Ａ）、（Ｂ）に示す電圧生成回路９０３Ａ
乃至９０３Ｅにおいて、各配線に与える電圧を変更すること、あるいは素子の配置を変更
した構成に相当する。図５１（Ａ）乃至（Ｃ）、図５２（Ａ）、（Ｂ）に示す電圧生成回
路９０５Ａ乃至９０５Ｅは、電圧生成回路９０３Ａ乃至９０３Ｅと同様に、効率的に電圧
ＶＳＳから電圧ＶＮＥＧへの降圧を図ることができる。
５Ｅでは、図４９（Ａ）乃至（Ｃ）、図５０（Ａ）、（Ｂ）に示す電圧生成回路９０３Ａ
乃至９０３Ｅにおいて、各配線に与える電圧を変更すること、あるいは素子の配置を変更
した構成に相当する。図５１（Ａ）乃至（Ｃ）、図５２（Ａ）、（Ｂ）に示す電圧生成回
路９０５Ａ乃至９０５Ｅは、電圧生成回路９０３Ａ乃至９０３Ｅと同様に、効率的に電圧
ＶＳＳから電圧ＶＮＥＧへの降圧を図ることができる。
【0448】
以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を
内部で生成することができる。そのため半導体装置は、外部から与える電源電圧の種類を
削減できる。
内部で生成することができる。そのため半導体装置は、外部から与える電源電圧の種類を
削減できる。
【0449】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせ
ることができる。
ることができる。
【0450】
【0451】
＜表示モジュール＞
図５３に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２と
の間に、ＦＰＣ６００３に接続されたタッチパネル６００４、ＦＰＣ６００５に接続され
た表示パネル６００６、バックライトユニット６００７、フレーム６００９、プリント基
板６０１０、バッテリー６０１１を有する。なお、バックライトユニット６００７、バッ
テリー６０１１、タッチパネル６００４などは、設けられない場合もある。
図５３に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２と
の間に、ＦＰＣ６００３に接続されたタッチパネル６００４、ＦＰＣ６００５に接続され
た表示パネル６００６、バックライトユニット６００７、フレーム６００９、プリント基
板６０１０、バッテリー６０１１を有する。なお、バックライトユニット６００７、バッ
テリー６０１１、タッチパネル６００４などは、設けられない場合もある。
【0452】
本発明の一態様の半導体装置は、例えば、表示パネル６００６またはプリント基板に実
装された集積回路などに用いることができる。
装された集積回路などに用いることができる。
【0453】
上部カバー６００１および下部カバー６００２は、タッチパネル６００４および表示パ
ネル６００６のサイズに合わせて、形状や寸法を適宜変更することができる。
ネル６００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【0454】
タッチパネル６００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
６００６に重畳して用いることができる。また、表示パネル６００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル
６００６の各画素内に光センサを設け、光学式のタッチパネル機能を付加することも可能
である。または、表示パネル６００６の各画素内にタッチセンサ用電極を設け、静電容量
方式のタッチパネル機能を付加することも可能である。
６００６に重畳して用いることができる。また、表示パネル６００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル
６００６の各画素内に光センサを設け、光学式のタッチパネル機能を付加することも可能
である。または、表示パネル６００６の各画素内にタッチセンサ用電極を設け、静電容量
方式のタッチパネル機能を付加することも可能である。
【0455】
バックライトユニット６００７は、光源６００８を有する。光源６００８をバックライ
トユニット６００７の端部に設け、光拡散板を用いる構成としてもよい。
トユニット６００７の端部に設け、光拡散板を用いる構成としてもよい。
【0456】
フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０から
発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム６０
０９は、放熱板としての機能を有していてもよい。
発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム６０
０９は、放熱板としての機能を有していてもよい。
【0457】
プリント基板６０１０は、電源回路、ビデオ信号およびクロック信号を出力するための
信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっ
てもよいし、別途設けたバッテリー６０１１であってもよい。なお、商用電源を用いる場
合には、バッテリー６０１１を省略することができる。
信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっ
てもよいし、別途設けたバッテリー６０１１であってもよい。なお、商用電源を用いる場
合には、バッテリー６０１１を省略することができる。
【0458】
また、表示モジュール６０００には、偏光板、位相差板、プリズムシートなどの部材を
追加して設けてもよい。
追加して設けてもよい。
【0459】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせ
ることができる。
ることができる。
【0460】
（実施の形態１４）
＜リードフレーム型のインターポーザを用いたパッケージ＞
図５４（Ａ）に、リードフレーム型のインターポーザを用いたパッケージの断面構造を
表す斜視図を示す。図５４（Ａ）に示すパッケージは、本発明の一態様に係る半導体装置
に相当するチップ５５１が、ワイヤボンディング法により、インターポーザ５５０上の端
子５５２と接続されている。端子５５２は、インターポーザ５５０のチップ５５１がマウ
ントされている面上に配置されている。そしてチップ５５１はモールド樹脂５５３によっ
て封止されていてもよいが、各端子５５２の一部が露出した状態で封止されるようにする
。
＜リードフレーム型のインターポーザを用いたパッケージ＞
図５４（Ａ）に、リードフレーム型のインターポーザを用いたパッケージの断面構造を
表す斜視図を示す。図５４（Ａ）に示すパッケージは、本発明の一態様に係る半導体装置
に相当するチップ５５１が、ワイヤボンディング法により、インターポーザ５５０上の端
子５５２と接続されている。端子５５２は、インターポーザ５５０のチップ５５１がマウ
ントされている面上に配置されている。そしてチップ５５１はモールド樹脂５５３によっ
て封止されていてもよいが、各端子５５２の一部が露出した状態で封止されるようにする
。
【0461】
パッケージが回路基板に実装されている電子機器（携帯電話）のモジュールの構成を、
図５４（Ｂ）に示す。図５４（Ｂ）に示す携帯電話のモジュールは、プリント配線基板６
０１に、パッケージ６０２と、バッテリー６０４とが実装されている。また、表示素子が
設けられたパネル６００に、プリント配線基板６０１がＦＰＣ６０３によって実装されて
いる。
図５４（Ｂ）に示す。図５４（Ｂ）に示す携帯電話のモジュールは、プリント配線基板６
０１に、パッケージ６０２と、バッテリー６０４とが実装されている。また、表示素子が
設けられたパネル６００に、プリント配線基板６０１がＦＰＣ６０３によって実装されて
いる。
【0462】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせ
ることができる。
ることができる。
【0463】
（実施の形態１５）
本実施の形態では、本発明の一態様の電子機器及び照明装置について、図面を用いて説
明する。
本実施の形態では、本発明の一態様の電子機器及び照明装置について、図面を用いて説
明する。
【0464】
＜電子機器＞
本発明の一態様の半導体装置を用いて、電子機器や照明装置を作製できる。また、本発
明の一態様の半導体装置を用いて、信頼性の高い電子機器や照明装置を作製できる。また
本発明の一態様の半導体装置を用いて、タッチセンサの検出感度が向上した電子機器や照
明装置を作製できる。
本発明の一態様の半導体装置を用いて、電子機器や照明装置を作製できる。また、本発
明の一態様の半導体装置を用いて、信頼性の高い電子機器や照明装置を作製できる。また
本発明の一態様の半導体装置を用いて、タッチセンサの検出感度が向上した電子機器や照
明装置を作製できる。
【0465】
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機と
もいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジ
タルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機
、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
もいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジ
タルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機
、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【0466】
また、本発明の一態様の電子機器または照明装置は可撓性を有する場合、家屋やビルの
内壁もしくは外壁、または、自動車の内装もしくは外装の曲面に沿って組み込むことも可
能である。
内壁もしくは外壁、または、自動車の内装もしくは外装の曲面に沿って組み込むことも可
能である。
【0467】
また、本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を
用いて、二次電池を充電することができると好ましい。
用いて、二次電池を充電することができると好ましい。
【0468】
二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池（リチウムイ
オンポリマー電池）等のリチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機
ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられ
る。
オンポリマー電池）等のリチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機
ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられ
る。
【0469】
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信す
ることで、表示部で映像や情報等の表示を行うことができる。また、電子機器が二次電池
を有する場合、アンテナを、非接触電力伝送に用いてもよい。
ることで、表示部で映像や情報等の表示を行うことができる。また、電子機器が二次電池
を有する場合、アンテナを、非接触電力伝送に用いてもよい。
【0470】
図５５（Ａ）は携帯型ゲーム機であり、筐体７１０１、筐体７１０２、表示部７１０３
、表示部７１０４、マイク７１０５、スピーカー７１０６、操作キー７１０７、スタイラ
ス７１０８等を有する。本発明の一態様に係る半導体装置は、筐体７１０１に内蔵されて
いる集積回路、ＣＰＵなどに用いることができる。表示部７１０３または表示部７１０４
に本発明の一態様に係る発光装置を用いることで、ユーザーの使用感に優れ、品質の低下
が起こりにくい携帯型ゲーム機を提供することができる。なお、図５５（Ａ）に示した携
帯型ゲーム機は、２つの表示部７１０３と表示部７１０４とを有しているが、携帯型ゲー
ム機が有する表示部の数は、これに限定されない。
、表示部７１０４、マイク７１０５、スピーカー７１０６、操作キー７１０７、スタイラ
ス７１０８等を有する。本発明の一態様に係る半導体装置は、筐体７１０１に内蔵されて
いる集積回路、ＣＰＵなどに用いることができる。表示部７１０３または表示部７１０４
に本発明の一態様に係る発光装置を用いることで、ユーザーの使用感に優れ、品質の低下
が起こりにくい携帯型ゲーム機を提供することができる。なお、図５５（Ａ）に示した携
帯型ゲーム機は、２つの表示部７１０３と表示部７１０４とを有しているが、携帯型ゲー
ム機が有する表示部の数は、これに限定されない。
【0471】
図５５（Ｂ）は、スマートウオッチであり、筐体７３０２、表示部７３０４、７３０５
および７３０６、操作ボタン７３１１および操作ボタン７３１２、接続端子７３１３、バ
ンド７３２１、留め金７３２２、等を有する。本発明の一態様に係る半導体装置は筐体７
３０２に内蔵されているメモリ、ＣＰＵなどに用いることができる。
および７３０６、操作ボタン７３１１および操作ボタン７３１２、接続端子７３１３、バ
ンド７３２１、留め金７３２２、等を有する。本発明の一態様に係る半導体装置は筐体７
３０２に内蔵されているメモリ、ＣＰＵなどに用いることができる。
【0472】
図５５（Ｃ）は、携帯情報端末であり、筐体７５０１に組み込まれた表示部７５０２の
他、操作ボタン７５０３、外部接続ポート７５０４、スピーカー７５０５、マイク７５０
６などを備えている。本発明の一態様に係る半導体装置は、筐体７５０１に内蔵されてい
るモバイル用メモリ、ＣＰＵなどに用いることができる。なお、表示部７５０２は、非常
に高精細とすることができるため、中小型でありながらフルハイビジョン、４ｋ、または
８ｋなど、様々な表示を行うことができ、非常に鮮明な画像を得ることができる。
他、操作ボタン７５０３、外部接続ポート７５０４、スピーカー７５０５、マイク７５０
６などを備えている。本発明の一態様に係る半導体装置は、筐体７５０１に内蔵されてい
るモバイル用メモリ、ＣＰＵなどに用いることができる。なお、表示部７５０２は、非常
に高精細とすることができるため、中小型でありながらフルハイビジョン、４ｋ、または
８ｋなど、様々な表示を行うことができ、非常に鮮明な画像を得ることができる。
【0473】
図５５（Ｄ）はビデオカメラであり、第１筐体７７０１、第２筐体７７０２、表示部７
７０３、操作キー７７０４、レンズ７７０５、接続部７７０６等を有する。操作キー７７
０４およびレンズ７７０５は第１筐体７７０１に設けられており、表示部７７０３は第２
筐体７７０２に設けられている。そして、第１筐体７７０１と第２筐体７７０２とは、接
続部７７０６により接続されており、第１筐体７７０１と第２筐体７７０２の間の角度は
、接続部７７０６により変更が可能である。表示部７７０３における映像を、接続部７７
０６における第１筐体７７０１と第２筐体７７０２との間の角度にしたがって切り替える
構成としてもよい。レンズ７７０５の焦点となる位置には本発明の一態様の撮像装置を備
えることができる。本発明の一態様に係る半導体装置は、第１筐体７７０１に内蔵されて
いる集積回路、ＣＰＵなどに用いることができる。
７０３、操作キー７７０４、レンズ７７０５、接続部７７０６等を有する。操作キー７７
０４およびレンズ７７０５は第１筐体７７０１に設けられており、表示部７７０３は第２
筐体７７０２に設けられている。そして、第１筐体７７０１と第２筐体７７０２とは、接
続部７７０６により接続されており、第１筐体７７０１と第２筐体７７０２の間の角度は
、接続部７７０６により変更が可能である。表示部７７０３における映像を、接続部７７
０６における第１筐体７７０１と第２筐体７７０２との間の角度にしたがって切り替える
構成としてもよい。レンズ７７０５の焦点となる位置には本発明の一態様の撮像装置を備
えることができる。本発明の一態様に係る半導体装置は、第１筐体７７０１に内蔵されて
いる集積回路、ＣＰＵなどに用いることができる。
【0474】
【0475】
図５６（Ａ）はノート型パーソナルコンピュータであり、筐体８１２１、表示部８１２
２、キーボード８１２３、ポインティングデバイス８１２４等を有する。本発明の一態様
に係る半導体装置は、筐体８１２１内に内蔵されているＣＰＵや、メモリに適用すること
ができる。なお、表示部８１２２は、非常に高精細とすることができるため、中小型であ
りながら８ｋの表示を行うことができ、非常に鮮明な画像を得ることができる。
２、キーボード８１２３、ポインティングデバイス８１２４等を有する。本発明の一態様
に係る半導体装置は、筐体８１２１内に内蔵されているＣＰＵや、メモリに適用すること
ができる。なお、表示部８１２２は、非常に高精細とすることができるため、中小型であ
りながら８ｋの表示を行うことができ、非常に鮮明な画像を得ることができる。
【0476】
図５６（Ｂ）に自動車９７００の外観を示す。図５６（Ｃ）に自動車９７００の運転席
を示す。自動車９７００は、車体９７０１、車輪９７０２、ダッシュボード９７０３、ラ
イト９７０４等を有する。本発明の一態様の半導体装置は、自動車９７００の表示部、お
よび制御用の集積回路に用いることができる。例えば、図５６（Ｃ）に示す表示部９７１
０乃至表示部９７１５に本発明の一態様の半導体装置を設けることができる。
を示す。自動車９７００は、車体９７０１、車輪９７０２、ダッシュボード９７０３、ラ
イト９７０４等を有する。本発明の一態様の半導体装置は、自動車９７００の表示部、お
よび制御用の集積回路に用いることができる。例えば、図５６（Ｃ）に示す表示部９７１
０乃至表示部９７１５に本発明の一態様の半導体装置を設けることができる。
【0477】
表示部９７１０と表示部９７１１は、自動車のフロントガラスに設けられた表示装置、
または入出力装置である。本発明の一態様の表示装置、または入出力装置は、表示装置、
または入出力装置が有する電極を、透光性を有する導電性材料で作製することによって、
反対側が透けて見える、いわゆるシースルー状態の表示装置、または入出力装置とするこ
とができる。シースルー状態の表示装置、または入出力装置であれば、自動車９７００の
運転時にも視界の妨げになることがない。よって、本発明の一態様の表示装置、または入
出力装置を自動車９７００のフロントガラスに設置することができる。なお、表示装置、
または入出力装置に、表示装置、または入出力装置を駆動するためのトランジスタなどを
設ける場合には、有機半導体材料を用いた有機トランジスタや、酸化物半導体を用いたト
ランジスタなど、透光性を有するトランジスタを用いるとよい。
または入出力装置である。本発明の一態様の表示装置、または入出力装置は、表示装置、
または入出力装置が有する電極を、透光性を有する導電性材料で作製することによって、
反対側が透けて見える、いわゆるシースルー状態の表示装置、または入出力装置とするこ
とができる。シースルー状態の表示装置、または入出力装置であれば、自動車９７００の
運転時にも視界の妨げになることがない。よって、本発明の一態様の表示装置、または入
出力装置を自動車９７００のフロントガラスに設置することができる。なお、表示装置、
または入出力装置に、表示装置、または入出力装置を駆動するためのトランジスタなどを
設ける場合には、有機半導体材料を用いた有機トランジスタや、酸化物半導体を用いたト
ランジスタなど、透光性を有するトランジスタを用いるとよい。
【0478】
表示部９７１２はピラー部分に設けられた表示装置である。例えば、車体に設けられた
撮像手段からの映像を表示部９７１２に映し出すことによって、ピラーで遮られた視界を
補完することができる。表示部９７１３はダッシュボード部分に設けられた表示装置であ
る。例えば、車体に設けられた撮像手段からの映像を表示部９７１３に映し出すことによ
って、ダッシュボードで遮られた視界を補完することができる。すなわち、自動車の外側
に設けられた撮像手段からの映像を映し出すことによって、死角を補い、安全性を高める
ことができる。また、見えない部分を補完する映像を映すことによって、より自然に違和
感なく安全確認を行うことができる。
撮像手段からの映像を表示部９７１２に映し出すことによって、ピラーで遮られた視界を
補完することができる。表示部９７１３はダッシュボード部分に設けられた表示装置であ
る。例えば、車体に設けられた撮像手段からの映像を表示部９７１３に映し出すことによ
って、ダッシュボードで遮られた視界を補完することができる。すなわち、自動車の外側
に設けられた撮像手段からの映像を映し出すことによって、死角を補い、安全性を高める
ことができる。また、見えない部分を補完する映像を映すことによって、より自然に違和
感なく安全確認を行うことができる。
【0479】
また、図５６（Ｄ）は、運転席と助手席にベンチシートを採用した自動車の室内を示し
ている。表示部９７２１は、ドア部に設けられた表示装置、または入出力装置である。例
えば、車体に設けられた撮像手段からの映像を表示部９７２１に映し出すことによって、
ドアで遮られた視界を補完することができる。また、表示部９７２２は、ハンドルに設け
られた表示装置である。表示部９７２３は、ベンチシートの座面の中央部に設けられた表
示装置である。なお、表示装置を座面や背もたれ部分などに設置して、当該表示装置を、
当該表示装置の発熱を熱源としたシートヒーターとして利用することもできる。
ている。表示部９７２１は、ドア部に設けられた表示装置、または入出力装置である。例
えば、車体に設けられた撮像手段からの映像を表示部９７２１に映し出すことによって、
ドアで遮られた視界を補完することができる。また、表示部９７２２は、ハンドルに設け
られた表示装置である。表示部９７２３は、ベンチシートの座面の中央部に設けられた表
示装置である。なお、表示装置を座面や背もたれ部分などに設置して、当該表示装置を、
当該表示装置の発熱を熱源としたシートヒーターとして利用することもできる。
【0480】
表示部９７１４、表示部９７１５、または表示部９７２２はナビゲーション情報、スピ
ードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その
他様々な情報を提供することができる。また、表示部に表示される表示項目やレイアウト
などは、使用者の好みに合わせて適宜変更することができる。なお、上記情報は、表示部
９７１０乃至表示部９７１３、表示部９７２１、表示部９７２３にも表示することができ
る。また、表示部９７１０乃至表示部９７１５、表示部９７２１乃至表示部９７２３は照
明装置として用いることも可能である。また、表示部９７１０乃至表示部９７１５、表示
部９７２１乃至表示部９７２３は加熱装置として用いることも可能である。
ードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その
他様々な情報を提供することができる。また、表示部に表示される表示項目やレイアウト
などは、使用者の好みに合わせて適宜変更することができる。なお、上記情報は、表示部
９７１０乃至表示部９７１３、表示部９７２１、表示部９７２３にも表示することができ
る。また、表示部９７１０乃至表示部９７１５、表示部９７２１乃至表示部９７２３は照
明装置として用いることも可能である。また、表示部９７１０乃至表示部９７１５、表示
部９７２１乃至表示部９７２３は加熱装置として用いることも可能である。
【0481】
また、図５７（Ａ）に、カメラ８０００の外観を示す。カメラ８０００は、筐体８００
１、表示部８００２、操作ボタン８００３、シャッターボタン８００４、結合部８００５
等を有する。またカメラ８０００には、レンズ８００６を取り付けることができる。
１、表示部８００２、操作ボタン８００３、シャッターボタン８００４、結合部８００５
等を有する。またカメラ８０００には、レンズ８００６を取り付けることができる。
【0482】
結合部８００５は、電極を有し、後述するファインダー８１００のほか、ストロボ装置
等を接続することができる。
等を接続することができる。
【0483】
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換す
ることが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
ることが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
【0484】
シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８
００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像
することも可能である。
００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像
することも可能である。
【0485】
表示部８００２に、本発明の一態様の表示装置、または入出力装置を適用することがで
きる。
きる。
【0486】
図５７（Ｂ）には、カメラ８０００にファインダー８１００を取り付けた場合の例を示
している。
している。
【0487】
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する
。
。
【0488】
筐体８１０１には、カメラ８０００の結合部８００５と係合する結合部を有しており、
ファインダー８１００をカメラ８０００に取り付けることができる。また当該結合部には
電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表
示させることができる。
ファインダー８１００をカメラ８０００に取り付けることができる。また当該結合部には
電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表
示させることができる。
【0489】
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部
８１０２の表示のオン・オフを切り替えることができる。
８１０２の表示のオン・オフを切り替えることができる。
【0490】
筐体８１０１の中にある、集積回路、イメージセンサに本発明の一態様の半導体装置を
適用することができる。
適用することができる。
【0491】
なお、図５７（Ａ）（Ｂ）では、カメラ８０００とファインダー８１００とを別の電子
機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、本発明
の一態様の表示装置、または入出力装置を備えるファインダーが内蔵されていてもよい。
機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、本発明
の一態様の表示装置、または入出力装置を備えるファインダーが内蔵されていてもよい。
【0492】
また、図５７（Ｃ）には、ヘッドマウントディスプレイ８２００の外観を示している。
【0493】
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２
０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バ
ッテリー８２０６が内蔵されている。
０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バ
ッテリー８２０６が内蔵されている。
【0494】
ケーブル８２０５は、バッテリー８２０６から本体８２０３に電力を供給する。本体８
２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示
させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの
動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点
を入力手段として用いることができる。
２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示
させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの
動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点
を入力手段として用いることができる。
【0495】
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい
。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、
使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知す
ることにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０
１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使
用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭
部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させて
もよい。
。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、
使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知す
ることにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０
１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使
用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭
部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させて
もよい。
【0496】
本体８２０３の内部の集積回路に、本発明の一態様の半導体装置を適用することができ
る。
る。
【0497】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実
施例と適宜組み合わせて実施することができる。
施例と適宜組み合わせて実施することができる。
【0498】
【0499】
＜ＲＦタグの使用例＞
ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、
証書類（運転免許証や住民票等、図５８（Ａ）参照）、乗り物類（自転車等、図５８（Ｂ
）参照）、包装用容器類（包装紙やボトル等、図５８（Ｃ）参照）、記録媒体（ＤＶＤや
ビデオテープ等、図５８（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動
物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装
置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取
り付ける荷札（図５８（Ｅ）、図５８（Ｆ）参照）等に設けて使用することができる。
ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、
証書類（運転免許証や住民票等、図５８（Ａ）参照）、乗り物類（自転車等、図５８（Ｂ
）参照）、包装用容器類（包装紙やボトル等、図５８（Ｃ）参照）、記録媒体（ＤＶＤや
ビデオテープ等、図５８（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動
物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装
置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取
り付ける荷札（図５８（Ｅ）、図５８（Ｆ）参照）等に設けて使用することができる。
【0500】
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、
物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであ
れば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタ
グ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデ
ザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証
書類等に本発明の一態様に係るＲＦタグ４０００を設けることにより、認証機能を設ける
ことができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容
器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の
一態様に係るＲＦタグを取り付けることにより、検品システム等のシステムの効率化を図
ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグを取り付け
ることにより、盗難などに対するセキュリティ性を高めることができる。
物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであ
れば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタ
グ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデ
ザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証
書類等に本発明の一態様に係るＲＦタグ４０００を設けることにより、認証機能を設ける
ことができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容
器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の
一態様に係るＲＦタグを取り付けることにより、検品システム等のシステムの効率化を図
ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグを取り付け
ることにより、盗難などに対するセキュリティ性を高めることができる。
【0501】
以上のように、本発明の一態様に係わる半導体装置を用いたＲＦタグを、本実施の形態
に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減でき
るため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっ
ても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途に
も好適に用いることができる。
に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減でき
るため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっ
ても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途に
も好適に用いることができる。
【0502】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせ
ることができる。
ることができる。
【実施例0503】
本実施例では、本発明に係る容量素子を有する試料を作製し、該容量素子の容量を測定
した。
した。
【0504】
試料の作製は、まず単結晶シリコンウエハ上に、熱酸化法を用いて第１の酸化シリコン
膜を４００ｎｍの膜厚で成膜した。次に、第１の酸化シリコン膜上に、スパッタリング法
を用いてタングステンシリコン合金膜を５０ｎｍの膜厚で成膜した。次に、タングステン
シリコン合金膜上に、リソグラフィー法を用いてレジストマスクを形成した。
膜を４００ｎｍの膜厚で成膜した。次に、第１の酸化シリコン膜上に、スパッタリング法
を用いてタングステンシリコン合金膜を５０ｎｍの膜厚で成膜した。次に、タングステン
シリコン合金膜上に、リソグラフィー法を用いてレジストマスクを形成した。
【0505】
次に、レジストマスクをエッチングマスクとして、ドライエッチング法により、タング
ステンシリコン合金膜を加工して、タングステンシリコン合金膜を有する第１の電極を形
成した。
ステンシリコン合金膜を加工して、タングステンシリコン合金膜を有する第１の電極を形
成した。
【0506】
次に、酸素ガスを含むプラズマ処理を行うことで、タングステンシリコン合金膜を有す
る第１の電極の表面を酸化し、タングステンシリコン合金膜を有する第１の電極の表面に
タングステンシリコン合金膜の酸化膜を成膜した。タングステンシリコン合金膜の酸化は
、高密度プラズマ源を有する装置（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ装置）を用
いて、Ａｒガス（流量９００ｓｃｃｍ）および酸素ガス（流量４０ｓｃｃｍ）の混合ガス
を使用し、６６６．６５Ｐａの圧力にて、４０００Ｗのマイクロ波電力を印加し、温度４
００℃にて、処理時間３６００ｓｅｃで行った。
る第１の電極の表面を酸化し、タングステンシリコン合金膜を有する第１の電極の表面に
タングステンシリコン合金膜の酸化膜を成膜した。タングステンシリコン合金膜の酸化は
、高密度プラズマ源を有する装置（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ装置）を用
いて、Ａｒガス（流量９００ｓｃｃｍ）および酸素ガス（流量４０ｓｃｃｍ）の混合ガス
を使用し、６６６．６５Ｐａの圧力にて、４０００Ｗのマイクロ波電力を印加し、温度４
００℃にて、処理時間３６００ｓｅｃで行った。
【0507】
次に、タングステンシリコン合金膜の酸化膜上にスパッタ法を用いて、窒化タンタル膜
を３０ｎｍの膜厚で成膜し、連続してタングステン膜を１７０ｎｍの膜厚で成膜した。次
に、該タングステン膜上に、リソグラフィー法を用いてレジストマスクを形成した。
を３０ｎｍの膜厚で成膜し、連続してタングステン膜を１７０ｎｍの膜厚で成膜した。次
に、該タングステン膜上に、リソグラフィー法を用いてレジストマスクを形成した。
【0508】
次に、レジストマスクをエッチングマスクとして、ドライエッチング法により、タング
ステン膜および窒化タンタル膜を加工して、タングステン膜および窒化タンタル膜を有す
る第２の電極を形成した。
ステン膜および窒化タンタル膜を加工して、タングステン膜および窒化タンタル膜を有す
る第２の電極を形成した。
【0509】
次に、ＣＶＤ法を用いて、第２の酸化シリコン膜を３００ｎｍの膜厚で成膜した。次に
、リソグラフィー法を用いて第２のシリコン酸化膜およびタングステンシリコン合金膜の
酸化膜を通り、第１の電極に上面に達するコンタクトホールおよび第２のシリコン酸化膜
を通り、第２の電極の上面に達するコンタクトホールを形成した。
、リソグラフィー法を用いて第２のシリコン酸化膜およびタングステンシリコン合金膜の
酸化膜を通り、第１の電極に上面に達するコンタクトホールおよび第２のシリコン酸化膜
を通り、第２の電極の上面に達するコンタクトホールを形成した。
【0510】
次に、スパッタ法を用いて、チタン膜を５０ｎｍの膜厚、アルミニウム膜を２００ｎｍ
の膜厚およびチタン膜を５０ｎｍの膜厚で連続成膜した。
の膜厚およびチタン膜を５０ｎｍの膜厚で連続成膜した。
【0511】
次に、チタン膜、アルミニウム膜およびチタン膜をリソグラフィー法を用いて加工し、
チタン膜、アルミニウム膜およびチタン膜を有する引き回し配線および測定電極を形成し
た。以上のように容量素子を作製した。
チタン膜、アルミニウム膜およびチタン膜を有する引き回し配線および測定電極を形成し
た。以上のように容量素子を作製した。
【0512】
次に、作製した容量素子の容量―電圧測定（Ｃ－Ｖ測定）を行った。測定電圧の範囲は
、－３Ｖから＋３Ｖ、測定周波数は、１ｋＨｚ、１０ｋＨｚおよび１００ｋＨｚとした。
大きさ３８０μｍ×１１０μｍの設計の容量素子を測定した。Ｃ－Ｖ測定の結果を図５９
に示す。Ｃ－Ｖ測定の結果、容量素子の容量の測定値は、１．０１×１０－１０〔Ｆ〕で
あった。
、－３Ｖから＋３Ｖ、測定周波数は、１ｋＨｚ、１０ｋＨｚおよび１００ｋＨｚとした。
大きさ３８０μｍ×１１０μｍの設計の容量素子を測定した。Ｃ－Ｖ測定の結果を図５９
に示す。Ｃ－Ｖ測定の結果、容量素子の容量の測定値は、１．０１×１０－１０〔Ｆ〕で
あった。
【0513】
また、タングステンシリコン合金膜の酸化膜の膜厚を測定するために、上記試料と同じ
酸化条件で作製した試料の断面観察をＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓ
ｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用いて行った。図６０にＳＴＥＭ
断面像を示す。図６０より、タングステンシリコン合金膜の酸化膜の膜厚は、約１４ｎｍ
であることが解った。
酸化条件で作製した試料の断面観察をＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓ
ｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用いて行った。図６０にＳＴＥＭ
断面像を示す。図６０より、タングステンシリコン合金膜の酸化膜の膜厚は、約１４ｎｍ
であることが解った。
【0514】
次に、タングステンシリコン合金膜の酸化膜が、酸化シリコン膜であると推定して容量
値を算出した。酸化膜の容量Ｃｏｘ、真空中の誘電率をε０、酸化膜の比誘電率をε、酸
化膜の膜厚をｔｏｘとすると、Ｃｏｘ＝（ε×ε０）／ｔｏｘである。酸化シリコン膜の
比誘電率ε＝３．８、ε０＝８．８５４×１０－１２、ｔｏｘ＝１４×１０－９として算
出すると、Ｃｏｘ＝２．４×１０－３〔Ｆ／ｍ２〕となる。
値を算出した。酸化膜の容量Ｃｏｘ、真空中の誘電率をε０、酸化膜の比誘電率をε、酸
化膜の膜厚をｔｏｘとすると、Ｃｏｘ＝（ε×ε０）／ｔｏｘである。酸化シリコン膜の
比誘電率ε＝３．８、ε０＝８．８５４×１０－１２、ｔｏｘ＝１４×１０－９として算
出すると、Ｃｏｘ＝２．４×１０－３〔Ｆ／ｍ２〕となる。
【0515】
従って、３８０μｍ×１１０μｍの設計の容量素子の容量Ｃは、Ｃ＝２．４×１０－３
×３８０×１０－６×１１０×１０－６＝１．００×１０－１０〔Ｆ〕となり、上記のＣ
―Ｖ測定値である、１．０１×１０－１０〔Ｆ〕とほぼ等しい結果となった。このことか
ら、タングステンシリコン合金膜の酸化膜は、酸化シリコン膜とほぼ同じ比誘電率である
と推定される結果となった。
×３８０×１０－６×１１０×１０－６＝１．００×１０－１０〔Ｆ〕となり、上記のＣ
―Ｖ測定値である、１．０１×１０－１０〔Ｆ〕とほぼ等しい結果となった。このことか
ら、タングステンシリコン合金膜の酸化膜は、酸化シリコン膜とほぼ同じ比誘電率である
と推定される結果となった。
【実施例0516】
本実施例では、タングステンシリコン合金膜の酸化膜のＸＰＳ（Ｘ－ｒａｙ Ｐｈｏｔ
ｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析を行った。試料は、まず単結晶シ
リコンウエハ上に、熱酸化法を用いて酸化シリコン膜を５０ｎｍの膜厚で成膜した。次に
、酸化シリコン膜上に、スパッタリング法を用いてタングステンシリコン合金膜を５０ｎ
ｍの膜厚で成膜した。次に、４００℃ Ａｉｒ １ｈｒの条件にて、熱処理を行い、タン
グステンシリコン合金膜上にタングステンシリコン合金膜の酸化膜を形成し、試料を作製
した。また、比較として熱処理を行わない試料も作製した。
ｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析を行った。試料は、まず単結晶シ
リコンウエハ上に、熱酸化法を用いて酸化シリコン膜を５０ｎｍの膜厚で成膜した。次に
、酸化シリコン膜上に、スパッタリング法を用いてタングステンシリコン合金膜を５０ｎ
ｍの膜厚で成膜した。次に、４００℃ Ａｉｒ １ｈｒの条件にて、熱処理を行い、タン
グステンシリコン合金膜上にタングステンシリコン合金膜の酸化膜を形成し、試料を作製
した。また、比較として熱処理を行わない試料も作製した。
【0517】
以上のように作製した試料のＸＰＳ分析を行った。ＸＰＳ分析のＤｅｐｔｈ Ｐｒｏｆ
ｉｌｅの結果を図６１（Ａ）および（Ｂ）に示す。図６１（Ａ）は、熱処理を行わなかっ
た試料のＤｅｐｔｈ Ｐｒｏｆｉｌｅであり、図６１（Ｂ）は、熱処理を行った試料のＤ
ｅｐｔｈ Ｐｒｏｆｉｌｅである。熱処理の有無に関わらずタングステンシリコン合金膜
上にはタングステンシリコン合金膜の酸化膜が形成されており、タングステン濃度と比較
してシリコンの濃度が高くなっていることがわかる。
ｉｌｅの結果を図６１（Ａ）および（Ｂ）に示す。図６１（Ａ）は、熱処理を行わなかっ
た試料のＤｅｐｔｈ Ｐｒｏｆｉｌｅであり、図６１（Ｂ）は、熱処理を行った試料のＤ
ｅｐｔｈ Ｐｒｏｆｉｌｅである。熱処理の有無に関わらずタングステンシリコン合金膜
上にはタングステンシリコン合金膜の酸化膜が形成されており、タングステン濃度と比較
してシリコンの濃度が高くなっていることがわかる。
【0518】
また熱処理を行った試料については、図６２（Ａ）に、Ｓｉ２ｐスペクトルのモンター
ジュプロットを示し、図６２（Ｂ）には、Ｏ１ｓスペクトルのモンタージュプロットを示
す。モンタージュプロットとは、各深さ（各領域）の結果をＢｉｎｄｉｎｇ Ｅｎｅｒｇ
ｙ（結合エネルギー）に合わせて重ねてプロットしたグラフである。モンタージュプロッ
トのグラフにおいて、横軸は、Ｂｉｎｄｉｎｇ Ｅｎｅｒｇｙ（結合エネルギー）である
。縦軸は試料のスパッタ時間であり深さとなる。縦軸の一番下が試料表面であり、縦軸の
上に向かって深さ方向となっている。これらの結果からタングステンシリコン合金膜の酸
化膜領域でＳｉＯ２のピークが見られていることから、タングステンシリコン合金膜の酸
化膜はＳｉＯ２が主成分であることを確認した。タングステンシリコン合金膜は熱処理前
に表面にシリコンが析出しておりこれが熱処理を行うことで酸化し、酸化シリコン膜が形
成されることが解る。そのためにタングステンの酸化を抑制していると考えられる。以上
のことから、ＸＰＳ分析においても、タングステンシリコン合金膜の酸化膜は、酸化シリ
コン膜が主成分であることが推定される結果となった。また、シリコンが選択的に酸化さ
れていることが解った。
ジュプロットを示し、図６２（Ｂ）には、Ｏ１ｓスペクトルのモンタージュプロットを示
す。モンタージュプロットとは、各深さ（各領域）の結果をＢｉｎｄｉｎｇ Ｅｎｅｒｇ
ｙ（結合エネルギー）に合わせて重ねてプロットしたグラフである。モンタージュプロッ
トのグラフにおいて、横軸は、Ｂｉｎｄｉｎｇ Ｅｎｅｒｇｙ（結合エネルギー）である
。縦軸は試料のスパッタ時間であり深さとなる。縦軸の一番下が試料表面であり、縦軸の
上に向かって深さ方向となっている。これらの結果からタングステンシリコン合金膜の酸
化膜領域でＳｉＯ２のピークが見られていることから、タングステンシリコン合金膜の酸
化膜はＳｉＯ２が主成分であることを確認した。タングステンシリコン合金膜は熱処理前
に表面にシリコンが析出しておりこれが熱処理を行うことで酸化し、酸化シリコン膜が形
成されることが解る。そのためにタングステンの酸化を抑制していると考えられる。以上
のことから、ＸＰＳ分析においても、タングステンシリコン合金膜の酸化膜は、酸化シリ
コン膜が主成分であることが推定される結果となった。また、シリコンが選択的に酸化さ
れていることが解った。
【符号の説明】
【0519】
１０５ 導電体
１１０ 絶縁体
１１５ 導電体
１２０ 絶縁体
１２５ 絶縁体
１６０ 導電体
１６５ 導電体
１７０ 導電体
２００ 撮像装置
２０１ スイッチ
２０２ スイッチ
２０３ スイッチ
２１０ 画素部
２１１ 画素
２１２ 副画素
２１２Ｂ 副画素
２１２Ｇ 副画素
２１２Ｒ 副画素
２２０ 光電変換素子
２３０ 画素回路
２３１ 配線
２４７ 配線
２４８ 配線
２４９ 配線
２５０ 配線
２５３ 配線
２５４ フィルタ
２５４Ｂ フィルタ
２５４Ｇ フィルタ
２５４Ｒ フィルタ
２５５ レンズ
２５６ 光
２５７ 配線
２６０ 周辺回路
２７０ 周辺回路
２８０ 周辺回路
２９０ 周辺回路
２９１ 光源
３００ シリコン基板
３０１ 絶縁体
３０２ 絶縁体
３０３ 絶縁体
３０５ 層
３０６ａ 絶縁体
３０６ｂ 半導体
３１０ａ 導電体
３１０ｂ 導電体
３１０ｃ 導電体
３２０ 層
３３０ トランジスタ
３３１ 層
３４０ 層
３５１ トランジスタ
３５２ トランジスタ
３５３ トランジスタ
３５４ トランジスタ
３６０ フォトダイオード
３６１ アノード
３６２ カソード
３６３ 低抵抗領域
３６５ フォトダイオード
３６６ 半導体層
３６７ 半導体層
３６８ 半導体層
３７０ プラグ
３７１ 配線
３７２ 配線
３７３ 配線
３７４ 配線
３８０ 絶縁体
３８１ 絶縁体
４００ 基板
４０１ 絶縁体
４０２ 絶縁体
４０４ 導電体
４０６ 絶縁体
４０６ａ 絶縁体
４０６ｂ 半導体
４０６ｃ 絶縁体
４０７ 領域
４０８ 絶縁体
４０９ 絶縁体
４１０ 絶縁体
４１２ 絶縁体
４１４ 導電体
４１５ 導電体
４１６ａ１ 導電体
４１６ａ２ 導電体
４１８ 絶縁体
４２３ レジストマスク
４２４ａ１ 絶縁体
４２４ａ２ 絶縁体
４２６ 導電体
４２７ 絶縁体
４２８ 絶縁体
４２９ 導電体
４３０ 導電体
４３１ 導電体
４３２ 導電体
４３３ 導電体
４３４ 導電体
４３７ 導電体
４３８ 導電体
４４０ 導電体
４４２ 導電体
４４４ 導電体
４４６ 絶縁体
４５０ 半導体基板
４５４ 導電体
４６０ 領域
４６２ 絶縁体
４６４ 絶縁体
４６５ 絶縁体
４６６ 絶縁体
４６７ 絶縁体
４６８ 絶縁体
４６９ 絶縁体
４７０ 絶縁体
４７２ 絶縁体
４７４ａ 領域
４７４ｂ 領域
４７５ 絶縁体
４７６ａ 導電体
４７６ｂ 導電体
４７６ｃ 導電体
４７７ａ 導電体
４７７ｂ 導電体
４７７ｃ 導電体
４７８ａ 導電体
４７８ｂ 導電体
４７８ｃ 導電体
４７９ａ 導電体
４７９ｂ 導電体
４７９ｃ 導電体
４８０ａ 導電体
４８０ｂ 導電体
４８０ｃ 導電体
４８３ａ 導電体
４８３ｂ 導電体
４８３ｃ 導電体
４８３ｄ 導電体
４８３ｅ 導電体
４８３ｆ 導電体
４８４ａ 導電体
４８４ｂ 導電体
４８４ｃ 導電体
４８４ｄ 導電体
４８５ａ 導電体
４８５ｂ 導電体
４８５ｃ 導電体
４８５ｄ 導電体
４８７ａ 導電体
４８７ｂ 導電体
４８７ｃ 導電体
４８８ａ 導電体
４８８ｂ 導電体
４８８ｃ 導電体
４８９ａ 導電体
４８９ｂ 導電体
４９０ａ 導電体
４９０ｂ 導電体
４９１ａ 導電体
４９１ｂ 導電体
４９１ｃ 導電体
４９２ａ 導電体
４９２ｂ 導電体
４９２ｃ 導電体
４９４ 導電体
４９６ 導電体
４９８ 絶縁体
５５０ インターポーザ
５５１ チップ
５５２ 端子
５５３ モールド樹脂
６００ パネル
６０１ プリント配線基板
６０２ パッケージ
６０３ ＦＰＣ
６０４ バッテリー
７００ 基板
７０４ａ 導電体
７０６ａ 絶縁体
７０６ｂ 半導体
７０６ｃ 絶縁体
７１０ 絶縁体
７１２ 絶縁体
７１２ａ 絶縁体
７１４ａ 導電体
７１４ｂ 導電体
７１６ａ１ 導電体
７１６ａ２ 導電体
７１８ 絶縁体
７１８ｂ 絶縁体
７１９ 発光素子
７２０ 絶縁体
７２１ 絶縁体
７２２ 導電体
７２３ 絶縁体
７２４ａ１ 絶縁体
７２４ａ２ 絶縁体
７２８ 絶縁体
７３１ 端子
７３２ ＦＰＣ
７３３ａ 配線
７３４ シール材
７３５ 駆動回路
７３６ 駆動回路
７３７ 画素
７４１ トランジスタ
７４２ 容量素子
７４３ スイッチ素子
７４４ 信号線
７５０ 基板
７５１ トランジスタ
７５２ 容量素子
７５３ 液晶素子
７５４ 走査線
７５５ 信号線
７８１ 導電体
７８２ 発光層
７８３ 導電体
７８４ 隔壁
７９１ 導電体
７９２ 絶縁体
７９３ 液晶層
７９４ 絶縁体
７９５ スペーサ
７９６ 導電体
７９７ 基板
８００ ＲＦタグ
８０１ 通信器
８０２ アンテナ
８０３ 無線信号
８０４ アンテナ
８０５ 整流回路
８０６ 定電圧回路
８０７ 復調回路
８０８ 変調回路
８０９ 論理回路
８１０ 記憶回路
８１１ ＲＯＭ
９００ 半導体装置
９０１ 電源回路
９０２ 回路
９０３ 電圧生成回路
９０３Ａ 電圧生成回路
９０３Ｂ 電圧生成回路
９０３Ｃ 電圧生成回路
９０３Ｄ 電圧生成回路
９０３Ｅ 電圧生成回路
９０４ 回路
９０５ 電圧生成回路
９０５Ａ 電圧生成回路
９０５Ｅ 電圧生成回路
９０６ 回路
９１１ トランジスタ
９１２ トランジスタ
９１２Ａ トランジスタ
９１２Ｂ トランジスタ
９２１ 制御回路
９２２ トランジスタ
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
２１００ トランジスタ
２２００ トランジスタ
２２０１ 絶縁体
２２０２ 配線
２２０３ プラグ
２２０４ 絶縁体
２２０５ 配線
２２０７ 絶縁体
２２０８ 絶縁体
２２１１ 半導体基板
２２１２ 絶縁体
２２１３ ゲート電極
２２１４ ゲート絶縁体
２２１５ ソース領域およびドレイン領域
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
３６００ｓｅｃ 処理時間
４０００ ＲＦタグ
６０００ 表示モジュール
６００１ 上部カバー
６００２ 下部カバー
６００３ ＦＰＣ
６００４ タッチパネル
６００５ ＦＰＣ
６００６ 表示パネル
６００７ バックライトユニット
６００８ 光源
６００９ フレーム
６０１０ プリント基板
６０１１ バッテリー
７１０１ 筐体
７１０２ 筐体
７１０３ 表示部
７１０４ 表示部
７１０５ マイク
７１０６ スピーカー
７１０７ 操作キー
７１０８ スタイラス
７３０２ 筐体
７３０４ 表示部
７３０５ 表示部
７３１１ 操作ボタン
７３１２ 操作ボタン
７３１３ 接続端子
７３２１ バンド
７３２２ 留め金
７５０１ 筐体
７５０２ 表示部
７５０３ 操作ボタン
７５０４ 外部接続ポート
７５０５ スピーカー
７５０６ マイク
７７０１ 筐体
７７０２ 筐体
７７０３ 表示部
７７０４ 操作キー
７７０５ レンズ
７７０６ 接続部
７９０２ 表示部
７９２１ 電柱
７９２２ 表示部
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００５ 結合部
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８１２１ 筐体
８１２２ 表示部
８１２３ キーボード
８１２４ ポインティングデバイス
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリー
９７００ 自動車
９７０１ 車体
９７０２ 車輪
９７０３ ダッシュボード
９７０４ ライト
９７１０ 表示部
９７１１ 表示部
９７１２ 表示部
９７１３ 表示部
９７１４ 表示部
９７１５ 表示部
９７２１ 表示部
９７２２ 表示部
９７２３ 表示部
１１０ 絶縁体
１１５ 導電体
１２０ 絶縁体
１２５ 絶縁体
１６０ 導電体
１６５ 導電体
１７０ 導電体
２００ 撮像装置
２０１ スイッチ
２０２ スイッチ
２０３ スイッチ
２１０ 画素部
２１１ 画素
２１２ 副画素
２１２Ｂ 副画素
２１２Ｇ 副画素
２１２Ｒ 副画素
２２０ 光電変換素子
２３０ 画素回路
２３１ 配線
２４７ 配線
２４８ 配線
２４９ 配線
２５０ 配線
２５３ 配線
２５４ フィルタ
２５４Ｂ フィルタ
２５４Ｇ フィルタ
２５４Ｒ フィルタ
２５５ レンズ
２５６ 光
２５７ 配線
２６０ 周辺回路
２７０ 周辺回路
２８０ 周辺回路
２９０ 周辺回路
２９１ 光源
３００ シリコン基板
３０１ 絶縁体
３０２ 絶縁体
３０３ 絶縁体
３０５ 層
３０６ａ 絶縁体
３０６ｂ 半導体
３１０ａ 導電体
３１０ｂ 導電体
３１０ｃ 導電体
３２０ 層
３３０ トランジスタ
３３１ 層
３４０ 層
３５１ トランジスタ
３５２ トランジスタ
３５３ トランジスタ
３５４ トランジスタ
３６０ フォトダイオード
３６１ アノード
３６２ カソード
３６３ 低抵抗領域
３６５ フォトダイオード
３６６ 半導体層
３６７ 半導体層
３６８ 半導体層
３７０ プラグ
３７１ 配線
３７２ 配線
３７３ 配線
３７４ 配線
３８０ 絶縁体
３８１ 絶縁体
４００ 基板
４０１ 絶縁体
４０２ 絶縁体
４０４ 導電体
４０６ 絶縁体
４０６ａ 絶縁体
４０６ｂ 半導体
４０６ｃ 絶縁体
４０７ 領域
４０８ 絶縁体
４０９ 絶縁体
４１０ 絶縁体
４１２ 絶縁体
４１４ 導電体
４１５ 導電体
４１６ａ１ 導電体
４１６ａ２ 導電体
４１８ 絶縁体
４２３ レジストマスク
４２４ａ１ 絶縁体
４２４ａ２ 絶縁体
４２６ 導電体
４２７ 絶縁体
４２８ 絶縁体
４２９ 導電体
４３０ 導電体
４３１ 導電体
４３２ 導電体
４３３ 導電体
４３４ 導電体
４３７ 導電体
４３８ 導電体
４４０ 導電体
４４２ 導電体
４４４ 導電体
４４６ 絶縁体
４５０ 半導体基板
４５４ 導電体
４６０ 領域
４６２ 絶縁体
４６４ 絶縁体
４６５ 絶縁体
４６６ 絶縁体
４６７ 絶縁体
４６８ 絶縁体
４６９ 絶縁体
４７０ 絶縁体
４７２ 絶縁体
４７４ａ 領域
４７４ｂ 領域
４７５ 絶縁体
４７６ａ 導電体
４７６ｂ 導電体
４７６ｃ 導電体
４７７ａ 導電体
４７７ｂ 導電体
４７７ｃ 導電体
４７８ａ 導電体
４７８ｂ 導電体
４７８ｃ 導電体
４７９ａ 導電体
４７９ｂ 導電体
４７９ｃ 導電体
４８０ａ 導電体
４８０ｂ 導電体
４８０ｃ 導電体
４８３ａ 導電体
４８３ｂ 導電体
４８３ｃ 導電体
４８３ｄ 導電体
４８３ｅ 導電体
４８３ｆ 導電体
４８４ａ 導電体
４８４ｂ 導電体
４８４ｃ 導電体
４８４ｄ 導電体
４８５ａ 導電体
４８５ｂ 導電体
４８５ｃ 導電体
４８５ｄ 導電体
４８７ａ 導電体
４８７ｂ 導電体
４８７ｃ 導電体
４８８ａ 導電体
４８８ｂ 導電体
４８８ｃ 導電体
４８９ａ 導電体
４８９ｂ 導電体
４９０ａ 導電体
４９０ｂ 導電体
４９１ａ 導電体
４９１ｂ 導電体
４９１ｃ 導電体
４９２ａ 導電体
４９２ｂ 導電体
４９２ｃ 導電体
４９４ 導電体
４９６ 導電体
４９８ 絶縁体
５５０ インターポーザ
５５１ チップ
５５２ 端子
５５３ モールド樹脂
６００ パネル
６０１ プリント配線基板
６０２ パッケージ
６０３ ＦＰＣ
６０４ バッテリー
７００ 基板
７０４ａ 導電体
７０６ａ 絶縁体
７０６ｂ 半導体
７０６ｃ 絶縁体
７１０ 絶縁体
７１２ 絶縁体
７１２ａ 絶縁体
７１４ａ 導電体
７１４ｂ 導電体
７１６ａ１ 導電体
７１６ａ２ 導電体
７１８ 絶縁体
７１８ｂ 絶縁体
７１９ 発光素子
７２０ 絶縁体
７２１ 絶縁体
７２２ 導電体
７２３ 絶縁体
７２４ａ１ 絶縁体
７２４ａ２ 絶縁体
７２８ 絶縁体
７３１ 端子
７３２ ＦＰＣ
７３３ａ 配線
７３４ シール材
７３５ 駆動回路
７３６ 駆動回路
７３７ 画素
７４１ トランジスタ
７４２ 容量素子
７４３ スイッチ素子
７４４ 信号線
７５０ 基板
７５１ トランジスタ
７５２ 容量素子
７５３ 液晶素子
７５４ 走査線
７５５ 信号線
７８１ 導電体
７８２ 発光層
７８３ 導電体
７８４ 隔壁
７９１ 導電体
７９２ 絶縁体
７９３ 液晶層
７９４ 絶縁体
７９５ スペーサ
７９６ 導電体
７９７ 基板
８００ ＲＦタグ
８０１ 通信器
８０２ アンテナ
８０３ 無線信号
８０４ アンテナ
８０５ 整流回路
８０６ 定電圧回路
８０７ 復調回路
８０８ 変調回路
８０９ 論理回路
８１０ 記憶回路
８１１ ＲＯＭ
９００ 半導体装置
９０１ 電源回路
９０２ 回路
９０３ 電圧生成回路
９０３Ａ 電圧生成回路
９０３Ｂ 電圧生成回路
９０３Ｃ 電圧生成回路
９０３Ｄ 電圧生成回路
９０３Ｅ 電圧生成回路
９０４ 回路
９０５ 電圧生成回路
９０５Ａ 電圧生成回路
９０５Ｅ 電圧生成回路
９０６ 回路
９１１ トランジスタ
９１２ トランジスタ
９１２Ａ トランジスタ
９１２Ｂ トランジスタ
９２１ 制御回路
９２２ トランジスタ
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
２１００ トランジスタ
２２００ トランジスタ
２２０１ 絶縁体
２２０２ 配線
２２０３ プラグ
２２０４ 絶縁体
２２０５ 配線
２２０７ 絶縁体
２２０８ 絶縁体
２２１１ 半導体基板
２２１２ 絶縁体
２２１３ ゲート電極
２２１４ ゲート絶縁体
２２１５ ソース領域およびドレイン領域
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
３６００ｓｅｃ 処理時間
４０００ ＲＦタグ
６０００ 表示モジュール
６００１ 上部カバー
６００２ 下部カバー
６００３ ＦＰＣ
６００４ タッチパネル
６００５ ＦＰＣ
６００６ 表示パネル
６００７ バックライトユニット
６００８ 光源
６００９ フレーム
６０１０ プリント基板
６０１１ バッテリー
７１０１ 筐体
７１０２ 筐体
７１０３ 表示部
７１０４ 表示部
７１０５ マイク
７１０６ スピーカー
７１０７ 操作キー
７１０８ スタイラス
７３０２ 筐体
７３０４ 表示部
７３０５ 表示部
７３１１ 操作ボタン
７３１２ 操作ボタン
７３１３ 接続端子
７３２１ バンド
７３２２ 留め金
７５０１ 筐体
７５０２ 表示部
７５０３ 操作ボタン
７５０４ 外部接続ポート
７５０５ スピーカー
７５０６ マイク
７７０１ 筐体
７７０２ 筐体
７７０３ 表示部
７７０４ 操作キー
７７０５ レンズ
７７０６ 接続部
７９０２ 表示部
７９２１ 電柱
７９２２ 表示部
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００５ 結合部
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８１２１ 筐体
８１２２ 表示部
８１２３ キーボード
８１２４ ポインティングデバイス
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリー
９７００ 自動車
９７０１ 車体
９７０２ 車輪
９７０３ ダッシュボード
９７０４ ライト
９７１０ 表示部
９７１１ 表示部
９７１２ 表示部
９７１３ 表示部
９７１４ 表示部
９７１５ 表示部
９７２１ 表示部
９７２２ 表示部
９７２３ 表示部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
