特開 2024-133956 スイッチ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024133956

(43)【公開日】2024-10-03

(54)【発明の名称】スイッチ装置

(51)【国際特許分類】

   H03K 17/08 20060101AFI20240926BHJP

   H03K 17/687 20060101ALI20240926BHJP

   H02H 3/087 20060101ALI20240926BHJP

   H02H 7/20 20060101ALI20240926BHJP

【ＦＩ】

H03K17/08 C

H03K17/687 A

H02H3/087

H02H7/20 A

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2023043994

(22)【出願日】2023-03-20

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】弁理士法人 佐野特許事務所

(72)【発明者】

【氏名】宮下 貴重

【テーマコード（参考）】

5G004

5G053

5J055

【Ｆターム（参考）】

5G004AA04

5G004DA04

5G004EA01

5G053AA01

5G053BA04

5G053CA02

5G053EC03

5G053FA07

5J055AX03

5J055AX26

5J055AX44

5J055AX47

5J055AX60

5J055AX66

5J055BX16

5J055DX13

5J055DX54

5J055EX07

5J055EY01

5J055EY03

5J055EY10

5J055EY12

5J055EY21

5J055EZ09

5J055EZ14

5J055EZ24

5J055EZ34

5J055EZ54

5J055EZ55

5J055FX05

5J055FX08

5J055FX13

5J055FX19

5J055FX20

5J055FX21

5J055FX32

5J055FX38

5J055GX01

5J055GX02

5J055GX05

(57)【要約】

【課題】外付け部品を削減することが可能となるスイッチ装置を提供する。
【解決手段】スイッチ装置（２）は、入力電圧（Ｖｉｎ）を印加可能な第１端と、出力電圧（Ｖｏｕｔ）を印加可能な第２端と、制御端と、を有するスイッチ素子（１）と、ＤＡコンバータ（２８）と、前記スイッチ素子を有して、前記出力電圧を制御するように構成される出力電圧制御部（２６）と、を備え、前記出力電圧制御部は、前記ＤＡコンバータの出力のランプ状の変化に応じて、前記出力電圧が徐々に上昇するように、前記制御端に印加する前記制御電圧（Ｖｇ）を生成する。
【選択図】図４

【特許請求の範囲】

【請求項1】

入力電圧を印加可能な第１端と、出力電圧を印加可能な第２端と、制御端と、を有するスイッチ素子と、
ＤＡコンバータと、
前記スイッチ素子を有して、前記出力電圧を制御するように構成される出力電圧制御部と、
を備え、
前記出力電圧制御部は、前記ＤＡコンバータの出力のランプ状の変化に応じて、前記出力電圧が徐々に上昇するように、前記制御端に印加する前記制御電圧を生成する、スイッチ装置。

【請求項2】

クロックをカウントしてカウント値を前記ＤＡコンバータへ出力するように構成されるカウンタをさらに備える、請求項１に記載のスイッチ装置。

【請求項3】

前記クロックの周波数は可変である、請求項２に記載のスイッチ装置。

【請求項4】

前記出力電圧制御部は、前記出力電圧を分圧して得られる帰還電圧と、前記ＤＡコンバータの出力に基づく入力信号とが入力され、前記制御電圧を出力するように構成されるエラーアンプを有する、請求項１に記載のスイッチ装置。

【請求項5】

前記入力信号が最大電圧に達したときの前記出力電圧が前記入力電圧よりも低い、請求項４に記載のスイッチ装置。

【請求項6】

前記出力電圧を昇圧して昇圧電源電圧を生成するように構成される昇圧回路をさらに備え、
前記昇圧電源電圧は、前記エラーアンプにおける出力段に供給可能であり、
前記入力信号が最大電圧に達するよりも前に前記出力電圧が前記入力電圧に達すると、前記エラーアンプがアンプ動作からコンパレータ動作に切り替わることで前記スイッチ素子がフルオン状態とされる、請求項４に記載のスイッチ装置。

【請求項7】

前記入力電圧の印加端に接続されるアノードを有する第１ダイオードと、
前記昇圧電源電圧の印加端に接続されるアノードを有する第２ダイオードと、をさらに備え、
前記第１ダイオードおよび前記第２ダイオードの各カソードは、前記出力段に共通接続される、請求項６に記載のスイッチ装置。

【請求項8】

前記出力電圧が前記入力電圧に達するときに、前記第２ダイオードのアノードとカソードを短絡させるように構成される短絡スイッチをさらに備える、請求項７に記載のスイッチ装置。

【請求項9】

前記ＤＡコンバータの出力側に設けられて前記入力信号を生成するように構成されるローパスフィルタをさらに備える、請求項４に記載のスイッチ装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、スイッチ装置に関する。

【背景技術】

【0002】

従来、スイッチ素子を用いてヒューズ機能を実現するスイッチ装置が知られている（例えば、特許文献１）。例えば過電流が検知されると、スイッチ素子が遮断される。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２１－４０４８２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

このようなスイッチ装置において、外部接続する部品の削減が要望される。

【0005】

上記状況に鑑み、本開示は、外付け部品を削減することが可能となるスイッチ装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

例えば、本開示に係るスイッチ装置は、
入力電圧を印加可能な第１端と、出力電圧を印加可能な第２端と、制御端と、を有するスイッチ素子と、
ＤＡコンバータと、
前記スイッチ素子を有して、前記出力電圧を制御するように構成される出力電圧制御部と、
を備え、
前記出力電圧制御部は、前記ＤＡコンバータの出力のランプ状の変化に応じて、前記出力電圧が徐々に上昇するように、前記制御端に印加する前記制御電圧を生成する構成としている。

【発明の効果】

【0007】

本開示に係るスイッチ装置によれば、外付け部品を削減することができる。

【図面の簡単な説明】

【0008】

【図1】図１は、比較例に係るスイッチシステムの構成を示す図である。

【図2】図２は、本開示に係るスイッチ素子の構成を示す図である。

【図3】図３は、スイッチ素子の使用形態を示す図である。

【図4】図４は、本開示のスイッチ装置の構成を示す図である。

【図5】図５は、スイッチ装置の起動時の第１動作例を示すタイミングチャートである。

【図6】図６は、スイッチ装置の起動時の第２動作例を示すタイミングチャートである。

【図7】図７は、本開示の変形例に係るスイッチ装置の構成を示す図である。

【発明を実施するための形態】

【0009】

以下、本開示の例示的な実施形態について、図面を参照して説明する。

【0010】

＜１．スイッチ素子＞
図１は、比較例に係るスイッチシステムの構成を示す図である。図１に示すスイッチシステムは、ヒューズ機能（ｅＦＵＳＥ）を担うスイッチ装置１０と、逆流防止機能（ＩＳＯＦＥＴ）を担うスイッチ装置２０と、を有する。

【0011】

スイッチ装置１０は、スイッチ素子１０１と、内部回路１０２と、を１チップに集積化して有する。スイッチ素子１０１は、ＮＭＯＳトランジスタ（ＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor））により構成される。スイッチ素子１０１は、ボディダイオード（寄生ダイオード）１０１Ａを内蔵する。スイッチ素子１０１のドレインは、入力電圧Ｖｉｎの印加端に接続される。内部回路１０２は、スイッチ素子１０１のゲートを制御することで、スイッチ素子１０１のオンオフを制御する。

【0012】

スイッチ装置２０は、スイッチ素子２０１と、内部回路２０２と、を１チップに集積化して有する。スイッチ素子２０１は、ＮＭＯＳトランジスタにより構成される。スイッチ素子２０１は、ボディダイオード２０１Ａを内蔵する。スイッチ素子２０１のソースは、スイッチ素子１０１のソースに接続される。スイッチ素子２０１のドレインは、出力電圧Ｖｏｕｔの印加端に接続される。内部回路２０２は、スイッチ素子２０１のゲートを制御することで、スイッチ素子２０１のオンオフを制御する。

【0013】

例えば、スイッチ装置１０，２０を流れる過電流が検知された場合に内部回路１０２によりスイッチ素子１０１がオフされることで、ヒューズ機能が実現される。しかしながら、スイッチ装置１０のみでは、スイッチ素子１０１がオフ状態であっても、ボディダイオード１０１Ａを介して出力電圧Ｖｏｕｔ側から入力電圧Ｖｉｎ側に電流が逆流する可能性があるため、スイッチ装置２０を設けて、ボディダイオード１０１Ａおよびボディダイオード２０１Ａが互いに逆方向に接続されるようにし、逆流を抑制している。なお、スイッチ素子１０１がオフ状態の場合、スイッチ素子２０１も内部回路２０２によってオフ状態に制御される。

【0014】

これに対し、図２は、本開示に係るスイッチ素子１の構成を示す図である。スイッチ素子１は、１つのＮＭＯＳトランジスタにより構成される。スイッチ素子１によれば、１つのＦＥＴによってヒューズ機能と逆流防止機能を実現することができる。スイッチ素子１は、ドレイン（Ｄ）と、ソース（Ｓ）と、ゲート（Ｇ）と、バックゲート（ＢＧ）と、を有する。スイッチ素子１では、バックゲートをソースおよびドレインと短絡していないため、バックゲートとドレインの間に接続されるボディダイオード１Ａ、およびバックゲートとソースの間に接続されるボディダイオード１Ｂが有効となる。ボディダイオード１Ａとボディダイオード１Ｂは、互いに逆方向に接続される。

【0015】

このようなスイッチ素子１により、比較例に係るスイッチシステムに比して、同じオン抵抗を同じ素子耐圧で構成するならば、面積を小さくすることができる。

【0016】

スイッチ素子１を使用する場合、図３に示す使用形態が用いられる。図３においては、スイッチ素子１のドレインが入力電圧Ｖｉｎの印加端に接続され、スイッチ素子１のソースが出力電圧Ｖｏｕｔの印加端に接続される。また、スイッチ素子１のドレインとバックゲートの間に第１スイッチＳＷ１が接続され、スイッチ素子１のソースとバックゲートの間に第２スイッチＳＷ２が接続される。

【0017】

図３の左方には、Ｖｉｎ＞Ｖｏｕｔの場合に制御されるスイッチＳＷ１，ＳＷ２の状態を示す。具体的には、スイッチＳＷ１はオフ状態、スイッチＳＷ２はオン状態とされる。これにより、ボディダイオード１Ａが有効、ボディダイオード１Ｂが無効となる。従って、Ｖｉｎ＞Ｖｏｕｔの場合に、スイッチ素子１がオフ状態のときにＶｉｎ側からＶｏｕｔ側へ電流が流れることを阻止できる。

【0018】

一方、図３の右方には、Ｖｉｎ＜Ｖｏｕｔの場合に制御されるスイッチＳＷ１，ＳＷ２の状態を示す。具体的には、スイッチＳＷ１はオン状態、スイッチＳＷ２はオフ状態とされる。これにより、ボディダイオード１Ａが無効、ボディダイオード１Ｂが有効となる。従って、Ｖｉｎ＜Ｖｏｕｔの場合に、スイッチ素子１がオフ状態のときにＶｏｕｔ側からＶｉｎ側へ電流が流れることを阻止できる（逆流防止機能）。

【0019】

＜２．スイッチ装置＞
以下、上記のような使用方法のスイッチ素子１を用いた本開示のスイッチ装置について説明する。

【0020】

図４は、本開示のスイッチ装置２の構成を示す図である。スイッチ装置２は、スイッチ素子１と、第１スイッチＳＷ１と、第２スイッチＳＷ２と、スイッチ回路２１と、ロジック部２２と、過電流検知部２３と、コンパレータ２４と、バックゲート制御部２５と、出力電圧制御部２６と、ローパスフィルタ２７と、ＤＡＣ（ＤＡコンバータ）２８と、カウンタ２９と、を備える。

【0021】

先述したように、スイッチ素子１は、互いに逆方向に接続されたボディダイオード１Ａ，１Ｂを内蔵する。第１スイッチＳＷ１は、バックゲートとドレインの間に接続され、第２スイッチＳＷ２は、バックゲートとソースの間に接続される。スイッチ素子１のドレインは、入力端子Ｔｉｎに接続される。入力端子Ｔｉｎに入力電圧Ｖｉｎが印加される。スイッチ素子１のソースは、出力端子Ｔｏｕｔに接続される。出力端子Ｔｏｕｔから出力電圧Ｖｏｕｔが出力される。

【0022】

スイッチ回路２１は、第３スイッチＳＷ３を有し、スイッチ素子１のＶｇｓ（ゲート・ソース間電圧）を制御する。第３スイッチＳＷ３は、スイッチ素子１のゲート・ソース間に接続される。ロジック部２２は、スイッチ回路２１などを制御する。過電流検知部２３は、スイッチ素子１を流れる過電流を検知するための回路である。過電流検知部２３により過電流が検知されると、ロジック部２２は、第３スイッチＳＷ３をオン状態とする。これにより、スイッチ素子１のゲート・ソース間が短絡され、スイッチ素子１がオフ状態とされる。このように、スイッチ素子１のヒューズ機能による保護が実現される。

【0023】

コンパレータ２４の非反転入力端は、入力電圧Ｖｉｎの印加端に接続される。コンパレータ２４の反転入力端は、出力電圧Ｖｏｕｔの印加端に接続される。これにより、コンパレータ２４は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔを比較し、比較出力信号Ｃｐｏｕｔをバックゲート制御部２５に出力する。バックゲート制御部２５は、比較出力信号Ｃｐｏｕｔのレベルに応じて第１スイッチＳＷ１および第２スイッチＳＷ２のオンオフを制御する。すなわち、ＶｉｎとＶｏｕｔの大小関係に応じて、図３に示すように制御される。

【0024】

出力電圧制御部２６は、入力電圧Ｖｉｎに基づいて出力電圧Ｖｏｕｔを生成するＬＤＯ（Low Dropout）として構成され、エラーアンプＡＰと、スイッチ素子１と、分圧抵抗Ｒａ，Ｒｂと、を有する。エラーアンプＡＰの非反転入力端には、入力信号Ｓｉｎが入力される。スイッチ素子１のソースとグランド電位の印加端との間に分圧抵抗Ｒａ，Ｒｂが直列に接続される。分圧抵抗Ｒａ，Ｒｂが接続されるノードは、エラーアンプＡＰの反転入力端に接続される。これより、出力電圧Ｖｏｕｔを分圧抵抗Ｒａ，Ｒｂにより分圧して得られる帰還電圧ＦＢがエラーアンプＡＰに入力される。エラーアンプＡＰの出力端は、スイッチ素子１のゲートに接続される。エラーアンプＡＰは、入力信号Ｓｉｎと帰還信号ＦＢの差分を増幅した信号を制御電圧Ｖｇとして上記ゲートに印加させる。

【0025】

これにより、帰還電圧ＦＢが入力信号Ｓｉｎと一致するように制御され、出力電圧Ｖｏｕｔが制御される。ここで、入力信号Ｓｉｎは、カウンタ２９、ＤＡＣ２８、およびローパスフィルタ２７により生成される。

【0026】

カウンタ２９は、クロックをカウントし、カウント値をＤＡＣ２８に出力する。ＤＡＣ２８は、入力されたカウント値（デジタルデータ）をＤ／Ａ変換して、アナログ電圧ＶＡを出力する。アナログ電圧ＶＡは、ローパスフィルタ２７により平滑化されて入力信号Ｓｉｎとなる。ローパスフィルタ２７は、図４に示すようにＲＣフィルタにより構成している。

【0027】

カウンタ２９によるカウント値が増加するに従ってアナログ電圧ＶＡが上昇し、入力信号Ｓｉｎも上昇する。アナログ電圧ＶＡは、時間経過に従ってステップ状に上昇する。これにより、入力信号Ｓｉｎを時間経過に従って電圧値が上昇するようなランプ状に変化させ、出力電圧制御部２６の動作により出力電圧Ｖｏｕｔをソフトスタートできる。従って、起動時にスイッチ素子１がオン状態となることで出力端子Ｔｏｕｔに外付けされる大容量の出力コンデンサＣｏｕｔへ突入電流が流れることを抑制できる。

【0028】

例えば、コンデンサに定電流を流すことでランプ状の信号を生成する方法では、コンデンサはスイッチ装置に対して外部接続する必要がある。コンデンサを内蔵した場合、定電流を微小にする必要があるためである。これに対し、本実施形態では、ＤＡＣ２８をスイッチ装置２に内蔵することでランプ状の入力信号Ｓｉｎを生成するため、外付け部品を削減することができる。

【0029】

また、カウンタ２９がカウントするクロックの周波数によってソフトスタート時間（入力信号Ｓｉｎが０Ｖから最大電圧まで上昇するまでの時間）が決まる。従って、クロックの周波数精度でソフトスタート時間の精度が決まるため、ソフトスタート時間のばらつきを大幅に抑えることができる。また、クロックの周波数を可変とすることで、ソフトスタート時間を可変に設定してもよい。

【0030】

また、ＤＡＣ２８から出力されるアナログ電圧ＶＡの切り替え時（ステップ状に上昇）の変動は、出力コンデンサＣｏｕｔへ流れる電流のリップルとなるため、ＤＡＣ２８の出力側にローパスフィルタ２７を設けることで上記リップルを抑制している。なお、ＤＡＣ２８の出力の分解能を上げることで上記リップルを抑制してもよい。

【0031】

＜３．起動時の動作＞
次に、スイッチ装置２における起動時の動作について説明する。図５は、スイッチ装置２の起動時の第１動作例を示すタイミングチャートである。図５および後述する図６においては、上段に入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、制御電圧Ｖｇ、および昇圧電源電圧ＶＨＳＤを示し、下段に入力信号Ｓｉｎを示す。

【0032】

なお、図４に示すように、スイッチ装置２は、昇圧回路３０を備える。昇圧回路３０は、出力電圧Ｖｏｕｔを昇圧して昇圧電源電圧ＶＨＳＤを生成する。ＶＨＳＤ＝Ｖｏｕｔ＋αであり、昇圧回路３０は、例えばチャージポンプにより構成される。図５および図６では、一例としてα＝５Ｖである。

【0033】

エラーアンプＡＰにおける出力段（図示せず）には、図４に示すように入力電圧Ｖｉｎまたは昇圧電源電圧ＶＨＳＤが電源電圧として供給される。より具体的には、ダイオードＤ１のアノードに入力電圧Ｖｉｎの印加端が接続され、ダイオードＤ２のアノードに昇圧電源電圧ＶＨＳＤの印加端が接続される。ダイオードＤ１，Ｄ２の各カソードは、上記出力段に共通接続される。これにより、Ｖｉｎ＞ＶＨＳＤの場合、Ｖｉｎが上記出力段に供給され、Ｖｉｎ＜ＶＨＳＤの場合、ＶＨＳＤが上記出力段に供給される。ダイオードＤ１，Ｄ２により、逆流を阻止できる。

【0034】

図５を参照して説明すると、入力電圧Ｖｉｎの起動された状態であるタイミングｔ０において、カウンタ２９によるカウントが開始され、入力信号Ｓｉｎが０Ｖから上昇を開始する。このとき、出力電圧Ｖｏｕｔ＝０Ｖであり、制御電圧Ｖｇが立ち上がる。

【0035】

その後、入力信号Ｓｉｎの上昇に従って出力電圧Ｖｏｕｔおよび制御電圧Ｖｇが上昇する。入力信号Ｓｉｎがランプ状に上昇するため、出力コンデンサＣｏｕｔに流入する電流は定電流となり、スイッチ素子１のＶｇｓ（すなわちＶｏｕｔとＶｇの差）は一定となる。タイミングｔ１で出力電圧Ｖｏｕｔが所定電圧（ここでは一例として２．５Ｖ）に達する。すると、昇圧回路３０が昇圧動作を開始し、昇圧電源電圧ＶＨＳＤは、Ｖｏｕｔ＋α（ここでは、α＝５Ｖ）まで上昇する。その後、入力信号Ｓｉｎの上昇に従って出力電圧Ｖｏｕｔ、制御電圧Ｖｇ、および昇圧電源電圧ＶＨＳＤが上昇する。

【0036】

タイミングｔ２で昇圧電源電圧ＶＨＳＤが入力電圧Ｖｉｎを上回ると、上記出力段への電源電圧の供給が入力電圧Ｖｉｎから昇圧電源電圧ＶＨＳＤに切り替わる。

【0037】

その後、タイミングｔ３で入力信号Ｓｉｎが最大電圧（ここでは一例として１．５Ｖ）に達すると、入力信号Ｓｉｎは以降、一定となるが、本動作例では、入力信号Ｓｉｎが最大電圧のときに出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも低いため、出力電圧Ｖｏｕｔは、出力電圧制御部２６によるレギュレーションにより出力される（ここでは、一例としてＶｏｕｔ＝５．７Ｖ、Ｖｉｎ＝８Ｖ）。このとき、制御電圧Ｖｇ＝Ｖｏｕｔ＋Ｖｔとなる（Ｖｔ：クランプ電圧）。

【0038】

図６は、スイッチ装置２の起動時の第２動作例を示すタイミングチャートである。図５では、入力電圧Ｖｉｎ＝８Ｖとしていたが、図６では図５の場合よりも低いＶｉｎ＝５Ｖとしている。これにより、図６に示すように、入力信号Ｓｉｎが最大電圧（＝１．５Ｖ）に達するより前にタイミングｔ４で出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに達する（Ｖｏｕｔ＝５Ｖ）。

【0039】

これにより、タイミングｔ４でエラーアンプＡＰがアンプ動作からコンパレータ動作に切り替わり、エラーアンプＡＰの出力段から、ほぼ昇圧電源電圧ＶＨＳＤである制御電圧Ｖｇが出力され、スイッチ素子１がフルオン状態とされる。このとき、制御電圧Ｖｇは入力電圧Ｖｉｎよりも高い必要があるため、昇圧回路３０が設けられている。

【0040】

＜４．変形例＞
図７は、変形例に係るスイッチ装置２の構成を示す図である。本構成では、図４との相違点として、昇圧電源電圧ＶＨＳＤ側のダイオードＤ２のアノード・カソード間を短絡させるスイッチＳＷＡが設けられる。スイッチＳＷＡは、先述した第２動作例（図６）のように、入力信号Ｓｉｎが最大電圧に達するより前に出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに達するとき、すなわちスイッチ素子１がフルオンとなるときに、オン状態とされる。これにより、ダイオードＤ２が無効となり、昇圧電源電圧ＶＨＳＤからのダイオードＤ２の順電圧による低下を回避して、スイッチ素子１のオン抵抗をより抑制できる。
＜５．その他＞
本開示の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。これまでに説明してきた各種の実施形態及び変形例は、矛盾のない範囲で適宜組み合わせて実施してもよい。以上の実施形態は、あくまでも、本開示の実施形態の例であって、本開示ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。

【0041】

＜６．付記＞
以上の通り、本開示の一態様に係るスイッチ装置（２）は、
入力電圧（Ｖｉｎ）を印加可能な第１端と、出力電圧（Ｖｏｕｔ）を印加可能な第２端と、制御端と、を有するスイッチ素子（１）と、
ＤＡコンバータ（２８）と、
前記スイッチ素子を有して、前記出力電圧を制御するように構成される出力電圧制御部（２６）と、
を備え、
前記出力電圧制御部は、前記ＤＡコンバータの出力のランプ状の変化に応じて、前記出力電圧が徐々に上昇するように、前記制御端に印加する前記制御電圧（Ｖｇ）を生成する構成としている（第１の構成）。

【0042】

また、上記第１の構成において、クロックをカウントしてカウント値を前記ＤＡコンバータ（２６）へ出力するように構成されるカウンタ（２９）をさらに備える構成としてもよい（第２の構成）。

【0043】

また、上記第２の構成において、前記クロックの周波数は可変である構成としてもよい（第３の構成）。

【0044】

また、上記第１から第３のいずれかの構成において、前記出力電圧制御部（２６）は、前記出力電圧を分圧して得られる帰還電圧（ＦＢ）と、前記ＤＡコンバータの出力に基づく入力信号（Ｓｉｎ）とが入力され、前記制御電圧（Ｖｇ）を出力するように構成されるエラーアンプ（ＡＰ）を有する構成としてもよい（第４の構成）。

【0045】

また、上記第４の構成において、前記入力信号（Ｓｉｎ）が最大電圧に達したときの前記出力電圧が前記入力電圧よりも低いこととしてもよい（第５の構成）。

【0046】

また、上記第４の構成において、前記出力電圧を昇圧して昇圧電源電圧（ＶＨＳＤ）を生成するように構成される昇圧回路（３０）をさらに備え、
前記昇圧電源電圧は、前記エラーアンプにおける出力段に供給可能であり、
前記入力信号が最大電圧に達するよりも前に前記出力電圧が前記入力電圧に達すると、前記エラーアンプがアンプ動作からコンパレータ動作に切り替わることで前記スイッチ素子がフルオン状態とされることとしてもよい（第６の構成）。

【0047】

また、上記第６の構成において、前記入力電圧の印加端に接続されるアノードを有する第１ダイオード（Ｄ１）と、
前記昇圧電源電圧の印加端に接続されるアノードを有する第２ダイオード（Ｄ２）と、をさらに備え、
前記第１ダイオードおよび前記第２ダイオードの各カソードは、前記出力段に共通接続される構成としてもよい（第７の構成）。

【0048】

また、上記第７の構成において、前記出力電圧が前記入力電圧に達するときに、前記第２ダイオードのアノードとカソードを短絡させるように構成される短絡スイッチ（ＳＷＡ）をさらに備える構成としてもよい（第８の構成）。

【0049】

また、上記第４から第８のいずれかの構成において、前記ＤＡコンバータの出力側に設けられて前記入力信号を生成するように構成されるローパスフィルタ（２７）をさらに備える構成としてもよい（第９の構成）。

【産業上の利用可能性】

【0050】

本開示は、例えば、サーバ装置、ハードディスク装置、充電器などに利用することが可能である。

【符号の説明】

【0051】

１ スイッチ素子
１Ａ，１Ｂ ボディダイオード
２ スイッチ装置
１０，２０ スイッチ装置
２１ スイッチ回路
２２ ロジック部
２３ 過電流検知部
２４ コンパレータ
２５ バックゲート制御部
２６ ＬＤＯ
２７ ローパスフィルタ
２８ ＤＡＣ
２９ カウンタ
３０ 昇圧回路
１０１ スイッチ素子
１０１Ａ ボディダイオード
１０２ 内部回路
２０１ スイッチ素子
２０１Ａ ボディダイオード
２０２ 内部回路
ＡＰ エラーアンプ
Ｃｏｕｔ 出力コンデンサ
Ｄ１，Ｄ２ ダイオード
Ｒａ，Ｒｂ 分圧抵抗
ＳＷ１ 第１スイッチ
ＳＷ２ 第２スイッチ
ＳＷ３ 第３スイッチ
ＳＷＡ 短絡スイッチ
Ｔｉｎ 入力端子
Ｔｏｕｔ 出力端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】