(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024134080
(43)【公開日】2024-10-03
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/786 20060101AFI20240926BHJP
H10B 12/00 20230101ALI20240926BHJP
【ＦＩ】
H01L29/78 616V
H10B12/00 625
H10B12/00 671C
H10B12/00 671A
H10B12/00 671Z
H01L29/78 618B
H01L29/78 613B
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023044186
(22)【出願日】2023-03-20
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110001612
【氏名又は名称】弁理士法人きさらぎ国際特許事務所
(72)【発明者】
【氏名】武藤 祐輔
(72)【発明者】
【氏名】戸田 将也
(72)【発明者】
【氏名】齋藤 雄太
(72)【発明者】
【氏名】上遠野 一広
(72)【発明者】
【氏名】側瀬 聡文
(72)【発明者】
【氏名】高橋 恒太
(72)【発明者】
【氏名】松尾 和展
(72)【発明者】
【氏名】中田 壮哉
(72)【発明者】
【氏名】土井 拓馬
(72)【発明者】
【氏名】虎谷 健一郎
【テーマコード（参考）】
5F083
5F110
【Ｆターム（参考）】
5F083AD06
5F083AD26
5F083GA09
5F083HA02
5F083JA02
5F083JA03
5F083JA39
5F083JA40
5F083JA60
5F083KA01
5F083KA05
5F083LA12
5F083LA16
5F083MA06
5F083MA16
5F083MA18
5F083PR03
5F083PR04
5F083PR21
5F110AA04
5F110BB06
5F110BB11
5F110CC09
5F110DD05
5F110EE04
5F110EE05
5F110EE22
5F110EE24
5F110EE44
5F110EE45
5F110FF01
5F110FF02
5F110FF12
5F110FF13
5F110FF28
5F110FF29
5F110GG01
5F110GG22
5F110GG23
5F110GG43
5F110GG44
5F110HK02
5F110HK04
5F110HK07
5F110HK21
5F110HK33
5F110HK34
5F110QQ19
(57)【要約】
【課題】優れたトランジスタ特性を有する半導体装置を提供する。
【解決手段】半導体装置は、基板と、基板に対して基板の表面と交差する第１方向に離間した酸化物半導体層と、酸化物半導体層の一部に対向する第１配線と、酸化物半導体層と第１配線との間に設けられたゲート絶縁膜と、酸化物半導体層の第１方向の一端に電気的に接続された第２配線と、第２配線の、第１方向と交差する第２方向の一方側の面、及び、他方側の面に設けられた第１絶縁層とを備える。第２配線は、第１金属元素を含み、第１絶縁層は、第１金属元素及び酸素（Ｏ）を含む。
【選択図】図３
【解決手段】半導体装置は、基板と、基板に対して基板の表面と交差する第１方向に離間した酸化物半導体層と、酸化物半導体層の一部に対向する第１配線と、酸化物半導体層と第１配線との間に設けられたゲート絶縁膜と、酸化物半導体層の第１方向の一端に電気的に接続された第２配線と、第２配線の、第１方向と交差する第２方向の一方側の面、及び、他方側の面に設けられた第１絶縁層とを備える。第２配線は、第１金属元素を含み、第１絶縁層は、第１金属元素及び酸素（Ｏ）を含む。
【選択図】図３
【特許請求の範囲】
【請求項1】
基板と、
前記基板に対して前記基板の表面と交差する第１方向に離間した酸化物半導体層と、
前記酸化物半導体層の一部に対向する第１配線と、
前記酸化物半導体層と前記第１配線との間に設けられたゲート絶縁膜と、
前記酸化物半導体層の前記第１方向の一端に電気的に接続された第２配線と、
前記第２配線の、前記第１方向と交差する第２方向の一方側の面、及び、他方側の面に設けられた第１絶縁層と
を備え、
前記第２配線は、第１金属元素を含み、
前記第１絶縁層は、前記第１金属元素及び酸素（Ｏ）を含む
半導体装置。
前記基板に対して前記基板の表面と交差する第１方向に離間した酸化物半導体層と、
前記酸化物半導体層の一部に対向する第１配線と、
前記酸化物半導体層と前記第１配線との間に設けられたゲート絶縁膜と、
前記酸化物半導体層の前記第１方向の一端に電気的に接続された第２配線と、
前記第２配線の、前記第１方向と交差する第２方向の一方側の面、及び、他方側の面に設けられた第１絶縁層と
を備え、
前記第２配線は、第１金属元素を含み、
前記第１絶縁層は、前記第１金属元素及び酸素（Ｏ）を含む
半導体装置。
【請求項2】
前記酸化物半導体層よりも前記基板から遠い金属酸化物層を更に備え、
前記金属酸化物層は、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、イットリウム（Ｙ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、及び、タングステン（Ｗ）からなる群から選ばれる少なくとも一つの金属元素と、酸素（Ｏ）とを含む
請求項１記載の半導体装置。
前記金属酸化物層は、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、イットリウム（Ｙ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、及び、タングステン（Ｗ）からなる群から選ばれる少なくとも一つの金属元素と、酸素（Ｏ）とを含む
請求項１記載の半導体装置。
【請求項3】
前記金属酸化物層は、前記第２配線よりも前記基板から遠い
請求項２記載の半導体装置。
請求項２記載の半導体装置。
【請求項4】
前記金属酸化物層は、
前記第２配線に対して、前記第２方向の一方側、及び、他方側に設けられる
請求項２記載の半導体装置。
前記第２配線に対して、前記第２方向の一方側、及び、他方側に設けられる
請求項２記載の半導体装置。
【請求項5】
前記第２配線よりも前記基板から遠い第３配線を更に備え、
前記第３配線の、前記第２方向の一方側の面、及び、他方側の面は、シリコン（Ｓｉ）及び酸素（Ｏ）を含む絶縁層と接する
請求項１記載の半導体装置。
前記第３配線の、前記第２方向の一方側の面、及び、他方側の面は、シリコン（Ｓｉ）及び酸素（Ｏ）を含む絶縁層と接する
請求項１記載の半導体装置。
【請求項6】
前記第２配線よりも前記基板から遠い第３配線と、
前記第３配線の、前記第２方向の一方側の面、及び、他方側の面に設けられた第２絶縁層と
を備え、
前記第３配線は、第２金属元素を含み、
前記第２絶縁層は、前記第２金属元素及び酸素（Ｏ）を含み、
前記第１絶縁層の前記第２方向の膜厚は、前記第２絶縁層の前記第２方向の膜厚よりも大きい
請求項１記載の半導体装置。
前記第３配線の、前記第２方向の一方側の面、及び、他方側の面に設けられた第２絶縁層と
を備え、
前記第３配線は、第２金属元素を含み、
前記第２絶縁層は、前記第２金属元素及び酸素（Ｏ）を含み、
前記第１絶縁層の前記第２方向の膜厚は、前記第２絶縁層の前記第２方向の膜厚よりも大きい
請求項１記載の半導体装置。
【請求項7】
前記酸化物半導体層の前記第１方向の一端部に接続された第１導電層を備え、
前記第１導電層は、インジウム（Ｉｎ）、スズ（Ｓｎ）、及び、酸素（Ｏ）を含む
請求項１記載の半導体装置。
前記第１導電層は、インジウム（Ｉｎ）、スズ（Ｓｎ）、及び、酸素（Ｏ）を含む
請求項１記載の半導体装置。
【請求項8】
前記基板と前記酸化物半導体層との間に、キャパシタ層を備え、
前記キャパシタ層は、前記酸化物半導体層に電気的に接続されたキャパシタ構造を備える
請求項１記載の半導体装置。
前記キャパシタ層は、前記酸化物半導体層に電気的に接続されたキャパシタ構造を備える
請求項１記載の半導体装置。
【請求項9】
基板と、
前記基板に対して前記基板の表面と交差する第１方向に離間した酸化物半導体層と、
前記酸化物半導体層の一部に対向する第１配線と、
前記酸化物半導体層と前記第１配線との間に設けられたゲート絶縁膜と、
前記酸化物半導体層の前記第１方向の一端に電気的に接続された第２配線と、
前記酸化物半導体層よりも前記基板から遠い金属酸化物層と
を備え、
前記金属酸化物層は、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、イットリウム（Ｙ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、及び、タングステン（Ｗ）からなる群から選ばれる少なくとも一つの金属元素と、酸素（Ｏ）とを含む
半導体装置。
前記基板に対して前記基板の表面と交差する第１方向に離間した酸化物半導体層と、
前記酸化物半導体層の一部に対向する第１配線と、
前記酸化物半導体層と前記第１配線との間に設けられたゲート絶縁膜と、
前記酸化物半導体層の前記第１方向の一端に電気的に接続された第２配線と、
前記酸化物半導体層よりも前記基板から遠い金属酸化物層と
を備え、
前記金属酸化物層は、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、イットリウム（Ｙ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、及び、タングステン（Ｗ）からなる群から選ばれる少なくとも一つの金属元素と、酸素（Ｏ）とを含む
半導体装置。
【請求項10】
前記金属酸化物層は、前記第２配線よりも前記基板から遠い
請求項９記載の半導体装置。
請求項９記載の半導体装置。
【請求項11】
前記金属酸化物層は、
前記第２配線に対して、前記第１方向と交差する第２方向の一方側、及び、他方側に設けられる
請求項９記載の半導体装置。
前記第２配線に対して、前記第１方向と交差する第２方向の一方側、及び、他方側に設けられる
請求項９記載の半導体装置。
【請求項12】
前記酸化物半導体層の前記第１方向の一端部に接続された第１導電層を備え、
前記第１導電層は、インジウム（Ｉｎ）、スズ（Ｓｎ）、及び、酸素（Ｏ）を含む
請求項９記載の半導体装置。
前記第１導電層は、インジウム（Ｉｎ）、スズ（Ｓｎ）、及び、酸素（Ｏ）を含む
請求項９記載の半導体装置。
【請求項13】
前記基板と前記酸化物半導体層との間に、キャパシタ層を備え、
前記キャパシタ層は、前記酸化物半導体層に電気的に接続されたキャパシタ構造を備える
請求項９記載の半導体装置。
前記キャパシタ層は、前記酸化物半導体層に電気的に接続されたキャパシタ構造を備える
請求項９記載の半導体装置。
【請求項14】
基板と、
前記基板に対して前記基板の表面と交差する第１方向に離間した酸化物半導体層と、
前記酸化物半導体層の一部に対向する第１配線と、
前記酸化物半導体層と前記第１配線との間に設けられたゲート絶縁膜と
前記酸化物半導体層の前記第１方向の一端に電気的に接続された第２配線と、
を備える半導体装置の製造方法であって、
前記酸化物半導体層を形成し、
前記酸化物半導体層よりも前記基板から遠い、金属酸化物層を形成し、
前記金属酸化物層が露出した状態において、第１工程を行い、
前記第１工程は、ラジカル酸化、プラズマＣＶＤによる酸素（Ｏ）を含む膜の成膜、及び、酸素プラズマアッシング、からなる群から選ばれる少なくとも一つの工程を含む
半導体装置の製造方法。
前記基板に対して前記基板の表面と交差する第１方向に離間した酸化物半導体層と、
前記酸化物半導体層の一部に対向する第１配線と、
前記酸化物半導体層と前記第１配線との間に設けられたゲート絶縁膜と
前記酸化物半導体層の前記第１方向の一端に電気的に接続された第２配線と、
を備える半導体装置の製造方法であって、
前記酸化物半導体層を形成し、
前記酸化物半導体層よりも前記基板から遠い、金属酸化物層を形成し、
前記金属酸化物層が露出した状態において、第１工程を行い、
前記第１工程は、ラジカル酸化、プラズマＣＶＤによる酸素（Ｏ）を含む膜の成膜、及び、酸素プラズマアッシング、からなる群から選ばれる少なくとも一つの工程を含む
半導体装置の製造方法。
【請求項15】
前記金属酸化物層は、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、イットリウム（Ｙ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、及び、タングステン（Ｗ）からなる群から選ばれる少なくとも一つの金属元素と、酸素（Ｏ）とを含む
請求項１４記載の半導体装置の製造方法。
請求項１４記載の半導体装置の製造方法。
【請求項16】
前記第２配線の、前記第１方向と交差する第２方向の一方側の面、及び、他方側の面に設けられた第１絶縁層を更に備える半導体装置の製造方法であって、
前記金属酸化物層を形成する前に、前記第２配線を形成し、
前記第１工程により、前記第１絶縁層を形成する
請求項１４記載の半導体装置の製造方法。
前記金属酸化物層を形成する前に、前記第２配線を形成し、
前記第１工程により、前記第１絶縁層を形成する
請求項１４記載の半導体装置の製造方法。
【請求項17】
前記金属酸化物層を形成する前に、前記第２配線を形成し、
前記金属酸化物層上に、導電層または絶縁層を形成する
請求項１４記載の半導体装置の製造方法。
前記金属酸化物層上に、導電層または絶縁層を形成する
請求項１４記載の半導体装置の製造方法。
【請求項18】
前記金属酸化物層を形成する前に、前記第２配線を形成し、
前記金属酸化物層を、
前記第２配線に対して、前記第１方向と交差する第２方向の一方側、及び、他方側に形成し、
前記金属酸化物層上に、絶縁層を形成する
請求項１４記載の半導体装置の製造方法。
前記金属酸化物層を、
前記第２配線に対して、前記第１方向と交差する第２方向の一方側、及び、他方側に形成し、
前記金属酸化物層上に、絶縁層を形成する
請求項１４記載の半導体装置の製造方法。
【請求項19】
前記酸化物半導体層の前記第１方向の一端部に接続された第１導電層を更に備える半導体装置の製造方法であって、
前記第１導電層は、インジウム（Ｉｎ）、スズ（Ｓｎ）、及び、酸素（Ｏ）を含む
請求項１４記載の半導体装置の製造方法。
前記第１導電層は、インジウム（Ｉｎ）、スズ（Ｓｎ）、及び、酸素（Ｏ）を含む
請求項１４記載の半導体装置の製造方法。
【請求項20】
前記第１工程を行った後に、前記金属酸化物層を除去する
請求項１４記載の半導体装置の製造方法。
請求項１４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本実施形態は、半導体装置に関する。
【背景技術】
【0002】
酸化物半導体層と、酸化物半導体層に対向する第１配線と、酸化物半導体層と第１配線との間に設けられたゲート絶縁膜と、を備える半導体装置が知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１９－１６９４９０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
優れたトランジスタ特性を有する半導体装置を提供する。
【課題を解決するための手段】
【0005】
一の実施形態に係る半導体装置は、基板と、基板に対して基板の表面と交差する第１方向に離間した酸化物半導体層と、酸化物半導体層の一部に対向する第１配線と、酸化物半導体層と第１配線との間に設けられたゲート絶縁膜と、酸化物半導体層の第１方向の一端に電気的に接続された第２配線と、第２配線の、第１方向と交差する第２方向の一方側の面、及び、他方側の面に設けられた第１絶縁層とを備える。第２配線は、第１金属元素を含み、第１絶縁層は、第１金属元素及び酸素（Ｏ）を含む。
【図面の簡単な説明】
【0006】
【図1】第１実施形態に係る半導体装置の一部の構成を示す模式的な回路図である。
【図2】同半導体装置の一部の構成を示す模式的な断面図である。
【図3】同半導体装置の一部の構成を示す模式的な断面図である。
【図4】同半導体装置の一部の構成を示す模式的な平面図である。
【図5】同半導体装置の一部の構成を示す模式的な平面図である。
【図6】同半導体装置の一部の構成を示す模式的な平面図である。
【図7】同半導体装置の製造方法について説明するための模式的な断面図である。
【図8】同製造方法について説明するための模式的な断面図である。
【図9】同製造方法について説明するための模式的な断面図である。
【図10】同製造方法について説明するための模式的な断面図である。
【図11】同製造方法について説明するための模式的な断面図である。
【図12】同製造方法について説明するための模式的な断面図である。
【図13】同製造方法について説明するための模式的な断面図である。
【図14】同製造方法について説明するための模式的な断面図である。
【図15】同製造方法について説明するための模式的な断面図である。
【図16】同製造方法について説明するための模式的な断面図である。
【図17】同製造方法について説明するための模式的な断面図である。
【図18】同製造方法について説明するための模式的な断面図である。
【図19】同製造方法について説明するための模式的な断面図である。
【図20】同製造方法について説明するための模式的な断面図である。
【図21】同製造方法について説明するための模式的な断面図である。
【図22】比較例に係る半導体装置の製造方法について説明するための模式的な断面図である。
【図23】第１実施形態に係る半導体装置の変形例１の一部の構成を示す模式的な断面図である。
【図24】第１実施形態に係る半導体装置の変形例２の一部の構成を示す模式的な断面図である。
【図25】第２実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。
【図26】同半導体装置の一部の構成を示す模式的な平面図である。
【図27】同半導体装置の製造方法について説明するための模式的な断面図である。
【図28】同製造方法について説明するための模式的な断面図である。
【図29】同製造方法について説明するための模式的な断面図である。
【図30】第３実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。
【図31】同半導体装置の製造方法について説明するための模式的な断面図である。
【図32】第４実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。
【図33】同半導体装置の製造方法について説明するための模式的な断面図である。
【図34】同製造方法について説明するための模式的な断面図である。
【図35】同製造方法について説明するための模式的な断面図である。
【図36】同製造方法について説明するための模式的な断面図である。
【図37】第４実施形態に係る半導体装置の変形例１の一部の構成を示す模式的な断面図である。
【図38】同半導体装置の変形例１の製造方法について説明するための模式的な断面図である。
【図39】同製造方法について説明するための模式的な断面図である。
【図40】第４実施形態に係る半導体装置の変形例２の一部の構成を示す模式的な断面図である。
【図41】第４実施形態に係る半導体装置の変形例３の一部の構成を示す模式的な断面図である。
【図42】同半導体装置の変形例３の製造方法について説明するための模式的な断面図である。
【図43】同製造方法について説明するための模式的な断面図である。
【図44】同製造方法について説明するための模式的な断面図である。
【図45】同製造方法について説明するための模式的な断面図である。
【図46】同製造方法について説明するための模式的な断面図である。
【図47】第５実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。
【図48】同半導体装置の製造方法について説明するための模式的な断面図である。
【図49】同製造方法について説明するための模式的な断面図である。
【図50】同製造方法について説明するための模式的な断面図である。
【図51】同製造方法について説明するための模式的な断面図である。
【図52】第５実施形態に係る半導体装置の変形例１の一部の構成を示す模式的な断面図である。
【図53】第５実施形態に係る半導体装置の変形例２の一部の構成を示す模式的な断面図である。
【図54】第６実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。
【図55】同半導体装置の製造方法について説明するための模式的な断面図である。
【図56】同製造方法について説明するための模式的な断面図である。
【図57】その他の実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。
【発明を実施するための形態】
【0007】
次に、実施形態に係る半導体装置を、図面を参照して詳細に説明する。尚、以下の実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。また、以下の図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。また、複数の実施形態について共通する部分には同一の符号を付し、説明を省略する場合がある。
【0008】
また、本明細書において、第１の構成が第２の構成に「電気的に接続されている」と言った場合、第１の構成は第２の構成に直接接続されていても良いし、第１の構成が第２の構成に配線、半導体部材又はトランジスタ等を介して接続されていても良い。例えば、３つのトランジスタを直列に接続した場合には、２つ目のトランジスタがＯＦＦ状態であったとしても、１つ目のトランジスタは３つ目のトランジスタに「電気的に接続」されている。
【0009】
また、本明細書においては、基板の上面に対して平行な所定の方向をＸ方向、基板の上面に対して平行で、Ｘ方向と垂直な方向をＹ方向、基板の上面に対して垂直な方向をＺ方向と呼ぶ。
【0010】
また、本明細書においては、所定の面に沿った方向を第１方向、この所定の面に沿って第１方向と交差する方向を第２方向、この所定の面と交差する方向を第３方向と呼ぶことがある。これら第１方向、第２方向及び第３方向は、Ｘ方向、Ｙ方向及びＺ方向のいずれかと対応していても良いし、対応していなくても良い。
【0011】
また、本明細書において、「上」や「下」等の表現は、基板を基準とする。例えば、上記Ｚ方向に沿って基板から離れる向きを上と、Ｚ方向に沿って基板に近付く向きを下と呼ぶ。また、ある構成について下面や下端と言う場合には、この構成の基板側の面や端部を意味する事とし、上面や上端と言う場合には、この構成の基板と反対側の面や端部を意味する事とする。また、Ｘ方向又はＹ方向と交差する面を側面等と呼ぶ。
【0012】
【0013】
メモリセルアレイＭＣＡは、複数のビット線ＢＬと、複数のワード線ＷＬと、複数のプレート線ＰＬと、これら複数のビット線ＢＬ、複数のワード線ＷＬ、及び、複数のプレート線ＰＬに接続された複数のメモリセルＭＣと、を備える。１のワード線ＷＬに接続された複数のメモリセルＭＣは、それぞれ、お互いに異なるビット線ＢＬに接続されている。また、１のビット線ＢＬに接続された複数のメモリセルＭＣは、それぞれ、お互いに異なるワード線ＷＬに接続されている。
【0014】
メモリセルＭＣは、それぞれ、ビット線ＢＬとプレート線ＰＬとの間に直列に接続された選択トランジスタＳＴ及びキャパシタＣａｐを備える。
【0015】
選択トランジスタＳＴは、チャネル領域として機能する半導体層、ゲート絶縁膜、及び、ゲート電極を備える電界効果型のトランジスタである。選択トランジスタＳＴのゲート電極には、それぞれ、ワード線ＷＬが接続される。
【0016】
キャパシタＣａｐは、一対の電極、及び、絶縁膜を備えるキャパシタである。キャパシタＣａｐは、メモリ部を含む。
【0017】
周辺回路ＰＣは、例えば、動作電圧を生成して電圧供給線に出力する電圧生成回路、所望の電圧供給線をメモリセルアレイＭＣＡ内の各配線（ビット線ＢＬ、ワード線ＷＬ、及び、プレート線ＰＬ）と導通させるデコード回路、ビット線ＢＬの電流又は電圧を検知するセンスアンプ回路等を備える。
【0018】
図２は、半導体装置の一部の構成を示す模式的な断面図である。第１実施形態に係る半導体装置は、図２に示す様に、基板Ｓｕｂと、基板ＳｕｂからＺ方向に離間したトランジスタ層ＬＴｒと、トランジスタ層ＬＴｒの上方に設けられた配線層ＬＭＬと、配線層ＬＭＬの上方に設けられた配線層ＬＵＬと、トランジスタ層ＬＴｒの下方に設けられたキャパシタ層ＬＣＰと、キャパシタ層ＬＣＰの下方に設けられたプレート線層ＬＰＴと、プレート線層ＬＰＴの下方において基板Ｓｕｂ上に設けられた周辺回路層ＬＰＣと、を備える。基板Ｓｕｂは、例えば、ホウ素（Ｂ）等のＰ型の不純物を含むＰ型のシリコン（Ｓｉ）を含む。
【0019】
また、第１実施形態に係る半導体装置は、図２に示す様に、基板Ｓｕｂ上に設けられた、メモリ領域ＲＭＣと、周辺領域ＲＰＣと、を備える。
【0020】
［メモリ領域ＲＭＣの構造］
次に、図２～図６を参照して、メモリ領域ＲＭＣの構造について説明する。図３は、メモリ領域ＲＭＣの一部の構成を示す模式的な断面図である。図４は、図３に示す構成をＡ－Ａ´線に沿って切断し、矢印の方向に沿って見た模式的な断面図である。図５は、図３に示す構成をＢ－Ｂ´線に沿って切断し、矢印の方向に沿って見た模式的な断面図である。図６は、図３に示す構成をＣ－Ｃ´線に沿って切断し、矢印の方向に沿って見た模式的な断面図である。
次に、図２～図６を参照して、メモリ領域ＲＭＣの構造について説明する。図３は、メモリ領域ＲＭＣの一部の構成を示す模式的な断面図である。図４は、図３に示す構成をＡ－Ａ´線に沿って切断し、矢印の方向に沿って見た模式的な断面図である。図５は、図３に示す構成をＢ－Ｂ´線に沿って切断し、矢印の方向に沿って見た模式的な断面図である。図６は、図３に示す構成をＣ－Ｃ´線に沿って切断し、矢印の方向に沿って見た模式的な断面図である。
【0021】
メモリ領域ＲＭＣのトランジスタ層ＬＴｒは、例えば図３に示す様に、キャパシタ層ＬＣＰの上面に設けられた絶縁層１１１と、絶縁層１１１の上方に設けられた絶縁層１１３と、を備える。また、メモリ領域ＲＭＣのトランジスタ層ＬＴｒは、例えば図４に示す様に、絶縁層１１１及び絶縁層１１３の間に設けられ、Ｘ方向に交互に並ぶ複数の絶縁層１１２及び複数の導電層１５０を備える。また、メモリ領域ＲＭＣのトランジスタ層ＬＴｒは、例えば図４に示す様に、複数の導電層１５０に対応してＸ方向及びＹ方向に並ぶ複数の半導体層１３０と、半導体層１３０の外周面に設けられた絶縁層１４０と、を備える。
【0022】
絶縁層１１１、絶縁層１１２、及び、絶縁層１１３は、例えば、酸化シリコン（ＳｉＯ２）等を含む。
【0023】
半導体層１３０は、例えばＺ方向に延伸し、略円柱形状を有する。半導体層１３０は酸化物半導体であって、例えば、選択トランジスタＳＴ（図１）のチャネル領域として機能する。半導体層１３０は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、マンガン（Ｍｎ）、カドミウム（Ｃｄ）、及び、錫（Ｓｎ）からなる群から選ばれる少なくとも一つの元素と、亜鉛（Ｚｎ）と、酸素（Ｏ）と、を含む。半導体層１３０は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）を含む。
【0024】
絶縁層１４０は、例えばＺ方向に延伸し、略円筒形状を有する。絶縁層１４０は、例えば、選択トランジスタＳＴ（図１）のゲート絶縁膜として機能する。絶縁層１４０は、例えば、酸化シリコン（ＳｉＯ２）等を含む。絶縁層１４０は、酸化シリコン（ＳｉＯ２）と、窒化シリコン（ＳｉＮ）又はその他高誘電率の絶縁層と、の積層構造であっても良い。
【0025】
導電層１５０は、例えば、Ｙ方向に並ぶ複数の選択トランジスタＳＴのゲート電極、及び、メモリセルアレイＭＣＡのワード線ＷＬ（図１）として機能する。導電層１５０は、例えば、タングステン（Ｗ）、又は、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含んでいても良い。
【0026】
メモリ領域ＲＭＣの配線層ＬＭＬは、例えば図３に示す様に、トランジスタ層ＬＴｒの上面に設けられたプラグ層ＬＰＬと、プラグ層ＬＰＬの上面に設けられたビット線層ＬＢＬと、ビット線層ＬＢＬの上面に設けられた導電層１９２及び例えば酸化シリコン（ＳｉＯ２）等の絶縁層１９０と、絶縁層１９０の上面に設けられた金属酸化物層１９１と、を備える。
【0027】
プラグ層ＬＰＬは、例えば図３及び図５に示す様に、半導体層１３０に対応する位置において、トランジスタ層ＬＴｒの上面に順に設けられた導電層１７０、導電層１７１、並びに、導電層１７２及び絶縁層１７５を備える。導電層１７０、導電層１７１、及び、導電層１７２は、それぞれ半導体層１３０に電気的に接続されている。絶縁層１７５は、例えば図３に示すＹＺ断面において、導電層１７２のＹ方向正側の面、及び、Ｙ方向負側の面に設けられる。絶縁層１７５は、例えば図５に示すＸＹ断面において、導電層１７２の外周面に設けられる。
【0028】
導電層１７０、導電層１７１、導電層１７２、及び、絶縁層１７５を含む構造は、例えば図３及び図５に示す様に、Ｚ方向に延伸する略円柱形状を有し、Ｘ方向及びＹ方向に複数並んで設けられる。導電層１７０、導電層１７１、及び、導電層１７２は、例えば、選択トランジスタＳＴのソース電極として機能する。これら導電層１７０、導電層１７１、導電層１７２、及び、絶縁層１７５を含む複数の構造の間には、例えば酸化シリコン（ＳｉＯ２）等の絶縁層１７３が設けられる。
【0029】
導電層１７０は、例えば、インジウム（Ｉｎ）、スズ（Ｓｎ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、イリジウム（Ｉｒ）、及び、モリブデン（Ｍｏ）からなる群から選ばれる少なくとも一つの元素と、酸素（Ｏ）と、を含む。導電層１７０は、例えば、酸化インジウムスズ（ＩｎＳｎＯ）等であっても良い。
【0030】
導電層１７１は、例えば、窒化チタン（ＴｉＮ）等を含む。
【0031】
導電層１７２は、例えば、金属元素ＭＥ１を含む。金属元素ＭＥ１は、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）等の金属元素である。
【0032】
絶縁層１７５は、例えば、金属元素ＭＥ１と、酸素（Ｏ）と、を含む。絶縁層１７５は、例えば、酸化タングステン（ＷＯ）、酸化アルミニウム（ＡｌＯ）、酸化モリブデン（ＭｏＯ）等の金属酸化物であっても良い。
【0033】
【0034】
導電層１８１、導電層１８２、及び、導電層１８４は、それぞれＸ方向に並ぶ複数の導電層１７２に電気的に接続されている。絶縁層１８５は、例えば図５及び図６に示す様に、導電層１８２のＹ方向正側の面、及び、Ｙ方向負側の面に設けられる。
【0035】
導電層１８１、導電層１８２及び絶縁層１８５、並びに、導電層１８４を含む構造は、例えば図３及び図６に示す様に、Ｘ方向に延伸し、Ｙ方向に複数並んで設けられる。導電層１８１、導電層１８２、及び、導電層１８４は、例えば、メモリセルアレイＭＣＡのビット線ＢＬ（図１）として機能する。Ｙ方向に並ぶこれら構造の間には、例えば酸化シリコン（ＳｉＯ２）等の絶縁層１８３が設けられる。
【0036】
導電層１８１及び導電層１８４は、例えば、窒化チタン（ＴｉＮ）等を含む。
【0037】
導電層１８２は、例えば、金属元素ＭＥ２を含む。金属元素ＭＥ２は、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）等の金属元素である。
【0038】
絶縁層１８５は、例えば、金属元素ＭＥ２と、酸素（Ｏ）と、を含む。絶縁層１８５は、例えば、酸化タングステン（ＷＯ）、酸化アルミニウム（ＡｌＯ）、酸化モリブデン（ＭｏＯ）等の金属酸化物であっても良い。
【0039】
金属酸化物層１９１は、例えば、後述する第１酸化処理（図１８）において、半導体層１３０への酸素導入効率を高める層として機能する。また、金属酸化物層１９１は、後述する配線層ＬＵＬ（図２）を形成する工程において使用する水素（Ｈ）等の還元性ガスによって、半導体層１３０が還元される（脱酸素（Ｏ）が起こる）ことを防ぐ層として機能する。
【0040】
金属酸化物層１９１は、金属元素ＭＥ３と、酸素（Ｏ）と、を含む。金属元素ＭＥ３は、例えば、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、イットリウム（Ｙ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、及び、タングステン（Ｗ）からなる群から選ばれる少なくとも一つの金属元素である。
【0041】
金属酸化物層１９１は、例えば、金属元素ＭＥ３と、酸素（Ｏ）と、を主成分とする。金属酸化物層１９１は、例えば、酸化アルミニウム（ＡｌＯ）、酸化ハフニウム（ＨｆＯ）、酸化ジルコニウム（ＺｒＯ）、酸化ランタン（ＬａＯ）、酸化イットリウム（ＹＯ）、酸化チタン（ＴｉＯ）、酸化ニッケル（ＮｉＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化ガリウム（ＧａＯ）、又は、酸化タングステン（ＷＯ）等の金属酸化物を含んでいても良い。また、金属酸化物層１９１が酸化アルミニウム（ＡｌＯ）、酸化ハフニウム（ＨｆＯ）、酸化ジルコニウム（ＺｒＯ）、酸化ランタン（ＬａＯ）、酸化イットリウム（ＹＯ）を含んでいる場合には、金属酸化物層の絶縁性が向上する。
【0042】
金属酸化物層１９１は、例えば、絶縁性の膜、又は、半導体特性を有する膜を含んでいても良い。また、金属酸化物層１９１は、例えば、非晶質性の膜を含んでいても良い。金属酸化物層１９１は、例えば、窒素（Ｎ）、炭素（Ｃ）、水素（Ｈ）、フッ素（Ｆ）、及び塩素（Ｃｌ）からなる群から選ばれる少なくとも一つの元素を含んでいても良い。
【0043】
金属酸化物層１９１は、Ｚ方向において幅ｄ１（図３）を有する。幅ｄ１は、例えば、１ｎｍ以上５ｎｍ以下である。
【0044】
導電層１９２は、例えば図２及び図３に示す様にＺ方向に延伸し、略円柱形状を有する。導電層１９２の下面は、導電層１８４に接続されている。導電層１９２の上面は、例えば金属酸化物層１９１の上面と同じ位置に設けられる。導電層１９２は、例えば金属酸化物層１９１を貫通する様に設けられる。導電層１９２は、例えば、タングステン（Ｗ）、又は、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含んでいても良い。
【0045】
配線層ＬＵＬは、例えば図２に示す様に、金属酸化物層１９１の上面に設けられた配線３０１と、配線３０１の上面に配線３０１に接続して設けられた配線３０２と、配線３０２の上面に配線３０２に接続して設けられた配線３０３と、を備える。配線３０１、配線３０２、及び、配線３０３の間には、例えば酸化シリコン（ＳｉＯ２）等の絶縁層３０４が設けられる。
【0046】
配線３０１、配線３０２、及び、配線３０３は、例えば、ビット線ＢＬへ電圧及び電流を供給する配線として機能する。配線３０１、配線３０２、及び、配線３０３は、例えば、銅（Ｃｕ）、タングステン（Ｗ）、アルミニウム（Ａｌ）等を含む。
【0047】
メモリ領域ＲＭＣのキャパシタ層ＬＣＰは、例えば図２及び図３に示す様に、複数の半導体層１３０に対応して設けられ、複数の半導体層１３０の下端にそれぞれ接続された複数の導電層１２０と、これら複数の導電層１２０に対応して設けられ、複数の導電層１２０の下端にそれぞれ接続された複数の導電層２０１と、これら複数の導電層１２０の外周面並びに複数の導電層２０１の外周面及び下面に設けられた複数の導電層１２１と、を備える。また、キャパシタ層ＬＣＰは、導電層１２１の外周面及び下面に設けられた絶縁層２０２と、絶縁層２０２の外周面及び下面に設けられた導電層２０３と、を備える（図３）。尚、以下の説明では、これらメモリ領域ＲＭＣのキャパシタ層ＬＣＰに設けられたキャパシタＣａｐ（図１）を実現する構成を、「キャパシタ構造ＣＰ１０」と呼ぶ場合がある。キャパシタ構造ＣＰ１０は、例えば、導電層１２０と、導電層１２１と、導電層２０１と、絶縁層２０２と、導電層２０３と、を含む。複数のキャパシタ構造ＣＰ１０の間には、例えば、酸化シリコン（ＳｉＯ２）等の絶縁層１００が設けられる。
【0048】
導電層１２０は、例えば、選択トランジスタＳＴ（図１）のドレイン電極及びキャパシタＣａｐ（図１）の一方の電極の一部として機能する。導電層１２０は、ＸＹ断面において略円形であり、プラグ形状を有していても良い。導電層１２０は、例えば、導電層１７０と同様の材料を含む。導電層１２０は、例えば、酸化インジウムスズ（ＩｎＳｎＯ）等であっても良い。
【0049】
導電層１２１は、例えば、キャパシタＣａｐ（図１）の一方の電極の一部として機能する。導電層１２１は、例えば、窒化チタン（ＴｉＮ）等であっても良い。
【0050】
導電層２０１は、キャパシタＣａｐ（図１）の一方の電極の一部として機能する。導電層２０１は、例えば、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含む。
【0051】
絶縁層２０２は、キャパシタＣａｐ（図１）の電極間の絶縁層として機能する。絶縁層２０２は、例えば、酸化アルミニウム（ＡｌＯ）等を含む。絶縁層２０２は、例えば、酸化シリコン（ＳｉＯ２）又はその他の絶縁性の金属酸化物であっても良い。
【0052】
導電層２０３は、例えば、キャパシタＣａｐ（図１）の他方の電極として機能する。導電層２０３は、例えば、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含む。
【0053】
メモリ領域ＲＭＣのプレート線層ＬＰＴは、例えば図２に示す様に、キャパシタ層ＬＣＰの下面に設けられた導電層２０４を備える。導電層２０４は、複数の導電層２０３に電気的に接続されている。導電層２０４は、例えば、プレート線ＰＬ（図１）として機能する。導電層２０４は、例えば、タングステン（Ｗ）、又は、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含んでいても良い。
【0054】
［周辺領域ＲＰＣの構造］
周辺領域ＲＰＣのトランジスタ層ＬＴｒは、例えば図４に示す様に、ワード線ＷＬとして機能する導電層１５０の一部と、導電層１５０の下端に接続された電極１５１とを備える。電極１５１は、例えば、タングステン（Ｗ）、又は、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含んでいても良い。
周辺領域ＲＰＣのトランジスタ層ＬＴｒは、例えば図４に示す様に、ワード線ＷＬとして機能する導電層１５０の一部と、導電層１５０の下端に接続された電極１５１とを備える。電極１５１は、例えば、タングステン（Ｗ）、又は、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含んでいても良い。
【0055】
周辺領域ＲＰＣのキャパシタ層ＬＣＰは、例えば図２に示す様に、Ｚ方向に延伸する複数の電極ＣＣを備える。電極ＣＣは、例えば、上端において電極１５１に、下端において、プレート線層ＬＰＴ中の、後述する複数の導電層２０５の一部に電気的に接続されている。電極ＣＣは、例えば、タングステン（Ｗ）、又は、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含んでいても良い。
【0056】
周辺領域ＲＰＣのプレート線層ＬＰＴは、例えば図２に示す様に、複数の導電層２０５を備える。導電層２０５は、例えば、導電層２０４と同様の材料を含んでいても良い。
【0057】
周辺領域ＲＰＣの周辺回路層ＬＰＣは、例えば図２に示す様に、基板Ｓｕｂ上に設けられた複数のトランジスタＴｒＰ１と、複数のトランジスタＴｒＰ１に接続された複数の電極２１０とを備える。複数の電極２１０は、上端において導電層２０５に接続されている。複数の電極２１０は、それぞれ、複数のトランジスタＴｒＰ１のソース領域、ドレイン領域、ゲート電極等に接続されている。複数のトランジスタＴｒＰ１は、例えば、周辺回路ＰＣ（図１）を構成する。
【0058】
［第１実施形態の製造方法］
次に、図７～図２１を参照して、本実施形態に係る半導体装置の製造方法について説明する。図７～図２１は、第１実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。尚、以下、製造方法に係る図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。
次に、図７～図２１を参照して、本実施形態に係る半導体装置の製造方法について説明する。図７～図２１は、第１実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。尚、以下、製造方法に係る図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。
【0059】
同製造方法においては、図示しない基板Ｓｕｂの上方に、周辺回路層ＬＰＣ（図２）と、プレート線層ＬＰＴ（図２）と、キャパシタ層ＬＣＰ（図２）と、を形成する。また、例えば図７に示す様に、導電層１２０を含むキャパシタ層ＬＣＰの上面に、絶縁層１１１と、絶縁層１１２（図４）及び導電層１５０と、絶縁層１１３と、を順に形成する。この工程は、例えば、ＣＶＤ（Chemical Vapor Deposition）及びＲＩＥ（Reactive Ion Etching）等によって行う。
【0060】
次に、例えば図８に示す様に、開口ＴＨ１０を形成する。開口ＴＨ１０は、Ｚ方向に延伸し、絶縁層１１３、導電層１５０、及び絶縁層１１１を貫通して、導電層１２０を露出させる。この工程は、例えば、ＲＩＥ等によって行う。
【0061】
次に、例えば図９に示す様に、絶縁層１１３の上面、並びに、開口ＴＨ１０の内側面及び底面に、絶縁層１４０´を形成する。絶縁層１４０´は、例えば絶縁層１４０と同様の材料を含む。この工程は、例えば、ＡＬＤ（Atomic Layer Deposition）又はＣＶＤ等によって行う。
【0062】
次に、例えば図１０に示す様に、絶縁層１４０´のうち、絶縁層１１３の上面及び開口ＴＨ１０の底面に形成された部分を除去し、開口ＴＨ１０の内側面に絶縁層１４０を形成する。この工程により、開口ＴＨ１０の底面に、導電層１２０が露出する。この工程は、例えば、ＲＩＥ等によって行う。
【0063】
次に、例えば図１１に示す様に、開口ＴＨ１０の内部及び絶縁層１１３の上面に、半導体層１３０´を形成する。半導体層１３０´は、例えば半導体層１３０と同様の材料を含む。この工程は、例えば、ＣＶＤ又はＡＬＤ等によって行う。
【0064】
次に、例えば図１２に示す様に、開口ＴＨ１０があった部分の外に形成された半導体層１３０´の部分を除去平坦化し、半導体層１３０を形成する。この工程は、例えば、ＣＭＰ（Chemical Mechanical Planarization）又はＲＩＥ等によって行う。
【0065】
次に、例えば図１３に示す様に、図１２に示す構造の上面に、導電層１７０´、導電層１７１´、及び、導電層１７２´を順に形成する。導電層１７０´、導電層１７１´、及び、導電層１７２´は、例えば導電層１７０、導電層１７１、及び、導電層１７２とそれぞれ同様の材料を含む。この工程は、例えば、ＣＶＤ等によって行う。
【0066】
次に、例えば図１４に示す様に、導電層１７０、導電層１７１、及び、導電層１７２に対応する位置にフォトリソグラフィ等によりマスク材を形成し、マスク材に被覆されていない部分を除去することによって、導電層１７０、導電層１７１、及び、導電層１７２を形成する。この工程は、例えば、ＲＩＥ等によって行う。
【0067】
次に、例えば図１５に示す様に、絶縁層１１３の上面、及び導電層１７２の上面に、絶縁層１７３と同様の材料を成膜し、上面を除去平坦化して、絶縁層１７３を形成する。この工程は、ＣＶＤ及びＣＭＰ等によって行う。
【0068】
尚、図１３～図１５において、導電層１７０、導電層１７１、導電層１７２、及び、絶縁層１７３を形成する工程は、ダマシン法によって行っても良い。本工程のダマシン法においては、先に絶縁層１７３を形成し、絶縁層１７３のうち、導電層１７０、導電層１７１、及び、導電層１７２を形成する部分に開口を形成し、その開口の内部に導電層１７０、導電層１７１、及び、導電層１７２を形成する。この工程は、例えば、ＣＶＤ、ＲＩＥ、及び、ＣＭＰ等によって行う。
【0069】
次に、例えば図１６に示す様に、図１５に示す構造の上面に、導電層１８１´、導電層１８２´、及び、導電層１８４´を順に形成する。導電層１８１´、導電層１８２´、及び、導電層１８４´は、例えば導電層１８１、導電層１８２、及び、導電層１８４とそれぞれ同様の材料を含む。この工程は、例えば、ＣＶＤ等によって行う。
【0070】
次に、例えば図１７に示す様に、導電層１７２に対応する位置に、図１４に示す工程と同様に導電層１８１、導電層１８２、及び、導電層１８４を形成する。また、図１５に示す工程と同様に、絶縁層１７３の上面に絶縁層１８３を形成する。この工程は、例えば、ＲＩＥ、ＣＶＤ、及び、ＣＭＰ等によって行う。
【0071】
尚、図１６及び図１７において、導電層１８１、導電層１８２、導電層１８４、及び、絶縁層１８３を形成する工程は、ダマシン法によって行っても良い。本工程のダマシン法においては、先に絶縁層１８３を形成し、絶縁層１８３のうち、導電層１８１、導電層１８２、及び、導電層１８４を形成する部分に開口を形成し、その開口の内部に導電層１８１、導電層１８２、及び、導電層１８４を形成する。この工程は、例えば、ＣＶＤ、ＲＩＥ、及び、ＣＭＰ等によって行う。
【0072】
次に、例えば図１８に示す様に、絶縁層１８３及び導電層１８４の上面に、絶縁層１９０及び金属酸化物層１９１を順に形成する。この工程は、例えば、ＣＶＤ又はＡＬＤ等によって行う。
【0073】
また、例えば図１８に示す様に、金属酸化物層１９１を露出させた状態で、後述する第１酸化処理を行い、例えば酸素導入経路ＰＡ１０，ＰＡ１１により、半導体層１３０への酸素導入を行う。
【0074】
酸素導入経路ＰＡ１０は、金属酸化物層１９１を介し、また、例えば酸化シリコン（ＳｉＯ２）等の、絶縁層１９０、絶縁層１８３、及び、絶縁層１７３を介し、また、例えば酸化インジウムスズ（ＩｎＳｎＯ）等の導電層１７０を介して、半導体層１３０の上面から酸素（Ｏ）を導入可能な経路である。
【0075】
酸素導入経路ＰＡ１１は、金属酸化物層１９１を介し、また、例えば酸化シリコン（ＳｉＯ２）等の、絶縁層１９０、絶縁層１８３、絶縁層１７３、絶縁層１１３、及び、絶縁層１４０を介して、半導体層１３０の側面から酸素（Ｏ）を導入可能な経路である。
【0076】
次に、例えば図１９に示す様に、第１酸化処理によって、導電層１７２の外周面及び導電層１８２の両側面が酸化され、絶縁層１７５及び絶縁層１８５が形成される。
【0077】
次に、例えば図２０に示す様に、開口ＴＨ１１を形成する。開口ＴＨ１１は、Ｚ方向に延伸し、金属酸化物層１９１及び絶縁層１９０を貫通して、導電層１８４を露出させる。この工程は、例えば、ＲＩＥ等によって行う。
【0078】
次に、例えば図２１示す様に、開口ＴＨ１１の内部及び金属酸化物層１９１の上面に、導電層１９２と同様の材料を成膜し、上面を除去平坦化して、導電層１９２を形成する。この工程は、例えば、ＣＶＤ及びＣＭＰ等によって行う。
【0079】
次に、図２１に示す構造の上面に、配線層ＬＵＬ（図２）を形成することにより、第１実施形態に係る半導体装置が製造される。尚、配線層ＬＵＬ（図２）を形成する工程においては、水素（Ｈ）等の還元性ガスを使用する場合がある。
【0080】
尚、配線層ＬＵＬ（図２）を形成する前に、金属酸化物層１９１（図２１）を除去しても良い。金属酸化物層１９１の除去は、例えば、ＲＩＥ、ウェットエッチング、又は、ドライエッチング等によって行う。金属酸化物層１９１を除去することで、配線間の誘電率を低減させることができる。
【0081】
［第１酸化処理］
第１酸化処理（図１８）は、例えばラジカル酸化である。
第１酸化処理（図１８）は、例えばラジカル酸化である。
【0082】
ラジカル酸化は、酸素ラジカル（Oxygen radical）又はヒドロキシルラジカル（Hydoroxyl radical）を含む雰囲気中で行われる。ラジカル酸化は、例えば、酸素ガス（Ｏ２）、水素ガス（Ｈ２）、及び、アルゴンガス（Ａｒ）をプラズマ化した雰囲気中で行われる。ラジカル酸化は、例えば、水蒸気をプラズマ化した雰囲気中で行われる。
【0083】
ラジカル酸化に用いられる酸素ラジカルやヒドロキシルラジカルを生成する方法は特に限定されるものではない。酸素ラジカルやヒドロキシルラジカルは、例えば、誘導結合プラズマ方式、マイクロ波プラズマ方式、電子サイクロトロン共鳴方式、ヘリコン波方式、又は、熱フィラメント方式を用いて生成される。
【0084】
ラジカル酸化の雰囲気中には、例えば、水素（Ｈ）と酸素（Ｏ）が含まれる。ラジカル酸化の雰囲気中に含まれる水素（Ｈ）の、水素（Ｈ）と酸素（Ｏ）の和に対する原子比率（Ｈ／（Ｈ＋Ｏ））は、例えば、４０％以下である。ラジカル酸化の雰囲気中に含まれる水素（Ｈ）の、水素（Ｈ）と酸素（Ｏ）の和に対する原子比率（Ｈ／（Ｈ＋Ｏ））は、例えば、２％以上５％以下である。
【0085】
ラジカル酸化の雰囲気中に含まれる水素（Ｈ）の、水素（Ｈ）と酸素（Ｏ）の和に対する原子比率（Ｈ／（Ｈ＋Ｏ））は、例えば、ラジカル酸化の雰囲気中に導入される水素ガス（Ｈ２）と酸素ガス（Ｏ２）の流量で調整される。ラジカル酸化の雰囲気中に導入される水素ガス（Ｈ２）の、水素ガス（Ｈ２）と酸素ガス（Ｏ２）の和に対するモル比率（Ｈ２／（Ｈ２＋Ｏ２））は、例えば、４０％以下である。ラジカル酸化の雰囲気中に導入される水素ガス（Ｈ２）の、水素ガス（Ｈ２）と酸素ガス（Ｏ２）の和に対するモル比率（Ｈ２／（Ｈ２＋Ｏ２））は、例えば、２％以上５％以下である。
【0086】
ラジカル酸化の温度は、例えば、３００℃以上９００℃以下である。ラジカル酸化の圧力は、例えば、５０Ｐａ以上３０００Ｐａ以下である。
【0087】
第１酸化処理（図１８）をラジカル酸化によって行う場合、金属酸化物層１９１は、窒素（Ｎ）、炭素（Ｃ）、水素（Ｈ）、及び塩素（Ｃｌ）からなる群から選ばれる少なくとも一つの元素を含むことが好ましい。金属酸化物層１９１が上記元素を含むことにより、金属酸化物層１９１の結晶化が抑制され、酸素導入の速度の程度が大きくなる。
【0088】
第１酸化処理（図１８）をラジカル酸化によって行う場合、ラジカル酸化の雰囲気中には、水素（Ｈ）と酸素（Ｏ）が含まれ、含まれる水素（Ｈ）の、水素（Ｈ）と酸素（Ｏ）の和に対する原子比率（Ｈ／（Ｈ＋Ｏ））は、４０％以下であることが好ましく、２％以上５％以下であることがより好ましい。原子比率（Ｈ／（Ｈ＋Ｏ））が上記範囲を充足することで、酸素導入の速度の程度が大きくなる。
【0089】
尚、以上の説明では、第１酸化処理として、例えばラジカル酸化を行う場合を説明したが、第１酸化処理の方法は、適宜調整可能である。
【0090】
例えば、第１酸化処理（図１８）として、プラズマＣＶＤ等により、金属酸化物層１９１の上面に、酸素（Ｏ）を含む膜を成膜しても良い。プラズマＣＶＤは、例えば、酸素ガス、水素ガス、及び、アルゴンガス等をプラズマ化した雰囲気中で行う成膜方法である。酸素（Ｏ）を含む膜は、例えば、酸化シリコン（ＳｉＯ２）等である。
【0091】
また、例えば、第１酸化処理（図１８）として、酸素プラズマアッシングを行っても良い。酸素プラズマアッシングは、例えば、高エネルギー状態の酸素プラズマを、金属酸化物層１９１に照射する処理である。
【0092】
尚、第１酸化処理（図１８）における酸素導入経路ＰＡ１０，ＰＡ１１等は、例えば、第１酸化処理において同位体酸素を用い、その分布をＳＩＭＳ（Secondary Ion Mass Spectrometry）等で分析することで、その酸素導入経路を測定することができる。
【0093】
【0094】
【0095】
比較例に係る半導体装置の製造に際しては、半導体層１３０ｘの形成後、半導体層１３０ｘ中の酸素原子がＯ２ガスとなり、製造中の構造の外部に排出されてしまう場合がある。これにより、半導体層１３０ｘに酸素欠陥が形成されてしまい、選択トランジスタＳＴ（図１）の良好なスイッチング特性が得られない場合がある。
【0096】
また、比較例においては、金属酸化物層１９１（図２）を形成しないため、より上層の配線層ＬＵＬ（図２）を形成する工程において使用する水素（Ｈ）等の還元性ガスが、半導体層１３０に到達する場合がある。これにより、半導体層１３０から酸素（Ｏ）が脱離し、選択トランジスタＳＴ（図１）のスイッチング特性が劣化してしまう場合がある。
【0097】
［効果］
本実施形態に係る半導体装置においては、図１８に示す工程において、酸化処理を行う。これにより、半導体層１３０へ酸化を導入している。
本実施形態に係る半導体装置においては、図１８に示す工程において、酸化処理を行う。これにより、半導体層１３０へ酸化を導入している。
【0098】
ここで、図１８を参照して説明した工程では、上述した第１酸化処理ではなく、酸素（Ｏ）雰囲気中のアニールによる酸化処理を行うことも考えられる。
【0099】
しかしながら、この様な酸化処理は、本実施形態に係る第１酸化処理と比較して酸素導入効率が低い。よって、半導体層１３０ｘには十分な量の酸素（Ｏ）が導入されず、選択トランジスタＳＴ（図１）の良好なスイッチング特性が得られない場合がある。
【0100】
また、十分な量の酸素（Ｏ）を半導体層１３０ｘへ導入するために、比較的長時間、及び、高温のアニールを行った場合、導電層１７２の外周面及び導電層１８２の側面の酸化が大幅に進行し、導電層１７２及び導電層１８２のＹ方向の幅が大きく減少し、配線抵抗値が大幅に増加してしまう場合がある。
【0101】
そこで、本実施形態に係る半導体装置においては、図１８に示す工程において、酸素導入効率の高い第１酸化処理を行う。この様な方法によれば、半導体層１３０へ十分な量の酸素が導入されるとともに、導電層１７２の外周面及び導電層１８２の側面の酸化の進行が抑制され、図１９に示す様な、Ｙ方向の幅が比較的小さい絶縁層１７５及び絶縁層１８５が形成される。この様な場合、導電層１７２及び導電層１８２のＹ方向の幅は大幅に減少せず、配線抵抗値を比較的低くすることができる。
【0102】
また、本実施形態に係る半導体装置においては、配線層ＬＵＬ（図２）を形成する工程よりも前に、金属酸化物層１９１（図２）を形成する。ここで、金属酸化物層１９１（図２）は、水素（Ｈ）等の還元性ガスを比較的通しにくい。よって、配線層ＬＵＬ（図２）を形成する工程において使用する水素（Ｈ）等の還元性ガスは、半導体層１３０へは到達せず、半導体層１３０から酸素（Ｏ）が脱離することを防ぐことができる。よって、配線層ＬＵＬの形成時に選択トランジスタＳＴ（図１）のスイッチング特性が劣化することを、防ぐことができる。
【0103】
よって、この様な構成では、優れたトランジスタ特性を有する半導体装置を提供することができる。
【0104】
【0105】
本変形例に係る半導体装置は、基本的には、第１実施形態に係る半導体装置（図３）と同様に構成されている。しかしながら、本変形例に係る半導体装置（図２３）には、導電層１７０、導電層１７１、導電層１７２、及び、絶縁層１７５は設けられず、かわりに導電層１７２ａが設けられる。
【0106】
導電層１７２ａは、例えば、Ｚ方向に延伸する略円柱形状を有し、下面において半導体層１３０、上面において導電層１８１に接続されている。導電層１７２ａは、例えば、窒化チタン（ＴｉＮ）、又は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）等の、比較的酸化されにくい貴金属元素を含む。
【0107】
本変形例に係る半導体装置は、図１８に示す工程に対応する工程において第１酸化処理を行った場合でも、導電層１７２ａが酸化されにくい材料を含むため、導電層１７２ａの外周面に、金属酸化物等を含む絶縁層は形成されない。
【0108】
【0109】
本変形例に係る半導体装置は、基本的には、第１実施形態に係る半導体装置（図３）と同様に構成されている。しかしながら、本変形例に係る半導体装置（図２４）には、導電層１８１、導電層１８２、導電層１８４、及び、絶縁層１８５は設けられず、かわりに導電層１８２ａが設けられる。
【0110】
導電層１８２ａは、例えば、Ｘ方向に延伸し、Ｙ方向に複数並んで設けられる。導電層１８２ａは、例えば、導電層１７２ａと同様の材料を含む。
【0111】
本変形例に係る半導体装置は、図１８に示す工程に対応する工程において第１酸化処理を行った場合でも、導電層１８２ａが酸化されにくい材料を含むため、導電層１８２ａの両側面に、金属酸化物等を含む絶縁層は形成されない。
【0112】
［第２実施形態］
次に、図２５及び図２６を用いて、第２実施形態に係る半導体装置について説明する。図２５は、本実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。図２６は、図２５に示す構成をＤ－Ｄ´線に沿って切断し、矢印の方向に沿って見た模式的な平面図である。以下の説明では、第１実施形態と同様の構成には同一の符号を付し、説明を省略する。
次に、図２５及び図２６を用いて、第２実施形態に係る半導体装置について説明する。図２５は、本実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。図２６は、図２５に示す構成をＤ－Ｄ´線に沿って切断し、矢印の方向に沿って見た模式的な平面図である。以下の説明では、第１実施形態と同様の構成には同一の符号を付し、説明を省略する。
【0113】
本実施形態に係る半導体装置は、基本的には、第１実施形態に係る半導体装置（図３）と同様に構成されている。しかしながら、本実施形態に係る半導体装置（図２５）には、配線層ＬＭＬ（図３）のかわりに配線層ＬＭＬ２が設けられる。配線層ＬＭＬ２は、基本的には、配線層ＬＭＬと同様に構成されている。しかしながら、配線層ＬＭＬ２には、プラグ層ＬＰＬ（図３）は設けられない。また、配線層ＬＭＬ２は、ビット線層ＬＢＬ（図３）のかわりにビット線層ＬＢＬ２（図２５）を備える。また、配線層ＬＭＬ２は、導電層１９２のかわりに導電層１９２ｂを備える。
【0114】
ビット線層ＬＢＬ２は、例えば図２５及び図２６に示す様に、半導体層１３０に対応する位置において、トランジスタ層ＬＴｒの上面に順に設けられた導電層１７０ｂ、導電層１７１ｂ、並びに、導電層１７２ｂ及び絶縁層１７５ｂを備える。導電層１７０ｂ、導電層１７１ｂ、及び、導電層１７２ｂは、それぞれＸ方向に並ぶ複数の半導体層１３０に電気的に接続されている。絶縁層１７５ｂは、例えば図２５及び図２６に示す様に、導電層１７２ｂのＹ方向正側の面、Ｙ方向負側の面、及び、Ｚ方向正側の面の一部に設けられる。
【0115】
導電層１７０ｂ、導電層１７１ｂ、導電層１７２ｂ、及び、絶縁層１７５ｂを含む構造は、例えば図２５及び図２６に示す様にＸ方向に延伸し、Ｙ方向に複数並んで設けられる。導電層１７０ｂ、導電層１７１ｂ、及び、導電層１７２ｂは、例えば、Ｘ方向に並ぶ複数の選択トランジスタＳＴのソース電極、及び、メモリセルアレイＭＣＡのビット線ＢＬ（図１）として機能する。Ｙ方向に並ぶこれら構造の間には、例えば酸化シリコン（ＳｉＯ２）等の絶縁層１７３ｂが設けられる。
【0116】
導電層１７０ｂ、導電層１７１ｂ、導電層１７２ｂ、及び、絶縁層１７５ｂは、それぞれ、例えば、導電層１７０、導電層１７１、導電層１７２、及び、絶縁層１７５（図３）と同様の材料を含む。
【0117】
導電層１９２ｂは、例えば、（図３）と同様の材料を含む。導電層１９２ｂは、例えば金属酸化物層１９１、絶縁層１９０、及び、絶縁層１７５ｂを貫通し、導電層１９２ｂの下面は、導電層１７２ｂに接続されている。
【0118】
［第２実施形態の製造方法］
次に、図２７～図２９を参照して、第２実施形態に係る半導体装置の製造方法について説明する。図２７～図２９は、第２実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。
次に、図２７～図２９を参照して、第２実施形態に係る半導体装置の製造方法について説明する。図２７～図２９は、第２実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。
【0119】
本実施形態に係る半導体装置は、基本的には第１実施形態に係る半導体装置と同様に製造される。しかしながら、本変形例に係る半導体装置の製造方法では、図７～図１２を参照して説明した工程の次に、図２７～図２９に示す工程を行う。
【0120】
例えば図２７に示す工程では、図１２に示す構造の上面に、導電層１７０ｂ、導電層１７１ｂ、及び、導電層１７２ｂと同様の材料を含む導電層を順に形成した後、導電層１７０ｂ、導電層１７１ｂ、及び、導電層１７２ｂに対応する部分以外を除去して、導電層１７０ｂ、導電層１７１ｂ、及び、導電層１７２ｂを形成する。また、絶縁層１１３の上面、及び導電層１７２ｂの上面に、絶縁層１７３ｂと同様の材料を成膜した後、上面を除去平坦化して、絶縁層１７３ｂを形成する。この工程は、例えば、ＣＶＤ又はＡＬＤ、ＲＩＥ、ＣＭＰ等によって行う。
【0121】
次に、例えば図２８に示す様に、絶縁層１７３ｂ及び導電層１７２ｂの上面に、絶縁層１９０及び金属酸化物層１９１を順に形成する。この工程は、例えば、ＣＶＤ又はＡＬＤ等によって行う。
【0122】
また、例えば図２８に示す様に、金属酸化物層１９１を露出させた状態で、前述した第１酸化処理を行い、例えば酸素導入経路ＰＡ２０，ＰＡ２１により、半導体層１３０への酸素導入を行う。
【0123】
酸素導入経路ＰＡ２０は、金属酸化物層１９１を介し、また、例えば酸化シリコン（ＳｉＯ２）等の、絶縁層１９０及び絶縁層１７３ｂを介し、また、例えば酸化インジウムスズ（ＩｎＳｎＯ）等の導電層１７０ｂを介して、半導体層１３０の上面から酸素（Ｏ）を導入可能な経路である。
【0124】
酸素導入経路ＰＡ２１は、金属酸化物層１９１を介し、また、例えば酸化シリコン（ＳｉＯ２）等の、絶縁層１９０、絶縁層１７３ｂ、絶縁層１１３、及び、絶縁層１４０を介して、半導体層１３０の側面から酸素（Ｏ）を導入可能な経路である。
【0125】
次に、例えば図２９に示す様に、第１酸化処理によって、導電層１７２ｂの両側面及び上面が酸化され、絶縁層１７５ｂが形成される。
【0126】
次に、例えば図２０に示す工程と同様に、Ｚ方向に延伸し、金属酸化物層１９１、絶縁層１９０、及び、絶縁層１７５ｂを貫通して、導電層１７２ｂを露出させる開口を形成し、開口の内部に導電層１９２を形成する。この工程は、例えば、ＲＩＥ、ＣＶＤ、及び、ＣＭＰ等によって行う。
【0127】
次に、金属酸化物層１９１の上方に、第１実施形態と同様に配線層ＬＵＬ（図２）を形成することにより、第２実施形態に係る半導体装置が製造される。
【0128】
【0129】
［効果］
本実施形態に係る半導体装置においては、金属酸化物層１９１から半導体層１３０へ至る酸素導入経路ＰＡ２０，ＰＡ２１（図２８）が比較的短いため、第１酸化処理における酸素導入効率を高めることができる。
本実施形態に係る半導体装置においては、金属酸化物層１９１から半導体層１３０へ至る酸素導入経路ＰＡ２０，ＰＡ２１（図２８）が比較的短いため、第１酸化処理における酸素導入効率を高めることができる。
【0130】
［第３実施形態］
次に、図３０を用いて、第３実施形態に係る半導体装置について説明する。図３０は、本実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。以下の説明では、第１実施形態と同様の構成には同一の符号を付し、説明を省略する。
次に、図３０を用いて、第３実施形態に係る半導体装置について説明する。図３０は、本実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。以下の説明では、第１実施形態と同様の構成には同一の符号を付し、説明を省略する。
【0131】
本実施形態に係る半導体装置（図３０）は、基本的には、第１実施形態に係る半導体装置（図３）と同様に構成されている。しかしながら、本実施形態に係る半導体装置には、配線層ＬＭＬ（図３）のかわりに配線層ＬＭＬ３（図３０）が設けられる。配線層ＬＭＬ３は、基本的には、配線層ＬＭＬと同様に構成されている。しかしながら、配線層ＬＭＬ３は、プラグ層ＬＰＬ（図３）のかわりにプラグ層ＬＰＬ３（図３０）を備える。
【0132】
プラグ層ＬＰＬ３は、基本的には、プラグ層ＬＰＬと同様に構成されている。しかしながら、プラグ層ＬＰＬ３は、導電層１７０、導電層１７１、導電層１７２、及び、絶縁層１７５（図３）のかわりに、導電層１７０ｃ（図３０）を備える。
【0133】
導電層１７０ｃは、Ｚ方向に延伸する略円柱形状を有し、Ｘ方向及びＹ方向に複数並んで設けられる。導電層１７０ｃは、例えば、選択トランジスタＳＴのソース電極として機能する。
【0134】
導電層１７０ｃは、例えば、導電層１７０と同様の材料を含む。
【0135】
［第３実施形態の製造方法］
次に、図３１を参照して、第３実施形態に係る半導体装置の製造方法について説明する。図３１は、第３実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。
次に、図３１を参照して、第３実施形態に係る半導体装置の製造方法について説明する。図３１は、第３実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。
【0136】
本実施形態に係る半導体装置は、基本的には第１実施形態に係る半導体装置と同様に製造される。しかしながら、本実施形態に係る半導体装置の製造方法では、図１３を参照して説明した工程に対応する工程において、導電層１７０´、導電層１７１´、及び、導電層１７２´ではなく、導電層１７０ｃと同様の材料を含む導電層を形成する。また、図１４及び図１５を参照して説明した工程と同様の工程において、導電層１７０ｃ及び絶縁層１７３を形成する。
【0137】
また、例えば図３１に示す様に、金属酸化物層１９１を露出させた状態で、前述した第１酸化処理を行い、例えば酸素導入経路ＰＡ３０，ＰＡ１１により、半導体層１３０への酸素導入を行う。
【0138】
酸素導入経路ＰＡ３０は、金属酸化物層１９１を介し、また、例えば酸化シリコン（ＳｉＯ２）等の、絶縁層１９０、絶縁層１８３、及び、絶縁層１７３を介し、また、例えば酸化インジウムスズ（ＩｎＳｎＯ）等の導電層１７０ｃを介して、半導体層１３０の上面から酸素（Ｏ）を導入可能な経路である。
【0139】
［効果］
本実施形態に係る半導体装置においては、半導体層１３０の上面部分に、比較的体積が大きく酸素を含む導電層１７０ｃを形成することで、第１酸化処理における酸素導入効率を高めることができる。
本実施形態に係る半導体装置においては、半導体層１３０の上面部分に、比較的体積が大きく酸素を含む導電層１７０ｃを形成することで、第１酸化処理における酸素導入効率を高めることができる。
【0140】
［第４実施形態］
次に、図３２を用いて、第４実施形態に係る半導体装置について説明する。図３２は、本実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。以下の説明では、第１実施形態と同様の構成には同一の符号を付し、説明を省略する。
次に、図３２を用いて、第４実施形態に係る半導体装置について説明する。図３２は、本実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。以下の説明では、第１実施形態と同様の構成には同一の符号を付し、説明を省略する。
【0141】
本実施形態に係る半導体装置（図３２）は、基本的には、第１実施形態に係る半導体装置（図３）と同様に構成されている。しかしながら、本実施形態に係る半導体装置には、配線層ＬＭＬ（図３）のかわりに配線層ＬＭＬ４（図３２）が設けられる。配線層ＬＭＬ４は、基本的には、配線層ＬＭＬと同様に構成されている。しかしながら、配線層ＬＭＬ４は、プラグ層ＬＰＬ及びビット線層ＬＢＬ（図３）のかわりにプラグ層ＬＰＬ４及びビット線層ＬＢＬ４（図３２）を備える。また、配線層ＬＭＬ４は、絶縁層１９０の上面に金属酸化物層１９１を備えていない。
【0142】
プラグ層ＬＰＬ４（図３２）は、基本的には、プラグ層ＬＰＬ（図３）と同様に構成されている。しかしながら、プラグ層ＬＰＬ４は、絶縁層１１３の上面、並びに、導電層１７０、導電層１７１、及び、絶縁層１７５の外周面に、金属酸化物層１９１ｄ（図３０）を備える。
【0143】
金属酸化物層１９１ｄは、例えば、第１酸化処理（図３４）において、半導体層１３０への酸素導入効率を高める層として機能する。また、金属酸化物層１９１ｄは、配線層ＬＵＬ（図２）を形成する工程において使用する水素（Ｈ）等の還元性ガスによって、半導体層１３０が還元される（脱酸素（Ｏ）が起こる）ことを防ぐ層として機能する。
【0144】
金属酸化物層１９１ｄは、例えば金属酸化物層１９１と同様の元素、及び、同様の特性の膜を含む。
【0145】
金属酸化物層１９１ｄは、厚さ方向において幅ｄ２（図３２）を有する。幅ｄ２は、例えば、１ｎｍ以上５ｎｍ以下である。
【0146】
【0147】
［第４実施形態の製造方法］
次に、図３３～図３６を参照して、第４実施形態に係る半導体装置の製造方法について説明する。図３３～図３６は、第４実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。
次に、図３３～図３６を参照して、第４実施形態に係る半導体装置の製造方法について説明する。図３３～図３６は、第４実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。
【0148】
本実施形態に係る半導体装置は、基本的には第１実施形態に係る半導体装置と同様に製造される。しかしながら、本実施形態に係る半導体装置の製造方法では、図１４を参照して説明した工程に対応する工程の次に、図３３～図３６に示す工程を行う。
【0149】
例えば図３３に示す工程では、絶縁層１１３の上面、導電層１７０及び導電層１７１の外周面、並びに、導電層１７２の外周面及び上面に、金属酸化物層１９１ｄ´を形成する。金属酸化物層１９１ｄ´は、金属酸化物層１９１ｄと同様の材料を含む。この工程は、例えば、ＣＶＤ又はＡＬＤ等によって行う。
【0150】
次に、例えば図３４に示す様に、金属酸化物層１９１ｄ´を露出させた状態で、前述した第１酸化処理を行い、例えば酸素導入経路ＰＡ４０，ＰＡ４１により、半導体層１３０への酸素導入を行う。
【0151】
酸素導入経路ＰＡ４０は、金属酸化物層１９１ｄ´を介し、また、例えば酸化インジウムスズ（ＩｎＳｎＯ）等の導電層１７０を介して、半導体層１３０の上面から酸素（Ｏ）を導入可能な経路である。
【0152】
酸素導入経路ＰＡ４１は、金属酸化物層１９１ｄ´を介し、また、例えば酸化シリコン（ＳｉＯ２）等の絶縁層１１３及び絶縁層１４０を介して、半導体層１３０の側面から酸素（Ｏ）を導入可能な経路である。
【0153】
また、例えば図３４に示す様に、第１酸化処理により、導電層１７２の外周面及び上面が酸化され、絶縁層１７５´が形成される。絶縁層１７５´は、例えば絶縁層１７５と同様の材料を含む。
【0154】
次に、例えば図３５に示す様に、金属酸化物層１９１ｄ´の上面に、絶縁層１７３と同様の材料を成膜し、導電層１７２が露出するまで上面を除去平坦化して、絶縁層１７３、絶縁層１７５、及び、金属酸化物層１９１ｄを形成する。この工程は、ＣＶＤ及びＣＭＰ等によって行う。
【0155】
【0156】
次に、絶縁層１８３及び導電層１８４の上面に絶縁層１９０を形成し、また、Ｚ方向に延伸し、絶縁層１９０を貫通して導電層１８４を露出させる開口を形成し、開口の内部に導電層１９２を形成する。この工程は、例えば、ＲＩＥ，ＣＶＤ、及び、ＣＭＰ等によって行う。
【0157】
次に、絶縁層１９０の上方に、配線層ＬＵＬ（図２）を形成することにより、第４実施形態に係る半導体装置が製造される。
【0158】
［効果］
本実施形態に係る半導体装置においては、金属酸化物層１９１ｄから半導体層１３０へ至る酸素導入経路ＰＡ２０，ＰＡ２１（図３４）が比較的短いため、第１酸化処理における酸素導入効率を高めることができる。
本実施形態に係る半導体装置においては、金属酸化物層１９１ｄから半導体層１３０へ至る酸素導入経路ＰＡ２０，ＰＡ２１（図３４）が比較的短いため、第１酸化処理における酸素導入効率を高めることができる。
【0159】
また、第１酸化処理の後に、導電層１８２を形成するため、導電層１８２の側面は酸化されず、導電層１８２の配線抵抗値を比較的低くすることができる。
【0160】
また、金属酸化物層１９１ｄ（図３２）は、トランジスタ層ＬＴｒの上方を広範囲に覆うため、第１実施形態に係る半導体装置の製造方法と同様に、配線層ＬＵＬの形成時に水素（Ｈ）等の還元性ガスが半導体層１３０へ到達することを防ぎ、選択トランジスタＳＴ（図１）のスイッチング特性が劣化することを防ぐことができる。
【0161】
【0162】
本変形例に係る半導体装置は、基本的には、第４実施形態に係る半導体装置（図３２）と同様に構成されている。しかしながら、本変形例に係る半導体装置（図３７）には、金属酸化物層１９１ｄは設けられず、金属酸化物層１９１ｅが設けられる。金属酸化物層１９１ｅは、導電層１７０、導電層１７１、及び、絶縁層１７５の外周面に設けられる。
【0163】
金属酸化物層１９１ｅは、例えば、第１酸化処理（図３３）において、半導体層１３０への酸素供給効率を向上させる層として機能する。
【0164】
金属酸化物層１９１ｅは、例えば金属酸化物層１９１と同様の及び、同様の特性の膜を含む。
【0165】
金属酸化物層１９１ｅは、厚さ方向において幅ｄ３（図３７）を有する。幅ｄ３は、例えば、１ｎｍ以上５ｎｍ以下である。
【0166】
［第４実施形態の変形例１の製造方法］
次に、図３８及び図３９を参照して、第４実施形態の変形例１に係る半導体装置の製造方法について説明する。図３８及び図３９は、本変形例に係る半導体装置の製造方法について説明するための模式的な断面図である。
次に、図３８及び図３９を参照して、第４実施形態の変形例１に係る半導体装置の製造方法について説明する。図３８及び図３９は、本変形例に係る半導体装置の製造方法について説明するための模式的な断面図である。
【0167】
本変形例に係る半導体装置は、基本的には第４実施形態に係る半導体装置と同様に製造される。しかしながら、本変形例に係る半導体装置の製造方法では、図３５を参照して説明した工程のかわりに、図３８及び図３９に示す工程を行う。
【0168】
例えば図３８に示す工程では、図３４に示す構造から、絶縁層１１３及び絶縁層１７５´の上面に設けられた金属酸化物層１９１ｄ´の一部と、導電層１７２の上面に設けられた絶縁層１７５´の一部を除去し、絶縁層１７５及び金属酸化物層１９１ｅを形成する。この工程は、例えば、ＲＩＥ等によって行う。
【0169】
次に、例えば図３９に示す様に、図３８に示す構造の上面に、絶縁層１７３と同様の材料を成膜し、導電層１７２が露出するまで上面を除去平坦化して、絶縁層１７３を形成する。この工程は、ＣＶＤ及びＣＭＰ等によって行う。
【0170】
【0171】
本変形例に係る半導体装置は、基本的には、第４実施形態の変形例１に係る半導体装置（図３７）と同様に構成されている。しかしながら、本変形例に係る半導体装置において、配線層ＬＭＬ４には、プラグ層ＬＰＬ４（図３７）は設けられない。また、配線層ＬＭＬ４は、ビット線層ＬＢＬ４（図３７）のかわりにビット線層ＬＢＬ４ｂ（図４０）を備える。
【0172】
ビット線層ＬＢＬ４ｂは、例えば図４０に示す様に、半導体層１３０に対応する位置において、トランジスタ層ＬＴｒの上面に順に設けられた導電層１７０ｆ、導電層１７１ｆ、並びに、導電層１７２ｆ及び絶縁層１７５ｆを備える。また、ビット線層ＬＢＬ４ｂは、例えば図４０に示す様に、導電層１７０ｆ、導電層１７１ｆ、及び、絶縁層１７５ｆの両側面に形成された金属酸化物層１９１ｆを備える。
【0173】
導電層１７０ｆ、導電層１７１ｆ、及び、導電層１７２ｆは、それぞれＸ方向に並ぶ複数の半導体層１３０に電気的に接続されている。絶縁層１７５ｆは、導電層１７２ｆのＹ方向正側の面、及び、Ｙ方向負側の面に設けられる。
【0174】
導電層１７０ｆ、導電層１７１ｆ、導電層１７２ｆ、絶縁層１７５ｆ、及び、金属酸化物層１９１ｆを含む構造は、例えば図４０に示す様に、Ｘ方向に延伸し、また、Ｙ方向に複数並んで設けられる。導電層１７０ｆ、導電層１７１ｆ、及び、導電層１７２ｆは、例えば、Ｘ方向に並ぶ複数の選択トランジスタＳＴのソース電極、及び、メモリセルアレイＭＣＡのビット線ＢＬ（図１）として機能する。Ｙ方向に並ぶこれら構造の間には、絶縁層１７３が設けられる。
【0175】
導電層１７０ｆ、導電層１７１ｆ、導電層１７２ｆ、及び、絶縁層１７５ｆは、それぞれ、例えば、導電層１７０、導電層１７１、導電層１７２、及び、絶縁層１７５（図３）と同様の材料を含む。
【0176】
金属酸化物層１９１ｆは、例えば、第１酸化処理（図３３）において、半導体層１３０への酸素導入効率を高める層として機能する。
【0177】
金属酸化物層１９１ｆは、例えば金属酸化物層１９１と同様の元素、及び、同様の特性の膜を含む。
【0178】
金属酸化物層１９１ｆは、厚さ方向において幅ｄ４（図４０）を有する。幅ｄ４は、例えば、１ｎｍ以上５ｎｍ以下である。
【0179】
【0180】
本変形例に係る半導体装置は、基本的には、第４実施形態の変形例２に係る半導体装置（図４０）と同様に構成されている。しかしながら、本変形例に係る半導体装置においては、導電層１７０ｆ及び金属酸化物層１９１ｆのかわりに、導電層１７０ｇ及び金属酸化物層１９１ｇが設けられる。
【0181】
導電層１７０ｇは、基本的には導電層１７０ｆと同様に設けられる。しかしながら、導電層１７０ｇのＹ方向の両側面には、金属酸化物層１９１ｇは設けられていない。
【0182】
金属酸化物層１９１ｇは、例えば、導電層１７１ｆのＹ方向の両側面、及び、絶縁層１７５ｆの導電層１７２ｆから遠い側の両側面に設けられる。
【0183】
金属酸化物層１９１ｇは、例えば、第１酸化処理（図３４）において、半導体層１３０への酸素導入効率を高める層として機能する。
【0184】
金属酸化物層１９１ｇは、例えば金属酸化物層１９１と同様の元素、及び、同様の特性の膜を含む。
【0185】
金属酸化物層１９１ｇは、厚さ方向において幅ｄ５（図４１）を有する。幅ｄ５は、例えば、１ｎｍ以上５ｎｍ以下である。
【0186】
［第４実施形態の変形例３の製造方法］
次に、図４２～図４６を参照して、第４実施形態の変形例３に係る半導体装置の製造方法について説明する。図４２～図４６は、第４実施形態の変形例３に係る半導体装置の製造方法について説明するための模式的な断面図である。
次に、図４２～図４６を参照して、第４実施形態の変形例３に係る半導体装置の製造方法について説明する。図４２～図４６は、第４実施形態の変形例３に係る半導体装置の製造方法について説明するための模式的な断面図である。
【0187】
本実施形態に係る半導体装置は、基本的には第１実施形態に係る半導体装置と同様に製造される。しかしながら、本変形例に係る半導体装置の製造方法では、図１３を参照して説明した工程の次に、図４２～図４６に示す工程を行う。
【0188】
例えば図４２に示す工程では、導電層１７１ｆ及び導電層１７２ｆに対応する位置にフォトリソグラフィ等によりマスク材を形成し、マスク材に被覆されていない部分を除去することによって、導電層１７１ｆ及び導電層１７２ｆを形成する。この工程は、例えば、ＲＩＥ等によって行う。尚、この工程においては、図１４に示す工程の様に、導電層１７０´の加工は行わない。
【0189】
次に、例えば図４３に示す様に、導電層１７０´の上面、導電層１７１ｆの側面、並びに、導電層１７２ｆの外周面及び上面に、金属酸化物層１９１ｇ´を形成する。金属酸化物層１９１ｇ´は、金属酸化物層１９１ｇと同様の材料を含む。この工程は、例えば、ＣＶＤ又はＡＬＤ等によって行う。
【0190】
次に、例えば図４４に示す様に、金属酸化物層１９１ｇ´を露出させた状態で、前述した第１酸化処理を行い、例えば酸素導入経路ＰＡ５０，ＰＡ５１により、半導体層１３０への酸素導入を行う。
【0191】
酸素導入経路ＰＡ５０は、金属酸化物層１９１ｇ´を介し、また、例えば酸化インジウムスズ（ＩｎＳｎＯ）等の導電層１７０´を介して、半導体層１３０の上面から酸素（Ｏ）を導入可能な経路である。
【0192】
酸素導入経路ＰＡ５１は、金属酸化物層１９１ｇ´を介し、また、導電層１７０´、並びに、酸化シリコン（ＳｉＯ２）等の絶縁層１１３及び絶縁層１４０を介して、半導体層１３０の側面から酸素（Ｏ）を導入可能な経路である。
【0193】
また、例えば図４４に示す様に、第１酸化処理により、導電層１７２ｆの外周面及び上面が酸化され、絶縁層１７５ｆ´が形成される。絶縁層１７５ｆ´は、例えば絶縁層１７５ｆと同様の材料を含む。
【0194】
【0195】
次に、例えば図４６に示す様に、図４５に示す構造の上面に、絶縁層１７３と同様の材料を成膜し、導電層１７２ｆが露出するまで上面を除去平坦化して、絶縁層１７３を形成する。この工程は、ＣＶＤ及びＣＭＰ等によって行う。
【0196】
【0197】
［第５実施形態］
次に、図４７を用いて、第５実施形態に係る半導体装置について説明する。図４７は、本実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。以下の説明では、第４実施形態と同様の構成には同一の符号を付し、説明を省略する。
次に、図４７を用いて、第５実施形態に係る半導体装置について説明する。図４７は、本実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。以下の説明では、第４実施形態と同様の構成には同一の符号を付し、説明を省略する。
【0198】
本実施形態に係る半導体装置（図４７）は、基本的には、第４実施形態に係る半導体装置（図３２）と同様に構成されている。しかしながら、本実施形態に係る半導体装置には、配線層ＬＭＬ４（図３２）のかわりに配線層ＬＭＬ５（図４７）が設けられる。配線層ＬＭＬ５は、基本的には、配線層ＬＭＬ４と同様に構成されている。しかしながら、配線層ＬＭＬ５は、プラグ層ＬＰＬ４のかわりにプラグ層ＬＰＬ５を備える。
【0199】
プラグ層ＬＰＬ５（図４７）は、基本的には、プラグ層ＬＰＬ４（図３２）と同様に構成されている。しかしながら、プラグ層ＬＰＬ５は、絶縁層１１３と金属酸化物層１９１ｄとの間、並びに、導電層１７０、導電層１７１、及び、絶縁層１７５と、金属酸化物層１９１ｄとの間に、例えば酸化シリコン（ＳｉＯ２）等の絶縁層１９３を備える。
【0200】
［第５実施形態の製造方法］
次に、図４８～図５１を参照して、第５実施形態に係る半導体装置の製造方法について説明する。図４８～図５１は、第５実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。
次に、図４８～図５１を参照して、第５実施形態に係る半導体装置の製造方法について説明する。図４８～図５１は、第５実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。
【0201】
本実施形態に係る半導体装置は、基本的には第１実施形態に係る半導体装置と同様に製造される。しかしながら、本実施形態に係る半導体装置の製造方法では、図１４を参照して説明した工程に対応する工程の次に、図４８～図５１に示す工程を行う。
【0202】
例えば図４８に示す工程では、絶縁層１１３の上面、導電層１７０及び導電層１７１の外周面、並びに、導電層１７２の外周面及び上面に、順に、絶縁層１９３´及び金属酸化物層１９１ｄ´を形成する。絶縁層１９３´は、例えば絶縁層１９３と同様の材料を含む。この工程は、例えば、ＣＶＤ又はＡＬＤ等によって行う。
【0203】
次に、例えば図４９に示す様に、金属酸化物層１９１ｄ´を露出させた状態で、前述した第１酸化処理を行い、例えば酸素導入経路ＰＡ６０，ＰＡ６１により、半導体層１３０への酸素導入を行う。
【0204】
酸素導入経路ＰＡ６０は、金属酸化物層１９１ｄ´を介し、また、例えば酸化シリコン（ＳｉＯ２）等の絶縁層１９３´、例えば酸化インジウムスズ（ＩｎＳｎＯ）等の導電層１７０を介して、半導体層１３０の上面から酸素（Ｏ）を導入可能な経路である。
【0205】
酸素導入経路ＰＡ６１は、金属酸化物層１９１ｄ´を介し、また、例えば酸化シリコン（ＳｉＯ２）等の絶縁層１９３´、絶縁層１１３、及び、絶縁層１４０を介して、半導体層１３０の側面から酸素（Ｏ）を導入可能な経路である。
【0206】
また、例えば図４９に示す様に、第１酸化処理により、導電層１７２の外周面及び上面が酸化され、絶縁層１７５´が形成される。絶縁層１７５´は、例えば絶縁層１７５と同様の材料を含む。
【0207】
次に、例えば図５０に示す様に、金属酸化物層１９１ｄ´の上面に、絶縁層１７３と同様の材料を成膜し、導電層１７２が露出するまで上面を除去平坦化して、絶縁層１７３、絶縁層１７５、金属酸化物層１９１ｄ、及び、絶縁層１９３を形成する。この工程は、ＣＶＤ及びＣＭＰ等によって行う。
【0208】
【0209】
次に、絶縁層１８３及び導電層１８４の上面に絶縁層１９０を形成し、また、Ｚ方向に延伸し、絶縁層１９０を貫通して、導電層１８４を露出させる開口を形成し、開口の内部に導電層１９２を形成する。この工程は、例えば、ＲＩＥ，ＣＶＤ、及び、ＣＭＰ等によって行う。
【0210】
次に、絶縁層１９０の上方に、配線層ＬＵＬ（図２）を形成することにより、第５実施形態に係る半導体装置が製造される。
【0211】
［効果］
本実施形態に係る半導体装置においては、金属酸化物層１９１ｄに接する酸化シリコン（ＳｉＯ２）等の絶縁層１９３´により、特に酸素導入経路ＰＡ６０（図４９）の様な経路で半導体層１３０へ酸素を導入できるため、第１酸化処理における酸素導入効率を高めることができる。
本実施形態に係る半導体装置においては、金属酸化物層１９１ｄに接する酸化シリコン（ＳｉＯ２）等の絶縁層１９３´により、特に酸素導入経路ＰＡ６０（図４９）の様な経路で半導体層１３０へ酸素を導入できるため、第１酸化処理における酸素導入効率を高めることができる。
【0212】
また、第１酸化処理の後に、導電層１８２を形成するため、導電層１８２の側面は酸化されず、導電層１８２の配線抵抗値を比較的低くすることができる。
【0213】
また、金属酸化物層１９１ｄ（図４７）は、トランジスタ層ＬＴｒの上方を広範囲に覆うため、第１実施形態に係る半導体装置の製造方法と同様に、配線層ＬＵＬの形成時に水素（Ｈ）等の還元性ガスが半導体層１３０へ到達することを防ぎ、選択トランジスタＳＴ（図１）のスイッチング特性が劣化することを防ぐことができる。
【0214】
【0215】
本変形例に係る半導体装置は、基本的には、第５実施形態に係る半導体装置（図４７）と同様に構成されている。しかしながら、本変形例に係る半導体装置において、配線層ＬＭＬ５には、プラグ層ＬＰＬ５（図４７）は設けられない。また、配線層ＬＭＬ５は、ビット線層ＬＢＬ４（図４７）のかわりにビット線層ＬＢＬ５（図５２）を備える。
【0216】
ビット線層ＬＢＬ５（図５２）は、基本的には、ビット線層ＬＢＬ４ｂ（図４０）と同様に構成されている。しかしながら、ビット線層ＬＢＬ５は、金属酸化物層１９１ｆのかわりに、金属酸化物層１９１ｈを備える。また、ビット線層ＬＢＬ５は、絶縁層１１３と金属酸化物層１９１ｈとの間、並びに、導電層１７０ｆ、導電層１７１ｆ、及び、絶縁層１７５ｆと、金属酸化物層１９１ｈとの間に、例えば酸化シリコン（ＳｉＯ２）等の絶縁層１９３ｈを備える。
【0217】
金属酸化物層１９１ｈは、例えば金属酸化物層１９１と同様の元素、及び、同様の特性の膜を含む。
【0218】
【0219】
【0220】
本変形例に係る半導体装置は、基本的には、第５実施形態の変形例１に係る半導体装置（図５２）と同様に構成されている。しかしながら、本変形例に係る半導体装置は、ビット線層ＬＢＬ５（図５２）のかわりにビット線層ＬＢＬ５ｂ（図５３）を備える。
【0221】
ビット線層ＬＢＬ５ｂ（図５３）は、基本的には、ビット線層ＬＢＬ５（図５２）と同様に構成されている。しかしながら、ビット線層ＬＢＬ５ｂは、金属酸化物層１９１ｈのかわりに、金属酸化物層１９１ｉを備える。金属酸化物層１９１ｉは、絶縁層１９３ｈの一部を介して、導電層１７０ｆ、導電層１７１ｆ、導電層１７２ｆ、及び、絶縁層１７５ｆを含む構造の、Ｙ方向正側及びＹ方向負側に、設けられる。
【0222】
金属酸化物層１９１ｉは、例えば金属酸化物層１９１と同様の元素、及び、同様の特性の膜を含む。
【0223】
金属酸化物層１９１ｉは、厚さ方向において、金属酸化物層１９１ｄ（図４７）と同様の、幅ｄ２を有する。
【0224】
［第６実施形態］
次に、図５４を用いて、第６実施形態に係る半導体装置について説明する。図５４は、本実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。以下の説明では、第５施形態と同様の構成には同一の符号を付し、説明を省略する。
次に、図５４を用いて、第６実施形態に係る半導体装置について説明する。図５４は、本実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。以下の説明では、第５施形態と同様の構成には同一の符号を付し、説明を省略する。
【0225】
本実施形態に係る半導体装置（図５４）は、基本的には、第５実施形態に係る半導体装置（図４７）と同様に構成されている。しかしながら、本実施形態に係る半導体装置は、配線層ＬＭＬ５（図４７）のかわりに配線層ＬＭＬ６（図５４）を備える。配線層ＬＭＬ６は、基本的には、配線層ＬＭＬ５と同様に構成されている。しかしながら、配線層ＬＭＬ６は、ビット線層ＬＢＬ４及びプラグ層ＬＰＬ５（図４７）のかわりに、ビット線層ＬＢＬ６及びプラグ層ＬＰＬ６（図５４）を備える。
【0226】
ビット線層ＬＢＬ６（図５４）は、基本的には、ビット線層ＬＢＬ４（図４７）と同様に構成されている。しかしながら、ビット線層ＬＢＬ６においては、隣接する２つの導電層１８１、導電層１８２、及び、導電層１８４の間には、空洞ＡＧ１が設けられている。
【0227】
プラグ層ＬＰＬ６（図５４）は、基本的には、プラグ層ＬＰＬ５（図４７）と同様に構成されている。しかしながら、プラグ層ＬＰＬ６においては、金属酸化物層１９１ｄのかわりに金属酸化物層１９１ｊが設けられている。また、金属酸化物層１９１ｊの上方には、空洞ＡＧ１の一部が設けられている。
【0228】
空洞ＡＧ１は空洞ＡＧ１の在る部分の周囲に配置された固体材料に囲まれた、いわゆる空間を指し、空洞ＡＧ１の在る部分はいずれの固体材料も含まない。空洞ＡＧ１は、例えば、窒素、酸素、及び希ガス等の複数の気体の混合物からなる空気等を含む空間である。尚、空洞ＡＧ１はいずれの気体も含まない様に脱気されていても良い。
【0229】
金属酸化物層１９１ｊは、例えば金属酸化物層１９１と同様の元素、及び、同様の特性の膜を含む。
【0230】
金属酸化物層１９１ｊは、厚さ方向において、金属酸化物層１９１ｄ（図４７）と同様の、幅ｄ２を有する。
【0231】
［第６実施形態の製造方法］
次に、図５５及び図５６を参照して、第６実施形態に係る半導体装置の製造方法について説明する。図５５及び図５６は、第６実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。
次に、図５５及び図５６を参照して、第６実施形態に係る半導体装置の製造方法について説明する。図５５及び図５６は、第６実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。
【0232】
本実施形態に係る半導体装置は、基本的には第５実施形態に係る半導体装置と同様に製造される。しかしながら、本実施形態に係る半導体装置の製造方法では、図５０を参照して説明した工程に対応する工程の次に、図５５及び図５６に示す工程を行う。
【0233】
例えば図５５に示す工程では、導電層１８１´、導電層１８２´、導電層１８４´、及び、例えば酸化シリコン（ＳｉＯ２）等の絶縁層１９０´を順に形成する。この工程は、例えば、ＣＶＤ又はＡＬＤ等によって行う。
【0234】
次に、例えば図５６に示す様に、金属酸化物層１９１ｄ、絶縁層１７３、導電層１８１´、導電層１８２´、導電層１８４´、及び、絶縁層１９０´の一部を除去して、空洞ＡＧ１、金属酸化物層１９１ｊ、導電層１８１、導電層１８２、導電層１８４、及び、絶縁層１９０を形成する。この工程は、例えば、ＲＩＥ等によって行う。
【0235】
次に、導電層１９２、及び、配線層ＬＵＬ（図２）を形成することにより、第６実施形態に係る半導体装置が製造される。
【0236】
［その他の実施形態］
以上、第１実施形態～第６実施形態に係る半導体装置について説明した。しかしながら、これらの実施形態に係る半導体装置はあくまでも例示であり、具体的な構成、動作等は適宜調整可能である。
以上、第１実施形態～第６実施形態に係る半導体装置について説明した。しかしながら、これらの実施形態に係る半導体装置はあくまでも例示であり、具体的な構成、動作等は適宜調整可能である。
【0237】
【0238】
また、以上の説明では、選択トランジスタＳＴ（図１）に接続されるメモリ部として、キャパシタＣａｐ（図１）が採用される例について説明した。しかしながら、メモリ部は、キャパシタＣａｐでなくても良い。例えば、メモリ部は、強誘電体、強磁性体、ＧｅＳｂＴｅ等のカルコゲン材料、又は、その他の材料を含み、これら材料の特性を利用してデータを記録するものであっても良い。例えば、以上において説明したいずれかの構造において、キャパシタＣａｐを形成する電極間の絶縁層に、これら材料のいずれかを含ませても良い。
【0239】
また、以上の説明では、選択トランジスタＳＴ（図１）のチャネル領域として機能する半導体層１３０について、例えばＺ方向に延伸し、略円柱形状を有する例を示した。しかしながら、半導体層１３０は、例えば図５７に示す様に、Ｚ方向に延伸する略円筒形状であっても良い。また、半導体層１３０の内部には、Ｚ方向に延伸する略円柱形状の絶縁層１３１が設けられていても良い。絶縁層１３１は、例えば、酸化シリコン（ＳｉＯ２）等を含む。
【0240】
尚、図５７に示す例においては、第１酸化処理において、酸素導入経路ＰＡ７０により、半導体層１３０の酸化を行っても良い。酸素導入経路ＰＡ７０は、金属酸化物層１９１を介し、また、例えば酸化シリコン（ＳｉＯ２）等の、絶縁層１９０、絶縁層１８３、及び、絶縁層１７３を介し、また、例えば酸化インジウムスズ（ＩｎＳｎＯ）等の導電層１７０を介し、更に絶縁層１３１を介して、半導体層１３０の内側面から酸素（Ｏ）を導入可能な経路である。この様な酸素導入経路ＰＡ７０を有することにより、図５７に示す構造では、半導体層１３０の内部からも酸素（Ｏ）供給が可能であるため、半導体層１３０への酸素供給効率をより向上させることができる。
【0241】
［その他］
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0242】
Ｓｕｂ…基板、１３０…半導体層、１４０…絶縁層、１５０…導電層、１７２…導電層、１７５…絶縁層、１８２…導電層、１８５…絶縁層、１９１…金属酸化物層。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】