特開 2024-134126 電圧制御発振器、クロック生成回路、送受信装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024134126

(43)【公開日】2024-10-03

(54)【発明の名称】電圧制御発振器、クロック生成回路、送受信装置

(51)【国際特許分類】

   H03B 5/12 20060101AFI20240926BHJP

   H03L 7/099 20060101ALI20240926BHJP

【ＦＩ】

H03B5/12 B

H03B5/12 G

H03L7/099

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023044247

(22)【出願日】2023-03-20

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和３年度、国立研究開発法人新エネルギー・産業技術総合開発機構「ポスト５Ｇ情報通信システム基盤強化研究開発事業／ポスト５Ｇ情報通信システムの開発」に関する委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】浦川 剛

【テーマコード（参考）】

5J081

5J106

【Ｆターム（参考）】

5J081AA02

5J081BB01

5J081BB10

5J081CC05

5J081DD04

5J081DD11

5J081DD24

5J081EE02

5J081EE03

5J081FF25

5J081GG05

5J106AA04

5J106BB01

5J106CC01

5J106CC21

5J106CC52

5J106DD05

5J106DD08

5J106GG01

5J106HH01

5J106JJ01

5J106KK02

5J106LL01

(57)【要約】      （修正有）

【課題】高周波数の信号を生成できる電圧制御発振器、クロック生成回路及び送受信装置を提供する。
【解決手段】電圧制御発振器１１２において、第１インダクタＬ１は、第１端Ｎ１、第２端Ｎ２及びセンタータップＣＴを有する。第１可変容量ＣＣは、第１端Ｎ１と第２端Ｎ２との間に接続されている。第２可変容量ＶＣ１は、第１端Ｎ１と可変の第１電圧を印加される第１ノードＮＶとの間に接続されている。第３可変容量ＶＣ２は、第２端Ｎ２と第１ノードＮＶとの間に接続されている。第２インダクタＬ２は、第１インダクタＬ１と磁気結合するように設けられ、第３端Ｎ３及び第４端Ｎ４を有する。第１バッファＢＦ１は、第３端Ｎ３と電気的に接続された第１入力ＩＮ１及び第４端Ｎ４と電気的に接続された第２入力ＩＩ１を有する。第２バッファＢＦ２は、第３端Ｎ３と電気的に接続された第３入力ＩＮ２及び第４端Ｎ４と電気的に接続された第４入力ＩＩ２を有する。
【選択図】図４

【特許請求の範囲】

【請求項1】

第１端及び第２端を有する第１インダクタと、
前記第１端と前記第２端との間に接続された第１可変容量と、
前記第１端と可変の第１電圧を印加される第１ノードとの間に接続され、前記第１電圧に基づく可変の容量を有する第２可変容量と、
前記第２端と前記第１ノードとの間に接続され、前記第１電圧に基づく可変の容量を有する第３可変容量と、
前記第１端と、第２電圧を印加される第２ノードとの間に接続された第１トランジスタと、
前記第２端と、前記第２ノードとの間に接続された第２トランジスタと、
前記第１インダクタと磁気結合するように設けられ、第３端及び第４端を有する第２インダクタと、
前記第３端と電気的に接続された第１入力及び前記第４端と電気的に接続された第２入力を有する第１バッファと、
前記第３端と電気的に接続された第３入力及び前記第４端と電気的に接続された第４入力を有する第２バッファと、
を備える電圧制御発振器。

【請求項2】

前記第１インダクタは、第１軸及び第２軸に沿って延びる線状の形状を有する第１導電体を備え、
前記第２インダクタは、前記第１インダクタと交わることなく、前記第１軸及び前記第２軸に沿って延びる線状の形状を有する第２導電体を備える、
請求項１に記載の電圧制御発振器。

【請求項3】

第１導電体の前記第１軸及び前記第２軸に沿った形状は、前記第１軸及び前記第２軸それぞれと直交する第３軸に沿って見た場合に、第２導電体の前記第１軸及び前記第２軸に沿った形状と重なる、
請求項２に記載の電圧制御発振器。

【請求項4】

前記第１導電体は、突出部を含み、
前記突出部は、前記第１導電体の一端と他端との間に位置し、前記第１導電体の線から突出する、
請求項３に記載の電圧制御発振器。

【請求項5】

前記突出部は、電流を供給される、
請求項４に記載の電圧制御発振器。

【請求項6】

前記第２導電体は、一端と他端とを有し、
前記第２導電体は、前記第２導電体の前記一端と前記他端との間で電圧を供給されない、
請求項５に記載の電圧制御発振器。

【請求項7】

前記第１入力、前記第２入力、前記第３入力、及び前記第４入力は、前記第１端及び前記第２端と直接に又は容量を介して接続されていない、
請求項１に記載の電圧制御発振器。

【請求項8】

請求項１乃至請求項７のいずれか１項に記載の電圧制御発振器と、
前記第３端上の第１信号又は前記第４端上の第２信号の第１周波数を分周した第２周波数を有する第３信号を出力する第１回路と、
前記第３信号を受け取り、前記第１ノードに前記第１電圧を供給する第２回路と、
を備えるクロック生成回路。

【請求項9】

前記第２回路は、第１クロック信号を受け取り、前記第１クロック信号の第３周波数と、前記第２周波数との違いに基づいて、前記第１電圧を生成する、
請求項８に記載のクロック生成回路。

【請求項10】

送受信装置であって、
請求項８に記載のクロック生成回路と、
前記第１バッファから出力される第４信号を受け取り、前記第４信号を使用して第５信号を出力する第３回路と、
前記送受信装置の外部から第６信号を受け取り、前記第２バッファから出力される第７信号を受け取る第４回路と、
を備える送受信装置。

【発明の詳細な説明】

【技術分野】

【0001】

実施形態は、概して、電圧制御発振器、クロック生成回路、送受信装置に関する。

【背景技術】

【0002】

メモリと、メモリを制御するコントローラとを含んだシステムが知られている。このようなシステムの高速な動作に対する要求が高まっている。このようなシステムにおいて、１００Ｇｂｐｓを超える高速なデータレートを実現するために、非常に高い周波数のクロック信号の使用が考えられる。このような非常に高い周波数の信号を生成できる技術が求められる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２１－０４４７１５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

高周波数の信号を生成できる電圧制御発振器、クロック生成回路、送受信装置を提供しようとするものである。

【課題を解決するための手段】

【0005】

一実施形態による電圧制御発振器は、第１インダクタと、第１可変容量と、第２可変容量と、第３可変容量と、第１トランジスタと、第２トランジスタと、第２インダクタと、第１バッファと、第２バッファと、を備える。

【0006】

上記第１インダクタは、第１端及び第２端を有する。上記第１可変容量は、上記第１端と上記第２端との間に接続されている。上記第２可変容量は、上記第１端と可変の第１電圧を印加される第１ノードとの間に接続されており、上記第１電圧に基づく可変の容量を有する。上記第３可変容量は、上記第２端と上記第１ノードとの間に接続されており、上記第１電圧に基づく可変の容量を有する。上記第１トランジスタは、上記第１端と、第２電圧を印加される第２ノードとの間に接続されている。上記第２トランジスタは、上記第２端と、上記第２ノードとの間に接続されている。上記第２インダクタは、上記第１インダクタと磁気結合するように設けられ、第３端及び第４端を有する。上記第１バッファは、上記第３端と電気的に接続された第１入力及び上記第４端と電気的に接続された第２入力を有する。上記第２バッファは、上記第３端と電気的に接続された第３入力及び上記第４端と電気的に接続された第４入力を有する。

【図面の簡単な説明】

【0007】

【図1】図１は、第１実施形態の電圧制御発振器を含んだ送受信装置を含んだシステムの機能ブロックを示す。

【図2】図２は、第１実施形態の電圧制御発振器を含んだ送受信装置の機能ブロックを示す。

【図3】図３は、第１実施形態の電圧制御発振器を含んだクロック生成回路の機能ブロックを示す。

【図4】図４は、第１実施形態の電圧制御発振器の構成要素及び構成要素の接続を示す。

【図5】図５は、第１実施形態の電圧制御発振器のインダクタの構造の例を示す。

【図6】図６は、第１実施形態の電圧制御発振器のインダクタの構造の例を示す。

【図7】図７は、第１実施形態の電圧制御発振器の幾つかのノードの電位を時間に沿って示す。

【図8】図８は、第１実施形態の電圧制御発振器の幾つかのノードの電位を時間に沿って示す。

【図9】図９は、第１実施形態の電圧制御発振器の幾つかのノードの電位を時間に沿って示す。

【図10】図１０は、第１実施形態及び比較例の電圧制御発振器の動作のシミュレーションの結果を示す。

【図11】図１１は、第１実施形態及び比較例の電圧制御発振器による特性を示す。

【図12】図１２は、第１実施形態及び比較例の電圧制御発振器による特性を示す。

【発明を実施するための形態】

【0008】

以下に実施形態が図面を参照して記述される。或る実施形態又は相違する実施形態での略同一の機能及び構成を有する複数の構成要素は、互いに区別されるために、参照符号の末尾にさらなる数字又は文字が付加される場合がある。

【0009】

本明細書及び特許請求の範囲において、或る第１要素が別の第２要素に「接続されている」とは、第１要素が直接的又は常時或いは選択的に導電性となる要素を介して第２要素に電気的に接続されていることを含む。

【0010】

１．第１実施形態
１．１．構成（構造）
図１は、第１実施形態の電圧制御発振器を含んだ送受信装置を含んだシステムの機能ブロックを示す。図１に示されるように、システム１００は、送受信装置１、データ送受信装置２、及びデータ送受信装置２を含む。

【0011】

データ送受信装置２及び３は、データを送信及び受信する機能を含んだ装置である。データ送受信装置２は、データ送受信装置３との間でデータを含んだ信号を送信及び受信する。データは、データ送受信装置２とデータ送受信装置３との間で授受されるあらゆる情報を含む。データ送受信装置２及び３の例は、メモリ及びホスト装置を含む。一例において、データ送受信装置２は、ホスト装置であり、データ送受信装置３は、メモリである。この例に基づくと、データの例は、コマンド、制御信号、メモリに書き込まれるデータ、メモリから読み出されたデータ、メモリに対して書き込まれるデータ及び読み出されるデータを特定するアドレスを含んだ情報、メモリの状態を示すステータス情報を含む。

【0012】

送受信装置１は、データ送受信装置２及びデータ送受信装置３と通信する装置である。送受信装置１は、通信路を使用してデータ送受信装置２と通信できるとともに、他の通信路を使用してデータ送受信装置３と通信できる。何れの通信路も、有線の形態を有していてもよいし、無線の形態を有していてもよい。送受信装置１は、中継装置又はブリッジ装置として機能し、データ送受信装置２とデータ送受信装置３との間の通信を中継する。すなわち、送受信装置１は、データ送受信装置２から送信された信号を受け取り、受け取られた信号に含まれるデータを含んだ信号をデータ送受信装置３に送信する。送受信装置１はまた、データ送受信装置３から送信された信号を受け取り、受け取られた信号に含まれるデータを含んだ信号をデータ送受信装置２に送信する。一例において、送受信装置１は、半導体を含んだチップの形態を有する。

【0013】

システム１００は、直列に接続された２以上の送受信装置１を含んでいてもよい。

【0014】

図２は、第１実施形態の電圧制御発振器を含んだ送受信装置の機能ブロックを示す。図２に示されるように、送受信装置１は、クロック生成回路１１、受信回路１２、送信回路１３、及びデータ処理回路１４を含む。

【0015】

クロック生成回路１１は、データの送信及び受信に使用されるクロック信号ＣＬＫを生成する。クロック信号ＣＬＫは、或る周波数を有する周期信号である。クロック信号ＣＬＫは、一般的に差動信号からなる。

【0016】

受信回路１２は、受信信号を受け取る。受信信号は、データ送受信装置２からデータ送受信装置３に信号が送信される場合は、データ送受信装置２から送信される信号である。受信信号は、データ送受信装置３からデータ送受信装置２に信号が送信される場合は、データ送受信装置３から送信される信号である。受信回路１２は、クロック生成回路１１からクロック信号ＣＬＫを受け取る。受信回路１２は、クロック信号ＣＬＫに基づくタイミングで動作する。すなわち、受信回路１２は、クロック信号ＣＬＫを使用して、受信信号を受け取る。加えて又は代替的に、受信回路１２は、クロック信号ＣＬＫを使用して、受け取られた受信信号を復調して、受信信号に含まれるデータ、すなわち、受信データを取得する。受信回路１２は、取得した受信データを１４に出力する。

【0017】

送信回路１３は、送信信号を出力する。送信信号は、データ送受信装置２からデータ送受信装置３に信号が送信される場合は、データ送受信装置３に送信される信号であり、データ送受信装置２から受け取った受信信号に含まれるデータを含む。送信信号は、データ送受信装置３からデータ送受信装置２に信号が送信される場合は、データ送受信装置２に送信される信号であり、データ送受信装置３から受け取った受信信号に含まれるデータを含む。送信回路１３は、送信データ及びクロック信号ＣＬＫを受け取る。送信回路１３は、クロック信号ＣＬＫに基づくタイミングで動作する。すなわち、送信回路１３は、クロック信号ＣＬＫを使用して、送信データを処理し、処理した信号を送信信号として出力する。加えて又は代替的に、送信回路１３は、クロック信号ＣＬＫを使用して送信データを変調し、変調によって得られる送信信号を生成及び出力する。

【0018】

データ処理回路１４は、受信回路１２で復調したデータを含む受信データを受け取る。また、データ処理回路１４は、受け取った受信データ又は他のデータに基づいて、送信データを生成し、生成した送信データを出力する。データ処理回路１４が出力した送信データは、送信回路１３に送信される。

【0019】

図３は、第１実施形態の電圧制御発振器を含んだクロック生成回路１１の機能ブロックを示す。クロック生成回路１１は、基準クロック生成回路１１１、電圧制御発振器１１２、分周器１１３、及び位相比較器１１４を含む。

【0020】

基準クロック生成回路１１１は、基準クロック信号Ｆｒを生成する。基準クロック信号Ｆｒは、周期信号であり、或る固定の周波数を有する。基準クロック生成回路１１１の例は、水晶振動子を含む。

【0021】

電圧制御発振器１１２は、制御信号ＣＮに基づいて、クロック信号ＣＬＫを生成する。制御信号ＣＮは、クロック信号ＣＬＫの周波数を一定にするように機能する大きさの電圧を有する。

【0022】

分周器１１３は、クロック信号ＣＬＫを受け取り、内部クロック信号Ｆｄを出力する。内部クロック信号Ｆｄは、クロック信号ＣＬＫに基づく。内部クロック信号Ｆｄは、周期信号であり、クロック信号ＣＬＫの周波数を分周した周波数を有する。

【0023】

位相比較器１１４は、基準クロック信号Ｆｒの位相と内部クロック信号Ｆｄの位相差に基づく制御信号ＣＮを出力する。位相比較器１１４は、内部クロック信号Ｆｄと基準クロック信号Ｆｒとに基づく誤差信号を生成し、誤差信号を位相比較器１１４に含まれるループフィルタに供給する。ループフィルタの出力は、制御信号ＣＮとして機能する。電圧制御発振器１１２は、制御信号ＣＮの電圧に基づいてクロック信号ＣＬＫの周波数を調節することによって、原理上、実質的に一定の周波数のクロック信号ＣＬＫを出力する。本明細書及び請求の範囲において、「実質的に」は、「実質的に」が形容する文言が、文言が表現する内容の程度に文言通りの厳密さを要求せずに、不可避的な要因による誤差を含むことを表す。

【0024】

図４は、第１実施形態の電圧制御発振器１１２の構成要素及び構成要素の接続を示す。図４はまた、電圧制御発振器１１２に関連する構成要素を示す。

【0025】

図４に示されるように、電圧制御発振器１１２は、インダクタＬ１並びにＬ２、可変容量ＣＣ、可変容量素子ＶＣ１並びにＶＣ２、容量Ｃ３、トランジスタＭ１並びにＭ２、バッファＢＦ１並びにＢＦ２、及び容量素子Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、並びにＣ１６を含む。

【0026】

インダクタＬ１は、ノードＮ１とノードＮ２との間に接続されている。インダクタＬ１は、センタータップＣＴを有する。センタータップＣＴは、電流源Ｉ１から電流を供給される。

【0027】

可変容量ＣＣは、ノードＮ１とノードＮ２との間に接続されている。可変容量ＣＣは、制御信号ＣＮ２を受け取り、制御信号ＣＮ２に基づいて変化する容量を有する。制御信号ＣＮ２は、制御信号ＣＮに基づいていてもよいし、制御信号ＣＮとは無関係に生成される信号であってもよい。可変容量ＣＣは、ノードＮ１及びＮ２の間の容量を粗く調整し、いわゆる粗調整容量として機能する。一例において、可変容量は、容量素子Ｃ１及びＣ２並びにスイッチＳＷ１の複数の組を有する。以下、１つの容量素子Ｃ１、１つの容量素子Ｃ２、及び１つのスイッチＳＷ１の組は容量・スイッチセットと称される場合がある。各容量・スイッチセットは、ノードＮ１とノードＮ２との間に接続されている。各容量・スイッチセットにおいて、容量素子Ｃ１、スイッチＳＷ１、及び容量素子Ｃ２は、この順で、直列に接続されている。各スイッチＳＷ１は、制御信号ＣＮ２の一部を受け取る。各スイッチＳＷ１は、自身が受け取る制御信号ＣＮ２に基づいてオン又はオフする。複数の容量・スイッチセットの幾つかのスイッチＳＷ１がオンされることにより、可変容量ＣＣは、相違する容量を有する。

【0028】

可変容量素子ＶＣ１及びＶＣ２は、ノードＮ１とノードＮ２との間に直列に接続されており、ノードＮＶにおいて互いに接続されている。可変容量素子ＶＣ１は、可変容量素子ＶＣ１の両端の電圧に基づいて変化する容量を有する。可変容量素子ＶＣ２は、可変容量素子ＶＣ２の両端の電圧に基づいて変化する容量を有する。ノードＮＶは、制御信号ＣＮ１を受け取る。制御信号ＣＮ１は、制御信号ＣＮに基づく大きさの電圧を有する。制御信号ＣＮ１の電圧の大きさに基づいて、可変容量素子ＶＣ１及びＶＣ２のそれぞれの容量は変化する。可変容量素子ＶＣ１及びＶＣ２の容量の変化により、ノードＮ１とノードＮ２との間の容量が変化する。可変容量素子ＶＣ１及びＶＣ２の例は、バリキャップダイオード（又は、バラクタダイオード、可変容量ダイオード、或いは可変リアクタンスダイオードとも称される）を含む。

【0029】

容量Ｃ３は、固定の大きさの容量である。容量Ｃ３は、ノードＮ１とノードＮ２との間に存在し、ノードＮ１とノードＮ２との間の寄生容量を含む。

【0030】

トランジスタＭ１は、例えば、ｎ型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。トランジスタＭ１は、ノードＮ１と、接地電圧を受けるノードとの間に接続されている。トランジスタＭ１は、ゲートにおいて、ノードＮ２と接続されている。

【0031】

トランジスタＭ２は、例えば、ｎ型のＭＯＳＦＥＴである。トランジスタＭ２は、ノードＮ２と、接地電圧を受けるノードとの間に接続されている。トランジスタＭ２は、ゲートにおいて、ノードＮ１と接続されている。すなわち、トランジスタＭ１とトランジスタＭ２とはクロス接続されている。

【0032】

ノードＮ１上の信号とノードＮ２上の信号とは、差動信号を構成する。ノードＮ１上の信号及びノードＮ２上の信号の組は、発振信号と称される場合がある。或る差動信号を構成する２つの単相信号のうちの一方は反転信号と称され、２つの単相信号のうちの他方は非反転信号と称される場合がある。

【0033】

インダクタＬ２は、インダクタＬ１と磁気結合している。すなわち、インダクタＬ１及びインダクタＬ２は、トランスを構成する。インダクタＬ２は、ノードＮ３とノードＮ４との間に接続されている。ノードＮ３及びＮ４は、ノードＮ１ともノードＮ２とも接続されていない。ノードＮ３上の信号及びノードＮ４上の信号は、トランスの二次側の信号に相当する。ノードＮ３上の信号と及びノードＮ４上の信号とは、差動信号を構成する。トランスの一次側の信号は、発振信号である。

【0034】

バッファＢＦ１は、差動バッファであり、差動信号を受け取り、受け取られた差動信号、又は受け取られた差動信号の波形が整えられた波形を有する差動信号を出力する。バッファＢＦ１は、ノードＮ３上の信号及びノードＮ４上の信号を受け取り、受け取られた信号に基づくクロック信号ＣＬＫを出力する。すなわち、バッファＢＦ１は、非反転信号の入力ＩＮ１において、容量素子Ｃ１１を介して、ノードＮ３と接続されている。バッファＢＦ１は、反転信号の入力ＩＩ１において、容量素子Ｃ１２を介して、ノードＮ４と接続されている。バッファＢＦ１は、非反転信号の入力ＩＮ１で受け取られた信号を、非反転信号の出力ＯＮ１から出力する。バッファＢＦ１は、反転信号の入力ＩＩ１で受け取られた信号を、反転信号の出力ＯＩ１から出力する。非反転信号の出力ＯＮ１の信号及び反転信号の出力ＯＩ１の信号は、電圧制御発振器１１２から出力されるクロック信号ＣＬＫとして機能し、例えば、送信回路１３に供給される。

【0035】

バッファＢＦ２は、差動バッファであり、差動信号を受け取り、受け取られた差動信号、又は受け取られた差動信号の波形が整えられた波形を有する差動信号を出力する。バッファＢＦ２は、ノードＮ３上の信号及びノードＮ４上の信号を受け取り、受け取られた信号に基づくクロック信号ＣＬＫを出力する。すなわち、バッファＢＦ２は、非反転信号の入力ＩＮ２において、容量素子Ｃ１３を介して、ノードＮ３と接続されている。バッファＢＦ２は、反転信号の入力ＩＩ２において、容量素子Ｃ１４を介して、ノードＮ４と接続されている。バッファＢＦ２は、非反転信号の入力ＩＮ２で受け取られた信号を、非反転信号の出力ＯＮ２から出力する。バッファＢＦ２は、反転信号の入力ＩＩ２で受け取られた信号を、反転信号の出力ＯＩ２から出力する。非反転信号の出力ＯＮ２の信号及び反転信号の出力ＯＩ２の信号は、電圧制御発振器１１２から出力されるクロック信号ＣＬＫとして機能し、例えば、受信回路１２に供給される。

【0036】

容量素子Ｃ１５は、ノードＮ３と分周器１１３の第１入力との間に接続されている。

【0037】

容量素子Ｃ１６は、ノードＮ４と分周器１１３の第２入力との間に接続されている。

【0038】

図５及び図６は、第１実施形態の電圧制御発振器１１２のインダクタＬ１及びＬ２の構造の例を示す。図５は、ｚ軸に沿って見られた場合の構造を示す。図６は、斜視図である。

【0039】

インダクタＬ２は導電体２１を含むか、導電体からなる。インダクタＬ１は導電体２２を含むか、導電体からなる。

【0040】

一例において、図５及び図６に示されるように、導電体２１は、ｘ軸及びｙ軸からなるｘｙ面に沿って線状の形状を有し、一端及び他端を有する。一端及び他端は、ｘｙ面に沿って並ぶ。導電体２１は、一端及び他端の間の部分において、屈折又は湾曲している。すなわち、一例において、導電体２１は、一端及び他端の間の部分において、弧を構成するか、多角形の輪郭の一部を構成する。図５及び図６は、導電体２１が一端及び他端の間の部分において多角形の輪郭の一部を構成する例を示す。導電体２１は、一端及び他端の間の部分において、弧と多角形の輪郭の一部の組合せからなる形状を有していてもよい。

【0041】

導電体２２は、突出部２２Ｂをさらに含むことを除いて、ｘｙ面に沿って導電体２１の形状に沿った形状を有する。導電体２２の突出部２２Ｂ以外の部分は、基本部と称される場合がある。すなわち、導電体２２は、突出部２２Ｂと基本部とからなる。一例において、導電体２２の基本部のｘｙ面に沿った構造は、導電体２１のｘｙ面に沿った構造と重なる。一例において、導電体２２の基本部のｘｙ面に沿った構造は、導電体２１のｘｙ面に沿った構造と実質的に同じである。

【0042】

導電体２２は、より具体的には、以下の形状を有する。導電体２２の基本部は、ｘｙ面に沿って線状の形状を有し、一端及び他端を有する。一端及び他端は、ｘｙ面に沿って並ぶ。導電体２２の基本部は、一端及び他端の間の部分において、屈折又は湾曲している。すなわち、一例において、導電体２２の基本部は、一端及び他端の間の部分において、弧を構成するか、多角形の輪郭の一部を構成する。図５及び図６は、導電体２２の基本部が一端及び他端の間の部分において多角形の輪郭の一部を構成する例を示す。導電体２２の基本部は、一端及び他端の間の部分において、弧と多角形の輪郭の一部の組合せからなる形状を有していてもよい。

【0043】

突出部２２Ｂは、導電体２２の基本部の一端と他端とを結ぶ経路の実質的に中央において、基本部と接続されている。突出部２２Ｂは、一例において、ｘｙ面に沿って四角形状を有する。突出部２２Ｂは、センタータップＣＴとして機能する。

【0044】

導電体２１及び２２は、ｚ軸に沿って並ぶ。

【0045】

１．２．動作
図７、図８、及び図９は、第１実施形態の電圧制御発振器の幾つかのノードの電位を時間に沿って示す。具体的には、図７は、ノードＮ１及びＮ２の電位を示し、すなわち、インダクタＬ１及びＬ２のトランスの一次側の電位を示す。図８は、ノードＮ３及びＮ４の電位を示し、すなわち、インダクタＬ１及びＬ２のトランスの二次側の電位を示す。図９は、バッファＢＦ１の非反転信号の出力ＯＮ１の電位及び反転信号の出力ＯＩ１の電位を示し、すなわち、電圧制御発振器１１２から出力されるクロック信号ＣＬＫの電位を示す。バッファＢＦ２の非反転信号の出力ＯＮ２の電位及び反転信号の出力ＯＩ２の電位は、それぞれ、バッファＢＦ１の非反転信号の出力ＯＮ１の電位及び反転信号の出力ＯＩ１の電位と同じであり、すなわち、図９に示される通りである。図７、図８、及び図９は、横軸の時刻と縦軸の電位を線形スケールの任意単位によって示す。

【0046】

図７に示されるように、電圧制御発振器１１２での発振により、２つの単相信号がノードＮ１及びＮ２上で現れる。２つの単相信号は、１８０°の位相の差を有し、差動信号を構成し、各々、電圧制御発振器１１２の容量及びインダクタンスに基づく周波数を有する周期信号である。

【0047】

図８に示されるように、電圧制御発振器１１２によって、二次側において、一次側の２つの単相信号に基づく２つの単相信号が得られる。２つの単相信号は、１８０°の位相の差を有し、差動信号を構成する。二次側の２つの単相信号の各々の振幅は、一次側の対応する単相信号の振幅の９０％程度である。すなわち、二次側において、損失の少ない差動信号が生成されている。

【0048】

図９に示されるように、バッファＢＦ１からの２つの単相信号、すなわち、出力ＯＮ１の電位及び出力ＯＩ１の電位の形状は、二次側の２つの単相信号がバッファＢＦ１を介することにより成形されている。これにより、バッファＢＦ１から出力される差動信号は、二次側の差動信号よりも高いスルーレートを有する。

【0049】

インダクタＬ２において、ノードＮ３及びＮ４の電位の直流成分は、電圧制御発振器１１２の外部から設定されない。しかしながら、ノードＮ３及びＮ４の電位は、バッファＢＦ１（又は、バッファＢＦ２）によって、バッファＢＦ１（又は、ＢＦ２）において定められた電位を中心として振幅する電位となる。バッファＢＦ１及びＢＦ２は、第１実施形態の電圧制御発振器１１２に限らず電圧制御発振器において、通常、必要である。このため、ノードＮ３及びＮ４の電位の直流成分が外部から設定されていなくても、電圧制御発振器において必要とされるバッファＢＦ１及びＢＦ２により直流成分が設定される。すなわち、ノードＮ３及びＮ４の電位の直流成分が設定されていないことは、電圧制御発振器１１２の動作に影響しない。むしろ、インダクタＬ２への電流の供給による電力消費が回避される。

【0050】

１．３．利点（効果）
第１実施形態の電圧制御発振器は、以下に記述されるように、非常に高い周波数であっても広い周波数範囲に亘って好適な信号を生成できる。

【0051】

比較のために、比較例としての電圧制御発振器が記述される。一般に、電圧制御発振器は、電圧制御発振器の動作の原理に基づいて、電圧制御発振器１１２が可変容量ＣＣ、並びに可変容量素子ＶＣ１及びＶＣ２を含むのと同じく、多くの容量を本質的に含む。さらに、一般に、電圧制御発振器は、電圧制御発振器１１２がバッファＢＦ１及びＢＦ２を含むのと同じく、バッファを不可避的に含み、さらに、電圧制御発振器１１２が分周器１１３と接続されているのと同じく、分周器と接続されている。比較例の電圧制御発振器は、電圧制御発振器１１２と異なり、ノードＮ１及びＮ２において、バッファＢＦ１及びＢＦ２並びに分周器１１３と直接的に接続される。このため、比較例の電圧制御発振器は、第１実施形態の電圧制御発振器１１２に比べて多くの容量を含む。

【0052】

電圧制御発振器における発振周波数は、電圧制御発振器のインダクタンス及び容量に依存し、インダクタンス及び容量の積の１／２乗に比例する。このため、求められる発振周波数がより高いと、インダクタンス及び容量は、より小さい必要がある。求められる発振周波数が低い場合、比較例の電圧制御発振器での大きさの容量であっても、発振が可能である。しかしながら、比較例の電圧制御発振器は、求められるような非常に高い周波数での発振を起こせない場合がある。図１０は、比較例の電圧制御発振器と電圧制御発振器１１２を同じ条件で動作させた場合のシミュレーション結果を示す。図１０は、横軸の容量及び縦軸の振幅を線形スケールの任意単位で示す。ここで振幅は、発振により得られる信号の振幅である。図１０に示されるように、比較例の電圧制御発振器では、条件によっては、十分な振幅を得られない。例えば、或る第２条件では、設置可能な最大の容量に近づくにつれ、振幅が急激に低下し、このようなワースト条件では実用に足る振幅が得られない。設置可能な最大の容量は、粗調整用の容量（すなわち、電圧制御発振器１１２での可変容量ＣＣ）が設置可能な最大の容量を有する場合に相当する。

【0053】

インダクタに供給される電流、すなわち、電圧制御発振器１１２でのインダクタＬ１にセンタータップＣＴから供給される電流に相当する電流を大きくすることによって、振幅を上げることが可能である。しかしながら、電流が大きいことにより、電圧制御発振器の消費電力が大きい。また、ノードＮ１及びＮ２に１つの共用のバッファを接続し、このバッファの出力に、送信回路及び受信回路の各々に接続されるバッファ並びに分周器を接続することが考えられる。これにより、電圧制御発振器の寄生容量は、共用のバッファによる容量へと低下する。しかしながら、共用のバッファ分だけバッファの数が増えることになるため、電圧制御発振器の消費電力が大きい。求められる発振周波数が高いほど、消費電力は大きく、非常に高い周波数の範囲では、インダクタへの供給電流の増加及び（又は）共用バッファの追加による消費電力の増加は非常に大きい。

【0054】

第１実施形態によれば、バッファＢＦ１及びＢＦ２並びに分周器１１３は、ノードＮ１及びＮ２と、トランスを介して接続されている。すなわち、ノードＮ１及びＮ２と接続されているインダクタＬ１はインダクタＬ２と磁気結合しており、インダクタＬ２の両端がバッファＢＦ１及びＢＦ２並びに分周器１１３の入力に接続されている。よって、バッファＢＦ１及びＢＦ２並びに分周器１１３は、ノードＮ１及びＮ２と、直接接続されておらず、容量素子を介して接続もされていない。このため、電圧制御発振器１１２は、バッファＢＦ１及びＢＦ２並びに分周器１１３との直接的な接続に起因する寄生容量を含まない。よって、電圧制御発振器１１２は、少ない容量しか含まない。このため、電圧制御発振器１１２は、非常に高い周波数で発振できる。図１０に示されるように、電圧制御発振器１１２は、比較例の電圧制御発振器より高い周波数の信号を生成できる。電圧制御発振器１１２は、代表的な第１、第２、及び第３条件の全てにおいて、いずれの容量においても比較例の電圧制御発振器による振幅より大きい振幅の信号を生成できる。特に、第２条件における容量が３Ｈの近傍といったワースト条件であっても、大きい振幅が得られる。

【0055】

図１１は、第１実施形態の電圧制御発振器１１２及び比較例の電圧制御発振器による特性の一部を示す。具体的には、図１１は、図１０の領域ＡＡに示される条件での電流と振幅の関係を示し、横軸の電流及び縦軸の振幅を線形スケールの任意単位で示す。比較例の電圧制御発振器では、求められる振幅を得るために、より多くの電流がインダクタに供給されている。一方、電圧制御発振器１１２によれば、比較例の電圧制御発振器による振幅と同じ振幅の発振を行うために、より少ない電流しか必要としない。例えば、電圧制御発振器１１２は、比較例の電圧制御発振器よりも２５％少ない消費電流でＫ程度の振幅を実現できる。概して、電圧制御発振器１１２は、比較例の電圧制御発振器よりも２５％以上少ない消費電流で同じ振幅を実現できる。

【0056】

又は、同じ消費電流である場合に、電圧制御発振器１１２は、比較例の電圧制御発振器よりも高い振幅を実現できる。例えば、４Ｊ程度の電流の場合に、電圧制御発振器１１２は、比較例の電圧制御発振器によって得られる振幅の２．５倍ほどの振幅を実現できる。

【0057】

図１２は、第１実施形態の電圧制御発振器１１２及び比較例の電圧制御発振器による位相雑音特性を示す。具体的には、図１２（ａ）は、第１実施形態の電圧制御発振器による周波数ごとの位相ノイズを示し、図１２（ｂ）は、比較例の電圧制御発振器による周波数ごとの位相ノイズを示す。図１２（ａ）及び図１２（ｂ）は、横軸の周波数を対数スケールの任意単位で示し、縦軸の位相ノイズを線形スケールの任意単位で示す。図１２（ａ）及び図１２（ｂ）に示されるように、第１実施形態及び比較例の電圧制御発振器は、同じ位相雑音特性を示す。すなわち、電圧制御発振器１１２による、比較例の電圧制御発振器からの位相ノイズ特性の劣化はない。

【0058】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0059】

１００…システム、
１…送受信装置、
２…データ送受信装置、
３…データ送受信装置、
１１…クロック生成回路、
１２…受信回路、
１３…送信回路、
１４…データ処理回路、
１１１…基準クロック生成回路、
１１２…電圧制御発振器、
１１３…分周器、
１１４…位相比較器、
ＣＬＫ…クロック信号
Ｆｒ…基準クロック信号、
ＣＮ…制御信号、
ＢＦ１…バッファ、
ＢＦ２…バッファ、
ＣＣ…可変容量、
Ｃ１…容量素子、
Ｃ２…容量素子、
Ｃ３…容量、
Ｍ１…トランジスタ、
Ｍ２…トランジスタ、
Ｃ１１…容量素子、
Ｃ１２…容量素子、
Ｃ１３…容量素子、
Ｃ１４…容量素子、
Ｃ１５…容量素子、
Ｃ１６…容量素子、
Ｌ１…インダクタ、
Ｌ２…インダクタ、
２１…導電体、
２２…導電体、
ＶＣ１…可変容量素子、
ＶＣ２…可変容量素子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】