特開 2024-134201 出力バッファ回路、データドライバ及び表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024134201

(43)【公開日】2024-10-03

(54)【発明の名称】出力バッファ回路、データドライバ及び表示装置

(51)【国際特許分類】

   G09G 3/20 20060101AFI20240926BHJP

   G09G 3/36 20060101ALI20240926BHJP

【ＦＩ】

G09G3/20 623B

G09G3/36

G09G3/20 611A

G09G3/20 611C

G09G3/20 622B

G09G3/20 623R

G09G3/20 622G

G09G3/20 621A

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2023044390

(22)【出願日】2023-03-20

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001025

【氏名又は名称】弁理士法人レクスト国際特許事務所

(72)【発明者】

【氏名】土 弘

【テーマコード（参考）】

5C006

5C080

【Ｆターム（参考）】

5C006AA16

5C006BC03

5C006BC11

5C006BC20

5C006BF24

5C006BF25

5C006BF27

5C006BF31

5C006BF33

5C006BF37

5C006BF42

5C006FA32

5C006FA41

5C006FA47

5C080AA06

5C080AA10

5C080BB05

5C080DD12

5C080DD22

5C080DD26

5C080EE29

5C080FF11

5C080JJ02

5C080JJ03

5C080JJ04

(57)【要約】

【目的】本発明は、ＥＭＩ、消費電力及び回路面積の低減を図ることが可能な出力バッファ回路、データドライバ及び表示装置を提供することを目的とする。
【構成】本発明は、ゲートで受けた入力信号の電圧に応じてオン状態となった場合に第１の電源電圧を出力端子に供給する第１のトランジスタと、ゲートで受けた入力信号の電圧に応じてオン状態となった場合に第１の電源電圧より低い第２の電源電圧を出力端子に供給する第２のトランジスタと、入力信号の電圧変化時に、第１及び第２のトランジスタのうちでオフ状態にある方のトランジスタのゲート電圧を、バイアス部で生成されたバイアス電流の電流値に基づく変化速度で変化させることでオン状態に遷移させる出力制御部と、を有し、バイアス部は、入力信号の電圧変化に応じて、所定期間に亘りバイアス電流の電流値を第１の電流値に設定し、所定期間以外の期間では第１の電流値より小さい第２の電流値に切り替える。
【選択図】図１

【特許請求の範囲】

【請求項1】

２値の入力信号を増幅した出力信号を出力端子から出力する出力バッファ回路であって、
バイアス電流を生成するバイアス部と、
前記バイアス電流のミラー電流を生成し、前記入力信号を受けて前記出力信号を生成するバッファ部と、を含み、
前記バッファ部は、
自身のゲートで受けた前記入力信号の電圧に応じてオン状態となった場合に第１の電源電圧を前記出力端子に供給する第１導電型の第１のトランジスタと、
自身のゲートで受けた前記入力信号の電圧に応じてオン状態となった場合に（前記第１の電源電圧より低い）第２の電源電圧を前記出力端子に供給する第２導電型の第２のトランジスタと、
前記入力信号の電圧変化時に、前記第１のトランジスタ及び前記第２のトランジスタのうちでオフ状態にあるトランジスタのゲートの電圧を前記ミラー電流の電流値に基づく変化速度で変化させることで前記オフ状態にあるトランジスタをオン状態に遷移させる出力制御部と、を有し、
前記バイアス部は、前記入力信号の電圧変化に応じて、所定期間に亘り前記バイアス電流の電流値を第１の電流値に設定し、前記所定期間以外の期間では前記バイアス電流の電流値を前記第１の電流値より小さい第２の電流値に切り替えることを特徴とする出力バッファ回路。

【請求項2】

前記出力制御部は、前記入力信号の電圧変化時に、前記第１のトランジスタ及び前記第２のトランジスタのうちでオン状態にあるトランジスタのゲートの電圧を前記入力信号の電圧変化に応じた変化速度で変化させることで前記オン状態にあるトランジスタをオフ状態に遷移させる、ことを特徴とする請求項１に記載の出力バッファ回路。

【請求項3】

前記入力信号の電圧変化時において前記オフ状態にあるトランジスタのゲートの電圧を 変化させる変化期間の一部又は全てを含む期間を前記所定期間として示すタイミング制御信号と、前記第１の電流値及び前記第２の電流値を示す設定信号とを生成し、前記タイミング制御信号及び前記設定信号を前記バイアス部に供給する駆動制御部を更に含み、
前記バイアス部は、前記入力信号の電圧変化に応じて、前記タイミング制御信号にて示される前記所定期間に亘り前記バイアス電流の電流値を前記設定信号にて示される前記第１の電流値に設定し、前記所定期間以外の期間では前記バイアス電流の電流値を前記設定信号にて示される前記第２の電流値に設定することを特徴とする請求項１又は２に記載の出力バッファ回路。

【請求項4】

前記タイミング制御信号及び前記設定信号が共通の制御信号とされ、前記所定期間では前記バイアス電流の電流値が前記第１の電流値を示す設定に制御され、前記所定期間以外の期間では前記バイアス電流の電流値が前記第２の電流値を示す設定に制御される制御信号とされる、ことを特徴とする請求項３に記載の出力バッファ回路。

【請求項5】

前記駆動制御部は、前記第１の電流値が大きいほど前記所定期間の期間長を短くすることを特徴とする請求項３又は４に記載の出力バッファ回路。

【請求項6】

前記バッファ部は、前記ミラー電流として、前記第１のトランジスタのゲートの電圧をオン状態に変化させる作用を生じさせる電流値を有する第１ミラー電流と、前記第２のトランジスタのゲートの電圧をオン状態へ変化させる作用を生じさせる電流値を有する第２のミラー電流を生成し、
前記バイアス部は、前記バイアス電流として、前記第１のミラー電流の基となる第１のバイアス電流と、前記第２のミラー電流の基となる第２のバイアス電流を生成することを特徴とする請求項１～５のいずれか１に記載の出力バッファ回路。

【請求項7】

２値の第１～第Ｍ（Ｍは２以上の整数）の入力信号を夫々増幅した第１～第Ｍの出力信号を第１～第Ｍの出力端子から出力する出力バッファ回路であって、
バイアス電流を生成するバイアス部と、
前記第１～第Ｍの入力信号を個別に受け、前記バイアス電流のミラー電流を個別に生成し、前記第１～第Ｍの出力端子のうちの対応する１の出力端子が個別に接続されている第１～第Ｍのバッファ部と、を含み、
前記第１～第Ｍのバッファ部の各々は、
自身が受けた前記入力信号をゲートで受け、前記入力信号の電圧に応じてオン状態となった場合に第１の電源電圧を前記１の出力端子に供給する第１導電型の第１のトランジスタ、自身が受けた前記入力信号をゲートで受け、前記入力信号の電圧に応じてオン状態となった場合に前記第１の電源電圧より低い第２の電源電圧を前記１の出力端子に供給する第２導電型の第２のトランジスタ、及び前記入力信号の電圧変化時に、前記第１のトランジスタ及び前記第２のトランジスタのうちでオフ状態にあるトランジスタのゲートの電圧を前記ミラー電流の電流値に基づく変化速度で変化させることで前記オフ状態にあるトランジスタをオン状態に遷移させる出力制御部と、を有し、
前記バイアス部は、前記第１～第Ｍの入力信号各々の電圧変化に応じて、所定期間に亘り前記バイアス電流の電流値を第１の電流値に設定し、前記所定期間以外の期間では前記バイアス電流の電流値を前記第１の電流値より小さい第２の電流値に切り替えることを特徴とする出力バッファ回路。

【請求項8】

前記第１～第Ｍのバッファ部の各々の前記出力制御部は、前記入力信号の電圧変化時に、前記第１のトランジスタ及び前記第２のトランジスタのうちでオン状態にあるトランジスタのゲートの電圧を自身が受けた前記入力信号の電圧変化に応じた変化速度で変化させることで前記オン状態にあるトランジスタをオフ状態に遷移させることを特徴とする請求項７に記載の出力バッファ回路。

【請求項9】

表示画面の水平方向に沿って伸張する第１～第ｍ（ｍは２以上の整数）のデータ線及び前記表示画面の垂直方向に沿って伸張する複数のゲート線と、
ゲートタイミング信号を受け前記ゲートタイミング信号に応じたタイミングでゲート選択信号を前記複数のゲート線の各々に供給する走査ドライバと、
前記第１～第ｍのデータ線のｊ（ｊは２以上の整数）個毎に設けられており、夫々が１つの入力端を有し、データ線選択信号に応じて前記ｊ個のデータ線の各々を順次択一的に前記１つの入力端に接続する（ｍ／ｊ）個のマルチプレクサと、が配置されている表示パネルを、映像データ信号に応じて駆動するデータドライバであって、
前記映像データ信号に基づき各画素の輝度レベルに対応した電圧値を有する（ｍ／ｊ）個の階調電圧信号を生成し、夫々を前記（ｍ／ｊ）個のマルチプレクサ各々の前記入力端に供給する階調電圧出力部と、
請求項７に記載の出力バッファ回路と、を含み、前記ゲートタイミング信号又は前記データ線選択信号を前記出力バッファ回路の前記出力信号として前記表示パネルに供給することを特徴とするデータドライバ。

【請求項10】

表示画面の水平方向に沿って伸張する第１～第ｍ（ｍは２以上の整数）のデータ線及び前記表示画面の垂直方向に沿って伸張する複数のゲート線と、ゲートタイミング信号を受け前記ゲートタイミング信号に応じたタイミングでゲート選択信号を前記複数のゲート線の各々に供給する走査ドライバと、前記第１～第ｍのデータ線のｊ（ｊは２以上の整数）個毎に設けられており、夫々が１つの入力端を有し、データ線選択信号に応じて前記ｊ個のデータ線の各々を順次択一的に前記１つの入力端に接続する（ｍ／ｊ）個のマルチプレクサと、が配置されている表示パネルと、
映像データ信号を受け、前記映像データ信号に基づき各画素の輝度レベルに対応した電圧値を有する（ｍ／ｊ）個の階調電圧信号を生成し、夫々を前記（ｍ／ｊ）個のマルチプレクサ各々の前記入力端に供給するデータドライバと、を有し、
前記データドライバは、請求項９に記載の出力バッファ回路を含み、前記ゲートタイミング信号又は前記データ線選択信号を前記出力バッファ回路の前記出力信号として前記表示パネルに供給することを特徴とする表示装置。

【請求項11】

表示画面の水平方向に沿って伸張する複数のデータ線及び前記表示画面の垂直方向に沿って伸張する複数のゲート線と、前記複数のデータ線の各々と前記複数のゲート線の各々との交叉部に配置された表示デバイスと、表示デバイスによる表示画像の駆動を制御する薄膜トランジスタと、が配置されている表示パネルを駆動する半導体装置であって、
請求項７に記載の出力バッファ回路を含み、所定の駆動タイミング信号に従って前記出力バッファ回路の前記第１～第Ｍの出力信号を前記表示パネルに供給することを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、負荷を駆動する出力バッファ回路、この出力バッファ回路を含むデータドライバ及び表示装置に関する。

【背景技術】

【0002】

外部接続されている負荷を駆動する半導体集積装置には、当該負荷を駆動するための駆動信号を出力する出力バッファが設けられている。出力バッファは、例えば２値（論理レベル０、１）の入力信号を夫々のゲート端で受け、夫々のドレイン端同士が出力ノードに接続されているＰチャネルＭＯＳ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のトランジスタ及びＮチャネルＭＯＳ型のトランジスタを含む。かかる構成により、出力バッファは、上記した両トランジスタを２値の入力信号によって相補的にオン状態に設定することで、出力ノードから、２値の駆動信号を出力する。

【0003】

ところで、駆動対象とする負荷として、液晶表示パネルや有機ＥＬ表示パネルのガラスやプラスチック等の絶縁性基板上に薄膜トランジスタで形成される走査ドライバ（以下、ＧＩＰ（Ｇａｔｅ ｉｎ Ｐａｎｅｌ）とも呼ぶ）がある。また、中小型のパネルでは、パネル上の複数のデータ線へ１つのドライバ出力から階調信号を時分割で出力するための薄膜トランジスタで形成された選択回路（以後、マルチプレクサと呼ぶ）がある。これらＧＩＰやマルチプレクサは、薄膜トランジスタ回路の駆動素子の寄生容量やパネルサイズに応じた配線長の配線容量など比較的大きな容量を有し、ＧＩＰやマルチプレクサを駆動する半導体集積装置は、パネル上の薄膜トランジスタのオン、オフ制御を行う高電圧のパルス駆動が要求される。したがって、出力バッファとしては高駆動型の出力バッファが用いられる。

【0004】

このような高駆動型の出力バッファでは、両トランジスタのうちの一方のトランジスタがオフ状態からオン状態へ切り替わるタイミングよりも、他方のトランジスタがオン状態からオフ状態へ切り替わるタイミングが遅れることで、一時的に両トランジスタが同時にオン状態となる場合が生じる。これにより、両トランジスタ間に比較的大きな貫通電流が流れ、当該貫通電流に起因するＥＭＩ（electro magnetic interference）の発生及び消費電力の増加を招くという問題があった。また、負荷駆動時の充放電電流に伴う電流変動に起因して発生するＥＭＩの発生の問題もあった。

【0005】

そこで、かかる問題を解決するために、上記したＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタからなるバッファ部の前段に、プリバッファ部を設けた出力バッファ回路が提案されている（特許文献１参照）。

【0006】

特許文献１に記載の出力バッファ回路に含まれるプリバッファ部は、入力信号を受けその反転信号を上記したＰチャネルＭＯＳトランジスタのゲートに供給する第１のインバータと、入力信号を受けその反転信号を上記したＮチャネルＭＯＳトランジスタのゲートに供給する第２のインバータと、を有する。この際、第１のインバータのＮチャネルＭＯＳトランジスタのソースには電流源が接続されており、第２のインバータのＰチャネルＭＯＳトランジスタのソースには電流源が接続されている。特許文献１に記載の出力バッファ回路では、プリバッファ部の電流源の各々で流す電流を個別に調整することで、バッファ部の両トランジスタのオン状態からオフ状態への遷移をオフ状態からオン状態への遷移よりも早くさせる。これにより、当該出力バッファ回路では、バッファ部の両トランジスタが同時にオン状態となる状態が回避され、貫通電流を防止し、出力信号の電圧変化を遅くしている。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開平６－１５２３７４号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

ところで、特許文献１に記載の出力バッファ回路は、プリバッファ部の電流源で流す電流を減らすほど、バッファ部の両トランジスタをオフ状態からオン状態に遷移させる時間が長くなる。これにより、出力信号の電圧変化が緩やかになり、貫通電流が抑えられるのでＥＭＩを低減させることができる。しかしながら、その分だけ出力バッファ回路の電流駆動能力が低下し、出力信号のパルス電圧波形の鈍りが大きくなるため、高速な負荷駆動ができなくなる。

【0009】

このように、ＥＭＩの低減と電流駆動能力とはトレードオフの関係にあり、その最適な調整値は駆動対象となる負荷毎に異なる。そこで、電流駆動能力を調整する調整回路を内蔵した出力バッファ回路が望まれている。

【0010】

ここで、多出力の出力バッファ回路の負荷駆動能力を電流値で調整する場合、目標とする負荷駆動能力に対応した電流を流す入力側の電流路と、この入力側電流路に流れる電流を夫々ミラーして送出する複数の出力側の電流路と、からなるカレントミラー構成を採用することが考えられる。

【0011】

これにより、多出力の出力バッファ回路の省面積化が可能となるが、出力数が多くなるほどカレントミラーの入力側に流す電流を大きくしなければならないので、当該入力側での消費される電流が増加し、それに伴い出力バッファ回路自体の消費電力が増加する。尚、入力側の電流に対する出力側の電流のミラー比を上げることで消費電力を抑えることができるが、ミラー比を上げる為に出力側のトランジスタのサイズを大きくしなければならないので、出力バッファ回路の回路面積が増加してしまう。

【0012】

そこで、本願発明は、ＥＭＩの発生を抑えて、消費電力及び回路面積の低減を図ることが可能な出力バッファ回路、データドライバ及び表示装置を提供することを目的とする。

【課題を解決するための手段】

【0013】

本発明に係る出力バッファ回路は、２値の入力信号を増幅した出力信号を出力端子から出力する出力バッファ回路であって、バイアス電流を生成するバイアス部と、前記バイアス電流のミラー電流を生成し、前記入力信号を受けて前記出力信号を生成するバッファ部と、を含み、前記バッファ部は、自身のゲートで受けた前記入力信号の電圧に応じてオン状態となった場合に第１の電源電圧を前記出力端子に供給する第１導電型の第１のトランジスタと、自身のゲートで受けた前記入力信号の電圧に応じてオン状態となった場合に第２の電源電圧を前記出力端子に供給する第２導電型の第２のトランジスタと、前記入力信号の電圧変化時に、前記第１のトランジスタ及び前記第２のトランジスタのうちでオフ状態にあるトランジスタのゲートの電圧を前記ミラー電流の電流値に基づく変化速度で変化させることで前記オフ状態にあるトランジスタをオン状態に遷移させる出力制御部と、を有し、前記バイアス部は、前記入力信号の電圧変化に応じて、所定期間に亘り前記バイアス電流の電流値を第１の電流値に設定し、前記所定期間以外の期間では前記バイアス電流の電流値を前記第１の電流値より小さい第２の電流値に切り替える。

【0014】

また、本発明に係る出力バッファ回路は、２値の第１～第Ｍ（Ｍは２以上の整数）の入力信号を夫々増幅した第１～第Ｍの出力信号を第１～第Ｍの出力端子から出力する出力バッファ回路であって、バイアス電流を生成するバイアス部と、前記第１～第Ｍの入力信号を個別に受け、前記バイアス電流のミラー電流を個別に生成し、前記第１～第Ｍの出力端子のうちの対応する１の出力端子が個別に接続されている第１～第Ｍのバッファ部と、を含み、前記第１～第Ｍのバッファ部の各々は、自身が受けた前記入力信号をゲートで受け、前記入力信号の電圧に応じてオン状態となった場合に第１の電源電圧を前記１の出力端子に供給する第１導電型の第１のトランジスタ、自身が受けた前記入力信号をゲートで受け、前記入力信号の電圧に応じてオン状態となった場合に前記第１の電源電圧より低い第２の電源電圧を前記１の出力端子に供給する第２導電型の第２のトランジスタ、及び前記入力信号の電圧変化時に、前記第１のトランジスタ及び前記第２のトランジスタのうちでオフ状態にあるトランジスタのゲートの電圧を前記ミラー電流の電流値に基づく変化速度で変化させることで前記オフ状態にあるトランジスタをオン状態に遷移させる出力制御部と、を有し、前記バイアス部は、前記第１～第Ｍの入力信号各々の電圧変化に応じて所定期間に亘り前記バイアス電流の電流値を第１の電流値に設定し、前記所定期間以外の期間では前記バイアス電流の電流値を前記第１の電流値より小さい第２の電流値に切り替える。

【0015】

本発明に係るデータドライバは、表示画面の水平方向に沿って伸張する第１～第ｍ（ｍは２以上の整数）のデータ線及び前記表示画面の垂直方向に沿って伸張する複数のゲート線と、ゲートタイミング信号を受け前記ゲートタイミング信号に応じたタイミングでゲート選択信号を前記複数のゲート線の各々に供給する走査ドライバと、前記第１～第ｍのデータ線のｊ（ｊは２以上の整数）個毎に設けられており、夫々が１つの入力端を有し、データ線選択信号に応じて前記ｊ個のデータ線の各々を順次択一的に前記１つの入力端に接続する（ｍ／ｊ）個のマルチプレクサと、が配置されている表示パネルを、映像データ信号に応じて駆動するデータドライバであって、前記映像データ信号に基づき各画素の輝度レベルに対応した電圧値を有する（ｍ／ｊ）個の階調電圧信号を生成し、夫々を前記（ｍ／ｊ）個のマルチプレクサ各々の前記入力端に供給する階調電圧出力部と、請求項７に記載の出力バッファ回路と、を含み、前記ゲートタイミング信号又は前記データ線選択信号を前記出力バッファ回路の前記出力信号として前記表示パネルに供給する。

【0016】

本発明に係る表示装置は、表示画面の水平方向に沿って伸張する第１～第ｍ（ｍは２以上の整数）のデータ線及び前記表示画面の垂直方向に沿って伸張する複数のゲート線と、ゲートタイミング信号を受け前記ゲートタイミング信号に応じたタイミングでゲート選択信号を前記複数のゲート線の各々に供給する走査ドライバと、前記第１～第ｍのデータ線のｊ（ｊは２以上の整数）個毎に設けられており、夫々が１つの入力端を有し、データ線選択信号に応じて前記ｊ個のデータ線の各々を順次択一的に前記１つの入力端に接続する（ｍ／ｊ）個のマルチプレクサと、が配置されている表示パネルと、映像データ信号を受け、前記映像データ信号に基づき各画素の輝度レベルに対応した電圧値を有する（ｍ／ｊ）個の階調電圧信号を生成し、夫々を前記（ｍ／ｊ）個のマルチプレクサ各々の前記入力端に供給するデータドライバと、を有し、前記データドライバは、請求項９に記載の出力バッファ回路を含み、前記ゲートタイミング信号又は前記データ線選択信号を前記出力バッファ回路の前記出力信号として前記表示パネルに供給する。

【0017】

本発明に係る半導体装置は、表示画面の水平方向に沿って伸張する複数のデータ線及び前記表示画面の垂直方向に沿って伸張する複数のゲート線と、前記複数のデータ線の各々と前記複数のゲート線の各々との交叉部に配置された表示デバイスと、表示デバイスによる表示画像の駆動を制御する薄膜トランジスタと、が配置されている表示パネルを駆動する半導体装置であって、請求項７に記載の出力バッファ回路を含み、所定の駆動タイミング信号に従って前記出力バッファ回路の前記第１～第Ｍの出力信号を前記表示パネルに供給する。

【発明の効果】

【0018】

本発明に係る出力バッファ回路は、２値の入力信号に基づく電圧をゲート電圧として出力段の第１及び第２のトランジスタの各々のゲートに供給して両者を相補的にオン状態にすることで、第１又は第２の電源電圧を有する出力信号を生成する。この際、当該出力バッファ回路では、入力信号の電圧変化時に、第１及び第２のトランジスタのうちでオフ状態にある方のトランジスタのゲート電圧を、バイアス部が生成したバイアス電流の電流値に基づく変化速度で緩やかに変化させる。これにより、第１及び第２のトランジスタのうちでオン状態にある方のトランジスタがオフ状態に遷移した後で、オフ状態にある方のトランジスタがオン状態に遷移する。よって、第１及び第２のトランジスタの同時オンが回避され、両トランジスタ間に流れる瞬時的な貫通電流が防止されるので、当該貫通電流に伴うＥＭＩの発生が抑止される。また、当該出力バッファ回路が出力端子に接続される負荷容量を駆動する際に、負荷容量の充放電に伴う第１及び第２のトランジスタに流れる比較的大きな電流のピーク値の低減及び電流の変化速度が制限されることにより、ＥＭＩの増大が抑止される。

【0019】

更に、本発明に係る出力バッファ回路では、入力信号の電圧変化に応じて所定期間に亘りバイアス電流の電流値を第１の電流値に設定し、この所定期間以外の期間ではバイアス電流の電流値を第１の電流値より小さい第２の電流値に切り替えている。これにより、バイアス電流を流すトランジスタのサイズを大きくすることなく、入力信号の電圧変化に応じて、所望の変化速度でオフ状態にある方の出力段のトランジスタのゲート電圧を緩やかに変化させることが可能となる。

【0020】

よって、本発明に係る出力バッファ回路によれば、ＥＭＩの発生を抑えて、消費電力及び回路面積の低減を図ることが可能となる。

【図面の簡単な説明】

【0021】

【図1】本発明に係る出力バッファ回路の一例としての出力バッファ回路１００の構成を示す回路図である。

【図2】出力バッファ回路１００の内部動作の一例を示すタイムチャートである。

【図3】出力バッファ回路１００の内部動作の他の一例を示すタイムチャートである。

【図4】出力バッファ回路１００の内部動作の更に他の一例を示すタイムチャートである。

【図5A】可変電流源４１の内部構成の一例を示す回路図である。

【図5B】可変電流源４２の内部構成の一例を示す回路図である。

【図6】出力バッファ回路の他の一例としての出力バッファ回路１００Ａの構成を示す回路図である。

【図7】多出力化した出力バッファ回路の一例としての出力バッファ回路５００の構成を示すブロック図である。

【図8】出力バッファ回路５００を含む表示装置６００の構成を示すブロック図である。

【図9】表示装置６００の出力バッファＢＵ１及びＢＵ２から出力されるデータ線切替信号ＯＵＴ１～ＯＵＴ３及びバイアス電流の制御動作を示すタイムチャートである。

【発明を実施するための形態】

【実施例0022】

図１は、本発明に係る出力バッファ回路の一例としての出力バッファ回路１００の構成を示す回路図である。

【0023】

図１に示すように、出力バッファ回路１００は、バッファ部１０及びバイアス部３０を含み、出力バッファ回路１００の動作を制御する駆動制御部２０を備える。

【0024】

出力バッファ回路１００のバッファ部１０は、Ｐチャネル型のトランジスタ１１及びＮチャネル型のトランジスタ１２からなる出力段と、これらトランジスタ１１及び１２各々のゲート電圧を制御する出力制御部１９と、を備える。

【0025】

トランジスタ１１のソースには電源電圧ＶＧＨが印加されており、トランジスタ１２のソースには電源電圧ＶＧＬが印加されている。トランジスタ１１及び１２各々のドレインは出力端子ＴＯに接続されており、当該出力端子ＴＯに生じた電圧を有する２値（論理レベル０又は１）の信号レベルを有する出力信号Ｓｏとして出力される。

【0026】

出力制御部１９は、インバータ１３、１４、Ｎチャネル型のトランジスタ１５及びＰチャネル型のトランジスタ１６を含む。

【0027】

インバータ１３は、Ｎチャネル型のトランジスタ１３ｎ及びＰチャネル型のトランジスタ１３ｐで構成される。トランジスタ１３ｎ及び１３ｐ各々のゲート同士が共通接続されており、その共通接続点がインバータ１３の入力端を成す。当該入力端はノードＴｉに接続されており、このノードＴｉを介して、２値（論理レベル０又は１）の信号レベルを有する入力信号Ｓｉを受ける。また、トランジスタ１３ｎ及び１３ｐ各々のドレイン同士が共通接続されており、その共通接続点がインバータ１３の出力端を成す。当該出力端はノードｎ１を介してトランジスタ１１のゲートに接続されている。トランジスタ１３ｐのソースは正側電源端子に接続されて電源電圧ＶＧＨを受け、トランジスタ１３ｎのソースはトランジスタ１５を介して負側電源端子に接続されて電源電圧ＶＧＬを受ける。

【0028】

かかる構成により、インバータ１３は、ノードＴｉを介して受けた入力信号Ｓｉの位相を反転させた信号の電圧をノードｎ１を介してトランジスタ１１のゲートに供給する。

【0029】

インバータ１４は、Ｎチャネル型のトランジスタ１４ｎ及びＰチャネル型のトランジスタ１４ｐで構成される。トランジスタ１４ｎ及び１４ｐ各々のゲート同士が共通接続されており、その共通接続点がインバータ１４の入力端を成す。当該入力端はノードＴｉに接続されており、このノードＴｉを介して入力信号Ｓｉを受ける。また、トランジスタ１４ｎ及び１４ｐ各々のドレイン同士が共通接続されており、その共通接続点がインバータ１４の出力端を成す。当該出力端はノードｎ２を介してトランジスタ１２のゲートに接続されている。トランジスタ１４ｐのソースはトランジスタ１６を介して正側電源端子に接続されて電源電圧ＶＧＨを受け、トランジスタ１４ｎのソースは負側電源端子に接続されて電源電圧ＶＧＬを受ける。

【0030】

かかる構成により、インバータ１４は、ノードＴｉを介して受けた入力信号Ｓｉの位相を反転させた信号の電圧をノードｎ２を介してトランジスタ１２のゲートに供給する。

【0031】

トランジスタ１５は、自身のドレインがインバータ１３の負側電源端子であるトランジスタ１３ｎのソースに接続されている。また、トランジスタ１５は、電源電圧ＶＧＬを自身のソースで受けると共に、バイアス部３０からノードｎ３を介して供給されたバイアス電圧ＶＢＮをゲートで受ける。

【0032】

トランジスタ１６は、自身のドレインがインバータ１４の正側電源端子であるトランジスタ１４ｐのソースに接続されている。また、トランジスタ１６は、電源電圧ＶＧＨを自身のソースで受けると共に、バイアス部３０からノードｎ４を介して供給されたバイアス電圧ＶＢＰをゲートで受ける。

【0033】

駆動制御部２０は、出力バッファ回路１００の動作に必要な信号群を生成する。駆動制御部２０は、電源電圧ＶＧＬ～ＶＧＨの振幅で電圧（信号レベル）が変化する２値（論理レベル０又は１）の入力信号を生成しこれをノードＴｉを介して出力バッファ回路１００のバッファ部１０に供給する。

【0034】

また、駆動制御部２０は、入力信号Ｓｉの電圧変化に応じて、所定期間の間だけバイアス電流の電流値を所定の第１の電流値に設定し、その他の期間では当該バイアス電流の電流値を上記第１の電流値より小さい第２の電流値に切り換えるタイミングを示すタイミング制御信号Ｃｓ１を生成する。

【0035】

具体的には、駆動制御部２０は、入力信号Ｓｉが電源電圧ＶＧＬからＶＧＨの状態に遷移する、いわゆる電圧の立ち上がりに応じて、その立ち上がりの開始時点から所定期間Ｔｗｒが経過する時点までを示すタイミング制御信号Ｃｓ１を生成する。更に、駆動制御部２０は、入力信号Ｓｉが電源電圧ＶＧＨからＶＧＬの状態に遷移する、いわゆる立ち下がりに応じて、その立ち下がりの開始時点から所定期間Ｔｗｆが経過する時点までを示すタイミング制御信号Ｃｓ１を生成する。

【0036】

更に、駆動制御部２０は、上記した所定期間Ｔｗｒ、Ｔｗｆ及びその他の期間で生成するバイアス電流の電流値を設定する設定信号Ｃｓ２を生成する。

【0037】

例えば、駆動制御部２０は、上記した所定期間Ｔｗｒの間はバイアス電流を電流値Ｉｒ１に設定し、所定期間Ｔｗｆの間はバイアス電流を電流値Ｉｆ１に設定すると共に、所定期間Ｔｗｒ及びＴｗｆ以外の期間では電流値Ｉｒ１及びＩｆ１より低い電流値Ｉｒ２又はＩｆ２に設定する設定信号Ｃｓ２を生成する。

【0038】

そして、駆動制御部２０は、上記したように生成したタイミング制御信号Ｃｓ１及び設定信号Ｃｓ２を出力バッファ回路１００のバイアス部３０に供給する。

【0039】

なお、上記では、バイアス電流の電流値を切替える制御を、駆動制御部２０から供給するタイミング制御信号Ｃｓ１と設定信号Ｃｓ２のそれぞれにより行う例を説明したが、タイミング制御信号及び設定信号が共通の制御信号により制御してもよい。例えば、駆動制御部２０は、上記した所定期間Ｔｗｒの間はバイアス電流を電流値Ｉｒ１に設定し、所定期間Ｔｗｒ以外の期間では電流値Ｉｒ１より低い電流値に設定する制御信号と、上記した所定期間Ｔｗｆの間はバイアス電流を電流値Ｉｆ１に設定すると共に、所定期間Ｔｗｆ以外の期間では電流値Ｉｆ１より低い電流値Ｉｆ２に設定する制御信号と、をバイアス部３０に供給するようにしてもよい。以下では、駆動制御部２０からタイミング制御信号Ｃｓ１と設定信号Ｃｓ２を供給する例で説明する。

【0040】

出力バッファ回路１００のバイアス部３０は、電流電圧変換部としてのＮチャネル型のトランジスタ３５及びＰチャネル型のトランジスタ３６と、バイアス変調部４０と、を含む。

【0041】

トランジスタ３５は、自身のゲート及びドレインがノードｎ３を介してバッファ部１０のトランジスタ１５のゲートに接続されており、自身のソースで電源電圧ＶＧＬを受ける。トランジスタ３６は、自身のゲート及びドレインがノードｎ４を介してバッファ部１０のトランジスタ１６のゲートに接続されており、自身のソースには電源電圧ＶＧＨが印加されている。

【0042】

バイアス変調部４０は、可変電流源４１及び４２を含む。

【0043】

可変電流源４１は、駆動制御部２０から供給されたタイミング制御信号Ｃｓ１及び設定信号Ｃｓ２に基づく電流値を有するバイアス電流Ｉ１Ａを生成し、トランジスタ３５のドレインに送出する。つまり、可変電流源４１は、入力信号Ｓｉの立ち上がり時点から所定期間Ｔｗｒに亘り電流値Ｉｒ１を有し、その他の期間は電流値Ｉｒ１より低い電流値Ｉｒ２を有するバイアス電流Ｉ１Ａを生成し、これをトランジスタ３５のドレインに送出する。この際、ノードｎ３に生じた電圧がバイアス電圧ＶＢＮとして、ノードｎ３を介してバッファ部１０のトランジスタ１５のゲートに供給される。

【0044】

可変電流源４１は、タイミング制御信号Ｃｓ１及び設定信号Ｃｓ２に基づく電流値を有するバイアス電流Ｉ２Ａを生成し、これをトランジスタ３６に流す。つまり、可変電流源４２は、入力信号Ｓｉの立ち下がり時点から所定期間Ｔｗｆに亘り電流値Ｉｆ１を有し、その他の期間は電流値Ｉｆ１より低い電流値Ｉｆ２を有するバイアス電流Ｉ２Ａを生成し、これをトランジスタ３６に流す。この際、ノードｎ４に生じた電圧がバイアス電圧ＶＢＰとして、ノードｎ４を介してバッファ部１０のトランジスタ１６のゲートに供給される。

【0045】

かかる構成により、バイアス部３０は、タイミング制御信号Ｃｓ１に基づき、入力信号Ｓｉの電圧変化時に設定される所定期間（Ｔｗｒ、Ｔｗｆ）では、設定信号Ｃｓ２にて示される電流値（Ｉｒ１、Ｉｆ１）を有するバイアス電流（Ｉ１Ａ、Ｉ２Ａ）生成する。また、バイアス部３０は、所定期間（Ｔｗｒ、Ｔｗｆ）以外の期間では、設定信号Ｃｓ２にて示される、電流値（Ｉｒ１、Ｉｆ１）より小さな電流値（Ｉｒ２、Ｉｆ２）を有するバイアス電流（Ｉ１Ａ、Ｉ２Ａ）生成する。そして、バイアス部３０は、生成したバイアス電流（Ｉ１Ａ、Ｉ２Ａ）に対応した電圧値を有するバイアス電圧（ＶＢＰ、ＶＢＮ）をバッファ部１０に供給する。

【0046】

ここで、図１に示す構成では、バイアス部３０のトランジスタ３５及びバッファ部１０のトランジスタ１５が第１のカレントミラー回路を構成している。よって、当該トランジスタ３５に流れるバイアス電流Ｉ１Ａをミラーしたバイアス電流Ｉ１Ｂをトランジスタ１５に流すことができる。更に、バイアス部３０のトランジスタ３６及びバッファ部１０のトランジスタ１６が第２のカレントミラー回路を構成している。よって、当該トランジスタ３６に流れるバイアス電流Ｉ２Ａをミラーしたバイアス電流Ｉ２Ｂをトランジスタ１６に流すことができる。なお、バイアス電流Ｉ１ＡとＩ１Ｂの電流ミラー比は、バイアス部３０のトランジスタ３５及びバッファ部１０のトランジスタ１５のチャネル幅サイズ比又は同一サイズのトランジスタ個数比により予め設定できる。同様に、バイアス電流Ｉ２ＡとＩ２Ｂの電流ミラー比は、バイアス部３０のトランジスタ３６及びバッファ部１０のトランジスタ１６のチャネル幅サイズ比又は同一サイズのトランジスタ個数比により予め設定できる。

【0047】

以上のように、バイアス電流Ｉ１Ｂ及びＩ２Ｂは共に、駆動制御部２０から供給されるタイミング制御信号Ｃｓ１及び設定信号Ｃｓ２に基づき、バイアス部３０によって制御される。

【0048】

尚、電源電圧ＶＳＳ、ＶＤＤ、ＶＧＬ及びＶＧＨ各々の電圧値は、
ＶＧＨ≧ＶＤＤ＞ＶＳＳ≧ＶＧＬ
なる大小関係を有するものとする。

【0049】

そして、駆動制御部２０は、電源電圧ＶＧＬ～ＶＧＬの振幅を有する２値（論理レベル０又は１）の入力信号Ｓｉ、及び、電源電圧ＶＳＳ～ＶＤＤの振幅を有する２値（論理レベル０又は１）のタイミング制御信号Ｃｓ１及び設定信号Ｃｓ２を生成し、バイアス部３０に供給する。尚、駆動制御部２０は、所定の基準電源電圧の振幅を有する信号群を基に、電源電圧ＶＧＬ～ＶＧＬや電源電圧ＶＳＳ～ＶＤＤそれぞれの振幅に変換するレベルシフタ群を含む。

【0050】

以下に、図１に示す出力バッファ回路１００の内部動作について、図２に示すタイムチャートを参照しつつ説明する。

【0051】

尚、図２に示すタイムチャートは、出力バッファ回路１００が、時点ｔｒ１にて論理レベル０（ＶＧＬ）の状態から論理レベル１（ＶＧＨ）に遷移し、その後の時点ｔｆ１で論理レベル０の状態に遷移する入力信号Ｓｉを受けた場合に、出力バッファ回路１００内で生成されるノードｎ１、ｎ２及び出力端子Ｔｏの電圧信号Ｖ１、Ｖ２及びＳｏの波形を示す。また、入力信号Ｓｉの電圧変化に応じたタイミング制御信号Ｃｓ１及び設定信号Ｃｓ２に基づきバイアス変調部４０の可変電流源４１で生成されるバイアス電流Ｉ１Ａ及び可変電流源４２で生成されるバイアス電流Ｉ２Ａの電流波形も示す。

【0052】

かかる入力信号Ｓｉを受けて、出力バッファ回路１００の出力制御部１９は、図２に示すように、信号レベル（電圧）が時点ｔｒ１にて論理レベル０（ＶＧＬ）の状態から論理レベル１の状態（ＶＧＨ）に立ち上がり、時点ｔｆ１で論理レベル０の状態（ＶＧＬ）に立ち下がる入力信号Ｓｉを、バッファ部１０のインバータ１３及び１４に供給する。

【0053】

先ず、入力信号Ｓｉが論理レベル０（ＶＧＬ）の状態にある間は、インバータ１３及び１４は共に当該入力信号Ｓｉの位相を反転させた論理レベル１（ＶＧＨ）の信号をノードｎ１、ｎ２に夫々供給する。よって、ノードｎ１の電圧Ｖ１及びノードｎ２の電圧Ｖ２が共に電源電圧ＶＧＨとなり、トランジスタ１１がオフ状態、トランジスタ１２がオン状態になることから、図２に示すように論理レベル０（ＶＧＬ）の出力信号Ｓｏが出力端子ＴＯから出力される。

【0054】

その後、図２に示す時点ｔｒ１にて、入力信号Ｓｉの電圧が論理レベル０（ＶＧＬ）の状態から論理レベル１（ＶＧＨ）の状態に立ち上がる。これにより、インバータ１４のトランジスタ１４ｎがオン状態となり、電源電圧ＶＧＬをノードｎ２に供給する。よって、ノードｎ２の電圧Ｖ２が図２に示すように電源電圧ＶＧＬに遷移し、トランジスタ１２がオフ状態となる。このとき、入力信号Ｓｉの変化速度にほぼ追随する速度でノードｎ２の電圧Ｖ２が変化し、トランジスタ１２はオン状態からオフ状態へ速やかに変化する。

【0055】

更に、この間、インバータ１３のトランジスタ１３ｎがオン状態となることで、トランジスタ１５を介して電源電圧ＶＧＬがノードｎ１に供給される。ところで、このような入力信号Ｓｉの電圧の立ち上がり時には、バイアス部３０の可変電流源４１が、図２に示すようにその電圧の立ち上がりの開始時点（ｔｒ１）から所定期間Ｔｗｒに亘り、電流値Ｉｒ１を有するバイアス電流Ｉ１Ａをトランジスタ３５に流す。よって、バッファ部１０のトランジスタ１５は、当該バイアス電流Ｉ１Ａをミラーした電流をバイアス電流Ｉ１Ｂとして流すことができる。

【0056】

これにより、ノードｎ１の電圧Ｖ１は、図２に示す時点ｔｒ２から、バイアス電流Ｉ１Ｂの電流値（電流値Ｉｒ１にミラー比を積算した値）に応じた変化速度で低下してゆく。

【0057】

そして、電圧Ｖ１に基づくトランジスタ１１のゲート・ソース間電圧が閾値電圧を超える時点ｔｒ３でトランジスタ１１がオン状態となり、電源電圧ＶＧＨが出力端子ＴＯに供給される。その結果、ノードｎ１の電圧Ｖ１は図２に示す時点ｔｒ４にて電源電圧ＶＧＬに至ると共に、出力信号Ｓｏの電圧はバイアス電流Ｉ１Ｂの電流値に応じた変化速度で緩やかに上昇して論理レベル１（ＶＧＨ）の状態に遷移する。そして、電圧Ｖ１が電源電圧ＶＧＬに到達すると、バイアス電流Ｉ１Ｂの電流値はゼロとなる。
尚、バイアス部３０の可変電流源４１は、図２に示す所定期間Ｔｗｒの前後では、トランジスタ３５に流すバイアス電流Ｉ１Ａの電流値を電流値Ｉｒ１よりも低い電流値Ｉｒ２に切り換えることで、消費電力を低減させる。このときバイアス電流Ｉ１Ａの電流値Ｉｒ２は、電流値ゼロに設定することも可能である。なお、入力信号Ｓｉの電圧の立ち上がり開始時点（ｔｒ１）での電流値（Ｉｒ２からＩｒ１へ）の切替えに伴う遅延を考慮する場合は、電流値の切替えを行う期間Ｔｗｒの開始時刻を、入力信号Ｓｉの電圧の立ち上がり開始時点（ｔｒ１）より少し前に設定してもよい。

【0058】

その後、図２に示すように、時点ｔｆ１で入力信号Ｓｉが論理レベル１（ＶＧＨ）の状態から論理レベル０（ＶＧＬ）の状態に立ち下がる。これにより、インバータ１３のトランジスタ１３ｐがオン状態となり、電源電圧ＶＧＨがノードｎ１に供給される。よって、ノードｎ１の電圧Ｖ１が電源電圧ＶＧＨに遷移し、トランジスタ１１がオフ状態となる。このとき、入力信号Ｓｉの変化速度にほぼ追随する速度でノードｎ１の電圧Ｖ１が変化し、トランジスタ１１はオン状態からオフ状態へ速やかに変化する。

【0059】

更に、この間、インバータ１４のトランジスタ１４ｐがオン状態となることで、トランジスタ１６を介して電源電圧ＶＧＨがノードｎ２に供給される。ところで、このような入力信号Ｓｉの電圧の立ち下がり時には、バイアス部３０の可変電流源４２が、図２に示すようにその電圧の立ち下がりの開始時点（ｔｆ１）から所定期間Ｔｗｆに亘り、電流値Ｉｆ１を有するバイアス電流Ｉ２Ａをトランジスタ３６に流す。よって、バッファ部１０のトランジスタ１６は、当該バイアス電流Ｉ２Ａをミラーした電流をバイアス電流Ｉ２Ｂとして流すことができる。

【0060】

これにより、ノードｎ２の電圧Ｖ２は、図２に示す時点ｔｆ２から、バイアス電流Ｉ２Ｂの電流値（電流値Ｉｆ１にミラー比を積算した値）に応じた変化速度で低下してゆく。

【0061】

そして、電圧Ｖ２に基づくトランジスタ１２のゲート・ソース間電圧が閾値電圧を超える時点ｔｆ３でトランジスタ１２がオン状態となり、電源電圧ＶＧＬが出力端子ＴＯに供給される。その結果、ノードｎ２の電圧Ｖ２が図２に示す時点ｔｆ４にて電源電圧ＶＧＨに至ると共に、出力信号Ｓｏの電圧はバイアス電流Ｉ２Ｂの電流値に応じた変化速度で緩やかに低下して論理レベル０（ＶＧＬ）の状態に遷移する。そして、電圧Ｖ２が電源電圧ＶＧＨに到達すると、バイアス電流Ｉ２Ｂの電流値はゼロとなる。

【0062】

尚、バイアス部３０の可変電流源４２は、図２に示す所定期間Ｔｗｆの前後では、トランジスタ３６に流すバイアス電流Ｉ２Ａの電流値を電流値Ｉｆ１よりも低い電流値Ｉｆ２に切り換えることで、消費電力を低減させる。このときバイアス電流Ｉ２Ａの電流値Ｉｆ２は、電流値ゼロに設定することも可能である。なお、入力信号Ｓｉの電圧の立ち下がり開始時点（ｔｆ１）での電流値（Ｉｆ２からＩｆ１へ）の切替えに伴う遅延を考慮する場合は、電流値の切替えを行う期間Ｔｗｆの開始時刻を、入力信号Ｓｉの電圧の立ち下がり開始時点（ｔｆ１）より少し前に設定してもよい。

【0063】

このように、出力バッファ回路１００では、入力信号Ｓｉに基づき、バッファ部１０の出力制御部１９が、出力段のトランジスタ１１及び１２各々のゲート電圧を制御することで、これらトランジスタ１１及び１２を相補的にオン状態又はオフ状態に設定する。この際、インバータ１３及び１４と、トランジスタ１５及び１６とを含む出力制御部１９は、入力信号Ｓｉの電圧変化時において、以下のように出力段のトランジスタ１１及び１２を制御する。

【0064】

つまり、出力制御部１９は、トランジスタ１１及び１２のうちでオン状態にある方のトランジスタのゲート電圧を、入力信号の電圧変化に追従させて変化させることで、このトランジスタを迅速にオフ状態に遷移させる。

【0065】

一方、トランジスタ１１及び１２のうちでオフ状態にある方のトランジスタのゲート電圧については、出力制御部１９は、トランジスタ１５及び１６に流すバイアス電流Ｉ１Ｂ及びＩ２Ｂの電流値を制御することで、入力信号の電圧変化に対して緩やかに変化させる。これにより、トランジスタ１１及び１２のうちでオフ状態にある方のトランジスタは、オン状態にあるトランジスタがオフ状態に遷移した後にオン状態になる。よって、入力信号の電圧変化時における出力段のトランジスタ１１及び１２の同時オンを回避することが可能となる。その結果、トランジスタ１１及び１２間に流れる瞬時的な貫通電流が防止され、当該貫通電流に伴うＥＭＩの発生及び消費電力の増加が抑止される。

【0066】

また、出力バッファ回路１００によれば、図２に示されるように、出力信号Ｓｏの電圧の変化が緩やかになるように制御されるので、負荷駆動時の充放電電流の変化速度も抑えられ、ＥＭＩの低減が可能となる。

【0067】

更に、出力バッファ回路１００では、バイアス電流Ｉ１Ｂを生成する第１のカレントミラー回路（１５、３５）の入力側に流すバイアス電流Ｉ１Ａの電流値を、可変電流源４１によって図２に示すように制御している。また、バイアス電流Ｉ２Ｂを生成する第２のカレントミラー回路（１６、３６）の入力側に流すバイアス電流Ｉ２Ａの電流値を、可変電流源４２によって図２に示すように制御している。

【0068】

つまり、可変電流源４１は、図２に示すように入力信号Ｓｉの立ち上がりの開始時点（ｔｒ１）から所定期間Ｔｗｒの間だけ、トランジスタ１１のゲート電圧（Ｖ１）を所望の変化速度で緩やかに下降させることができる電流値Ｉｒ１を有するバイアス電流Ｉ１Ａを、第１のカレントミラー回路（１５、３５）の入力側に流す。可変電流源４２は、図２に示すように入力信号Ｓｉの立ち下がりの開始時点（ｔｆ１）から所定期間Ｔｗｆの間だけ、トランジスタ１２のゲート電圧（Ｖ２）を所望の変化速度で緩やかに上昇させることができる電流値Ｉｆ１を有するバイアス電流Ｉ２Ａを、第２のカレントミラー回路（１６、３６）の入力側に流す。この際、可変電流源４１（４２）は、図２に示すように、所定期間Ｔｗｒ（Ｔｗｆ）以外の期間では、バイアス電流Ｉ１Ａ（Ｉ２Ａ）の電流値を、電流値Ｉｒ１（Ｉｆ１）よりも小さい電流値Ｉｒ２（Ｉｆ２）に下げる。

【0069】

これにより、カレントミラー回路の入力側に流す電流の電流値を電流値Ｉｒ１（Ｉｆ１）に固定している場合に比べて電力消費を抑えることが可能となる。

【0070】

よって、図１に示す出力バッファ回路１００によれば、ＥＭＩを抑えて高速駆動及び低消費電力化を実現することが可能となる。

【0071】

また、単一のバイアス部３０のノードｎ３及びｎ４に複数のバッファ部１０を接続することで、バイアス部３０を共有する出力バッファ回路１００の多出力化を省面積で実現することができる。その場合、上記バイアス電流Ｉ１Ａ及びＩ２Ａの電流値を変化させる所定期間Ｔｗｒ及びＴｗｆの設定は、複数のバッファ部１０にそれぞれ供給される入力信号の立上り開始時点及び立下り開始時点に合せて設定する。

【0072】

また、複数のバッファ部１０各々のトランジスタ１５及び１６のチャネル幅サイズ又は同一サイズのトランジスタの個数を調整することにより、バイアス電流Ｉ１Ｂ、Ｉ２Ｂの電流ミラー比を個別設定することもできる。これにより、複数のバッファ部１０各々の出力信号の駆動能力を駆動する負荷に応じて変えることもできる。但し、バイアス部３０は共有しているので、バイアス電流Ｉ１Ａ、Ｉ２Ａの電流値の設定には連動する。

【0073】

尚、図２に示す一例では、トランジスタ１１をオフ状態からオン状態に遷移させる、当該トランジスタ１１のゲート電圧（Ｖ１）における電圧低下の開始時点ｔｒ２から電源電圧ＶＧＬに至る時点ｔｒ４までの全期間を含むように所定期間Ｔｗｒが設定されている。しかしながら、所定期間Ｔｗｒとしては、トランジスタ１１のゲート電圧（Ｖ１）の変化期間（ｔｒ２～ｔｒ４）内の少なくとも一部の期間を含むように設定されていれば良い。

【0074】

また、図２に示す一例では、トランジスタ１２をオフ状態からオン状態に遷移させる、当該トランジスタ１２のゲート電圧（Ｖ２）における電圧上昇の開始時点ｔｆ２から電源電圧ＶＧＨに至る時点ｔｆ４までの全期間を含むように所定期間Ｔｗｆが設定されている。しかしながら、所定期間Ｔｗｆとしては、トランジスタ１２のゲート電圧（Ｖ２）の変化期間（ｔｆ２～ｔｆ４）内の少なくとも一部の期間を含むように設定されていれば良い。

【0075】

つまり、駆動制御部２０は、上記設定信号（Ｃｓ２）と共に、入力信号Ｓｉの電圧変化時においてオフ状態にあるトランジスタ（１１、１２）のゲートの電圧（Ｖ１、Ｖ２）を変化させる変化期間（ｔｒ２～ｔｒ４、ｔｆ２～ｔｆ４）の一部又は全てを含む期間（Ｔｗｒ、Ｔｗｆ）を設定するタイミング信号（Ｃｓ１）をバイアス部３０に供給すれば良いのである。

【実施例0076】

図３は、出力バッファ回路１００の内部動作の他の一例を示すタイムチャートである。

【0077】

尚、図３では、図２と同様な入力信号Ｓｉの立ち上がり時及び立ち下がり時に、可変電流源４１及び４２が流すバイアス電流Ｉ１Ａ及びＩ２Ａの電流値を、設定信号Ｃｓ２に基づき、図２に示す電流値Ｉｒ１及びＩｆ１より小さい電流値Ｉｒ１ａ及びＩｆ１ａに変更している。

【0078】

これにより、バッファ部１０内に流れるバイアス電流Ｉ１Ｂ及びＩ２Ｂの電流値も小さくなり、その分だけ、図３に示すようにノードｎ１の電圧Ｖ１の立ち下がり速度、及びノードｎ２の電圧Ｖ２の立ち上がり速度が図２に示すものよりも遅くなる。

【0079】

そこで、この電圧Ｖ１を目標電圧（ＶＧＬ）に至らせる為に、バイアス部３０の可変電流源４１は、タイミング制御信号Ｃｓ１に基づき、図３に示すように、図２に示す所定期間Ｔｗｒよりも長い所定期間Ｔｗｒ１に亘り、電流値Ｉｒ１ａを有するバイアス電流Ｉ１Ａを第１のカレントミラー回路（１５、３５）の入力側に流す。更に、電圧Ｖ２を目標電圧（ＶＧＨ）に至らせる為に、可変電流源４２は、タイミング制御信号Ｃｓ１に基づき、図３に示すように、図２に示す所定期間Ｔｗｆよりも長い所定期間Ｔｗｆ１に亘り、電流値Ｉｆ１ａを有するバイアス電流Ｉ２Ａを第２のカレントミラー回路（１６、３６）の入力側に流す。

【0080】

要するに、駆動制御部２０は、設定信号Ｃｓ２で設定するバイアス電流Ｉ１Ａ及びＩ２Ａの電流値（Ｉｒ１、Ｉｒ１ａ、Ｉｆ１、Ｉｆ１ａ）が大きいほど、所定期間（Ｔｗｒ、Ｔｗｒ１、Ｔｗｆ、Ｔｗｆ１）を短い期間長として示すタイミング制御信号Ｃｓ１を生成する。

【0081】

よって、上記したバイアス電流Ｉ１Ａ及びＩ２Ａの電流値を高くするほど出力バッファ回路１００の出力信号Ｓｏの電圧変化が速くなり、駆動能力が高くなるが、その分駆動に必要な所定期間（Ｔｗｒ、Ｔｗｒ１、Ｔｗｆ、Ｔｗｆ１）は短くてよい。したがって、駆動能力が高さに応じて所定期間（Ｔｗｒ、Ｔｗｒ１、Ｔｗｆ、Ｔｗｆ１）を短くすることにより、出力バッファ回路１００の駆動に寄与しない所定期間外のバイアス電流Ｉ１Ａ及びＩ２Ａの電流値を削減し、低消費電力化を図ることができる。