特開 2024-134345 記憶装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024134345

(43)【公開日】2024-10-03

(54)【発明の名称】記憶装置

(51)【国際特許分類】

   H10B 61/00 20230101AFI20240926BHJP

   G11C 11/16 20060101ALI20240926BHJP

   H10N 50/10 20230101ALI20240926BHJP

   H10N 50/80 20230101ALI20240926BHJP

【ＦＩ】

H10B61/00

G11C11/16 100A

H10N50/10 Z

H10N50/80 D

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2023044602

(22)【出願日】2023-03-20

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110001737

【氏名又は名称】弁理士法人スズエ国際特許事務所

(72)【発明者】

【氏名】澤田 和也

(72)【発明者】

【氏名】永瀬 俊彦

(72)【発明者】

【氏名】吉野 健一

(72)【発明者】

【氏名】趙 亨峻

(72)【発明者】

【氏名】秋山 直紀

(72)【発明者】

【氏名】島野 拓也

【テーマコード（参考）】

4M119

5F092

【Ｆターム（参考）】

4M119AA03

4M119AA11

4M119AA19

4M119BB01

4M119CC05

4M119DD08

4M119DD17

4M119DD37

4M119DD42

4M119EE22

4M119EE27

5F092AA04

5F092AA11

5F092AA12

5F092AB07

5F092AC12

5F092AD23

5F092AD25

5F092BB10

5F092BB23

5F092BB36

5F092BB43

5F092BB53

5F092BB55

5F092BC03

5F092BC04

5F092BC07

5F092BC12

5F092EA04

(57)【要約】

【課題】 特性及び信頼性に優れたメモリセルを含む記憶装置を提供する。
【解決手段】 実施形態に係る記憶装置は、第１の方向に延伸する第１の配線１１と、第１の配線の上層側に設けられ、第１の方向と交差する第２の方向に延伸する第２の配線１２と、第１の配線と第２の配線との間に設けられたメモリセルであって、磁気抵抗効果素子３０と、スイッチング素子４０と、磁気抵抗効果素子とスイッチング素子との間に設けられた中間電極５３と、磁気抵抗効果素子と第２の配線との間に設けられた抵抗層６０とを含むメモリセル２０とを備え、抵抗層の抵抗は、中間電極の抵抗よりも高い。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１の方向に延伸する第１の配線と、
前記第１の配線の上層側に設けられ、前記第１の方向と交差する第２の方向に延伸する第２の配線と、
前記第１の配線と前記第２の配線との間に設けられたメモリセルであって、磁気抵抗効果素子と、スイッチング素子と、前記磁気抵抗効果素子と前記スイッチング素子との間に設けられた中間電極と、前記磁気抵抗効果素子と前記第２の配線との間に設けられた抵抗層とを含むメモリセルと、
を備える記憶装置であって、
前記抵抗層の抵抗は、前記中間電極の抵抗よりも高い
ことを特徴とする記憶装置。

【請求項2】

前記磁気抵抗効果素子は、前記スイッチング素子の上層側に設けられている
ことを特徴とする請求項１に記載の記憶装置。

【請求項3】

前記磁気抵抗効果素子は、前記スイッチング素子の下層側に設けられている
ことを特徴とする請求項１に記載の記憶装置。

【請求項4】

前記抵抗層は、前記スイッチング素子の上層側に設けられている
ことを特徴とする請求項３に記載の記憶装置。

【請求項5】

前記抵抗層は、前記スイッチング素子の下層側に設けられている
ことを特徴とする請求項３に記載の記憶装置。

【請求項6】

前記抵抗層は、半導体材料で形成されている
ことを特徴とする請求項１に記載の記憶装置。

【請求項7】

前記中間電極は、チタン（Ｔｉ）及び窒素（Ｎ）を含有する材料、タングステン（Ｗ）及び窒素（Ｎ）を含有する材料、又はタンタル（Ｔａ）及び窒素（Ｎ）を含有する材料で形成されている
ことを特徴とする請求項１に記載の記憶装置。

【請求項8】

前記磁気抵抗効果素子は、
可変の磁化方向を有する第１の磁性層と、
固定された磁化方向を有する第２の磁性層と、
前記第１の磁性層と前記第２の磁性層との間に設けられた非磁性層と、
を含む
ことを特徴とする請求項１に記載の記憶装置。

【請求項9】

前記磁気抵抗効果素子は、第３の磁性層をさらに含み、
前記第２の磁性層は、前記非磁性層と前記第３の磁性層との間に設けられ、
前記第２の磁性層と前記第３の磁性層とは、互いに反強磁性結合されている
ことを特徴とする請求項８に記載の記憶装置。

【請求項10】

前記磁気抵抗効果素子は、前記第１の磁性層の垂直磁気異方性を高める補助層をさらに含み、
前記第１の磁性層は、前記非磁性層と前記補助層との間に設けられている
ことを特徴とする請求項８に記載の記憶装置。

【請求項11】

前記スイッチング素子は、２端子型のスイッチング素子であり、２端子間に印加される電圧が閾値電圧よりも大きくなるとオフ状態からオン状態に移行する特性を有する
ことを特徴とする請求項１に記載の記憶装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、記憶装置に関する。

【背景技術】

【0002】

半導体基板上に、磁気抵抗効果素子とセレクタ（スイッチング素子）とを含むメモリセルが集積化された記憶装置が提案されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許第１１３０９４９０号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

特性及び信頼性に優れたメモリセルを含む記憶装置を提供する。

【課題を解決するための手段】

【0005】

実施形態に係る記憶装置は、第１の方向に延伸する第１の配線と、前記第１の配線の上層側に設けられ、前記第１の方向と交差する第２の方向に延伸する第２の配線と、前記第１の配線と前記第２の配線との間に設けられたメモリセルであって、磁気抵抗効果素子と、スイッチング素子と、前記磁気抵抗効果素子と前記スイッチング素子との間に設けられた中間電極と、前記磁気抵抗効果素子と前記第２の配線との間に設けられた抵抗層とを含むメモリセルと、を備える記憶装置であって、前記抵抗層の抵抗は、前記中間電極の抵抗よりも高い。

【図面の簡単な説明】

【0006】

【図1】第１の実施形態に係る記憶装置の基本的な概略構成を模式的に示した斜視図である。

【図2】第１の実施形態に係る記憶装置におけるメモリセルの詳細な構成を模式的に示した断面図である。

【図3】第１の実施形態に係る記憶装置におけるセレクタの電流－電圧特性を模式的に示した図である。

【図4】第１の実施形態に係る記憶装置の第１の変形例におけるメモリセルの詳細な構成を模式的に示した断面図である。

【図5】第１の実施形態に係る記憶装置の第２の変形例におけるメモリセルの詳細な構成を模式的に示した断面図である。

【図6】第１の実施形態に係る記憶装置の第３の変形例におけるメモリセルの詳細な構成を模式的に示した断面図である。

【図7】第２の実施形態に係る記憶装置の基本的な概略構成を模式的に示した斜視図である。

【図8】第２の実施形態に係る記憶装置におけるメモリセルの詳細な構成を模式的に示した断面図である。

【図9】第２の実施形態に係る記憶装置の第１の変形例におけるメモリセルの詳細な構成を模式的に示した断面図である。

【図10】第２の実施形態に係る記憶装置の第２の変形例におけるメモリセルの詳細な構成を模式的に示した断面図である。

【図11】第２の実施形態に係る記憶装置の第３の変形例におけるメモリセルの詳細な構成を模式的に示した断面図である。

【図12】第２の実施形態に係る記憶装置の第４の変形例におけるメモリセルの詳細な構成を模式的に示した断面図である。

【図13】第２の実施形態に係る記憶装置の第５の変形例におけるメモリセルの詳細な構成を模式的に示した断面図である。

【図14】第２の実施形態に係る記憶装置の第６の変形例におけるメモリセルの詳細な構成を模式的に示した断面図である。

【図15】第２の実施形態に係る記憶装置の第７の変形例におけるメモリセルの詳細な構成を模式的に示した断面図である。

【発明を実施するための形態】

【0007】

以下、図面を参照して実施形態を説明する。

【0008】

（第１の実施形態）
図１は、第１の実施形態に係る記憶装置の基本的な概略構成を模式的に示した斜視図である。

【0009】

なお、図１に示されたＸ方向、Ｙ方向及びＺ方向は、互いに交差する方向である。具体的には、Ｘ方向、Ｙ方向及びＺ方向は、互いに直交している。他の図についても同様である。

【0010】

図１に示した記憶装置は、Ｘ方向に延伸する配線１１と、配線１１の上層側に設けられ且つＹ方向に延伸する配線１２と、配線１１と配線１２との間に設けられたメモリセル２０とを含んでいる。

【0011】

メモリセル２０は、磁気抵抗効果素子３０と、磁気抵抗効果素子３０に対して直列に接続されたセレクタ（スイッチング素子）４０とを含んでいる。磁気抵抗効果素子３０及びセレクタ４０は、Ｚ方向に積層されている。本実施形態では、磁気抵抗効果素子３０は、セレクタ４０の上層側に設けられている。

【0012】

図２は、メモリセル２０の詳細な構成を模式的に示した断面図である。

【0013】

すでに述べたように、メモリセル２０は、Ｘ方向に延伸する配線１１とＹ方向に延伸する配線１２との間に設けられており、磁気抵抗効果素子３０と、セレクタ４０と、下部電極５１と、上部電極５２と、磁気抵抗効果素子３０とセレクタ４０との間に設けられた中間電極５３と、磁気抵抗効果素子３０と配線１２との間に設けられた抵抗層６０とを含んでいる。これらの要素は、配線１１と配線１２との間に積層されている。

【0014】

磁気抵抗効果素子３０は、ＭＴＪ（magnetic tunnel junction）素子であり、記憶層（第１の磁性層）３１と、参照層（第２の磁性層）３２と、トンネルバリア層（非磁性層）３３と、超格子層（第３の磁性層）３４と、中間層３５と、補助層３６とを含んでいる。これらの層は、上部電極５２と中間電極５３との間に積層されている。すなわち、上部電極５２が磁気抵抗効果素子３０に対する上部電極として機能し、中間電極５３が磁気抵抗効果素子３０に対する下部電極として機能する。なお、上部電極５２は、キャップ層としても機能する。また、中間電極５３は、チタン（Ｔｉ）及び窒素（Ｎ）を含有するチタン窒化物（ＴｉＮ）で形成されている。中間電極５３は、タングステン（Ｗ）及び窒素（Ｎ）を含有するタングステン窒化物（ＷＮ）或いはタンタル（Ｔａ）及び窒素（Ｎ）を含有するタンタル窒化物（ＴａＮ）等で形成されていてもよい。

【0015】

磁気抵抗効果素子３０は、記憶層３１が参照層３２の上層側に位置するトップフリー型の磁気抵抗効果素子である。

【0016】

記憶層３１は、可変の磁化方向を有する強磁性層であり、例えば、コバルト（Ｃｏ）、鉄（Ｆｅ）及びボロン（Ｂ）を含有するＣｏＦｅＢ層で形成されている。可変の磁化方向とは、所定の書き込み電流に対して磁化方向が変わることを意味する。

【0017】

参照層３２は、固定された磁化方向を有する強磁性層であり、例えば、コバルト（Ｃｏ）、鉄（Ｆｅ）及びボロン（Ｂ）を含有するＣｏＦｅＢ層で形成されている。固定された磁化方向とは、所定の書き込み電流に対して磁化方向が変わらないことを意味する。

【0018】

トンネルバリア層３３は、記憶層３１と参照層３２との間に設けられた絶縁層であり、例えば、マグネシウム（Ｍｇ）及び酸素（Ｏ）を含有するＭｇＯ層で形成されている。

【0019】

超格子層３４は、例えば、コバルト（Ｃｏ）及びプラチナ（Ｐｔ）の超格子で形成された層である。上述した参照層３２は、トンネルバリア層３３と超格子層３４との間に設けられており、参照層３２と超格子層３４とは、参照層３２と超格子層３４の間に設けられた中間層３５を介して互いに反強磁性結合されている。すなわち、参照層３２、超格子層３４及び中間層３５によってＳＡＦ（Synthetic Anti-Ferromagnetic）構造が形成されている。

【0020】

補助層３６は、記憶層３１の垂直磁気異方性を高めるための層であり、トンネルバリア層３３と補助層３６との間に記憶層３１が設けられている。

【0021】

上述した磁気抵抗効果素子３０は、記憶層３１の磁化方向と参照層３２の磁化方向とが平行である場合には低抵抗状態を呈し、記憶層３１の磁化方向と参照層３２の磁化方向とが反平行である場合には高抵抗状態を呈する。したがって、磁気抵抗効果素子３０は、その抵抗状態に応じて２値データを記憶することが可能である。また、磁気抵抗効果素子３０は、垂直磁化を有するＳＴＴ（spin transfer torque）型の磁気抵抗効果素子であり、記憶層３１の磁化方向はその主面に対して垂直であり、参照層３２の磁化方向はその主面に対して垂直である。

【0022】

セレクタ４０は、２端子型のスイッチング素子であり、セレクタ材料層を含んでいる。セレクタ材料層は、絶縁材料及び添加元素を含んでいる。例えば、絶縁材料にはシリコン酸化物等の酸化物が用いられ、添加元素にはヒ素（Ａｓ）等が用いられる。セレクタ材料層は、下部電極５１と中間電極５３との間に設けられている。すなわち、下部電極５１がセレクタ４０に対する下部電極として機能し、中間電極５３がセレクタ４０に対する上部電極として機能する。

【0023】

図３は、セレクタ４０の電流－電圧特性を模式的に示した図である。図３に示されるように、セレクタ４０は、２端子間（下部電極５１と中間電極５３との間）に印加される電圧が閾値電圧Ｖｔｈよりも大きくなると、オフ状態からオン状態に移行する特性を有している。また、セレクタ４０は、２端子間に印加される電圧がホールド電圧Ｖｈｏｌｄよりも小さくなると、オン状態からオフ状態に移行する特性を有している。また、電流Ｉｈｏｌｄは、２端子間に印加されている電圧がホールド電圧Ｖｈｏｌｄで且つオン状態が維持されているときにセレクタ４０に流れる電流である。

【0024】

抵抗層６０は、磁気抵抗効果素子３０の上層側であって且つ配線１２の下層側に設けられている。図２の例では、抵抗層６０は、上部電極５２の下層側に設けられている。

【0025】

抵抗層６０の抵抗は、中間電極５３の抵抗よりも高い。具体的には、抵抗層６０のＺ方向の抵抗は、中間電極５３のＺ方向の抵抗よりも高い。言い換えると、抵抗層６０の材料の抵抗率は、中間電極５３の材料の抵抗率よりも高い。

【0026】

抵抗層６０は、半導体材料で形成されている。本実施形態では、中間電極５３は、チタン窒化物（ＴｉＮ）で形成されている。したがって、抵抗層６０は、チタン窒化物（ＴｉＮ）の抵抗率よりも抵抗率の高い材料で形成されている。例えば、抵抗層６０は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）或いはカーボン（Ｃ）等の半導体材料で形成されている。これらの半導体材料（Ｓｉ、Ｇｅ或いはＣ）中に、ｎ型或いはｐ型の不純物が含有されていてもよい。

【0027】

上述したように、本実施形態の記憶装置では、磁気抵抗効果素子３０の上層側に抵抗層６０が設けられている。これにより、以下に述べるように、特性及び信頼性に優れたメモリセル２０を含む記憶装置を得ることができる。

【0028】

上述した記憶装置では、配線１１と配線１２との間にオン電圧を印加するとセレクタ４０がオン状態となり、セレクタ４０に対して直列に接続された磁気抵抗効果素子３０に書き込み電流が流れる。その結果、磁気抵抗効果素子３０に低抵抗状態或いは高抵抗状態を設定することが可能となる。すなわち、メモリセル２０に対してデータを書き込むことが可能となる。

【0029】

メモリセル２０に対してデータを書き込む場合、メモリセル２０全体の抵抗が低いと、書き込み電流が大きくなる。通常、メモリセル２０に対してデータを書き込むときは、セレクタに流れる電流が図３に示したＩｈｏｌｄよりも大きくなるように書き込み電流が設定される。そのため、メモリセル２０全体の抵抗が低い場合には、書き込み電流Ｉｈｏｌｄの値が大きくなる。

【0030】

本実施形態では、磁気抵抗効果素子３０及びセレクタ４０に対して直列に、相対的に高い抵抗を有する抵抗層６０が接続されている。そのため、抵抗層６０によってメモリセル２０に流れる電流を抑制することができる。したがって、本実施形態では、メモリセル２０に対する書き込み電流を低減することが可能となる。

【0031】

また、磁気抵抗効果素子３０のパターンを形成する際には、通常、ＩＢＥ（ion beam etching）が用いられる。この場合、仮に抵抗層６０が磁気抵抗効果素子３０よりも下層側に設けられているとすると、磁気抵抗効果素子層のエッチングの後に抵抗層６０のエッチングが行われる。そのため、抵抗層６０の材料が磁気抵抗効果素子３０の側面に付着し、磁気抵抗効果素子３０の特性が劣化するおそれがある。

【0032】

本実施形態では、磁気抵抗効果素子３０の上層側に抵抗層６０が設けられているため、抵抗層６０のエッチングの後に磁気抵抗効果素子層のエッチングが行われる。そのため、抵抗層６０の材料が磁気抵抗効果素子３０の側面に付着することを防止することができ、磁気抵抗効果素子３０の特性の劣化を抑制することが可能である。

【0033】

また、磁気抵抗効果素子３０の上層側に抵抗層６０を設けることで、電流Ｉｈｏｌｄに対応する電圧Ｖｈｏｌｄのばらつきを低減することも可能である。

【0034】

次に、本実施形態の第１の変形例について説明する。図４は、本変形例におけるメモリセル２０の詳細な構成を模式的に示した断面図である。

【0035】

本変形例でも、上述した実施形態と同様に、抵抗層６０は磁気抵抗効果素子３０の上層側であって且つ配線１２の下層側に設けられており、磁気抵抗効果素子３０がセレクタ４０の上層側に設けられている。また、本変形例でも、磁気抵抗効果素子３０は、記憶層３１が参照層３２の上層側に位置するトップフリー型の磁気抵抗効果素子である。ただし、本変形例では、抵抗層６０は、上部電極５２の上層側に設けられている。

【0036】

本変形例でも、抵抗層６０の抵抗が中間電極５３の抵抗よりも高く、抵抗層６０が磁気抵抗効果素子３０の上層側に設けられている。したがって、本変形例でも、上述した実施形態と同様の効果を得ることが可能である。

【0037】

次に、本実施形態の第２の変形例について説明する。図５は、本変形例におけるメモリセル２０の詳細な構成を模式的に示した断面図である。

【0038】

本変形例でも、上述した実施形態と同様に、抵抗層６０は磁気抵抗効果素子３０の上層側であって且つ配線１２の下層側に設けられており、磁気抵抗効果素子３０がセレクタ４０の上層側に設けられている。ただし、本変形例では、磁気抵抗効果素子３０は、記憶層３１が参照層３２の下層側に位置するボトムフリー型の磁気抵抗効果素子である。また、本変形例では、抵抗層６０は、上部電極５２の下層側に設けられている。

【0039】

本変形例でも、抵抗層６０の抵抗が中間電極５３の抵抗よりも高く、抵抗層６０が磁気抵抗効果素子３０の上層側に設けられている。したがって、本変形例でも、上述した実施形態と同様の効果を得ることが可能である。

【0040】

次に、本実施形態の第３の変形例について説明する。図６は、本変形例におけるメモリセル２０の詳細な構成を模式的に示した断面図である。

【0041】

本変形例でも、上述した実施形態と同様に、抵抗層６０は磁気抵抗効果素子３０の上層側であって且つ配線１２の下層側に設けられており、磁気抵抗効果素子３０がセレクタ４０の上層側に設けられている。ただし、本変形例では、磁気抵抗効果素子３０は、記憶層３１が参照層３２の下層側に位置するボトムフリー型の磁気抵抗効果素子である。また、本変形例では、抵抗層６０は、上部電極５２の上層側に設けられている。

【0042】

本変形例でも、抵抗層６０の抵抗が中間電極５３の抵抗よりも高く、抵抗層６０が磁気抵抗効果素子３０の上層側に設けられている。したがって、本変形例でも、上述した実施形態と同様の効果を得ることが可能である。

【0043】

（第２の実施形態）
次に、第２の実施形態について説明する。なお、基本的な事項は第１の実施形態と同様であり、第１の実施形態で説明した事項の説明は省略する。

【0044】

図７は、第２の実施形態に係る記憶装置の基本的な概略構成を模式的に示した斜視図である。

【0045】

本実施形態でも、第１の実施形態と同様に、メモリセル２０は、直列接続された磁気抵抗効果素子３０及びセレクタ４０を含んでおり、磁気抵抗効果素子３０及びセレクタ４０がＺ方向に積層されている。ただし、本実施形態では、磁気抵抗効果素子３０がセレクタ４０の下層側に設けられている。

【0046】

図８は、メモリセル２０の詳細な構成を模式的に示した断面図である。

【0047】

本実施形態でも、第１の実施形態と同様に、メモリセル２０は、Ｘ方向に延伸する配線１１とＹ方向に延伸する配線１２との間に設けられており、磁気抵抗効果素子３０と、セレクタ４０と、下部電極５１と、上部電極５２と、磁気抵抗効果素子３０とセレクタ４０との間に設けられた中間電極５３と、磁気抵抗効果素子３０と配線１２との間に設けられた抵抗層６０とを含んでいる。これらの要素は、配線１１と配線１２との間に積層されており、各要素の基本的な構成は第１の実施形態と同様である。

【0048】

また、本実施形態でも、第１の実施形態と同様に、抵抗層６０は、磁気抵抗効果素子３０と配線１２との間、すなわち、磁気抵抗効果素子３０の上層側であって且つ配線１２の下層側に設けられている。図８の例では、抵抗層６０がセレクタ４０の上層側に設けられている。また、図８の例では、抵抗層６０は、上部電極５２の下層側に設けられている。また、図８の例では、磁気抵抗効果素子３０は、記憶層３１が参照層３２の上層側に位置するトップフリー型の磁気抵抗効果素子である。

【0049】

また、本実施形態でも、第１の実施形態と同様に、抵抗層６０の抵抗は、中間電極５３の抵抗よりも高い。具体的には、抵抗層６０のＺ方向の抵抗は、中間電極５３のＺ方向の抵抗よりも高い。言い換えると、抵抗層６０の材料の抵抗率は、中間電極５３の材料の抵抗率よりも高い。抵抗層６０の材料及び中間電極５３の材料は、第１の実施形態と同様である。

【0050】

上述したように、本実施形態では、磁気抵抗効果素子３０がセレクタ４０の下層側に設けられている。そのため、下部電極５１が磁気抵抗効果素子３０に対する下部電極として機能し、中間電極５３が磁気抵抗効果素子３０に対する上部電極として機能する。また、上部電極５２がセレクタ４０に対する上部電極として機能し、中間電極５３がセレクタ４０に対する下部電極として機能する。

【0051】

本実施形態でも、第１の実施形態と同様に、抵抗層６０の抵抗が中間電極５３の抵抗よりも高く、抵抗層６０が磁気抵抗効果素子３０の上層側に設けられている。したがって、本実施形態でも、第１の実施形態と同様の効果を得ることが可能である。

【0052】

次に、本実施形態の第１の変形例について説明する。図９は、本変形例におけるメモリセル２０の詳細な構成を模式的に示した断面図である。

【0053】

本変形例でも、上述した実施形態と同様に、抵抗層６０が磁気抵抗効果素子３０の上層側であって且つ配線１２の下層側に設けられており、抵抗層６０がセレクタ４０の上層側に設けられている。ただし、本変形例では、抵抗層６０は、上部電極５２の上層側に設けられている。また、磁気抵抗効果素子３０は、記憶層３１が参照層３２の上層側に位置するトップフリー型の磁気抵抗効果素子である。

【0054】

本変形例でも、抵抗層６０の抵抗が中間電極５３の抵抗よりも高く、抵抗層６０が磁気抵抗効果素子３０の上層側に設けられている。したがって、本変形例でも、上述した実施形態と同様の効果を得ることが可能である。

【0055】

次に、本実施形態の第２の変形例について説明する。図１０は、本変形例におけるメモリセル２０の詳細な構成を模式的に示した断面図である。

【0056】

本変形例でも、上述した実施形態と同様に、抵抗層６０が磁気抵抗効果素子３０の上層側であって且つ配線１２の下層側に設けられており、抵抗層６０がセレクタ４０の上層側に設けられている。また、本変形例では、抵抗層６０は、上部電極５２の下層側に設けられている。また、磁気抵抗効果素子３０は、記憶層３１が参照層３２の下層側に位置するボトムフリー型の磁気抵抗効果素子である。

【0057】

本変形例でも、抵抗層６０の抵抗が中間電極５３の抵抗よりも高く、抵抗層６０が磁気抵抗効果素子３０の上層側に設けられている。したがって、本変形例でも、上述した実施形態と同様の効果を得ることが可能である。

【0058】

次に、本実施形態の第３の変形例について説明する。図１１は、本変形例におけるメモリセル２０の詳細な構成を模式的に示した断面図である。

【0059】

本変形例でも、上述した実施形態と同様に、抵抗層６０が磁気抵抗効果素子３０の上層側であって且つ配線１２の下層側に設けられており、抵抗層６０がセレクタ４０の上層側に設けられている。また、本変形例では、抵抗層６０は、上部電極５２の上層側に設けられている。また、磁気抵抗効果素子３０は、記憶層３１が参照層３２の下層側に位置するボトムフリー型の磁気抵抗効果素子である。

【0060】

本変形例でも、抵抗層６０の抵抗が中間電極５３の抵抗よりも高く、抵抗層６０が磁気抵抗効果素子３０の上層側に設けられている。したがって、本変形例でも、上述した実施形態と同様の効果を得ることが可能である。

【0061】

次に、本実施形態の第４の変形例について説明する。図１２は、本変形例におけるメモリセル２０の詳細な構成を模式的に示した断面図である。

【0062】

本変形例でも、上述した実施形態と同様に、抵抗層６０が磁気抵抗効果素子３０の上層側であって且つ配線１２の下層側に設けられている。ただし、本変形例では、抵抗層６０がセレクタ４０の下層側に設けられている。また、本変形例では、抵抗層６０は、中間電極５３の下層側に設けられている。また、磁気抵抗効果素子３０は、記憶層３１が参照層３２の上層側に位置するトップフリー型の磁気抵抗効果素子である。

【0063】

本変形例でも、抵抗層６０の抵抗が中間電極５３の抵抗よりも高く、抵抗層６０が磁気抵抗効果素子３０の上層側に設けられている。したがって、本変形例でも、上述した実施形態と同様の効果を得ることが可能である。

【0064】

次に、本実施形態の第５の変形例について説明する。図１３は、本変形例におけるメモリセル２０の詳細な構成を模式的に示した断面図である。

【0065】

本変形例でも、上述した実施形態と同様に、抵抗層６０が磁気抵抗効果素子３０の上層側であって且つ配線１２の下層側に設けられている。また、本変形例でも、上述した第４の変形例と同様に、抵抗層６０がセレクタ４０の下層側に設けられている。また、本変形例では、抵抗層６０は、中間電極５３の上層側に設けられている。また、磁気抵抗効果素子３０は、記憶層３１が参照層３２の上層側に位置するトップフリー型の磁気抵抗効果素子である。

【0066】

本変形例でも、抵抗層６０の抵抗が中間電極５３の抵抗よりも高く、抵抗層６０が磁気抵抗効果素子３０の上層側に設けられている。したがって、本変形例でも、上述した実施形態と同様の効果を得ることが可能である。

【0067】

次に、本実施形態の第６の変形例について説明する。図１４は、本変形例におけるメモリセル２０の詳細な構成を模式的に示した断面図である。

【0068】

本変形例でも、上述した実施形態と同様に、抵抗層６０が磁気抵抗効果素子３０の上層側であって且つ配線１２の下層側に設けられている。また、本変形例でも、上述した第４の変形例と同様に、抵抗層６０がセレクタ４０の下層側に設けられている。また、本変形例では、抵抗層６０は、中間電極５３の下層側に設けられている。また、磁気抵抗効果素子３０は、記憶層３１が参照層３２の下層側に位置するボトムフリー型の磁気抵抗効果素子である。

【0069】

本変形例でも、抵抗層６０の抵抗が中間電極５３の抵抗よりも高く、抵抗層６０が磁気抵抗効果素子３０の上層側に設けられている。したがって、本変形例でも、上述した実施形態と同様の効果を得ることが可能である。

【0070】

次に、本実施形態の第７の変形例について説明する。図１５は、本変形例におけるメモリセル２０の詳細な構成を模式的に示した断面図である。

【0071】

本変形例でも、上述した実施形態と同様に、抵抗層６０が磁気抵抗効果素子３０の上層側であって且つ配線１２の下層側に設けられている。また、本変形例でも、上述した第４の変形例と同様に、抵抗層６０がセレクタ４０の下層側に設けられている。また、本変形例では、抵抗層６０は、中間電極５３の上層側に設けられている。また、磁気抵抗効果素子３０は、記憶層３１が参照層３２の下層側に位置するボトムフリー型の磁気抵抗効果素子である。

【0072】

本変形例でも、抵抗層６０の抵抗が中間電極５３の抵抗よりも高く、抵抗層６０が磁気抵抗効果素子３０の上層側に設けられている。したがって、本変形例でも、上述した実施形態と同様の効果を得ることが可能である。

【0073】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0074】

１１、１２…配線 ２０…メモリセル
３０…磁気抵抗効果素子
３１…記憶層（第１の磁性層） ３２…参照層（第２の磁性層）
３３…トンネルバリア層（非磁性層） ３４…超格子層（第３の磁性層）
３５…中間層 ３６…補助層
４０…セレクタ（スイッチング素子）
５１…下部電極 ５２…上部電極 ５３…中間電極
６０…抵抗層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】