ホーム > 特許ランキング > ラピステクノロジー株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024134456
(43)【公開日】2024-10-03
(54)【発明の名称】集積回路
(51)【国際特許分類】
G01R 31/28 20060101AFI20240926BHJP
H01L 21/822 20060101ALI20240926BHJP
【ＦＩ】
G01R31/28 V
H01L27/04 T
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023044772
(22)【出願日】2023-03-20
(71)【出願人】
【識別番号】320012037
【氏名又は名称】ラピステクノロジー株式会社
(74)【代理人】
【識別番号】110001519
【氏名又は名称】弁理士法人太陽国際特許事務所
(72)【発明者】
【氏名】米田 尚弘
【テーマコード（参考）】
2G132
5F038
【Ｆターム（参考）】
2G132AA01
2G132AD01
2G132AK07
5F038DT07
5F038DT08
5F038DT11
5F038EZ20
(57)【要約】
【課題】本開示は、論理回路を用いて集積回路の電源の状態を検出する集積回路の提供を目的とする。
【解決手段】集積回路１０は、検査信号を出力する出力回路と、第一電源Ｓ１から電力が供給され、検査信号が入力された場合に、検査信号及び第一電源Ｓ１の状態に基づいた結果信号を出力する論理回路３２と、電源とは異なる第二電源Ｓ２から電力が供給され、出力回路及び論理回路３２から、それぞれ入力される検査信号及び結果信号に基づいて、論理回路３２の状態を判別する判別回路２４と、を備える。
【選択図】図１
【解決手段】集積回路１０は、検査信号を出力する出力回路と、第一電源Ｓ１から電力が供給され、検査信号が入力された場合に、検査信号及び第一電源Ｓ１の状態に基づいた結果信号を出力する論理回路３２と、電源とは異なる第二電源Ｓ２から電力が供給され、出力回路及び論理回路３２から、それぞれ入力される検査信号及び結果信号に基づいて、論理回路３２の状態を判別する判別回路２４と、を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
検査信号を出力する出力回路と、
電源から電力が供給され、前記検査信号が入力された場合に、前記検査信号及び前記電源の状態に基づいた結果信号を出力する論理回路と、
前記電源とは異なる他の電源から電力が供給され、前記出力回路及び前記論理回路から、それぞれ入力される前記検査信号及び前記結果信号に基づいて、前記論理回路の状態を判別する判別回路と、
を備える、集積回路。
電源から電力が供給され、前記検査信号が入力された場合に、前記検査信号及び前記電源の状態に基づいた結果信号を出力する論理回路と、
前記電源とは異なる他の電源から電力が供給され、前記出力回路及び前記論理回路から、それぞれ入力される前記検査信号及び前記結果信号に基づいて、前記論理回路の状態を判別する判別回路と、
を備える、集積回路。
【請求項2】
前記判別回路に対して並列に接続されるとともに、それぞれ前記電源とは異なる電源から電力が供給される複数の前記論理回路を備えるとともに、
前記出力回路は、前記複数の論理回路のそれぞれに前記検査信号を出力し、
前記判別回路は、前記検査信号及び、前記複数の論理回路のそれぞれから出力された複数の前記結果信号に基づいて、複数の前記論理回路の状態を判別する、
請求項１に記載の、集積回路。
前記出力回路は、前記複数の論理回路のそれぞれに前記検査信号を出力し、
前記判別回路は、前記検査信号及び、前記複数の論理回路のそれぞれから出力された複数の前記結果信号に基づいて、複数の前記論理回路の状態を判別する、
請求項１に記載の、集積回路。
【請求項3】
直列に接続されるとともに、それぞれ前記電源とは異なる電源から電力が供給される複数の前記論理回路を備えるとともに、
前記出力回路は、前記直列に接続された複数の前記論理回路のうち、順の最初の前記論理回路に前記検査信号を出力し、
前記判別回路は、前記検査信号及び、前記直列に接続された複数の前記論理回路のうち、前記順の最後の前記論理回路から出力された前記結果信号に基づいて、複数の前記論理回路の状態を判別する、
請求項１に記載の、集積回路。
前記出力回路は、前記直列に接続された複数の前記論理回路のうち、順の最初の前記論理回路に前記検査信号を出力し、
前記判別回路は、前記検査信号及び、前記直列に接続された複数の前記論理回路のうち、前記順の最後の前記論理回路から出力された前記結果信号に基づいて、複数の前記論理回路の状態を判別する、
請求項１に記載の、集積回路。
【請求項4】
前記論理回路は、前記電源からの電圧に基づいて遅延時間が変化する遅延回路であり、
前記判別回路は、前記検査信号が入力されてから予め定められた時間が経過した後に、前記論理回路の状態を判別する、
請求項１に記載の、集積回路。
前記判別回路は、前記検査信号が入力されてから予め定められた時間が経過した後に、前記論理回路の状態を判別する、
請求項１に記載の、集積回路。
【請求項5】
前記論理回路は、複数の前記遅延回路を備え、
前記複数の遅延回路は、それぞれ異なる遅延時間が予め定められている、
請求項４に記載の、集積回路。
前記複数の遅延回路は、それぞれ異なる遅延時間が予め定められている、
請求項４に記載の、集積回路。
【請求項6】
前記判別回路は、前記予め定められた時間の長さを変更可能とされている、
請求項４に記載の、集積回路。
請求項４に記載の、集積回路。
【請求項7】
前記出力回路は、前記他の電源から電力が供給される、
請求項１に記載の、集積回路。
請求項１に記載の、集積回路。
【請求項8】
前記判別回路は、前記検査信号が入力される第一フリップフロップ回路と、前記結果信号が入力される第二フリップフロップ回路と、
を有する、請求項１から請求項７のいずれか一項に記載の、集積回路。
を有する、請求項１から請求項７のいずれか一項に記載の、集積回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、集積回路に関する。
【背景技術】
【0002】
特許文献１には、半導体装置の内部に配置される内部配線と外部に配置された他の部品とを接続するパッド毎に電源電圧異常を検出する複数の電源検査回路と、複数の電源検査回路が出力する結果信号により示される検査結果を格納する結果格納レジスタと、を有する半導体装置が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１４－１６３９１７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本開示は、論理回路を用いて集積回路の電源の状態を検出する集積回路の提供を目的とする。
【課題を解決するための手段】
【0005】
本開示の第一態様の集積回路は、検査信号を出力する出力回路と、電源から電力が供給され、前記検査信号が入力された場合に、前記検査信号及び前記電源の状態に基づいた結果信号を出力する論理回路と、前記電源とは異なる他の電源から電力が供給され、前記出力回路及び前記論理回路から、それぞれ入力される前記検査信号及び前記結果信号に基づいて、前記論理回路の状態を判別する判別回路と、を備える。
【0006】
この態様に係る集積回路は、出力回路から出力された検査信号が、論理回路及び判別回路に出力される。また、論理回路が、電源の状態に基づいた結果信号を判別回路に出力する。したがって、この態様に係る集積回路によれば、判別回路が、検査信号及び結果信号に基づいて、論理回路の状態を判別することにより、電源の状態を検出することができる。
【発明の効果】
【0007】
本開示によれば、論理回路で電源電圧の異常を検出する集積回路を提供できる。
【図面の簡単な説明】
【0008】
【図1】本開示の第一実施形態に係る集積回路を説明する図である。
【図2】本開示の第一実施形態の第一変形例に係る集積回路を説明する図である。
【図3】本開示の第一実施形態の第二変形例に係る集積回路を説明する図である。
【図4】本開示の第二実施形態に係る集積回路を説明する図である。
【図5】本開示の第二実施形態に係る遅延回路における、供給される電圧と遅延時間について説明する図である。
【図6】本開示の第二実施形態に係る集積回路におけるクロック供給回路、第一フリップフロップ回路、及び第二フリップフロップ回路の動作を説明する図であり、（Ａ）は、遅延回路の遅延時間が変化する前の状態の動作を示す図、（Ｂ）は、遅延回路の遅延時間が長くなった後の状態の動作を示す図である。
【図7】図６に続けて本開示の第二実施形態に係る集積回路におけるクロック供給回路、第一フリップフロップ回路、及び第二フリップフロップ回路の動作を説明する図であり、（Ａ）は、遅延回路の遅延時間が変化する前の状態の動作を示す図、（Ｂ）は、遅延回路の遅延時間が短くなった後の状態の動作を示す図である。
【図8】本開示の第二実施形態の第一変形例に係る集積回路を説明する図である。
【図9】本開示の第二実施形態の第二変形例に係る集積回路におけるクロック供給回路、第一フリップフロップ回路、及び第二フリップフロップ回路の動作を説明する図であり、（Ａ）は、検査時間を変化させる前の状態の動作を示す図、（Ｂ）は、検査時間を長くした場合の動作を示す図である。
【発明を実施するための形態】
【0009】
以下、本開示の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において、同一又は等価な構成要素及び部品には同一の参照符号を付与している。また、図面の寸法比率は、説明の都合上誇張されており、実際の比率とは異なる場合がある。
【0010】
［第一実施形態］
（構成）
図１に、第一実施形態に係る集積回路１０を示す。図１に示されるように、本実施形態に係る集積回路１０は、基準回路２０と、検査対象回路３０と、を備える。また、本実施形態に係る集積回路１０では、検査対象回路３０には本開示における電源の一例である第一電源Ｓ１から電力が供給され、基準回路２０には本開示における他の電源の一例である、第二電源Ｓ２から電力が供給されることにより、それぞれの回路が駆動される。また、本実施形態に係る集積回路１０では、基準回路２０と検査対象回路３０とは、第一バスＢ１及び第二バスＢ２を通じて電気的に接続されている。
（構成）
図１に、第一実施形態に係る集積回路１０を示す。図１に示されるように、本実施形態に係る集積回路１０は、基準回路２０と、検査対象回路３０と、を備える。また、本実施形態に係る集積回路１０では、検査対象回路３０には本開示における電源の一例である第一電源Ｓ１から電力が供給され、基準回路２０には本開示における他の電源の一例である、第二電源Ｓ２から電力が供給されることにより、それぞれの回路が駆動される。また、本実施形態に係る集積回路１０では、基準回路２０と検査対象回路３０とは、第一バスＢ１及び第二バスＢ２を通じて電気的に接続されている。
【0011】
本実施形態において、第一電源Ｓ１及び第二電源Ｓ２は、基準回路２０と検査対象回路３０とについてそれぞれ駆動可能とされていれば、どのような種類の電源でもよい。例えば、第一電源Ｓ１及び第二電源Ｓ２は、それぞれ同じ性能を有している場合、互いに直流電源でありながら電圧値が異なる場合、一方が直流電源であり、他方が交流電源である場合、電圧値が等しくとも電流値が異なる場合、等が挙げられる。
【0012】
検査対象回路３０は、図１に示されるように、論理回路３２を有している。この論理回路３２は、ＡＮＤ回路、ＮＡＮＤ回路、ＯＲ回路、ＮＯＲ回路、ＥＸＯＲ回路、ＮＯＴ回路等のいずれの論理回路も適用でき、本実施形態では一例としてＡＮＤ回路である。論理回路３２は、第一電源Ｓ１から電力が供給されており、後述する出力回路２２から第一バスＢ１を通じて検査信号が入力された場合に、第二バスＢ２に結果信号として検査信号と同等の電圧値の波形（以後、電圧波形と称する）を結果信号として出力する。より具体的には、論理回路３２は、第一電源Ｓ１から供給された電力と、第一バスＢ１から入力された検査信号が共に予め定められた閾値を超えた場合に、結果信号としてＨｉの値を出力する。また、第一電源Ｓ１から供給された電力と、第一バスＢ１から入力された検査信号のうちいずれか一方が予め定められた閾値以下である場合には、結果信号としてＬｏｗの値を出力する。
【0013】
なお、Ｈｉの値及びＬｏｗの値並びに予め定められた閾値については、どのような値に設定されていてもよいが、予め定められた閾値は、検査対象回路３０が動作するために推奨される動作電圧を超える値とされうる。
【0014】
基準回路２０は、検査信号を出力する出力回路２２と、検査信号及び結果信号が入力される判別回路２４を有している。
【0015】
出力回路２２は、図１に示されるように、検査対象回路３０の論理回路３２と、判別回路２４に検査信号を出力する。この検査信号としては論理回路３２と判別回路２４に供給可能であればどのような信号でもよいが、一例として、Ｈｉ又はＬｏｗの２値を電圧で示す電圧波形が検査信号として出力される。検査信号は、第一バスＢ１を通じて論理回路３２及び判別回路２４に入力される。
【0016】
なお、検査信号として出力する電圧波形は、どのような波形が用いられてもよい。電圧波形としては、一例として、立上り及び立下りが一回であるパルス波、立ち上った後にＨｉを保つステップ波の他、予め定められたＨｉとＬｏｗとの組合せを有するビット列が挙げられる。
【0017】
判別回路２４は、図１に示されるように、第一バスＢ１を通じて出力回路２２から検査信号が入力されると共に、検査対象回路３０の論理回路３２から第二バスＢ２を通じて結果信号が入力される回路である。また、判別回路２４は、検査信号と結果信号とを比較する回路であり、本実施形態においては、検査信号と結果信号とが同じ値であるか否かを比較する。
【0018】
より具体的には、判別回路２４は、第一バスＢ１と接続された図示しない第一保持回路と、第二バスＢ２と接続された図示しない第二保持回路と、を有する。第一保持回路は、検査信号としてＨｉが入力された場合にＨｉを保持し、第二保持回路は、結果信号がＨｉ入力された場合にＨｉを保持する。そして、判別回路２４は、第一保持回路及び第二保持回路の値を比較することで、検査信号と結果信号とを比較する。
【0019】
なお、上述の説明及び図１において、第一バスＢ１は、出力回路２２、判別回路２４、及び論理回路３２を直接的に接続しているが、本実施形態に係る集積回路１０では、これに限られず、他の素子を介して接続していてもよい。同様に第二バスＢ２は、判別回路２４、及び論理回路３２を直接的に接続しているが、本実施形態に係る集積回路１０では、これに限られず、他の素子を介して接続していてもよい。他の素子としては、一例として変圧器、抵抗器等の受動素子の他、トランジスタ、継電器等の能動素子が挙げられる。
【0020】
なお、本実施形態に係る集積回路１０では、基準回路２０と検査対象回路３０とを繋ぐ第一バスＢ１及び第二バスＢ２は、矢印の方向のみに電流が流れる（信号が伝わる）構成としてもよい。例えば、本実施形態における第一バスＢ１は、出力回路２２と論理回路３２との間にダイオードを設けられた構成としてもよい。この場合、検査対象回路３０における配線が第一バスＢ１と短絡して検査対象回路３０上の第一バスＢ１に第一電源Ｓ１から電力が直接的に供給された場合に、第一バスＢ１を通じて基準回路２０に第一電源Ｓ１から供給される電力が遮断される。
【0021】
（電源の状態の検出）
ところで、上述したように、本実施形態において検査信号は、Ｈｉ又はＬｏｗの２値を示す電圧波形であり、論理回路３２は、検査信号と同等の電圧波形である、Ｈｉ又はＬｏｗの２値の電圧波形を結果信号として出力する。このため、本実施形態においては、論理回路３２に第一電源Ｓ１から電力が供給されている場合、すなわち論理回路３２に供給される電源の状態が正常である場合、検査信号及び結果信号は、同等の電圧値を示す電圧波形となる。なお、本開示において、「電源の状態」とは、論理回路３２に電力を供給する第一電源Ｓ１の状態、及び論理回路３２に電力が供給されている状態のいずれをも含む。
ところで、上述したように、本実施形態において検査信号は、Ｈｉ又はＬｏｗの２値を示す電圧波形であり、論理回路３２は、検査信号と同等の電圧波形である、Ｈｉ又はＬｏｗの２値の電圧波形を結果信号として出力する。このため、本実施形態においては、論理回路３２に第一電源Ｓ１から電力が供給されている場合、すなわち論理回路３２に供給される電源の状態が正常である場合、検査信号及び結果信号は、同等の電圧値を示す電圧波形となる。なお、本開示において、「電源の状態」とは、論理回路３２に電力を供給する第一電源Ｓ１の状態、及び論理回路３２に電力が供給されている状態のいずれをも含む。
【0022】
例えば、検査信号がＨｉを示す場合、論理回路３２は、検査信号と同様にＨｉを示す結果信号を出力するため、判別回路２４には、いずれもがＨｉである検査信号及び結果信号が入力される。また、検査信号がＬｏｗを示す場合、論理回路３２は、検査信号と同様にＬｏｗを示す結果信号を出力するため、判別回路２４には、いずれもがＬｏｗである検査信号及び結果信号が入力される。
【0023】
このように、本実施形態に係る集積回路１０では、検査対象回路３０が正常に動作している場合、判別回路２４に入力される検査信号及び結果信号が、Ｈｉの場合及びＬｏｗの場合のいずれにおいても、同じ値となる。言い換えれば、本実施形態に係る集積回路１０では、検査対象回路３０が正常に動作している場合には、判別回路２４に入力される検査信号及び結果信号が、Ｈｉの場合及びＬｏｗの場合のいずれにおいても、同じ値となる。
【0024】
ここで、本実施形態に係る集積回路１０において、電源が正常でない場合、例えば第一電源Ｓ１が故障するか、又は検査対象回路３０の配線に断線が生じ、検査対象回路３０に電力が供給されない場合の動作は、次の様になる。まず、検査信号がＨｉを示す場合においても、論理回路３２には電力が供給されていないため、結果信号がＨｉにならない。このため、第一電源Ｓ１が故障するか、又は検査対象回路３０の配線に断線が生じ、検査対象回路３０に電力が供給されない場合、検査信号がＨｉの場合においても、判別回路２４に入力される結果信号は、０Ｖ、すなわち、Ｌｏｗとなる。
【0025】
また、他の電源が正常でない場合、例えば本実施形態に係る集積回路１０において、検査対象回路３０の配線に短絡が生じ、第一バスＢ１に電力が供給され続ける場合の動作は、次の様になる。まず、検査信号がＬｏｗを示す場合においても、論理回路３２には電力が供給され続けると共に第一バスＢ１から電力が供給されるため、結果信号がＬｏｗにならない。このため、検査対象回路３０の配線に短絡が生じ、第一バスＢ１に電力が供給され続ける、検査信号がＬｏｗの場合においても、判別回路２４に出力される結果信号は、Ｈｉとなる。
【0026】
このように、本実施形態に係る集積回路１０では、電源が正常でない場合には、判別回路２４に出力される検査信号及び結果信号は、互いに異なる値となる。
【0027】
（作用及び効果）
上述のように、本実施形態に係る集積回路１０では、判別回路２４には、検査信号及び結果信号が出力される。このため、判別回路２４に入力される検査信号がＨｉとＬｏｗのいずれの場合においても、結果信号と同じ値となるか否かを判別することで、論理回路３２に供給される電源の状態を判別することができる。
上述のように、本実施形態に係る集積回路１０では、判別回路２４には、検査信号及び結果信号が出力される。このため、判別回路２４に入力される検査信号がＨｉとＬｏｗのいずれの場合においても、結果信号と同じ値となるか否かを判別することで、論理回路３２に供給される電源の状態を判別することができる。
【0028】
そして、論理回路３２に供給される電源の状態が正常でない場合とは、第一電源Ｓ１が故障している場合、検査対象回路３０の配線に断線が生じている場合、又は、検査対象回路３０の配線に短絡が生じ、第一バスＢ１に電力が供給され続ける場合である。また、論理回路３２に供給される電源の状態が正常でない場合とは、集積回路１０の状態が正常でない場合であるともいえる。
【0029】
したがって、この態様に係る集積回路１０によれば、判別回路２４が、検査信号及び結果信号に基づいて、論理回路３２の状態を判別することにより、論理回路３２を用いて電源の状態を検出することができる。
【0030】
また、検査対象回路３０の電源の状態を基準回路２０で測定するため、検査対象回路３０から出力されるアナログ信号を、基準回路２０が備えるアナログ回路を用いて判別する方法も想定される。しかし、検査対象回路３０からアナログ信号を出力して、電源の状態を判別する場合、アナログ回路は、基準電圧電源、抵抗、比較器等で構成されるため、回路面積が大きくなりやすく、結果信号に重畳するノイズの影響を受けやすい。
【0031】
しかし、本実施形態における集積回路１０によれば、検査信号と、検査対象回路３０の電源の状態を論理回路３２から出力される結果信号とに基づいて判別回路２４が判別する。このため、検査信号としては、Ｈｉ又はＬｏｗの２値をとるデジタル信号とすることができる。したがって、この態様に係る集積回路１０によれば、結果信号に重畳するノイズの影響を削減すると共に、集積回路１０の小型化を図ることができる。
【0032】
また、本実施形態に係る集積回路１０では、基準回路２０及び出力回路２２は、第二電源Ｓ２から電力が供給される。したがって、この態様に係る集積回路１０によれば、判別回路２４と出力回路２２を同じ回路に組み込み、集積回路１０の小型化を図ることができる。
【0033】
また、本実施形態に係る集積回路１０では、論理回路３２が動作する予め定められた閾値は、検査対象回路３０が動作するために推奨される動作電圧を超える値とされている。このため、第一電源Ｓ１の不調により、出力される電圧が閾値を下回った場合には、検査対象回路３０における他の回路が動作している場合においても、ＡＮＤ回路である論理回路３２は、結果信号としてはＬｏｗを出力する。したがって、この態様に係る集積回路１０によれば、検査対象回路３０が動作している場合においても、第一電源Ｓ１が不調であることを検出することができる。
【0034】
続いて、本実施形態の第一変形例を、図２を参照しながら説明する。なお、第一変形例の構成において、第一実施形態に係る集積回路１０と同様の構成については、第一実施形態と同じ符号を用い、詳細な説明を省略する場合がある。
【0035】
（第一変形例）
（構成）
図２は、本開示の第一変形例に係る集積回路１０を説明する図である。図２に示されるように、第一変形例に係る集積回路１０は、第一実施形態に係る集積回路１０に対し、第二検査対象回路４０と、第三電源Ｓ３とを更に備える。
（構成）
図２は、本開示の第一変形例に係る集積回路１０を説明する図である。図２に示されるように、第一変形例に係る集積回路１０は、第一実施形態に係る集積回路１０に対し、第二検査対象回路４０と、第三電源Ｓ３とを更に備える。
【0036】
図２に示されるように、第二検査対象回路４０は、第三電源Ｓ３から電力を供給される。なお、第二電源Ｓ２は、第一電源Ｓ１及び第二電源Ｓ２とは異なる他の電源である。
【0037】
また、図２に示されるように、第二検査対象回路４０は、第二論理回路４２を有している。第二論理回路４２は、出力回路２２と第三バスＢ３を介して接続されており、出力回路２２から検査信号が入力される。また、第二論理回路４２は、判別回路２４と第四バスを介して接続されており、判別回路２４に結果信号を出力する。すなわち、第二検査対象回路４０が有する第二論理回路４２は、検出回路が有する論理回路３２と同様の構成である。
【0038】
なお、図２に示されるように、第一変形例に係る集積回路１０では、基準回路２０は、第一バスＢ１を通じて論理回路３２へ、第三バスＢ３を通じて第二論理回路４２へとそれぞれ検査信号を出力する。言い換えれば、第一変形例に係る集積回路１０では、出力回路２２は、複数の論理回路として、論理回路３２及び第二論理回路４２のそれぞれに検査信号を出力する。
【0039】
また、第一変形例に係る集積回路１０では、論理回路３２は、第二バスＢ２を通じて判別回路２４へ、第二論理回路４２は、第四バスを通じて判別回路２４へそれぞれ検査信号を出力する。言い換えれば、論理回路３２及び第二論理回路４２は、判別回路２４に対して並列に接続されている。
【0040】
その他の構成は、第一実施形態に係る集積回路１０と同様である。
【0041】
（作用及び効果）
本実施形態に係る集積回路１０では、判別回路２４には、検査信号、論理回路３２から出力された結果信号、及び第二論理回路４２から出力された結果信号が入力される。また、判別回路２４は、それぞれの論理回路３２から出力された複数の結果信号に基づいて、第一実施形態に係る集積回路１０と同様に、論理回路３２の状態及び第二論理回路４２の状態を判別する。
本実施形態に係る集積回路１０では、判別回路２４には、検査信号、論理回路３２から出力された結果信号、及び第二論理回路４２から出力された結果信号が入力される。また、判別回路２４は、それぞれの論理回路３２から出力された複数の結果信号に基づいて、第一実施形態に係る集積回路１０と同様に、論理回路３２の状態及び第二論理回路４２の状態を判別する。
【0042】
したがって、この態様に係る集積回路１０によれば、検査信号及び結果信号に基づいて、判別回路２４に対して並列に接続された複数の論理回路３２の状態を判別することができる。
【0043】
続いて、本実施形態の第二変形例を、図３を参照しながら説明する。なお、第二変形例の構成において、第一実施形態に係る集積回路１０と同様の構成については、第一実施形態と同じ符号を用い、詳細な説明を省略する場合がある。
【0044】
（第二変形例）
（構成）
図３は、本開示の第二変形例に係る集積回路１０を説明する図である。図３に示されるように、第二変形例に係る集積回路１０は、第一実施形態に係る集積回路１０に対し、第二検査対象回路４０と、第三電源Ｓ３とを更に備える。
（構成）
図３は、本開示の第二変形例に係る集積回路１０を説明する図である。図３に示されるように、第二変形例に係る集積回路１０は、第一実施形態に係る集積回路１０に対し、第二検査対象回路４０と、第三電源Ｓ３とを更に備える。
【0045】
図３に示されるように、第二検査対象回路４０は、第三電源Ｓ３から電力を供給される。なお、第三電源Ｓ３は、第一電源Ｓ１及び第二電源Ｓ２とは異なる他の電源である。
【0046】
また、図３に示されるように、第二検査対象回路４０は、第二論理回路４２を有している。第二論理回路４２は、論理回路３２と第三バスＢ３を介して接続されており、検査信号として、論理回路３２から結果信号が入力される。また、第二論理回路４２は、判別回路２４と第三バスＢ３を介して接続されており、判別回路２４に結果信号を出力する。
【0047】
ここで、図３に示されるように、第二変形例に係る集積回路１０は、基準回路２０から第一バスＢ１を通じて論理回路３２へ、そして論理回路３２から第二バスＢ２を通じて第二論理回路４２へと検査信号及び結果信号が出力される。言い換えれば、第二変形例に係る集積回路１０では、論理回路３２及び第二論理回路４２は、直列に接続される。また言い換えれば、第二変形例に係る集積回路１０では、出力回路２２は、順の最初である論理回路３２に検査信号を出力し、順の最後である第二論理回路４２は、結果信号を判別回路２４に出力する。
【0048】
その他の構成は、第一実施形態に係る集積回路１０と同様である。
【0049】
（作用及び効果）
本実施形態に係る集積回路１０では、判別回路２４には、検査信号及び第二論理回路４２から出力された結果信号が入力される。
本実施形態に係る集積回路１０では、判別回路２４には、検査信号及び第二論理回路４２から出力された結果信号が入力される。
【0050】
ここで、検査対象回路３０及び第二検査対象回路４０が、それぞれ電源の状態が正常である場合には、第一実施形態に係る集積回路１０と同様に、検査信号と結果信号とが同じ値となる。一方、検査対象回路３０及び第二検査対象回路４０のうち、いずれか片方又は両方の電源の状態が正常でない場合には、第一実施形態に係る集積回路１０と同様に、検査信号と結果信号とが異なる値となる。
【0051】
したがって、この態様に係る集積回路１０によれば、検査信号及び結果信号に基づいて、判別回路２４に対して直列に接続された複数の論理回路３２の状態を判別することができる。
【0052】
（その他の変形例）
また、上述の説明では、集積回路１０が基準回路２０に判別回路２４を一つのみ有していたが、本実施形態に係る構成は、これに限らない。例えば、第一変形例のように複数の検査対象回路３０及び論理回路３２を有する場合において、集積回路１０が複数の判別信号を備えることにより、複数の論理回路３２から出力される結果信号をそれぞれの判別回路２４に入力される構成としてもよい。この場合においても、複数の検査対象回路３０のそれぞれについて、第一実施形態に係る集積回路１０と同様の作用及び効果を得ることができる。
また、上述の説明では、集積回路１０が基準回路２０に判別回路２４を一つのみ有していたが、本実施形態に係る構成は、これに限らない。例えば、第一変形例のように複数の検査対象回路３０及び論理回路３２を有する場合において、集積回路１０が複数の判別信号を備えることにより、複数の論理回路３２から出力される結果信号をそれぞれの判別回路２４に入力される構成としてもよい。この場合においても、複数の検査対象回路３０のそれぞれについて、第一実施形態に係る集積回路１０と同様の作用及び効果を得ることができる。
【0053】
また、上述の説明では、論理回路３２がＡＮＤ回路とされていたが、本実施形態に係る集積回路１０の構成は、これに限らない。すなわち、ＡＮＤ回路に変えて、ＮＡＮＤ回路、ＯＲ回路、ＮＯＲ回路、ＥＸＯＲ回路、ＮＯＴ回路等のいずれの回路も用いることができる。例えば、論理回路３２にＮＯＴ回路を用いた場合、第一電源Ｓ１が正常である場合には、検査信号と結果信号との値が異なるが、第一電源Ｓ１の故障又は配線の断線が生じていた場合には、検査信号の値がいずれの場合であっても、結果信号がＬｏｗの値を示す。このことから、論理回路３２にＮＯＴ回路を用いた場合においても、第一電源Ｓ１が正常である場合には、検査信号と結果信号との値を比較することにより、第一電源Ｓ１の故障又は配線の断線が生じていることを検出することができる。同様に、例えば、ＯＲ回路を用いれば、第一電源Ｓ１の故障又は、配線の断線を検出することができる。また、ＮＡＮＤ回路を用いれば、上述の説明における判別回路２４において、検査信号と結果信号の値が一致しない場合に、電源の状態が正常であると検出することができる。その他の回路についても判別回路２４における比較方法を種々変更することにより、本実施形態と同様の作用及び効果を得ることができる。
【0054】
また、上述の説明では、予め定められた閾値は、検査対象回路３０が動作するために推奨される動作電圧を超える値とされていたが、本実施形態に係る構成は、これに限らない。すなわち、予め定められた閾値は、検査信号に重畳されるノイズの値よりも高ければ、検査対象回路３０が動作するために推奨される動作電圧以下の値とされていてもよい。
【0055】
また、上述の説明では、出力回路２２は、基準回路２０が有していたが、本実施形態に係る構成は、これに限らない。すなわち、出力回路２２は、基準回路２０ではなく検査対象回路３０が有していてもよい。言い換えれば、本実施形態に係る出力回路２２は、第二電源Ｓ２からではなく、第一電源Ｓ１から電力が供給されてもよい。この場合、判別回路２４は、出力回路２２から信号が出力されないことを判別することにより、第一電源Ｓ１から電力が供給される検査対象回路３０の電源の状態が正常ではないことを検出してもよい。
【0056】
また、上述の説明では、集積回路１０は、基準回路２０のみが出力回路２２及び判別回路２４を有していたが、本実施形態に係る構成は、これに限らない。例えば判別回路２４が検査対象回路３０にも設けられ、検査対象回路３０及び基準回路２０のそれぞれに設けられた判別回路２４が互いに電源の状態を検出する構成としてもよい。
【0057】
続いて、図４から図７を適宜参照しながら、本開示の第二実施形態について説明する。なお、第二実施形態の構成において、第一実施形態及びその変形例に係る集積回路１０と同様の構成については、第一実施形態と同じ符号を用い、詳細な説明を省略する場合がある。
【0058】
［第二実施形態］
（構成）
図４は、本開示の第二実施形態に係る集積回路１１０である。図４に示されるように、本実施形態に係る集積回路１１０は、基準回路１２０にクロック供給回路ＣＫと、基準フリップフロップ回路１２２と、第一フリップフロップ回路１２５と、第二フリップフロップ回路１２６と、を備える。また、本実施形態に係る集積回路１１０は、検査対象回路１３０に論理回路３２の一例である遅延回路１３２を有している。
（構成）
図４は、本開示の第二実施形態に係る集積回路１１０である。図４に示されるように、本実施形態に係る集積回路１１０は、基準回路１２０にクロック供給回路ＣＫと、基準フリップフロップ回路１２２と、第一フリップフロップ回路１２５と、第二フリップフロップ回路１２６と、を備える。また、本実施形態に係る集積回路１１０は、検査対象回路１３０に論理回路３２の一例である遅延回路１３２を有している。
【0059】
本実施形態に係る集積回路１１０において、遅延回路１３２は、第二バスＢ１２を通じて基準フリップフロップ回路１２２と接続されており、第三バスＢ１３を通じて第二フリップフロップ回路１２６と接続されている。
【0060】
なお、本実施形態に係る遅延回路１３２は、第二バスＢ１２を通じて検査信号が入力された場合に、第一電源Ｓ１の電圧に基づいた遅延時間が経過した後に、第一実施形態に係る集積回路１０と同様の結果信号を出力する。遅延回路１３２は、第一電源Ｓ１の電圧値に基づいて遅延時間が変化すればどのような構成としてもよいが、一例として第一電源Ｓ１の電圧値が上昇した場合に、遅延時間が短くなる遅延回路１３２とされている。
【0061】
具体例として、図５に示されるように、第一電源Ｓ１の電圧値がＶ２を示す場合の遅延時間がＴ２である遅延回路１３２では、第一電源Ｓ１の電圧値が上昇してＶ３を示す場合には遅延時間がＴ３となり遅延時間が短くなる。また、第一電源Ｓ１の電圧値が低下してＶ１を示す場合、遅延時間がＴ１となって、遅延時間が長くなる。なお、本実施形態においては、一例として第一電源Ｓ１の電圧値と遅延時間の関係が予め求められており、図示しない記憶手段に第一電源Ｓ１の電圧値と遅延時間の関係が記憶されている。なお、第一電源Ｓ１が正常に動作している場合の電圧値における遅延時間が管理又は調整されている場合には、電圧値と遅延時間の関係を記憶していなくてもよい。
【0062】
クロック供給回路ＣＫ及び基準フリップフロップ回路１２２は、本開示に係る出力回路の一例である。クロック供給回路ＣＫは、一例として、第一バスＢ１１を通じて矩形波を、基準フリップフロップ回路１２２、第一フリップフロップ回路１２５、及び第二フリップフロップ回路１２６に出力する。
【0063】
また、本実施形態では、基準フリップフロップ回路１２２は、第一バスＢ１１からクロック供給信号が出力された場合に、第二バスＢ１２を通じて検査信号を、第一フリップフロップ回路１２５、第二フリップフロップ回路１２６及び遅延回路１３２に出力する。
【0064】
また、本実施形態では、第一フリップフロップ回路１２５は、第二バスＢ１２から検査信号が出力された場合に、第四バスＢ１４を通じて、結果信号を判別回路１２４に出力する。
【0065】
また、本実施形態では、第二フリップフロップ回路１２６は、第三バスＢ１３から結果信号が出力された場合に、第五バスＢ１５を通じて、結果信号を判別回路１２４に出力する。
【0066】
そして、本実施形態に係る判別回路１２４は、後述する検査時間ＣＴの経過後に第一フリップフロップ回路１２５及び第二フリップフロップ回路１２６の値である結果信号を比較する。すなわち、本実施形態に係る第一フリップフロップ回路１２５及び第二フリップフロップ回路１２６は、本開示に係る判別回路を成す一部分でもある。
【0067】
なお、本実施形態に係る基準フリップフロップ回路１２２、第一フリップフロップ回路１２５及び第二フリップフロップ回路１２６は、一例としてＤ型フリップフロップ回路である。すなわち、基準フリップフロップ回路１２２、第一フリップフロップ回路１２５、及び第二フリップフロップ回路１２６は、クロック供給回路ＣＫから出力されるクロック信号によりリセットされる。これにより、基準フリップフロップ回路１２２、第一フリップフロップ回路１２５及び第二フリップフロップ回路１２６が同期される。
【0068】
また、基準フリップフロップ回路１２２は、クロック信号が入力された場合に検査信号を出力する。このため、基準フリップフロップ回路１２２が検査信号を出力したタイミングが、後述する検査時間ＣＴの開始タイミングである。なお、本実施形態では、第一フリップフロップ回路１２５及び第二フリップフロップ回路１２６における信号の反転が、それぞれのフリップフロップ回路から出力される結果信号として用いられる。
【0069】
【0070】
（電源の状態の検出）
本実施形態に係る集積回路１１０では、判別回路１２４は、予め定められた時間である検査時間ＣＴと、第一フリップフロップ回路１２５及び第二フリップフロップ回路１２６の両方から出力される検査信号とに基づいて、電源の状態を判別する。より具体的には、判別回路１２４は、検査時間ＣＴの入力後に、第一フリップフロップ回路１２５及び第二フリップフロップ回路１２６の両方から出力される検査信号に基づいて電源の状態を判別する。なお、本実施形態では、検査時間ＣＴは、一例として、図６に示されるようにクロック供給回路ＣＫから出力される矩形波の１周期とされている。ただし、検査時間ＣＴは、クロック供給回路ＣＫから出力される矩形波の周期に限られず、他の方法により定めてもよい。
本実施形態に係る集積回路１１０では、判別回路１２４は、予め定められた時間である検査時間ＣＴと、第一フリップフロップ回路１２５及び第二フリップフロップ回路１２６の両方から出力される検査信号とに基づいて、電源の状態を判別する。より具体的には、判別回路１２４は、検査時間ＣＴの入力後に、第一フリップフロップ回路１２５及び第二フリップフロップ回路１２６の両方から出力される検査信号に基づいて電源の状態を判別する。なお、本実施形態では、検査時間ＣＴは、一例として、図６に示されるようにクロック供給回路ＣＫから出力される矩形波の１周期とされている。ただし、検査時間ＣＴは、クロック供給回路ＣＫから出力される矩形波の周期に限られず、他の方法により定めてもよい。
【0071】
図４に示されるように、クロック供給回路ＣＫからクロック信号が基準フリップフロップ回路１２２に出力された場合には、基準フリップフロップ回路１２２から第一フリップフロップ回路１２５に検査信号が出力される。そして、第一フリップフロップ回路１２５に検査信号が入力された場合に、第一フリップフロップ回路１２５から判別回路１２４へ結果信号が出力される。
【0072】
ここで、図６に示されるように、第一フリップフロップ回路１２５から出力される結果信号は、基準フリップフロップ回路１２２から検査信号が出力された時点から、第一遅延時間Ｒ１だけ遅れて判別回路１２４に出力される。この第一遅延時間Ｒ１は、基準フリップフロップ回路１２２から第一フリップフロップ回路１２５への検査信号の伝達のために遅延した時間である。
【0073】
また、基準フリップフロップ回路１２２から遅延回路１３２に検査信号が出力された場合には、第一電源Ｓ１の電圧に基づいた遅延時間の経過後に、遅延回路１３２から第二フリップフロップ回路１２６に結果信号が出力される。そして、第二フリップフロップ回路１２６から判別回路１２４へ結果信号が出力される。
【0074】
ここで、図６に示されるように、第二フリップフロップ回路１２６から出力される結果信号は、基準フリップフロップ回路１２２から検査信号が出力された時点から、第二遅延時間Ｒ２だけ遅れて供給回路に出力される。この第二遅延時間Ｒ２は、基準フリップフロップ回路１２２から遅延回路１３２への検査信号の伝達と、遅延回路１３２の遅延時間と、遅延回路１３２から第二フリップフロップ回路１２６への結果信号の伝達と、のために遅延した時間である。
【0075】
ところで、上述したように、本実施形態において遅延回路１３２は、第一電源Ｓ１の電圧に基づいて遅延時間が変化する。言い換えれば、遅延時間が変化した場合においては、第一電源Ｓ１の電圧が変化していると判別することができる。
【0076】
例えば、図６（Ａ）に示されるように、判別回路１２４に第一フリップフロップ回路１２５から出力される結果信号及び、第二フリップフロップ回路１２６から出力される結果信号が検査時間ＣＴ内に入力される場合に、電源が正常であるとする。この条件において、例えば、第一電源Ｓ１の電圧が低下して第二遅延時間Ｒ２が長くなると、図６（Ｂ）に示されるように、遅延回路１３２から出力される結果信号が検査時間ＣＴ内に第二フリップフロップ回路１２６に到達しない場合がある。この場合においては、判別回路１２４は、遅延回路１３２から結果信号が検査時間ＣＴ内に到達しなかったことで、第一電源Ｓ１の電圧が低下し、正常ではない場合になったと判別する。
【0077】
また例えば、図７（Ａ）に示されるように、判別回路１２４に第一フリップフロップ回路１２５から出力される結果信号が検査時間ＣＴ内に入力され、第二フリップフロップ回路１２６から出力される結果信号は検査時間ＣＴ内に入力されない場合に、電源が正常であるとする。この条件において、例えば、第一電源Ｓ１の電圧が上昇して第二遅延時間Ｒ２が短くなると、図７（Ｂ）に示されるように、遅延回路１３２から結果信号が検査時間ＣＴ内に第二フリップフロップ回路１２６に到達する場合がある。この場合においては、判別回路１２４は、遅延回路１３２から結果信号が検査時間ＣＴ内に到達したことで、第一電源Ｓ１の電圧が上昇し、正常ではない場合になったと判別する。
【0078】
（作用及び効果）
このように、この態様に係る集積回路１１０によれば、判別回路１２４は、検査時間ＣＴが経過した後に、検査信号と結果信号とに基づいて遅延回路１３２の状態を判別する。
このように、この態様に係る集積回路１１０によれば、判別回路１２４は、検査時間ＣＴが経過した後に、検査信号と結果信号とに基づいて遅延回路１３２の状態を判別する。
【0079】
したがって、判別回路１２４は、検査時間ＣＴが経過した後に、検査信号と結果信号とに基づいて遅延回路１３２の状態を判別することで、遅延回路１３２に電力を供給する電源の状態を検出することができる。
【0080】
また、本実施形態に係る集積回路１１０では、判別回路１２４が、検査信号が入力される第一フリップフロップ回路１２５と、結果信号が入力される第二フリップフロップ回路１２６を有している。このため、本実施形態に係る判別回路１２４では、第一フリップフロップ回路１２５は、検査信号が入力されたことを、第二フリップフロップ回路１２６は、結果信号が入力されたことを保持する。したがって、この態様に係る集積回路１１０によれば、検査信号及び結果信号が、Ｈｉ又はＬｏｗのいずれの値であるか記憶することができる。
【0081】
なお、本実施形態においても、第一実施形態と同様の効果を得ることができる。また、本実施形態においても、第一実施形態と同様の変形例を適用することができる。
【0082】
続いて、本実施形態における第一変形例を、図８を適宜参照しながら説明する。なお、第一変形例の構成において、第二実施形態に係る集積回路１１０と同様の構成については、第二実施形態と同じ符号を用い、詳細な説明を省略する場合がある。
【0083】
【0084】
複数の遅延回路１３２は、順に第一遅延回路１３２Ａ、第二遅延回路１３２Ｂ、…、及び第Ｎ遅延回路１３２Ｎとされている。これらの複数の遅延回路１３２は、それぞれ順に異なる遅延時間が設定されており、例えば第一遅延回路１３２Ａは、第二遅延回路１３２Ｂよりも遅延時間が短い。同様に、複数の遅延回路１３２は、それぞれ順に遅延時間が長くなるように設定されている。また、これらの複数の遅延回路１３２は、第二実施形態の遅延回路１３２と同様に、第一電源Ｓ１の電圧値に基づいて、遅延時間が変化する。なお、本変形例において、遅延回路１３２の具体的な個数は、適宜設定される。
【0085】
セレクタＳＳは、図８に示されるように、複数の遅延回路１３２の出力側の端子と、第三バスＢ１３とを接続する。このセレクタＳＳは、どのような構成でもよいが、一例として、セレクタＳＳは、検査対象回路３０の外部から制御される複数のトランジスタにより、複数の遅延回路１３２のうちいずれかの出力側の端子とを電気的に接続する構成とされている。
【0086】
その他の構成は、第二実施形態に係る集積回路１１０と同様である。
【0087】
（電源の状態の検出）
本実施形態では、第二フリップフロップ回路１２６に結果信号を出力する遅延回路１３２を、セレクタＳＳの接続関係を変更することにより選択する。ここで、上述のように複数の遅延回路１３２は、それぞれ異なる遅延時間が予め定められている。ここで、本変形例に係る集積回路１１０では、複数の遅延回路１３２のうち、検査時間ＣＴ内に第二フリップフロップ回路１２６から結果信号を出力する遅延回路１３２を選択する。
本実施形態では、第二フリップフロップ回路１２６に結果信号を出力する遅延回路１３２を、セレクタＳＳの接続関係を変更することにより選択する。ここで、上述のように複数の遅延回路１３２は、それぞれ異なる遅延時間が予め定められている。ここで、本変形例に係る集積回路１１０では、複数の遅延回路１３２のうち、検査時間ＣＴ内に第二フリップフロップ回路１２６から結果信号を出力する遅延回路１３２を選択する。
【0088】
この場合、選択された遅延回路１３２の遅延時間が予め定められていることから、第一電源Ｓ１の電圧値が変化しても、検査時間ＣＴ内に結果信号を出力させる遅延回路１３２の遅延時間から、第一電源Ｓ１の電圧値の下限値を求めることができる。
【0089】
また、本変形例に係る集積回路１１０では、複数の遅延回路１３２のうち、検査時間ＣＴ内に第二フリップフロップ回路１２６から結果信号が出力されない遅延回路１３２を選択することが可能であるとする。この場合、選択された遅延回路１３２の遅延時間が予め定められていることから、第一電源Ｓ１の電圧値が変化しても、検査時間ＣＴ内に結果信号を出力させない遅延回路１３２の遅延時間から、第一電源Ｓ１の電圧値の上限値を求めることができる。
【0090】
（作用及び効果）
このように、いずれかの遅延回路１３２を選択することにより、電源の電圧に基づいた遅延時間が予め定められた時間となった遅延回路１３２を得ることができる。したがって、本変形例に係る集積回路１１０によれば、遅延回路１３２に供給される電源の電圧が変化した場合においても、遅延時間が予め定められた時間となった遅延回路１３２から出力される結果信号に基づいて、電源の電圧を求めることができる。
このように、いずれかの遅延回路１３２を選択することにより、電源の電圧に基づいた遅延時間が予め定められた時間となった遅延回路１３２を得ることができる。したがって、本変形例に係る集積回路１１０によれば、遅延回路１３２に供給される電源の電圧が変化した場合においても、遅延時間が予め定められた時間となった遅延回路１３２から出力される結果信号に基づいて、電源の電圧を求めることができる。
【0091】
続いて、本実施形態における第二変形例を、図９を適宜参照しながら説明する。なお、第二変形例の構成において、第二実施形態に係る集積回路１１０と同様の構成については、第二実施形態と同じ符号を用い、詳細な説明を省略する場合がある。
【0092】
（第二変形例）
（構成）
第二変形例に係る集積回路１１０では、第二実施形態の集積回路１１０に対し、検査時間ＣＴを変更可能とされている。より具体的には、クロック供給回路ＣＫから出力される矩形波の周波数、すなわち、矩形波における電圧の立上りから立下りまでの時間を変更可能とされている。
（構成）
第二変形例に係る集積回路１１０では、第二実施形態の集積回路１１０に対し、検査時間ＣＴを変更可能とされている。より具体的には、クロック供給回路ＣＫから出力される矩形波の周波数、すなわち、矩形波における電圧の立上りから立下りまでの時間を変更可能とされている。
【0093】
その他の構成は、第二変形例に係る集積回路１１０と同様である。
【0094】
（電源の状態の検出）
本実施形態では、検査時間ＣＴの長さを適宜変更して選択する。ここで、上述のように遅延回路１３２は、第一電源Ｓ１の電圧値に基づいて、遅延時間が変化する。
本実施形態では、検査時間ＣＴの長さを適宜変更して選択する。ここで、上述のように遅延回路１３２は、第一電源Ｓ１の電圧値に基づいて、遅延時間が変化する。
【0095】
例えば、本変形例に係る集積回路１１０では、図９（Ａ）から図９（Ｂ）のように、第一電源Ｓ１の電圧値が低下して、遅延時間が長くなった場合においても、検査時間ＣＴを変化させることで検査時間ＣＴ内に第二フリップフロップ回路１２６から結果信号を出力させることが可能であるとする。この場合、変化させた検査時間ＣＴ内に結果信号を出力させる遅延回路１３２の遅延時間から、第一電源Ｓ１の電圧値の上限値を求めることができる。
【0096】
また例えば、第一電源Ｓ１の電圧値が上昇して、遅延時間が短くなった場合においても、検査時間ＣＴを変化させることで検査時間ＣＴ内に第二フリップフロップ回路１２６から結果信号を出力させないことが可能であるとする。この場合、変化させた検査時間ＣＴ内に結果信号を出力させる遅延回路１３２の遅延時間から、第一電源Ｓ１の電圧値の下限値を求めることができる。
【0097】
（作用及び効果）
このように、判別回路１２４が予め定められた時間の長さを変更可能とされている。このため、時間の長さを変更することにより、電源の電圧に基づいた遅延回路１３２の遅延時間が、変更された時間となったことを検出ことができる。したがって、この態様に係る集積回路１１０によれば、遅延回路１３２に供給される電源の電圧が変化した場合においても、検査信号及び変更された予め定められた時間から、電源の電圧を求めることができる。
このように、判別回路１２４が予め定められた時間の長さを変更可能とされている。このため、時間の長さを変更することにより、電源の電圧に基づいた遅延回路１３２の遅延時間が、変更された時間となったことを検出ことができる。したがって、この態様に係る集積回路１１０によれば、遅延回路１３２に供給される電源の電圧が変化した場合においても、検査信号及び変更された予め定められた時間から、電源の電圧を求めることができる。
【0098】
（その他の変形例）
なお、上述の説明では、第一フリップフロップ回路１２５、第二フリップフロップ回路１２６、及び基準フリップフロップ回路１２２は、いずれもＤ型とされていたが、本実施形態におけるフリップフロップ回路は、これに限らない。例えば、ＲＳ型、ＪＫ型及びＴ型のフリップフロップ回路を用いてもよい。
なお、上述の説明では、第一フリップフロップ回路１２５、第二フリップフロップ回路１２６、及び基準フリップフロップ回路１２２は、いずれもＤ型とされていたが、本実施形態におけるフリップフロップ回路は、これに限らない。例えば、ＲＳ型、ＪＫ型及びＴ型のフリップフロップ回路を用いてもよい。
【0099】
以上、添付図面を参照しながら本開示の実施形態を説明したが、本開示の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変形例又は応用例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【0100】
なお、以下に本開示の好ましい態様を更に示す。
【0101】
（付記１）
検査信号を出力する出力回路と、
電源から電力が供給され、前記検査信号が入力された場合に、前記検査信号及び前記電源の状態に基づいた結果信号を出力する論理回路と、
前記電源とは異なる他の電源から電力が供給され、前記出力回路及び前記論理回路から、それぞれ入力される前記検査信号及び前記結果信号に基づいて、前記論理回路の状態を判別する判別回路と、
を備える、集積回路。
検査信号を出力する出力回路と、
電源から電力が供給され、前記検査信号が入力された場合に、前記検査信号及び前記電源の状態に基づいた結果信号を出力する論理回路と、
前記電源とは異なる他の電源から電力が供給され、前記出力回路及び前記論理回路から、それぞれ入力される前記検査信号及び前記結果信号に基づいて、前記論理回路の状態を判別する判別回路と、
を備える、集積回路。
【0102】
（付記２）
前記判別回路に対して並列に接続されるとともに、それぞれ前記電源とは異なる電源から電力が供給される複数の前記論理回路を備えるとともに、
前記出力回路は、前記複数の論理回路のそれぞれに前記検査信号を出力し、
前記判別回路は、前記検査信号及び、前記複数の論理回路のそれぞれから出力された複数の前記結果信号に基づいて、複数の前記論理回路の状態を判別する、
付記１に記載の、集積回路。
前記判別回路に対して並列に接続されるとともに、それぞれ前記電源とは異なる電源から電力が供給される複数の前記論理回路を備えるとともに、
前記出力回路は、前記複数の論理回路のそれぞれに前記検査信号を出力し、
前記判別回路は、前記検査信号及び、前記複数の論理回路のそれぞれから出力された複数の前記結果信号に基づいて、複数の前記論理回路の状態を判別する、
付記１に記載の、集積回路。
【0103】
（付記３）
直列に接続されるとともに、それぞれ前記電源とは異なる電源から電力が供給される複数の前記論理回路を備えるとともに、
前記出力回路は、前記直列に接続された複数の前記論理回路のうち、順の最初の前記論理回路に前記検査信号を出力し、
前記判別回路は、前記検査信号及び、前記直列に接続された複数の前記論理回路のうち、前記順の最後の前記論理回路から出力された前記結果信号に基づいて、複数の前記論理回路の状態を判別する、
付記１又は付記２に記載の、集積回路。
直列に接続されるとともに、それぞれ前記電源とは異なる電源から電力が供給される複数の前記論理回路を備えるとともに、
前記出力回路は、前記直列に接続された複数の前記論理回路のうち、順の最初の前記論理回路に前記検査信号を出力し、
前記判別回路は、前記検査信号及び、前記直列に接続された複数の前記論理回路のうち、前記順の最後の前記論理回路から出力された前記結果信号に基づいて、複数の前記論理回路の状態を判別する、
付記１又は付記２に記載の、集積回路。
【0104】
（付記４）
前記論理回路は、前記電源からの電圧に基づいて遅延時間が変化する遅延回路であり、
前記判別回路は、前記検査信号が入力されてから予め定められた時間が経過した後に、前記論理回路の状態を判別する、
付記１から付記３のいずれか１に記載の、集積回路。
前記論理回路は、前記電源からの電圧に基づいて遅延時間が変化する遅延回路であり、
前記判別回路は、前記検査信号が入力されてから予め定められた時間が経過した後に、前記論理回路の状態を判別する、
付記１から付記３のいずれか１に記載の、集積回路。
【0105】
（付記５）
前記論理回路は、複数の前記遅延回路を備え、
前記複数の遅延回路は、それぞれ異なる遅延時間が予め定められている、
付記４に記載の、集積回路。
前記論理回路は、複数の前記遅延回路を備え、
前記複数の遅延回路は、それぞれ異なる遅延時間が予め定められている、
付記４に記載の、集積回路。
【0106】
（付記６）
前記判別回路は、前記予め定められた時間の長さを変更可能とされている、
付記４又は付記５に記載の、集積回路。
前記判別回路は、前記予め定められた時間の長さを変更可能とされている、
付記４又は付記５に記載の、集積回路。
【0107】
（付記７）
前記出力回路は、前記他の電源から電力が供給される、
付記１から付記６のいずれか１に記載の、集積回路。
前記出力回路は、前記他の電源から電力が供給される、
付記１から付記６のいずれか１に記載の、集積回路。
【0108】
（付記８）
前記判別回路は、前記検査信号が入力される第一フリップフロップ回路と、前記結果信号が入力される第二フリップフロップ回路と、
を有する、付記１から付記７のいずれか１に記載の、集積回路。
前記判別回路は、前記検査信号が入力される第一フリップフロップ回路と、前記結果信号が入力される第二フリップフロップ回路と、
を有する、付記１から付記７のいずれか１に記載の、集積回路。
【符号の説明】
【0109】
１０ 集積回路
２０ 基準回路
２２ 出力回路
２４ 判別回路
３０ 検査対象回路
３２ 論理回路
４０ 第二検査対象回路
４２ 第二論理回路
１１０ 集積回路
１２２ 基準フリップフロップ回路
１２４ 判別回路
１２５ 第一フリップフロップ回路
１２６ 第二フリップフロップ回路
１３２ 遅延回路（論理回路の一例）
ＣＫ クロック供給回路
ＣＴ 検査時間
Ｓ１ 第一電源（電源の一例）
Ｓ２ 第二電源（他の電源の一例）
２０ 基準回路
２２ 出力回路
２４ 判別回路
３０ 検査対象回路
３２ 論理回路
４０ 第二検査対象回路
４２ 第二論理回路
１１０ 集積回路
１２２ 基準フリップフロップ回路
１２４ 判別回路
１２５ 第一フリップフロップ回路
１２６ 第二フリップフロップ回路
１３２ 遅延回路（論理回路の一例）
ＣＫ クロック供給回路
ＣＴ 検査時間
Ｓ１ 第一電源（電源の一例）
Ｓ２ 第二電源（他の電源の一例）
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
