(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024134821
(43)【公開日】2024-10-04
(54)【発明の名称】電流検出回路。
(51)【国際特許分類】
G01R 19/00 20060101AFI20240927BHJP
【FI】
G01R19/00 C
【審査請求】未請求
【請求項の数】3
【出願形態】OL
(21)【出願番号】P 2023045212
(22)【出願日】2023-03-22
(71)【出願人】
【識別番号】715010864
【氏名又は名称】エイブリック株式会社
(72)【発明者】
【氏名】宇都宮 文靖
【テーマコード(参考)】
2G035
【Fターム(参考)】
2G035AB01
2G035AC02
2G035AD03
2G035AD04
2G035AD13
2G035AD39
(57)【要約】
【課題】入力信号に含まれる直流成分に対して、非常に小さい信号成分による電流変化を検出できる電流検出回路を提供する。
【解決手段】入力端子101と、出力端子108と、整流素子102と、キャパシタ103と、第1の第1導電型MOSトランジスタ104と、電圧検出回路105と、を備え、入力端子101は、整流素子102のアノード端子と第1の第1導電型MOSトランジスタ104のドレイン端子と電圧検出回路105の電圧検出端子106に接続され、整流素子102のカソード端子は、キャパシタ103の第1端子と第1の第1導電型MOSトランジスタ104のゲート端子に接続され、キャパシタ103の第2端子と第1の第1導電型MOSトランジスタ104のソース端子は、第1の電源端子に接続され、電圧検出回路105の検出結果出力端子107は、出力端子108に接続されることを特徴とする電流検出回路とした。
【選択図】
図1
【特許請求の範囲】
【請求項1】
入力端子と、
出力端子と、
整流素子と、
キャパシタと、
第1の第1導電型MOSトランジスタと、
電圧検出回路と、を備え、
前記入力端子は、前記整流素子のアノード端子と前記第1の第1導電型MOSトランジスタのドレイン端子と前記電圧検出回路の電圧検出端子に接続され、
前記整流素子のカソード端子は、前記キャパシタの第1端子と前記第1の第1導電型MOSトランジスタのゲート端子に接続され、
前記キャパシタの第2端子と前記第1の第1導電型MOSトランジスタのソース端子は、第1の電源端子に接続され、
前記電圧検出回路の検出結果出力端子は、前記出力端子に接続されることを特徴とする電流検出回路。
【請求項2】
第2の第1導電型MOSトランジスタを更に備え、
前記第2の第1導電型MOSトランジスタのドレイン端子とゲート端子は、前記第1の第1導電型MOSトランジスタのゲート端子に接続され、
前記第2の第1導電型MOSトランジスタのソース端子は、第1の電源端子に接続される請求項1記載の電流検出回路。
【請求項3】
前記電圧検出回路は、
前記電圧検出端子と、
前記検出結果出力端子と、
第3の第1導電型MOSトランジスタと、
負荷素子と、を備え、
前記電圧検出端子は、前記第3の第1導電型MOSトランジスタのゲート端子に接続され、前記第3の第1導電型MOSトランジスタのドレイン端子は、前記負荷素子の第1端子と前記検出結果出力端子に接続され、
前記第3の第1導電型MOSトランジスタのソース端子は、第1の電源端子に接続され、
前記負荷素子の第2端子は、第2の電源端子に接続される請求項1もしくは請求項2のいずれかに記載の電流検出回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電流検出回路に関する。
【背景技術】
【0002】
赤外線リモートコントローラ(以下、赤外線リモコンと記す)の受光回路で用いられ、受光するフォトダイオードからの入力電流に含まれる直流成分と信号成分を分離し、信号成分を検出する電流検出回路が公開されている。入力電流に含まれる直流成分は、太陽光や室内照明光などの環境光由来である。入力電流に含まれる信号成分は、赤外線リモコンの送信機由来の信号成分である。(例えば特許文献1、
図1及び
図4参照)。
【先行技術文献】
【特許文献】
【0003】
【発明の概要】
【発明が解決しようとする課題】
【0004】
従来の電流検出回路は、信号成分による電流変化分を抵抗に流すことで発生する抵抗の電圧変化で信号成分を検出する。信号成分による電流変化量が非常に小さい場合、抵抗の両端電圧の変化量は非常に小さくなる。信号成分による電流変化量が非常に小さい場合、従来の電流検出回路は、信号成分を検出できないと言った課題があった。本発明の目的は、入力信号に含まれる直流成分に対して、非常に小さい信号成分による電流変化を検出できる電圧検出回路を提供することである。
【課題を解決するための手段】
【0005】
本発明の電流検出回路は、入力端子と、出力端子と、整流素子と、キャパシタと、第1の第1導電型MOSトランジスタと、電圧検出回路と、を備え、前記入力端子は、前記整流素子のアノード端子と前記第1の第1導電型MOSトランジスタのドレイン端子と前記電圧検出回路の電圧検出端子に接続され、前記整流素子のカソード端子は、前記キャパシタの第1端子と、前記第1の第1導電型MOSトランジスタのゲート端子に接続され、前記キャパシタの第2端子と前記第1の第1導電型MOSトランジスタのソース端子は、第1の電源端子に接続され、前記電圧検出回路の検出結果出力端子は、前記出力端子に接続した。
【発明の効果】
【0006】
本発明の電流検出回路によれば、入力電流に含まれる直流成分に対して、非常に小さい信号成分による電流変化を検出できる電流検出回路を提供できる。
【図面の簡単な説明】
【0007】
【
図1】本発明の第1の実施形態の電流検出回路の一例を示す回路図である。
【
図2】本発明の第1の実施形態の電圧検出回路の一例を示す回路図である。
【
図3】本発明の第2の実施形態の電流検出回路の一例を示す回路図である。
【
図4】本発明の第3の実施形態の電流検出回路の一例を示す回路図である。
【
図5】本発明の第3の実施形態の電圧検出回路の一例を示す回路図である。
【
図6】本発明の第4の実施形態の電流検出回路の一例を示す回路図である。
【発明を実施するための形態】
【0008】
[第1の実施形態]
図1をもとに、本実施形態の電流検出回路1の構成を説明する。
図1は、本実施形態にかかる電流検出回路1の一例を示す回路図である。本実施形態の電流検出回路1は、入力端子101と、整流素子102と、キャパシタ103と、第1のNチャネル型MOS型トランジスタ(以下、NMOSトランジスタと記す)104と、第1の電圧検出回路105と、出力端子108と、を備える。
【0009】
本実施形態の電流検出回路1の接続を説明する。入力端子101は、整流素子102のアノード端子と、第1のNMOSトランジスタ104のドレイン端子と、第1の電圧検出回路105の電圧検出端子106と、に接続される。整流素子102のカソード端子は、キャパシタ103の第1端子と第1のNMOSトランジスタ104のゲート端子と、に接続される。第1の電圧検出回路105の検出結果出力端子107は、出力端子108に接続される。第1の電圧検出回路105は、正電源端子VDDと、負電源端子VSSと、に接続される。キャパシタ103の第2端子と、第1のNMOSトランジスタ104のソース端子は、負電源端子VSSに接続される。
【0010】
図2をもとに、本実施形態の第1の電圧検出回路105の構成と接続を説明する。
図2は、本実施形態にかかる第1の電圧検出回路105の一例を示す回路図である。本実施形態の第1の電圧検出回路105は、電圧検出端子106と、第2のNMOSトランジスタ304と、負荷素子201と、検出結果出力端子107と、を備える。電圧検出端子106は、第2のNMOSトランジスタ304のゲート端子に接続される。第2のNMOSトランジスタ304のドレイン端子は、負荷素子201の第1端子と、検出結果出力端子107に接続される。負荷素子201の第2端子は、正電源端子VDDに接続される。第2のNMOSトランジスタ304のソース端子は、負電源端子VSSに接続される。
【0011】
本実施形態の電流検出回路1の動作を説明する。最初に、電流検出回路1の入力端子101に入力される入力電流Iinが、信号成分を含まず、電流値が変化しない場合を説明する。入力電流Iinは、第1のNMOSトランジスタ104のドレイン電流となるとともに、入力端子101から整流素子102を介してキャパシタ103を充電する。第1のNMOSトランジスタのゲート端子は、入力端子101から整流素子102を介してキャパシタ103に充電された電圧が印加される。入力端子101の電圧は、第1のNMOSトランジスタ104のドレイン電流によって、第1のNMOSトランジスタ104のゲート端子電圧近傍になる。
【0012】
言い換えると、入力端子101の電圧は、第1のNMOSトランジスタ104のしきい値電圧近傍となる。第1の電圧検出回路105は、電圧検出端子106の電圧が第1のNMOSトランジスタ104のしきい値電圧近傍の場合には、負電源端子VSSの電圧近傍のローレベルの電圧を検出結果出力端子107に出力する。出力端子108は、検出結果出力端子107に接続されており、負電源端子VSSの電圧近傍のローレベルの電圧を出力する。したがって、出力端子108は、信号検出を出力しない。
【0013】
キャパシタ103の充電は、整流素子102を介して整流素子102の順方向電流によって行われる。キャパシタ103の放電は、整流素子102を介して整流素子102のリーク電流によって行われる。したがって、キャパシタ103の電圧は、充電時において早く上昇し、放電時においてゆっくり下降する。
【0014】
次に、電流検出回路1の入力端子101に入力される入力電流Iinが、信号成分を含み、電流値が変化する場合を説明する。入力電流Iinが信号成分を含み、入力電流Iinは変動する。入力電流Iinが増加すると、第1のNMOSトランジスタ104のゲート端子の電圧は、整流素子102を介してキャパシタ103が充電され、増加した入力電流Iinに対応するドレイン電流を流すゲート端子の電圧まで、直ぐに上昇する。入力端子101の電圧は、第1のNMOSトランジスタ104のしきい値近傍の電圧のままである。一方、入力電流Iinが減少すると、第1のNMOSトランジスタ104のゲート端子の電圧は、キャパシタ103によって、しばらくは一定の電圧が保たれる。第1のNMOSトランジスタ104は、入力電流Iinが減少する前の電流値をドレイン電流として負電源端子VSSへ流す。入力電流Iinよりも第1のNMOSトランジスタ104のドレイン電流が多く流れるため、入力端子101の電圧は、負電源端子VSSの電圧近傍まで低下する。
【0015】
第1の電圧検出回路105は、入力端子101の電圧が第1のNMOSトランジスタ104のしきい値電圧近傍から低下したことを検出する。第1の電圧検出回路105は、検出結果出力端子107を介して、出力端子108に正電源端子VDDの電圧近傍を出力し、ハイレベルの電圧を検出信号として出力する。このように、本実施形態の電流検出回路1は、入力電流Iinの信号成分による電流低下量が非常に小さい場合でも信号成分を検出できる。
【0016】
本実施形態の第1の電圧検出回路105の動作を説明する。電圧検出端子106の電圧が第1のNMOSトランジスタ104のしきい値電圧近傍の場合、第2のNMOSトランジスタ304のドレイン電流は、負荷素子201を介して正電源端子VDDから流れる電流より大きい。このため、検出結果出力端子107の電圧は、負電源端子VSSの電圧近傍となる。次に、電圧検出端子106の電圧が第1のNMOSトランジスタ104のしきい値電圧近傍より低下する場合、第2のNMOSトランジスタ304のドレイン電流は、負荷素子201を介して正電源端子VDDから流れる電流より小さくなる。このため、検出結果出力端子107の電圧は、正電源端子VDDの電圧近傍となる。第1の電圧検出回路105は、第1のNMOSトランジスタ104と近いしきい値電圧の第2のNMOSトランジスタ304を設けることで、電圧検出レベルを第1のNMOSトランジスタ104のしきい値電圧付近に設定できる。
【0017】
以上、説明したように、本実施形態の電流検出回路1は、入力端子101に入力される入力電流Iinに含まれる直流成分に対して、非常に小さい信号成分による電流変化を検出できる。
【0018】
[第2の実施形態]
図3をもとに、本実施形態の第2の実施形態について説明する。
図3は、本実施形態にかかる電流検出回路2の一例を示す回路図である。本実施形態の電流検出回路2は、第1の実施形態の電流検出回路1に、第3のNMOSトランジスタ204を付加した構成である。
【0019】
本実施形態の電流検出回路2の接続を説明する。第3のNMOSトランジスタ204のゲート端子とドレイン端子は、第1のNMOSトランジスタ104のゲート端子に接続される。第3のNMOSトランジスタ204のソース端子は、負電源端子VSSに接続される。第1のNMOSトランジスタ104と第3のNMOSトランジスタ204は、カレントミラー回路を構成する。
【0020】
本実施形態の電流検出回路2の動作を説明する。入力端子101から入力された入力電流Iinは、整流素子102を介して第3のNMOSトランジスタ204のドレイン電流と、第1のNMOSトランジスタ104のドレイン電流とに、分配されて負電源端子VSSへ流れる。キャパシタ103の放電は、第3のNMOSトランジスタ204のドレイン電流によっても行われる。しかし、キャパシタ103は、平滑容量として動作し、キャパシタ103の電圧は、第1の実施形態と同様に、充電時において早く上昇し、放電時においてゆっくり下降する。
【0021】
第1の実施形態と同様に、電流検出回路2の入力端子101に入力される入力電流Iinが、信号成分を含まず、電流値が変化しない場合、入力端子101の電圧は、第1のNMOSトランジスタ104のしきい値電圧近傍となる。第1の電圧検出回路105は、ローレベルの電圧を、検出結果出力端子107を介して出力端子108へ出力する。したがって、出力端子108は、信号検出を出力しない。次に、電流検出回路2の入力端子101に入力される入力電流Iinが、信号成分を含み、入力電流Iinの電流低下量が第3のNMOSトランジスタ204のドレイン電流値を超えた場合、入力端子101の電圧は、負電源端子VSSの電圧近傍まで低下する。第1の電圧検出回路105は、ハイレベルの電圧を、検出結果出力端子107を介して出力端子108へ出力する。したがって、出力端子108は、信号検出を出力する。
【0022】
本実施形態の電流検出回路2は、第3のNMOSトランジスタ204と第1のNMOSトランジスタ104とのトランスコンダクタンス係数であるK値の比を調整することで検出感度を調整できる。具体的には、第3のNMOSトランジスタ204のK値を第1のNMOSトランジスタ104のK値に対して小さくすると、検出感度は高くなる。
【0023】
以上、説明したように、本実施形態の電流検出回路2は、信号成分を検出する感度を、カレントミラー回路を構成するトランジスタのトランスコンダクタンス係数であるK値の比によって、調整できるとともに、第1の実施形態と同様に、入力端子101に入力される入力電流に含まれる直流成分に対して、非常に小さい信号成分による電流変化を検出できる。
【0024】
[第3の実施形態]
図4をもとに、本実施形態の第3の実施形態について説明する。
図4は、本実施形態にかかる電流検出回路3の一例を示す回路図である。本実施形態の電流検出回路3は、第1の実施形態の電流検出回路1に対して、NMOSトランジスタをPチャネル型MOSトランジスタ(以下、PMOSトランジスタと記す)に交換した構成である。本実施形態の電流検出回路3は、入力端子101と、整流素子102と、キャパシタ103と、第1のPMOSトランジスタ404と、第2の電圧検出回路405と、出力端子108と、を備える。
【0025】
本実施形態の電流検出回路3の接続を説明する。入力端子101は、整流素子102のカソード端子と、第1のPMOSトランジスタ404のドレイン端子と、第2の電圧検出回路405の電圧検出端子106と、に接続される。整流素子102のアノード端子は、キャパシタ103の第1端子と第1のPMOSトランジスタ404のゲート端子と、に接続される。第2の電圧検出回路405の検出結果出力端子107は、出力端子108に接続される。第2の電圧検出回路405は、正電源端子VDDと、負電源端子VSSと、に接続される。キャパシタ103の第2端子と、第1のPMOSトランジスタ404のソース端子は、正電源端子VDDに接続される。
【0026】
図5をもとに、第2の電圧検出回路405の構成と接続を説明する。
図5は、本実施形態の第2の電圧検出回路の一例を示す回路図である。本実施形態の第2の電圧検出回路405は、第1の実施形態の第1の電圧検出回路105で用いたNMOSトランジスタをPMOSトランジスタに交換した構成である。本実施形態の第2の電圧検出回路405は、電圧検出端子106と、第2のPMOSトランジスタ604と、負荷素子201と、検出結果出力端子107と、を備える。電圧検出端子106は、第2のPMOSトランジスタ604のゲート端子に接続される。第2のPMOSトランジスタ604のドレイン端子は、負荷素子201の第1端子と、検出結果出力端子107に接続される。負荷素子201の第2端子は、負電源端子VSSに接続される。第2のPMOSトランジスタ604のソース端子は、正電源端子VDDに接続される。
【0027】
本実施形態の電流検出回路3の動作を説明する。本実施形態の電流検出回路3は、第1のPMOSトランジスタ404のドレイン電流が、入力電流Iinとなって、入力端子101に向かって流れている。最初に、入力端子101を流れる入力電流Iinが、信号成分を含まず、電流値が変化しない場合を説明する。入力端子101の電位は、第1のPMOSトランジスタ404のドレイン電流によって、第1のPMOSトランジスタ404のゲート端子電圧近傍になる。第1の実施形態と同様に、言い換えると、入力端子101の電位は、第1のPMOSトランジスタ404のしきい値電圧近傍になる。第2の電圧検出回路405は、電圧検出端子106の電圧が第1のPMOSトランジスタ404のしきい値電圧近傍の場合には、正電源端子VDDの電圧近傍のハイレベルの電圧を検出結果出力端子107を介して出力端子108に出力する。したがって、出力端子108は、信号検出を出力しない。
【0028】
次に、電流検出回路3の入力端子101を流れる入力電流Iinが、信号成分を含み、電流値が変化する場合を説明する。入力電流Iinが信号成分を含むと、入力電流Iinは変動する。入力電流Iinが増加すると、第1のPMOSトランジスタ404は、ドレイン電流が、入力電流Iinを流すゲート端子の電圧までゲート端子の電圧が直ぐに降下する。入力端子101の電圧は、第1のNMOSトランジスタ104のしきい値近傍の電圧のままである。一方、入力電流Iinが減少すると、第1のPMOSトランジスタ404のゲート端子の電圧は、キャパシタ103によって、しばらくは一定の電圧が保たれる。第1のPMOSトランジスタ404は、入力電流Iinが減少する前の電流値をドレイン電流として正電源端子VDDから流す。入力電流Iinよりも第1のPMOSトランジスタ404のドレイン電流が多く流れるため、入力端子101の電圧は、正電源端子VDDの電圧近傍まで上昇する。
【0029】
第2の電圧検出回路405は、入力端子101の電圧が第1のPMOSトランジスタ404のしきい値電圧近傍から上昇したことを検出する。第2の電圧検出回路405は、検出結果出力端子107を介して、出力端子108に負電源端子VSSの電圧近傍のローレベルの電圧を、検出信号として出力する。したがって、出力端子108は、信号検出を出力する。
【0030】
本実施形態の第2の電圧検出回路405の動作を説明する。第2の電圧検出回路405は、電圧検出端子106の電圧が第1のPMOSトランジスタ404のしきい値電圧近傍の場合、第2のPMOSトランジスタ604ドレイン電流は、負荷素子201を介して負電源端子VSSへ流れる電流が、第2のPMOSトランジスタ604が流せる電流より大きい。このため、検出結果出力端子107の電圧は、正電源端子VDDの電圧近傍となる。次に、電圧検出端子106の電圧が第1のPMOSトランジスタ404のしきい値電圧近傍より上昇する場合、第2のPMOSトランジスタ604のドレイン電流が負荷素子201を介して負電源端子VSSへ流れる電流より小さくなる。このため検出結果出力端子107の電圧は、負電源端子VSSの電圧近傍となる。第2の電圧検出回路405は、第1のPMOSトランジスタ404と近いしきい値電圧の第2のPMOSトランジスタ604を設けることで、電圧検出レベルを第1のPMOSトランジスタ404のしきい値電圧付近に設定できる。
【0031】
以上、説明したように、本実施形態の電流検出回路3は、入力端子101に流れる入力電流Iinに含まれる直流成分にたいして、非常に小さい信号成分による電流変化を検出できる。
【0032】
[第4の実施形態]
図6をもとに、本実施形態の第4の実施形態について説明する。
図6は、本実施形態にかかる電流検出回路4の一例を示す回路図である。本実施形態の電流検出回路4は、第2の実施形態の電流検出回路2に対して、第2の実施形態の電流検出回路2で用いたNMOSトランジスタをPMOSトランジスタに交換した構成である。同時に、第3の実施形態の電流検出回路3に、第3のPMOSトランジスタ504を追加した構成である。
【0033】
本実施形態の電流検出回路4の接続を説明する。第3のPMOSトランジスタ504のゲート端子とドレイン端子は、第1のPMOSトランジスタ404のゲート端子に接続される。第3のPMOSトランジスタ504のソース端子は、正電源端子VDDに接続される。第1のPMOSトランジスタ404と第3のPMOSトランジスタ504は、カレントミラー回路を構成する。
【0034】
本実施形態の電流検出回路4の動作を説明する。入力電流Iinは、正電源端子VDDより第3のPMOSトランジスタ504のドレイン電流と第1のPMOSトランジスタ404のドレイン電流とに分配され、第3のPMOSトランジスタ504のドレイン電流は、さらに整流素子102を介して第1のPMOSトランジスタ404のドレイン電流と合成され、入力端子101へ流れる。
【0035】
第3の実施形態と同様に、最初に、電流検出回路4の入力端子101を流れる入力電流Iinが、信号成分を含まず、電流値が変化しない場合において、入力端子101の電圧は、第1のPMOSトランジスタ404のしきい値電圧近傍となる。第2の電圧検出回路405は、ハイレベルの電圧を、検出結果出力端子107を介して出力端子108へ出力する。したがって、出力端子108は、信号検出を出力しない。次に、電流検出回路4の入力端子101を流れる入力電流Iinが、信号成分を含み、入力電流Iinの電流低下量が第3のPMOSトランジスタ504のドレイン電流値より減少する場合、入力端子101の電圧は、正電源端子VDDの電圧近傍まで上昇する。第2の電圧検出回路405は、ローレベルの電圧を、検出結果出力端子107を介して出力端子108へ出力する。したがって、出力端子108は、信号検出を出力する。
【0036】
本実施形態の電流検出回路4は、第3のPMOSトランジスタ504と第1のPMOSトランジスタ404とのトランスコンダクタンス係数であるK値の比を調整することで検出感度を調整できる。具体的には、第3のPMOSトランジスタ504のK値を第1のPMOSトランジスタ404のK値に対して小さくすると、検出感度は高くなる。
【0037】
以上、説明したように、本実施形態の電流検出回路4は、信号成分を検出する感度を、カレントミラー回路を構成するトランジスタのトランスコンダクタンス係数であるK値比によって、調整できるとともに、第3の実施形態と同様に、入力端子101を流れる入力電流に含まれる直流成分に対して、非常に小さい信号成分による電流変化を検出できる。
【0038】
なお、上記した各構成の本発明の電流検出回路は、信号成分を含んだ電流を発生する装置からの電流であれば、どのような装置の信号成分の電流も検出できることは言うまでもない。例えば、フォトダイオードで光電流を発生する装置や、無線電波を受電することにより電流を発生する装置からの電流であっても、本発明の電流検出装置は、入力された信号からそれらの信号成分電流を検出できることは言うまでもない。
【符号の説明】
【0039】
1、2、3、4 電流検出回路
101 入力端子
102 整流素子
103 キャパシタ
104、204、304 Nチャネル型MOSトランジスタ
105、405 電圧検出回路
106 電圧検出端子
107 検出結果出力端子
108 出力端子
201 負荷素子
404、504、604 Pチャネル型MOSトランジスタ