特開 2024-135050 高周波パッケージ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024135050

(43)【公開日】2024-10-04

(54)【発明の名称】高周波パッケージ

(51)【国際特許分類】

   H01L 23/12 20060101AFI20240927BHJP

【ＦＩ】

H01L23/12 301Z

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2023045547

(22)【出願日】2023-03-22

(71)【出願人】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】100118762

【弁理士】

【氏名又は名称】高村 順

(72)【発明者】

【氏名】海野 雄丈

(57)【要約】

【課題】バイアス回路を含めた回路全体の小型化を可能とする高周波パッケージを得ること。
【解決手段】高周波パッケージ１は、回路パターンが形成された導体３２ａ，３２ｂを有する多層基板３０と、多層基板３０に実装されている高周波デバイス１０と、ボンディングワイヤ２０を介して高周波デバイス１０に電気的に接続され、かつ多層基板３０の導体３２ａ，３２ｂに接合されている薄膜集積回路基板４０と、を備える。薄膜集積回路基板４０は、誘電体基板４１と、誘電体基板４１のうち、多層基板３０の方へ向けられる第１面と、第１面とは逆側の第２面と、第１面と第２面との間の面の１つである第３面とにわたって設けられている第１の導体と、誘電体基板の第１面に設けられている第２の導体と、を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

回路パターンが形成された導体を有する多層基板と、
前記多層基板に実装されている高周波デバイスと、
ボンディングワイヤを介して前記高周波デバイスに電気的に接続され、かつ前記多層基板の前記導体に接合されている薄膜集積回路基板と、を備え、
前記薄膜集積回路基板は、
誘電体基板と、
前記誘電体基板のうち、前記多層基板の方へ向けられる第１面と、前記第１面とは逆側の第２面と、前記第１面と前記第２面との間の面の１つである第３面とにわたって設けられている第１の導体と、
前記誘電体基板の前記第１面に設けられている第２の導体と、を有することを特徴とする高周波パッケージ。

【請求項2】

前記第１の導体のうち前記第１面に設けられている部分は、前記多層基板の前記導体に接合されており、
前記第１の導体のうち前記第２面に設けられている部分には、前記ボンディングワイヤが接合されていることを特徴とする請求項１に記載の高周波パッケージ。

【請求項3】

前記第１の導体のうち前記第２面に設けられている部分の一部が、前記誘電体基板を挟んで前記第２の導体と向かい合わせられていることを特徴とする請求項１または２に記載の高周波パッケージ。

【請求項4】

前記薄膜集積回路基板は、
前記第２面に設けられており、前記誘電体基板を挟んで前記第２の導体と向かい合わせられている第３の導体と、
前記第２面のうち前記第１の導体と前記第３の導体との間の部分に設けられており、前記第１の導体と前記第３の導体とに電気的に接続されている抵抗体と、をさらに有することを特徴とする請求項１または２に記載の高周波パッケージ。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、高周波デバイスを備える高周波パッケージに関する。

【背景技術】

【0002】

特許文献１には、多層基板に形成されたキャビティ内に高周波デバイスが設けられている高周波パッケージが開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平６－１５１６３３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献１に開示されている高周波パッケージでは、回路が平面的に実装されていることから、高周波デバイスの動作安定化のためのバイアス回路といった搭載部品が増えるほど必要な実装面積が増えることとなり、回路全体が大きくなるという課題があった。

【0005】

本開示は、上記に鑑みてなされたものであって、バイアス回路を含めた回路全体の小型化を可能とする高周波パッケージを得ることを目的とする。

【課題を解決するための手段】

【0006】

上述した課題を解決し、目的を達成するために、本開示にかかる高周波パッケージは、回路パターンが形成された導体を有する多層基板と、多層基板に実装されている高周波デバイスと、ボンディングワイヤを介して高周波デバイスに電気的に接続され、かつ多層基板の導体に接合されている薄膜集積回路基板と、を備える。薄膜集積回路基板は、誘電体基板と、誘電体基板のうち、多層基板の方へ向けられる第１面と、第１面とは逆側の第２面と、第１面と第２面との間の面の１つである第３面とにわたって設けられている第１の導体と、誘電体基板の第１面に設けられている第２の導体と、を有する。

【発明の効果】

【0007】

本開示にかかる高周波パッケージは、バイアス回路を含めた回路全体の小型化が可能となるという効果を奏する。

【図面の簡単な説明】

【0008】

【図1】実施の形態１にかかる高周波パッケージの断面図

【図2】実施の形態１にかかる高周波パッケージに備えられる薄膜集積回路基板の構成を示す図

【図3】実施の形態１にかかる高周波パッケージに備えられる薄膜集積回路基板の等価回路を示す図

【図4】実施の形態１の変形例にかかる薄膜集積回路基板の構成を示す図

【図5】実施の形態１の変形例にかかる薄膜集積回路基板の等価回路を示す図

【発明を実施するための形態】

【0009】

以下に、実施の形態にかかる高周波パッケージを図面に基づいて詳細に説明する。

【0010】

実施の形態１．
図１は、実施の形態１にかかる高周波パッケージ１の断面図である。高周波パッケージ１は、多層基板３０と、多層基板３０に実装された高周波デバイス１０と、ボンディングワイヤ２０と、薄膜集積回路基板４０と、を有する。高周波デバイス１０は、多層基板３０のうち凹ませた部分であるキャビティの内部に設けられている。薄膜集積回路基板４０は、多層基板３０に実装されており、ボンディングワイヤ２０を介して高周波デバイス１０に電気的に接続されている。

【0011】

多層基板３０は、複数の絶縁層３１ａ，３１ｂと、回路パターンが形成された導体３２ａ，３２ｂと、グランドパターンが形成された導体３２ｃと、を有する。多層基板３０は、絶縁層３１ｂ、導体３２ｃ、絶縁層３１ａ、および、導体３２ａ，３２ｂの順に各層が積層された積層体である。各絶縁層３１ａ，３１ｂは、例えば、誘電体であるセラミックである。多層基板３０は、例えば、誘電体であるセラミックが積層された低温焼成セラミック多層基板（ＬＴＣＣ：Low Temperature Co-fired Ceramic）である。

【0012】

多層基板３０は、絶縁層３１ａを貫通しており導体３２ｂと導体３２ｃとを導通させるビアホール３３を有する。導体３２ｂは、ビアホール３３を介してグランドに接続されている。導体３２ａ，３２ｂは、多層基板３０の信号パッドを構成する。

【0013】

薄膜集積回路基板４０は、多層基板３０の導体３２ａ，３２ｂに接合されている。図１に示すように、薄膜集積回路基板４０は、多層基板３０の導体３２ａ，３２ｂ上に直接実装されている。薄膜集積回路基板４０は、誘電体基板４１と、第１の導体である導体４２ａと、第２の導体である導体４２ｂと、を有する。薄膜集積回路基板４０は、高周波デバイス１０のバイアス回路として機能する。

【0014】

図２は、実施の形態１にかかる高周波パッケージ１に備えられる薄膜集積回路基板４０の構成を示す図である。図３は、実施の形態１にかかる高周波パッケージ１に備えられる薄膜集積回路基板４０の等価回路を示す図である。

【0015】

ここで、誘電体基板４１のうち、多層基板３０の方へ向けられる面を第１面とする。誘電体基板４１のうち、第１面とは逆側の面を第２面とする。誘電体基板４１のうち、第１面と第２面との間の４つの側面のうちの１つを第３面とする。当該４つの側面のうち、第３面とは逆側の面であって高周波デバイス１０の方へ向けられる面を第４面とする。当該４つの側面のうち、第３面および第４面以外の２つの面の一方を第５面とする。第５面は、図１に示す誘電体基板４１のうち、図１に示す断面よりも手前側の面とする。

【0016】

図２の（ａ）は、誘電体基板４１の第１面側における薄膜集積回路基板４０の平面構成を示す。図２の（ｂ）は、誘電体基板４１の第３面側における薄膜集積回路基板４０の平面構成を示す。図２の（ｃ）は、誘電体基板４１の第２面側における薄膜集積回路基板４０の平面構成を示す。図２の（ｄ）は、誘電体基板４１の第４面側における薄膜集積回路基板４０の平面構成を示す。図２の（ｅ）は、誘電体基板４１の第５面側における薄膜集積回路基板４０の平面構成を示す。

【0017】

導体４２ａは、第１面と第２面と第３面とにわたって設けられている。導体４２ａは、誘電体基板４１の裏面である第１面に設けられた裏面導体と、誘電体基板４１の表面である第２面に設けられた表面導体と、誘電体基板４１のうち表面と裏面との間の側面の１つである第３面に設けられた側面導体とが、互いに一体とされたものといえる。導体４２ｂは、第１面に設けられている。導体４２ａのうち第１面に設けられている部分と導体４２ｂは、第１面において互いに離されて配置されている。

【0018】

図１に示すように、導体４２ａのうち誘電体基板４１の第１面に設けられている部分は、導体３２ａに接合されている。導体４２ｂは、導体３２ｂに接合されている。ボンディングワイヤ２０の一方の端部は、導体４２ａのうち第２面に設けられている部分に接合されている。ボンディングワイヤ２０の他方の端部は、高周波デバイス１０に接合されている。導体４２ａは、誘電体基板４１の第１面側と誘電体基板４１の第２面側との間を、誘電体基板４１の第３面側を通じて導通させることにより、導体３２ａとボンディングワイヤ２０の一方の端部とを電気的につなぐ。

【0019】

導体４２ａのうち第２面に設けられている部分のうちの一部は、誘電体基板４１を挟んで導体４２ｂと向かい合わせられている。薄膜集積回路基板４０のうち、導体４２ａの当該一部と導体４２ｂとが誘電体基板４１を挟んで互いに向かい合わせられている領域は、キャパシタを構成する。図３に示すキャパシタの記号は、薄膜集積回路基板４０におけるキャパシタを表す。薄膜集積回路基板４０におけるキャパシタは、高周波デバイス１０に並列に接続された並列キャパシタである。

【0020】

図２に示す薄膜集積回路基板４０が、図１に示すように高周波パッケージ１に実装されることにより、高周波デバイス１０は、薄膜集積回路基板４０に形成された並列キャパシタと、ボンディングワイヤ２０を介して接続されているとみなせる。高周波デバイス１０に接続された当該並列キャパシタは、高周波デバイス１０の動作安定化に寄与する。

【0021】

薄膜集積回路基板４０のバイアス回路構成は、多層基板３０に合わせたインターフェースを備えるものであれば良く、適宜変形が可能である。次に、薄膜集積回路基板４０の変形例について説明する。

【0022】

図４は、実施の形態１の変形例にかかる薄膜集積回路基板４０Ａの構成を示す図である。図４に示す薄膜集積回路基板４０Ａは、図２に示す薄膜集積回路基板４０の変形例である。図５は、実施の形態１の変形例にかかる薄膜集積回路基板４０Ａの等価回路を示す図である。図４の（ａ）から（ｅ）では、図２の（ａ）から（ｅ）と同じ要領で、薄膜集積回路基板４０Ａの平面構成を示す。

【0023】

薄膜集積回路基板４０Ａは、誘電体基板４１と、第１の導体である導体４２ａと、第２の導体である導体４２ｂと、第３の導体である導体４２ｃと、抵抗体である抵抗膜４３と、を有する。薄膜集積回路基板４０Ａは、高周波デバイス１０のバイアス回路として機能する。

【0024】

薄膜集積回路基板４０Ａの導体４２ｂは、薄膜集積回路基板４０の導体４２ｂと同様に第１面に設けられている。導体４２ｃは、第２面に設けられている。導体４２ｃは、誘電体基板４１を挟んで導体４２ｂと向かい合わせられている。導体４２ａは、第１面と第２面と第３面とにわたって設けられている。薄膜集積回路基板４０Ａの導体４２ａのうち第２面に設けられている部分は、導体４２ｃから離されている。抵抗膜４３は、第２面のうち導体４２ａと導体４２ｃとの間の部分に設けられている。抵抗膜４３は、導体４２ａと導体４２ｃとに電気的に接続されている。

【0025】

導体４２ａのうち誘電体基板４１の第１面に設けられている部分は、図１に示す導体３２ａに接合される。導体４２ａは、図１に示す導体３２ｂに接合されている。薄膜集積回路基板４０Ａは、図１に示す薄膜集積回路基板４０と同様に、多層基板３０の導体３２ａ，３２ｂに接合されている。

【0026】

薄膜集積回路基板４０Ａのうち、導体４２ｃと導体４２ｂとが誘電体基板４１を挟んで互いに向かい合わせられている領域は、キャパシタを構成する。図５に示すキャパシタの記号は、薄膜集積回路基板４０Ａにおけるキャパシタを表す。薄膜集積回路基板４０Ａにおけるキャパシタは、高周波デバイス１０に並列に接続された並列キャパシタである。図５に示す抵抗の記号は、抵抗膜４３を表す。薄膜集積回路基板４０Ａにおける抵抗膜４３は、高周波デバイス１０に直列に接続された直列抵抗である。

【0027】

図４に示す薄膜集積回路基板４０Ａが高周波パッケージ１に実装されることにより、高周波デバイス１０は、薄膜集積回路基板４０Ａに形成された並列キャパシタおよび薄膜集積回路基板４０Ａに形成された直列抵抗と、ボンディングワイヤ２０を介して接続されているとみなせる。高周波デバイス１０に接続された当該並列キャパシタ、および、高周波デバイス１０に接続された当該直列抵抗は、高周波デバイス１０の動作安定化に寄与する。

【0028】

ここまで、バイアス回路構成が並列キャパシタである例と、バイアス回路構成が並列キャパシタおよび直列抵抗である例とについて説明したが、実施の形態１におけるバイアス回路構成は、これらに限られないものとする。バイアス回路構成は、高周波デバイス１０の動作安定化に寄与する構成であれば良く、例えば、直列キャパシタおよび直列抵抗などであっても良い。直列キャパシタは、高周波デバイス１０に直列に接続されたキャパシタである。

【0029】

従来の構成では、多層基板の内部に形成されたキャビティ内に高周波デバイスとバイアス回路とが実装されることがある。この場合、多層基板の信号パッドとバイアス回路とがボンディングワイヤを介して接続され、さらに、バイアス回路と高周波デバイスとがボンディングワイヤを介して接続される。この場合、ボンディングワイヤを介した信号パッドとキャパシタとの接続部分と、ボンディングワイヤを介したキャパシタと高周波デバイスとの接続部分とが平面の方向において並べられる分の実装面積がキャビティ内において必要となるため、高周波パッケージの小型化が困難となる。

【0030】

一方、実施の形態１にかかる高周波パッケージ１は、多層基板３０の導体３２ａ，３２ｂに薄膜集積回路基板４０が接合されることによって、キャビティ内に高周波デバイスとバイアス回路とが実装される場合に比べて、実装面積を縮小できる。よって、高周波パッケージ１が有するパッケージ構造の小型化を実現できる。以上により、実施の形態１にかかる高周波パッケージ１は、バイアス回路を含めた回路全体の小型化が可能となるという効果を奏する。

【0031】

以上の実施の形態に示した構成は、本開示の内容の一例を示すものである。実施の形態の構成は、別の公知の技術と組み合わせることが可能である。本開示の要旨を逸脱しない範囲で、実施の形態の構成の一部を省略または変更することが可能である。

【符号の説明】

【0032】

１ 高周波パッケージ、１０ 高周波デバイス、２０ ボンディングワイヤ、３０ 多層基板、３１ａ，３１ｂ 絶縁層、３２ａ，３２ｂ，３２ｃ，４２ａ，４２ｂ，４２ｃ 導体、３３ ビアホール、４０，４０Ａ 薄膜集積回路基板、４１ 誘電体基板、４３ 抵抗膜。

【図1】

【図2】

【図3】

【図4】

【図5】