特開 2024-135184 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024135184

(43)【公開日】2024-10-04

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H03K 17/16 20060101AFI20240927BHJP

   H02M 1/08 20060101ALI20240927BHJP

   H02M 1/00 20070101ALI20240927BHJP

   H03K 17/0412 20060101ALI20240927BHJP

【ＦＩ】

H03K17/16 H

H02M1/08 A

H02M1/00 F

H03K17/0412

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023045746

(22)【出願日】2023-03-22

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】菖蒲谷 信幸

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740BA12

5H740BB10

5H740BC01

5H740BC02

5H740HH05

5H740JA01

5H740JB01

5H740KK01

5H740MM01

5J055AX10

5J055AX12

5J055AX25

5J055AX55

5J055AX66

5J055BX16

5J055DX13

5J055DX52

5J055EX02

5J055EX07

5J055EX21

5J055EX25

5J055EY01

5J055EY21

5J055EZ02

5J055EZ03

5J055EZ10

5J055EZ14

5J055EZ33

5J055FX05

5J055FX12

5J055FX19

5J055GX01

5J055GX02

5J055GX05

(57)【要約】

【課題】 損失及びノイズの発生を抑制された半導体装置を提供する。
【解決手段】 一実施形態による半導体装置は、充電回路と、放電回路と、検出回路と、記憶回路と、を備える。充電回路は、第１信号及び第２信号に基づいて充電を行う。放電回路は、第３信号に基づいて放電を行う。検出回路は、電位の変化率の変化に基づいて変化するレベルを有する第４信号を出力する。記憶回路は、第５信号及び第４信号を受け取り、第４信号の１回目のエッジに基づいて第５信号のレベルを記憶し、第４信号の２回目のエッジに基づいて、記憶されているレベルに基づく第２信号を出力する。
【選択図】 図３

【特許請求の範囲】

【請求項1】

第１信号及び第２信号に基づいて充電を行う充電回路と、
第３信号に基づいて放電を行う放電回路と、
電位の変化率の変化に基づいて変化するレベルを有する第４信号を出力する検出回路と、
第５信号及び前記第４信号を受け取り、前記第４信号の１回目のエッジに基づいて前記第５信号のレベルを記憶し、前記第４信号の２回目のエッジに基づいて、前記記憶されている前記レベルに基づく前記第２信号を出力する記憶回路と、
を備える半導体装置。

【請求項2】

前記記憶回路は、前記記憶されているレベルの反対のレベルを有する前記第２信号を前記第４信号の前記２回目のエッジから出力し続けるシフトレジスタを備える、
請求項１に記載の半導体装置。

【請求項3】

前記シフトレジスタは、
前記第５信号及び前記第４信号を受け取り、前記第４信号のエッジのときの前記第５信号のレベルを有する第６信号を出力する第１フリップフロップ回路と、
前記第６信号及び前記第４信号を受け取り、前記第４信号のエッジのときの前記第６信号のレベルの反対のレベルを有する信号を前記第２信号として出力する第２フリップフロップ回路と、
を備える、
請求項２に記載の半導体装置。

【請求項4】

第１ノードをさらに備え、
前記充電回路は、前記第１ノードを充電し、
前記放電回路は、前記第１ノードを放電し、
前記電位は、前記第１ノードの電位である、
請求項１に記載の半導体装置。

【請求項5】

前記検出回路は、
前記第１ノードと接続された入力を有するハイパスフィルタと、
非反転入力において前記ハイパスフィルタの出力を受け取り、反転入力において第１電圧を受け取り、前記第４信号を出力するコンパレータと、
を含む、
請求項４に記載の半導体装置。

【請求項6】

前記充電回路は、
第２ノードと前記第１ノードとの間に直列接続された第１回路及び第１スイッチ回路と、
前記第２ノードと前記第１ノードとの間に接続された第１トランジスタと、
を含み、
前記第１スイッチ回路は、前記第１信号を受け取り、
前記第１トランジスタは、前記第２信号を受け取るゲートを有する、
請求項４又は５に記載の半導体装置。

【請求項7】

前記放電回路は、前記第１ノードと第３ノードとの間に直列接続された第２回路及び第２スイッチ回路を含み、
前記第２スイッチ回路は、前記第３信号を受け取る、
請求項６に記載の半導体装置。

【請求項8】

前記第３信号は、前記第１信号のレベルと反対のレベルを有する、
請求項７に記載の半導体装置。

【請求項9】

前記第１回路は、定電流回路を備え、
前記第２回路は、定電流回路を備える、
請求項７に記載の半導体装置。

【請求項10】

前記第１回路は、抵抗素子を備え、
前記第２回路は、抵抗素子を備える、
請求項７に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

大電流が流れる負荷を駆動するスイッチ回路として、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が知られている。このようなトランジスタのゲートは駆動回路によって駆動され得る。駆動により、トランジスタはオンとオフとの間を切り替わる。駆動回路は、駆動回路及びスイッチ回路での損失並びにノイズの発生を抑制できることが望ましい。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００１－４５７４２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

損失及びノイズの発生を抑制された半導体装置を提供しようとするものである。

【課題を解決するための手段】

【0005】

一実施形態による半導体装置は、充電回路と、放電回路と、検出回路と、記憶回路と、を備える。上記充電回路は、第１信号及び第２信号に基づいて充電を行う。上記放電回路は、第３信号に基づいて放電を行う。上記検出回路は、電位の変化率の変化に基づいて変化するレベルを有する第４信号を出力する。上記記憶回路は、第５信号及び上記第４信号を受け取り、上記第４信号の１回目のエッジに基づいて上記第５信号のレベルを記憶し、上記第４信号の２回目のエッジに基づいて、上記記憶されている上記レベルに基づく上記第２信号を出力する。

【図面の簡単な説明】

【0006】

【図1】図１は、第１実施形態の半導体装置を含んだシステムの機能ブロックを示す。

【図2】図２は、第１実施形態の半導体装置の機能ブロックを示す。

【図3】図３は、第１実施形態の半導体装置を含んだシステムの回路図である。

【図4】図４は、第１実施形態の半導体装置の幾つかのノードの電位及び信号を時間に沿って示す。

【図5】図５は、第１の参考用の半導体装置及び第１実施形態の半導体装置の幾つかのノードの電位を時間に沿って示す。

【発明を実施するための形態】

【0007】

以下に実施形態が図面を参照して記述される。本明細書及び特許請求の範囲において、或る第１要素が別の第２要素に「接続されている」とは、第１要素が直接的又は常時或いは選択的に導電性となる要素を介して第２要素に接続されていることを含む。

【0008】

１．第１実施形態
１．１．構成（構造）
図１は、第１実施形態の半導体装置１を含んだシステムの機能ブロックを示す。図１に示されるように、システム１００は、半導体装置１、スイッチ回路２、及び負荷回路３を含む。

【0009】

半導体装置１は、半導体を含んだ装置である。半導体装置１は、半導体に形成された素子を含み、駆動回路として機能する。半導体装置１は、例えば、半導体チップとして、又は半導体チップ及び外部接続端子を含んだパッケージの形態として実現されることが可能である。半導体装置１は、デジタルの駆動信号φ１及びφ２を受け取る。半導体装置１は、スイッチ回路２と接続されている。半導体装置１は、駆動信号φ１及びφ２に基づいて、スイッチ回路２を制御する。一例において、駆動信号φ１及びφ２は、相補であり、すなわち、互いに反対の論理レベルを有する。

【0010】

スイッチ回路２は、スイッチ回路２中の或る２つのノードを電気的に接続及び切断する。スイッチ回路２は、半導体装置１の制御により動作する。

【0011】

負荷回路３は、システム１００中の負荷である。負荷回路３の例は、モーターを含む。負荷回路３は、電源電圧を受ける。負荷回路３は、スイッチ回路２を介して、電源電圧を受けるノードと、接地電圧を受けるノードとの間に接続されている。スイッチ回路２での電気的接続及び切断に基づいて、負荷回路３中を電流が流れる。

【0012】

図２は、第１実施形態の半導体装置１の機能ブロックを示す。図２に示されるように、半導体装置１は、充電回路ＰＣ、放電回路ＤＣ、変化率変化回路ＢＤＣ、及びシフトレジスタＳＲを含む。

【0013】

充電回路ＰＣは、半導体装置１中のノードＮ１を充電する回路である。ノードＮ１は、スイッチ回路２と接続されている。ノードＮ１の電位は、スイッチ回路２の電気的接続及び切断を制御する。充電回路ＰＣは、電流のみによるノードＮ１の充電と、電流及び電圧の両方によるノードＮ１の充電との間を動的に切り替わることができる。充電回路ＰＣは、駆動信号φ１及びφ３に基づいて、ノードＮ１を充電する。駆動信号φ３は、半導体装置１の内部信号である。

【0014】

放電回路ＤＣは、ノードＮ１を放電する回路である。放電回路ＤＣは、一例において、電流によってノードＮ１を放電する。放電回路ＤＣは、駆動信号φ２に基づいて、ノードＮ１を放電する。

【0015】

変化率変化回路ＢＤＣは、ノードＮ１の電位の変化の傾き、すなわち、変化率の或る変化を検出する。変化率変化回路ＢＤＣは、ノードＮ１の電位の変化率の変化の前後の変化率の大きさの差が或る大きさを超えると、或るレベルを有する信号ＶＣＯＭＰを出力する。

【0016】

シフトレジスタＳＲは、入力信号及びクロック信号を受け取り、クロック信号に基づいて入力信号を記憶及び出力する記憶回路である。シフトレジスタＳＲは、入力信号として、駆動信号φ１を受け取る。シフトレジスタＳＲは、クロック信号として、信号ＶＣＯＭＰを受け取る。シフトレジスタＳＲは、信号ＶＣＯＭＰが或るレベルへと変化すること、すなわち、エッジをトリガーとして、駆動信号φ１のレベルを記憶する。一例において、エッジは、信号ＶＣＯＭＰのハイレベルへの遷移である。シフトレジスタＳＲは、或る第１のエッジで記憶された入力信号のレベルを、第１のエッジの次の第２のエッジのタイミングから出力し続ける。シフトレジスタＳＲは、駆動信号φ３を出力する。

【0017】

図３は、第１実施形態の半導体装置を含んだシステムの回路図である。図３に示されるように、一例において、スイッチ回路２は、ｎ型のＭＯＳＦＥＴ Ｍ１を含む。図３は、この例を示し、以下の記述は、この例に基づく。トランジスタＭ１は、負荷回路３と接地電圧ＶＳＳを受けるノードとの間に接続されている。一例において、接地電圧ＶＳＳは、０Ｖである。トランジスタＭ１は、ゲートにおいて、ノードＮ１と接続されており、ゲート電位ＶＧを有する。トランジスタＭ１は、ドレインにおいてドレイン電位ＶＤを有する。

【0018】

以下の記述において、トランジスタのソース及びドレインの一方はトランジスタの一端と称される場合があり、トランジスタのソース及びドレインの他方はトランジスタの他端と称される場合がある。

【0019】

一例において、充電回路ＰＣは、電流回路Ｂ１、スイッチ回路Ｓ１、及びｐ型のＭＯＳＦＥＴ Ｍ２を含む。電流回路Ｂ１は、一端において、電源電圧ＶＤＤを受けるノードと接続されており、他端において、電流を出力する。出力される電流は、実質的に一定である。電源電圧ＶＤＤは、接地電圧ＶＳＳより高い。本明細書及び請求の範囲において、「実質的に」は、「実施的に」が形容する文言が、文言が表現する内容の程度に文言通りの厳密さを要求せずに、不可避的な要因による誤差を含むことを表す。例えば、「実質的に一定」は、一定であることを意図されているが、製造技術及び（又は）測定技術の限界に起因して、必ずしも一定ではないことを意味する。電流回路Ｂ１は、定電流回路であってもよいし、高抵抗素子であってもよい。

【0020】

スイッチ回路Ｓ１は、一端において、電流回路Ｂ１から出力される電流を受け取る。スイッチ回路Ｓ１は、他端において、ノードＮ１と接続されている。スイッチ回路Ｓ１は、駆動信号φ１を受け取り、駆動信号φ１に基づいて、オン又はオフする。スイッチ回路Ｓ１はオンしている間、スイッチ回路Ｓ１の一端と他端を電気的に接続している。スイッチ回路Ｓ１はオフしている間、スイッチ回路Ｓ１の一端と他端を電気的に切断している。一例において、スイッチ回路Ｓ１は、駆動信号φ１がハイレベルの間、オンしており、駆動信号φ１がローレベルの間、オフしている。スイッチ回路Ｓ１がオンしている間、電流回路Ｂ１からノードＮ１に電流が流れる。一例において、スイッチ回路Ｓ１は、ＭＯＳＦＥＴ等のトランジスタである。

【0021】

トランジスタＭ２は、電源電圧ＶＤＤのノードとノードＮ１との間に接続されている。トランジスタＭ２は、ゲートにおいて、駆動信号φ３を受け取る。トランジスタＭ２は、電流回路Ｂ１の抵抗よりも低いオン抵抗を有する。

【0022】

一例において、放電回路ＤＣは、電流回路Ｂ２、及びスイッチ回路Ｓ２を含む。スイッチ回路Ｓ２は、一端において、ノードＮ１と接続されている。スイッチ回路Ｓ２は、駆動信号φ２を受け取り、駆動信号φ２に基づいて、オン又はオフする。スイッチ回路Ｓ２はオンしている間、スイッチ回路Ｓ２の両端を電気的に接続している。スイッチ回路Ｓ２はオフしている間、スイッチ回路Ｓ２の両端を電気的に切断している。一例において、スイッチ回路Ｓ２は、駆動信号φ２がハイレベルの間、オンしており、駆動信号φ２がローレベルの間、オフしている。一例において、スイッチ回路Ｓ２は、ＭＯＳＦＥＴ等のトランジスタである。

【0023】

電流回路Ｂ２は、一端において電流を引き、他端において、接地電圧ＶＳＳを受けるノードと接続されている。引かれる電流は、実質的に一定である。電流回路Ｂ２は、一端において、スイッチ回路Ｓ２の他端と接続されている。電流回路Ｂ２は、定電流回路であってもよいし、高抵抗素子であってもよい。

【0024】

一例において、変化率変化回路ＢＤＣは、ハイパスフィルタＨＰＦ、ローパスフィルタＬＰＦ、及びコンパレータＣＭＰを含む。

【0025】

ハイパスフィルタＨＰＦは、信号を受け取り、受け取られた信号のうちの予め定められた大きさの範囲に含まれる高周波の成分の信号を出力する回路である。ハイパスフィルタＨＰＦは、入力において、ノードＮ１と接続されている。ハイパスフィルタＨＰＦは、ゲート電位ＶＧの変化に依存する信号を出力する。

【0026】

ローパスフィルタＬＰＦは、信号を受け取り、受け取られた信号のうちの予め定められた大きさの範囲に含まれる低周波の成分の信号を出力する回路である。ローパスフィルタＬＰＦが通す周波数の範囲は、ハイパスフィルタＨＰＦが通す周波数の範囲より低い。ローパスフィルタＬＰＦは、入力において、ハイパスフィルタＨＰＦから出力される信号を受ける。ローパスフィルタＬＰＦは、ハイパスフィルタＨＰＦから出力されたゲート電位ＶＧの変化に依存する信号からノイズを除去する。ローパスフィルタＬＰＦから出力される信号は、検出信号Ｖｄｉｆｆとして機能する。検出信号Ｖｄｉｆｆは、ゲート電位ＶＧの変化率が或る変化をしたことを表す。ゲート電位ＶＧの変化率が或る変化をしない場合、検出信号Ｖｄｉｆｆは後段に接続されるコンパレータＣＭＰの同相入力電圧範囲内に設定されたバイアス電圧ＶＢＩＡＳの値をとる。

【0027】

コンパレータＣＭＰは、非反転入力上の電圧の大きさと反転入力上の電圧の大きさとの差が増幅された大きさの電圧を出力する。コンパレータＣＭＰは、非反転入力において、検出信号Ｖｄｉｆｆを受け取る。コンパレータＣＭＰは、反転入力において、電圧を受けており、実質的に一定の大きさの参照電位ＶＲＥＦを有する。参照電位ＶＲＥＦの大きさは、バイアス電圧ＶＢＩＡＳより低い。コンパレータＣＭＰの出力は、信号ＶＣＯＭＰとして機能する。

【0028】

一例において、シフトレジスタＳＲは、２つのＤ型フリップフロップＦＤ１及びＦＤ２を含む。２つのフリップフロップＦＤ１及びＦＤ２は、直列に接続されている。すなわち、フリップフロップＦＤ１は、Ｄ入力において、駆動信号φ１又はハイレベルに固定された信号を受け取り、Ｑ出力においてフリップフロップＦＤ２の入力Ｄと接続されている。フリップフロップＦＤ２の￣Ｑ出力は、駆動信号φ３として機能する。フリップフロップＦＤ１及びＦＤ２は、それぞれのクロック入力において、信号ＶＣＯＭＰを受け取る。フリップフロップＦＤ１及びＦＤ２は、それぞれのリセット入力（又は、クリア入力）において、駆動信号φ１のレベルの反転されたレベルを有する信号（すなわち、反転信号）を受け取る。

【0029】

シフトレジスタＳＲは、フリップフロップＦＤ１とＦＤ２の間にフリップフロップＦＤ３を含んでいてもよい。フリップフロップＦＤ３は、Ｄ入力においてフリップフロップＦＤ１の出力Ｑを受け取り、出力ＱにおいてフリップフロップＦＤ２のＤ入力と接続されている。フリップフロップＦＤ３は、クロック入力において、信号ＶＣＯＭＰの反転信号を受け取り、リセット入力において、駆動信号φ１の反転信号を受け取る。このような接続とともにフリップフロップＦＤ３を設けることにより、フリップフロップＦＤ１とＦＤ２の距離が大きい場合であってもフリップフロップＦＤ１とＦＤ２の動作のタイミングが同期することが可能である。

【0030】

１．２．動作
図４は、第１実施形態の半導体装置の幾つかのノードの電位及び信号を時間に沿って示す。

【0031】

図４に示される期間の開始の時点で、各電位及び信号は、以下の大きさを有する。駆動信号φ１はローレベルを有するとともに駆動信号φ２はハイレベルを有する。これにより、スイッチ回路Ｓ１はオフしているとともにスイッチ回路Ｓ２はオンしている。このため、トランジスタＭ１のゲートは、放電されており、ゲート電位ＶＧは、接地電圧ＶＳＳの大きさの接地電位ＶＳＳを有する。よって、トランジスタＭ１はオフしている。一例において、ローレベルは、接地電位ＶＳＳを有する。ローレベルは、ハイレベルより低い。駆動信号φ１がローレベルであるため、シフトレジスタＳＲが信号ＶＣＯＭＰのエッジに基づいてハイレベルを記憶する動作は無効となっている。

【0032】

トランジスタＭ１がオフしているため、ドレイン電位ＶＤは、或る大きさの高い電位ＶＨを有する。電位ＶＨは、接地電圧ＶＳＳより高い。

【0033】

ゲート電位ＶＧが一定の大きさを有しているため、検出信号Ｖｄｉｆｆは、バイアス電圧の大きさのバイアス電位ＶＢＩＡＳを有する。このため、信号ＶＣＯＭＰは、ローレベルを有する。

【0034】

駆動信号φ３は、ハイレベルを有する。

【0035】

時刻ｔ１において、駆動信号φ１はハイレベルとなり、駆動信号φ２はローレベルとなる。これにより、スイッチ回路Ｓ１はオンし、スイッチ回路Ｓ２はオフする。よって、スイッチ回路Ｓ２を介するトランジスタＭ１のゲートの放電が停止するとともに、スイッチ回路Ｓ１を介してトランジスタＭ１のゲートが充電され始める。また、駆動信号φ１がハイレベルとなることで、シフトレジスタＳＲが信号ＶＣＯＭＰのエッジに基づいてハイレベルを記憶する動作が有効となる。

【0036】

トランジスタＭ１のゲートの充電により、時刻ｔ１から、ゲート電位ＶＧが上昇する。充電の速度は、電流回路Ｂ１の電流の大きさ、又は、電流回路Ｂ１が抵抗である場合の抵抗の大きさに依存する。よって、時刻ｔ１からのゲート電位ＶＧは、実質的に一定の傾き（又は、速度）で上昇する。傾きは、電流回路Ｂ１の特性の設計によって、任意の大きさに設定されることが可能である。

【0037】

ゲート電位ＶＧの上昇の開始により、トランジスタＭ１をドレイン電流が流れる。よって、時刻ｔ２から、ドレイン電位ＶＤは、或る大きさのスルーレートで下降する。

【0038】

時刻ｔ１においてゲート電位ＶＧが上昇し始めることにより、検出信号Ｖｄｉｆｆは、バイアス電位ＶＢＩＡＳから短期間で下降する。検出信号Ｖｄｉｆｆは、下降によって、参照電位ＶＲＥＦを下回る。参照電位ＶＲＥＦは、ゲート電位ＶＧの変化率の、検出を望まれる変化の大きさ、すなわち、検出信号Ｖｄｉｆｆの変化（又は、下降）の大きさに基づいて、決定される。検出信号Ｖｄｉｆｆが参照電位ＶＲＥＦを下回ることにより、信号ＶＣＯＭＰは、時刻ｔ１から時刻ｔ２の期間において、ハイレベルとなる。ハイレベルの信号ＶＣＯＭＰによって、シフトレジスタＳＲは、ハイレベルを記憶する。時刻ｔ１での駆動信号φ１のレベルは、シフトレジスタＳＲがフリップフロップＦＤ１及びＦＤ２を含む例に基づくと、フリップフロップＦＤ１によって記憶される。

【0039】

信号ＶＣＯＭＰの立上がりは、時刻ｔ１を始点として、１回目である。よって、時刻ｔ１でシフトレジスタＳＲに記憶されたレベルは、まだ出力されない。よって、時刻ｔ１において、駆動信号φ３はハイレベルを維持する。

【0040】

時刻ｔ１からのトランジスタＭ１のゲートの充電は継続し、時刻ｔ２において、ゲート電位ＶＧは、或る大きさの中間電位ＶＭに達する。中間電位ＶＭは、トランジスタＭ１の閾値電圧と同程度の高さにある。時刻ｔ２から、ドレイン電位ＶＤは下降し続ける。ドレイン電位ＶＤが下降している間、トランジスタＭ１におけるミラー効果により、トランジスタＭ１のゲートの等価的な（又は、見かけ上の）容量が増加し続ける。このため、時刻ｔ１からのトランジスタＭ１のゲートの充電にも関わらず、時刻ｔ２から、ゲート電位ＶＧは、上昇せず、中間電位ＶＭに留まる。

【0041】

時刻ｔ１からのゲート電位ＶＧの上昇の傾きは実質的に一定である。よって、検出信号Ｖｄｉｆｆは、時刻ｔ１において短期間で下降した後、バイアス電位ＶＢＩＡＳへと戻る。このバイアス電位ＶＢＩＡＳへの戻りまでの過程で、検出信号Ｖｄｉｆｆは、参照電位ＶＲＥＦを超える。よって、信号ＶＣＯＭＰは、時刻ｔ２において、ローレベルとなる。

【0042】

ドレイン電位ＶＤは、時刻ｔ２から下降し続け、時刻ｔ３において、接地電位ＶＳＳに達する。ドレイン電位ＶＤの下降の停止により、時刻ｔ２から継続しているトランジスタＭ１のゲートの等価的な容量の増加は、時刻ｔ３において停止する。

【0043】

時刻ｔ３でのトランジスタＭ１のゲートの等価的な容量の増加の停止により、電流回路Ｂ１の充電によって、ゲート電位ＶＧは、時刻ｔ３から上昇する。

【0044】

時刻ｔ３においてゲート電位ＶＧが上昇し始めることにより、検出信号Ｖｄｉｆｆは、バイアス電位ＶＢＩＡＳから短期間で下降する。検出信号Ｖｄｉｆｆは、下降によって、参照電位ＶＲＥＦを下回る。検出信号Ｖｄｉｆｆが参照電位ＶＲＥＦを下回ることにより、信号ＶＣＯＭＰは、時刻ｔ３において、ハイレベルとなる。ハイレベルの信号ＶＣＯＭＰによって、シフトレジスタＳＲは、ハイレベルを記憶する。また、シフトレジスタＳＲは、時刻ｔ３での信号ＶＣＯＭＰの立上がりに基づいて、時刻ｔ３での信号ＶＣＯＭＰの立ち上がりの１つ前の信号ＶＣＯＭＰの立上がり、すなわち、時刻ｔ１で記憶されたレベルの反転されたレベルを駆動信号φ３として、時刻ｔ３から出力し続ける。すなわち、時刻ｔ３において、駆動信号φ３は、ローレベルとなる。

【0045】

ローレベルの駆動信号φ３によって、時刻ｔ３において、トランジスタＭ２がオンする。これにより、トランジスタＭ１のゲートは、オンしているトランジスタＭ２を介して電源電圧ＶＤＤによって充電される。時刻ｔ３からの電流回路Ｂ１及び電源電圧ＶＤＤの両方による充電によって、ゲート電位ＶＧは、短期間で上昇する。

【0046】

時刻ｔ３からのトランジスタＭ１のゲートの充電は継続し、時刻ｔ４において、ゲート電位ＶＧは、電源電位ＶＤＤに達する。時刻ｔ４以降、ゲート電位は電源電位ＶＤＤに留まる。

【0047】

時刻ｔ３からのゲート電位ＶＧの上昇の傾きは実質的に一定である。よって、検出信号Ｖｄｉｆｆは、時刻ｔ３において短期間で下降した後、バイアス電位ＶＢＩＡＳへと戻る。このバイアス電位ＶＢＩＡＳへの戻りまでの過程で、検出信号Ｖｄｉｆｆは、参照電位ＶＲＥＦを超える。よって、時刻ｔ４において、信号ＶＣＯＭＰは、ローレベルとなる。

【0048】

時刻ｔ５において、駆動信号φ１はローレベルとなり、駆動信号φ２はハイレベルとなる。これにより、スイッチ回路Ｓ１はオフし、スイッチ回路Ｓ２はオンする。よって、スイッチ回路Ｓ１を介するトランジスタＭ１のゲートの充電が停止するとともに、スイッチ回路Ｓ２を介するトランジスタＭ１のゲートの放電が開始する。

【0049】

時刻ｔ５において駆動信号φ１がローレベルとなることに基づいて、信号ＶＣＯＭＰのエッジに基づく記憶動作は無効となり、シフトレジスタＳＲの出力はリセットされ、すなわち、駆動信号φ３は時刻ｔ５においてローレベルとなる。よって、トランジスタＭ２はオフし、トランジスタＭ２を介するトランジスタＭ１のゲートの充電は停止する。

【0050】

トランジスタＭ１の充電の停止及び放電の開始により、時刻ｔ５から、ゲート電位ＶＧは下降する。放電の速度は、電流回路Ｂ２の電流の大きさ、又は、電流回路Ｂ２が抵抗である場合の抵抗の大きさに依存する。よって、時刻ｔ２からのゲート電位ＶＧは、実質的に一定の傾きで下降する。傾きは、電流回路Ｂ２の特性の設計によって、任意の大きさに設定されることが可能である。

【0051】

時刻ｔ５においてゲート電位ＶＧが下降し始めることにより、検出信号Ｖｄｉｆｆは、バイアス電位ＶＢＩＡＳから短期間で上昇する。ただし、この上昇は、半導体装置１の動作に関与しない。

【0052】

時刻ｔ５からのトランジスタＭ１のゲートの放電は継続し、時刻ｔ６において、ゲート電位ＶＧは、トランジスタＭ１の閾値電圧に達する。これにより、トランジスタＭ１はオフし、よって、ドレイン電位ＶＤは上昇する。

【0053】

ゲート電位ＶＧは、トランジスタＭ１におけるミラー効果によって、時刻ｔ７まで、同じ大きさを維持する。ゲート電位ＶＧは、時刻ｔ７から下降する。また、時刻ｔ７において、ドレイン電位ＶＤは、電位ＶＨに達する。

【0054】

時刻ｔ７においてゲート電位ＶＧの大きさが下降し始めることにより、検出信号Ｖｄｉｆｆは、バイアス電位ＶＢＩＡＳから短期間で上昇する。ただし、この上昇は、半導体装置１の動作に関与しない。

【0055】

時刻ｔ８において、ゲート電位ＶＧは、接地電位ＶＳＳに達する。

【0056】

１．３．利点（効果）
第１実施形態によれば、以下に記述されるように、損失及びノイズの発生を抑制されているとともに高速で動作する半導体装置が提供されることが可能である。

【0057】

比較のために、第１の参考用の半導体装置、及び第２の参考用の半導体装置について記述される。第１の参考用の半導体装置は、第１実施形態の半導体装置１の電流回路Ｂ１及びＢ２、並びにスイッチ回路Ｓ１及びＳ２のみを含む。このため、トランジスタＭ１のゲートは、電流回路Ｂ１のみによって充電され、ゲート電位ＶＧは、ゆっくり上昇する。特に、ゲート電位ＶＧが一定の大きさを有する期間の終了からのゲート電位ＶＧの上昇は、遅い。ゲート電位ＶＧは、トランジスタＭ１のオン抵抗を左右し、ゲート電位ＶＧが高いと、オン抵抗は高い。トランジスタＭ１のオン抵抗が大きいと、トランジスタＭ１でのドレイン電流とオン抵抗に基づく電力消費も大きい。このため、ゲート電位ＶＧの上昇が遅いことは、大きな損失を生む。電力消費の抑制のために、電流回路Ｂ１から出力される電流を大きくすることが考えられるが、出力電流が大きいとゲート電位ＶＧは急激に変化し、これによりＥＭＩ（Electromagnetic Interference）に基づくノイズが生じ得る。このように、低損失と低ノイズは二律背反を生む。

【0058】

低損失と低ノイズの両立の目的で、第２の参考用の半導体装置は、第１実施形態の半導体装置１と同じく、トランジスタＭ２を含む。一方、第２の参考用の半導体装置は、駆動信号φ３を、ゲート電位ＶＧと参照電位との比較により生成する。すなわち、ゲート電位ＶＧが参照電位を超えると、駆動信号φ３がハイレベルとなり、ゲート電位ＶＧは、電流及び電圧の両方によって充電される。電流回路の出力電流を小さくすることによって、トランジスタＭ１のゲートは、初期は小電流によってゆっくり充電され、その後、特に、ゲート電位ＶＧが一定の大きさを有する期間、ドレイン電位ＶＤの急激な変化によるノイズの発生が抑制され、その後、電流と電圧の両方によるゲート電位ＶＧの再上昇の間の高速な充電によって、トランジスタＭ１の損失が抑制されることが可能である。ゲート電位ＶＧの上昇が速いことは、第２の参考用の半導体装置による高速な動作も可能にする。

【0059】

第２の参考用の半導体装置は、ゲート電位ＶＧそのものを駆動信号φ３の生成に使用する。ゲート電位ＶＧは、トランジスタＭ１の閾値電圧に依存する。トランジスタＭ１の閾値電圧は、設計された高さを有することが意図されているが、トランジスタＭ１の製造技術の限界に起因して、トランジスタＭ１の閾値電圧は、複数のトランジスタＭ１の間で相違し得る。このため、第２の参考用の半導体装置が駆動するトランジスタＭ１の閾値電圧の高さの意図される高さからの違いによって、駆動信号φ３の立上りのタイミング、ひいては、電圧によるトランジスタＭ１のゲートの充電の開始のタイミングが一定とならない。よって、トランジスタＭ１の閾値電圧に依存して、トランジスタＭ１での損失は一定ではない。

【0060】

第１実施形態の半導体装置１は、トランジスタＭ１のゲートは、電流回路Ｂ１と接続されるとともに、トランジスタＭ２を介して電源電位ＶＤＤのノードと接続される。トランジスタＭ２は、駆動信号φ１の立上りから遅れてオンする。よって、第１の参考用の半導体装置と同じく、トランジスタＭ１のゲートは、駆動信号φ１の立上りの直後は、電流によって充電され、立上りから遅れて電流及び電圧の両方で充電される。よって、第１の参考用の半導体装置について上記されている機序と同じ機序により、半導体装置１は、低損失及び低ノイズでトランジスタＭ１を駆動できる。また、半導体装置１は、第２の参考用の半導体装置について上記されている機序と同じ機序により、高速で動作できる。

【0061】

図５は、第１の参考用の半導体装置及び半導体装置１の幾つかのノードの電位を時間に沿って示す。具体的には、図５は、第１の参考用の半導体装置のゲート電位ＶＧｒ及びドレイン電位ＶＤｒ、並びに半導体装置１のゲート電位ＶＧ及びドレイン電位ＶＤを示す。図５に示されるように、第１の参考用の半導体装置及び半導体装置１の両方のドレイン電位の下降の速度、すなわち、スルーレートは同じである。一方、第１の参考用の半導体装置のゲート電位ＶＧｒの時刻ｔ３からの上昇は遅く、時刻ｔ１１で電源電位ＶＤＤに達する。時刻ｔ１１は、半導体装置１のゲート電位ＶＧが電源電位ＶＤＤに達する時刻ｔ４より大幅に遅れて到来する。このように、半導体装置１は、第１の参考用の半導体装置と同じスルーレートを維持しつつ、ゲート電位ＶＧを素早く上昇させることができ、すなわち、第１の参考用の半導体装置より低い損失で動作できる。

【0062】

また、半導体装置１は、駆動信号φ３を、ゲート電位ＶＧの変化率の変化に基づいて生成する。よって、駆動信号φ３は、ゲート電位ＶＧそのものに依存しない。このため、駆動信号φ３は、ゲート電位ＶＧ、ひいては、ゲート電位ＶＧを左右するトランジスタＭ１の閾値電圧に依存しない。よって、トランジスタＭ１の閾値電圧のばらつきによらず、駆動信号φ３は、ゲート電位ＶＧが一定の大きさを有する期間の終了とともに立ち上がる。すなわち、半導体装置１は、トランジスタＭ１の閾値電圧のばらつきに依存しないタイミングで、電圧によるトランジスタＭ１のゲートの充電を開始できる。

【0063】

１．４．変形例
ここまで、ゲート電位ＶＧの立上りの間に電流のみ又は電流と電圧の両方によってノードＮ１を充電する技術、及び電流のみの充電と電流及び電圧の両方による充電の切替えについて記述された。第１実施形態は、ゲート電位の立下りの間に電流のみ又は電流と電圧の両方によってノードＮ１を放電する技術、及び電流のみの放電と電流及び電圧の両方による放電の切替えをさらに適用されてもよい。すなわち、ノードＮ１と接地電位ＶＳＳのノードとの間にｎ型のＭＯＳＦＥＴ Ｍ３が設けられ、トランジスタＭ３は、ゲートにおいて、駆動信号φ４を受け取る。駆動信号φ４は、駆動信号φ２と同様に、ゲート電位ＶＧの立下りの間のゲート電位ＶＧの変化率の変化に基づく。一例において、ゲート電位ＶＧの立上りの間のゲート電位ＶＧの変化率の変化の検出及び駆動信号φ３の生成のための回路と同様の構成を有する、ゲート電位ＶＧの立上りの間のゲート電位ＶＧの変化率の変化の検出及び駆動信号φ４の生成のための回路が設けられる。この例において、検出信号Ｖｄｉｆｆは、ゲート電位ＶＧの立上りの間のゲート電位ＶＧの変化率が変わると、図４の時刻ｔ５及びｔ７で起こるように、立ち上がる。この立上りに基づいて、駆動信号φ２のレベルが記憶され、駆動信号φ２に基づく駆動信号φ４が生成される。

【0064】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0065】

１００…システム、１…半導体装置、２…スイッチ回路、３…負荷回路、φ１…駆動信号、φ２…駆動信号、ＰＣ…充電回路、ＤＣ…放電回路、ＢＤＣ…変化率変化回路、ＳＲ…シフトレジスタ、φ３…駆動信号、Ｂ１…電流回路、Ｂ２…電流回路、Ｓ１…スイッチ回路、Ｓ２…スイッチ回路、Ｍ２…トランジスタ、ＨＰＦ…ハイパスフィルタ、ＬＰＦ…ローパスフィルタ、ＣＭＰ…コンパレータ、Ｎ１…ノード、ＶＧ…ゲート電位、ＶＤ…ドレイン電位、Ｂ１…電流回路、Ｂ２…電流回路、Ｖｄｉｆｆ…検出信号、ＶＣＯＭＰ…信号

【図1】

【図2】

【図3】

【図4】

【図5】