ホーム > 特許ランキング > ダイキン工業株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024135200
(43)【公開日】2024-10-04
(54)【発明の名称】電力変換装置
(51)【国際特許分類】
H02M 7/48 20070101AFI20240927BHJP
【ＦＩ】
H02M7/48 Z
【審査請求】有
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023045765
(22)【出願日】2023-03-22
(71)【出願人】
【識別番号】000002853
【氏名又は名称】ダイキン工業株式会社
(74)【代理人】
【識別番号】110001427
【氏名又は名称】弁理士法人前田特許事務所
(72)【発明者】
【氏名】小嶋 広幹
(72)【発明者】
【氏名】河野 雅樹
(72)【発明者】
【氏名】土居 弘宜
(72)【発明者】
【氏名】川嶋 玲二
【テーマコード（参考）】
5H770
【Ｆターム（参考）】
5H770AA05
5H770AA21
5H770BA11
5H770DA03
5H770DA41
5H770JA10X
5H770KA05W
5H770PA22
5H770PA42
5H770QA01
5H770QA06
5H770QA08
5H770QA22
(57)【要約】
【課題】パワーモジュールの部品コストを削減する。
【解決手段】プリント基板（10）の一方の面に、パワーモジュール（20）を複数の接続端子（211a,211b,212,213）によって実装する。プリント基板（10）の他方の面に、サージ抑制回路（40）を、サージ抑制回路（40）の少なくとも一部が、プリント基板（10）における複数の接続端子（211a,211b,212,213）の接続箇所（CP）を最短で結ぶ多角形（P）の内側領域とパッケージ（210）とのうちの少なくとも一方とプリント基板（10）の厚さ方向に重なるように配設する。
【選択図】図１
【解決手段】プリント基板（10）の一方の面に、パワーモジュール（20）を複数の接続端子（211a,211b,212,213）によって実装する。プリント基板（10）の他方の面に、サージ抑制回路（40）を、サージ抑制回路（40）の少なくとも一部が、プリント基板（10）における複数の接続端子（211a,211b,212,213）の接続箇所（CP）を最短で結ぶ多角形（P）の内側領域とパッケージ（210）とのうちの少なくとも一方とプリント基板（10）の厚さ方向に重なるように配設する。
【選択図】図１
【特許請求の範囲】
【請求項1】
上アーム及び下アームのスイッチ素子（22）で構成されるレグ（24）を少なくとも１つ内蔵するパッケージ（210）と、複数の接続端子（211a,211b,212,213）とを有するパワーモジュール（20）を備えた電力変換装置であって、
一方の面に、前記パワーモジュール（20）が前記複数の接続端子（211a,211b,212,213）によって実装されるプリント基板（10）と、
前記プリント基板（10）の他方の面に配設され、前記スイッチ素子（22）に印加されるサージ電圧を抑制するサージ抑制回路（40）とをさらに備え、前記サージ抑制回路（40）の少なくとも一部は、前記プリント基板（10）における前記複数の接続端子（211a,211b,212,213）の接続箇所（CP）を最短で結ぶ多角形（P）の内側領域と前記パッケージ（210）とのうちの少なくとも一方と前記プリント基板（10）の厚さ方向に重なっていることを特徴とする電力変換装置。
一方の面に、前記パワーモジュール（20）が前記複数の接続端子（211a,211b,212,213）によって実装されるプリント基板（10）と、
前記プリント基板（10）の他方の面に配設され、前記スイッチ素子（22）に印加されるサージ電圧を抑制するサージ抑制回路（40）とをさらに備え、前記サージ抑制回路（40）の少なくとも一部は、前記プリント基板（10）における前記複数の接続端子（211a,211b,212,213）の接続箇所（CP）を最短で結ぶ多角形（P）の内側領域と前記パッケージ（210）とのうちの少なくとも一方と前記プリント基板（10）の厚さ方向に重なっていることを特徴とする電力変換装置。
【請求項2】
請求項１に記載の電力変換装置において、
前記サージ抑制回路（40）は、前記プリント基板（10）に表面実装により配設されたコンデンサ（41）を有することを特徴とする電力変換装置。
前記サージ抑制回路（40）は、前記プリント基板（10）に表面実装により配設されたコンデンサ（41）を有することを特徴とする電力変換装置。
【請求項3】
請求項１に記載の電力変換装置において、
前記パッケージ（210）には、前記スイッチ素子（22）のオンオフを制御する制御部（23）がさらに内蔵され、
前記複数の接続端子（211a,211b,212,213）は、前記レグ（24）の両端に接続された高電位側及び低電位側の接続端子（211a,211b）と、前記制御部（23）に接続された複数の制御用の接続端子（212）とを含み、
前記複数の制御用の接続端子（212）の前記接続箇所（CP）を最短で結ぶ第１の線分（L1）と、前記高電位側及び低電位側の接続端子（211a,211b）の前記接続箇所（CP）を最短で結ぶ第２の線分（L2）とは交差せず、かつ
前記サージ抑制回路（40）は、前記第１の線分（L1）よりも前記第２の線分（L2）寄りに配置されていることを特徴とする電力変換装置。
前記パッケージ（210）には、前記スイッチ素子（22）のオンオフを制御する制御部（23）がさらに内蔵され、
前記複数の接続端子（211a,211b,212,213）は、前記レグ（24）の両端に接続された高電位側及び低電位側の接続端子（211a,211b）と、前記制御部（23）に接続された複数の制御用の接続端子（212）とを含み、
前記複数の制御用の接続端子（212）の前記接続箇所（CP）を最短で結ぶ第１の線分（L1）と、前記高電位側及び低電位側の接続端子（211a,211b）の前記接続箇所（CP）を最短で結ぶ第２の線分（L2）とは交差せず、かつ
前記サージ抑制回路（40）は、前記第１の線分（L1）よりも前記第２の線分（L2）寄りに配置されていることを特徴とする電力変換装置。
【請求項4】
請求項１に記載の電力変換装置において、
前記複数の接続端子（211a,211b,212,213）は、前記レグ（24）の両端に接続された高電位側及び低電位側の接続端子（211a,211b）を含み、
前記プリント基板（10）の前記一方又は他方の面には、前記低電位側の接続端子（211b）と電気的に接続されたシャント抵抗（50）が、前記低電位側の接続端子（211b）の前記接続箇所（CP）の近傍に配設され、
前記サージ抑制回路（40）は、前記低電位側の接続端子（211b）の前記接続箇所（CP）よりも前記高電位側の接続端子（211a）の前記接続箇所（CP）寄りに配置されていることを特徴とする電力変換装置。
前記複数の接続端子（211a,211b,212,213）は、前記レグ（24）の両端に接続された高電位側及び低電位側の接続端子（211a,211b）を含み、
前記プリント基板（10）の前記一方又は他方の面には、前記低電位側の接続端子（211b）と電気的に接続されたシャント抵抗（50）が、前記低電位側の接続端子（211b）の前記接続箇所（CP）の近傍に配設され、
前記サージ抑制回路（40）は、前記低電位側の接続端子（211b）の前記接続箇所（CP）よりも前記高電位側の接続端子（211a）の前記接続箇所（CP）寄りに配置されていることを特徴とする電力変換装置。
【請求項5】
請求項１に記載の電力変換装置において、
前記少なくとも１つのスイッチ素子（22）は、ワイドバンドギャップ半導体で構成されることを特徴とする電力変換装置。
前記少なくとも１つのスイッチ素子（22）は、ワイドバンドギャップ半導体で構成されることを特徴とする電力変換装置。
【請求項6】
請求項１に記載の電力変換装置において、
前記パワーモジュール（20）のパッケージ（210）には、少なくとも前記レグ（24）が、樹脂（R）により封止された状態で内蔵されていることを特徴とする電力変換装置。
前記パワーモジュール（20）のパッケージ（210）には、少なくとも前記レグ（24）が、樹脂（R）により封止された状態で内蔵されていることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、上アーム及び下アームのスイッチ素子で構成されるレグを少なくとも１つ内蔵するパッケージと、複数の接続端子とを有するパワーモジュールを備えた電力変換装置に関する。
【背景技術】
【0002】
特許文献１には、ＭＯＳＦＥＴを内蔵するパッケージと、前記ＭＯＳＦＥＴに接続されたバスバーとを有するパワーモジュールを備えた半導体装置が開示されている。この半導体装置では、パッケージ上にサージ抑制回路を配置している。また、パッケージに貫通孔を形成し、当該貫通孔に前記バスバーを貫通させ、サージ抑制回路に電気的に接続している。特許文献１では、このような構成により、パワーモジュールとサージ抑制回路との間の経路を短くし、当該経路のインダクタンスを小さくしている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２０－１８４５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１では、パワーモジュールを、パッケージの貫通孔にバスバーを貫通させる特殊な構成とする必要があるので、パワーモジュールの部品コストの高騰を招く。
【0005】
本開示の目的は、パワーモジュールの部品コストを削減することにある。
【課題を解決するための手段】
【0006】
本開示の第１の態様は、上アーム及び下アームのスイッチ素子（22）で構成されるレグ（24）を少なくとも１つ内蔵するパッケージ（210）と、複数の接続端子（211a,211b,212,213）とを有するパワーモジュール（20）を備えた電力変換装置であって、一方の面に、前記パワーモジュール（20）が前記複数の接続端子（211a,211b,212,213）によって実装されるプリント基板（10）と、前記プリント基板（10）の他方の面に配設され、前記スイッチ素子（22）に印加されるサージ電圧を抑制するサージ抑制回路（40）とをさらに備え、前記サージ抑制回路（40）の少なくとも一部は、前記プリント基板（10）における前記複数の接続端子（211a,211b,212,213）の接続箇所（CP）を最短で結ぶ多角形（P）の内側領域と前記パッケージ（210）とのうちの少なくとも一方と前記プリント基板（10）の厚さ方向に重なっていることを特徴とする。
【0007】
第１の態様では、サージ抑制回路（40）の少なくとも一部を、前記プリント基板（10）における前記複数の接続端子（211a,211b,212,213）の接続箇所（CP）を最短で結ぶ多角形（P）の内側領域と前記パッケージ（210）とのうちの少なくとも一方と前記プリント基板（10）の厚さ方向に重なるように設けるので、パワーモジュール（20）とサージ抑制回路（40）との間の経路を短くし、該経路のインダクタンスを小さくできる。
【0008】
また、プリント基板（10）の一方の面にパワーモジュール（20）を実装し、プリント基板（10）の他方の面にサージ抑制回路（40）を配設するので、パワーモジュール（20）を、特許文献１のように、パッケージの貫通孔にバスバーを貫通させる特殊な構成としなくてもよいので、パワーモジュール（20）の部品コストを削減できる。
【0009】
本開示の第２の態様は、第１の態様において、前記サージ抑制回路（40）は、前記プリント基板（10）に表面実装により配設されたコンデンサ（41）を有することを特徴とする。
【0010】
第２の態様では、プリント基板（10）にコンデンサ（41）をスルーホール実装により配設する場合に比べ、コンデンサ（41）の寄生インダクタンスを小さくできる。したがって、各スイッチ素子（22）にターンオフ時に印加されるサージ電圧を抑制できる。
【0011】
本開示の第３の態様は、第１又は第２の態様において、前記パッケージ（210）には、前記スイッチ素子（22）のオンオフを制御する制御部（23）がさらに内蔵され、前記複数の接続端子（211a,211b,212,213）は、前記レグ（24）の両端に接続された高電位側及び低電位側の接続端子（211a,211b）と、前記制御部（23）に接続された複数の制御用の接続端子（212）とを含み、前記複数の制御用の接続端子（212）の前記接続箇所（CP）を最短で結ぶ第１の線分（L1）と、前記高電位側及び低電位側の接続端子（211a,211b）の前記接続箇所（CP）を最短で結ぶ第２の線分（L2）とは交差せず、かつ前記サージ抑制回路（40）は、前記第１の線分（L1）よりも前記第２の線分（L2）寄りに配置されていることを特徴とする。
【0012】
第３の態様では、サージ抑制回路（40）を第１の線分（L1）寄りに配置した場合に比べ、前記レグ（24）とサージ抑制回路（40）との間の経路を短くし、該経路の配線インダクタンスを小さくできる。したがって、各スイッチ素子（22）にターンオフ時に印加されるサージ電圧を抑制できる。
【0013】
本開示の第４の態様は、第１～第３の態様のいずれか１つの態様において、前記複数の接続端子（211a,211b,212,213）は、前記レグ（24）の両端に接続された高電位側及び低電位側の接続端子（211a,211b）を含み、前記プリント基板（10）の前記一方又は他方の面には、前記低電位側の接続端子（211b）と電気的に接続されたシャント抵抗（50）が、前記低電位側の接続端子（211b）の前記接続箇所（CP）の近傍に配設され、前記サージ抑制回路（40）は、前記低電位側の接続端子（211b）の前記接続箇所（CP）よりも前記高電位側の接続端子（211a）の前記接続箇所（CP）寄りに配置されていることを特徴とする。
【0014】
第４の態様では、サージ抑制回路（40）を、低電位側の接続端子（211b）の接続箇所（CP）寄りに配置した場合に比べ、シャント抵抗（50）の熱の煽りのサージ抑制回路（40）への影響を抑制できる。
【0015】
本開示の第５の態様は、第１～第４の態様のいずれか１つの態様において、前記少なくとも１つのスイッチ素子（22）は、ワイドバンドギャップ半導体で構成されることを特徴とする。
【0016】
第５の態様では、スイッチ素子（22）のスイッチング周波数を高くできる。スイッチング周波数を高くする場合、各スイッチング素子（22）のスイッチング速度を高くする必要があるため、各スイッチ素子（22）にターンオフ時に印加されるサージ電圧が高くなるが、上述のようにパワーモジュール（20）とサージ抑制回路（40）との間の経路を短くし、該経路のインダクタンスを小さくできるので、当該サージ電圧を抑制できる。
【0017】
本開示の第６の態様は、第１～第５の態様のいずれか１つの態様において、前記パワーモジュール（20）のパッケージ（210）には、少なくとも前記レグ（24）が、樹脂（R）により封止された状態で内蔵されていることを特徴とする。
【0018】
第６の態様では、レグ（24）を、埃、水、及び傷から保護できる。
【図面の簡単な説明】
【0019】
【発明を実施するための形態】
【0020】
以下、本開示の実施形態について図面を参照しながら説明する。なお、以下の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
【0021】
（実施形態）
図１及び図２は、本開示の実施形態に係る電力変換装置（1）を示す。この電力変換装置（1）は、プリント基板（10）と、パワーモジュール（20）と、サージ抑制回路（40）と、シャント抵抗（50）と、ヒートシンク（60）とを備えている。
図１及び図２は、本開示の実施形態に係る電力変換装置（1）を示す。この電力変換装置（1）は、プリント基板（10）と、パワーモジュール（20）と、サージ抑制回路（40）と、シャント抵抗（50）と、ヒートシンク（60）とを備えている。
【0022】
プリント基板（10）は、樹脂で構成されている。
【0023】
パワーモジュール（20）は、樹脂製のパッケージ（210）と、複数の接続端子（211a,211b,212,213）とを有している。パワーモジュール（20）は、複数の接続端子（211a,211b,212,213）によってプリント基板（10）の一方の面に実装されている。これら複数の接続端子（211a,211b,212,213）は、リード端子であり、プリント基板（10）の挿入孔（11）に挿入されて半田付けされることによってプリント基板（10）に接続されている。
【0024】
パッケージ（210）は、平面視で長方形状をなしている。パッケージ（210）には、６つのスイッチ素子（22）と、６つのスイッチ素子（22）のオンオフを制御する制御部（23）を構成する２つのＩＣ（Integrated Circuit）（231,232）とが樹脂（R）により封止された状態で内蔵されている。樹脂（R）は、パッケージ（210）内で、プリント基板（10）の板面に沿う方向に全体に亘って形成されている。
【0025】
６つのスイッチ素子（22）は、図３に示すインバータ回路（21）を構成する。インバータ回路（21）は、アクティブフィルタ回路を構成する。６つのスイッチ素子（22）は、ワイドバンドギャップ半導体で構成されている。なお、６つのスイッチ素子（22）のうち、一部のスイッチ素子（22）だけを、ワイドバンドギャップ半導体で構成してもよい。６つのスイッチ素子（22）は、上アーム及び下アームのスイッチ素子（22）で構成される３つのレグ（24）を構成する。３つのレグ（24）における上アーム及び下アームのスイッチ素子（22）の接続点は、三相交流電源（2）に接続されている。三相交流電源（2）と、３つのレグ（24）における上アーム及び下アームのスイッチ素子（22）の接続点との間には、フィルタ（3）及び交流リアクトル（4）とが、三相交流電源（2）側から順に接続されている。フィルタ（3）は、交流リアクトル（4）と直列に接続されたフィルタリアクトル（3a）と、フィルタリアクトル（3a）と交流リアクトル（4）の間に接続され、各相間に設けられたコンデンサ（3b）とを有している。
【0026】
制御部（23）は、マイクロコンピュータである。
【0027】
複数の接続端子（211a,211b,212,213）は、パッケージ（210）の互いに対向する長辺に沿って互いに間隔を空けて設けられている。複数の接続端子（211a,211b,212,213）は、前記３つのレグ（24）の両端に接続された高電位側の接続端子（211a）及び低電位側の接続端子（211b）と、前記制御部（23）に接続された複数の制御用の接続端子（212）と、その他の接続端子（213）とを含んでいる。高電位側の接続端子（211a）、低電位側の接続端子（211b）、及びその他の接続端子（213）は、パッケージ（210）の一方の長辺に沿って設けられ、制御用の接続端子（212）は、パッケージ（210）の他方の長辺に沿って設けられている。したがって、複数の制御用の接続端子（212）の接続箇所（CP）を最短で結ぶ第１の線分（L1）と、高電位側及び低電位側の接続端子（211a,211b）の前記接続箇所（CP）を最短で結ぶ第２の線分（L2）とは交差しない。本実施形態において、接続端子（211a,211b,212,213）の接続箇所（CP）は、接続端子（211a,211b,212,213）が挿入される挿入孔（11）の位置である。
【0028】
サージ抑制回路（40）は、プリント基板（10）の他方の面（パワーモジュール（20）の反対側の面）に配設されている。サージ抑制回路（40）の全体が、プリント基板（10）における複数の接続端子（211a,211b,212,213）の接続箇所（CP）を最短で結ぶ多角形（P）の内側領域とパッケージ（210）とのうちの少なくとも一方とプリント基板（10）の厚さ方向に重なっている。複数の接続端子（211a,211b,212,213）の接続箇所（CP）を最短で結ぶ多角形（P）は、略台形状となっている。サージ抑制回路（40）は、第１の線分（L1）よりも第２の線分（L2）寄りに配置されている。また、サージ抑制回路（40）は、プリント基板（10）における低電位側の接続端子（211b）の接続箇所（CP）よりも高電位側の接続端子（211a）の接続箇所（CP）寄りに配置されている。サージ抑制回路（40）は、プリント基板（10）に表面実装により配設された図３に示すサージ抑制コンデンサ（41）で構成されている。サージ抑制コンデンサ（41）の一端は、３つのレグ（24）の一端（高電位側の接続端子（211a））に接続されている。また、サージ抑制コンデンサ（41）の両端間には、電解コンデンサである平滑コンデンサ（70）が接続されている。また、この平滑コンデンサ（70）の両端間には、放電抵抗（80）が接続されている。サージ抑制回路（40）は、６つのスイッチ素子（22）に印加されるサージ電圧を抑制する。
【0029】
シャント抵抗（50）は、プリント基板（10）の一方の面（パワーモジュール（20）側の面）における低電位側の接続端子（211b）の接続箇所（CP）の近傍に配設されている。シャント抵抗（50）とプリント基板（10）における低電位側の接続端子（211b）の接続箇所（CP）との間の配線インダクタンスが３ｎＨ以下となる程度に、シャント抵抗（50）は、低電位側の接続端子（211b）の近くに配置されている。図３に示すように、シャント抵抗（50）の一端は、３つのレグ（24）の他端（低電位側の接続端子（211b））と電気的に接続されている。シャント抵抗（50）の他端は、サージ抑制コンデンサ（41）の他端と電気的に接続されている。
【0030】
ヒートシンク（60）は、パワーモジュール（20）のパッケージに、プリント基板（10）の反対側から当接している。
【0031】
したがって、本実施形態によれば、サージ抑制回路（40）の少なくとも一部を、プリント基板（10）における複数の接続端子（211a,211b,212,213）の接続箇所（CP）を最短で結ぶ多角形（P）の内側領域とパッケージ（210）とのうちの少なくとも一方とプリント基板（10）の厚さ方向に重なるように設けるので、パワーモジュール（20）とサージ抑制回路（40）との間の経路を短くし、該経路のインダクタンスを小さくできる。したがって、パワーモジュール（20）の各スイッチ素子（22）にターンオフ時に印加されるサージ電圧を抑制できる。
【0032】
また、プリント基板（10）の一方の面にパワーモジュール（20）を実装し、プリント基板（10）の他方の面にサージ抑制回路（40）を配設するので、パワーモジュール（20）を、特許文献１のように、パッケージの貫通孔にバスバーを貫通させる特殊な構成としなくてもよい。したがって、パワーモジュール（20）として、特注品ではなく汎用品を用いることができ、パワーモジュール（20）の部品コストを削減できる。
【0033】
また、プリント基板（10）におけるパワーモジュール（20）の複数の接続端子（211a,211b,212,213）との接続箇所（CP）に囲まれた領域に、サージ抑制回路（40）を配設するので、プリント基板（10）の歪み及び振動がサージ抑制回路（40）に及ぼす悪影響を抑制できる。したがって、サージ抑制回路（40）の信頼性を高められる。
【0034】
また、サージ抑制回路（40）のサージ抑制コンデンサ（41）を、プリント基板（10）に表面実装により配設したので、スルーホール実装により配設する場合に比べ、サージ抑制コンデンサ（41）の寄生インダクタンスを小さくできる。したがって、各スイッチ素子（22）にターンオフ時に印加されるサージ電圧を抑制できる。
【0035】
また、サージ抑制回路（40）を、複数の制御用の接続端子（212）の接続箇所（CP）を最短で結ぶ第１の線分（L1）よりも、高電位側及び低電位側の接続端子（211a,211b）の接続箇所（CP）を最短で結ぶ第２の線分（L2）寄りに配置したので、第１の線分（L1）寄りに配置した場合に比べ、３つのレグ（24）とサージ抑制回路（40）との間の経路を短くし、該経路の配線インダクタンスを小さくできる。したがって、各スイッチ素子（22）にターンオフ時に印加されるサージ電圧を抑制できる。
【0036】
また、サージ抑制回路（40）を、低電位側の接続端子（211b）の接続箇所（CP）よりも高電位側の接続端子(211a)の接続箇所（CP）寄りに配置したので、シャント抵抗（50）の近傍の低電位側の接続端子（211b）の接続箇所（CP）寄りに配置した場合に比べ、シャント抵抗（50）の熱の煽りのサージ抑制回路（40）への影響を抑制できる。
【0037】
また、６つのスイッチ素子（22）を、ワイドバンドギャップ半導体で構成したので、スイッチ素子（22）のスイッチング周波数を高くできる。スイッチング周波数を高くする場合、各スイッチング素子（22）のスイッチング速度を高くする必要があるため、各スイッチ素子（22）にターンオフ時に印加されるサージ電圧が高くなるが、上述のようにパワーモジュール（20）とサージ抑制回路（40）との間の経路を短くし、該経路のインダクタンスを小さくできるので、当該サージ電圧を抑制できる。
【0038】
また、パワーモジュール（20）のパッケージ（210）には、６つのスイッチ素子（22）、すなわち３つのレグ（24）が、樹脂（R）により封止された状態で内蔵されているので、３つのレグ（24）を埃、水、及び傷から保護できる。
【0039】
（実施形態の変形例１）
本開示の実施形態の変形例１に係る電力変換装置（1）では、図４に示すように、サージ対策用のコンデンサ（42）及び抵抗（43）が、４つの各スイッチ素子（22）に並列に接続されている。４組のサージ対策用のコンデンサ（42）及び抵抗（43）が、サージ抑制回路（40）を構成する。各組のサージ対策用のコンデンサ（42）及び抵抗（43）は、高電位側の接続端子（211a）側から順に互いに直列に接続されている。図４において、２組のサージ対策用のコンデンサ（42）及び抵抗（43）の図示を省略している。
本開示の実施形態の変形例１に係る電力変換装置（1）では、図４に示すように、サージ対策用のコンデンサ（42）及び抵抗（43）が、４つの各スイッチ素子（22）に並列に接続されている。４組のサージ対策用のコンデンサ（42）及び抵抗（43）が、サージ抑制回路（40）を構成する。各組のサージ対策用のコンデンサ（42）及び抵抗（43）は、高電位側の接続端子（211a）側から順に互いに直列に接続されている。図４において、２組のサージ対策用のコンデンサ（42）及び抵抗（43）の図示を省略している。
【0040】
その他の構成は、上記実施形態と同じであるので、同一の構成には同じ符号を付してその詳細な説明を省略する。
【0041】
（実施形態の変形例２）
本開示の実施形態の変形例２に係る電力変換装置（1）では、図５に示すように、下アームのスイッチ素子（22）と並列に接続された各組のサージ対策用のコンデンサ（42）及び抵抗（43）が、低電位側の接続端子（211b）側から順に接続されている。また、各サージ対策用の抵抗（43）に、ダイオード（44）が、そのカソードを低電位側の接続端子（211b）側に向けた状態で並列に接続されている。ダイオード（44）は、サージ対策用のコンデンサ（42）と直列に接続されている。図５において、２組のサージ対策用のコンデンサ（42）及び抵抗（43）とダイオード（44）の図示を省略している。
本開示の実施形態の変形例２に係る電力変換装置（1）では、図５に示すように、下アームのスイッチ素子（22）と並列に接続された各組のサージ対策用のコンデンサ（42）及び抵抗（43）が、低電位側の接続端子（211b）側から順に接続されている。また、各サージ対策用の抵抗（43）に、ダイオード（44）が、そのカソードを低電位側の接続端子（211b）側に向けた状態で並列に接続されている。ダイオード（44）は、サージ対策用のコンデンサ（42）と直列に接続されている。図５において、２組のサージ対策用のコンデンサ（42）及び抵抗（43）とダイオード（44）の図示を省略している。
【0042】
その他の構成は、上記実施形態の変形例１と同じであるので、同一の構成には同じ符号を付してその詳細な説明を省略する。
【0043】
（実施形態の変形例３）
本開示の実施形態の変形例３に係る電力変換装置（1）では、図６に示すように、上アーム側のサージ対策用の抵抗（43）が、上アーム側のサージ対策用のコンデンサ（42）及びダイオード（44）の接続点と、低電位側の接続端子（211b）との間に接続されている。また、下アーム側のサージ対策用の抵抗（43）が、下アーム側のサージ対策用のコンデンサ（42）及びダイオード（44）の接続点と、高電位側の接続端子（211a）との間に接続されている。
本開示の実施形態の変形例３に係る電力変換装置（1）では、図６に示すように、上アーム側のサージ対策用の抵抗（43）が、上アーム側のサージ対策用のコンデンサ（42）及びダイオード（44）の接続点と、低電位側の接続端子（211b）との間に接続されている。また、下アーム側のサージ対策用の抵抗（43）が、下アーム側のサージ対策用のコンデンサ（42）及びダイオード（44）の接続点と、高電位側の接続端子（211a）との間に接続されている。
【0044】
その他の構成は、上記実施形態の変形例２と同じであるので、同一の構成には同じ符号を付してその詳細な説明を省略する。
【0045】
なお、上記実施形態、及びその変形例１～３では、パワーモジュール（20）のパッケージ（210）に、３つのレグ（24）を有するインバータ回路（21）を内蔵させたが、これに代えて、２つのレグ（24）のみを有するフルブリッジ回路、又は１つのレグ（24）のみを有するトーテムポール回路を内蔵させてもよい。
【0046】
また、上記実施形態、及びその変形例１～３では、サージ抑制回路（40）の全体を、上記多角形（P）の内側領域と前記パッケージ（210）とのうちの少なくとも一方とプリント基板（10）の厚さ方向に重ねた。しかし、サージ抑制回路（40）の一部だけを、上記多角形（P）の内側領域と前記パッケージ（210）とのうちの少なくとも一方とプリント基板（10）の厚さ方向に重ねてもよい。
【0047】
また、上記実施形態、及びその変形例１～３では、複数の接続端子（211a,211b,212,213）をリード端子としたが、表面実装用端子、又は半田を用いずにプリント基板（10）に接続されるプレスフィット端子としてもよい。
【0048】
また、上記実施形態、及びその変形例１～３では、シャント抵抗（50）を、プリント基板（10）の一方の面（パワーモジュール（20）側の面）における低電位側の接続端子（211b）の接続箇所（CP）の近傍に配設したが、プリント基板（10）の他方の面（パワーモジュール（20）の反対側の面）における低電位側の接続端子（211b）の接続箇所（CP）の近傍に配設してもよい。
【0049】
また、上記実施形態、及びその変形例１～３では、６つのスイッチ素子（22）を、ワイドバンドギャップ半導体で構成したが、シリコンの半導体で構成してもよい。
【0050】
また、上記実施形態、及びその変形例１～３では、パワーモジュール（20）の複数の接続端子（211a,211b,212,213）の接続箇所（CP）を最短で結ぶ多角形（P）が、略台形状となる場合に本発明を適用したが、当該多角形（P）が、図７に示すような形状等、四角形以外の形状となる場合にも、本発明を適用できる。
【0051】
以上、実施形態を説明したが、特許請求の範囲の趣旨及び範囲から逸脱することなく、形態や詳細の多様な変更が可能なことが理解されるであろう。また、以上の実施形態及び変形例は、本開示の対象の機能を損なわない限り、適宜組み合わせたり、置換したりしてもよい。
【産業上の利用可能性】
【0052】
本開示は、上アーム及び下アームのスイッチ素子で構成されるレグを少なくとも１つ内蔵するパッケージと、複数の接続端子とを有するパワーモジュールを備えた電力変換装置として有用である。
【符号の説明】
【0053】
１ 電力変換装置
１０ プリント基板
２０ パワーモジュール
２２ スイッチ素子
２４ レグ
４０ サージ抑制回路
４１ サージ抑制コンデンサ
５０ シャント抵抗
２１０ パッケージ
２１１ａ、２１１ｂ、２１２、２１３ 接続端子
ＣＰ 接続箇所
Ｌ１ 第１の線分
Ｌ２ 第２の線分
Ｐ 多角形
Ｒ 樹脂
１０ プリント基板
２０ パワーモジュール
２２ スイッチ素子
２４ レグ
４０ サージ抑制回路
４１ サージ抑制コンデンサ
５０ シャント抵抗
２１０ パッケージ
２１１ａ、２１１ｂ、２１２、２１３ 接続端子
ＣＰ 接続箇所
Ｌ１ 第１の線分
Ｌ２ 第２の線分
Ｐ 多角形
Ｒ 樹脂
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【手続補正書】
【提出日】2023-08-04
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
上アーム及び下アームのスイッチ素子（22）で構成されるレグ（24）を少なくとも１つ内蔵するパッケージ（210）と、複数の接続端子（211a,211b,212,213）とを有するパワーモジュール（20）を備えた電力変換装置であって、
一方の面に、前記パワーモジュール（20）が前記複数の接続端子（211a,211b,212,213）によって実装されるプリント基板（10）と、
前記プリント基板（10）の他方の面に配設され、前記スイッチ素子（22）に印加されるサージ電圧を抑制するサージ抑制回路（40）とをさらに備え、前記サージ抑制回路（40）の少なくとも一部は、前記プリント基板（10）における前記複数の接続端子（211a,211b,212,213）の接続箇所（CP）を最短で結ぶ多角形（P）の内側領域と前記パッケージ（210）とのうちの少なくとも一方と前記プリント基板（10）の厚さ方向に重なり、
前記複数の接続端子（211a,211b,212,213）は、プリント基板（10）の挿入孔（11）に挿入されて半田付けされることによってプリント基板（10）に接続されていることを特徴とする電力変換装置。
一方の面に、前記パワーモジュール（20）が前記複数の接続端子（211a,211b,212,213）によって実装されるプリント基板（10）と、
前記プリント基板（10）の他方の面に配設され、前記スイッチ素子（22）に印加されるサージ電圧を抑制するサージ抑制回路（40）とをさらに備え、前記サージ抑制回路（40）の少なくとも一部は、前記プリント基板（10）における前記複数の接続端子（211a,211b,212,213）の接続箇所（CP）を最短で結ぶ多角形（P）の内側領域と前記パッケージ（210）とのうちの少なくとも一方と前記プリント基板（10）の厚さ方向に重なり、
前記複数の接続端子（211a,211b,212,213）は、プリント基板（10）の挿入孔（11）に挿入されて半田付けされることによってプリント基板（10）に接続されていることを特徴とする電力変換装置。
【請求項2】
請求項１に記載の電力変換装置において、
前記複数の接続端子（211a,211b,212,213）は、前記パッケージ（210）の一辺に沿って互いに間隔を空けて設けられた複数の接続端子（211a,211b,213）と、前記パッケージ（210）の前記一辺に対向する辺に沿って互いに間隔を空けて設けられた複数の接続端子（212）とを含むことを特徴とする電力変換装置。
前記複数の接続端子（211a,211b,212,213）は、前記パッケージ（210）の一辺に沿って互いに間隔を空けて設けられた複数の接続端子（211a,211b,213）と、前記パッケージ（210）の前記一辺に対向する辺に沿って互いに間隔を空けて設けられた複数の接続端子（212）とを含むことを特徴とする電力変換装置。
【請求項3】
請求項１に記載の電力変換装置において、
前記サージ抑制回路（40）の全体が、前記プリント基板（10）における前記複数の接続端子（211a,211b,212,213）の接続箇所（CP）を最短で結ぶ多角形（P）の内側領域と前記パッケージ（210）とのうちの少なくとも一方と前記プリント基板（10）の厚さ方向に重なっていることを特徴とする電力変換装置。
前記サージ抑制回路（40）の全体が、前記プリント基板（10）における前記複数の接続端子（211a,211b,212,213）の接続箇所（CP）を最短で結ぶ多角形（P）の内側領域と前記パッケージ（210）とのうちの少なくとも一方と前記プリント基板（10）の厚さ方向に重なっていることを特徴とする電力変換装置。
【請求項4】
請求項１に記載の電力変換装置において、
前記サージ抑制回路（40）は、前記プリント基板（10）に表面実装により配設されたコンデンサ（41）を有することを特徴とする電力変換装置。
前記サージ抑制回路（40）は、前記プリント基板（10）に表面実装により配設されたコンデンサ（41）を有することを特徴とする電力変換装置。
【請求項5】
請求項１に記載の電力変換装置において、
前記パッケージ（210）には、前記スイッチ素子（22）のオンオフを制御する制御部（23）がさらに内蔵され、
前記複数の接続端子（211a,211b,212,213）は、前記レグ（24）の両端に接続された高電位側及び低電位側の接続端子（211a,211b）と、前記制御部（23）に接続された複数の制御用の接続端子（212）とを含み、
前記複数の制御用の接続端子（212）の前記接続箇所（CP）を最短で結ぶ第１の線分（L1）と、前記高電位側及び低電位側の接続端子（211a,211b）の前記接続箇所（CP）を最短で結ぶ第２の線分（L2）とは交差せず、かつ
前記サージ抑制回路（40）は、前記第１の線分（L1）よりも前記第２の線分（L2）寄りに配置されていることを特徴とする電力変換装置。
前記パッケージ（210）には、前記スイッチ素子（22）のオンオフを制御する制御部（23）がさらに内蔵され、
前記複数の接続端子（211a,211b,212,213）は、前記レグ（24）の両端に接続された高電位側及び低電位側の接続端子（211a,211b）と、前記制御部（23）に接続された複数の制御用の接続端子（212）とを含み、
前記複数の制御用の接続端子（212）の前記接続箇所（CP）を最短で結ぶ第１の線分（L1）と、前記高電位側及び低電位側の接続端子（211a,211b）の前記接続箇所（CP）を最短で結ぶ第２の線分（L2）とは交差せず、かつ
前記サージ抑制回路（40）は、前記第１の線分（L1）よりも前記第２の線分（L2）寄りに配置されていることを特徴とする電力変換装置。
【請求項6】
請求項１に記載の電力変換装置において、
前記複数の接続端子（211a,211b,212,213）は、前記レグ（24）の両端に接続された高電位側及び低電位側の接続端子（211a,211b）を含み、
前記プリント基板（10）の前記一方又は他方の面には、前記低電位側の接続端子（211b）と電気的に接続されたシャント抵抗（50）が、前記低電位側の接続端子（211b）の前記接続箇所（CP）の近傍に配設され、
前記サージ抑制回路（40）は、前記低電位側の接続端子（211b）の前記接続箇所（CP）よりも前記高電位側の接続端子（211a）の前記接続箇所（CP）寄りに配置されていることを特徴とする電力変換装置。
前記複数の接続端子（211a,211b,212,213）は、前記レグ（24）の両端に接続された高電位側及び低電位側の接続端子（211a,211b）を含み、
前記プリント基板（10）の前記一方又は他方の面には、前記低電位側の接続端子（211b）と電気的に接続されたシャント抵抗（50）が、前記低電位側の接続端子（211b）の前記接続箇所（CP）の近傍に配設され、
前記サージ抑制回路（40）は、前記低電位側の接続端子（211b）の前記接続箇所（CP）よりも前記高電位側の接続端子（211a）の前記接続箇所（CP）寄りに配置されていることを特徴とする電力変換装置。
【請求項7】
請求項１に記載の電力変換装置において、
前記少なくとも１つのスイッチ素子（22）は、ワイドバンドギャップ半導体で構成されることを特徴とする電力変換装置。
前記少なくとも１つのスイッチ素子（22）は、ワイドバンドギャップ半導体で構成されることを特徴とする電力変換装置。
【請求項8】
請求項１に記載の電力変換装置において、
前記パワーモジュール（20）のパッケージ（210）には、少なくとも前記レグ（24）が、樹脂（R）により封止された状態で内蔵されていることを特徴とする電力変換装置。
前記パワーモジュール（20）のパッケージ（210）には、少なくとも前記レグ（24）が、樹脂（R）により封止された状態で内蔵されていることを特徴とする電力変換装置。
【手続補正書】
【提出日】2024-01-19
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
上アーム及び下アームのスイッチ素子（22）で構成されるレグ（24）を少なくとも１つ内蔵するパッケージ（210）と、複数の接続端子（211a,211b,212,213）とを有するパワーモジュール（20）を備えた電力変換装置であって、
一方の面に、前記パワーモジュール（20）が前記複数の接続端子（211a,211b,212,213）によって実装されるプリント基板（10）と、
前記プリント基板（10）の他方の面に実装され、前記スイッチ素子（22）に印加されるサージ電圧を抑制するサージ抑制回路（40）とをさらに備え、前記サージ抑制回路（40）の少なくとも一部は、前記プリント基板（10）における前記複数の接続端子（211a,211b,212,213）の接続箇所（CP）を最短で結ぶ多角形（P）の内側領域と前記プリント基板（10）の厚さ方向に重なり、
前記複数の接続端子（211a,211b,212,213）は、プリント基板（10）の挿入孔（11）に挿入されて半田付けされることによってプリント基板（10）に接続されていることを特徴とする電力変換装置。
一方の面に、前記パワーモジュール（20）が前記複数の接続端子（211a,211b,212,213）によって実装されるプリント基板（10）と、
前記プリント基板（10）の他方の面に実装され、前記スイッチ素子（22）に印加されるサージ電圧を抑制するサージ抑制回路（40）とをさらに備え、前記サージ抑制回路（40）の少なくとも一部は、前記プリント基板（10）における前記複数の接続端子（211a,211b,212,213）の接続箇所（CP）を最短で結ぶ多角形（P）の内側領域と前記プリント基板（10）の厚さ方向に重なり、
前記複数の接続端子（211a,211b,212,213）は、プリント基板（10）の挿入孔（11）に挿入されて半田付けされることによってプリント基板（10）に接続されていることを特徴とする電力変換装置。
【請求項2】
請求項１に記載の電力変換装置において、
前記複数の接続端子（211a,211b,212,213）は、前記パッケージ（210）の一辺に沿って互いに間隔を空けて設けられた複数の接続端子（211a,211b,213）と、前記パッケージ（210）の前記一辺に対向する辺に沿って互いに間隔を空けて設けられた複数の接続端子（212）とを含むことを特徴とする電力変換装置。
前記複数の接続端子（211a,211b,212,213）は、前記パッケージ（210）の一辺に沿って互いに間隔を空けて設けられた複数の接続端子（211a,211b,213）と、前記パッケージ（210）の前記一辺に対向する辺に沿って互いに間隔を空けて設けられた複数の接続端子（212）とを含むことを特徴とする電力変換装置。
【請求項3】
請求項１に記載の電力変換装置において、
前記サージ抑制回路（40）の全体が、前記プリント基板（10）における前記複数の接続端子（211a,211b,212,213）の接続箇所（CP）を最短で結ぶ多角形（P）の内側領域と前記パッケージ（210）とのうちの少なくとも一方と前記プリント基板（10）の厚さ方向に重なっていることを特徴とする電力変換装置。
前記サージ抑制回路（40）の全体が、前記プリント基板（10）における前記複数の接続端子（211a,211b,212,213）の接続箇所（CP）を最短で結ぶ多角形（P）の内側領域と前記パッケージ（210）とのうちの少なくとも一方と前記プリント基板（10）の厚さ方向に重なっていることを特徴とする電力変換装置。
【請求項4】
請求項１に記載の電力変換装置において、
前記サージ抑制回路（40）は、前記プリント基板（10）に表面実装により配設されたコンデンサ（41）を有することを特徴とする電力変換装置。
前記サージ抑制回路（40）は、前記プリント基板（10）に表面実装により配設されたコンデンサ（41）を有することを特徴とする電力変換装置。
【請求項5】
請求項１に記載の電力変換装置において、
前記パッケージ（210）には、前記スイッチ素子（22）のオンオフを制御する制御部（23）がさらに内蔵され、
前記複数の接続端子（211a,211b,212,213）は、前記レグ（24）の両端に接続された高電位側及び低電位側の接続端子（211a,211b）と、前記制御部（23）に接続された複数の制御用の接続端子（212）とを含み、
前記複数の制御用の接続端子（212）の前記接続箇所（CP）を最短で結ぶ第１の線分（L1）と、前記高電位側及び低電位側の接続端子（211a,211b）の前記接続箇所（CP）を最短で結ぶ第２の線分（L2）とは交差せず、かつ
前記サージ抑制回路（40）は、前記第１の線分（L1）よりも前記第２の線分（L2）寄りに配置されていることを特徴とする電力変換装置。
前記パッケージ（210）には、前記スイッチ素子（22）のオンオフを制御する制御部（23）がさらに内蔵され、
前記複数の接続端子（211a,211b,212,213）は、前記レグ（24）の両端に接続された高電位側及び低電位側の接続端子（211a,211b）と、前記制御部（23）に接続された複数の制御用の接続端子（212）とを含み、
前記複数の制御用の接続端子（212）の前記接続箇所（CP）を最短で結ぶ第１の線分（L1）と、前記高電位側及び低電位側の接続端子（211a,211b）の前記接続箇所（CP）を最短で結ぶ第２の線分（L2）とは交差せず、かつ
前記サージ抑制回路（40）は、前記第１の線分（L1）よりも前記第２の線分（L2）寄りに配置されていることを特徴とする電力変換装置。
【請求項6】
請求項１に記載の電力変換装置において、
前記複数の接続端子（211a,211b,212,213）は、前記レグ（24）の両端に接続された高電位側及び低電位側の接続端子（211a,211b）を含み、
前記プリント基板（10）の前記一方又は他方の面には、前記低電位側の接続端子（211b）と電気的に接続されたシャント抵抗（50）が、前記低電位側の接続端子（211b）の前記接続箇所（CP）の近傍に配設され、
前記サージ抑制回路（40）は、前記低電位側の接続端子（211b）の前記接続箇所（CP）よりも前記高電位側の接続端子（211a）の前記接続箇所（CP）寄りに配置されていることを特徴とする電力変換装置。
前記複数の接続端子（211a,211b,212,213）は、前記レグ（24）の両端に接続された高電位側及び低電位側の接続端子（211a,211b）を含み、
前記プリント基板（10）の前記一方又は他方の面には、前記低電位側の接続端子（211b）と電気的に接続されたシャント抵抗（50）が、前記低電位側の接続端子（211b）の前記接続箇所（CP）の近傍に配設され、
前記サージ抑制回路（40）は、前記低電位側の接続端子（211b）の前記接続箇所（CP）よりも前記高電位側の接続端子（211a）の前記接続箇所（CP）寄りに配置されていることを特徴とする電力変換装置。
【請求項7】
請求項１に記載の電力変換装置において、
前記少なくとも１つのスイッチ素子（22）は、ワイドバンドギャップ半導体で構成されることを特徴とする電力変換装置。
前記少なくとも１つのスイッチ素子（22）は、ワイドバンドギャップ半導体で構成されることを特徴とする電力変換装置。
【請求項8】
請求項１に記載の電力変換装置において、
前記パワーモジュール（20）のパッケージ（210）には、少なくとも前記レグ（24）が、樹脂（R）により封止された状態で内蔵されていることを特徴とする電力変換装置。
前記パワーモジュール（20）のパッケージ（210）には、少なくとも前記レグ（24）が、樹脂（R）により封止された状態で内蔵されていることを特徴とする電力変換装置。