特開 2024-135294 電源回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024135294

(43)【公開日】2024-10-04

(54)【発明の名称】電源回路

(51)【国際特許分類】

   G05F 1/56 20060101AFI20240927BHJP

【ＦＩ】

G05F1/56 320A

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023045913

(22)【出願日】2023-03-22

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】テー チェンコン

【テーマコード（参考）】

5H430

【Ｆターム（参考）】

5H430BB01

5H430BB11

5H430EE06

5H430EE12

5H430LA06

(57)【要約】

【課題】スイッチ回路の入出力端間における逆流を防止する。
【解決手段】 実施形態の電源回路は、ソースが入力端子に接続され、ゲートに第１ノードから第１制御電圧が供給される第１トランジスタと、ドレインが前記第１トランジスタのドレインに接続され、ソースが出力端子に接続され、ゲートに第２制御電圧が供給される第２トランジスタと、前記入力端子に供給される電圧が第１入力端に与えられ、前記第１及び第２トランジスタのドレイン同士の接続点である第２ノードに現れる電圧が第２入力端に与えられ、前記第１入力端と第２入力端との電圧を比較し、比較結果に基づいて前記第１ノードに供給する前記第１制御電圧を制御するコンパレータと、前記コンパレータの前記第１入力端と前記第２入力端との間に接続されるダイオードと、を具備する。
【選択図】図１

【特許請求の範囲】

【請求項1】

ソースが入力端子に接続され、ゲートに第１ノードから第１制御電圧が供給される第１トランジスタと、
ドレインが前記第１トランジスタのドレインに接続され、ソースが出力端子に接続され、ゲートに第２制御電圧が供給される第２トランジスタと、
前記入力端子に供給される電圧が第１入力端に与えられ、前記第１及び第２トランジスタのドレイン同士の接続点である第２ノードに現れる電圧が第２入力端に与えられ、前記第１入力端と第２入力端との電圧を比較し、比較結果に基づいて前記第１ノードに供給する前記第１制御電圧を制御するコンパレータと、
前記コンパレータの前記第１入力端と前記第２入力端との間に接続されるダイオードと、
を具備する電源回路。

【請求項2】

前記第２ノードと前記コンパレータの前記第２入力端との間の導通、非導通を制御する第３トランジスタ、
を更に具備する請求項１に記載の電源回路。

【請求項3】

ソースが前記第１ノードに接続され、ゲートに前記入力端子に供給される電圧が供給される第４トランジスタと、
ドレインが前記第４トランジスタのドレインに接続され、ソースが基準電位点に接続され、ゲートに前記コンパレータの出力が供給される第５トランジスタと、
を更に具備する請求項２に記載の電源回路。

【請求項4】

前記入力端子と第１ノードとの間に接続される抵抗と、
ドレインが前記第３トランジスタのゲートに接続され、ソースが第１電流源を介して前記基準電位点に接続され、ゲートに電源電圧が供給される第６トランジスタと、
前記第２ノードと前記第３トランジスタのゲートとの間に接続される抵抗と、
前記入力端子と前記基準電位点との間に接続される静電気保護素子と、
を更に具備する請求項３に記載の電源回路。

【請求項5】

前記コンパレータは、
ソースが前記第１入力端に接続され、ドレインが第２電流源を介して前記基準電位点に接続される第７トランジスタと、
ソースが前記第２入力端に接続され、ゲートが前記第７トランジスタのゲートに接続され、ドレインが第３電流源を介して前記基準電位点に接続されと共に前記第７トランジスタのゲートにも接続される第８トランジスタと、
ドレインが前記電源電圧を供給する電源ライン及び前記第５トランジスタのゲートに接続され、ソースが前記基準電位点に接続され、ゲートが前記第７トランジスタのソースに接続される第９トランジスタと、
を更に具備する請求項４に記載の電源回路。

【請求項6】

前記コンパレータの前記第２入力端には、前記第２ノードに代えて前記出力端子に現れる電圧が与えられる、
請求項１に記載の電源回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、電源回路に関する。

【背景技術】

【0002】

電源回路は、電源とグランドを逆接続した場合に内部回路が破壊されることを防ぐため、電源線にスイッチ回路を挿入する。

【0003】

しかしながら、スイッチ回路のオン動作中に、スイッチ回路の出力端子の電圧が入力端子電圧よりも高くなると、逆流が生じる場合があるという問題があった。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許第６９９３２４３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

実施形態は、スイッチ回路の入出力端間における逆流を防止することができる電源回路を提供することを目的とする。

【課題を解決するための手段】

【0006】

実施形態の電源回路は、ソースが入力端子に接続され、ゲートに第１ノードから第１制御電圧が供給される第１トランジスタと、ドレインが前記第１トランジスタのドレインに接続され、ソースが出力端子に接続され、ゲートに第２制御電圧が供給される第２トランジスタと、前記入力端子に供給される電圧が第１入力端に与えられ、前記第１及び第２トランジスタのドレイン同士の接続点である第２ノードに現れる電圧が第２入力端に与えられ、前記第１入力端と第２入力端との電圧を比較し、比較結果に基づいて前記第１ノードに供給する前記第１制御電圧を制御するコンパレータと、前記コンパレータの前記第１入力端と前記第２入力端との間に接続されるダイオードと、を具備する。

【図面の簡単な説明】

【0007】

【図1】本発明の第１の実施形態に係る電源回路を示す回路図である。

【図2】逆流防止動作を説明するための説明図である。

【図3】負電圧に対する保護を説明するための説明図である。

【図4】本発明の第２の実施形態を示す回路図である。

【図5】第２の実施形態の動作を説明するための回路図である。

【図6】変形例を示す回路図である。

【発明を実施するための形態】

【0008】

以下、図面を参照して本発明の実施形態について詳細に説明する。

【0009】

（第１の実施の形態）
図１は本発明の第１の実施形態に係る電源回路を示す回路図である。本実施形態は、スイッチ回路の入出力端間の逆流を防止する保護回路を設ける。更に、本実施形態では、入力電圧が負電圧になった場合保護回路が破壊されることを防止することも可能である。

【0010】

図１に示すように、電源回路１は、外部から入力電圧ＶＩＮが供給される入力端子１１と、外部の図示しない負荷回路に出力電圧ＶＯＵＴを出力する出力端子１２との間に、スイッチ回路を構成するＮＭＯＳトランジスタＭ１，Ｍ２を有する。スイッチ回路は、トランジスタのボディダイオード（寄生ダイオード）によりトランジスタオフ時に電流が流れることを阻止するために、２つのトランジスタＭ１，Ｍ２により構成されている。

【0011】

更に、電源回路１は、ＰＭＯＳトランジスタＭ３，Ｍ５と、ＮＭＯＳトランジスタＭ４，Ｍ６と、抵抗Ｒ１，Ｒ２，Ｒ３と、ダイオードＤ１とコンパレータＣＭＰと、電流源Ｉ１と、ＥＳＤ（Electro-Static Discharge）素子Ｉ２とを含む。

【0012】

トランジスタＭ１は、ソースが入力端子１１に接続され、ドレインがトランジスタＭ２のドレインに接続される。トランジスタＭ２は、ソースが出力端子１２に接続され、ドレインがトランジスタＭ１のドレインに接続される。トランジスタＭ１，Ｍ２のゲートには、図示しないゲートコントローラからそれぞれ第１制御電圧である電圧ＶＧＡＴＥ１と第２制御電圧であるＶＧＡＴＥ２とが供給されるようになっている。

【0013】

ゲートコントローラは、電圧ＶＯＵＴの出力時に、スイッチ回路を導通させるための電圧をトランジスタＭ１，Ｍ２のゲートに印加することができる。また、ゲートコントローラは、電圧ＶＯＵＴの停止時に、スイッチ回路を非導通させるための電圧をトランジスタＭ１，Ｍ２のゲートに印加することができる。例えば、電圧ＶＩＮが８０Ｖであるものとすると、ゲートコントローラは、トランジスタＭ１，Ｍ２のゲートに電圧ＶＧＡＴＥ１，ＶＧＡＴＥ２として８５Ｖを印加することでスイッチ回路を導通させる。また、ゲートコントローラは、スイッチ回路を非導通とするために、トランジスタＭ１のゲートに８０Ｖの電圧ＶＧＡＴＥ１を印加し、トランジスタＭ２のゲートに０Ｖの電圧ＶＧＡＴＥ２を印加してもよい。

【0014】

トランジスタＭ１のゲート（以下、ノードＮ１という）と入力端子１１との間には、抵抗Ｒ１が接続される。

【0015】

ノードＮ１と基準電位点ＶＳＳとの間には、トランジスタＭ３，Ｍ４の電流経路が直列に接続される。トランジスタＭ３は、ソースがノードＮ１に接続され、ドレインはＭ４のドレインに接続され、ゲートには電圧ＶＩＮが供給される。また、トランジスタＭ４は、ソースが基準電位点ＶＳＳに接続され、ゲートにはコンパレータＣＭＰの出力が供給される。

【0016】

トランジスタＭ１，Ｍ２の共通ドレイン（以下、ノードＮ２という）は、トランジスタＭ５の電流経路を介してコンパレータＣＭＰの正極性入力端＋に接続される。トランジスタＭ５は、ソースがノードＮ２に接続され、ドレインがコンパレータＣＭＰの正極性入力端＋に接続され、ゲートは抵抗Ｒ３を介してノードＮ２に接続される。

【0017】

コンパレータＣＭＰの負極性入力端－は、抵抗Ｒ２を介して入力端子１１に接続される。コンパレータＣＭＰの正極性入力端＋にはダイオードＤ１のアノードが接続され、コンパレータＣＭＰの負極性入力端－にはダイオードＤ１のカソードが接続される。なお、コンパレータＣＭＰの正極性入力端＋と負極性入力端－との間には、ダイオードＤ１に代えて抵抗を接続してもよい。

【0018】

トランジスタＭ５のゲートは、トランジスタＭ６の電流経路及び電流源Ｉ１を介して基準電位点ＶＳＳに接続される。トランジスタＭ６は、ドレインがトランジスタＭ５のゲートに接続され、ソースが電流源Ｉ１に接続され、ゲートには電源電圧ＶＤＤが供給される。

【0019】

入力端子１１と基準電位点ＶＳＳとの間には静電気保護素子であるＥＳＤ素子Ｉ２が接続される。ＥＳＤ素子Ｉ２は、静電気による過渡過電圧から素子を保護する機能を有する。

【0020】

次に、このように構成された実施形態の動作について図２及び図３を参照して説明する。図２は逆流防止動作を説明するための説明図であり、図３は負電圧に対する保護を説明するための説明図である。図２及び図３は各部の電圧の例を示している。

【0021】

（逆流防止）
先ず、図２を参照して、逆流防止の動作について説明する。いま、電圧ＶＩＮが８０Ｖで、ゲートコントローラによって、電圧ＶＧＡＴＥ１，電圧ＶＧＡＴＥ２が８５Ｖに設定されているものとする。この場合には、トランジスタＭ１，Ｍ２はオンであり、通常動作時には、入力端子１１に供給された８０Ｖの電圧ＶＩＮがトランジスタＭ１，Ｍ２によるスイッチ回路を介して出力端子１２から負荷に供給される。

【0022】

ここで、出力端子１２の電圧が８１Ｖに上昇するものとする。そうすると、トランジスタＭ１，Ｍ２のチャネルは導通しているので、図２の矢印に示すように、出力端子１２から入力端子１１に逆流が生じようとする。これにより、ノードＮ２の電圧（以下、電圧ＭＩＤという）も８１Ｖに上昇する。また、入力端子１１に正電圧が供給される通常動作時には、トランジスタＭ６のゲートに電圧ＶＤＤ（例えば、５Ｖ）が印加される。従って、トランジスタＭ６はオンであり、ノードＮ２から抵抗Ｒ３を介して基準電位点ＶＳＳに電流が流れる。この電流は、電流源Ｉ１による定電流（例えば１μＡ）となる。なお、トランジスタＭ６は、ソースが電圧ＶＤＤ（５Ｖ）よりも低くなるので、電流源Ｉ１を構成するトランジスタの耐圧違反を防止する機能を有する。

【0023】

抵抗Ｒ３に電流が流れることで、トランジスタＭ５は、ゲート電圧がソース電圧よりも低くなりオンとなる。これにより、電圧ＭＩＤがトランジスタＭ５を経由してコンパレータＣＭＰの正極性入力端に印加される。一方、コンパレータＣＭＰの負極性入力端－には、入力端子１１から抵抗Ｒ２を介して電圧ＶＩＮが印加される。

【0024】

電圧ＶＩＮは８０Ｖであり、電圧ＭＩＤは８１Ｖであるので、コンパレータＣＭＰの出力はハイレベル（以下、Ｈレベルという）となる。コンパレータＣＭＰのＨレベル出力は、トランジスタＭ４のゲートに供給されて、トランジスタＭ４はオンとなる。トランジスタＭ３は、ゲートに電圧ＶＩＮが印加されており、ノードＮ１が８５Ｖの状態ではオンである。従って、トランジスタＭ４がオンとなることによって、矢印に示すように、トランジスタＭ３，Ｍ４の電流経路を経由して基準電位点ＶＳＳに電流が流れて、ノードＮ１の電圧を低下させる。

【0025】

ノードＮ１の電圧がおおよそ８０Ｖまで低下すると、トランジスタＭ３がオフとなり、ノードＮ１の電圧を略８０Ｖに維持する。即ち、電圧ＶＧＡＴＥ１が８０Ｖとなって、トランジスタＭ１はオフする。トランジスタＭ１がオンからオフに切換ることで、出力端子１２から入力端子１１への逆流が阻止される。トランジスタＭ３を設けることで、ノードＮ１の電圧が低くなり過ぎることがなく、トランジスタＭ１のゲートに過大な電圧が印加されてトランジスタＭ１が破壊されることを防止することができる。

【0026】

このように本実施形態においては、破線にて囲った逆流防止保護回路によって、出力端子１２から入力端子１１に逆流が生じることを防止することができる。

【0027】

しかしながら、何らかの理由により、入力端子１１に負電圧が印加されてしまうことがある。この場合には、コンパレータＣＭＰの正極性入力端＋に印加される電圧ＭＩＤと負極性入力端－に印加される電圧ＶＩＮとの差が大きくなり、コンパレータＣＭＰが破壊される虞がある。そこで、本実施形態においては、逆流防止保護回路を構成するコンパレータＣＭＰの破壊を防止する機能を備える。

【0028】

（コンパレータ保護回路）
図３を参照して、コンパレータ保護の動作について説明する。

【0029】

いま、電圧ＶＩＮが０Ｖで、電圧ＶＯＵＴ及び電圧ＭＩＤが０Ｖであるものとする。この状態から入力端子１１の電圧ＶＩＮが負電圧、例えば電圧ＶＩＮが－６０Ｖになるものとする。そうすると、入力端子１１と出力端子１２との間に突入電流が流れようとする。仮に突入電流が流れてしまうと、トランジスタＭ１，Ｍ２が破壊される虞がある。本実施形態においては、入力端子１１とノードＮ１との間に抵抗Ｒ１が設けられている。電圧ＶＩＮが－６０Ｖになると、抵抗Ｒ１を介してトランジスタＭ１のゲートから電流が流れ、電圧ＶＧＡＴＥ１も略－６０Ｖに低下する。これにより、トランジスタＭ１はオフとなり、電圧ＶＯＵＴ及び電圧ＭＩＤは、略０Ｖを維持する。こうして、入力端子１１と出力端子１２との間の突入電流を防止し、トランジスタＭ１，Ｍ２が破壊されることを阻止することができる。

【0030】

上述した逆流防止の説明では、コンパレータＣＭＰの正極性入力端＋と負極性入力端－には、それぞれノードＮ２の電圧と入力端子１１の電圧とが印加された。入力端子１１が負電圧の場合には、トランジスタＭ１がオフなのでノードＮ２及び出力端子１２は略０Ｖであり、コンパレータＣＭＰには、０Ｖの電圧ＭＩＤと、－６０Ｖの電圧ＶＩＮとが供給される。このように比較的大きい電圧差の入力がコンパレータＣＭＰに供給されると、コンパレータＣＭＰが破壊される虞がある。そこで、本実施形態においては、破線で囲った負電圧保護回路を備える。

【0031】

入力端子１１と基準電位点ＶＳＳとの間にはＥＳＤ素子Ｉ２が設けられており、電圧ＶＩＮが０Ｖから－６０Ｖに変化すると、ＥＳＤ素子Ｉ２によって基準電位点ＶＳＳも０Ｖから－６０Ｖに変化する。そうすると、トランジスタＭ６のゲート電圧は、基準電位点ＶＳＳの影響により０Ｖから－６０Ｖに低下して、トランジスタＭ６はオフする。この結果、抵抗Ｒ３には電流が流れない。トランジスタＭ５は、ゲート電圧及びソース電圧が等しく略０Ｖとなって、オフする。

【0032】

これにより、コンパレータＣＭＰの正極性入力端＋とノードＮ２との間の電流経路が非導通となる。コンパレータＣＭＰの正極性入力端＋と負極性入力端－との間はダイオードＤ１によって接続されており、コンパレータＣＭＰの正極性入力端＋は、負極性入力端－の電圧（－６０Ｖ）に一致するように変化する。従って、コンパレータＣＭＰに過大な入力が印加されることが防止されてコンパレータＣＭＰが破壊されることが防止される。
このように本実施形態においては、入力端子１１に負電圧が供給される異常時において、ノードＮ２とコンパレータＣＭＰの正極性入力端＋との間の導通をトランジスタＭ５により遮断し、ダイオードＤ１によってコンパレータＣＭＰの正極性入力端＋と負極性入力端－の電圧を一致させることで、コンパレータＣＭＰが破壊されることを防止することが可能である。

【0033】

（第２の実施形態）
図４は本発明の第２の実施形態を示す回路図である。図４において図１と同一の構成要素には同一符号を付して説明を省略する。本実施形態はコンパレータＣＭＰの具体的な構成例を示すものである。

【0034】

図４において、コンパレータＣＭＰは、ＰＭＯＳトランジスタＭ１１，Ｍ１２、ＮＭＯＳトランジスタＭ１３～Ｍ１５及び電流源Ｉ３～Ｉ５により構成される。なお、トランジスタＭ１５は薄膜トランジスタである。抵抗Ｒ２とダイオードＤ１のカソードとの接続点（以下、ノードＮ３という）は、トランジスタＭ１１の電流経路、トランジスタＭ１３の電流経路及び電流源Ｉ３を介して基準電位点ＶＳＳに接続される。トランジスタＭ１１は、ソースがノードＮ３に接続され、ドレインがトランジスタＭ１３のドレインに接続され、ゲートはトランジスタＭ１２のゲートに接続される。トランジスタＭ１３は、ソースが電流源Ｉ３に接続され、ゲートには電圧ＶＤＤが供給される。

【0035】

トランジスタＭ５のドレインとダイオードＤ１のアノードとの接続点（以下、ノードＮ４という）は、トランジスタＭ１２の電流経路、トランジスタＭ１４の電流経路及び電流源Ｉ４を介して基準電位点ＶＳＳに接続される。トランジスタＭ１２は、ソースがノードＮ４に接続され、ゲートがトランジスタＭ１１のゲートに接続され、ドレインがトランジスタＭ１４のドレイン及びトランジスタＭ１１のゲートに接続される。トランジスタＭ１４は、ソースが基準電位点ＶＳＳに接続され、ゲートには電圧ＶＤＤが供給される。

【0036】

電圧ＶＤＤを供給する電源ラインと基準電位点ＶＳＳとの間には、電流源Ｉ５及びトランジスタＭ１５の電流経路が接続される。トランジスタＭ１５は、ドレインが電流源Ｉ５及びトランジスタＭ４のゲートに接続され、ソースが基準電位点ＶＳＳに接続され、ゲートがトランジスタＭ１３のソースに接続される。

【0037】

なお、トランジスタＭ１３は、トランジスタＭ６と同様の耐圧違反防止機能、即ち、電流源Ｉ３を構成するトランジスタの耐圧違反を防止する機能を有する。また、同様に、トランジスタＭ１４は、電流源Ｉ４を構成するトランジスタの耐圧違反を防止する機能を有する。

【0038】

次に、このように構成された実施形態の動作について図５を参照して説明する。図５は入力端子１１が８０Ｖで出力端子１２が８１Ｖとなって逆流が発生しようする場合の各部の電圧の例を示している。

【0039】

まず、正常動作時、即ち、入力端子１１が８０Ｖで出力端子１２から８０Ｖが負荷に供給される場合のコンパレータＣＭＰの動作について説明する。トランジスタＭ１，Ｍ２は、ゲートにゲートコントローラから８５Ｖが印加されて、オンである。この場合には、上述したように、ノードＮ２は、８０Ｖである。トランジスタＭ５はオンであり、ノードＮ４は８０Ｖとなる。厳密には、ノードＮ４の電圧は８０Ｖよりも若干低い電圧となる。一方、ノードＮ３の電圧は８０Ｖである。

【0040】

トランジスタＭ１１，Ｍ１２のゲートは共通であり、トランジスタＭ１１のゲート・ソース間電圧の方が、トランジスタＭ１２のゲート・ソース間電圧よりも大きい。従って、トランジスタＭ１３の電流経路に流れる電流の方がトランジスタＭ１４の電流経路に流れる電流よりも大きい。電流源Ｉ３，Ｉ４の電流が同一であるものとすると、トランジスタＭ１３のソースから流れる電流の一部がトランジスタＭ１５のゲートに流れて、Ｍ１５はオンである。トランジスタＭ４はオフであり、トランジスタＭ１のゲートには、ゲートコントローラから８５Ｖの電圧ＶＧＡＴＥ１が印加されてトランジスタＭ１はオンを維持する。

【0041】

次に、出力端子１２が８１Ｖになり、逆流が生じようとするものとする。トランジスタＭ１がオンであり、ノードＮ２は８０Ｖから８１Ｖに変化する。トランジスタＭ５はオンであり、ノードＮ４も８１Ｖとなる。一方、ノードＮ３の電圧は８０Ｖである。従って、例えば、トランジスタＭ１１，Ｍ１２の共通ゲートの電圧が７９Ｖであるものとすると、トランジスタＭ１１のゲート・ソース間電圧は１Ｖとなり、トランジスタＭ１２のゲート・ソース間電圧は２Ｖとなる。即ち、トランジスタＭ１１のゲート・ソース間電圧の方が、トランジスタＭ１２のゲート・ソース間電圧よりも小さくなり、トランジスタＭ１４の電流経路に流れる電流の方がトランジスタＭ１３の電流経路に流れる電流よりも大きくなる。

【0042】

例えば、電流源Ｉ３，Ｉ４のいずれも電流が１０μＡであるものとすると、トランジスタＭ１４の電流経路に流れる電流は１０μＡで、トランジスタＭ１３の電流経路に流れる電流は１０μＡよりも小さい電流（例えば５μＡ）となる。この結果、トランジスタＭ１５のゲートから基準電位点ＶＳＳに電流が流れて、トランジスタＭ１５はオフする。これにより、トランジスタＭ４のゲートはＨレベルとなり、トランジスタＭ４がオンとなる。これにより、上述したように、ノードＮ１は８０Ｖに低下し、トランジスタＭ１はオフする。こうして、逆流が阻止される。

【0043】

このように本実施形態においては、第１の実施形態と同様の効果を得ることができる。

【0044】

（変形例）
図６は変形例を示す回路図である。図６において図１と同一の構成要素には同一符号を付して説明を省略する。

【0045】

本変形例は、トランジスタＭ５のソースを出力端子１２に接続し、ＭＩＤ電圧に代えて電圧ＶＯＵＴをトランジスタＭ５のソースに供給する点が図１と異なる。電圧ＶＯＵＴと電圧ＭＩＤとは、略同じ電圧であり、本変形例の動作は図１と同様となる。なお、電圧ＶＯＵＴが電圧ＶＩＮよりも上昇する場合には、電圧ＶＯＵＴの電圧変化の方がＭＩＤ電圧の電圧変化よりも若干早いので、本変形例の方が図１の例よりも若干早くトランジスタＭ１をオフにできることが考えられる。

【0046】

このように本変形例においても、第１の実施形態と同様の効果が得られると共に、逆流防止をより高速に行うことができる。

【0047】

本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

【符号の説明】

【0048】

１…電源回路、１１…入力端子、１２…出力端子、ＣＭＰ…コンパレータ、Ｄ１…ダイオード、Ｉ１～Ｉ５…電流源、Ｉ２…ＥＳＤ素子、Ｍ１～Ｍ６，Ｍ１１～Ｍ１５…トランジスタ、Ｎ１～Ｎ４…ノード、Ｒ１～Ｒ３…抵抗。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】