特開 2024-135339 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024135339

(43)【公開日】2024-10-04

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   G09G 3/36 20060101AFI20240927BHJP

   G09G 3/20 20060101ALI20240927BHJP

   G02F 1/133 20060101ALI20240927BHJP

【ＦＩ】

G09G3/36

G09G3/20 612E

G09G3/20 641C

G09G3/20 642P

G09G3/20 611A

G09G3/20 621F

G09G3/20 611H

G09G3/20 670M

G02F1/133 550

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023045968

(22)【出願日】2023-03-22

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】富田 敬

【テーマコード（参考）】

2H193

5C006

5C080

【Ｆターム（参考）】

2H193ZA02

2H193ZF01

2H193ZF31

5C006AA16

5C006AF51

5C006AF52

5C006AF54

5C006AF64

5C006AF69

5C006AF72

5C006AF75

5C006BB16

5C006BC03

5C006BC11

5C006BF14

5C006BF24

5C006BF25

5C006BF38

5C006BF43

5C006BF46

5C006FA12

5C006FA19

5C006FA20

5C006FA26

5C006FA47

5C006GA03

5C080AA10

5C080BB05

5C080DD04

5C080DD07

5C080DD08

5C080DD20

5C080DD26

5C080EE29

5C080FF03

5C080FF11

5C080JJ02

5C080JJ03

(57)【要約】

【課題】高速動作し難い動作条件でも動作可能であり、かつ、標準的な動作条件においては消費電流を抑えた半導体装置を提供する。
【解決手段】基準電圧を生成する基準電圧生成部と、第１の電流供給部及び第２の電流供給部を有し、アナログ回路にバイアス電流を供給するバイアス電流供給部と、自装置に供給された電源電圧と設定された第１の閾値電圧とを基準電圧に基づいて比較し、電源電圧が第１の閾値電圧よりも高い場合に、第１の電流供給部から供給された電流のみをバイアス電流として出力し、電源電圧が第１の閾値電圧よりも低い場合に、第１の電流供給部から供給された電流及び第２の電流供給部から供給された電流を合わせてバイアス電流として出力するように、バイアス電流供給部を制御する制御部と、を備える。
【選択図】図３

【特許請求の範囲】

【請求項1】

基準電圧を生成する基準電圧生成部と、
第１の電流供給部及び第２の電流供給部を有し、アナログ回路にバイアス電流を供給するバイアス電流供給部と、
自装置に供給された電源電圧と設定された第１の閾値電圧とを前記基準電圧に基づいて比較し、前記電源電圧が前記第１の閾値電圧よりも高い場合に、前記第１の電流供給部から供給された電流のみをバイアス電流として出力し、前記電源電圧が前記第１の閾値電圧よりも低い場合に、前記第１の電流供給部から供給された電流及び前記第２の電流供給部から供給された電流を合わせてバイアス電流として出力するように、バイアス電流供給部を制御する制御部と、
を備える半導体装置。

【請求項2】

前記基準電圧を用いて基準電流を生成し、カレントミラー回路を用いて前記基準電流と同じ電流を前記第１の電流供給部及び前記第２の電流供給部の各々に供給する電流生成部を備える
請求項１に記載の半導体装置。

【請求項3】

前記バイアス電流供給部は、さらに第３の電流供給部を備え、
前記制御部は、
自装置が備えるトランジスタのゲート閾値電圧と設定された第２の閾値電圧とを前記基準電圧に基づいて比較し、前記ゲート閾値電圧が前記第２の閾値電圧よりも低い場合に、前記第１の電流供給部から供給された電流のみをバイアス電流として出力し、前記ゲート閾値電圧が前記第２の閾値電圧よりも高い場合に、前記第１の電流供給部から供給された電流及び前記第３の電流供給部から供給された電流を合わせてバイアス電流として出力するように、バイアス電流供給部を制御する
請求項１に記載の半導体装置。

【請求項4】

前記基準電圧を用いて基準電流を生成し、カレントミラー回路を用いて前記基準電流と同じ電流を前記第１の電流供給部、前記第２の電流供給部、及び、前記第３の電流供給部の各々に供給する電流生成部を備える
請求項３に記載の半導体装置。

【請求項5】

基準電圧を生成する基準電圧生成部と、
第１の電流供給部及び第３の電流供給部を有し、アナログ回路にバイアス電流を供給するバイアス電流供給部と、
自装置が備えるトランジスタのゲート閾値電圧と設定された第２の閾値電圧とを前記基準電圧に基づいて比較し、前記ゲート閾値電圧が前記第２の閾値電圧よりも低い場合に、前記第１の電流供給部から供給された電流のみをバイアス電流として出力し、前記ゲート閾値電圧が前記第２の閾値電圧よりも高い場合に、前記第１の電流供給部から供給された電流及び前記第３の電流供給部から供給された電流を合わせてバイアス電流として出力するように、バイアス電流供給部を制御する制御部と、
を備える半導体装置。

【請求項6】

前記基準電圧を用いて基準電流を生成し、カレントミラー回路を用いて前記基準電流と同じ電流を前記第１の電流供給部及び前記第３の電流供給部の各々に供給する電流生成部を備える
請求項５に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

特許文献１には、液晶表示装置を駆動するための表示駆動装置が記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００９－１４５４９２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

近年、液晶表示装置等の表示装置の高解像度化が進み、それに伴って、表示装置を駆動するための表示駆動装置において処理される映像データ量が増加している。そのため、表示駆動装置を構成する半導体装置における消費電流が増大しており、半導体装置における消費電流の削減が要求されている。

【0005】

半導体装置の回路設計では、半導体装置の推奨動作条件範囲と半導体装置の製造のばらつきによる特性変化範囲とを組み合わせた動作条件において、全ての組み合わせの動作条件で回路が動作できるようにする必要がある。

【0006】

半導体装置の動作条件の中には、標準的な動作条件と、高速動作し易い動作条件と、高速動作し難い動作条件がある。半導体装置の回路設計では、高速動作し難い動作条件でも回路を動作させるために余裕を持って電流を供給するように半導体装置を設計しなければならないため、標準的な動作条件では余裕が大き過ぎて消費電流が過剰になってしまうという問題が生じる。

【0007】

本発明は、上記の事情を踏まえ、高速動作し難い動作条件でも動作可能であり、かつ、標準的な動作条件においては消費電流を抑えた半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明の第１の半導体装置は、基準電圧を生成する基準電圧生成部と、第１の電流供給部及び第２の電流供給部を有し、アナログ回路にバイアス電流を供給するバイアス電流供給部と、自装置に供給された電源電圧と設定された第１の閾値電圧とを前記基準電圧に基づいて比較し、前記電源電圧が前記第１の閾値電圧よりも高い場合に、前記第１の電流供給部から供給された電流のみをバイアス電流として出力し、前記電源電圧が前記第１の閾値電圧よりも低い場合に、前記第１の電流供給部から供給された電流及び前記第２の電流供給部から供給された電流を合わせてバイアス電流として出力するように、バイアス電流供給部を制御する制御部と、を備える。

【0009】

本発明の第２の半導体装置は、基準電圧を生成する基準電圧生成部と、第１の電流供給部及び第３の電流供給部を有し、アナログ回路にバイアス電流を供給するバイアス電流供給部と、自装置が備えるトランジスタのゲート閾値電圧と設定された第２の閾値電圧とを前記基準電圧に基づいて比較し、前記ゲート閾値電圧が前記第２の閾値電圧よりも低い場合に、前記第１の電流供給部から供給された電流のみをバイアス電流として出力し、前記ゲート閾値電圧が前記第２の閾値電圧よりも高い場合に、前記第１の電流供給部から供給された電流及び前記第３の電流供給部から供給された電流を合わせてバイアス電流として出力するように、バイアス電流供給部を制御する制御部と、を備える。

【発明の効果】

【0010】

本発明の表示駆動装置によれば、高速動作し難い動作条件でも動作可能であり、かつ、標準的な動作条件においては消費電流を抑えた半導体装置を提供することができる。

【図面の簡単な説明】

【0011】

【図1】本発明の第１の実施形態のソースドライバを備えた液晶表示装置の全体構成を示す概略構成図である。

【図2】本発明の第１の実施形態のソースドライバの一部分の概略構成を示すブロック図である。

【図3】本発明の第１の実施形態のバイアス回路の概略構成図である。

【図4】本発明の第１の実施形態の電源電圧検出回路の概略構成図である。

【図5】本発明の第２の実施形態のバイアス回路の概略構成図である。

【図6】本発明の第２の実施形態の電源電圧検出回路の概略構成図である。

【図7】本発明の第３の実施形態のバイアス回路の概略構成図である。

【発明を実施するための形態】

【0012】

［第１の実施形態］
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の第１の実施形態のソースドライバ２０を備えた液晶表示装置の全体構成を示す概略構成図である。

【0013】

図１に示すように、本実施形態に係る液晶表示装置は、液晶表示パネル１００と、ゲートドライバ１０と、ソースドライバ２０と、システムコントローラ３０と、を備える。

【0014】

液晶表示パネル１００は、マトリクス状に配置された液晶画素９０と、マトリクスの行方向に延伸する複数の走査ラインと、マトリクスの列方向に延伸する複数の信号ラインと、を備える。

【0015】

ゲートドライバ１０は、後述のシステムコントローラ３０から供給される垂直制御信号に基づいて、各走査ラインに走査信号を順次印加して選択状態とする。

【0016】

ソースドライバ２０は、後述のシステムコントローラ３０から供給される水平制御信号に基づいて、システムコントローラ３０から与えられる表示データに対応する表示信号電圧を、ゲートドライバ１０により選択状態とされた各液晶画素９０に対して、信号ラインを介して供給する。

【0017】

システムコントローラ３０は、システムクロックｐｃｌｋ（図３、６参照）に基づいて垂直制御信号及び水平制御信号を生成し、ゲートドライバ１０及びソースドライバ２０に各々供給することにより、所定のタイミングで液晶画素９０に表示信号電圧を印加して、液晶表示パネル１００に所望の画像情報を表示させる制御を行う。

【0018】

すなわち、システムコントローラ３０は、外部から供給される表示データに基づいて、液晶表示パネル１００に所望の画像情報を表示させるための種々の制御信号を生成して、ゲートドライバ１０及びソースドライバ２０に出力する。

【0019】

図２は、ソースドライバ２０の一部分の概略構成を示すブロック図である。図２に示すように、ソースドライバ２０は、バイアス回路２１と、アナログ回路２２と、を備える。バイアス回路２１は、アナログ回路２２の動作の必要なバイアス電流を供給する回路である。ソースドライバ２０は、ＩＣ（Integrated Circuit）又はＬＳＩ（Large Scale Integration）等の半導体集積回路により構成されており、本開示の技術における半導体装置の一例である。

【0020】

図３は、バイアス回路２１の概略構成図である。図４は、電源電圧検出回路５３の概略構成図である。

【0021】

図３に示すように、バイアス回路２１は、アンプ５０と、抵抗５１と、ＢＧＲ（Bandgap Reference）５２と、電源電圧検出回路５３と、バイアス電流出力部５５と、第１の電流供給部５６と、ＰＭＯＳ（P-Channel Metal-Oxide Semiconductor）トランジスタ５７と、第２の電流供給部５８と、ＰＭＯＳトランジスタ５９と、ＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）６０と、を備える。第１の電流供給部５６及び第２の電流供給部５８により、アナログ回路２２にバイアス電流を供給するバイアス電流供給部が構成される。

【0022】

アンプ５０は、ＢＧＲ５２から入力された基準電圧に基づいて、基準電流を出力する。また、アンプ５０は、不図示のカレントミラー回路により、基準電流と同じ電流を第１の電流供給部５６及び第２の電流供給部５８に供給する。アンプ５０は、本開示の技術における電流生成部の一例である。また、アンプ５０は、カレントミラー信号端子を備え、後述のＰＭＯＳトランジスタ５７、５９を制御するための制御信号を出力する。

【0023】

ＢＧＲ５２は、温度又はプロセスに依存しない絶対的な基準電圧を生成する回路である。ＢＧＲ５２は、本開示の技術における基準電圧生成部の一例である。

【0024】

電源電圧検出回路５３は、ソースドライバ２０に供給された電源電圧と設定された第１の閾値電圧とを基準電圧に基づいて比較し、電源電圧が第１の閾値電圧よりも高い場合に、第１の電流供給部５６から供給された電流のみをバイアス電流として出力し、電源電圧が第１の閾値電圧よりも低い場合に、第１の電流供給部５６から供給された電流及び第２の電流供給部５８から供給された電流を合わせてバイアス電流として出力するように、バイアス電流供給部を制御する回路である。電源電圧検出回路５３は、本開示の技術における制御部の一例である。詳細には、図４に示すように、電源電圧検出回路５３は、コンパレータ７０と、２つの抵抗７１、７２を備える。

【0025】

ソースドライバ２０に供給された電源電圧と設定された第１の閾値電圧とを基準電圧に基づいて比較する方法については、特に限定されるものではなく、種々の態様としてもよい。

【0026】

本実施形態においては、一例として、第１の閾値電圧は、１．７Ｖとする。また、ＢＧＲ５２は、基準電圧として１．２５Ｖの電圧を出力する。また、電源電圧は２．０Ｖから１．６Ｖの範囲で変動が想定されるものとする。また、電源電圧を用いて生成される評価用電圧は、電源電圧が１．７Ｖの際に２つの抵抗７１、７２の接続点において１．２５Ｖとなるように抵抗値が設定された２つの抵抗７１、７２を用いて、電源電圧を分圧した電圧とする。

【0027】

コンパレータ７０は、基準電圧と評価用電圧とを比較し、基準電圧の方が高い場合は検出信号として「１（電源電圧）」を出力し、電源電圧を用いて生成された評価用電圧の方が高い場合は検出信号として「０（グランド電位）」を出力する。

【0028】

従って、電源電圧が第１の閾値電圧である１．７Ｖよりも高い場合は、電源電圧検出回路５３から「０」が出力され、電源電圧が第１の閾値電圧である１．７Ｖよりも低い場合は、電源電圧検出回路５３から「１」が出力される。

【0029】

ＰＭＯＳトランジスタ５７のソースには第１の電流供給部５６が接続され、ドレインにはバイアス電流出力部５５が接続され、ゲートにはアンプ５０のカレントミラー信号端子が接続されている。ＰＭＯＳトランジスタ５７は、カレントミラー信号端子から入力される信号に基づいて、ソースとドレインと間の導通をオン／オフするスイッチとして機能する。

【0030】

ＰＭＯＳトランジスタ５９のソースには第２の電流供給部５８が接続され、ドレインにはバイアス電流出力部５５が接続され、ゲートにはＣＭＯＳ６０を介してアンプ５０のカレントミラー信号端子が接続されている。ＰＭＯＳトランジスタ５９は、ＣＭＯＳ６０を介してカレントミラー信号端子から入力される信号に基づいて、ソースとドレインとの間の導通をオン／オフするスイッチとして機能する。

【0031】

ＣＭＯＳ６０は、電源電圧検出回路５３から出力された信号に基づいて、アンプ５０のカレントミラー信号端子とＰＭＯＳトランジスタ５９のゲートとの間の導通をオン／オフするスイッチとして機能する。ＣＭＯＳ６０がオフ状態の場合、ＰＭＯＳトランジスタ５９は、カレントミラー信号端子から入力される信号の状態に関わらずオフ状態となる。

【0032】

次に、バイアス回路２１の動作について説明する。

【0033】

電源電圧検出回路５３は、上述の通り、電源電圧が１．７Ｖよりも高い場合は「０」を出力し、電源電圧が１．７Ｖよりも低い場合は「１」を出力する。電源電圧検出回路５３に含まれるコンパレータ７０自体は低速動作なので、消費電流は小さい。

【0034】

バイアス電流出力部５５からバイアス電流を出力する場合、アンプ５０のカレントミラー信号端子から、ＰＭＯＳトランジスタ５７、５９をオン状態とする制御信号が出力される。

【0035】

この状態で、電源電圧検出回路５３から出力された信号が「０」の場合、すなわち、電源電圧が１．７Ｖよりも高い場合は、ＣＭＯＳ６０がオフ状態とされ、これによりＰＭＯＳトランジスタ５９がオフ状態とされる。その結果、バイアス電流出力部５５には、第１の電流供給部５６からの電流のみが供給される。

【0036】

なお、第１の電流供給部５６からの電流は、標準的な動作条件においてアナログ回路２２が高速動作をするのに足りるバイアス電流である。

【0037】

また、電源電圧検出回路５３から出力された信号が「１」の場合、すなわち、電源電圧が１．７Ｖよりも低い場合は、ＣＭＯＳ６０がオン状態とされ、これによりＰＭＯＳトランジスタ５９がオン状態とされる。その結果、バイアス電流出力部５５には、第１の電流供給部５６からの電流と第２の電流供給部５８からの電流とを合わせた電流が供給される。

【0038】

なお、第１の電流供給部５６からの電流と第２の電流供給部５８からの電流とを合わせた電流は、電源電圧が低い動作条件においてアナログ回路２２が高速動作をするのに足りるバイアス電流である。

【0039】

上記で説明の通り、本実施形態のソースドライバ２０においては、電源電圧が低い場合には、バイアス電流を大きくして高速動作を可能にし、電源電圧が低くない場合には、バイアス電流を抑えて消費電流を小さくできる。なお、バイアス回路２１内において、複数の系統のバイアス電流出力部５５を設けてもよい。

【0040】

［第２の実施形態］
次に、第２の実施形態のソースドライバ２０について説明する。本実施形態のソースドライバ２０は、バイアス回路２１Ａの構成が、第１の実施形態のバイアス回路２１と比較して異なる。本実施形態のバイアス回路２１Ａにおいて、第１の実施形態のバイアス回路２１と同じ構成要素には同じ参照番号を付し、特に必要が無い限り説明は省略する。

【0041】

図５は、バイアス回路２１Ａの概略構成図である。図６は、電源電圧検出回路の概略構成図である。

【0042】

図５に示すように、バイアス回路２１は、アンプ５０と、抵抗５１と、ＢＧＲ５２と、ゲート閾値電圧検出回路５４と、バイアス電流出力部５５と、第１の電流供給部５６と、ＰＭＯＳトランジスタ５７と、第３の電流供給部６１と、ＰＭＯＳトランジスタ６２と、ＣＭＯＳ６３と、を備える。第１の電流供給部５６及び第３の電流供給部６１により、アナログ回路２２にバイアス電流を供給するバイアス電流供給部が構成される。

【0043】

アンプ５０は、ＢＧＲ５２から入力された基準電圧に基づいて、基準電流を出力する。また、アンプ５０は、不図示のカレントミラー回路により、基準電流と同じ電流を第１の電流供給部５６及び第３の電流供給部６１に供給する。また、アンプ５０は、カレントミラー信号端子を備え、後述のＰＭＯＳトランジスタ５７、６２を制御するための制御信号を出力する。

【0044】

ゲート閾値電圧検出回路５４は、ソースドライバ２０が備えるトランジスタ８４（図６参照）のゲート閾値電圧と設定された第２の閾値電圧とを基準電圧に基づいて比較し、ゲート閾値電圧が第２の閾値電圧よりも低い場合に、第１の電流供給部５６から供給された電流のみをバイアス電流として出力し、ゲート閾値電圧が第２の閾値電圧よりも高い場合に、第１の電流供給部５６から供給された電流及び第３の電流供給部６１から供給された電流を合わせてバイアス電流として出力するように、バイアス電流供給部を制御する回路である。ゲート閾値電圧検出回路５４は、本開示の技術にける制御部の一例である。詳細には、図６に示すように、ゲート閾値電圧検出回路５４は、コンパレータ８０と、３つの抵抗８１、８２、８３と、ＮＭＯＳ（N-Channel Metal-Oxide Semiconductor）トランジスタ８４と、を備える。

【0045】

ソースドライバ２０は複数のトランジスタを備えるが、ソースドライバ２０が備えるトランジスタの特性は、ソースドライバ２０の製造時の条件で全体的に一律に決定される。そのため、ゲート閾値電圧検出回路５４において比較対象となる専用のトランジスタ８４の特性は、ソースドライバ２０が備える他のトランジスタの特性と略同等であると見做す。

【0046】

ソースドライバ２０が備えるトランジスタ８４のゲート閾値電圧と設定された第２の閾値電圧とを基準電圧に基づいて比較する方法については、特に限定されるものではなく、種々の態様としてもよい。

【0047】

本実施形態においては、一例として、第２の閾値電圧は、０．５５Ｖとする。また、ＢＧＲ５２は、基準電圧として１．２５Ｖの電圧を出力する。また、第２の閾値電圧は、基準電圧を印加した際に２つの抵抗８１、８２の接続点において０．５５Ｖとなるように抵抗値が設定された２つの抵抗８１、８２を用いて、基準電圧を分圧することにより生成される。また、ＮＭＯＳトランジスタ８４のゲート閾値電圧は０．６Ｖから０．４Ｖの範囲で変動が想定されるものとする。

【0048】

ＮＭＯＳトランジスタ８４のドレインとゲートは接続されており、抵抗８３の抵抗値が十分に高い（例えば、数百ｋ～数Ｍ［Ω］）場合、抵抗８３とＮＭＯＳトランジスタ８４のドレイン及びゲートとの接続点において、ゲート閾値電圧を検出することができる。

【0049】

コンパレータ８０は、第２の閾値電圧とゲート閾値電圧とを比較し、ゲート閾値電圧の方が高い場合は検出信号として「１（電源電圧）」を出力し、第２の閾値電圧の方が高い場合は検出信号として「０（グランド電位）」を出力する。

【0050】

従って、ゲート閾値電圧が０．５５Ｖよりも低い場合は、ゲート閾値電圧検出回路５４から「０」が出力され、ゲート閾値電圧が０．５５Ｖよりも高い場合は、ゲート閾値電圧検出回路５４から「１」が出力される。

【0051】

ＰＭＯＳトランジスタ６２のソースには第３の電流供給部６１が接続され、ドレインにはバイアス電流出力部５５が接続され、ゲートにはＣＭＯＳ６３を介してアンプ５０のカレントミラー信号端子が接続されている。ＰＭＯＳトランジスタ６２は、ＣＭＯＳ６３を介してカレントミラー信号端子から入力される信号に基づいて、ソースとドレインとの間の導通をオン／オフするスイッチとして機能する。

【0052】

ＣＭＯＳ６３は、ゲート閾値電圧検出回路５４から出力された信号に基づいて、アンプ５０のカレントミラー信号端子とＰＭＯＳトランジスタ６２のゲートとの間の導通をオン／オフするスイッチとして機能する。ＣＭＯＳ６３がオフ状態の場合、ＰＭＯＳトランジスタ６２は、カレントミラー信号端子から入力される信号の状態に関わらずオフ状態となる。

【0053】

次に、バイアス回路２１Ａの動作について説明する。

【0054】

ゲート閾値電圧検出回路５４は、上述の通り、ゲート閾値電圧が０．５５Ｖよりも低い場合は「０」を出力し、ゲート閾値電圧が０．５５Ｖよりも高い場合は「１」を出力する。ゲート閾値電圧検出回路５４に含まれるコンパレータ８０自体は低速動作なので、消費電流は小さい。

【0055】

バイアス電流出力部５５からバイアス電流を出力する場合、アンプ５０のカレントミラー信号端子から、ＰＭＯＳトランジスタ５７、６２をオン状態とする制御信号が出力される。

【0056】

この状態で、ゲート閾値電圧検出回路５４から出力された信号が「０」の場合、すなわち、ゲート閾値電圧が０．５５Ｖよりも低い場合は、ＣＭＯＳ６３がオフ状態とされ、これによりＰＭＯＳトランジスタ６２がオフ状態とされる。その結果、バイアス電流出力部５５には、第１の電流供給部５６からの電流のみが供給される。

【0057】

なお、第１の電流供給部５６からの電流は、標準的な動作条件においてアナログ回路２２が高速動作をするのに足りるバイアス電流である。

【0058】

また、ゲート閾値電圧検出回路５４から出力された信号が「１」の場合、すなわち、ゲート閾値電圧が０．５５Ｖよりも高い場合は、ＣＭＯＳ６３がオン状態とされ、これによりＰＭＯＳトランジスタ６２がオン状態とされる。その結果、バイアス電流出力部５５には、第１の電流供給部５６からの電流と第３の電流供給部６１からの電流とを合わせた電流が供給される。なお、第１の電流供給部５６からの電流と第３の電流供給部６１からの電流とを合わせた電流は、ゲート閾値電圧が高い動作条件においてアナログ回路２２が高速動作をするのに足りるバイアス電流である。

【0059】

上記で説明の通り、本実施形態のソースドライバ２０においては、ゲート閾値電圧が高い場合には、バイアス電流を大きくして高速動作を可能にし、ゲート閾値電圧が高くない場合には、バイアス電流を抑えて消費電流を小さくできる。なお、バイアス回路２１Ａ内において、複数の系統のバイアス電流出力部５５を設けてもよい。

【0060】

［第３の実施形態］
次に、第３の実施形態のソースドライバ２０について説明する。本実施形態のソースドライバ２０は、バイアス回路２１Ｂの構成が、第１の実施形態のバイアス回路２１と第２の実施形態のバイアス回路２１Ａとを組み合わせた構成となっている。本実施形態のバイアス回路２１Ｂにおいて、第１の実施形態のバイアス回路２１及び第２の実施形態のバイアス回路２１Ａと同じ構成要素には同じ参照番号を付し、特に必要が無い限り説明は省略する。

【0061】

図７は、バイアス回路２１Ｂの概略構成図である。図７に示すように、バイアス回路２１は、アンプ５０と、抵抗５１と、ＢＧＲ５２と、電源電圧検出回路５３と、ゲート閾値電圧検出回路５４と、バイアス電流出力部５５と、第１の電流供給部５６と、ＰＭＯＳトランジスタ５７と、第２の電流供給部５８と、ＰＭＯＳトランジスタ５９と、ＣＭＯＳ６０と、第３の電流供給部６１と、ＰＭＯＳトランジスタ６２と、ＣＭＯＳ６３と、を備える。第１の電流供給部５６、第２の電流供給部５８、及び、第３の電流供給部６１により、アナログ回路２２にバイアス電流を供給するバイアス電流供給部が構成される。

【0062】

次に、バイアス回路２１Ｂの動作について説明する。

【0063】

バイアス電流出力部５５からバイアス電流を出力する場合、アンプ５０のカレントミラー信号端子から、ＰＭＯＳトランジスタ５７、５９、６２をオン状態とする制御信号が出力される。

【0064】

電源電圧検出回路５３は、上述の通り、電源電圧が１．７Ｖよりも高い場合は「０」を出力し、電源電圧が１．７Ｖよりも低い場合は「１」を出力する。電源電圧検出回路５３に含まれるコンパレータ７０自体は低速動作なので、消費電流は小さい。

【0065】

電源電圧検出回路５３から出力された信号が「０」の場合、すなわち、電源電圧が１．７Ｖよりも高い場合は、ＣＭＯＳ６０がオフ状態とされ、これによりＰＭＯＳトランジスタ５９がオフ状態とされる。その結果、バイアス電流出力部５５には、第１の電流供給部５６からの電流のみが供給される。

【0066】

なお、第１の電流供給部５６からの電流は、標準的な動作条件においてアナログ回路２２が高速動作をするのに足りるバイアス電流である。

【0067】

また、電源電圧検出回路５３から出力された信号が「１」の場合、すなわち、電源電圧が１．７Ｖよりも低い場合は、ＣＭＯＳ６０がオン状態とされ、これによりＰＭＯＳトランジスタ５９がオン状態とされる。その結果、バイアス電流出力部５５には、第１の電流供給部５６からの電流と第２の電流供給部５８からの電流とを合わせた電流が供給される。

【0068】

なお、第１の電流供給部５６からの電流と第２の電流供給部５８からの電流とを合わせた電流は、電源電圧が低い動作条件においてアナログ回路２２が高速動作をするのに足りるバイアス電流である。

【0069】

ゲート閾値電圧検出回路５４は、上述の通り、ゲート閾値電圧が０．５５Ｖよりも低い場合は「０」を出力し、ゲート閾値電圧が０．５５Ｖよりも高い場合は「１」を出力する。ゲート閾値電圧検出回路５４に含まれるコンパレータ８０自体は低速動作なので、消費電流は小さい。

【0070】

ゲート閾値電圧検出回路５４から出力された信号が「０」の場合、すなわち、ゲート閾値電圧が０．５５Ｖよりも低い場合は、ＣＭＯＳ６３がオフ状態とされ、これによりＰＭＯＳトランジスタ６２がオフ状態とされる。その結果、バイアス電流出力部５５には、第１の電流供給部５６からの電流のみが供給される。

【0071】

なお、第１の電流供給部５６からの電流は、標準的な動作条件においてアナログ回路２２が高速動作をするのに足りるバイアス電流である。

【0072】

また、ゲート閾値電圧検出回路５４から出力された信号が「１」の場合、すなわち、ゲート閾値電圧が０．５５Ｖよりも高い場合は、ＣＭＯＳ６３がオン状態とされ、これによりＰＭＯＳトランジスタ６２がオン状態とされる。その結果、バイアス電流出力部５５には、第１の電流供給部５６からの電流と第３の電流供給部６１からの電流とを合わせた電流が供給される。なお、第１の電流供給部５６からの電流と第３の電流供給部６１からの電流とを合わせた電流は、ゲート閾値電圧が高い動作条件においてアナログ回路２２が高速動作をするのに足りるバイアス電流である。

【0073】

さらに、電源電圧が１．７Ｖよりも低く、かつ、ゲート閾値電圧が０．５５Ｖよりも高い場合、バイアス電流出力部５５には、第１の電流供給部５６からの電流と第２の電流供給部５８からの電流と第３の電流供給部６１からの電流とを合わせた電流が供給される。

【0074】

なお、第１の電流供給部５６からの電流と第２の電流供給部５８からの電流と第３の電流供給部６１からの電流とを合わせた電流は、電源電圧が低く、かつ、ゲート閾値電圧が高い動作条件においてアナログ回路２２が高速動作をするのに足りるバイアス電流である。

【0075】

上記で説明の通り、本実施形態のソースドライバ２０においては、第１の実施形態及び第２の実施形態の効果を備えつつ、さらに、電源電圧が低く、かつ、ゲート閾値電圧が高い場合にも、バイアス電流を最適化できる。なお、バイアス回路２１Ｂ内において、複数の系統のバイアス電流出力部５５を設けてもよい。

【0076】

以上に示した記載内容および図示内容は、本開示の技術に係る部分についての詳細な説明であり、本開示の技術の一例に過ぎない。例えば、上記の構成、機能、作用、および効果に関する説明は、本開示の技術に係る部分の構成、機能、作用、および効果の一例に関する説明である。よって、本開示の技術の主旨を逸脱しない範囲内において、以上に示した記載内容および図示内容に対して、不要な部分を削除したり、新たな要素を追加したり、置き換えたりしてもよいことは言うまでもない。また、錯綜を回避し、本開示の技術に係る部分の理解を容易にするために、以上に示した記載内容および図示内容では、本開示の技術の実施を可能にする上で特に説明を要しない技術常識等に関する説明は省略されている。

【符号の説明】

【0077】

１０ ゲートドライバ
２０ ソースドライバ
２１、２１Ａ、２１Ｂ バイアス回路
２２ アナログ回路
３０ システムコントローラ
５０ アンプ
５１ 抵抗
５２ ＢＧＲ
５３ 電源電圧検出回路
５４ ゲート閾値電圧検出回路
５５ バイアス電流出力部
５６ 第１の電流供給部
５７ ＰＭＯＳトランジスタ
５８ 第２の電流供給部
５９ ＰＭＯＳトランジスタ
６０ ＣＭＯＳ
６１ 第３の電流供給部
６２ ＰＭＯＳトランジスタ
６３ ＣＭＯＳ
７０ コンパレータ
７１、７２ 抵抗
８０ コンパレータ
８１、８２、８３ 抵抗
８４ ＮＭＯＳトランジスタ
９０ 液晶画素
１００ 液晶表示パネル

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】