特開 2024-135364 メモリシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024135364

(43)【公開日】2024-10-04

(54)【発明の名称】メモリシステム

(51)【国際特許分類】

   G11C 11/16 20060101AFI20240927BHJP

   G06F 11/10 20060101ALI20240927BHJP

   H10B 61/00 20230101ALI20240927BHJP

【ＦＩ】

G11C11/16 240

G06F11/10 648

G11C11/16 100C

H10B61/00

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2023046001

(22)【出願日】2023-03-22

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】山城 遼

(72)【発明者】

【氏名】白川 政信

【テーマコード（参考）】

4M119

【Ｆターム（参考）】

4M119BB01

4M119BB20

4M119CC10

4M119DD24

4M119DD33

4M119DD52

4M119EE22

(57)【要約】      （修正有）

【課題】データの誤りへの耐性の高いメモリシステムを提供する。
【解決手段】一実施形態によるメモリシステムは、磁気メモリと、メモリコントローラとを含む。磁気メモリは、第１方向に延びる複数の磁性体を含む。複数の磁性体の各々は、第１方向に並ぶ複数の部分を含む。メモリコントローラは、エンコーダを含む。エンコーダは、複数の第１データセクションから第１符号語を生成する。第１符号語は、複数の第１データセクション及び第１符号語中のランクに基づく数の誤りを訂正する第１誤り訂正符号パリティを含み、複数の列とそれぞれ関連付けられた複数の第１ビット列を含む。複数の第１ビット列の各々は複数の行とそれぞれ関連付けられた複数のビットを含む。メモリコントローラは、複数の第１ビット列を、複数の磁性体に、複数の第１ビット列の各々が複数の磁性体の重複しない１つに書き込まれるように、それぞれ書き込む。
【選択図】図１１

【特許請求の範囲】

【請求項1】

第１方向に延びる複数の磁性体を含むメモリであって、前記複数の磁性体の各々は前記第１方向に並ぶ複数の部分を含むメモリと、
複数の第１データセクションから第１符号語を生成するエンコーダであって、前記第１符号語は、前記複数の第１データセクション及び前記第１符号語中のランクに基づく数の誤りを訂正する第１誤り訂正符号パリティを含み、前記第１符号語は、複数の列とそれぞれ関連付けられた複数の第１ビット列を含み、前記複数の第１ビット列の各々は複数の行とそれぞれ関連付けられた複数のビットを含む、エンコーダを含み、
前記複数の第１ビット列を、前記複数の磁性体に、前記複数の第１ビット列の各々が前記複数の磁性体の重複しない１つに書き込まれるように、それぞれ書き込む、
メモリコントローラと、
を備えるメモリシステム。

【請求項2】

前記メモリコントローラは、複数の第１タイプデータを受け取り、
前記複数の第１データセクションは、前記複数の第１タイプデータのそれぞれのセクションの組である、
請求項１に記載のメモリシステム。

【請求項3】

前記メモリコントローラは、第１サイズのデータを最小の単位とする書込みの要求を受け取り、
前記複数の第１タイプデータの各々は、前記第１サイズを有する、
請求項２に記載のメモリシステム。

【請求項4】

前記メモリコントローラは、前記複数の第１タイプデータを前記メモリシステムの外部から受け取る、
請求項３に記載のメモリシステム。

【請求項5】

前記複数の第１ビット列は、ｎ（ただし、ｎは２以上の整数）個の第１ビット列からなり、
前記複数の第１タイプデータの１つの全てのセクションは、前記複数の第１ビット列のうちのｍ（ただし、ｍはｎ未満の整数）個のビット列に含まれる、
請求項４に記載のメモリシステム。

【請求項6】

前記メモリコントローラは、第１タイプデータを前記メモリシステムの外部から受け取り、
前記複数の第１データセクションのサブセットは、前記第１タイプデータと第２タイプデータとの組のセクションである、
請求項１に記載のメモリシステム。

【請求項7】

前記第２タイプデータは、前記第１タイプデータの巡回冗長検査符号を含む、
請求項６に記載のメモリシステム。

【請求項8】

前記メモリコントローラは、第２符号語を生成し、
前記第２符号語は、前記第２符号語中のランクに基づく数の誤りを訂正する第２誤り訂正符号パリティを含み、複数の列とそれぞれ関連付けられた複数の第２ビット列を含み、
前記複数の第１ビット列の１つ、及び前記複数の第２ビット列の１つから第３符号語を生成し、
第３符号語を前記複数の磁性体の１つに書き込む、
請求項１に記載のメモリシステム。

【請求項9】

前記第２符号語は、ＢＣＨ符号である、
請求項８に記載のメモリシステム。

【請求項10】

前記第１誤り訂正符号パリティは、各々が前記複数の列のそれぞれに対応する複数の第３ビット列を含み、
前記複数の第１ビット列の各々は、前記複数の第３ビット列の各々を含む、
請求項１に記載のメモリシステム。

【請求項11】

前記メモリは、前記複数の磁性体の１つの第１磁性体の前記複数の部分のうちの前記第１磁性体の第１端に位置する部分に磁化を設定し、前記第１磁性体の前記複数の部分のうちの前記第１磁性体の第２端に位置する部分の磁化の向きに基づいてデータを読み出す、
請求項１乃至１０のいずれか１項に記載のメモリシステム。

【請求項12】

前記第１符号語は、ランクメトリック符号の符号語である、
請求項１乃至１０のいずれか１項に記載のメモリシステム。

【請求項13】

前記メモリは、前記複数の磁性体の１つの第１磁性体の前記複数の部分のうちの前記第１磁性体の第１端に位置する部分に磁化を設定し、前記第１磁性体の前記複数の部分のうちの前記第１磁性体の第２端に位置する部分の磁化の向きに基づいてデータを読み出し、
前記第１符号語は、ランクメトリック符号の符号語である、
請求項１乃至１０のいずれか１項に記載のメモリシステム。

【発明の詳細な説明】

【技術分野】

【0001】

実施形態は、概してメモリシステムに関する。

【背景技術】

【0002】

メモリとメモリコントローラを含んだメモリシステムが知られている。メモリの例は、磁性体の細線を用いた磁気メモリを含む。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許第１１，３４７，５８４号明細書

【非特許文献】

【0004】

【非特許文献1】Ernest M. Gabidulin、“Rank Codes”、TUM. University Press、２０２１年５月、ＵＲＬ＜https://mediatum.ub.tum.de/doc/1601193/1601193.pdf＞

【非特許文献2】萩原学、“モダン代数的符号と呼ばれるネットワーク誤り訂正符号”、京都大学数理解析研究所講究録 第１９５６巻、２０１５年、ｐ.７５－９３、ＵＲＬ＜https://www.kurims.kyoto-u.ac.jp/~kyodo/kokyuroku/contents/pdf/1956-09.pdf＞

【発明の概要】

【発明が解決しようとする課題】

【0005】

データの誤りへの耐性の高いメモリシステムを提供しようとするものである。

【課題を解決するための手段】

【0006】

一実施形態によるメモリシステムは、メモリと、メモリコントローラとを含む。上記メモリは、第１方向に延びる複数の磁性体を含む。上記複数の磁性体の各々は上記第１方向に並ぶ複数の部分を含む。上記メモリコントローラは、エンコーダを含む。上記エンコーダは、複数の第１データセクションから第１符号語を生成する。上記第１符号語は、上記複数の第１データセクション及び上記第１符号語中のランクに基づく数の誤りを訂正する第１誤り訂正符号パリティを含み、複数の列とそれぞれ関連付けられた複数の第１ビット列を含む。上記複数の第１ビット列の各々は複数の行とそれぞれ関連付けられた複数のビットを含む。上記メモリコントローラは、上記複数の第１ビット列を、上記複数の磁性体に、上記複数の第１ビット列の各々が上記複数の磁性体の重複しない１つに書き込まれるように、それぞれ書き込む。

【図面の簡単な説明】

【0007】

【図1】図１は、第１実施形態のメモリシステムを含んだ情報処理システムの機能ブロックを示す。

【図2】図２は、第１実施形態のメモリシステムの機能ブロック及び機能ブロックの接続を示す。

【図3】図３は、第１実施形態のメモリシステムの磁気メモリの機能ブロック及び機能ブロックの接続を示す。

【図4】図４は、第１実施形態のメモリシステムのメモリセルアレイの構成要素を示す。

【図5】図５は、第１実施形態のメモリシステムのメモリセルアレイの一部の構造の例を示す。

【図6】図６は、第１実施形態のメモリシステムの磁性体の構造の例を示す。

【図7】図７は、第１実施形態のメモリシステムの誤り訂正回路の機能ブロックを示す。

【図8】図８は、第１実施形態のメモリシステムの一部の或る動作の間の変化を示す。

【図9】図９は、第１実施形態のメモリシステムで使用される誤り訂正符号の符号語の生成において使用される単位を概念的に示す。

【図10】図１０は、第１実施形態のメモリシステムで使用される符号語の幾つかのパラメータを示す。

【図11】図１１は、第１実施形態のメモリシステムでのデータが記憶される領域の例を示す。

【図12】図１２は、第１実施形態のメモリシステムでの第１タイプ符号語の生成のための情報データの分割を概念的に示す。

【図13】図１３は、第１実施形態のメモリシステムでのユーザーデータの記憶のためのデータに対する操作を概念的に示す。

【図14】図１４は、第１実施形態のメモリシステムでのエンコードによって生成されるデータの第１例を示す。

【図15】図１５は、第１実施形態のメモリシステムでのエンコードによって生成されるデータの第２例を示す。

【図16】図１６は、第１実施形態のメモリシステムでのエンコードによって生成されるデータの例を示す。

【図17】図１７は、第１実施形態のメモリシステムでのデコードによって生成されるデータの例を示す。

【図18】図１８は、第１実施形態のメモリシステムでのデコードによって生成されるデータの例を示す。

【図19】図１９は、第１実施形態のメモリシステムでの或る動作のフローを示す。

【図20】図２０は、第１実施形態のメモリシステムでの或る動作のフローを示す。

【図21】図２１は、磁壁メモリでの意図と異なる磁壁シフトの第１パターンを示す。

【図22】図２２は、磁壁メモリでの意図と異なる磁壁シフトの第２パターンを示す。

【発明を実施するための形態】

【0008】

以下に実施形態が図面を参照して記述される。或る実施形態又は相違する実施形態での略同一の機能及び構成を有する複数の構成要素は、互いに区別されるために、参照符号の末尾にさらなる数字又は文字が付加される場合がある。

【0009】

各機能ブロックは、ハードウェア、コンピュータソフトウェアのいずれか又は両者を組み合せたものとして実現されることが可能である。また、各機能ブロックが、以下の例のように区別されていることは必須ではない。一部の機能が、例示の機能ブロックとは別の機能ブロックによって実行されてもよいし、細かい機能サブブロックに分割されていてもよい。

【0010】

実施形態の方法のフローにおけるいずれのステップも、例示の順序に限定されず、そうでないと示されない限り、例示の順序とは異なる順序で及び（又は）別のステップと並行して起こることが可能である。

【0011】

本明細書及び特許請求の範囲において、或る第１要素が別の第２要素に「接続されている」とは、第１要素が直接的又は常時或いは選択的に導電性となる要素を介して第２要素に接続されていることを含む。

【0012】

１．第１実施形態
１．１．構成（構造）
１．１．１．情報処理システム
図１は、第１実施形態のメモリシステムを含んだ情報処理システムの機能ブロックを示す。情報処理システム１００は、メモリシステム１及びホスト装置５を含む。

【0013】

メモリシステム１は、データを記憶するシステムである。メモリシステム１は、ホスト装置５からデータの書込みの要求を受け取り、要求されたデータを記憶する。メモリシステム１は、ホスト装置５からデータの読出しの要求を受け取り、要求されたデータをホスト装置５に送信する。

【0014】

ホスト装置５は、Ｕバイトのサイズの単位でデータの読出し及びデータの書込みをメモリシステム１に要求する。Ｕは、正の整数である。以下、Ｕバイトは、セクタと称される場合がある。

【0015】

１．１．２．メモリシステム
図２は、第１実施形態のメモリシステム１の機能ブロック及び機能ブロックの接続を示す。図２に示されるように、メモリシステム１は、磁気メモリ２及びメモリコントローラ３を含む。

【0016】

磁気メモリ２は、磁化を利用して不揮発にデータを記憶する装置である。磁気メモリ２は、複数の磁区を有する磁性体を含み、磁区の磁化の向きを使用してデータを記憶する。磁区は、磁壁により囲まれた領域である。磁気メモリ２は、指定されるアドレスのメモリセルＭＣにデータを記憶するため、及び指定されるアドレスのメモリセルＭＣからデータを読み出すために、磁壁をシフトする。磁気メモリ２のような、磁区を使用してデータを記憶し、磁壁をシフトする磁気メモリは、磁壁シフトメモリ、又はレーストラックメモリと称され得る。

【0017】

メモリコントローラ３は、磁気メモリ２を制御するコントローラである。メモリコントローラ３は、ホスト装置５からの要求に基づくデータの読出し及びデータの書込みを実行するための制御を磁気メモリ２に対して行う。

【0018】

メモリコントローラ３は、ホストインターフェース３１、ＲＯＭ（read only memory）３２、ＲＡＭ（random access memory）３３、ＣＰＵ（central processing unit）３４、メモリインターフェース３５、及び誤り訂正回路３６などの機能ブロックを含む。

【0019】

メモリコントローラ３は、実行している動作に基づいて、エンコード制御部、デコード制御部、誤り訂正制御部、書込み制御部、読出し制御部、信号送信制御部、及び信号受信制御部等のサブ部分として機能する。誤り訂正制御部は、誤り訂正のために行われる処理の全体を制御し、データの分割、データの結合、データの一時的記憶、データの供給、エンコード制御部の制御、及びデコード制御部の制御を行う。エンコード制御部は、エンコードを制御する。デコード制御部は、デコードを制御する。書込み制御部は、磁気メモリ２へのデータの書込みのための処理を制御し、磁気メモリ２に書き込まれるデータの用意、書込みのためのコマンドＣＭＤ及びアドレス情報ＡＤＤの生成を行う。読出し制御部、磁気メモリ２からのデータの読出しのための処理を制御し、磁気メモリ２から読み出されるデータに基づいて、読出しのためのコマンドＣＭＤ及びデータを特定するアドレス情報ＡＤＤの生成を行う。信号送信制御部は、磁気メモリ２へのデータＤＡＴ、コマンドＣＭＤ、アドレス情報ＡＤＤ、及び制御信号ＣＮＴを含む信号の送信を制御し、メモリインターフェース３５を制御する。信号受信制御部は、磁気メモリ２からのデータＤＡＴ及び制御信号ＣＮＴを含む信号の受信を制御し、メモリインターフェース３５を制御する。

【0020】

ホストインターフェース３１は、メモリコントローラ３がホスト装置５と通信するためのインターフェースである。ホストインターフェース３１は、ハードウェア、又はハードウェアとソフトウェアの組合せからなることが可能である。ホストインターフェース３１は、ホストインターフェース３１とホスト装置５が準拠する方式（又は、規格）の通信を可能にするための配線によってホスト装置５と接続されている。

【0021】

ＲＯＭ３２は、不揮発性のメモリである。ＲＯＭ３２は、ファームウェアを含むプログラムを記憶する。

【0022】

ＲＡＭ３３は、揮発性のメモリである。ＲＡＭ３３は、データを一時的に記憶し、メモリシステム１が電源の供給を受けている間、ＲＯＭ３２に記憶されているプログラムを記憶する。ＲＡＭ３３の例は、ＤＲＡＭ（Dynamic Random Access Memory）を含む。ＲＡＭ３３はまた、メモリコントローラ３が動作している間、ワーキングメモリとして機能する。

【0023】

ＣＰＵ３４は、メモリコントローラ３の全体の動作を制御する回路である。ＲＯＭ３２に記憶されているとともにＲＡＭ３３上にロードされたプログラムがＣＰＵ３４によって実行されることによって、メモリコントローラ３は種々の動作を実行し、種々のサブ部分として機能する。ファームウェアは、ＣＰＵ３４に、実施形態において記述される動作を行わせることができるように構成されている。

【0024】

メモリインターフェース３５は、メモリコントローラ３が磁気メモリ２と通信するためのインターフェースである。メモリインターフェース３５は、ハードウェア、又はハードウェアとソフトウェアの組合せからなることが可能である。メモリインターフェース３５は、磁気メモリ２とメモリコントローラ３が準拠する方式の通信を可能にするための配線によって磁気メモリ２と接続されている。メモリインターフェース３５は、コマンドＣＭＤ及びアドレス情報ＡＤＤを磁気メモリ２に送信する。メモリインターフェース３５は、制御信号ＣＮＴ及びデータＤＡＴを磁気メモリ２に送信し、制御信号ＣＮＴ及びデータＤＡＴから受信する。

【0025】

コマンドＣＭＤは、磁気メモリ２が実行すべき動作を示す。アドレス情報ＡＤＤは、磁気メモリ２中の１又は複数のメモリセルＭＣを特定し、メモリセルＭＣのロウアドレス及びカラムアドレスを含む。制御信号ＣＮＴは、磁気メモリ２とメモリコントローラ３との間の動作タイミング及び磁気メモリ２の内部の動作のタイミングを制御するための信号である。

【0026】

誤り訂正回路３６は、誤り訂正符号（Error Correction Code, ECC）を使用して、磁気メモリ２に書き込まれるデータ及び磁気メモリ２から読み出されたデータの誤りを検出及び訂正する。誤り訂正回路３６は、磁気メモリ２に書き込まれるデータから誤り訂正符号のパリティ（誤り訂正符号パリティ）を生成する。誤り訂正符号パリティが生成される対象のデータは、以下、情報データと称される場合がある。誤り訂正回路３６は、書き込まれる情報データに対して、この情報データから生成された、誤り訂正符号パリティを付加する。誤り訂正回路３６は、誤り訂正回路３６が受け取った情報データの或る大きさのセクションごとに誤り訂正符号パリティを生成する。或る情報データと、この情報データから生成された誤り訂正符号パリティとの組は、符号語と称される。符号語は、磁気メモリ２に書き込まれる。誤り訂正回路３６は、誤り訂正符号パリティを使用して、磁気メモリ２から読み出されたデータの中に誤りがある場合に誤りを訂正し、誤りを訂正された情報データを生成する。誤り訂正回路３６は、独立した専用の半導体チップとして実現されていてもよいし、半導体基板に形成された回路であってもよいし、ＣＰＵ３４がファームウェアを実行することにより実現されてもよい。

【0027】

１．１．３．磁気メモリ
図３は、第１実施形態のメモリシステムの磁気メモリの機能ブロック及び機能ブロックの接続を示す。図３に示されるように、磁気メモリ２は、メモリセルアレイ２１、及び制御回路２２などの機能ブロックを含む。

【0028】

メモリセルアレイ２１は、複数のストリングＳＴＲを含む。各ストリングＳＴＲは、複数のメモリセルＭＣを含む。各メモリセルＭＣは、１ビットのデータを不揮発に記憶することができ、磁性体を含む。メモリセルアレイ２１中には、複数のソース線ＳＬ、複数のビット線ＢＬ、及び複数のフィールド線ＦＬなどの配線も位置している。配線は、図３では、示されていない。

【0029】

制御回路２２は、磁気メモリ２の動作を制御する回路である。制御回路２２は、メモリコントローラ３から、制御信号ＣＮＴ、コマンドＣＭＤ、アドレス情報ＡＤＤ、及びデータＤＡＴを受け取る。制御回路２２は、制御信号ＣＮＴ及びデータＤＡＴをメモリコントローラ３に送信する。データＤＡＴは、磁気メモリ２でのデータ書込みの場合は、書込みデータである。データＤＡＴは、磁気メモリ２からのデータ読出しの場合は、読出しデータである。制御回路２２は、制御信号ＣＮＴによって指示される制御及びコマンドＣＭＤに基づいて、メモリセルアレイ２１へのデータの書込み、メモリセルアレイ２１からのデータの読出しを制御する。制御回路２２は、入出力回路、シーケンサ、ステートマシーン、コントローラ、コマンドデコーダ、アドレスデコーダ、ラッチ回路、ドライバ、電圧生成回路、マルチプレクサ、及びスイッチ回路などのサブ部分を含む。

【0030】

１．１．４．メモリセルアレイ
図４は、第１実施形態のメモリシステムのメモリセルアレイの構成要素の例を示す。図４に示されるように、メモリセルアレイ２１は、ストリングＳＴＲ＿０～ＳＴＲ＿Ｎを含む。Ｎは、正の整数である。各ストリングＳＴＲは、Ｑ個のメモリセルＭＣ＿０～ＭＣ＿Ｑ－１を含む。Ｑは正の整数である。各ストリングＳＴＲにおいて、このストリングＳＴＲのメモリセルＭＣは、１つの磁性体の細線の一部からなる。

【0031】

図５は、第１実施形態のメモリシステムのメモリセルアレイの一部の構造の例を示す。図５は、ｘｙｚ直交座標系を使用する。ｘ軸のより大きい座標に向かう向きは、ｘ方向と称される場合がある。ｙ軸のより大きい座標に向かう向きは、ｙ方向と称される場合がある。ｚ軸のより大きい座標に向かう向きは、ｚ方向と称される場合がある。「下」との記述及びその派生語並びに関連語は、ｚ軸のより小さい座標の位置を指し、「上」との記述及びその派生語並びに関連語は、ｚ軸のより大きい座標の位置を指す。

【0032】

図５に示されるように、メモリセルアレイ２１は、複数の磁性体ＵＴ及び複数の積層体ＬＳを含む。また、メモリセルアレイ２１には、複数の導電体４１、複数の導電体４２、及び複数の導電体４３が位置している。

【0033】

磁性体ＵＴは、ｘ方向及びｙ方向に並ぶ。磁性体ＵＴは、線状の形状を有し、ｚ方向に延びる。各磁性体ＵＴは、１つのストリングＳＴＲとして機能する。磁性体ＵＴは、複数の単位部分ＭＬを含む。各単位部分ＭＬは、磁性体ＵＴの延びる方向に１つずつ並び、隣の単位部分ＭＬと接する。

【0034】

各積層体ＬＳは、複数の磁性体及び複数の絶縁体を含む。複数の磁性体及び複数の絶縁体は、各々、層の形状を有し、ｚ方向に並ぶ。各積層体ＬＳは、スイッチング素子として機能する構造と、ＭＴＪ（Magnetic Tunneling Junction）素子として機能する構造を含む。ＭＴＪ素子として機能する構造は、スイッチング素子として機能する構造の上面上に位置する。各積層体ＬＳは、上面において、１つの磁性体ＵＴの下面と接する。ＭＴＪ素子として機能する構造は、ＭＴＪを含み、２つの強磁性体及び２つの強磁性体の間の絶縁体を含む。スイッチング素子として機能する構造は、スイッチング素子の両端の電気的な導通及び非導通を制御する。

【0035】

導電体４１は、積層体ＬＳの組よりもｚ方向と反対の方向に位置する。導電体４１は、ｘ方向に延び、ｙ方向に並ぶ。各導電体４１は、１つのソース線ＳＬとして機能する。各導電体４１は、ｙ方向に並ぶ複数の積層体ＬＳの下面と接続されている。

【0036】

導電体４２は、磁性体ＵＴの組よりもｚ方向に位置する。導電体４２は、ｘ軸及びｙ軸からなる面（すなわち、ｘｙ面）に沿うとともに、ｘ軸及びｙ軸と交わる方向に延びる。導電体４２は、ｘｙ面に沿うとともに、ｘｙ面と交わる方向、例えば、ｘｙ面と直交する方向に並ぶ。各導電体４２は、１つのビット線ＢＬとして機能する。各導電体４２は、１つの導電体４１と接続されている複数の磁性体ＵＴとは異なる複数の磁性体ＵＴのそれぞれの上面と接続されている。

【0037】

導電体４３は、ｘ方向に延びる。各導電体４３は、ｘ方向に並ぶ複数の磁性体ＵＴのそれぞれの上端に位置する単位部分ＭＬに沿って延びる。各導電体４３は、ｘ方向に並ぶ複数の磁性体ＵＴのそれぞれの上端に位置する単位部分ＭＬと間隔を有する。各導電体４３は１つのフィールド線ＦＬとして機能する。データの書込みの間に導電体４３を電流が流れることにより、導電体４３の周囲に磁場が発生する。この磁場は、導電体４３と間隔を有して並ぶ単位部分ＭＬに、磁場の向きに基づく向きの磁化を持たせる。

【0038】

図６は、第１実施形態のメモリシステムの磁性体ＵＴの構造の例を示す。磁性体ＵＴは、図５を参照して上記されているように複数の単位部分ＭＬを含み、例として、Ｑ＋１個の単位部分ＭＬ＿０～ＭＬ＿Ｑを含む。隣接する各２つの単位部分ＭＬの境界は、他の位置でのｘｙ面積よりも小さいｘｙ面積を有する。ｘｙ面積は、ｘｙ面に沿った面における面積である。単位部分ＭＬの各境界でのｘｙ面積が小さいことにより、磁壁は、単位部分ＭＬの境界において、他の位置よりも留まりやすい。磁壁が単位部分ＭＬの境界に留まりやすいことに基づいて、各単位部分ＭＬ中に磁区が形成される。各磁区は、磁化を有する。磁化は、相違する２つの方向のいずれかを有する。磁化の方向は、磁気メモリ２による制御によって可変である。図６は、理解のしやすさから、各単位部分ＭＬが１つの磁区を有する形態を示す。しかしながら、隣り合う２つ以上の単位部分ＭＬが同じ方向の磁化を有する場合、これらの単位部分ＭＬからなる領域は、単一の磁区を有し、磁壁を含まない。

【0039】

磁気メモリ２は、隣り合う２つの単位部分ＭＬのそれぞれの磁化の向きの組合せによって１ビットのデータを記憶する。すなわち、隣り合う２つの単位部分ＭＬは、１つのメモリセルＭＣとして機能する。隣り合う２つの部分のそれぞれの磁化の向きが平行（又は、同じ）であるか、反平行である（又は、異なる）かに基づいて、１ビットのデータが記憶される。

【0040】

１．１．５．誤り訂正回路
図７は、第１実施形態のメモリシステムの誤り訂正回路の機能ブロックを示す。図７に示されるように、誤り訂正回路３６は、エンコーダ３６１及びデコーダ３６２を含む。

【0041】

エンコーダ３６１は、第１タイプエンコーダ３６１１、第２タイプエンコーダ３６１２、及びデータバッファ３６１３を含む。

【0042】

第１タイプエンコーダ３６１１は、第１タイプエンコーダ３６１１によって受け取られたデータに対して、第１タイプのエンコードを行う。第１タイプエンコーダ３６１１は、メモリコントローラ３中のエンコーダ３６１以外の構成要素、例えば、ＲＡＭ３３から、情報データを受け取る。情報データは、磁気メモリ２に書き込まれるデータであり、ホスト装置５から送信された書込み要求の対象のデータ及びメタデータを含む。書込み要求対象データは、情報処理システム１００のユーザがメモリシステム１に記憶することを望むデータ（ユーザーデータ）であり、ホスト装置５からメモリシステム１への書込みを要求されているデータ又はその一部である。メタデータは、或るユーザーデータに関する情報を含み、或るユーザーデータと関連付けられている。第１タイプエンコーダ３６１１は、受け取られた情報データに対して第１タイプエンコードを行って受け取られたデータの符号語を生成し、生成された符号語を出力する。第１タイプエンコードによって生成される符号語は、第１タイプの誤り訂正符号のパリティ（以下、第１タイプ誤り訂正符号パリティと称される場合がある）を含み、以下、第１タイプ符号語と称される場合がある。第１タイプ符号語は、データバッファ３６１３に供給される。一例において、第１タイプエンコーダ３６１１は、第１タイプエンコーダ３６１１中の図示せぬＲＡＭ及び（又は）ＲＡＭ３３を使用して、エンコードを行う。

【0043】

第１タイプエンコードは、第１タイプ誤り訂正符号パリティの生成方法によるエンコードであり、第１タイプ誤り訂正符号パリティを生成する。第１タイプ誤り訂正符号パリティは、ランクメトリック符号の符号語の一部を構成する構成する、誤り訂正符号のパリティである。ランクメトリック符号は、線形符号であり、誤りビットの数、すなわち、ハミング距離、でなく、ランク距離に基づく。すなわち、ランクメトリック符号を使用する誤り訂正は、或るランク距離以下の数のランクの誤りを訂正できる。ランクメトリック符号は、ランク誤り訂正符号とも称される。ランクメトリック符号の例は、Gabidulin符号を含む。ランクメトリック符号については、後述される。

【0044】

第２タイプエンコーダ３６１２は、第２タイプエンコーダ３６１２によって受け取られたデータに対して、第２タイプのエンコードを行う。第２タイプエンコーダ３６１２は、データバッファ３６１３からデータを受け取る。受け取られるデータは、第１タイプ符号語である。第２タイプエンコーダ３６１２は、受け取られた第１タイプ符号語に対して第２タイプエンコードを行って、受け取られたデータの符号語を生成し、生成された符号語を出力する。第２タイプエンコードによって生成される符号語は、第２タイプの誤り訂正符号のパリティ（以下、第２タイプ誤り訂正符号パリティと称される場合がある）を含み、以下、第２タイプ符号語と称される場合がある。第２タイプ符号語は、直接、又は、ＲＡＭ３３において一時的に記憶された後にメモリインターフェース３５に送信される。メモリインターフェース３５によって受け取られた第２タイプ符号語は、書込みデータの一部又は全体を構成し、磁気メモリ２に書き込まれる。一例において、第２タイプエンコーダ３６１２は、第２タイプエンコーダ３６１２中の図示せぬＲＡＭ及び（又は）ＲＡＭ３３を使用して、エンコードを行う。

【0045】

第２タイプエンコードは、第２タイプの誤り訂正符号の符号語の生成方法によるエンコードであり、第２タイプの誤り訂正符号パリティを生成する。第２タイプ誤り訂正符号は、ハミング距離に基づく誤りを訂正する。第２タイプ誤り訂正符号の例は、ＢＣＨ（Bose - Chaudhuri - Hocquenghem）符号を含む。

【0046】

デコーダ３６２は、第１タイプデコーダ３６２１、第２タイプデコーダ３６２２、及びデータバッファ３６２３を含む。

【0047】

第２タイプデコーダ３６２２は、第２タイプデコーダ３６２２によって受け取られたデータに対して、第２タイプのデコードを行う。第２タイプデコーダ３６２２は、メモリコントローラ３中のデコーダ３６２以外の構成要素、例えば、ＲＡＭ３３又はメモリインターフェース３５から、データを受け取る。受け取られるデータは、磁気メモリ２から送信された読出しデータであり、第２タイプ符号語である。第２タイプデコーダ３６２２は、受け取られた第２タイプ符号語に対して第２タイプデコードを行って第２タイプ符号語の情報データを生成し、生成された情報データを出力する。第２タイプデコードは、第２タイプ誤り訂正符号を使用するデコードであり、第２タイプ符号語の情報データを生成する。生成された情報データは、データバッファ３６２３に供給される。一例において、第２タイプデコーダ３６２２は、第２タイプデコーダ３６２２中の図示せぬＲＡＭ及び（又は）ＲＡＭ３３を使用して、デコードを行う。

【0048】

第１タイプデコーダ３６２１は、第１タイプデコーダ３６２１によって受け取られたデータに対して、第１タイプのデコードを行う。第１タイプデコーダ３６２１は、データバッファ３６２３から、データを受け取る。受け取られるデータは、第１タイプ符号語である。第１タイプデコーダ３６２１は、受け取られた第１タイプ符号語に対して第１タイプデコードを行って第１タイプ符号語の情報データを生成し、生成された情報データを出力する。生成された情報データは、読出し要求対象データの少なくとも一部を含む。読出し要求データは、情報処理システム１００のユーザがメモリシステム１から読み出すことを望むデータ（ユーザーデータ）であり、ホスト装置５からメモリシステム１からの読出しを要求されているデータ又はその一部である。第１タイプデコードは、第１タイプ誤り訂正符号を使用するデコードであり、第１タイプ符号語の情報データを生成する。一例において、第１タイプデコーダ３６２１は、第１タイプデコーダ３６２１中の図示せぬＲＡＭ及び（又は）ＲＡＭ３３を使用して、デコードを行う。

【0049】

１．２．動作
図８は、第１実施形態のメモリシステムの一部の或る動作の間の変化を示す。具体的には、図８は、磁気メモリ２でのデータの読出し及び書込みのための磁壁のシフトを示し、１つの磁性体ＵＴ、及びこの磁性体ＵＴと関連する構成要素を示す。

【0050】

或る磁性体ＵＴに書き込まれる１ビットのデータは、この磁性体ＵＴの上端、すなわち、導電体４２と接続された単位部分ＭＬにデータの値に基づく磁化を持たせることによって行われる。この磁性体ＵＴにさらに１ビットのデータが書き込まれるとき、磁性体ＵＴの全ての磁壁が、積層体ＬＳに向かってシフトされる。磁区の連なりのパターン、すなわち、メモリセルＭＣに記憶されているビットのデータの連なりが保持されたまま、磁壁の全体がシフトする。

【0051】

或るメモリセルＭＣの１ビットのデータは、このメモリセルＭＣのデータ記憶の機能の一部を提供する磁化を有する上側の単位部分ＭＬが磁性体ＵＴの下端、すなわち、積層体ＬＳと接している間に読み出される。その目的で、読出しの対象のデータを記憶しているメモリセルＭＣのデータ記憶の機能の一部を提供する上側の単位部分ＭＬは、データ読出しのとき、磁性体ＵＴの下端までシフトされる。磁区の連なりのパターン、すなわち、メモリセルＭＣに記憶されているビットのデータの連なりが保持されたまま、磁壁の全体がシフトする。

【0052】

このように、磁気メモリ２では、シフトレジスタと同様に、先入れ先出し（First In First Out; FIFO）の形態でデータの書込み及び読出しが行われる。

【0053】

図９は、第１実施形態のメモリシステムで使用される誤り訂正符号の符号語の生成において使用される単位を概念的に示す。具体的には、図９は、ランクメトリック符号で使用されるランクについて示す。

【0054】

図９に示されるように、ランクメトリック符号は、ガロア拡大体ＧＦ（ｑ^Ｍ）のシンボルがＮ個並んだ配列を有する。ＮはＭ以下であり、ｑは素数のべき乗である。ランクメトリック符号は、ＧＦ（ｑ）の要素をＮ行×Ｍ列の行列状に並べたものとみなされる。すなわち、図９は、Ｍ＝ＪかつＮ＝Ｊのランクメトリック符号を例として示す。行列に対して、ＧＦ（ｑ）上でのランクが定義される。２つの符号語の差のランクは、２つの符号語のランク距離として定義される。全ての相違する符号語の間のランク距離の最小値として、ランクメトリックでの最小距離ｄが決まる。より具体的には、以下の通りである。以下の記述は、ｑ＝２の例に基づく。

【0055】

ランクメトリック符号は、２次元の行列状に配列された１ビットデータの集合を使用し、ランクという単位を使用する。ランクメトリック符号は、Ｊを２以上の整数としてＪ行×Ｊ列の行列に配列されたデータとして形成される。すなわち、ランクメトリック符号の各ビットは、第１次元上の位置を示す値（又は、座標或いはインデックス）と第２次元上の位置を示す値（又は、座標）とに関連付けられており、第１次元上の位置を示す値と第２次元上の位置を示す値を示す属性を付与されている。以下、２つの次元の一方は２次元行列の行に関連付けられ、他方は２次元行列の列に関連付けられる。すなわち、一方の次元での位置を示す値は、行を特定するインデックスと関連付けられ、他方の次元での位置を示す値は、列を特定するインデックスと関連付けられる。

【0056】

ハッチングを付された桝中のビットは、誤った値を含んでいる。誤りの程度は、ランクメトリック符号では、誤りビットを含んだ行の行中の誤りビットのパターンの数によって表される。

【0057】

図９の例の行列Ａは、第１行、第２行、第４行、及び第６行において、共通のビットの値の並びからなるパターンＰ１を含む。第３行は、２つの相違するパターンＰ１及びＰ２に分解されることが可能である。よって、行列Ａの誤りを含んだビットの分布は、２つのパターンＰ１及びＰ２によって表現されることが可能である。このことに基づいて、行列Ａは、誤りを含んだビットの２つのパターンを含み、すなわち、２ランクの誤りを含むと評価される。この、２ランクの誤りは、エラービット数に基づく場合の１２ビットのエラーと異なる。

【0058】

行列Ｂは、行列Ａと大きく異なる誤りビットの分布を有する。しかしながら、行列Ｂの誤りを含んだビットの分布も、パターンＰ１及びＰ２によって表現されることが可能である。このことに基づいて、行列Ｂも、２ランクの誤りを含むと評価される。

【0059】

図１０は、第１実施形態のメモリシステムで使用される符号語の幾つかのパラメータを示す。ｔを１以上の整数として、ランクメトリック符号を使用してｔランクの誤りが訂正されることを可能にするために、互いに異なる２つの符号語の間のランク距離は、少なくとも、ｄ＝２ｔ＋１である必要がある。すなわち、必要な最小のランク距離はｄである。この距離を確保するために、Ｊ行×Ｊ列のランクメトリック符号の符号語は、（ｄ－１）×Ｍビットの誤り訂正符号パリティを含んでいる必要がある。このような誤り訂正符号を含むランクメトリック符号の例は、以下の通りである。すなわち、図１０に示されるように、Ｊ行×Ｊ列のランクメトリック符号の符号語、すなわち、第１タイプ符号語は、ｔランクの誤りが訂正されることを可能にするために、２ｔ行×Ｊ列の誤り訂正符号パリティを含む。よって、ランクメトリック符号の符号語は、（Ｊ－２ｔ）行×Ｊ列の情報データを含み、すなわち、情報データの符号長は（Ｊ－２ｔ）×Ｊである。ランクメトリック符号については、例えば、Gabidulin, Ernst M. (1985) "Theory of codes with maximum rank distance". Problems of Information Transmission. 21 (1): 1-12に記載されている。

【0060】

図１１は、第１実施形態のメモリシステムでのデータが記憶される領域の例を示す。図１１に示されるように、ランクメトリック符号の符号語は、ビットの列ごとに、メモリセルアレイ２１中の或る１つの領域に記憶される。ランクメトリック符号の符号語の列、すなわち、第１タイプ符号語の列は、以下、第１タイプ符号語列セクションＣＷＣと称される場合がある。各第１タイプ符号語列セクションＣＷＣは、１つのストリングＳＴＲの一部に記憶される。各ストリングＳＴＲのうちの、１つの第１タイプ符号語列セクションＣＷＣを記憶する部分は、以下、ストリングセクションＳＴＲＳと称される場合がある。ストリングセクションＳＴＲＳは、Ｊビットの連続するメモリセルＭＣの組として機能する。１つの第１タイプ符号語の相違する複数の第１タイプ符号語列セクションＣＷＣは、それぞれ、相違する複数のストリングＳＴＲに、１つずつ記憶される。

【0061】

図１２は、第１実施形態のメモリシステムでの第１タイプ符号語の生成のための情報データの分割を概念的に示す。図１２は、１セクタのユーザーデータについて示す。

【0062】

以下の記述における値Ｚは、１つのストリングＳＴＲのうち、第１タイプ符号語の記憶に使用さるビットの数、すなわち、メモリセルＭＣの数を指し、１以上の整数である。すなわち、図７を参照して上記されているように、第１タイプ符号語は第２タイプエンコードを受けて、第２タイプ訂正符号語が生成される。１つの第２タイプ符号語は、１つのストリングＳＴＲに書き込まれる。よって、１ストリングＳＴＲ中のＱビットは、Ｚビットにおいて第１タイプ符号語を記憶し、（Ｑ－Ｚ）ビットにおいて、第２タイプ誤り訂正符号パリティを記憶する。

【0063】

以下の記述における値Ｆは、１セクタのユーザーデータが書き込まれるストリングＳＴＲの数を指し、１以上の整数である。

【0064】

図１２及び図１２についての記述は、各第１タイプ符号語中で、１ランクの誤りの訂正を可能にする方法の例、すなわち、ｔ＝１の例に基づく。よって、各第１タイプ符号語は、２行の第１タイプ誤り訂正符号パリティを含む。ｔが１を超えるケースは、以下の記述中のｔの具体例として１が使用されている箇所の１及びｔ＝１に基づく値が変更されることにより、当業者によって理解されることが可能である。

【0065】

ユーザーデータは、Ｊ行×Ｊ列の第１タイプ符号語を生成するために、複数のセクションに分割され、セクションを使用して第１タイプ符号語が生成される。そして、図１１を参照して上記されているように、各第１タイプ符号語列セクションＣＷＣが１つのストリングセクションＳＴＲＳに書き込まれる。しかしながら、１セクタ、ｔ、及びＪのそれぞれの大きさに基づいて、ユーザーデータの全体がＪビットで割り切られない場合がある。この場合、生成される第１タイプ符号語の組のそれぞれの第１タイプ符号語列セクションＣＷＣの集合の大きさがＪビットの倍数になるように、第１タイプ符号語が生成される対象がリサイズされることが可能である。リサイズの例は、以下に記述されるように、ＵバイトのユーザーデータとＭバイトのメタデータとからなる情報データＳＤを生成することを含む。以下、情報データＳＤのうちの同サイズの複数部分は、情報データセクションＳＤＳと称される場合がある。Ｍは、ＵバイトのユーザーデータとＭバイトのメタデータからなる情報データＳＤの情報データセクションＳＤＳの第１タイプ符号語列セクションＣＷＣがＪビットとなるように決定される。すなわち、（Ｕ＋Ｍ）×８×（Ｊ／（Ｊ－２ｔ））をＪ又はＪの倍数にするＭが決定される。メタデータの例は、巡回冗長検査（Cyclic Redundancy Check; CRC）符号を含む。

【0066】

（Ｕ＋Ｍ）バイトの情報データＳＤの情報データセクションＳＤＳがＪビットのストリングセクションＳＴＲＳに書き込まれるために、Ｋ個のストリングセクションＳＴＲＳが必要である。Ｋは、（Ｕ＋Ｍ）×８×（Ｊ／（Ｊ－２ｔ））／Ｊであり、１以上の整数である。

【0067】

Ｋ個のストリングセクションＳＴＲＳでの記憶のために、Ｚ（すなわち、１ストリングＳＴＲ中の第１タイプ符号語を記憶するビットの数）に基づいて、Ｆ本のストリングＳＴＲが必要である。すなわち、Ｚ×Ｆ＝Ｋである。こうして、１セクタのユーザーデータの第１タイプ符号語の記憶に使用されるＭ（すなわち、メタデータのサイズ）、及びＦ（すなわち、ストリングＳＴＲの数）が決定される。

【0068】

Ｚ／Ｊ個の情報データセクションＳＤＳの各組が、Ｆ個のストリングのうちの１個のストリングＳＴＲに記憶される。

【0069】

次に、図１３を参照して、ユーザーデータの磁気メモリへの書込みについて記述される。図１３は、第１実施形態のメモリシステムでのユーザーデータの記憶のためのデータに対する操作を概念的に示す。

【0070】

図１２を参照して上記されているように、メモリコントローラ３は、１セクタ、すなわち、Ｕバイトのユーザーデータの書込みのために、Ｍバイトのメタデータを生成し、（Ｕ＋Ｍ）バイトの情報データＳＤを生成する。

【0071】

図１３に示されるように、メモリコントローラ３は、情報データＳＤを、Ｊビットのサイズの情報データセクションＳＤＳに分割する。分割により、Ｋ個の情報データセクションＳＤＳが生成される。

【0072】

図１２を参照して上記されているように、１セクタのユーザーデータがＦ個のストリングＳＴＲに書き込まれる。このことに基づいて、列の方向においてＪビットのサイズを有する第１タイプ符号語の生成のために、計Ｊ／Ｆ個のユーザーデータの各々に対して、Ｋ個の情報データセクションＳＤＳの生成のための処理が行われる。

【0073】

メモリコントローラ３は、第１タイプエンコーダ３６１１を使用して、Ｊ／Ｆ個のユーザーデータのうちのＪ個の情報データセクションＳＤＳの各組に対して第１タイプエンコードを行う。以下、第１タイプエンコードが行われる対象であるＪ個の情報データセクションＳＤＳの組は、情報データセクションセットＳＤＳＳと称される場合がある。情報データセクションセットＳＤＳＳは、（Ｊ－２ｔ）×Ｊビットの情報長を有する。第１タイプエンコードの結果、１つの第１タイプ符号語が生成される。第１タイプ符号語は、Ｊ×Ｊビットのサイズを有する。

【0074】

同様にして、メモリコントローラ３は、第１タイプエンコーダ３６１１を使用して、残りの全ての情報データセクションセットＳＤＳＳから第１タイプ符号語を生成する。この結果、Ｚ／Ｊ個の第１タイプ符号語が得られる。

【0075】

メモリコントローラ３は、第２タイプエンコーダ３６１２を使用して、Ｚ／Ｊ個の第１タイプ符号語の組から複数の第２タイプ誤り訂正符号パリティを生成する。すなわち、第２タイプエンコーダ３６１２は、第１タイプ符号語の組のうちの１つのストリングＳＴＲに書き込まれる部分、すなわち、第１タイプ符号語の組のうちの１つのストリングＳＴＲに書き込まれる複数の第１タイプ符号語列セクションＣＷＣの組に対して第２タイプエンコードを行う。第１タイプ符号語列セクションＣＷＣの組を使用する第２タイプエンコードによって、この第１タイプ符号語列セクションＣＷＣの組及び第２タイプ誤り訂正符号パリティを含んだ第２タイプ符号語が生成される。

【0076】

同様にして、メモリコントローラ３は、第２タイプエンコーダ３６１２を使用して、第１タイプ符号語の組のうちの残りの全ての第１タイプ符号語列セクションＣＷＣの組のそれぞれを含んだ複数の第２タイプ符号語を生成する。これにより、Ｊ個の第２タイプ符号語が得られる。Ｊ個の第２タイプ符号語は、Ｊ個の第２タイプ誤り訂正符号パリティの組を含む。メモリコントローラ３は、こうして得られたＪ個の第２タイプ符号語を、書込みデータとして使用して、磁気メモリ２に書き込む。各第２タイプ符号語は、１つのストリングＳＴＲに書き込まれる。

【0077】

図１４、図１５、及び図１６は、第１実施形態のメモリシステムでのエンコードによって生成されるデータの例を示す。図１４、図１５、及び図１６は、Ｕ、Ｊ、及びＺの種々のケースについて示す。図１４、図１５、及び図１６は、それぞれ、第１、第２、及び第３ケースを示す。

【0078】

図１４は、Ｕが５１２、Ｊが３２、Ｚが１１２０の例を示す。ＺはＪの倍数である。図１４に示されるように、Ｕが５１２であることに基づいて、一例において、Ｍは１３であり、すなわち、１３バイトのメタデータが使用される。よって、１セクタのユーザーデータを含んだ情報データＳＤは、５２５バイトのサイズを有する。Ｍは、この例に限られず、図１２を参照して上記されている条件を満たせばよく、Ｕ＝５１２、Ｊ＝３２、ｔ＝１の例に基づくと、（５１２＋Ｍ）×８の積が３０（＝Ｊ－２ｔ）で割り切られることを可能にする数、すなわち、（５１２＋Ｍ）×８／３０を整数とする値であればよい。そのような最小のＭは１３であり、Ｍは、ｎを正の整数として、１３＋１５ｎであればよい。

【0079】

５２５バイトの情報データＳＤから生成されるサイズの第１タイプ符号語が３２ビットのストリングセクションＳＴＲＳに書き込まれるために必要なストリングセクションＳＴＲＳの数は、Ｋ＝５２５×８×（３２／（３２－２ｔ））＝４４８０である。

【0080】

Ｚが１１２０であるため、Ｆ＝４４８０／１１２０＝４であり、すなわち、１セクタのユーザーデータの第１タイプ符号語の記憶は、４個のストリングＳＴＲを必要とする。Ｆが予め決定されていて、Ｆに基づいて、Ｚが決定されてもよい。

【0081】

１つのユーザーデータの記憶に４個のストリングＳＴＲが必要であることに基づいて、第１タイプ符号語の生成のために、８個のユーザーデータが必要である。８は、Ｊ／Ｆ＝３２／４に基づく。

【0082】

ユーザーデータからの第２タイプ符号語の組の具体的な生成は、以下の通りである。すなわち、８個のユーザーデータが集められる。８個の５１２バイトのユーザーデータの各々に１３バイトのメタデータが付加されることにより、８個の５２５バイトの情報データが生成される。８個の情報データＳＤの組は、４４８０個の情報データセクションＳＤＳに分割される。８個の情報データＳＤの組うちの計３２個の情報データセクションＳＤＳから情報データセクションセットＳＤＳＳが形成される。Ｚが１１２０であるため、３５個の情報データセクションセットＳＤＳＳが形成される。３５は、１１２０／３２に基づく。各情報データセクションセットＳＤＳＳは、９６０ビットのサイズを有する。９６０は、３２×３０に基づく。

【0083】

各情報データセクションセットＳＤＳＳに対して第１タイプエンコードが行われ、これにより、３５個の第１タイプ符号語が生成される。各第１タイプ符号語は、２ビット×３２ビット（＝６４ビット）のサイズの第１タイプ誤り訂正符号パリティを含み、３２ビット×３２ビット（＝１０２４ビット）のサイズを有する。

【0084】

３５個の第１タイプ符号語は、３５個の第１タイプ符号語の各々からの１つを含んだ計３５個の第１タイプ符号語列セクションＣＷＣの組に分割される。これにより、第１タイプ符号語列セクションＣＷＣの３２個の組が得られる。第１タイプ符号語列セクションＣＷＣの３２個の組の各々に対して、第２タイプエンコードが行われる。これにより、３２個の第２タイプ符号語が生成される。こうして得られるＰ（＝３２）個の第２タイプ符号語は、以下、第２タイプ符号語セットＴＣＷＳと称される場合がある。３２個の第２タイプ符号語は、それぞれ、３２個のストリングＳＴＲに書き込まれる。

【0085】

図１５は、Ｕが４０９６（すなわち、１セクタのサイズは４Ｋバイト）、Ｊが６４、Ｚが１０８８の例を示す。図１５に示されるように、Ｕが４０９６であることに基づいて、一例において、Ｍは１２０バイトである。よって、１セクタのユーザーデータを含んだ情報データは、４２１６バイトのサイズを有する。Ｍは、Ｕ＝４０９６、Ｊ＝６４、ｔ＝１の例に基づくと、（４０９６＋Ｍ）×８の積が６２（＝Ｊ－２ｔ）で割り切られることを可能にする数、すなわち、（４０９６＋Ｍ）×８／６２を整数とする値であればよい。

【0086】

４２１６バイトの情報データＳＤから生成されるサイズの第１タイプ符号語が６４ビットのストリングセクションＳＴＲＳに書き込まれるために必要なストリングセクションＳＴＲＳの数は、Ｋ＝４２１６×８×（６４／（６４－２ｔ））＝３４８１６である。

【0087】

Ｚが１０８８であるため、Ｆ＝３４８１６／１０８８＝３２であり、すなわち、１セクタのユーザーデータの第１タイプ符号語の記憶は、３２個のストリングを必要とする。

【0088】

１つのユーザーデータの記憶に３２個のストリングＳＴＲが必要であることに基づいて、第１タイプ符号語の生成のために、２個のユーザーデータが必要である。２は、Ｊ／Ｆ＝６４／３２に基づく。

【0089】

ユーザーデータからの第２タイプ符号語の組の具体的な生成は、以下の通りである。すなわち、２つのユーザーデータが集められる。２個の４０９６バイトのユーザーデータの各々に１２０バイトのメタデータが付加されることにより、２個の４２１６バイトの情報データが生成される。２個の情報データＳＤの組は、３４８１６個の情報データセクションＳＤＳに分割される。２個の情報データＳＤの組のうちの計６４個の情報データセクションＳＤＳから情報データセクションセットＳＤＳＳが形成される。Ｚが１０８８であるため、１７個の情報データセクションセットＳＤＳＳが形成される。１７は、１０８８／６４に基づく。各情報データセクションセットＳＤＳＳは、３９６８ビットのサイズを有する。３９６８は、６４×６２に基づく。

【0090】

各情報データセクションセットＳＤＳＳに対して第１タイプエンコードが行われ、これにより、１７個の第１タイプ符号語が生成される。各第１タイプ符号語は、２ビット×６４ビット（＝１２８ビット）のサイズの第１タイプ誤り訂正符号パリティを含み、６４ビット×６４ビット（＝４０９６ビット）のサイズを有する。

【0091】

１７個の第１タイプ符号語の組は、１７個の第１タイプ符号語の各々からの１つを含んだ計１７個の第１タイプ符号語列セクションＣＷＣの組に分割される。これにより、第１タイプ符号語列セクションＣＷＣの６４個の組が得られる。第１タイプ符号語列セクションＣＷＣの６４個の組の各々に対して、第２タイプエンコードが行われる。これにより、６４個の第２タイプ符号語が生成される。６４個の第２タイプ符号語は、それぞれ、６４個のストリングＳＴＲに書き込まれる。

【0092】

図１６は、Ｕが４０９６、Ｊが１２８、Ｚが１１５２の例を示す。図１６に示されるように、Ｕが４０９６であることに基づいて、一例において、Ｍは４４０である。よって、１セクタのユーザーデータを含んだ情報データは、４５３６バイトのサイズを有する。Ｍは、Ｕ＝４０９６、Ｊ＝１２８、ｔ＝１の例に基づくと、（４０９６＋Ｍ）×８の積が１２６（＝Ｊ－２ｔ）で割り切られることを可能にする数、すなわち、（４０９６＋Ｍ）×８／１２６を整数とする値であればよい。

【0093】

４５３６バイトの情報データＳＤから生成されるサイズの第１タイプ符号語が１２８ビットのストリングセクションＳＴＲＳに書き込まれるために必要なストリングセクションＳＴＲＳの数は、Ｋ＝４５３６×８×（１２８／（１２８－２ｔ））＝３６８６４である。

【0094】

Ｚが１１５２であるため、Ｆ＝３６８６４／１１５２＝３２であり、すなわち、１セクタのユーザーデータの第１タイプ符号語の記憶は、３２個のストリングを必要とする。

【0095】

１つのユーザーデータの記憶に３２個のストリングＳＴＲが必要であることに基づいて、第１タイプ符号語の生成のために、４個のユーザーデータが必要である。４は、Ｊ／Ｆ＝１２８／３２に基づく。

【0096】

ユーザーデータからの第２タイプ符号語の組の具体的な生成は、以下の通りである。すなわち、４個のユーザーデータが集められる。４個の４０９６バイトのユーザーデータの各々に４４０バイトのメタデータが付加されることにより、４個の４５３６バイトの情報データが生成される。４つの情報データＳＤの組は、３６８６４個の情報データセクションＳＤＳに分割される。４つの情報データＳＤのうちの計１２８個の情報データセクションＳＤＳから情報データセクションセットＳＤＳＳが形成される。Ｚが１１５２であるため、９個の情報データセクションセットＳＤＳＳが形成される。９は、１１５２／１２８に基づく。各情報データセクションセットＳＤＳＳは、１６１２８ビットのサイズを有する。１６１２８は、１２８×１２６に基づく。

【0097】

各情報データセクションセットＳＤＳＳに対して第１タイプエンコードが行われ、これにより、９個の第１タイプ符号語が生成される。各第１タイプ符号語は、２ビット×１２８ビット（＝２５６ビット）のサイズの第１タイプ誤り訂正符号パリティを含み、１２８ビット×１２８ビット（＝１６３８４）のサイズを有する。

【0098】

９個の第１タイプ符号語の組は、９個の第１タイプ符号語の各々からの１つを含んだ計３５個の第１タイプ符号語列セクションＣＷＣの組に分割される。これにより、第１タイプ符号語列セクションＣＷＣの１２８個の組が得られる。第１タイプ符号語列セクションＣＷＣの１２８個の組の各々に対して、第２タイプエンコードが行われる。これにより、１２８個の第２タイプ符号語が生成される。１２８個の第２タイプ符号語は、それぞれ、１２８個のストリングＳＴＲに書き込まれる。

【0099】

図１７及び図１８は、第１実施形態のメモリシステムでのデコードによって生成されるデータの例を示す。デコードの概要は、エンコードにおいて行われる一連の処理の逆の順序の処理に等しい。図１７は、第２タイプ符号語を使用する誤り訂正に成功するケースを示す。図１８は、第２タイプ符号語を使用する誤り訂正に失敗するケースを示す。

【0100】

図１７に示されるように、メモリコントローラ３は、或る１セクタのユーザーデータの読出しをホスト装置５から要求されると、このユーザーデータを含んだＦ個全ての第２タイプ符号語を、磁気メモリ２から読み出す。各第２タイプ符号語は、図１３を参照して上記されているように、複数の第１タイプ符号語列セクションＣＷＣ、及び第２タイプ誤り訂正符号パリティを含む。各第１タイプ符号語列セクションＣＷＣは、図１１及び図１２を参照して上記されているように、ユーザーデータを含んだ情報データＳＤの情報データセクションＳＤＳと、この第１タイプ符号語列セクションＣＷＣを含んだ第１タイプ符号語中の第１タイプ符号語の一部と、を含む。

【0101】

メモリコントローラ３は、各第２タイプ符号語をデコードする。すなわち、メモリコントローラ３は、各第２タイプ符号語の第２タイプ誤り訂正符号パリティを使用して、この第２タイプ符号語に含まれる複数の第１タイプ符号語列セクションＣＷＣが誤りを含む場合に誤りを訂正する。誤り訂正に成功すると、誤りを含まない第１タイプ符号語列セクションＣＷＣの組が得られる。得られた第１タイプ符号語列セクションＣＷＣの組は、誤りを含まない読出し要求対象ユーザーデータである。

【0102】

図１８に示されるように、第２タイプ符号語のうちのいずれか１つにおける誤り訂正が失敗する場合、メモリコントローラ３は、誤り訂正に失敗した第２タイプ符号語を含む第２タイプ符号語セットＴＣＷＳ中の残りのＪ－Ｆ個の第２タイプ符号語を磁気メモリ２から読み出す。これにより、第２タイプ符号語セットＴＣＷＳが得られ、ひいては、読出し要求対象のユーザーデータを含む複数の第１タイプ符号語が得られる。

【0103】

メモリコントローラ３は、複数の第１タイプ符号語をデコードする。すなわち、メモリコントローラ３は、各第１タイプ符号語の第１タイプ誤り訂正符号パリティを使用して、この第１タイプ符号語に誤りが含まれる場合に誤りを訂正する。デコードの結果、誤りを含まない複数の情報データセクションセットＳＤＳＳが得られる。複数の情報データセクションセットＳＤＳＳの組は、最初に読み出されたＦ個の第２タイプ符号語に含まれる部分において、読出し要求対象ユーザーデータを含むとともに誤りを含まない情報データ、ひいては、誤りを含まない読出し要求対象ユーザーデータを含む。これにより、誤りを含まない読出し要求対象ユーザーデータが得られる。

【0104】

図１９は、第１実施形態のメモリシステムでの或る動作のフローを示す。具体的には、図１９は、ホスト装置５からの書込み要求の対象のユーザーデータのエンコードのフローを示す。図１９のフローは、メモリシステム１が、ホスト装置５から書込み要求と書込み要求の対象のユーザーデータを受け取ると、開始する。

【0105】

メモリコントローラ３は、ユーザーデータから、情報データセクションを生成する（ＳＴ１）。すなわち、メモリコントローラ３は、ユーザーデータとメタデータとから情報データＳＤを生成し、生成された情報データＳＤを複数の情報データセクションＳＤＳに分割する。

【0106】

メモリコントローラ３は、Ｊ／Ｆ個のユーザーデータの全てについて、各ユーザーデータからステップＳＴ１と同様にして情報データセクションが生成されたかを判断する（ＳＴ２）。

【0107】

Ｊ／Ｆ個のユーザーデータの各々についての情報データセクションＳＤＳが生成されていない場合（ＳＴ２＿Ｎｏ）、メモリコントローラ３は、まだ情報データセクションＳＤＳへの分割の対象とされていない次のユーザーデータを選択する（ＳＴ３）。ステップＳＴ３は、ステップＳＴ１に継続する。すなわち、メモリコントローラ３は、選択されているユーザーデータを含んだ情報データＳＤを生成し、生成された情報データＳＤを情報データセクションＳＤＳに分割する。

【0108】

Ｊ／Ｆ個のユーザーデータの各々についての情報データセクションＳＤＳが生成されている場合（ＳＴ２＿Ｙｅｓ）、メモリコントローラ３は、第１タイプエンコーダ３６１１を使用して、１つの情報データセクションセットＳＤＳＳに対して第１タイプエンコードを行う（ＳＴ４）。これにより、１つの第１タイプ符号語が得られる。

【0109】

Ｚ／Ｊ個の情報データセクションセットＳＤＳＳの各々に対して第１タイプエンコードが行われていない場合（ＳＴ６＿Ｎｏ）、メモリコントローラ３は、まだ第１タイプエンコードの対象とされていない次の情報データセクションセットＳＤＳＳを選択する（ＳＴ７）。ステップＳＴ７は、ステップＳＴ４に継続する。すなわち、メモリコントローラ３は、選択されている情報データセクションセットＳＤＳＳに対して第１タイプエンコードを行う。

【0110】

メモリコントローラ３は、Ｚ／Ｊ個の情報データセクションセットＳＤＳＳの全てについて、各情報データセクションセットＳＤＳＳに対して第１タイプエンコードを行ったかを判断する（ＳＴ６）。

【0111】

Ｚ／Ｊ個の情報データセクションセットＳＤＳＳの各々に対して第１タイプエンコードが行われている場合（ＳＴ６＿Ｙｅｓ）、メモリコントローラ３は、第２タイプエンコーダ３６１２を使用して、１つのストリングＳＴＲに書き込まれる予定の第１タイプ符号語列セクションＣＷＣの組に対して第２タイプエンコードを行う（ＳＴ８）。

【0112】

メモリコントローラ３は、Ｊ個の第１タイプ符号語列セクションＣＷＣの組の全てについて、第１タイプ符号語列セクションＣＷＣの各組に対して第２タイプエンコードを行ったかを判断する（ＳＴ９）。

【0113】

Ｊ個の第１タイプ符号語列セクションＣＷＣの組の各々に対して第２タイプエンコードが行われていない場合（ＳＴ９＿Ｎｏ）、メモリコントローラ３は、まだ第２タイプエンコードの対象とされていない次の第１タイプ符号語列セクションＣＷＣの組を選択する（ＳＴ１０）。ステップＳＴ１０は、ステップＳＴ８に継続する。すなわち、メモリコントローラ３は、選択されている第１タイプ符号語列セクションＣＷＣの組に対して第２タイプエンコードを行う。

【0114】

Ｊ個の第１タイプ符号語列セクションＣＷＣの組の各々に対して第２タイプエンコードが行われている場合（ＳＴ８＿Ｎｏ）、フローは終了する。フローの終了により、１つの第２タイプ符号語セットＴＣＷＳが得られる。

【0115】

図２０は、第１実施形態のメモリシステムでの或る動作のフローを示す。具体的には、図２０は、ホスト装置５からの読出し要求の対象のユーザーデータのデコードのフローを示す。図２０のフローは、メモリシステム１が、ホスト装置５から読出し要求を受け取ると、開始する。

【0116】

メモリコントローラ３は、ユーザーデータを含んだＦ個の第２タイプ符号語を磁気メモリ２から読み出す（ＳＴ１１）。

【0117】

メモリコントローラ３は、第２タイプデコーダ３６２２を使用して、Ｆ個の第２タイプ符号語の１つに対して第２タイプデコードを行う（ＳＴ１２）。

【0118】

第２タイプデコードに成功する場合（ＳＴ１３＿Ｙｅｓ）、メモリコントローラ３は、Ｆ個の第２タイプ符号語の全てについて、各々に対する第２タイプデコードが成功しているかを判断する（ＳＴ１４）。

【0119】

Ｆ個の第２タイプ符号語の各々に対する第２タイプデコードが成功していない場合（ＳＴ１４＿Ｎｏ）、メモリコントローラ３は、まだ第２タイプデコードの対象とされていない次の第２タイプ符号語を選択する（ＳＴ１５）。ステップＳＴ１５は、ステップＳＴ１２に継続する。すなわち、メモリコントローラ３は、選択されている第２タイプ符号語に対して、第２タイプデコードを行う。

【0120】

Ｆ個の第２タイプ符号語の各々に対する第２タイプデコードが成功している場合（ＳＴ１４＿Ｙｅｓ）、フローは終了する。この場合、誤りを含まない第１タイプ符号語列セクションＣＷＣの組、ひいては、誤りを含まない読出し要求対象ユーザーデータが得られる。

【0121】

第２タイプデコードに失敗する場合（ＳＴ１３＿Ｎｏ）、メモリコントローラ３は、Ｆ個の第２タイプ符号語を含んだ第２タイプ符号語セットＴＣＷＳを得るために、残りの第２タイプ符号語を磁気メモリ２から読み出す（ＳＴ２１）。ステップＳＴ２１の結果、読出し要求対象のユーザーデータを含んだ第２タイプ符号語セットＴＣＷＳが得られる。

【0122】

メモリコントローラ３は、第２タイプデコーダ３６２２を使用して、第２タイプ符号語セットＴＣＷＳのうちでデコードされていない第２タイプ符号語をデコードする（ＳＴ２２）。すなわち、メモリコントローラ３は、ステップＳＴ１１で読み出された第２タイプ符号語のうちでデコードされていない第２タイプ符号語及びステップＳＴ２１で読み出された第２タイプ符号語に対して第２タイプデコードを行う。

【0123】

メモリコントローラ３は、第２タイプ符号語セットＴＣＷＳ中の１つの第１タイプ符号語に対して第１タイプデコードを行う（ＳＴ２３）。

【0124】

第１タイプデコードに失敗する場合（ＳＴ２４＿Ｎｏ）、フローは終了する。この場合、読出し要求対象のユーザーデータの読出しは失敗であり、ユーザーデータは得られない。

【0125】

第１タイプデコードに成功する場合（ＳＴ２４＿Ｙｅｓ）、メモリコントローラ３は、第２タイプ符号語セットＴＣＷＳ中の全ての、すなわち、Ｚ／Ｊ個の第１タイプ符号語に対する第１タイプデコードが成功するかを判断する（ＳＴ２５）。

【0126】

第２タイプ符号語セットＴＣＷＳ中のＺ／Ｊ個の第１タイプ符号語に対する第１タイプデコードが成功する場合（ＳＴ２５＿Ｙｅｓ）、Ｚ／Ｊ個の情報データセクションセットＳＤＳＳが得られる。Ｚ／Ｊ個の情報データセクションセットＳＤＳＳは、誤りを含まない読出し要求対象ユーザーデータのセクションを含む。よって、メモリコントローラ３は、得られたＺ／Ｊ個の情報データセクションセットＳＤＳＳから誤りを含まない読出し要求対象ユーザーデータを生成し、フローは終了する。

【0127】

第２タイプ符号語セットＴＣＷＳ中の全ての、すなわち、Ｚ／Ｊ個の第１タイプ符号語に対する第１タイプデコードが成功していない場合（ＳＴ２５＿Ｎｏ）、メモリコントローラ３は、まだ第１タイプデコードの対象とされていない第１タイプ符号語を選択する（ＳＴ２６）。ステップＳＴ２６は、ステップＳＴ２３に継続する。すなわち、メモリコントローラ３は、選択されている第１タイプ符号語に対して第１タイプデコードを行う。

【0128】

１．３．利点（効果）
第１実施形態によれば、以下に記述されるように、データの誤りへの耐性の高いメモリシステムが提供されることが可能である。

【0129】

磁気メモリ２などのＦＩＦＯ型の磁気メモリは、以下の２つのパターンの意図しない磁気シフトを起こし得る。図２１及び図２２は、それぞれ、磁気メモリでの意図と異なる磁壁シフトの第１パターン及び第２パターンを示す。図２１及び図２２に示されるシフトは、全磁壁の各々を、１ビット分、すなわち、各磁壁がシフト前に位置している単位部分ＭＬの境界から、隣の境界にシフトすることを意図されている。よって、磁気メモリ２は、シフト後、α及びβを正の整数として、単位部分ＭＬ＿αと単位部分ＭＬ＿α＋１に基づくメモリセルＭＣ＿βがシフト後に単位部分ＭＬ＿α＋１と単位部分ＭＬ＿α＋２に基づくと認識する。

【0130】

図２１に示されるように、第１パターンでは、或る１つの磁壁が意図されない位置にシフトする。すなわち、シフト前に単位部分ＭＬ＿３とＭＬ＿４との間に位置する磁壁が、意図されている単位部分ＭＬ＿４とＭＬ＿５の境界を越えて、単位部分ＭＬ＿５とＭＬ＿６の境界までシフトしている。シフト前、単位部分ＭＬ＿３とＭＬ＿４とによってメモリセルＭＣ＿５は、“１”データを記憶し、単位部分ＭＬ＿４とＭＬ＿５とによってメモリセルＭＣ＿６は、“０”データを記憶している。しかしながら、意図しない磁壁のシフトの結果、単位部分ＭＬ＿４とＭＬ＿５とによってメモリセルＭＣ＿５は“０”データを記憶しているとともに単位部分ＭＬ＿５とＭＬ＿６とによってメモリセルＭＣ＿４は“１”データを記憶している。これは、シフトにより、図２１に示されているビットの連なりが、２ビットの誤りを含むことになったことを意味する。このように、第１のパターンの動作の発生によって、ランダムエラーが起こる。

【0131】

図２２に示されるように、第２パターンでは、全ての磁壁が意図されない位置までシフトする。すなわち、全ての磁壁が、シフト前に磁壁が位置している単位部分ＭＬの境界から、２つ先の境界までシフトしている。この結果、図２２のストリングＳＴＲ中のビットのパターンの例に基づくと、メモリセルＭＣ＿７、ＭＣ＿４、ＭＣ＿３、ＭＣ＿２、及びＭＣ１が計５ビットの誤りを含むことになったことを意味する。また、単位部分ＭＬ＿１の磁化は、記憶される値に基づく向きに設定されていないにも関わらず、メモリセルＭＣ＿８のビットが空に維持されることはできないため、メモリセルＭＣ＿８には適当な値が挿入される。この値は、誤りとして機能し得る。さらに、磁壁シフトの前後で、ほとんどのビットは位置がずれているのみであって、情報そのものは失われていない。しかしながら、シフト前に末端の単位部分ＭＬ（すなわち、図の例では、単位部分ＭＬ＿８）の磁化に基づくデータ読出しが行われる前に、磁壁シフトによって、シフト前に単位部分ＭＬ＿８が有していた磁化の情報は失われる。このため、１ビットの情報（すなわち、図の例では、シフト前のメモリセルＭＣ＿１による“１”データ）が失われる。このように、第２パターンの磁気シフトの発生によって、バーストエラーが起こる。

【0132】

第２パターンの磁気シフトは、ＦＩＦＯ型の磁気メモリの本来的な構造及び動作に起因する。よって、第２パターンの磁気シフトの発生を十分に抑制することは難しい。第２パターンに起因する誤りは、複数のストリングに書き込まれるデータに対する符号化を使用して訂正され得る。しかしながら、そのためには、非常に多くのストリング、すなわち、磁性体の細線が必要である。これは、磁気メモリの製造コスト及び面積を大きく上昇させる。

【0133】

第１実施形態のメモリシステム１は、複数のストリングＳＴＲに書き込まれるデータから、第１タイプ符号語を生成し、第１タイプ符号語を含んだデータを磁気メモリ２に書き込む。第１タイプ符号語は、ランクに基づく数の誤りを訂正できる。誤りのランクが第１タイプ符号語当たり訂正可能なランクの数であるｔ以下である限り、第１タイプ符号語がバーストエラーを含んでいるとしても、バーストエラーが訂正されることが可能である。

【0134】

メモリシステム１は、ランクに基づく第１タイプ符号語を使用する。第１タイプ符号語は、図１０を参照してなされている記述から明らかなように、ストリングＳＴＲの延びる方向に誤り訂正符号を設けることによって生成されることが可能である。誤り訂正符号がストリングＳＴＲの延びる方向に付加されるにも関わらず、バーストエラーのようなストリングＳＴＲの延びる方向に沿って並ぶ多くの誤りが訂正されることが可能である。すなわち、ストリングＳＴＲの延びる方向に沿って並ぶ多くの誤りの訂正のために磁性体ＵＴを多く設ける必要がない。このため、小面積の磁気メモリ２が製造されることが可能である。

【0135】

メモリシステム１は、１つのストリングＳＴＲに書き込まれるビットの列から第２タイプ符号語を生成し、第２タイプ符号語を１つのストリングＳＴＲに書き込む。第２タイプ符号語のデコードによって、誤りを含まない読出し要求対象ユーザーデータが得られる場合、第１タイプデコードは行われない。このため、バーストエラーが発生していない場合に短時間でデータが読み出されることが可能である。

【0136】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0137】

１００…情報処理システム、１…メモリシステム、５…ホスト装置、２…磁気メモリ、３…メモリコントローラ、３１…ホストインターフェース、３２…ＲＯＭ、３３…ＲＡＭ、３４…ＣＰＵ、３５…メモリインターフェース、３６…誤り訂正回路、２１…メモリセルアレイ、２２…制御回路、ＳＴＲ…ストリング、ＭＣ…メモリセル、ＭＬ…単位部分、ＳＬ…ソース線、ＢＬ…ビット線、ＦＬ…フィールド線、ＵＴ…磁性体、ＬＳ…積層体、４１…導電体、４２…導電体、４３…導電体、３６１…エンコーダ、３６２…デコーダ、３６１１…第１タイプエンコーダ、３６１２…第２タイプエンコーダ、３６１３…データバッファ、３６２１…第１タイプデコーダ、３６２２…第２タイプデコーダ、３６２３…データバッファ、ＳＴＲ…ストリング、ＣＷＣ…第１タイプ符号語列セクション、ＳＴＲＳ…ストリングセクション、ＳＤ…情報データ、ＳＤＳ…情報データセクション、ＳＤＳＳ…情報データセクションセット、ＴＣＷＳ…第２タイプ符号語セット

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】