特開 2024-135453 チャージポンプ回路、表示ドライバ及び表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024135453

(43)【公開日】2024-10-04

(54)【発明の名称】チャージポンプ回路、表示ドライバ及び表示装置

(51)【国際特許分類】

   H02M 3/07 20060101AFI20240927BHJP

【ＦＩ】

H02M3/07

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2023046144

(22)【出願日】2023-03-23

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001025

【氏名又は名称】弁理士法人レクスト国際特許事務所

(72)【発明者】

【氏名】土 弘

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA02

5H730AS01

5H730AS04

5H730AS05

5H730BB02

5H730BB03

5H730DD04

5H730EE59

5H730FD01

5H730FG01

(57)【要約】

【目的】リップルを低減させることが可能なチャージポンプ回路、当該チャージポンプ回路を含む表示ドライバ及び表示装置を提供することを目的とする。
【構成】本発明では、チャージポンプ駆動信号によってコンデンサを繰り返し充放電させることで目標電圧値まで昇圧又は降圧した出力電圧を生成するにあたり、当該出力電圧の電圧値が目標電圧値に到達する手前で、上記したチャージポンプ駆動信号を生成する出力バッファの駆動能力を低下させる。
【選択図】図１

【特許請求の範囲】

【請求項1】

コンデンサを含み、チャージポンプ駆動信号によって前記コンデンサを繰り返し充放電させつつ前記コンデンサの一端の第１のノードに生じた電圧を出力ノードに導出することで前記出力ノードの電圧を目標電圧値に至らせるまで昇圧又は降圧し、前記出力ノードの電圧を出力電圧として出力するチャージポンプ回路であって、
前記出力電圧に追従して電圧値が変化する帰還電圧と前記目標電圧値に対応した第１の参照電圧との大きさを比較し前記帰還電圧が前記第１の参照電圧を超えたか否かを示す第１の比較結果信号と共に、前記目標電圧値の手前の電圧値に対応した第２の参照電圧と前記帰還電圧との大きさを比較し前記帰還電圧が前記第２の参照電圧を超えたか否かを示す第２の比較結果信号を生成するコンパレータ回路と、
前記第１の比較結果信号が、前記帰還電圧が前記第１の参照電圧を超えたことを示す場合には前記コンデンサの充放電を停止させるチャージポンプ制御信号を生成する一方、前記帰還電圧が前記第１の参照電圧を超えていないことを示す場合には前記コンデンサを充放電させる発振信号を前記チャージポンプ制御信号として生成する第１の制御回路と、
前記第２の比較結果信号が、前記帰還電圧が前記第２の参照電圧を超えたことを示す場合には低駆動モードを示し、前記帰還電圧が前記第２の参照電圧を超えていないことを示す場合には高駆動モードを示す駆動能力制御信号を生成する第２の制御回路と、
前記チャージポンプ制御信号を増幅した信号を第２のノードを介して前記チャージポンプ駆動信号として出力する出力バッファと、を含み、
前記出力バッファは、前記駆動能力制御信号が前記低駆動モードを示す場合には前記高駆動モードを示す場合に比べて前記第２のノードに流す電流を低くすることを特徴とするチャージポンプ回路。

【請求項2】

前記コンパレータ回路は、
前記第１の参照電圧と前記帰還電圧との差分に対応した第１の差動出力電流及び第２の差動出力電流を出力する差動対と、
前記第１の差動出力電流をミラーしてソースタイプの２系統の第１のミラー電流及び第２のミラー電流を生成し、前記第１のミラー電流を第１の出力ノードに送出すると共に前記第２のミラー電流を第２の出力ノードに送出する第１のカレントミラー回路と、
前記第２の差動出力電流をミラーしてシンクタイプの２系統の第３のミラー電流及び第４のミラー電流を生成し、前記第３のミラー電流を前記第１の出力ノードから引き抜くと共に前記第４のミラー電流を前記第２の出力ノードから引き抜く第２のカレントミラー回路と、を含み、
前記第１のミラー電流と前記第３のミラー電流の比と、前記第２のミラー電流と前記第４のミラー電流の比と、が異なる値となるように前記第１～第４のミラー電流が設定され、
前記第１のミラー電流と前記第３のミラー電流とが前記第１の出力ノードで結合することで前記第１の出力ノードに生じた電圧を前記第１の比較結果信号として出力すると共に、前記第２のミラー電流と前記第４のミラー電流とが前記第２の出力ノードで結合することで前記第２の出力ノードに生じた電圧を前記第２の比較結果信号として出力することを特徴とする請求項１に記載のチャージポンプ回路。

【請求項3】

前記第１のカレントミラー回路における前記第１の差動出力電流に対する前記第１のミラー電流及び前記第２のミラー電流各々の電流ミラー比は等しく、
前記第２のカレントミラー回路における前記第２の差動出力電流に対する前記第４のミラー電流の電流ミラー比が、前記第２の差動出力電流に対する前記第３のミラー電流の電流ミラー比よりも高いことを特徴とする請求項２に記載のチャージポンプ回路。

【請求項4】

前記第１のカレントミラー回路における前記第１の差動出力電流に対する前記第２のミラー電流の電流ミラー比が、前記第１の差動出力電流に対する前記第１のミラー電流の電流ミラー比より高く、
前記第２のカレントミラー回路における前記第２の差動出力電流に対する前記第３のミラー電流及び前記第４のミラー電流各々の電流ミラー比が等しいことを特徴とする請求項２に記載のチャージポンプ回路。

【請求項5】

前記出力バッファは、夫々が前記チャージポンプ制御信号を自身のゲートで受け、前記チャージポンプ制御信号に基づく電流を前記第２のノードに送出又は前記第２のノードから引き抜く複数のトランジスタを含み、
前記駆動能力制御信号が前記高駆動モードを示す場合には前記複数のトランジスタを全て活性化させる一方、前記駆動能力制御信号が前記低駆動モードを示す場合には前記複数のトランジスタのうちの少なくとも１つを非活性化させることを特徴とする請求項１～４のいずれか１に記載のチャージポンプ回路。

【請求項6】

複数の表示セルが配置されている表示パネルを映像信号に基づき駆動する表示ドライバであって、
前記表示パネルを駆動する信号群を生成して前記表示パネルに供給する回路群と、
請求項３に記載のチャージポンプ回路を含み、前記チャージポンプ回路から出力された前記出力電圧に基づき前記回路群を動作させる電源電圧を生成する電源回路と、を有することを特徴とする表示ドライバ。

【請求項7】

複数の表示セルが配置されている表示パネルと、映像信号に基づき前記表示パネルを駆動する信号群を生成する表示ドライバと、を有する表示装置であって、
前記表示ドライバは、
前記表示パネルを駆動する信号群を生成して前記表示パネルに供給する回路群と、
請求項３に記載のチャージポンプ回路を含み、前記チャージポンプ回路から出力された前記出力電圧に基づき前記回路群を動作させる電源電圧を生成する電源回路と、を有することを特徴とする表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源電圧を生成するチャージポンプ回路、当該チャージポンプ回路を含む表示ドライバ及び表示装置に関する。

【背景技術】

【0002】

映像信号に基づく駆動信号を液晶又は有機ＥＬ表示パネルに供給するデータドライバには、所定の電源電圧に基づき、当該データドライバに含まれる各種回路を動作させる為の内部電源電圧を生成する電源回路が設けられている。内部電源電圧は当該各種回路の動作に応じた電流を出力する。

【0003】

また、このような電源回路として、所定の電源電圧の電圧値を降圧又は昇圧するチャージポンプ回路を備えたものが提案されている（例えば特許文献１参照）。

【0004】

当該チャージポンプ回路は、例えば所定の電源電圧をアノードで受けるダイオードと、当該ダイオードのカソードに一端が接続されている容量素子と、当該容量素子を充放電させる駆動回路と、を少なくとも含み、当該ダイオードのカソードと当該容量素子との接続ノードに生じた電圧が導出される出力ノードを更に含む。駆動回路は、クロック信号による２値（論理レベル０、１）の電圧を交互に容量素子の他端に印加することで、当該容量素子を充電する充電動作と放電させる放電動作とを交互に繰り返し実行する。尚、駆動回路は、当該出力ノードに生成される電圧が所定の目標電圧値を超えたら、上記した容量素子に対する２値の電圧の印加動作を停止し、当該出力ノードに生成される電圧が目標電圧値を下回ったら再び上記した２値の電圧の印加動作を再開することで容量素子を充放電させる。これにより、所定の電源電圧を昇圧又は降圧して当該出力ノードの電圧値を上記目標電圧値に収束させた電圧が内部電源電圧として生成される。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００２－２０７４４１号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ところで、チャージポンプ回路では、電圧を迅速に昇圧（降圧）した場合にはその電圧が目標電圧に到達した後の電圧の降下（上昇）に生じるリップルが大きくなる。

【0007】

そこで、本願発明は、リップルを低減させることが可能なチャージポンプ回路、当該チャージポンプ回路を含む表示ドライバ及び表示装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明に係るチャージポンプ回路は、コンデンサを含み、チャージポンプ駆動信号によって前記コンデンサを繰り返し充放電させつつ前記コンデンサの一端の第１のノードに生じた電圧を出力ノードに導出することで前記出力ノードの電圧を目標電圧値に至らせるまで昇圧又は降圧し、前記出力ノードの電圧を出力電圧として出力するチャージポンプ回路であって、前記出力電圧に追従して電圧値が変化する帰還電圧と前記目標電圧値に対応した第１の参照電圧との大きさを比較し前記帰還電圧が前記第１の参照電圧を超えたか否かを示す第１の比較結果信号と共に、前記目標電圧値の手前の電圧値に対応した第２の参照電圧と前記帰還電圧との大きさを比較し前記帰還電圧が前記第２の参照電圧を超えたか否かを示す第２の比較結果信号を生成するコンパレータ回路と、前記第１の比較結果信号が、前記帰還電圧が前記第１の参照電圧を超えたことを示す場合には前記コンデンサの充放電を停止させるチャージポンプ制御信号を生成する一方、前記帰還電圧が前記第１の参照電圧を超えていないことを示す場合には前記コンデンサを充放電させる発振信号を前記チャージポンプ制御信号として生成する第１の制御回路と、前記第２の比較結果信号が、前記帰還電圧が前記第２の参照電圧を超えたことを示す場合には低駆動モードを示し、前記帰還電圧が前記第２の参照電圧を超えていないことを示す場合には高駆動モードを示す駆動能力制御信号を生成する第２の制御回路と、前記チャージポンプ制御信号を増幅した信号を第２のノードを介して前記チャージポンプ駆動信号として出力する出力バッファと、を含み、前記出力バッファは、前記駆動能力制御信号が前記低駆動モードを示す場合には前記高駆動モードを示す場合に比べて前記第２のノードに流す電流を低くする。

【0009】

本発明に係る表示ドライバは、複数の表示セルが配置されている表示パネルを映像信号に基づき駆動する表示ドライバであって、前記表示パネルを駆動する信号群を生成して前記表示パネルに供給する回路群と、上記したチャージポンプ回路を含み、前記チャージポンプ回路から出力された前記出力電圧に基づき前記回路群を動作させる電源電圧を生成する電源回路と、を有する。

【0010】

本発明に係る表示装置は、複数の表示セルが配置されている表示パネルと、映像信号に基づき前記表示パネルを駆動する信号群を生成する表示ドライバと、を有する表示装置であって、前記表示ドライバは、前記表示パネルを駆動する信号群を生成して前記表示パネルに供給する回路群と、請求項３に記載のチャージポンプ回路を含み、前記チャージポンプ回路から出力された前記出力電圧に基づき前記回路群を動作させる電源電圧を生成する電源回路と、を有する。

【発明の効果】

【0011】

本発明に係るチャージポンプ回路では、チャージポンプ駆動信号によってコンデンサを繰り返し充放電させることで目標電圧値まで昇圧又は降圧した出力電圧を生成するにあたり、当該出力電圧の電圧値が目標電圧値に到達する手前で、上記したチャージポンプ駆動信号を生成する出力バッファの駆動能力を低下させる。

【0012】

これにより、目標電圧値の手前で、チャージポンプ動作による出力電圧の昇圧又は降圧時の電圧変化速度が低下するので、当該出力電圧に生じるリップルを抑制することが可能となる。

【図面の簡単な説明】

【0013】

【図1】本発明に係る第１の実施例としてのチャージポンプ回路１００＿１の構成を示す回路図である。

【図2】コンパレータ及びチャージポンプ回路の動作状態を表す図である。

【図3】チャージポンプ回路１００＿１の動作を表すタイムチャートである。

【図4】第２の実施例としてのチャージポンプ回路１００＿２の構成を示す回路図である。

【図5】コンパレータ回路１０の内部構成を示す回路図である。

【図6】第３の実施例としてのチャージポンプ回路１００＿３の構成を示す回路図である。

【図7】第４の実施例としてのチャージポンプ回路１００＿４の構成を示す回路図である。

【図8】図７に示すコンパレータ回路１０Ｂ及びチャージポンプ回路１００＿４の動作状態を表す図である。

【図9】コンパレータ回路１０Ｂの内部構成を示す回路図である。

【図10】表示装置３００の概略構成を示すブロック図である。

【発明を実施するための形態】

【実施例0014】

図１は、本発明に係る第１の実施例としてのチャージポンプ回路１００＿１の構成を示す回路図である。

【0015】

チャージポンプ回路１００＿１は、電源電圧ＶＤＤを受け、当該電源電圧ＶＤＤの電圧値を昇圧してその電圧値を所定の目標電圧値に至らせた出力電圧ＶＧＨを生成する昇圧回路である。チャージポンプ回路１００＿１は、チャージポンプ部ＰＭＰ及び駆動部ＤＲＶを有する。尚、チャージポンプ回路１００＿１の出力電圧ＶＧＨは、昇圧生成された電源電圧として不図示の負荷回路に供給され、当該負荷回路の動作に応じた電流を出力する。

【0016】

チャージポンプ部ＰＭＰは、ダイオードＤ０及びＤ１、コンデンサＣ０及びＣｈ、抵抗Ｒａ及びＲｂを含む。

【0017】

ダイオードＤ０は、電源電圧ＶＤＤを自身のアノードで受け、当該電源電圧ＶＤＤから自身の順方向電圧Ｖｆを差し引いた電圧をノードｎ０を介してダイオードＤ１のアノード及びコンデンサＣ０の一端に印加する。ダイオードＤ１のカソードは出力ノードｎ１を介してコンデンサＣｈの一端、及び抵抗Ｒａの一端に接続されている。抵抗Ｒａの他端は抵抗Ｒｂの一端に接続されており、当該抵抗Ｒｂの他端には接地電圧ＧＮＤが印加されている。

【0018】

チャージポンプ部ＰＭＰは、上記した出力ノードｎ１に生じている電圧を出力電圧ＶＧＨとして出力すると共に、当該出力電圧ＶＧＨを以下の数式（１）に示されるように、抵抗Ｒａ及びＲｂによって分圧した電圧を帰還電圧Ｖｆｂｈとして駆動部ＤＲＶに供給する。

【0019】

Ｖｆｂｈ＝ＶＧＨ・Ｒｂ／（Ｒａ＋Ｒｂ） …（１）
また、数式（１）より、帰還電圧Ｖｆｂｈの目標電圧を第１の参照電圧Ｖｒｅｆにより指定することにより、出力電圧ＶＧＨの目標電圧を設定することができる。すなわち、出力電圧ＶＧＨの目標電圧は以下の数式（２）で示される。

【0020】

ＶＧＨ＝Ｖｒｅｆ・（Ｒａ＋Ｒｂ）／Ｒｂ …（２）
尚、チャージポンプ部ＰＭＰに含まれるコンデンサＣ０の他端が駆動部ＤＲＶに接続されている。

【0021】

駆動部ＤＲＶは、コンパレータ１０１及び１０２、制御部４０及び出力バッファ部５０で構成される。

【0022】

コンパレータ１０１は、出力電圧ＶＧＨの目標電圧値に対応した所定の電圧値を有する第１の参照電圧Ｖｒｅｆと、上記した帰還電圧Ｖｆｂｈとを受け、両者の大きさを比較する。ここで、図２に示すように、帰還電圧Ｖｆｂｈが参照電圧Ｖｒｅｆ以下である場合には、コンパレータ１０１は、論理レベル１の第１の比較結果信号Ｓｏを制御部４０に供給する。一方、帰還電圧Ｖｆｂｈが参照電圧Ｖｒｅｆより大きい場合には、コンパレータ１０１は、論理レベル０の比較結果信号Ｓｏを制御部４０に供給する。

【0023】

コンパレータ１０２は、参照電圧Ｖｒｅｆよりも低い所定の電圧値を有する第２の参照電圧ＶｒｅｆＡと、上記した帰還電圧Ｖｆｂｈと、を受け、両者の大きさを比較する。ここで、図２に示すように帰還電圧Ｖｆｂｈが参照電圧ＶｒｅｆＡ以下である場合には、コンパレータ１０２は、論理レベル１の第２の比較結果信号Ｓｃを制御部４０に供給する。一方、帰還電圧Ｖｆｂｈが参照電圧ＶｒｅｆＡより大である場合には、コンパレータ１０２は、論理レベル０の比較結果信号Ｓｃを制御部４０に供給する。

【0024】

制御部４０は、ナンドゲート４１、インバータ４２及び４３を含む。

【0025】

ナンドゲート４１は、所定周期で第１の電圧（ＶＤＤ）の状態（論理レベル１）及び第２の電圧（ＧＮＤ）の状態（論理レベル０）を交互に繰り返す発振信号としてのクロック信号ＣＬＫ、及び上記した比較結果信号Ｓｏを受ける。この際、ナンドゲート４１は、比較結果信号Ｓｏが論理レベル１を示している間は、クロック信号ＣＬＫをチャージポンプ制御信号Ｓｏ１として出力バッファ部５０に供給する。また、比較結果信号Ｓｏが論理レベル０を示している間は、ナンドゲート４１は、論理レベル１の状態に固定されたチャージポンプ制御信号Ｓｏ１を出力バッファ部５０に供給する。

【0026】

インバータ４２は、上記した比較結果信号Ｓｃを受け、当該比較結果信号Ｓｃの論理レベルを反転させた信号を出力バッファ部５０の電流出力能力を示す駆動能力制御信号Ｓｃ１ｖとしてインバータ４３及び出力バッファ部５０に供給する。すなわち、インバータ４２は、比較結果信号Ｓｃが、帰還電圧Ｖｆｂｈが参照電圧ＶｒｅｆＡ以下であることを示す場合には高駆動モードを示す論理レベル０の駆動能力制御信号Ｓｃ１ｖを生成し、これをインバータ４３及び出力バッファ部５０に供給する。一方、比較結果信号Ｓｃが、帰還電圧Ｖｆｂｈが参照電圧ＶｒｅｆＡより大きいことを示す場合には低駆動モードを示す論理レベル１の駆動能力制御信号Ｓｃ１ｖを生成し、これをインバータ４３及び出力バッファ部５０に供給する。

【0027】

インバータ４３は、かかる駆動能力制御信号Ｓｃ１ｖの論理レベルを反転させた信号を駆動能力制御信号Ｓｃ１として出力バッファ部５０に供給する。

【0028】

出力バッファ部５０は、Ｐチャネル型のトランジスタ５１、５３、Ｎチャネル型のトランジスタ５２、スイッチ素子５４及び５５を含む。

【0029】

トランジスタ５１は、自身のゲートでチャージポンプ制御信号Ｓｏ１を受け、自身のソースで電源電圧ＶＤＤを受ける。トランジスタ５２は、自身のゲートでチャージポンプ制御信号Ｓｏ１を受け、自身のソースで接地電圧ＧＮＤを受ける。トランジスタ５１及び５２各々のドレインは共にノードｎ２に接続されている。よって、トランジスタ５１及び５２は、当該チャージポンプ制御信号Ｓｏ１に応じて相補的に一方がオン状態、他方がオフ状態に設定される。具体的には、チャージポンプ制御信号Ｓｏ１が論理レベル０を示す場合にはトランジスタ５１がオン状態となり、電源電圧ＶＤＤに基づく電流をノードｎ２に送出する。一方、チャージポンプ制御信号Ｓｏ１が論理レベル１を示す場合にはトランジスタ５２がオン状態となり、ノードｎ２の電圧を接地電圧ＧＮＤに至らせる。

【0030】

スイッチ素子５４は、低駆動モードを指定する論理レベル１の駆動能力制御信号Ｓｃ１ｖを受けた場合にオフ状態になる。一方、高駆動モードを指定する論理レベル０の駆動能力制御信号Ｓｃ１ｖを受けた場合にはスイッチ素子５４はオン状態となり、チャージポンプ制御信号Ｓｏ１をトランジスタ５３のゲートに供給する。

【0031】

スイッチ素子５５は、高駆動モードを指定する論理レベル１の駆動能力制御信号Ｓｃ１を受けた場合にオフ状態になる。一方、低駆動モードを指定する論理レベル０の駆動能力制御信号Ｓｃ１を受けた場合には、スイッチ素子５５はオン状態となり、電源電圧ＶＤＤをトランジスタ５３のゲートに供給する。

【0032】

トランジスタ５３は、自身のソースで電源電圧ＶＤＤを受け、自身のドレインがノードｎ２に接続されている。トランジスタ５３は、スイッチ素子５４がオン、スイッチ素子５５がオフ状態となる場合に当該スイッチ素子５４を介してチャージポンプ制御信号Ｓｏ１を自身のゲートで受ける。この際、トランジスタ５３は、当該チャージポンプ制御信号Ｓｏ１に応じて、電源電圧ＶＤＤに基づく電流をノードｎ２に送出する。一方、スイッチ素子５４がオフ、スイッチ素子５５がオン状態となる場合には、トランジスタ５３はオフ状態（非活性状態）となり、上記したノードｎ２への電流送出動作を停止する。

【0033】

よって、上記したトランジスタ５１～５３、スイッチ素子５４及び５５の動作により、ノードｎ２は電源電圧ＶＤＤ又は接地電圧ＧＮＤの状態となる。

【0034】

出力バッファ部５０は、当該ノードｎ２に生じた電圧（ＶＤＤ又はＧＮＤ）を有する信号を、チャージポンプ駆動信号Ｓｐとしてチャージポンプ部ＰＭＰに供給する。

【0035】

以下に、図３に示されるタイムチャートを参照して、チャージポンプ回路１００＿１の動作について説明する。尚、チャージポンプ回路１００＿１の出力ノードｎ１は不図示の負荷回路と接続され、電源電圧として電圧ＶＧＨが当該負荷回路に供給されているものとする。

【0036】

先ず、出力電圧ＶＧＨに対応した帰還電圧Ｖｆｂｈが第１の参照電圧Ｖｒｅｆより低い場合、トランジスタ５１及び５２がクロック信号ＣＬＫに応じて交互にオン状態となる。これにより、第１の電圧（ＶＤＤ）及び第２の電圧（ＧＮＤ）の状態が交互に現れるチャージポンプ駆動信号Ｓｐがチャージポンプ部ＰＭＰのコンデンサＣ０の他端に供給される。この際、コンデンサＣ０の他端に第２の電圧（ＧＮＤ）が印加されている間（充電期間）は、コンデンサＣ０の一端、つまりノードｎ０の電圧は、ダイオードＤ０の順方向電圧Ｖｆにより、電圧（ＶＤＤ－Ｖｆ）となる。また、コンデンサＣ０の他端に第１の電圧（ＶＤＤ）が印加されている間（ポンプ期間）、ノードｎ０の電圧は昇圧される。このような充電期間及びポンプ期間でのコンデンサＣ０の充放電が繰り返されるチャージポンプ動作により、出力電圧ＶＧＨ及び帰還電圧Ｖｆｂｈの電圧値が図３に示すように徐々に上昇する。この際、ダイオードＤ１の順方向電圧Ｖｆにより、出力電圧ＶＧＨは、以下のように、電圧（２ＶＤＤ－２Ｖｆ）が上限となる。

【0037】

ＧＮＤ＜ＶＧＨ≦２（ＶＤＤ－Ｖｆ） …（３）
すなわち、出力電圧ＶＧＨは、上記式（３）の範囲内において、数式（２）で示される第１の参照電圧Ｖｒｅｆに応じた目標電圧を生成することができる。

【0038】

ところで、帰還電圧Ｖｆｂｈが第２の参照電圧ＶｒｅｆＡ以下である場合には、論理レベル１の比較結果信号Ｓｃに応じてスイッチ素子５４がオン、スイッチ素子５５がオフ状態となる。よって、チャージポンプ回路１００＿１は、上記したポンプ期間においてトランジスタ５１と共にトランジスタ５３が活性化し、両トランジスタから電流がノードｎ２に送出される高駆動モードの状態となる。かかる高駆動モードにより、出力電圧ＶＧＨ及び帰還電圧Ｖｆｂｈは比較的急峻にその電圧値が上昇する。

【0039】

その後、図３に示す時点ｔ１で、帰還電圧Ｖｆｂｈが第２の参照電圧ＶｒｅｆＡを超えると、論理レベル０の比較結果信号Ｓｃに応じてスイッチ素子５４がオフ、スイッチ素子５５がオン状態となる。これにより、トランジスタ５３が動作を停止（非活性化）するので、チャージポンプ回路１００＿１は、トランジスタ５１及び５３のうちのトランジスタ５１のみで電流をノードｎ２に送出する低駆動モードの状態となる。よって、時点ｔ１以降の低駆動モードでは、図３に示すように、高駆動モード時に比べて出力電圧ＶＧＨ及び帰還電圧Ｖｆｂｈの電圧上昇が緩やかになる。

【0040】

そして、図３に示す時点ｔ２で、帰還電圧Ｖｆｂｈが第１の参照電圧Ｖｒｅｆを超えると、論理レベル０固定の比較結果信号Ｓｏによりトランジスタ５２がオン状態に固定され、チャージポンプ駆動信号Ｓｐが接地電圧ＧＮＤに固定される。これにより、コンデンサＣ０による充放電動作が停止するので、チャージポンプ回路１００＿１のチャージポンプ動作が停止し、ノードｎ１に接続される負荷回路への電流出力により出力電圧ＶＧＨ及び帰還電圧Ｖｆｂｈの電圧値が緩やかに低下してゆく。

【0041】

よって、その後、帰還電圧Ｖｆｂｈが第１の参照電圧Ｖｒｅｆ以下になると、再び上記した低駆動モードでの動作に移行する。チャージポンプ回路１００＿１は、上記した低駆動モードの状態及び停止状態を繰り返すことで、出力電圧ＶＧＨの電圧値を、第１の参照電圧Ｖｒｅｆに対応した数式（２）で示される目標電圧値に収束させ、コンデンサＣｈに保持される。

【0042】

この際、チャージポンプ回路１００＿１では、電源電圧ＶＤＤの電圧値を昇圧する過程で、帰還電圧Ｖｆｂｈの電圧値が目標電圧値に対応した参照電圧Ｖｒｅｆよりも低い参照電圧ＶｒｅｆＡに到達したら、高駆動モードから低駆動モードに移行することでチャージポンプ部ＰＭＰに対する駆動能力を低下させている。

【0043】

すなわち、帰還電圧Ｖｆｂｈの電圧値が参照電圧ＶｒｅｆＡに到達するまでの間は、高駆動モードでチャージポンプ部ＰＭＰを駆動することで出力電圧ＶＧＨの電圧値を速やかに目標電圧値の近傍まで上昇させる。そして、帰還電圧Ｖｆｂｈの電圧値が参照電圧ＶｒｅｆＡに到達したら、高駆動モードから低駆動モードに切り替わることで、出力電圧ＶＧＨの上昇速度が低下し、その後、出力電圧ＶＧＨの電圧値が目標電圧値を超えることでチャージポンプ動作が停止する。

【0044】

よって、このように出力電圧ＶＧＨの電圧値の上昇速度を目標値電圧値の手前で低下させることで、出力電圧ＶＧＨに生じるリップルが低減される。

【実施例0045】

図４は、本発明に係る第２の実施例としてのチャージポンプ回路１００＿２の構成を示す回路図である。

【0046】

尚、チャージポンプ回路１００＿２では、図１に示すコンパレータ１０１及び１０２に代えてコンパレータ回路１０を採用したものであり、制御部４０、出力バッファ部５０及びチャージポンプ部ＰＭＰの内部構成及び動作はチャージポンプ回路１００＿１と同一である。よって、チャージポンプ回路１００＿２においてもチャージポンプ回路１００＿１と同様に、自身が生成した出力電圧ＶＧＨに生じるリップルを低減することができる。

【0047】

コンパレータ回路１０は、図１に示すコンパレータ１０１とコンパレータ１０２とを合わせた機能を有する。

【0048】

すなわち、コンパレータ回路１０は、第１の参照電圧Ｖｒｅｆと帰還電圧Ｖｆｂｈとを受ける。コンパレータ回路１０は、図２に示すように、第１の参照電圧Ｖｒｅｆと帰還電圧Ｖｆｂｈとの大小関係に基づき論理レベル０又は１を有する第１の比較結果信号Ｓｏを生成し、これを制御部４０に供給する。更に、コンパレータ回路１０は、図２に示すように、第１の参照電圧Ｖｒｅｆより所定電圧だけ低い第２の参照電圧ＶｒｅｆＡと、帰還電圧Ｖｆｂｈとの大小関係に基づき論理レベル０又は１を有する第２の比較結果信号Ｓｃを生成し、これを制御部４０に供給する。

【0049】

図５は、コンパレータ回路１０の内部構成を示す回路図である。

【0050】

図５に示すように、コンパレータ回路１０は、Ｐチャネル型のトランジスタ１４、１６、１７、２４及び２５と、Ｎチャネル型のトランジスタ１１ａ～１３ａ、３３～３５とを含む。

【0051】

トランジスタ１１ａ及び１２ａは互いのソース同士が接続されている差動対を構成している。トランジスタ１１ａは第１の参照電圧Ｖｒｅｆを自身のゲートで受け、トランジスタ１２ａは帰還電圧Ｖｆｂｈをゲートで受ける。トランジスタ１１ａ及び１２ａ各々のソースはトランジスタ１３ａのドレインに接続されている。トランジスタ１１ａのドレインはノードｎ７を介してトランジスタ１４のドレイン及びゲートに接続されている。トランジスタ１４のソースには電源電圧ＶＤＤが印加されている。トランジスタ１２ａのドレインはノードｎ８を介してトランジスタ１６のドレイン及びゲートに接続されている。トランジスタ１３ａのソースには接地電圧ＧＮＤが印加されており、ゲートで受けた所定のバイアス電圧ＢＩＡＳＮに基づくテイル電流を上記差動対（１１ａ、１２ａ）に流す。

【0052】

トランジスタ１６及び１７は、夫々のソースで電源電圧ＶＤＤを受け、且つ夫々のゲート同士が接続されている。トランジスタ１７のドレインはトランジスタ３３のドレイン及びゲートに接続されている。

【0053】

トランジスタ３３～３５は、夫々のソースで接地電圧ＧＮＤを受け、夫々のゲート同士がノードｎ４を介して接続されている。

【0054】

トランジスタ２４及び２５各々のソースには電源電圧ＶＤＤが印加されており、両者のゲートがノードｎ３を介してトランジスタ１４のゲートに接続されている。

【0055】

トランジスタ２４及び３４各々のドレイン同士が出力ノードｎｄ１を介して接続されており、当該出力ノードｎｄ１に生じている電圧が第１の比較結果信号Ｓｏとして出力される。

【0056】

また、トランジスタ２５及び３５各々のドレイン同士が出力ノードｎｄ２を介して接続されており、当該出力ノードｎｄ２に生じている電圧が第２の比較結果信号Ｓｃとして出力される。

【0057】

以下に、図５に示すコンパレータ回路１０の動作について説明する。

【0058】

先ず、トランジスタ１１ａ及び１２ａからなる差動対（１１ａ、１２ａ）が、帰還電圧Ｖｆｂｈと参照電圧Ｖｒｅｆとを受け、両者の電圧差に対応した差動出力電流対（Ｉｓ１、Ｉｓ２）を夫々ノードｎ７及びｎ８に流す。

【0059】

ここで、図５に示すコンパレータ回路１０では、トランジスタ１４、２４及び２５が第１のカレントミラー回路（１４、２４、２５）を構成し、トランジスタ１６、１７、３３～３５が第２のカレントミラー回路（１６、１７、３３～３５）を構成している。

【0060】

第１のカレントミラー回路（１４、２４、２５）は、上記した差動出力電流Ｉｓ１を、同一の電流ミラー比で夫々ミラーした一対のソースタイプの差動出力ミラー電流Ｉ１及びＩ２を生成し、夫々を出力ノードｎｄ１及びｎｄ２に送出する。

【0061】

すなわち、トランジスタ２４は、差動出力電流Ｉｓ１を第１の電流ミラー比でミラーしたソースタイプの差動出力ミラー電流Ｉ１を出力ノードｎｄ１に送出する。トランジスタ２５は、差動出力電流Ｉｓ１を第１の電流ミラー比でミラーしたソースタイプの差動出力ミラー電流Ｉ２を出力ノードｎｄ２に送出する。

【0062】

第２のカレントミラー回路（１６、１７、３３～３５）は、上記した差動出力電流Ｉｓ２を折り返し、且つ互いに異なる電流ミラー比で夫々ミラーした一対のシンクタイプの差動出力ミラー電流Ｉ３及びＩ４を生成し、夫々を出力ノードｎｄ１及びｎｄ２から引き抜く。つまり、トランジスタ３４は、カレントミラー回路（１６、１７）によって折り返された差動出力電流Ｉｓ２を第２の電流ミラー比でミラーしたシンクタイプの差動出力ミラー電流Ｉ３を出力ノードｎｄ１から引き抜く。一方、トランジスタ３５は、カレントミラー回路（１６、１７）によって折り返された差動出力電流Ｉｓ２を、第２の電流ミラー比より大きい第３の電流ミラー比でミラーしたシンクタイプの差動出力ミラー電流Ｉ４を出力ノードｎｄ２から引き抜く。

【0063】

これにより、上記したソースタイプの差動出力ミラー電流Ｉ１及びシンクタイプの差動出力ミラー電流Ｉ３が出力ノードｎｄ１で結合すると共に、ソースタイプの差動出力ミラー電流Ｉ２及びシンクタイプの差動出力ミラー電流Ｉ４が出力ノードｎｄ２で結合する。

【0064】

ここで、上記した第１及び第２の電流ミラー比は、第１の参照電圧Ｖｒｅｆと帰還電圧Ｖｆｂｈとが略等しい場合に、差動出力ミラー電流Ｉ１と差動出力ミラー電流Ｉ３とが等しくなるような値に設定される。

【0065】

よって、差動出力ミラー電流Ｉ１とＩ３とが結合した出力ノードｎｄ１からは、図２に示すように、帰還電圧Ｖｆｂｈが参照電圧Ｖｒｅｆ以下の場合には電源電圧ＶＤＤ（論理レベル１）を有し、帰還電圧Ｖｆｂｈが参照電圧Ｖｒｅｆより大きい場合には接地電圧ＧＮＤ（論理レベル０）を有する比較結果信号Ｓｏが出力される。

【0066】

また、上記した第２及び第３の電流ミラー比は、第１の参照電圧Ｖｒｅｆよりも所定電圧だけ低い第２の参照電圧ＶｒｅｆＡと、帰還電圧Ｖｆｂｈとが略等しい場合に、差動出力ミラー電流Ｉ２と差動出力ミラー電流Ｉ４とが等しくなるような値に設定される。例えば、トランジスタ２４及び２５各々のゲート幅を同一のゲート幅Ｗｐとした場合、トランジスタ３４のゲート幅Ｗｎよりもトランジスタ３４のゲート幅Ｗｎ＋を大きくする。

【0067】

これにより、差動出力ミラー電流Ｉ２とＩ４とが結合した出力ノードｎｄ２からは、図２に示すように、帰還電圧Ｖｆｂｈが参照電圧ＶｒｅｆＡ以下の場合には電源電圧ＶＤＤ（論理レベル１）を有し、帰還電圧Ｖｆｂｈが参照電圧ＶｒｅｆＡより大きい場合には接地電圧ＧＮＤ（論理レベル０）を有する比較結果信号Ｓｃが出力される。

【0068】

尚、図５に示すコンパレータ回路１０では、トランジスタ１１ａ～１３ａ、１４、１６、１７、２４、３３及び３４によって、比較結果信号Ｓｏを生成する、図１に示すコンパレータ１０１を構成している。

【0069】

更に、図５に示す構成では、コンパレータ１０１内で生成した差動出力電流Ｉｓ１及びＩｓ２を、差動出力ミラー電流Ｉ１及びＩ３の場合とは異なる電流ミラー比でミラーしたシンクタイプの差動出力ミラー電流Ｉ２及びＩ４を結合することで、第２の参照電圧ＶｒｅｆＡと帰還電圧Ｖｆｂｈとの比較結果を表す比較結果信号Ｓｃを生成している。尚、各々の電流ミラー比の設定は様々可能であるが、ミラー電流Ｉ１とミラー電流Ｉ３の比と、ミラー電流Ｉ２とミラー電流Ｉ４の比と、が異なる値となるように設定することで、一つの参照電圧（Ｖｒｅｆ）を用いて、複数電圧（Ｖｒｅｆ、ＶｒｅｆＡ）との比較結果信号（Ｓｏ、Ｓｃ）を得ることができる。

【0070】

ここで、図５に示す構成では、当該比較結果信号Ｓｃを生成するにあたり、比較結果信号Ｓｏを生成するコンパレータ１０１の構成部品であるトランジスタ１１ａ～１３ａ、１４、１６、１７及び３３を利用している。これにより、当該比較結果信号Ｓｃを生成する為に必要となる部品は、図５に示すトランジスタ２５及び３５だけとなる。更に、図５に示すコンパレータ回路１０の構成によれば、第２の参照電圧ＶｒｅｆＡを生成する回路が不要となる。

【0071】

よって、図５に示すコンパレータ回路１０を採用したチャージポンプ回路１００＿２によれば、チャージポンプ回路１００＿１のように、コンパレータ１０１と共に当該コンパレータ１０１と同一回路規模からなるコンパレータ１０２を用いるものに比べて省面積及び低消費電力化を図ることが可能となる。

【0072】

したがって、チャージポンプ回路１００＿２によれば、出力電圧ＶＧＨに生じるリップルを抑制しつつも、チャージポンプ回路の省面積化及び低消費電力化を図ることが可能となる。