▶ ナブテスコ株式会社の特許一覧 ▶ 国立大学法人名古屋大学の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024135555
(43)【公開日】2024-10-04
(54)【発明の名称】部品内蔵型回路基板
(51)【国際特許分類】
H01L 23/12 20060101AFI20240927BHJP
H01L 25/07 20060101ALI20240927BHJP
H05K 3/46 20060101ALI20240927BHJP
H05K 1/02 20060101ALI20240927BHJP
【ＦＩ】
H01L23/12 N
H01L25/04 C
H01L23/12 Q
H05K3/46 Q
H05K1/02 P
【審査請求】未請求
【請求項の数】4
【出願形態】ＯＬ
(21)【出願番号】P 2023046307
(22)【出願日】2023-03-23
(71)【出願人】
【識別番号】503405689
【氏名又は名称】ナブテスコ株式会社
(71)【出願人】
【識別番号】504139662
【氏名又は名称】国立大学法人東海国立大学機構
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(72)【発明者】
【氏名】小泉 雄大
(72)【発明者】
【氏名】稲田 太朗
(72)【発明者】
【氏名】山本 真義
(72)【発明者】
【氏名】永井 友崇
【テーマコード（参考）】
5E316
5E338
【Ｆターム（参考）】
5E316AA32
5E316AA35
5E316BB03
5E316BB11
5E316CC02
5E316CC32
5E316DD02
5E316DD12
5E316HH04
5E316JJ12
5E338AA03
5E338BB75
5E338CC04
5E338CD23
5E338EE13
(57)【要約】 （修正有）
【課題】スイッチング動作を伴う電子部品が搭載された部品内蔵型回路基板のノイズを低減する。
【解決手段】部品内蔵型回路基板１は、高電位側電力供給端子が設けられる第１導電層１１と、低電位側電力供給端子が設けられる第２導電層１２と、第１導電層１１と第２導電層１２との間に形成された絶縁層２０と、絶縁層２０に内蔵されるとともに絶縁層２０から露出した高電位側接続端子と低電位側接続端子とを有する第１半導体素子４１及び第２半導体素子４２と、第１半導体素子４１の低電位側接続端子４１Ｌと、第２半導体素子の高電位側接続端子４２Ｈと、を接続する中間導電体３０と、を備える。絶縁層２０の面内方向において離れて配置された第１半導体素子４１及び第２半導体素子４２と、中間導電体３０と、が第１導電層１１と第２導電層１２との間に設けられる。
【選択図】図１
【解決手段】部品内蔵型回路基板１は、高電位側電力供給端子が設けられる第１導電層１１と、低電位側電力供給端子が設けられる第２導電層１２と、第１導電層１１と第２導電層１２との間に形成された絶縁層２０と、絶縁層２０に内蔵されるとともに絶縁層２０から露出した高電位側接続端子と低電位側接続端子とを有する第１半導体素子４１及び第２半導体素子４２と、第１半導体素子４１の低電位側接続端子４１Ｌと、第２半導体素子の高電位側接続端子４２Ｈと、を接続する中間導電体３０と、を備える。絶縁層２０の面内方向において離れて配置された第１半導体素子４１及び第２半導体素子４２と、中間導電体３０と、が第１導電層１１と第２導電層１２との間に設けられる。
【選択図】図１
【特許請求の範囲】
【請求項1】
高電位側電力供給端子が設けられる第１導電層と、
低電位側電力供給端子が設けられる第２導電層と、
前記第１導電層と前記第２導電層との間に形成された絶縁層と、
前記絶縁層に内蔵されるとともに、前記絶縁層から露出した高電位側接続端子と低電位側接続端子とを有する第１半導体素子及び第２半導体素子と、
前記第１半導体素子の低電位側接続端子と、前記第２半導体素子の高電位側接続端子と、を接続する中間導電体と、
を備え、
前記絶縁層の面内方向において離れて配置された前記第１半導体素子及び前記第２半導体素子と、前記中間導電体と、が前記第１導電層と前記第２導電層との間に設けられ、
前記高電位側電力供給端子と、前記絶縁層から露出した前記第１半導体素子の高電位側前記接続端子と、が前記第１導電層により接続され、
前記低電位側電力供給端子と、前記絶縁層から露出した前記第２半導体素子の低電位側前記接続端子と、が前記第２導電層により接続され、
前記第１導電層及び前記第２導電層の少なくとも一方が、前記第１導電層及び前記第２導電層の積層方向から見たときに、前記中間導電体と重なる部分を有するように構成される部品内蔵型回路基板。
低電位側電力供給端子が設けられる第２導電層と、
前記第１導電層と前記第２導電層との間に形成された絶縁層と、
前記絶縁層に内蔵されるとともに、前記絶縁層から露出した高電位側接続端子と低電位側接続端子とを有する第１半導体素子及び第２半導体素子と、
前記第１半導体素子の低電位側接続端子と、前記第２半導体素子の高電位側接続端子と、を接続する中間導電体と、
を備え、
前記絶縁層の面内方向において離れて配置された前記第１半導体素子及び前記第２半導体素子と、前記中間導電体と、が前記第１導電層と前記第２導電層との間に設けられ、
前記高電位側電力供給端子と、前記絶縁層から露出した前記第１半導体素子の高電位側前記接続端子と、が前記第１導電層により接続され、
前記低電位側電力供給端子と、前記絶縁層から露出した前記第２半導体素子の低電位側前記接続端子と、が前記第２導電層により接続され、
前記第１導電層及び前記第２導電層の少なくとも一方が、前記第１導電層及び前記第２導電層の積層方向から見たときに、前記中間導電体と重なる部分を有するように構成される部品内蔵型回路基板。
【請求項2】
前記第１半導体素子及び前記第２半導体素子は、前記第１導電層と前記第２導電層の間の前記絶縁層に内蔵され、
前記中間導電体は、
前記絶縁層に内蔵されるとともに、前記絶縁層から露出した高電位側接続端子と低電位側接続端子とを有する導電部品と、
前記第１半導体素子の低電位側接続端子と、前記導電部品の高電位側接続端子と、を接続する第３導電層と、
前記導電部品の低電位側接続端子と、前記第２半導体素子の高電位側接続端子と、を接続する第４導電層と、
を含むことを特徴とする請求項１に記載の部品内蔵型回路基板。
前記中間導電体は、
前記絶縁層に内蔵されるとともに、前記絶縁層から露出した高電位側接続端子と低電位側接続端子とを有する導電部品と、
前記第１半導体素子の低電位側接続端子と、前記導電部品の高電位側接続端子と、を接続する第３導電層と、
前記導電部品の低電位側接続端子と、前記第２半導体素子の高電位側接続端子と、を接続する第４導電層と、
を含むことを特徴とする請求項１に記載の部品内蔵型回路基板。
【請求項3】
前記第１導電層及び前記第２導電層は、
前記電力供給端子が設けられる平面部と、
前記平面部から延び、前記第１半導体素子又は前記第２半導体素子と接続される接続端子を有するアーム部と、
を有することを特徴とする請求項１又は２に記載の部品内蔵型回路基板。
前記電力供給端子が設けられる平面部と、
前記平面部から延び、前記第１半導体素子又は前記第２半導体素子と接続される接続端子を有するアーム部と、
を有することを特徴とする請求項１又は２に記載の部品内蔵型回路基板。
【請求項4】
第３半導体素子と前記第３半導体素子と接続される第４半導体素子と、第５半導体素子と、前記第５半導体素子と接続される第６半導体素子と、を備え、
前記アーム部は、
前記平面部から延び、前記第１半導体素子又は前記第２半導体素子と接続される接続端子を有する第１アーム部と、
前記平面部から延び、前記第３半導体素子又は前記第４半導体素子と接続される接続端子を有する第２アーム部と、
前記平面部から延び、前記第５半導体素子又は前記第６半導体素子と接続される接続端子を有する第３アーム部と、
を有することを特徴とする請求項３に記載の部品内蔵型回路基板。
前記アーム部は、
前記平面部から延び、前記第１半導体素子又は前記第２半導体素子と接続される接続端子を有する第１アーム部と、
前記平面部から延び、前記第３半導体素子又は前記第４半導体素子と接続される接続端子を有する第２アーム部と、
前記平面部から延び、前記第５半導体素子又は前記第６半導体素子と接続される接続端子を有する第３アーム部と、
を有することを特徴とする請求項３に記載の部品内蔵型回路基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、部品内蔵型回路基板に関する。
【背景技術】
【0002】
従来の電子機器では、電子部品をプリント基板の表面に実装する技術が一般に用いられてきた。これに対し、電子部品をプリント基板の内部に実装する部品内蔵型回路基板を採用すれば、電子回路をさらに高密度化できると考えられる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１３－２２２９２４
【発明の概要】
【発明が解決しようとする課題】
【0004】
部品内蔵型回路基板を用いた電子機器において、入力配線（例えば、Ｐ電位電極及びＮ電位電極からスイッチング用ＦＥＴへの銅箔パターン）に電流が流れると、銅箔パターンを周回する方向の磁束が発生する（右ねじの法則）。導体の周囲に磁束が発生すると、その導体は、インダクタンス成分を持つ。一般にスイッチング用ＦＥＴでは、ＯＮ／ＯＦＦ動作の過渡時（スイッチングの切り替わりタイミング）に電流の断続が発生する。配線内にインダクタンスが存在すると、こうした電流の断続とインダクタンスとにより、電圧が生じる。これはノイズの原因となる。特にパワーエレクトロニクスの分野ではスイッチング動作が必須であることから、ノイズの低減が強く望まれる。
【0005】
特許文献１には、部品内蔵型回路基板のシールド性を向上させ、ノイズに対する信頼性を改善する技術が開示されている。しかしこの技術は、スイッチング動作を伴う電子部品動作に起因するノイズには対応できない。
【0006】
本発明はこうした課題に鑑みてなされたものであり、その目的は、スイッチング動作を伴う電子部品が搭載された部品内蔵型回路基板のノイズを低減することにある。
【課題を解決するための手段】
【0007】
上記課題を解決するために、本発明のある態様の部品内蔵型回路基板は、高電位側電力供給端子が設けられる第１導電層と、低電位側電力供給端子が設けられる第２導電層と、第１導電層と第２導電層との間に形成された絶縁層と、絶縁層に内蔵されるとともに絶縁層から露出した高電位側接続端子と低電位側接続端子とを有する第１半導体素子及び第２半導体素子と、第１半導体素子の低電位側接続端子と、第２半導体素子の高電位側接続端子と、を接続する中間導電体と、を備える。前記絶縁層の面内方向において離れて配置された第１半導体素子及び第２半導体素子と、中間導電体と、が第１導電層と第２導電層との間に設けられる。高電位側電力供給端子と、絶縁層から露出した第１半導体素子の高電位側接続端子と、が第１導電層により接続される。低電位側電力供給端子と、絶縁層から露出した第２半導体素子の低電位側接続端子と、が第２導電層により接続される。第１導電層及び第２導電層の少なくとも一方が、第１導電層及び第２導電層の積層方向から見たときに、中間導電体と重なる部分を有するように構成される。
【0008】
この態様によると、第１導電層及び第２導電層の少なくとも一方の平面上に流れる電流の少なくとも一部が、中間導電体に流れる電流の一部と重なり且つ逆向きになる。各導電体に発生する磁束は、このように重なり合って逆向きの電流が流れる導電体間で打ち消し合う。この磁束の打消しに伴って各導電体に発生するインダクタンスが低減されるので、スイッチングノイズを低減できる。
【0009】
本発明の別の実施の形態では、第１半導体素子及び第２半導体素子は、第１導電層と第２導電層の間の絶縁層に内蔵されてもよい。このとき中間導電体は、絶縁層に内蔵されるとともに絶縁層から露出した高電位側接続端子と低電位側接続端子とを有する導電部品と、第１半導体素子の低電位側接続端子と、導電部品の高電位側接続端子と、を接続する第３導電層と、導電部品の低電位側接続端子と、第２半導体素子の高電位側接続端子と、を接続する第４導電層と、を含む。
【0010】
この実施の形態によると、第１半導体素子と第２半導体素子とが同一の層で（同一平面上で）逆向きの電流を発生させるため、磁束の打ち消し合いの効果がさらに向上し、スイッチングノイズをより効果的に低減できる。
【0011】
本発明のさらに別の実施の形態では、第１導電層及び第２導電層は、電力供給端子が設けられる平面部と、平面部から延び、前記第１半導体素子又は第２半導体素子と接続される接続端子を有するアーム部と、を有してもよい。
【0012】
この実施の形態によると、電力供給端子が設けられる平面部と、半導体素子に接続されるアーム部とを独立させることができるので、それぞれの設計の自由度を上げることができる。
【0013】
本発明のさらに別の実施の形態では、部品内蔵型回路基板は、第３半導体素子と第３半導体素子と接続される第４半導体素子と、第５半導体素子と、第５半導体素子と接続される第６半導体素子と、を備えてもよい。このときアーム部は、平面部から延び、第１半導体素子又は第２半導体素子と接続される接続端子を有する第１アーム部と、平面部から延び、第３半導体素子又は第４半導体素子と接続される接続端子を有する第２アーム部と、平面部から延び、第５半導体素子又は第６半導体素子と接続される接続端子を有する第３アーム部と、を有する。
【0014】
この実施の形態によると、３つのハーフブリッジをまとめることができるので、スイッチングノイズの少ない３相インバータを実現することができる。
【発明の効果】
【0015】
本発明によれば、スイッチング動作を伴う電子部品が搭載された部品内蔵型回路基板のノイズを低減することができる。
【図面の簡単な説明】
【0016】
【図1】第１の実施の形態に係る部品内蔵型回路基板を縦方向の側面から見た断面図である。
【図2】第１の実施の形態に係る部品内蔵型回路基板の上面断面図及び横方向の側面から見た断面図である。
【図3】第１半導体素子の側面模式図である。
【図4】比較例に係る部品内蔵型回路基板を縦方向の側面から見た断面図である。
【図5】比較例に係る部品内蔵型回路基板の上面断面図及び横方向の側面から見た断面図である。
【図6】第２の実施の形態に係る部品内蔵型回路基板を縦方向の側面から見た断面図である。
【図7】変形例に係る部品内蔵型回路基板を縦方向の側面から見た断面図である。
【図8】変形例に係る部品内蔵型回路基板を縦方向の側面から見た断面図である。
【図9】第３の実施の形態に係る部品内蔵型回路基板の上面図である。
【図10】第４の実施の形態に係る部品内蔵型回路基板の上面図である。
【図11】変形例に係る部品内蔵型回路基板の上面図である。
【発明を実施するための形態】
【0017】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。実施の形態は、発明を限定するものではなく例示である。実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。各図面に示される同一又は同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、各図に示す各部の縮尺や形状は、説明を容易にするために便宜的に設定されており、特に言及がない限り限定的に解釈されるものではない。また、本明細書又は請求項の中で「第１」、「第２」等の用語が用いられる場合、特に言及がない限りこの用語はいかなる順序や重要度を表すものでもなく、ある構成と他の構成とを区別するだけのためのものである。また、各図面において実施の形態を説明する上で重要ではない部材の一部は省略して表示する。
【0018】
［第１の実施の形態］
図１及び図２参照して、第１の実施の形態に係る部品内蔵型回路基板１の構成を説明する。図１は、部品内蔵型回路基板１を水平面上に置き、縦方向の側面から見た断面図である。図２上段は、実施の形態に係る部品内蔵型回路基板１を水平面上に置き、上面から見た断面図である。図２下段は、実施の形態に係る部品内蔵型回路基板１を水平面上に置き、横方向の側面から見た断面図である。以下、本明細書では、回路基板を水平面上に置いたとき、当該回路基板の縦方向をｘ軸、横方向をｙ軸、鉛直上向き方向をｚ軸に取ることとする。
図１及び図２参照して、第１の実施の形態に係る部品内蔵型回路基板１の構成を説明する。図１は、部品内蔵型回路基板１を水平面上に置き、縦方向の側面から見た断面図である。図２上段は、実施の形態に係る部品内蔵型回路基板１を水平面上に置き、上面から見た断面図である。図２下段は、実施の形態に係る部品内蔵型回路基板１を水平面上に置き、横方向の側面から見た断面図である。以下、本明細書では、回路基板を水平面上に置いたとき、当該回路基板の縦方向をｘ軸、横方向をｙ軸、鉛直上向き方向をｚ軸に取ることとする。
【0019】
部品内蔵型回路基板１は、第１導電層１１と、第２導電層１２と、絶縁層２０と、第１半導体素子４１と、第２半導体素子４２と、中間導電体３０と、を備える。第１導電層１１には、高電位側電力供給端子１００Ｈが設けられる。第２導電層１２には、低電位側電力供給端子１００Ｌが設けられる。絶縁層２０は、第１導電層１１と第２導電層１２との間に形成される。第１半導体素子４１は、絶縁層２０に内蔵されるとともに、絶縁層２０から露出した高電位側接続端子４１Ｈと低電位側接続端子４１Ｌとを有する。第２半導体素子４２は、絶縁層２０に内蔵されるとともに、絶縁層２０から露出した高電位側接続端子４２Ｈと低電位側接続端子４２Ｌとを有する。中間導電体３０は、第１半導体素子４１の低電位側接続端子４１Ｌと、第２半導体素子４２の高電位側接続端子４２Ｈと、を接続する。第１導電層１１又は第２導電層１２の面内方向に離れて配置された第１半導体素子４１及び第２半導体素子４２と、中間導電体３０と、が第１導電層１１と第２導電層１２との間に設けられる。高電位側電力供給端子１００Ｈと、絶縁層２０から露出した第１半導体素子４１の高電位側接続端子４１Ｈと、が第１導電層１１により接続される。低電位側電力供給端子１００Ｌと、絶縁層２０から露出した第２半導体素子４２の低電位側接続端子４２Ｌと、が第２導電層１２により接続される。第１導電層１１及び第２導電層１２の少なくとも一方は、第１導電層１１及び第２導電層１２の積層方向から見たときに、中間導電体３０と重なる部分を有するように構成される。
【0020】
この例では、第１半導体素子４１及び第２半導体素子４２はスイッチとして機能する。このとき第１半導体素子４１はハイサイド側に配置され、第２半導体素子４２はローサイド側に配置される。この場合、高電位側電力供給端子１００ＨはＰ電位となり、低電位側電力供給端子１００ＬはＮ電位となる。
【0021】
この例では、第１導電層１１及び第２導電層１２は、銅箔で形成される。絶縁層３２は、コア層及びプリプレグ材を含んでもよい。
【0022】
図１に示されるように、部品内蔵型回路基板１は、必須ではないが、第１導電層１１の下面に絶縁シート６０と、放熱板７０と、を備えてもよい。この場合、電子部品が発生する熱を効果的に逃がすことができるので、部品の内部実装に伴う発熱の問題を解決することができる。
【0023】
一例として、第１半導体素子４１及び第２半導体素子４２は、ＦＥＴ（電界効果トランジスタ）である。この場合、高電位側接続端子４１Ｈ及び４２Ｈはドレイン電極端子であり、低電位側接続端子４１Ｌ及び４２Ｌはソース電極端子である。
【0024】
図３は、第１半導体素子４１（ＦＥＴ）の側面模式図である。第１半導体素子４１は、下側に高電位側接続端子４１Ｈ（ドレイン電極端子）と、上側に低電位側接続端子４１Ｌ（ソース電極端子）と、ソース電極面の一部に形成されたゲート電極端子４１Ｇと、を有する。以下の説明では、ゲート電極端子は省略することもある。第２半導体素子４２も同様である。
【0025】
［比較例］
実施の形態に係る部品内蔵型回路基板１の動作を説明する前に、本発明に至る過程で案出された比較例に係る部品内蔵型回路基板９の動作を説明する。図４及び図５は、比較例に係る部品内蔵型回路基板９を示し、それぞれ図１及び図２に対応する。
実施の形態に係る部品内蔵型回路基板１の動作を説明する前に、本発明に至る過程で案出された比較例に係る部品内蔵型回路基板９の動作を説明する。図４及び図５は、比較例に係る部品内蔵型回路基板９を示し、それぞれ図１及び図２に対応する。
【0026】
部品内蔵型回路基板９は、第１の導電配線層１０１０と、第１の導電配線層１０１０の上に積層された第２の導電配線層１０２０と、第１の導電配線層１０１０と第２の導電配線層１０２０との間に形成された絶縁層１０３０と、絶縁層１０３０に内蔵された第１電極端子と第２電極端子とを含む少なくとも１対の半導体素子と、を備える。半導体素子の対の一方である第１の半導体素子１０４０の第１電極端子１０４１は、第１の導電配線層１０１０に接続される。半導体素子の対の他方である第２の半導体素子１０５０の第２電極端子１０５２は、第２の導電配線層１０２０に接続される。第１の導電配線層１０１０及び第２の導電配線層１０２０は、第１の導電配線層１０１０に流れる電流及び第２の導電配線層１０２０に流れる電流が第１の導電配線層１０１０及び第２の導電配線層１０２０を貫通する方向から見て対称かつ逆向きとなるように形成される。
【0027】
図５上段に、上記の構成を取ったときに、第１の導電配線層１０１０及び第２の導電配線層１０２０を流れる電流を模式的に示す。このような構成を取ることにより、点線で囲まれた領域１３００において、第１の導電配線層１０１０を流れる電流により生じる磁束と、第２の導電配線層１０２０を流れる電流により生じる磁束と、が互いに打ち消されていることが分かる。これによりにより、スイッチング動作に伴うノイズを低減することができる。
【0028】
しかしながら、図４に示されるように、図５上段の点線で囲まれた領域１４００（半導体素子１１００及び半導体素子１２００が搭載された部分）では、このような磁束の打ち消しは実現できていない。この領域での磁束により発生するインダクタンスは比較的大きい。従ってこの点が、比較例の持つ技術課題となる。
【0029】
［第１の実施の形態（再）］
図１及び図２に戻って、部品内蔵型回路基板１上での電流の流れを説明する。高電位側電力供給端子１００Ｈから流出した電流は、第１導電層１１を通って、第１半導体素子４１の高電位側接続端子４１Ｈに流入する。第１半導体素子４１に流入した電流は低電位側接続端子４１Ｌから流出し、中間導電体３０を通って、第２半導体素子４２の高電位側接続端子４２Ｈに流入する。第２半導体素子４２に流入した電流は低電位側接続端子４２Ｌから流出し、第２導電層１２を通って、低電位側電力供給端子１００Ｌに流入する。図１及び図２に、この電流を実線矢印で模式的に示す。
図１及び図２に戻って、部品内蔵型回路基板１上での電流の流れを説明する。高電位側電力供給端子１００Ｈから流出した電流は、第１導電層１１を通って、第１半導体素子４１の高電位側接続端子４１Ｈに流入する。第１半導体素子４１に流入した電流は低電位側接続端子４１Ｌから流出し、中間導電体３０を通って、第２半導体素子４２の高電位側接続端子４２Ｈに流入する。第２半導体素子４２に流入した電流は低電位側接続端子４２Ｌから流出し、第２導電層１２を通って、低電位側電力供給端子１００Ｌに流入する。図１及び図２に、この電流を実線矢印で模式的に示す。
【0030】
図１に示されるように、第１半導体素子４１及び第２半導体素子４２が搭載された領域１３０において、第１導電層１１を紙面上右から左に向かって流れる電流が、中間導電体３０及び第２導電層１２を紙面左から右に向かって流れる電流と、平行且つ逆向きになっている。同様に領域１３０において、第１導電層１１から第１半導体素子４１を通って中間導電体３０に流れる電流及び中間導電体３０から第２半導体素子４２を通って第２導電層１２に流れる電流（紙面下から上に向かって流れる電流）が、中間導電体３０を通って紙面上から下に向かって流れる電流と、平行且つ逆向きになっている。こうした平行且つ逆向きに流れる電流によって、領域１３０内における磁束が互いに打ち消されている。
【0031】
一方、領域１２０においても、第１導電層１１上を高電位側電力供給端子１００Ｈから第１半導体素子４１に向かう電流と、第２導電層１２上を第２半導体素子４２から低電位側電力供給端子１００Ｌに向かう電流は、やはりほぼ平行且つ逆向きになっている。なお、模式的な図２ではこれらの電流が平行でないようにも見えるが、実際には図９に示されるように領域１２０は領域１３０に比べて遥かに大きいため、領域１２０でも電流の流れはほぼ平行である。従って、領域１２０内でも、磁束は互いに打ち消されている。
【0032】
以上説明したように、この実施の形態によれば、部品内蔵型回路基板１のほぼ全領域にわたって、電流によって生じる磁束を互いに打ち消し合うことができる。従って、従来のようなスナバ回路等の追加素子を必要とすることなく、スイッチング動作に伴うノイズを低減することができる。
【0033】
［第２の実施の形態］
図６は、第２の実施の形態に係る部品内蔵型回路基板２を水平面上に置き、縦方向の側面から見た断面図である。
図６は、第２の実施の形態に係る部品内蔵型回路基板２を水平面上に置き、縦方向の側面から見た断面図である。
【0034】
部品内蔵型回路基板２では、第１半導体素子４１及び第２半導体素子４２は、第１導電層１１と第２導電層１２の間の絶縁層２０に内蔵されている。中間導電体３０は、導電部品５０と、第３導電層と、第４導電層と、を含む。導電部品５０は、絶縁層２０に内蔵されるとともに、絶縁層２０から露出した高電位側接続端子５０Ｈと低電位側接続端子５０Ｌとを有する。第３導電層１３は、第１半導体素子４１の低電位側接続端子４１Ｌと、導電部品５０の高電位側接続端子５０Ｈと、を接続する。第４導電層１４は、導電部品５０の低電位側接続端子５０Ｌと、第２半導体素子４２の高電位側接続端子４２Ｈと、を接続する。
【0035】
この例では、導電部品５０は銅ブロックによって形成される。
【0036】
図６の実線矢印で示されるように、部品内蔵型回路基板２でも領域１３０における電流は平行且つ逆向きなので、部品内蔵型回路基板１と同等の効果を発揮する。さらに部品内蔵型回路基板２では、第１半導体素子４１と第２半導体素子４２とが同一の層で（同一平面上で）逆向きの電流を発生させるため、磁束の打ち消し合いの効果がさらに向上し、スイッチングノイズをより効果的に低減できる。
【0037】
【0038】
図７は、図４の部品内蔵型回路基板２の変形例に係る部品内蔵型回路基板３を示す。部品内蔵型回路基板２では、第１導電層１１が第２半導体素子４２の下側を横断して配置されていた。部品内蔵型回路基板３では、第１導電層１１は第２半導体素子４２の下側を横断しておらず、代わりに第２導電層１２が第１半導体素子４１の上側を横断している。この構成でも領域１３０での電流は平行且つ逆向きになっており、部品内蔵型回路基板２と同様に磁束の打ち消し効果が発揮され、スイッチングノイズを低減できる。
【0039】
図８は、図１の部品内蔵型回路基板１の変形例に係る部品内蔵型回路基板４を示す。部品内蔵型回路基板４では、部品内蔵型回路基板１と異なり、第１半導体素子４１と第２半導体素子４２とは、同じ層にない（同一平面上にない）。すなわち、第２半導体素子４２は、第１半導体素子４１が内蔵された絶縁層２０の上の中間導電体３０の上に配置される。この場合、図８の紙面横方向に流れる電流は平行且つ逆向きだが、紙面縦方向に流れる電流は平行且つ同じ向きである。従って部品内蔵型回路基板４では、紙面縦方向に流れる電流が生成する磁束を打ち消すことはできない。しかし、一般にこのような応用で使われる半導体素子は、横方向の幅が３０００μｍ程度であるのに対し、縦方向の厚みは２００μｍ程度である。このように横方向の幅に比べて縦方向の厚みが小さいことから、縦方向に流れる電流による磁束が打ち消せないことに起因する性能低下は、比較的限定的であると考えられる。従って、この構成でも一定程度スイッチングノイズを低減できる。
【0040】
［第３の実施の形態］
図９は、第３の実施の形態に係る部品内蔵型回路基板５の斜視図である。部品内蔵型回路基板５は、図１の部品内蔵型回路基板１又は図６の部品内蔵型回路基板２と同様の構成を有する。特に部品内蔵型回路基板５の第１導電層１１は、平面部１１Ｐと、アーム部１１Ａと、を有する。さらに部品内蔵型回路基板５の第２導電層１２は、平面部１２Ｐと、アーム部１２Ａと、を有する。第１導電層１１の平面部１１Ｐには、高電位側電力供給端子１００Ｈが設けられる。第１導電層１１のアーム部１１Ａは、平面部１１Ｐから延び、第１半導体素子４１と接続される接続端子を有する。第２導電層１２の平面部１２Ｐには、低電位側電力供給端子１００Ｌが設けられる。第２導電層１２のアーム部１２Ａは、平面部１２Ｐから延び、第２半導体素子４２と接続される接続端子を有する。
図９は、第３の実施の形態に係る部品内蔵型回路基板５の斜視図である。部品内蔵型回路基板５は、図１の部品内蔵型回路基板１又は図６の部品内蔵型回路基板２と同様の構成を有する。特に部品内蔵型回路基板５の第１導電層１１は、平面部１１Ｐと、アーム部１１Ａと、を有する。さらに部品内蔵型回路基板５の第２導電層１２は、平面部１２Ｐと、アーム部１２Ａと、を有する。第１導電層１１の平面部１１Ｐには、高電位側電力供給端子１００Ｈが設けられる。第１導電層１１のアーム部１１Ａは、平面部１１Ｐから延び、第１半導体素子４１と接続される接続端子を有する。第２導電層１２の平面部１２Ｐには、低電位側電力供給端子１００Ｌが設けられる。第２導電層１２のアーム部１２Ａは、平面部１２Ｐから延び、第２半導体素子４２と接続される接続端子を有する。
【0041】
この実施の形態によれば、電力供給端子が設けられる平面部と、半導体素子に接続されるアーム部とを独立させることができる。従って、前述の実施の形態と同等の効果を発揮しつつ、平面部及びアーム部のそれぞれの設計の自由度を上げることができる。
【0042】
［第４の実施の形態］
図１０は、第４の実施の形態に係る部品内蔵型回路基板６を水平面上に置き、上面から見た断面図である。部品内蔵型回路基板６は、図９の部品内蔵型回路基板５において、平面部とアーム部を３組有するものである。具体的には、部品内蔵型回路基板６は、第１半導体素子４１及び第２半導体素子４２に加えて、第３半導体素子４３と第３半導体素子４３と接続される第４半導体素子４４と、第５半導体素子４５と、第５半導体素子４５と接続される第６半導体素子４６と、を備える。第１導電層１１のアーム部１１Ａは、第１アーム部１１Ａ１と、第２アーム部１１Ａ２と、第３アーム部１１Ａ３と、を有する。第２導電層１２のアーム部１２Ａは、第１アーム部１２Ａ１と、第２アーム部１２Ａ２と、第３アーム部１２Ａ３と、を有する。第１導電層１１の第１アーム部１１Ａ１は、平面部１１Ｐから延びて、第１半導体素子４１と接続される接続端子を有する。第２導電層１２の第１アーム部１２Ａ１は、平面部１２Ｐから延びて、第２半導体素子４２と接続される接続端子を有する。第１導電層１１の第２アーム部１１Ａ２は、平面部１１Ｐから延びて、第３半導体素子４３と接続される接続端子を有する。第２導電層１２の第２アーム部１２Ａ２は、平面部１２Ｐから延びて、第４半導体素子４４と接続される接続端子を有する。第１導電層１１の第３アーム部１１Ａ３は、平面部１１Ｐから延びて、第５半導体素子４５と接続される接続端子を有する。第２導電層１２の第３アーム部１２Ａ３は、平面部１２Ｐから延びて、第６半導体素子４６と接続される接続端子を有する。
図１０は、第４の実施の形態に係る部品内蔵型回路基板６を水平面上に置き、上面から見た断面図である。部品内蔵型回路基板６は、図９の部品内蔵型回路基板５において、平面部とアーム部を３組有するものである。具体的には、部品内蔵型回路基板６は、第１半導体素子４１及び第２半導体素子４２に加えて、第３半導体素子４３と第３半導体素子４３と接続される第４半導体素子４４と、第５半導体素子４５と、第５半導体素子４５と接続される第６半導体素子４６と、を備える。第１導電層１１のアーム部１１Ａは、第１アーム部１１Ａ１と、第２アーム部１１Ａ２と、第３アーム部１１Ａ３と、を有する。第２導電層１２のアーム部１２Ａは、第１アーム部１２Ａ１と、第２アーム部１２Ａ２と、第３アーム部１２Ａ３と、を有する。第１導電層１１の第１アーム部１１Ａ１は、平面部１１Ｐから延びて、第１半導体素子４１と接続される接続端子を有する。第２導電層１２の第１アーム部１２Ａ１は、平面部１２Ｐから延びて、第２半導体素子４２と接続される接続端子を有する。第１導電層１１の第２アーム部１１Ａ２は、平面部１１Ｐから延びて、第３半導体素子４３と接続される接続端子を有する。第２導電層１２の第２アーム部１２Ａ２は、平面部１２Ｐから延びて、第４半導体素子４４と接続される接続端子を有する。第１導電層１１の第３アーム部１１Ａ３は、平面部１１Ｐから延びて、第５半導体素子４５と接続される接続端子を有する。第２導電層１２の第３アーム部１２Ａ３は、平面部１２Ｐから延びて、第６半導体素子４６と接続される接続端子を有する。
【0043】
この実施の形態によれば、３つのハーフブリッジをまとめることができるので、スイッチングノイズの少ない３相インバータを実現することができる。
【0044】
なお図１０では、第１導電層の平面部１１Ｐ及び第２導電層の平面部１２Ｐは正三角形の形状をしているが、これに限られず、第１導電層の平面部１１Ｐ及び第２導電層の平面部１２Ｐは任意の好適な形状であってもよい。
【0045】
［検証］
本発明者らは、本発明の効果を検証するためのシミュレーションを実施した。シミュレーションには電磁界解析ソフト「Ｑ３Ｄ」を用い、図９の形状の部品内蔵型回路基板５と、同じ形状の比較例に係る部品内蔵型回路基板とでループインダクタンスを計算し、両者を比較した。その結果、ループインダクタンスは、実施の形態の部品内蔵型回路基板５で５．８９８ｎＨ、比較例の部品内蔵型回路基板で９．５４９ｎＨと計算された。このように本発明の技術によれば、ループインダクタンスを従来の６割程度にまで低減できることが分かった。
本発明者らは、本発明の効果を検証するためのシミュレーションを実施した。シミュレーションには電磁界解析ソフト「Ｑ３Ｄ」を用い、図９の形状の部品内蔵型回路基板５と、同じ形状の比較例に係る部品内蔵型回路基板とでループインダクタンスを計算し、両者を比較した。その結果、ループインダクタンスは、実施の形態の部品内蔵型回路基板５で５．８９８ｎＨ、比較例の部品内蔵型回路基板で９．５４９ｎＨと計算された。このように本発明の技術によれば、ループインダクタンスを従来の６割程度にまで低減できることが分かった。
【0046】
以上、本発明の実施の形態をもとに説明した。この実施の形態は例示であり、いろいろな変形及び変更が本発明の特許請求の範囲内で可能なこと、またそうした変形例及び変更も本発明の特許請求の範囲にあることは当業者に理解されるところである。従って、本明細書での記述及び図面は限定的ではなく例証的に扱われるべきものである。
【0047】
実施の形態の半導体素子は、ＦＥＴであった。しかし半導体素子はこれに限られず、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）やＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）などの任意のスイッチング半導体であってもよい。半導体材料も、Ｓｉ、ＳｉＣ、ＧａＮ、Ｇａ２Ｏ３など、任意の好適なものであってもよい。この変形例によれば、構成の自由度を上げることができる。
【0048】
基板の材料（ＦＲ４、ＣＥＭ３等）やプリプレグ等の絶縁層の材料は特に限定されず、任意の好適なものであってもよい。導体層の厚みも特に限定されず、一般的な３６μｍより厚くても薄くてもよい。本技術は、リジッド基板及びフレキシブル基板のいずれにも適用可能である。この変形例によれば、構成の自由度を上げることができる。
【0049】
実施の形態の導電部品は、銅ブロックによって形成された。銅ブロックをあらかじめ表面めっき処理したものでもよい。導電部品は、銅ブロックに限られず、層間ＶＩＡを積み上げたものであってもよい。導電部品の材料は、銅に限られず、任意の半田付け導電材料であってもよい。この変形例によれば、構成の自由度を上げることができる。
【0050】
図２及び図１０に示される例では、高電位側電力供給端子１００Ｈ及び低電位側電力供給端子１００Ｌの配置方向と、第１半導体素子４１及び第２半導体素子４２の配置方向とは平行である。しかしこれに限られず、図１１に示される部品内蔵型回路基板７のように、高電位側電力供給端子１００Ｈ及び低電位側電力供給端子１００Ｌの配置方向と、第１半導体素子４１及び第２半導体素子４２の配置方向とは垂直であってもよい。
【0051】
上述した各実施の形態と変形例の任意の組み合わせもまた本発明の実施の形態として有用である。組み合わせによって生じる新たな実施の形態は、組み合わされる各実施の形態及び変形例それぞれの効果をあわせもつ。
【0052】
以上、実施の形態及び変形例を説明した。実施の形態及び変形例を抽象化した技術的思想を理解するにあたり、その技術的思想は実施の形態及び変形例の内容に限定的に解釈されるべきではない。前述した実施の形態及び変形例は、いずれも具体例を示したものにすぎず、構成要素の変更、追加、削除等の多くの設計変更が可能である。実施の形態では、このような設計変更が可能な内容に関して、「実施の形態」との表記を付して強調している。しかしながら、そのような表記のない内容でも設計変更が許容される。
【産業上の利用可能性】
【0053】
実施の形態に係る部品内蔵型回路基板は、モーターインバータ、ＤＣＤＣコンバータ、ＡＣＤＣコンバータ、ＤＣＡＣインバータなどのパワーエレクトロニクス回路に広く利用することができる。
【符号の説明】
【0054】
部品内蔵型回路基板・・１、
部品内蔵型回路基板・・２、
部品内蔵型回路基板・・３、
部品内蔵型回路基板・・４、
部品内蔵型回路基板・・５、
部品内蔵型回路基板・・６、
部品内蔵型回路基板・・７、
高電位側電力供給端子・・１００Ｈ、
低電位側電力供給端子・・１００Ｌ、
第１導電層・・１１、
第２導電層・・１２、
第３導電層・・１３、
第４導電層・・１４、
絶縁層・・２０、
中間導電体３０、
第１半導体素子・・４１、
第２半導体素子・・４２、
第３半導体素子・・４３、
第４半導体素子・・４４、
第５半導体素子・・４５、
第６半導体素子・・４６、
第１半導体素子の高電位側接続端子・・４１Ｈ、
第１半導体素子の低電位側接続端子・・４１Ｌ、
第２半導体素子の高電位側接続端子・・４２Ｈ、
第２半導体素子の低電位側接続端子・・４２Ｌ、
第１半導体素子のゲート電極端子・・４１Ｇ、
領域・・１２０、
領域・・１３０、
導電部品・・５０、
導電部品の高電位側接続端子・・５０Ｈ、
導電部品の低電位側接続端子・・５０Ｌ、
第１導電層の平面部・・１１Ｐ、
第２導電層の平面部・・１２Ｐ、
第１導電層のアーム部・・１１Ａ、
第２導電層のアーム部・・１２Ａ、
第１導電層の第１アーム部・・１１Ａ１、
第１導電層の第２アーム部・・１１Ａ２、
第１導電層の第３アーム部・・１１Ａ３、
第２導電層の第１アーム部・・１２Ａ１、
第２導電層の第２アーム部・・１２Ａ２、
第２導電層の第３アーム部・・１２Ａ３
絶縁シート・・６０、
放熱板・・７０。
部品内蔵型回路基板・・２、
部品内蔵型回路基板・・３、
部品内蔵型回路基板・・４、
部品内蔵型回路基板・・５、
部品内蔵型回路基板・・６、
部品内蔵型回路基板・・７、
高電位側電力供給端子・・１００Ｈ、
低電位側電力供給端子・・１００Ｌ、
第１導電層・・１１、
第２導電層・・１２、
第３導電層・・１３、
第４導電層・・１４、
絶縁層・・２０、
中間導電体３０、
第１半導体素子・・４１、
第２半導体素子・・４２、
第３半導体素子・・４３、
第４半導体素子・・４４、
第５半導体素子・・４５、
第６半導体素子・・４６、
第１半導体素子の高電位側接続端子・・４１Ｈ、
第１半導体素子の低電位側接続端子・・４１Ｌ、
第２半導体素子の高電位側接続端子・・４２Ｈ、
第２半導体素子の低電位側接続端子・・４２Ｌ、
第１半導体素子のゲート電極端子・・４１Ｇ、
領域・・１２０、
領域・・１３０、
導電部品・・５０、
導電部品の高電位側接続端子・・５０Ｈ、
導電部品の低電位側接続端子・・５０Ｌ、
第１導電層の平面部・・１１Ｐ、
第２導電層の平面部・・１２Ｐ、
第１導電層のアーム部・・１１Ａ、
第２導電層のアーム部・・１２Ａ、
第１導電層の第１アーム部・・１１Ａ１、
第１導電層の第２アーム部・・１１Ａ２、
第１導電層の第３アーム部・・１１Ａ３、
第２導電層の第１アーム部・・１２Ａ１、
第２導電層の第２アーム部・・１２Ａ２、
第２導電層の第３アーム部・・１２Ａ３
絶縁シート・・６０、
放熱板・・７０。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
