ホーム > 特許ランキング > セイコーエプソン株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024135646
(43)【公開日】2024-10-04
(54)【発明の名称】投射型表示装置および投射型表示装置の制御方法
(51)【国際特許分類】
G09G 3/36 20060101AFI20240927BHJP
G09G 3/20 20060101ALI20240927BHJP
G02F 1/133 20060101ALI20240927BHJP
H04N 5/74 20060101ALI20240927BHJP
【ＦＩ】
G09G3/36
G09G3/20 632Z
G09G3/20 641E
G09G3/20 650C
G09G3/20 660D
G09G3/20 660E
G02F1/133 550
H04N5/74 A
H04N5/74 D
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2023046433
(22)【出願日】2023-03-23
(71)【出願人】
【識別番号】000002369
【氏名又は名称】セイコーエプソン株式会社
(74)【代理人】
【識別番号】110003177
【氏名又は名称】弁理士法人旺知国際特許事務所
(72)【発明者】
【氏名】水迫 和久
(72)【発明者】
【氏名】青木 透
(72)【発明者】
【氏名】小室 佑介
【テーマコード（参考）】
2H193
5C006
5C058
5C080
【Ｆターム（参考）】
2H193ZA02
2H193ZD02
2H193ZD37
2H193ZE40
2H193ZQ11
2H193ZR04
5C006AA14
5C006AA22
5C006AF34
5C006AF44
5C006AF47
5C006BB16
5C006BB29
5C006BC03
5C006BC06
5C006BC11
5C006BF04
5C006EA01
5C006EC11
5C058AA18
5C058BA25
5C058EA02
5C058EA11
5C058EA26
5C080AA10
5C080BB05
5C080CC03
5C080DD07
5C080EE22
5C080EE29
5C080JJ02
5C080JJ03
5C080JJ04
5C080JJ06
(57)【要約】
【課題】投射位置をシフトする場合に、表示の欠落を抑える。
【解決手段】複数のパネル画素を有する液晶パネル１００と、パネル画素から投射された投射画素の位置を、１フレーム期間に含まれる、第１単位期間から第４単位期間までの単位期間毎にシフトする光路シフト素子２３０と、液晶パネル１００および光路シフト素子２３０を制御する表示制御回路２０と、を含み、表示制御回路２０は、データ信号を単位期間毎に複数のパネル画素に供給し、奇数フレーム期間と偶数フレーム期間とのいずれか一方のフレーム期間における一部の単位期間において、複数のパネル画素のうち、周縁に配置される周縁パネル画素に、映像画像を構成する映像画素の画素データに基づく信号をデータ信号として供給し、一方のフレーム期間の一部の単位期間以外の単位期間において、階調レベルが閾値以下の信号をデータ信号として供給する。
【選択図】図２
【解決手段】複数のパネル画素を有する液晶パネル１００と、パネル画素から投射された投射画素の位置を、１フレーム期間に含まれる、第１単位期間から第４単位期間までの単位期間毎にシフトする光路シフト素子２３０と、液晶パネル１００および光路シフト素子２３０を制御する表示制御回路２０と、を含み、表示制御回路２０は、データ信号を単位期間毎に複数のパネル画素に供給し、奇数フレーム期間と偶数フレーム期間とのいずれか一方のフレーム期間における一部の単位期間において、複数のパネル画素のうち、周縁に配置される周縁パネル画素に、映像画像を構成する映像画素の画素データに基づく信号をデータ信号として供給し、一方のフレーム期間の一部の単位期間以外の単位期間において、階調レベルが閾値以下の信号をデータ信号として供給する。
【選択図】図２
【特許請求の範囲】
【請求項1】
複数のパネル画素を有する液晶パネルと、
前記複数のパネル画素から投射された投射画素の位置を、１フレーム期間に含まれる、第１単位期間から第ｋ（ｋは２以上の整数）単位期間までのｋ個の単位期間毎にシフトする光路シフト素子と、
前記液晶パネルおよび前記光路シフト素子を制御する表示制御回路と、
を含み、
前記表示制御回路は、
データ信号を前記単位期間毎に前記複数のパネル画素に供給し、
第１フレーム期間と第２フレーム期間とのいずれか一方のフレーム期間における一部の単位期間において、前記複数のパネル画素のうち、周縁に配置される周縁パネル画素に、映像画像を構成する映像画素の画素データに基づく信号を前記データ信号として供給し、
前記一方のフレーム期間の前記一部の単位期間以外の単位期間において、階調レベルが閾値以下の信号を前記データ信号として供給する
ことを特徴とする投射型表示装置。
前記複数のパネル画素から投射された投射画素の位置を、１フレーム期間に含まれる、第１単位期間から第ｋ（ｋは２以上の整数）単位期間までのｋ個の単位期間毎にシフトする光路シフト素子と、
前記液晶パネルおよび前記光路シフト素子を制御する表示制御回路と、
を含み、
前記表示制御回路は、
データ信号を前記単位期間毎に前記複数のパネル画素に供給し、
第１フレーム期間と第２フレーム期間とのいずれか一方のフレーム期間における一部の単位期間において、前記複数のパネル画素のうち、周縁に配置される周縁パネル画素に、映像画像を構成する映像画素の画素データに基づく信号を前記データ信号として供給し、
前記一方のフレーム期間の前記一部の単位期間以外の単位期間において、階調レベルが閾値以下の信号を前記データ信号として供給する
ことを特徴とする投射型表示装置。
【請求項2】
前記表示制御回路は、
前記周縁パネル画素が一の単位期間において前記映像画素を表現する場合に、当該一の単位期間において、当該映像画素の画素データに基づく画素信号を前記データ信号として供給し、
前記周縁パネル画素が他の単位期間において前記映像画素を表現しない場合に、当該他の単位期間において前記階調レベルが閾値以下の信号を前記データ信号として、当該周縁パネル画素に供給する
請求項１に記載の投射型表示装置。
前記周縁パネル画素が一の単位期間において前記映像画素を表現する場合に、当該一の単位期間において、当該映像画素の画素データに基づく画素信号を前記データ信号として供給し、
前記周縁パネル画素が他の単位期間において前記映像画素を表現しない場合に、当該他の単位期間において前記階調レベルが閾値以下の信号を前記データ信号として、当該周縁パネル画素に供給する
請求項１に記載の投射型表示装置。
【請求項3】
前記周縁パネル画素は、前記複数のパネル画素が配列する矩形領域のうち、周縁４辺に配置される
請求項１に記載の投射型表示装置。
請求項１に記載の投射型表示装置。
【請求項4】
前記周縁パネル画素は、前記複数のパネル画素が配列する矩形領域のうち、周縁において隣り合う２辺に配置される
請求項１に記載の投射型表示装置。
請求項１に記載の投射型表示装置。
【請求項5】
一のパネル画素は、
前記第１フレーム期間の第１単位期間から第ｋ単位期間までで表現されるｋ個の映像画素と、
前記第２フレーム期間の第１単位期間から第ｋ単位期間までで表現されるｋ個の映像画素とを、
１つの共通の映像画素を基準にして点対称の配列した映像画素を表示する
請求項１に記載の投射型表示装置。
前記第１フレーム期間の第１単位期間から第ｋ単位期間までで表現されるｋ個の映像画素と、
前記第２フレーム期間の第１単位期間から第ｋ単位期間までで表現されるｋ個の映像画素とを、
１つの共通の映像画素を基準にして点対称の配列した映像画素を表示する
請求項１に記載の投射型表示装置。
【請求項6】
複数のパネル画素を有する液晶パネルと、
前記複数のパネル画素から投射された投射画素の位置を、１フレーム期間に含まれる、第１単位期間から第ｋ（ｋは２以上の整数）単位期間までのｋ個の単位期間毎にシフトする光路シフト素子と、
前記液晶パネルおよび前記光路シフト素子を制御する表示制御回路と、
を含む投射型表示装置の制御方法であって、
前記表示制御回路は、
データ信号を前記単位期間毎に前記複数のパネル画素に供給し、
第１フレーム期間と第２フレーム期間とのいずれか一方のフレーム期間における一部の単位期間において、前記複数のパネル画素のうち、周縁に配置される周縁パネル画素に、映像画像を構成する映像画素の画素データに基づく画素信号を前記データ信号として供給し、
前記一方のフレーム期間の前記一部の単位期間以外の単位期間において、階調レベルが閾値以下の信号を前記データ信号として供給する
ことを特徴とする投射型表示装置の制御方法。
前記複数のパネル画素から投射された投射画素の位置を、１フレーム期間に含まれる、第１単位期間から第ｋ（ｋは２以上の整数）単位期間までのｋ個の単位期間毎にシフトする光路シフト素子と、
前記液晶パネルおよび前記光路シフト素子を制御する表示制御回路と、
を含む投射型表示装置の制御方法であって、
前記表示制御回路は、
データ信号を前記単位期間毎に前記複数のパネル画素に供給し、
第１フレーム期間と第２フレーム期間とのいずれか一方のフレーム期間における一部の単位期間において、前記複数のパネル画素のうち、周縁に配置される周縁パネル画素に、映像画像を構成する映像画素の画素データに基づく画素信号を前記データ信号として供給し、
前記一方のフレーム期間の前記一部の単位期間以外の単位期間において、階調レベルが閾値以下の信号を前記データ信号として供給する
ことを特徴とする投射型表示装置の制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、投射型表示装置および投射型表示装置の制御方法に関する。
【背景技術】
【0002】
スクリーン等に、液晶パネルなどにより作成された画像光を投射する投射型表示装置において、光路シフト素子によって解像度を擬似的に高める技術が知られている。詳細には、投射型表示装置では、１フレーム期間が複数の単位期間に分けられ、液晶パネルにおける１つのパネル画素の投射位置が、当該複数の単位期間毎にシフトされて映像データにおける複数の画素データで指定された階調レベルを表現する（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２０－１０７９８４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上記技術では、投射位置によって映像データの一部が欠落して、視認される、という課題があった。
【課題を解決するための手段】
【0005】
上記課題を解決するために、本開示の一態様に係る投射型表示装置は、複数のパネル画素を有する液晶パネルと、前記複数のパネル画素から投射された投射画素の位置を、１フレーム期間に含まれる、第１単位期間から第ｋ（ｋは２以上の整数）単位期間までのｋ個の単位期間毎にシフトする光路シフト素子と、前記液晶パネルおよび前記光路シフト素子を制御する表示制御回路と、を含み、前記表示制御回路は、データ信号を前記単位期間毎に前記複数のパネル画素に供給し、第１フレーム期間と第２フレーム期間とのいずれか一方のフレーム期間における一部の単位期間において、前記複数のパネル画素のうち、周縁に配置される周縁パネル画素に、映像画像を構成する映像画素の画素データに基づく信号を前記データ信号として供給し、前記一方のフレーム期間の前記一部の単位期間以外の単位期間において、階調レベルが閾値以下の信号を前記データ信号として供給する。
【図面の簡単な説明】
【0006】
【図1】第１実施形態に係る投射型表示装置を示す図である。
【図2】投射型表示装置の構成を示すブロック図である。
【図3】投射型表示装置における液晶パネルの構成を示す斜視図である。
【図4】液晶パネルの構造を示す断面図である。
【図5】液晶パネルの電気的な構成を示すブロック図である。
【図6】液晶パネルにおける画素回路の構成を示す図である。
【図7】液晶パネルにおけるパネル画素の配列を示す平面図である。
【図8】投射型表示装置におけるフレーム期間と単位期間とを示す図である。
【図9】光路シフト素子の動作を示す図である。
【図10】映像画素の配列とパネル画素の配列との関係等を示す図である。
【図11】第１実施形態において各フレーム期間における映像画素とパネル画素との対応関係を示す図である。
【図12】第１実施形態においてパネル画素に供給される映像画素の順番およびパネル画素に対応する映像画素の位置を示す図である。
【図13】第１実施形態において奇数フレーム期間の映像画素とパネル画素と投射位置との関係を示す図である。
【図14】第１実施形態において偶数フレーム期間の映像画素とパネル画素と投射位置との関係を示す図である。
【図15】第１実施形態において奇数フレーム期間のパネル画素に供給されるデータ信号を示す図である。
【図16】第１実施形態において偶数フレーム期間のパネル画素に供給されるデータ信号を示す図である。
【図17】第２実施形態の液晶パネルにおけるパネル画素の配列を示す平面図である。
【図18】第２実施形態において奇数フレーム期間のパネル画素に供給されるデータ信号を示す図である。
【図19】第２実施形態において偶数フレーム期間のパネル画素に供給されるデータ信号を示す図である。
【図20】第３実施形態の液晶パネルにおけるパネル画素の配列を示す平面図である。
【図21】第３実施形態においてパネル画素に供給される映像画素の順番およびパネル画素に対応する映像画素の位置を示す図である。
【図22】第３実施形態において奇数フレーム期間のパネル画素に供給されるデータ信号を示す図である。
【図23】第３実施形態において偶数フレーム期間のパネル画素に供給されるデータ信号を示す図である。
【図24】対比例の液晶パネルにおけるパネル画素の配列を示す平面図である。
【図25】対比例において奇数フレーム期間のパネル画素に供給されるデータ信号を示す図である。
【図26】対比例において偶数フレーム期間のパネル画素に供給されるデータ信号を示す図である。
【発明を実施するための形態】
【0007】
以下、実施形態の電気光学装置について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本開示の範囲は、以下の説明において特に本開示を限定する旨の記載がない限り、これらの形態に限られるものではない。
【0008】
図１は、実施形態に係る投射型表示装置１の光学的な構成を示す図である。図に示されるように、投射型表示装置１は、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂを含む。また、投射型表示装置１の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によって、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の３原色に分離される。このうち、Ｒの光は液晶パネル１００Ｒに、Ｇの光は液晶パネル１００Ｇに、Ｂの光は液晶パネル１００Ｂに、それぞれ入射する。
なお、Ｂの光路は、Ｒの光路およびＧの光路と比較して長いので、Ｂの光路での損失を防ぐ必要がある。このため、Ｂの光路には、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１が設けられる。
なお、Ｂの光路は、Ｒの光路およびＧの光路と比較して長いので、Ｂの光路での損失を防ぐ必要がある。このため、Ｂの光路には、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１が設けられる。
【0009】
液晶パネル１００Ｒは、複数の画素回路を有する。複数の画素回路の各々は、それぞれ液晶素子を含む。液晶パネル１００Ｒの液晶素子は、後述するようにＲに対応するデータ信号に基づいて駆動されることによって、当該データ信号の電圧に応じた透過率となる。
このため、液晶パネル１００Ｒでは、液晶素子の透過率を個別に制御することによって、Ｒの透過像が生成される。同様に、液晶パネル１００Ｇでは、Ｇに対応するデータ信号に基づいてＧの透過像が生成され、液晶パネル１００Ｂでは、Ｂに対応するデータ信号に基づいてＢの透過像が生成される。
このため、液晶パネル１００Ｒでは、液晶素子の透過率を個別に制御することによって、Ｒの透過像が生成される。同様に、液晶パネル１００Ｇでは、Ｇに対応するデータ信号に基づいてＧの透過像が生成され、液晶パネル１００Ｂでは、Ｂに対応するデータ信号に基づいてＢの透過像が生成される。
【0010】
液晶パネル１００Ｒ、１００Ｇおよび１００Ｂによってそれぞれ生成された各色の透過像は、ダイクロイックプリズム２１１２に三方向から入射する。ダイクロイックプリズム２１１２において、ＲおよびＢの光は９０度に屈折する一方、Ｇの光は直進する。したがって、ダイクロイックプリズム２１１２が各色の画像を合成する。ダイクロイックプリズム２１１２による合成像は光路シフト素子２３０を介して投射レンズ２１１４に入射する。
投射レンズ２１１４は、光路シフト素子２３０を介した合成像を、スクリーンＳcrに拡大して投射する。
投射レンズ２１１４は、光路シフト素子２３０を介した合成像を、スクリーンＳcrに拡大して投射する。
【0011】
光路シフト素子２３０は、ダイクロイックプリズム２１１２から出射される合成像をシフトする。詳細には、光路シフト素子２３０は、スクリーンＳcrに投射される画像を、投射面に対し左右方向または／および上下方向にシフトする。
【0012】
なお、液晶パネル１００Ｒ、１００Ｂによる透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、液晶パネル１００Ｇによる透過像は直進して投射される。したがって、液晶パネル１００Ｒ、１００Ｂによる各透過像は、液晶パネル１００Ｇの透過像に対して左右反転した関係となる。
説明の便宜のため、投射型表示装置１からスクリーンＳcrの投射面を見た場合に、左右方向をＸ軸とし、上下方向をＹ軸とする。なお、Ｘ軸に沿った左右方向のうち、右方向をＸ方向とし、左方向をＸ方向の反対方向とする。また、Ｙ軸に沿った上下方向のうち、下方向をＹ方向とし、上方向をＹ方向の反対方向とする。投射型表示装置１の投射方向をＺ方向とする。
説明の便宜のため、投射型表示装置１からスクリーンＳcrの投射面を見た場合に、左右方向をＸ軸とし、上下方向をＹ軸とする。なお、Ｘ軸に沿った左右方向のうち、右方向をＸ方向とし、左方向をＸ方向の反対方向とする。また、Ｙ軸に沿った上下方向のうち、下方向をＹ方向とし、上方向をＹ方向の反対方向とする。投射型表示装置１の投射方向をＺ方向とする。
【0013】
図２は、投射型表示装置１の電気的な構成を示すブロック図である。図に示されるように、投射型表示装置１は、表示制御回路２０と、上述した液晶パネル１００Ｒ、１００Ｇおよび１００Ｂと、光路シフト素子２３０とを含む。
【0014】
図示省略されたホスト装置等の上位装置から、映像データＶid-inが同期信号Ｓyncに同期して供給される。映像データＶid-inは、表示すべき画像における画素の階調レベルを、ＲＧＢ毎に例えば８ビットで指定する。
【0015】
なお、映像データＶid-inで指定される画像の画素を映像画素と表記し、映像画素の階調レベルを指定するデータを画素データと表記し、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂによる合成像の画素をパネル画素と表記する。実施形態において、パネル画素は、便宜的に有効パネル画素と電気見切りパネル画素とに分けられる。詳細については後述するが、電気見切りパネル画素は、一部の期間で画素データに応じた透過率になり、他の期間で透過率が最低になる。ただし、有効パネル画素の一部についても、画素データに応じた透過率になる場合と、透過率が最低になる場合とがある。
【0016】
また、光路シフト素子２３０によってシフトされて、スクリーンＳcrに投射されるパネル画素の位置を、投射位置と表記する。
液晶パネル１００Ｒ、１００Ｇおよび１００Ｂの合成像では、パネル画素が縦方向および横方向にわたってマトリクス状に配列する。実施形態において、映像データＶid-inで階調レベルが指定される映像画素の配列は、液晶パネル１００Ｒ、１００Ｇまたは１００Ｂにより合成したパネル画素の配列と比較して、例えば、縦方向で約２倍、横方向で約２倍となっている。
液晶パネル１００Ｒ、１００Ｇおよび１００Ｂの合成像では、パネル画素が縦方向および横方向にわたってマトリクス状に配列する。実施形態において、映像データＶid-inで階調レベルが指定される映像画素の配列は、液晶パネル１００Ｒ、１００Ｇまたは１００Ｂにより合成したパネル画素の配列と比較して、例えば、縦方向で約２倍、横方向で約２倍となっている。
【0017】
実施形態において、スクリーンＳcrに投射されるカラー画像は、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂの各透過像を合成することで表現される。したがって、カラー画像の最小単位である画素は、液晶パネル１００Ｒによる赤の副画素、液晶パネル１００Ｇによる緑の副画素、および、液晶パネル１００Ｂによる青の副画素に分けることができる。ただし、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂにおける副画素について、色を特定する必要がない場合や、単に明暗のみを問題とする場合等では、副画素と敢えて表記する必要がない。そこで本説明では、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂにおける表示単位についても、パネル画素とする。
【0018】
同期信号Ｓyncには、映像データＶid-inの垂直走査開始を指示する垂直同期信号や、水平走査開始を指示する水平同期信号、および、映像データＶid-inにおける映像画素の１つ分のタイミングを示すクロック信号が含まれる。
【0019】
表示制御回路２０は、処理回路２２、変換回路２３Ｒ、２３Ｇおよび２３Ｂを含む。
処理回路２２は、上位装置から供給される映像データＶid-inを、１または２以上のフレーム期間分を蓄積した後に、光路シフト素子２３０による投射位置に対応する映像画素の画素データを読み出し、ＲＧＢ成分別に出力する。なお、処理回路２２は、投射位置に応じて有効パネル画素および電気見切りパネル画素に透過率を最小とする黒データを出力する場合がある。
処理回路２２から出力される画素データまたは黒データのうち、Ｒの成分をＶad_Rと表記し、Ｇの成分をＶad_Gと表記し、Ｂの成分をＶad_Bと表記する。
処理回路２２は、上位装置から供給される映像データＶid-inを、１または２以上のフレーム期間分を蓄積した後に、光路シフト素子２３０による投射位置に対応する映像画素の画素データを読み出し、ＲＧＢ成分別に出力する。なお、処理回路２２は、投射位置に応じて有効パネル画素および電気見切りパネル画素に透過率を最小とする黒データを出力する場合がある。
処理回路２２から出力される画素データまたは黒データのうち、Ｒの成分をＶad_Rと表記し、Ｇの成分をＶad_Gと表記し、Ｂの成分をＶad_Bと表記する。
【0020】
投射型表示装置１では、１フレーム期間を４分割した単位期間毎に投射位置が変化するので、連続する２フレーム期間における８つの単位期間では、投射位置として８箇所とすることが可能である。ただし、実施形態では、８つの単位期間における投射位置を後述するように７箇所とする。
なお、単位期間とは、映像データＶid-inで指定される１フレーム期間の画像の解像度を１／４に落とした画像を、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂによる合成画像でユーザに視認させるための期間である。
なお、単位期間とは、映像データＶid-inで指定される１フレーム期間の画像の解像度を１／４に落とした画像を、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂによる合成画像でユーザに視認させるための期間である。
【0021】
処理回路２２は、各単位期間において光路シフト素子２３０による投射位置を制御する。詳細には、処理回路２２は、光路シフト素子２３０に対し、Ｘ軸に沿った方向のシフトを制御信号Ｐ_xで制御し、Ｙ軸に沿った方向のシフトを制御信号Ｐ_yで制御する。
なお、単位期間毎の投射位置、および、パネル画素が各投射位置に対応して映像データＶid-inで指定される映像画素のうち、どの映像画素を表現するかの詳細については後述する。
また、処理回路２２は、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂを単位期間毎に制御するための制御信号Ｃtrを生成する。
なお、単位期間毎の投射位置、および、パネル画素が各投射位置に対応して映像データＶid-inで指定される映像画素のうち、どの映像画素を表現するかの詳細については後述する。
また、処理回路２２は、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂを単位期間毎に制御するための制御信号Ｃtrを生成する。
【0022】
変換回路２３Ｒは、Ｒ成分のデータＶad_Rをアナログ電圧の画素信号に変換して、データ信号Ｖid_Rとして液晶パネル１００Ｒに供給する。変換回路２３Ｇは、Ｇ成分のデータＶad_Gをアナログ電圧の画素信号に変換して、データ信号Ｖid_Gとして液晶パネル１００Ｇに供給する。変換回路２３Ｂは、Ｂ成分のデータＶad_Bをアナログ電圧の画素信号に変換して、データ信号Ｖid_Bとして液晶パネル１００Ｂに供給する。
【0023】
次に、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂについて説明する。液晶パネル１００Ｒ、１００Ｇおよび１００Ｂについては、入射する光の色、すなわち波長だけが異なり、構造的には共通である。そこで、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂについては、符号を１００として、色を特定しないで一般的に説明する。
【0024】
図３は、液晶パネル１００の要部を示す図であり、図４は、図３におけるＨ－ｈ線で切断した断面図である。
これらの図に示されるように、液晶パネル１００では、画素電極１１８が設けられた素子基板１００ａと、コモン電極１０８が設けられた対向基板１００ｂとが、一定の間隙を保ちつつ、互いに電極形成面が対向するようにシール材９０によって貼り合わせられ、この間隙に液晶１０５が封入されている。
これらの図に示されるように、液晶パネル１００では、画素電極１１８が設けられた素子基板１００ａと、コモン電極１０８が設けられた対向基板１００ｂとが、一定の間隙を保ちつつ、互いに電極形成面が対向するようにシール材９０によって貼り合わせられ、この間隙に液晶１０５が封入されている。
【0025】
素子基板１００ａおよび対向基板１００ｂとしては、それぞれガラスや石英などの光透過性を有する基板が用いられる。図３に示されるように、素子基板１００ａにおける一辺は、対向基板１００ｂから張り出している。この張り出した領域に、図において横方向に沿って複数の端子１０６が設けられている。複数の端子１０６には、図示省略されたＦＰＣ（Flexible Printed Circuits）基板の一端が接続される。なお、当該ＦＰＣ基板の他端は、表示制御回路２０に接続されて、上述した各種の信号が供給される。
【0026】
素子基板１００ａにおいて対向基板１００ｂに向かう面には、画素電極１１８が、例えばＩＴＯ（Indium Tin Oxide）などの透明性を有する導電層のパターニングによって形成される。
また、素子基板１００ａの対向面および対向基板１００ｂの対向面には、電極以外にも様々な要素が設けられるが、図では省略されている。
また、素子基板１００ａの対向面および対向基板１００ｂの対向面には、電極以外にも様々な要素が設けられるが、図では省略されている。
【0027】
図５は、液晶パネル１００の電気的な構成を示すブロック図である。液晶パネル１００には、表示領域１０の周縁に、走査線駆動回路１３０およびデータ線駆動回路１４０が設けられる。
【0028】
液晶パネル１００の表示領域１０においては、画素回路１１０がマトリクス状に配列される。詳細には、表示領域１０において、複数本の走査線１２が図において横方向に延在して設けられ、また、複数本のデータ線１４が縦方向に延在し、かつ、走査線１２と互いに電気的な絶縁を保って設けられる。そして、複数本の走査線１２と複数本のデータ線１４との交差に対応して画素回路１１０がマトリクス状に設けられる。
【0029】
走査線１２の本数を（ｍ＋２）とし、データ線１４の本数を（ｎ＋２）とした場合、画素回路１１０は、縦（ｍ＋２）行×横（ｎ＋２）列でマトリクス状に配列する。ｍ、ｎは、いずれも２以上の整数である。走査線１２と画素回路１１０とにおいて、マトリクスの行を区別するために、図において上から順に１、２、３、…、ｍ、（ｍ＋１）、（ｍ＋２）行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０において、マトリクスの列を区別するために、図において左から順に１、２、３、…、ｎ、（ｎ＋１）、（ｎ＋２）列と呼ぶ場合がある。
【0030】
走査線駆動回路１３０は、表示制御回路２００による制御にしたがって走査線１２を例えば１、２、３、…、ｍ、（ｍ＋１）、（ｍ＋２）行目という順番で１本ずつ選択し、選択した走査線１２への走査信号をＨレベルとする。なお、走査線駆動回路１３０は、選択した走査線１２以外の走査線１２への走査信号をＬレベルとする。
データ線駆動回路１４０は、処理回路２２０Ｒ、２２０Ｇまたは２２０Ｂのうち、対応する色の回路から供給されたデータ信号を１行分ラッチするとともに、走査線１２への走査信号がＨレベルとなった期間において、当該走査線１２に位置する画素回路１１０に、データ線１４を介して出力する。
データ線駆動回路１４０は、処理回路２２０Ｒ、２２０Ｇまたは２２０Ｂのうち、対応する色の回路から供給されたデータ信号を１行分ラッチするとともに、走査線１２への走査信号がＨレベルとなった期間において、当該走査線１２に位置する画素回路１１０に、データ線１４を介して出力する。
【0031】
図６は、隣り合う２本の走査線１２と、隣り合う２本のデータ線１４との交差に対応する縦２行横２列の計４個の、画素回路１１０の等価回路を示す図である。
図に示されるように、画素回路１１０は、トランジスター１１６と液晶素子１２０とを含む。トランジスター１１６は、例えばｎチャネル型の薄膜トランジスターである。画素回路１１０において、トランジスター１１６のゲートノードは、走査線１２に接続される一方、そのソースノードはデータ線１４に接続され、そのドレインノードは、平面視で正方形形状の画素電極１１８に接続される。
図に示されるように、画素回路１１０は、トランジスター１１６と液晶素子１２０とを含む。トランジスター１１６は、例えばｎチャネル型の薄膜トランジスターである。画素回路１１０において、トランジスター１１６のゲートノードは、走査線１２に接続される一方、そのソースノードはデータ線１４に接続され、そのドレインノードは、平面視で正方形形状の画素電極１１８に接続される。
【0032】
画素電極１１８に対向するようにコモン電極１０８が全画素に対して共通に設けられる。コモン電極１０８には電圧ＬＣcomが印加される。そして、画素電極１１８とコモン電極１０８との間には上述したように液晶１０５が挟持される。したがって、画素回路１１０毎に、画素電極１１８およびコモン電極１０８によって液晶１０５を挟持した液晶素子１２０が構成される。
また、液晶素子１２０に対して並列に蓄積容量１０９が設けられる。蓄積容量１０９において、一端が画素電極１１８に接続され、他端が容量線１０７に接続されている。容量線１０７は、時間的に一定の電圧、例えばコモン電極１０８への印加電圧と同じ電圧ＬＣcomが印加される。画素回路１１０は、走査線１２の延在方向である横方向とデータ線１４の延在方向である縦方向とにわたってマトリクス状に配列するので、画素回路１１０に含まれる画素電極１１８についても縦方向および横方向にわたって配列する。
また、液晶素子１２０に対して並列に蓄積容量１０９が設けられる。蓄積容量１０９において、一端が画素電極１１８に接続され、他端が容量線１０７に接続されている。容量線１０７は、時間的に一定の電圧、例えばコモン電極１０８への印加電圧と同じ電圧ＬＣcomが印加される。画素回路１１０は、走査線１２の延在方向である横方向とデータ線１４の延在方向である縦方向とにわたってマトリクス状に配列するので、画素回路１１０に含まれる画素電極１１８についても縦方向および横方向にわたって配列する。
【0033】
走査信号がＨレベルとなった走査線１２では、当該走査線１２に対応して設けられる画素回路１１０のトランジスター１１６がオンする。トランジスター１１６のオンにより、データ線１４と画素電極１１８とが電気的に接続された状態となるので、データ線１４に供給されたデータ信号が、オンしたトランジスター１１６を介して画素電極１１８に到達する。走査線１２がＬレベルになると、トランジスター１１６はオフになるが、画素電極１１８に到達したデータ信号の電圧は、液晶素子１２０の容量性および蓄積容量１０９によって保持される。
【0034】
周知のように、液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応じて液晶分子の配向が変化する。したがって、液晶素子１２０は、印加された電圧の実効値に応じた透過率となる。
なお、液晶素子１２０において画素として機能する領域、すなわち、電圧の実効値に応じた透過率となる領域は、素子基板１００ａおよび対向基板１００ｂを平面視したときに、画素電極１１８とコモン電極１０８とが重なる領域である。画素電極１１８は、平面視で正方形であるので、液晶パネル１００による画素の形状も正方形となる。
また、実施形態において、液晶１０５が、ＶＡ（Vertical Alignment）方式であって、液晶素子１２０への印加電圧がゼロであるときに透過率が最低であり、印加電圧が高くなるにつれて、透過率が高くなるノーマリーブラックモードである。
このように、液晶素子１２０が液晶パネル１００のパネル画素として機能する。このため、パネル画素の配列は、画素回路１１０の配列と等しい。なお、パネル画素のうち、有効パネル画素と電気見切りパネル画素とにおいて構造および電気的な構成に相違はない。
なお、液晶素子１２０において画素として機能する領域、すなわち、電圧の実効値に応じた透過率となる領域は、素子基板１００ａおよび対向基板１００ｂを平面視したときに、画素電極１１８とコモン電極１０８とが重なる領域である。画素電極１１８は、平面視で正方形であるので、液晶パネル１００による画素の形状も正方形となる。
また、実施形態において、液晶１０５が、ＶＡ（Vertical Alignment）方式であって、液晶素子１２０への印加電圧がゼロであるときに透過率が最低であり、印加電圧が高くなるにつれて、透過率が高くなるノーマリーブラックモードである。
このように、液晶素子１２０が液晶パネル１００のパネル画素として機能する。このため、パネル画素の配列は、画素回路１１０の配列と等しい。なお、パネル画素のうち、有効パネル画素と電気見切りパネル画素とにおいて構造および電気的な構成に相違はない。
【0035】
液晶素子１２０の画素電極１１８にデータ信号を供給する動作が、１つの単位期間において１、２、３、…、ｍ、（ｍ＋１）、（ｍ＋２）行目という順番で実行される。これにより（ｍ＋２）行（ｎ＋２）列で配列する画素回路１１０の液晶素子１２０の各々にデータ信号に応じた電圧が保持されて、各液晶素子１２０が目的とする透過率となり、（ｍ＋２）行（ｎ＋２）列で配列する液晶素子１２０によって、対応する色の透過像が生成される。
このように透過像の生成がＲＧＢ毎に実行されて、ＲＧＢを合成したカラー画像がスクリーンＳcrに投射される。
１つの単位期間に対応して処理回路２２から出力されるデータＶad_R、Ｖad_GおよびＶad_Bは、当該単位期間に対応する映像画素の画素データ、または、階調レベルが最低の黒データである。このため、少なくとも当該単位期間では投射位置に対応したカラーの合成画像が、当該投射位置において投射される。
このように透過像の生成がＲＧＢ毎に実行されて、ＲＧＢを合成したカラー画像がスクリーンＳcrに投射される。
１つの単位期間に対応して処理回路２２から出力されるデータＶad_R、Ｖad_GおよびＶad_Bは、当該単位期間に対応する映像画素の画素データ、または、階調レベルが最低の黒データである。このため、少なくとも当該単位期間では投射位置に対応したカラーの合成画像が、当該投射位置において投射される。
【0036】
図７は、パネル画素の配列を示す平面図であり、特にパネル画素の配列のうち、左上端部ＵＬ、右上端部ＵＲ、左下端部ＤＬおよび右下端部ＤＲを拡大して示す図である。
上述したように、画素回路１１０、すなわちパネル画素は、縦（ｍ＋２）行×横（ｎ＋２）列でマトリクス状に配列する。このパネル画素の配列において、第１実施形態では、有効パネル画素Ｖpが、１行目および（ｍ＋２）行目と、１列目および（ｎ＋２）目と、を除いた縦ｍ行×横ｎ列でマトリクス状に配列する。
上述したように、画素回路１１０、すなわちパネル画素は、縦（ｍ＋２）行×横（ｎ＋２）列でマトリクス状に配列する。このパネル画素の配列において、第１実施形態では、有効パネル画素Ｖpが、１行目および（ｍ＋２）行目と、１列目および（ｎ＋２）目と、を除いた縦ｍ行×横ｎ列でマトリクス状に配列する。
【0037】
電気見切りパネル画素Ｄpは、有効パネル画素Ｖpが縦ｍ行×横ｎ列で配列する領域を囲む枠状に配置する。換言すれば、電気見切りパネル画素Ｄpは、パネル画素における縦（ｍ＋２）行×横（ｎ＋２）列の配列のうち、左辺Ｌ１の１列、上辺Ｌ２の１行、右辺Ｌ３の１列、下辺Ｌ４の１行で配置する。
図７において、境界１９２は、有効パネル画素Ｖpと電気見切りパネル画素Ｄpとの境を示す仮想線であり、外縁１９４は、パネル画素が配列する領域の外縁を示す仮想線である。パネル画素が配列する領域に対して外縁１９４の外側では、図においてハッチングで示されるように見切り（額縁）として機能する遮光部１９６が設けられる。
なお、有効パネル画素Ｖpと電気見切りパネル画素Ｄpとにおいて構造上の相違は存在せず、単に便宜的に区別するために名称を異ならせている。
図７において、境界１９２は、有効パネル画素Ｖpと電気見切りパネル画素Ｄpとの境を示す仮想線であり、外縁１９４は、パネル画素が配列する領域の外縁を示す仮想線である。パネル画素が配列する領域に対して外縁１９４の外側では、図においてハッチングで示されるように見切り（額縁）として機能する遮光部１９６が設けられる。
なお、有効パネル画素Ｖpと電気見切りパネル画素Ｄpとにおいて構造上の相違は存在せず、単に便宜的に区別するために名称を異ならせている。
【0038】
上述したように、映像データＶid-inにおける映像画素の配列は、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂにおけるパネル画素の配列である（ｍ＋２）行（ｎ＋２）列に対して縦方向で約２倍、横方向で約２倍であり、２ｍ行２ｎ列である。換言すれば、パネル画素の配列は、映像画素の配列に比べて縦方向で約１／２倍、横方向で約１／２倍である。
そこで、実施形態では、１フレーム期間でみて、１つのパネル画素を、縦２地点×横２地点の計４箇所でシフトさせることによって、１つのパネル画素が、映像データＶid-inで指定される４つの映像画素を示しているかのように視認させる。
そこで、実施形態では、１フレーム期間でみて、１つのパネル画素を、縦２地点×横２地点の計４箇所でシフトさせることによって、１つのパネル画素が、映像データＶid-inで指定される４つの映像画素を示しているかのように視認させる。
【0039】
ただし、単純に、１つのパネル画素を１フレーム期間において４箇所にシフトさせて映像画素を表現する構成では、表示品位が低下してしまう場合がある。このため、実施形態では、１つのパネル画素の投射位置が２フレーム期間の８つの単位期間毎にシフトされて映像画素を表現し、さらに、奇数フレーム期間において単位期間毎に投射位置をシフトさせる方向と偶数フレーム期間において単位期間毎に投射位置をシフトさせる方向とを反対方向にした。換言すれば、奇数フレーム期間で表現される４個の映像画素の配列と、偶数フレーム期間で表現される４個の映像画素の配列とは、１つの共通の映像画素を基準にして点対称の関係にある。
【0040】
図８は、実施形態におけるフレームと単位期間との関係を説明するための図である。図に示されるように、実施形態では、２フレーム（２Ｆ）期間が、時間的に先の奇数フレーム（Odd Frame）期間と、時間的に後の偶数フレーム（Even Frame）期間とに分けられる。
【0041】
奇数フレーム期間は、４つの単位期間に分割される。奇数フレーム期間における４つの単位期間を区別するために便宜的に、符号が、時間の順にｆ１－１、ｆ１－２、ｆ１－３、ｆ１－４と付与される。偶数フレーム期間も同様に４つの単位期間に分割される。偶数フレーム期間における４つの単位期間を区別するために便宜的に、符号が、時間の順にｆ２－１、ｆ２－２、ｆ２－３、ｆ２－４と付与される。
【0042】
なお、奇数フレーム期間および偶数フレーム期間に含まれる単位期間の個数の「４」は、２以上である整数ｋの一例である。また、奇数フレーム期間は第１フレーム期間の一例であり、偶数フレーム期間は第２フレーム期間の一例である。単位期間ｆ１－１およびｆ２－１が第１単位期間の一例であり、単位期間ｆ１－２およびｆ２－２が第２単位期間の一例であり、単位期間ｆ１－３およびｆ２－３が第３単位期間の一例であり、単位期間ｆ１－４およびｆ２－４が第４単位期間の一例である。
【0043】
１フレーム期間とは、上位装置からの映像データＶid-inで示される画像の１コマ分が供給される期間であり、同期信号Ｓyncに含まれる垂直同期信号の周波数が６０Ｈｚである場合、１周期の１６．７ミリ秒である。この場合、各単位期間の長さは、それぞれ１フレーム期間の長さの１／４である４．１７ミリ秒である。
【0044】
図９は、光路シフト素子２３０に供給される制御信号Ｐ_xおよびＰ_yの波形の一例を示す図である。
光路シフト素子２３０は、スクリーンＳcrに投射される画像を、投射面に対しＸ軸およびＹ軸にシフトする。便宜的に当該シフトの量については、スクリーンＳcrにおいて投写される画素の大きさ、すなわちパネル画素の大きさに換算して説明する。
光路シフト素子２３０は、スクリーンＳcrに投射される画像を、投射面に対しＸ軸およびＹ軸にシフトする。便宜的に当該シフトの量については、スクリーンＳcrにおいて投写される画素の大きさ、すなわちパネル画素の大きさに換算して説明する。
【0045】
制御信号Ｐ_xおよびＰ_yは、単位期間ｆ１－１～ｆ１－４およびｆ２－１～ｆ２－４における後端期間以外において＋Ａ、０または－Ａの三値のいずれかのレベルをとる。制御信号Ｐ_xおよびＰ_yのレベルは、後端期間において変化する。後端期間とは、垂直走査帰線期間に相当する期間である。
なお、制御信号Ｐ_xまたはＰ_yのレベルは、連続する２つの単位期間に跨がってレベルが一定となる場合もある。
なお、制御信号Ｐ_xまたはＰ_yのレベルは、連続する２つの単位期間に跨がってレベルが一定となる場合もある。
【0046】
説明の便宜上、奇数フレーム期間における単位期間ｆ１－１のうち、後端期間以外の期間における投射位置、すなわち、制御信号Ｐ_xおよびＰ_yのレベルが０である期間における投射位置を規準位置とする。
光路シフト素子２３０は、制御信号Ｐ_xのレベルが＋Ａであれば、投射位置を基準位置からＸ方向にパネル画素の半分だけシフトさせ、制御信号Ｐ_xのレベルが－Ａであれば、投射位置を基準位置からＸ方向の反対方向にパネル画素の半分だけシフトさせる。
光路シフト素子２３０は、制御信号Ｐ_yのレベルが＋Ａであれば、投射位置を基準位置からＹ方向にパネル画素の半分だけシフトさせ、制御信号Ｐ_yのレベルが－Ａであれば、投射位置を基準位置からＹ方向の反対方向にパネル画素の半分だけシフトさせる。
光路シフト素子２３０は、制御信号Ｐ_xのレベルが＋Ａであれば、投射位置を基準位置からＸ方向にパネル画素の半分だけシフトさせ、制御信号Ｐ_xのレベルが－Ａであれば、投射位置を基準位置からＸ方向の反対方向にパネル画素の半分だけシフトさせる。
光路シフト素子２３０は、制御信号Ｐ_yのレベルが＋Ａであれば、投射位置を基準位置からＹ方向にパネル画素の半分だけシフトさせ、制御信号Ｐ_yのレベルが－Ａであれば、投射位置を基準位置からＹ方向の反対方向にパネル画素の半分だけシフトさせる。
【0047】
したがって、例えば制御信号Ｐ_xのレベルが＋Ａであり、かつ、制御信号Ｐ_yのレベルが＋Ａであれば、光路シフト素子２３０は、投射位置を基準位置から、Ｘ方向およびＹ方向にそれぞれパネル画素の半分だけシフトさせる。
【0048】
なお、図９において各単位期間の後端期間に示される矢印は、当該後端期間において制御信号Ｐ_xおよびＰ_yのレベルが変化または維持した場合に、投射位置がどの方向にシフトするのかを示す。
また、光路シフト素子２３０による投射位置のシフトは、制御信号Ｐ_xおよびＰ_yのレベル通りではなく、時間遅れを伴う場合がある。
また、光路シフト素子２３０による投射位置のシフトは、制御信号Ｐ_xおよびＰ_yのレベル通りではなく、時間遅れを伴う場合がある。
【0049】
次に、奇数フレーム期間および偶数フレーム期間において、液晶パネル１００によるパネル画素が、映像データＶid-inの映像画素のうち、どの映像画素を表現するかについて説明する。なお、パネル画素が、ある映像画素を表現する、とは、当該パネル画素が、当該映像画素に対応するデータ信号によって、当該画素データで指定される階調レベルに相当する輝度（明るさ）になることをいう。
【0050】
図１０における左欄は、映像画素の配列を説明するために、映像データＶid-inで示される映像画像のうち、一部だけ、詳細には、図において左上端に位置する映像画素を抜き出した図である。また、同図における右欄は、パネル画素のうち、当該左欄における映像画素の配列に対応したパネル画素の配列を示す図である。
【0051】
なお、図１０における左欄では、映像データＶid-inの映像画素を区別するために、便宜的に符号として１行目にＡ１１、Ｂ１１、Ａ２１、Ｂ２１、Ａ３１、Ｂ３１が、それぞれ付与される。２～５行目についても同様に、図に示されるように符号がそれぞれ付与される。
図１０における右欄では、パネル画素を区別するために、便宜的に符号として１行目にｐ１１、ｐ２１、ｐ３１が、２行目にｐ１２、ｐ２２、ｐ３２が、それぞれ付与される。
図１０における右欄では、パネル画素を区別するために、便宜的に符号として１行目にｐ１１、ｐ２１、ｐ３１が、２行目にｐ１２、ｐ２２、ｐ３２が、それぞれ付与される。
【0052】
図１１は、パネル画素が、奇数フレーム期間と偶数フレーム期間とにおいて表現する映像画素を示す図である。なお、図において縦２行×横２列の計４個の映像画素を囲む太線の黒枠は、１つのパネル画素が表現する映像画素のまとまりを示す。１つのパネル画素が表現する４つの映像画素は、奇数フレーム期間と偶数フレーム期間とで異なる。詳細には、ある１つのパネル画素が偶数フレーム期間において表現する２×２の映像画素は、当該パネル画素が奇数フレーム期間において表現する２×２の映像画素に対して、第１実施形態では、右方向に映像画素で１画素および下方向に映像画素で１画素ずれた関係にある。
【0053】
図１２の上欄は、特にパネル画素ｐ１１に着目し、当該パネル画素ｐ１１が奇数フレーム期間と偶数フレーム期間とにおいて表現する映像画素の順番を示す図である。図に示されるように、パネル画素ｐ１１は、奇数フレーム期間の単位期間ｆ１－１～１－４において、順に映像画素Ｃ１１、Ｂ１１、Ａ１１、Ｄ１１を表現し、偶数フレーム期間の単位期間ｆ２－１～２－４において、順に映像画素Ｃ１１、Ｂ１２、Ａ２２、Ｄ２１を順に表現する。換言すれば、パネル画素ｐ１１が奇数フレーム期間において映像画素を表現する順序と、偶数フレーム期間において映像画素を表現する順序とは、映像画素Ｃ１１を基準にして点対称の関係にある。
【0054】
図１２の下欄は、奇数フレーム期間の単位期間ｆ１－１～ｆ１－４においてパネル画素ｐ１１が表現する映像画素Ｃ１１、Ｂ１１、Ａ１１、Ｄ１１の位置および順序を示す図であり、符号として１～４が付されている。例えばパネル画素ｐ１１における３の位置とは、当該パネル画素ｐ１１が、図１２の上欄において３の位置である映像画素Ａ１１を、２フレーム期間でみた場合に３番目の単位期間ｆ１－３において表現することを示している。なお、この符号について図面では括弧を外し、説明では括弧付きで示す。同様に、偶数フレーム期間の単位期間ｆ２－１～ｆ２－４においてパネル画素ｐ１１が表現する映像画素Ｃ１１、Ｂ１２、Ａ２２、Ｄ２１の位置および順序が５～８が示される。
【0055】
図１３および図１４は、実施形態に係る投射型表示装置１において、パネル画素が、どの映像画素を、どの投射位置で表現するのかを示す図である。詳細には、図１３は、図１０における６個のパネル画素が、図１０の左欄における映像画素を、奇数フレーム期間の単位期間ｆ１－１～ｆ１－４において、どの投射位置で表現するのかを示す図である。また、図１４は、パネル画素の６個が、映像画素を、偶数フレーム期間の単位期間ｆ２－１～ｆ２－４において、どの投射位置で表現するのかを示す図である。
【0056】
便宜的に奇数フレーム期間の単位期間ｆ１－１における投射位置を上述したように基準位置とする。図１３に示されるように、奇数フレーム期間の単位期間ｆ１－１において、パネル画素ｐ１１、ｐ２１、ｐ３１、ｐ１２、ｐ２２およびｐ３２は、ハッチングが付された映像画素Ｃ１１、Ｃ２１、Ｃ３１、Ｃ１２、Ｃ２２およびＣ３２を、それぞれ表現する。すなわち、奇数フレーム期間で１つのパネル画素で表現される４つの映像画素のうち、位置（１）である映像画素が単位期間ｆ１－１において表現される。
【0057】
単位期間ｆ１－１の後端期間（垂直帰線期間）において、光路シフト素子２３０は、投射位置を、破線で示される単位期間ｆ１－１における基準位置から、図において上方向（Ｙ方向の反対方向）にパネル画素の０．５画素分シフトさせる。次の単位期間ｆ１－２では、パネル画素ｐ１１、ｐ２１、ｐ３１、ｐ１２、ｐ２２およびｐ３２は、ハッチングが付された映像画素Ｂ１１、Ｂ２１、Ｂ３１、Ｂ１２、Ｂ２２およびＢ３２をそれぞれ表現する。すなわち、奇数フレーム期間で１つのパネル画素で表現される４つの映像画素のうち、位置（２）である映像画素が単位期間ｆ１－２において表現される。
単位期間ｆ１－２の後端期間において、光路シフト素子２３０は、投射位置を、破線で示される単位期間ｆ１－２における投射位置から、図において左方向（Ｘ方向の反対方向）にパネル画素の０．５画素分シフトさせる。次の単位期間ｆ１－３では、パネル画素ｐ１１、ｐ２１、ｐ３１、ｐ１２、ｐ２２およびｐ３２は、ハッチングが付された映像画素Ａ１１、Ａ２１、Ａ３１、Ａ１２、Ａ２２およびＡ３２をそれぞれ表現する。すなわち、奇数フレーム期間で１つのパネル画素で表現される４つの映像画素のうち、位置（３）の映像画素が単位期間ｆ１－３において表現される。
単位期間ｆ１－３の後端期間において、光路シフト素子２３０は、投射位置を、破線で示される単位期間ｆ１－３における投射位置から、図において下方向（Ｙ方向）にパネル画素の０．５画素分シフトさせる。次の単位期間ｆ１－４では、パネル画素ｐ１１、ｐ２１、ｐ３１、ｐ１２、ｐ２２およびｐ３２は、ハッチングが付された映像画素Ｄ１１、Ｄ２１、Ｄ３１、Ｄ１２、Ｄ２２およびＤ３２をそれぞれ表現する。すなわち、奇数フレーム期間で１つのパネル画素で表現される４つの映像画素のうち、位置（４）である映像画素が単位期間ｆ１－４において表現される。
単位期間ｆ１－２の後端期間において、光路シフト素子２３０は、投射位置を、破線で示される単位期間ｆ１－２における投射位置から、図において左方向（Ｘ方向の反対方向）にパネル画素の０．５画素分シフトさせる。次の単位期間ｆ１－３では、パネル画素ｐ１１、ｐ２１、ｐ３１、ｐ１２、ｐ２２およびｐ３２は、ハッチングが付された映像画素Ａ１１、Ａ２１、Ａ３１、Ａ１２、Ａ２２およびＡ３２をそれぞれ表現する。すなわち、奇数フレーム期間で１つのパネル画素で表現される４つの映像画素のうち、位置（３）の映像画素が単位期間ｆ１－３において表現される。
単位期間ｆ１－３の後端期間において、光路シフト素子２３０は、投射位置を、破線で示される単位期間ｆ１－３における投射位置から、図において下方向（Ｙ方向）にパネル画素の０．５画素分シフトさせる。次の単位期間ｆ１－４では、パネル画素ｐ１１、ｐ２１、ｐ３１、ｐ１２、ｐ２２およびｐ３２は、ハッチングが付された映像画素Ｄ１１、Ｄ２１、Ｄ３１、Ｄ１２、Ｄ２２およびＤ３２をそれぞれ表現する。すなわち、奇数フレーム期間で１つのパネル画素で表現される４つの映像画素のうち、位置（４）である映像画素が単位期間ｆ１－４において表現される。
【0058】
単位期間ｆ１－４の後端期間において、光路シフト素子２３０は、投射位置を、破線で示される単位期間ｆ１－４における投射位置から、図において右方向（Ｘ方向）にパネル画素の０．５画素分シフトさせて基準位置に戻す。偶数フレーム期間における最初の単位期間ｆ２－１では、パネル画素ｐ１１、ｐ２１、ｐ３１、ｐ１２、ｐ２２およびｐ３２は、ハッチングが付された映像画素Ｃ１１、Ｃ２１、Ｃ３１、Ｃ１２、Ｃ２２およびＣ３２をそれぞれ表現する。すなわち、ある１つのパネル画素が単位期間１－１において表現する映像画素と、当該１つのパネル画素が単位期間２－１において表現する映像画素とは同一である。また、偶数フレーム期間で１つのパネル画素で表現される４つの映像画素のうち、位置（５）である映像画素が単位期間ｆ２－１において表現される。
【0059】
単位期間ｆ２－１の後端期間において、光路シフト素子２３０は、投射位置を、破線で示される単位期間ｆ２－１における基準位置から、図において下方向（Ｙ方向）にパネル画素の０．５画素分シフトさせる。次の単位期間ｆ２－２では、パネル画素ｐ１１、ｐ２１、ｐ３１、ｐ１２、ｐ２２およびｐ３２は、ハッチングが付された映像画素Ｂ１２、Ｂ２２、Ｂ３２、Ｂ１３、Ｂ２３およびＢ３３をそれぞれ表現する。
なお、偶数フレーム期間で１つのパネル画素で表現される４つの映像画素のうち、位置（６）である映像画素が単位期間ｆ２－２において表現される。
なお、偶数フレーム期間で１つのパネル画素で表現される４つの映像画素のうち、位置（６）である映像画素が単位期間ｆ２－２において表現される。
【0060】
単位期間ｆ２－２の後端期間において、光路シフト素子２３０は、投射位置を、破線で示される単位期間ｆ２－２における投射位置から、図において右方向（Ｘ方向）にパネル画素の０．５画素分シフトさせる。また、単位期間ｆ２－３では、パネル画素ｐ１１、ｐ２１、ｐ３１、ｐ１２、ｐ２２およびｐ３２は、ハッチングが付された映像画素Ａ２２、Ａ３２、Ａ４２、Ａ２３、Ａ３３およびＡ４２をそれぞれ表現する。なお、偶数フレーム期間で１つのパネル画素で表現される４つの映像画素のうち、位置（７）である映像画素が単位期間ｆ２－３において表現される。
【0061】
単位期間ｆ２－３の後端期間において、光路シフト素子２３０は、投射位置を、破線で示される単位期間ｆ２－３における投射位置から、図において上方向（Ｙ方向の反対方向）にパネル画素の０．５画素分シフトさせる。次の単位期間ｆ２－４では、パネル画素ｐ１１、ｐ２１、ｐ３１、ｐ１２、ｐ２２およびｐ３２は、ハッチングが付された映像画素Ｄ２１、Ｄ３１、Ｄ４１、Ｄ２２、Ｄ３２およびＤ４２をそれぞれ表現する。なお、偶数フレーム期間で１つのパネル画素で表現される４つの映像画素のうち、位置（８）である映像画素が単位期間ｆ２－４において表現される。
単位期間ｆ２－４の後端期間において、光路シフト素子２３０は、投射位置を、破線で示される投射位置から、図において左方向（Ｘ方向の反対方向）にパネル画素の０．５画素分シフトさせて基準位置に戻す。
単位期間ｆ２－４の後端期間において、光路シフト素子２３０は、投射位置を、破線で示される投射位置から、図において左方向（Ｘ方向の反対方向）にパネル画素の０．５画素分シフトさせて基準位置に戻す。
【0062】
本実施形態においてパネル画素のうち、電気見切りパネル画素Ｄpについて説明する前に、本実施形態に対する対比例について説明する。
【0063】
図２４は、対比例に係るパネル画素の配列を示す平面図であり、特にパネル画素の配列のうち、左上端部ＵＬ、右上端部ＵＲ、左下端部ＤＬおよび右下端部ＤＲを拡大して示す図である。図に示されるように、対比例では、電気見切りパネル画素Ｄpが存在せず、有効パネル画素Ｖpのみが、縦ｍ行×横ｎ列でマトリクス状に配列する。なお、対比例において有効パネル画素Ｖpの配列領域の外側には、平面視で遮光部１９６が配置する。
【0064】
奇数フレーム期間では、映像画素とパネル画素とは図１１の左欄に示されるような対応関係にある。すなわち、奇数フレーム期間では、１つのパネル画素が、黒太線で囲まれた４つの映像画素を４つの単位期間１－１～１－４で表現する。したがって、図２５に示されるように、対比例では、奇数フレームの期間において２ｍ行２ｎ列で配列するすべての映像画素がｍ行ｎ列で配列するパネル画素によって表現されるので、映像画素を表現する際に、表示の欠落が発生しない。
【0065】
偶数フレーム期間では、１つのパネル画素が表現する４つの映像画素が、奇数フレーム期間における４つの映像画素を基準にして、下方向に１つの映像画素分シフトし、右方向に１つの映像画素分シフトした関係になる。対比例において有効パネル画素Ｖpの配列領域の外側では、平面視で遮光部１９６が配置され、映像画素を表現し得るパネル画素は存在しない。このため、偶数フレーム期間では、図１１の右欄で示される映像画素の配列において、上端一行、左端一列の映像画素が表現されない。したがって、図２６に示されるように、対比例では、偶数フレームの期間において、２ｍ行２ｎ列で配列する映像画素のすべてがパネル画素によって表現されないので、表示の欠落が発生する。
【0066】
なお、対比例において縦ｍ行×横ｎ列で配列する有効パネル画素Ｖpのうち、右端１列の有効パネル画素Ｖpは、位置（７）および（８）において表現すべき映像画素が存在しない。同様に、下端１行の有効パネル画素Ｖpは、位置（６）および（７）において表現すべき映像画素が存在しない。
【0067】
本実施形態では、対比例のような表示の欠落を防ぐために、有効パネル画素Ｖpを囲むように電気見切りパネル画素Ｄpを設けて、偶数フレーム期間および奇数フレーム期間において次のように映像画素等を表現する構成とした。
【0068】
図１５および図１６は、本実施形態におけるパネル画素と映像画素との対応関係、および、透過率が最低になるパネル画素を示す平面図である。これらの図のうち、図１５は奇数フレーム期間を示し、図１６は偶数フレーム期間を示す。
なお、これらの図において、太い実線で示される四角枠が有効パネル画素Ｖpであり、太い破線で示される四角枠が電気見切りパネル画素Ｄpである。
また、有効パネル画素Ｖpまたは電気見切りパネル画素Ｄpにおいて１～４は、図１２と同様に単位期間ｆ１－１～ｆ１－４での位置（１）～（４）を示す。ハッチングが付された部分は、対応する単位期間において、透過率が最低である黒信号によって黒表示になることを示し、ハッチングが付されていない部分は、対応する単位期間において、映像画素を表現することを示す。
なお、これらの図において、太い実線で示される四角枠が有効パネル画素Ｖpであり、太い破線で示される四角枠が電気見切りパネル画素Ｄpである。
また、有効パネル画素Ｖpまたは電気見切りパネル画素Ｄpにおいて１～４は、図１２と同様に単位期間ｆ１－１～ｆ１－４での位置（１）～（４）を示す。ハッチングが付された部分は、対応する単位期間において、透過率が最低である黒信号によって黒表示になることを示し、ハッチングが付されていない部分は、対応する単位期間において、映像画素を表現することを示す。
【0069】
図１５に示されるように奇数フレーム期間では、処理回路２２が、有効パネル画素Ｖpに対して映像画素を表現するように制御し、すべての電気見切りパネル画素Ｄpに対して黒表示になるように制御する。なお、処理回路２２が、パネル画素を黒表示に制御するとは、階調レベルが最低値に相当する黒データを出力して、表示制御回路２０が、黒データを変換したアナログのデータ信号を、当該パネル画素に向けて出力することをいう。
【0070】
例えば、左上端に位置する有効パネル画素Ｖp1は、単位期間ｆ１－１において位置（１）にある映像画素Ｃ１１を表現し、単位期間ｆ１－２において位置（２）にある映像画素Ｂ１１を表現し、単位期間ｆ１－３において位置（３）にある映像画素Ａ１１を表現し、単位期間ｆ１－４において位置（４）にある映像画素Ｄ１１を表現する。
また、例えば、図１５において左上端に位置する電気見切りパネル画素Ｄp1は、単位期間ｆ１－１～ｆ１－４において、位置（１）～（４）にハッチングが付されていることから判るように、黒表示になり、遮光部の一部として機能する。他のパネル画素についての説明については省略する。
また、例えば、図１５において左上端に位置する電気見切りパネル画素Ｄp1は、単位期間ｆ１－１～ｆ１－４において、位置（１）～（４）にハッチングが付されていることから判るように、黒表示になり、遮光部の一部として機能する。他のパネル画素についての説明については省略する。
【0071】
図１６に示されるように偶数フレーム期間では、処理回路２２が、有効パネル画素Ｖpを、偶数フレーム期間の全部において映像画素を表現させるか、または、偶数フレーム期間の一部において映像画素を表現させ、一部以外のの期間において黒表示にさせる。また、処理回路２２が、電気見切りパネル画素Ｄpを、偶数フレーム期間の一部において映像画素を表現させ、一部以外のの期間において黒表示にさせるか、または、電気見切りパネル画素Ｄpを、偶数フレーム期間の全部において黒表示になるように制御する。
【0072】
例えば、左上端に位置する有効パネル画素Ｖp1は、単位期間ｆ２－１において位置（５）にある映像画素Ｃ１１を表現し、単位期間ｆ２－２において位置（６）にある映像画素Ｂ１２を表現し、単位期間ｆ２－３において位置（７）にある映像画素Ａ２２を表現し、単位期間ｆ２－４において位置（８）にある映像画素Ｄ２１を表現する。
また、例えば、右下端に位置する有効パネル画素Ｖp2は、単位期間ｆ２－１において位置（５）にある映像画素を表現し、単位期間ｆ２－２～ｆ２－４において、位置（２）～にハッチングが付されていることから判るように、黒表示になる。
また、例えば、右下端に位置する有効パネル画素Ｖp2は、単位期間ｆ２－１において位置（５）にある映像画素を表現し、単位期間ｆ２－２～ｆ２－４において、位置（２）～にハッチングが付されていることから判るように、黒表示になる。
【0073】
また、例えば、左上端に位置する電気見切りパネル画素Ｄp1は、単位期間ｆ２－１、ｆ２－２およびｆ２－４において、位置（５）、（６）および（８）にハッチングが付されていることから判るように、黒表示になり、単位期間ｆ２－３において位置（７）にある映像画素Ａ１１を表現する。
また例えば右下端に位置する電気見切りパネル画素Ｄp2は、単位期間ｆ２－１～ｆ２－４において、位置（５）～（８）にハッチングが付されていることから判るように、黒表示になり、遮光部の一部として機能する。他のパネル画素についての説明については省略する。
このように、処理回路２２は、有効パネル画素Ｖpおよび電気見切りパネル画素Ｄpを制御する。
また例えば右下端に位置する電気見切りパネル画素Ｄp2は、単位期間ｆ２－１～ｆ２－４において、位置（５）～（８）にハッチングが付されていることから判るように、黒表示になり、遮光部の一部として機能する。他のパネル画素についての説明については省略する。
このように、処理回路２２は、有効パネル画素Ｖpおよび電気見切りパネル画素Ｄpを制御する。
【0074】
本実施形態によれば、対比例において偶数フレーム期間で欠落する上端一行、左端一列の映像画素についても、パネル画素によって表現されるので、表示の欠落を抑えることができる。
【0075】
次に第２実施形態について説明する。
【0076】
図１７は、第２実施形態に係る液晶パネル１００におけるパネル画素の配列を示す平面図であり、特にパネル画素の配列のうち、左上端部ＵＬ、右上端部ＵＲ、左下端部ＤＬおよび右下端部ＤＲを拡大して示す図である。
第２実施形態では、パネル画素が、縦（ｍ＋１）行×横（ｎ＋１）列でマトリクス状に配列し、第１実施形態と比較して、行方向では１行少なく、列方向では１列少ない。
具体的には、第２実施形態では、有効パネル画素Ｖpが、１行目と１列目とを除いた縦ｍ行×横ｎ列でマトリクス状に配列する。
電気見切りパネル画素Ｄpは、有効パネル画素Ｖpが縦ｍ行×横ｎ列で配列する領域を囲む２辺、詳細には、左辺Ｌ１の１列および上辺Ｌ２の１行で配列する。
換言すれば、第２実施形態では、第１実施形態とは異なり、右辺Ｌ３の１列および下辺Ｌ４の１行において電気見切りパネル画素Ｄpが設けられていない。
第２実施形態では、パネル画素が、縦（ｍ＋１）行×横（ｎ＋１）列でマトリクス状に配列し、第１実施形態と比較して、行方向では１行少なく、列方向では１列少ない。
具体的には、第２実施形態では、有効パネル画素Ｖpが、１行目と１列目とを除いた縦ｍ行×横ｎ列でマトリクス状に配列する。
電気見切りパネル画素Ｄpは、有効パネル画素Ｖpが縦ｍ行×横ｎ列で配列する領域を囲む２辺、詳細には、左辺Ｌ１の１列および上辺Ｌ２の１行で配列する。
換言すれば、第２実施形態では、第１実施形態とは異なり、右辺Ｌ３の１列および下辺Ｌ４の１行において電気見切りパネル画素Ｄpが設けられていない。
【0077】
第２実施形態において、奇数フレーム期間および偶数フレーム期間の映像画素とパネル画素との対応関係は、図１１に示される第１実施形態と同様であり、パネル画素が奇数フレーム期間と偶数フレーム期間とにおいて表現する映像画素の順番が、図１２に示される第１実施形態と同様である。また、第２実施形態では、奇数フレーム期間および偶数フレーム期間における映像画素とパネル画素と投射位置との関係が、図１３および図１４に示される第１実施形態と同様である。
【0078】
図１８および図１９は、第２実施形態におけるパネル画素と映像画素との対応関係、および、透過率が最低になるパネル画素を示す平面図である。これらの図のうち、図１８は奇数フレーム期間を示し、図１９は偶数フレーム期間を示す。
なお、太い実線で示される四角枠が有効パネル画素Ｖpであり、太い破線で示される四角枠が電気見切りパネル画素Ｄpである。また、有効パネル画素Ｖpまたは電気見切りパネル画素Ｄpにおける１～４およびハッチングの意味は、図１５および図１６と同じである。
なお、太い実線で示される四角枠が有効パネル画素Ｖpであり、太い破線で示される四角枠が電気見切りパネル画素Ｄpである。また、有効パネル画素Ｖpまたは電気見切りパネル画素Ｄpにおける１～４およびハッチングの意味は、図１５および図１６と同じである。
【0079】
図１８に示されるように奇数フレーム期間では、処理回路２２が、有効パネル画素Ｖpに対して映像画素を表現するように制御し、すべての電気見切りパネル画素Ｄpに対して黒表示になるように制御する。
【0080】
例えば左上端に位置する有効パネル画素Ｖp1が単位期間ｆ１－１において位置（１）にある映像画素Ｃ１１を表現し、単位期間ｆ１－２において位置（２）にある映像画素Ｂ１１を表現し、単位期間ｆ１－３において位置（３）にある映像画素Ａ１１を表現し、単位期間ｆ１－４において位置（４）にある映像画素Ｄ１１を表現する。
また、左上端に位置する電気見切りパネル画素Ｄp1は、単位期間ｆ１－１～ｆ１－４において、位置（１）～（４）にハッチングが付されていることから判るように、黒表示になる。他のパネル画素についての説明については省略する。
また、左上端に位置する電気見切りパネル画素Ｄp1は、単位期間ｆ１－１～ｆ１－４において、位置（１）～（４）にハッチングが付されていることから判るように、黒表示になる。他のパネル画素についての説明については省略する。
【0081】
図１９に示されるように偶数フレーム期間では、処理回路２２が、有効パネル画素Ｖpを、偶数フレーム期間の全部において映像画素を表現させるか、または、偶数フレーム期間の一部において映像画素を表現させ、一部以外の期間において黒表示にさせる。また、処理回路２２が、電気見切りパネル画素Ｄpを、偶数フレーム期間の一部において映像画素を表現させ、一部以外の期間において黒表示にさせる。第２実施形態では、電気見切りパネル画素Ｄpが、第１実施形態とは異なり、偶数フレーム期間の全部において黒表示にはならない。
【0082】
例えば、有効パネル画素Ｖp1が単位期間ｆ２－１において位置（５）にある映像画素Ｃ１１を表現し、単位期間ｆ２－２において位置（６）にある映像画素Ｂ１２を表現し、単位期間ｆ２－３において位置（７）にある映像画素Ａ２２を表現し、単位期間ｆ２－４において位置（８）にある映像画素Ｄ２１を表現する。
また、有効パネル画素Ｖp2は、単位期間ｆ２－１において位置（５）にある映像画素を表現し、単位期間ｆ２－２～ｆ２－４に黒表示になる。
また、有効パネル画素Ｖp2は、単位期間ｆ２－１において位置（５）にある映像画素を表現し、単位期間ｆ２－２～ｆ２－４に黒表示になる。
【0083】
また、例えば、電気見切りパネル画素Ｄp1が単位期間ｆ２－１、２－２および２－４において位置（５）、（６）および（８）にある映像画素Ｃ１１、Ｂ１１およびＤ１１を表現し、単位期間ｆ２－３において黒表示になる。
このように、処理回路２２は、有効パネル画素Ｖpおよび電気見切りパネル画素Ｄpを制御する。
このように、処理回路２２は、有効パネル画素Ｖpおよび電気見切りパネル画素Ｄpを制御する。
【0084】
第２実施形態によれば、対比例において偶数フレーム期間で欠落する上端一行、左端一列の映像画素についても、パネル画素によって表現されるので、第１実施形態と同様に、表示の欠落を抑えることができる。また、第２実施形態によれば、第１実施形態と比較して、パネル画素のうち、電気見切りパネル画素Ｄpの個数を減らすことでができる。
【0085】
次に第３実施形態について説明する。
【0086】
図２０は、第３実施形態に係る液晶パネル１００におけるパネル画素の配列を示す平面図であり、特にパネル画素の配列のうち、左上端部ＵＬ、右上端部ＵＲ、左下端部ＤＬおよび右下端部ＤＲを拡大して示す図である。
第３実施形態では、パネル画素が、第２実施形態と同様に、縦（ｍ＋１）行×横（ｎ＋１）列でマトリクス状に配列し、第１実施形態と比較して行方向では１行少なく、列方向では１列少ない。第３実施形態では、縦ｍ行×横ｎ列でマトリクス状に配列する有効パネル画素Ｖpが、左端および上端に寄っている。電気見切りパネル画素Ｄpは、有効パネル画素Ｖpが縦ｍ行×横ｎ列で配列する領域を囲む２辺、詳細には、右辺Ｌ３の１列および下辺Ｌ４の１行で配列する。
換言すれば、第３実施形態では、電気見切りパネル画素Ｄpが、第２実施形態とは異なり、左辺Ｌ１の１列および上辺Ｌ２の１行において設けられていない。
第３実施形態では、パネル画素が、第２実施形態と同様に、縦（ｍ＋１）行×横（ｎ＋１）列でマトリクス状に配列し、第１実施形態と比較して行方向では１行少なく、列方向では１列少ない。第３実施形態では、縦ｍ行×横ｎ列でマトリクス状に配列する有効パネル画素Ｖpが、左端および上端に寄っている。電気見切りパネル画素Ｄpは、有効パネル画素Ｖpが縦ｍ行×横ｎ列で配列する領域を囲む２辺、詳細には、右辺Ｌ３の１列および下辺Ｌ４の１行で配列する。
換言すれば、第３実施形態では、電気見切りパネル画素Ｄpが、第２実施形態とは異なり、左辺Ｌ１の１列および上辺Ｌ２の１行において設けられていない。
【0087】
第３実施形態において、奇数フレーム期間および偶数フレーム期間の映像画素とパネル画素との対応関係が、図１１に示される第１実施形態とは異なる。
詳細には、図２１の上欄で示されるように、パネル画素ｐ１１は、奇数フレーム期間においてＣ１１、Ｂ１１、Ａ２１およびＤ２１を表現し、偶数フレーム期間においてＣ１１、Ｂ１２、Ａ１２およびＤ１１を表現する。すなわち、ある１つのパネル画素が偶数フレーム期間において表現する２×２の映像画素は、当該パネル画素が奇数フレーム期間において表現する２×２の映像画素に対して、第３実施形態では、左方向に映像画素で１画素および下方向に映像画素で１画素ずれた関係にある。
詳細には、図２１の上欄で示されるように、パネル画素ｐ１１は、奇数フレーム期間においてＣ１１、Ｂ１１、Ａ２１およびＤ２１を表現し、偶数フレーム期間においてＣ１１、Ｂ１２、Ａ１２およびＤ１１を表現する。すなわち、ある１つのパネル画素が偶数フレーム期間において表現する２×２の映像画素は、当該パネル画素が奇数フレーム期間において表現する２×２の映像画素に対して、第３実施形態では、左方向に映像画素で１画素および下方向に映像画素で１画素ずれた関係にある。
【0088】
図２１の下欄は、奇数フレーム期間の単位期間ｆ１－１～ｆ１－４においてパネル画素ｐ１１が表現する映像画素Ｃ１１、Ｂ１１、Ａ２１、Ｄ２１の位置および順序を示す図であり、符号として１～４が付されている
例えばパネル画素ｐ１１における３の位置とは、当該パネル画素ｐ１１が、図１２の上欄において３の位置である映像画素Ａ１１を、２フレーム期間でみた場合に３番目の単位期間ｆ１－３において表現することを示している。なお、この符号について図面では括弧を外し、説明では括弧付きで示す。同様に、偶数フレーム期間の単位期間ｆ２－１～ｆ２－４においてパネル画素ｐ１１が表現する映像画素Ｃ１１、Ｂ１２、Ａ１２、Ｄ１１の位置および順序が５～８が示される。
例えばパネル画素ｐ１１における３の位置とは、当該パネル画素ｐ１１が、図１２の上欄において３の位置である映像画素Ａ１１を、２フレーム期間でみた場合に３番目の単位期間ｆ１－３において表現することを示している。なお、この符号について図面では括弧を外し、説明では括弧付きで示す。同様に、偶数フレーム期間の単位期間ｆ２－１～ｆ２－４においてパネル画素ｐ１１が表現する映像画素Ｃ１１、Ｂ１２、Ａ１２、Ｄ１１の位置および順序が５～８が示される。
【0089】
図２２および図２３は、第３実施形態におけるパネル画素と映像画素との対応関係、および、透過率が最低になるパネル画素を示す平面図である。これらの図のうち、図２２は奇数フレーム期間を示し、図２３は偶数フレーム期間を示す。
なお、太い実線で示される四角枠が有効パネル画素Ｖpであり、太い破線で示される四角枠が電気見切りパネル画素Ｄpである。また、有効パネル画素Ｖpまたは電気見切りパネル画素Ｄpにおける１～４およびハッチングの意味は、図１５、図１６、図１８および図１９と同じである。
なお、太い実線で示される四角枠が有効パネル画素Ｖpであり、太い破線で示される四角枠が電気見切りパネル画素Ｄpである。また、有効パネル画素Ｖpまたは電気見切りパネル画素Ｄpにおける１～４およびハッチングの意味は、図１５、図１６、図１８および図１９と同じである。
【0090】
図２２に示されるように奇数フレーム期間では、処理回路２２が、有効パネル画素Ｖpに対して映像画素を表現するように制御し、すべての電気見切りパネル画素Ｄpに対して黒表示になるように制御する。
例えば、左上端に位置する有効パネル画素Ｖp1が単位期間ｆ１－１において位置（１）にある映像画素Ｃ１１を表現し、単位期間ｆ１－２において位置（２）にある映像画素Ｂ１１を表現し、単位期間ｆ１－３において位置（３）にある映像画素Ａ２１を表現し、単位期間ｆ１－４において位置（４）にある映像画素Ｄ２１を表現する。
また、左上端に位置する電気見切りパネル画素Ｄp1は、単位期間ｆ１－１～ｆ１－４において、位置（１）～（４）にハッチングが付されていることから判るように、黒表示になる。
例えば、左上端に位置する有効パネル画素Ｖp1が単位期間ｆ１－１において位置（１）にある映像画素Ｃ１１を表現し、単位期間ｆ１－２において位置（２）にある映像画素Ｂ１１を表現し、単位期間ｆ１－３において位置（３）にある映像画素Ａ２１を表現し、単位期間ｆ１－４において位置（４）にある映像画素Ｄ２１を表現する。
また、左上端に位置する電気見切りパネル画素Ｄp1は、単位期間ｆ１－１～ｆ１－４において、位置（１）～（４）にハッチングが付されていることから判るように、黒表示になる。
【0091】
図２３に示されるように偶数フレーム期間では、処理回路２２が、偶数フレーム期間の一部において映像画素を表現させ、一部以外の期間において黒表示にさせるか、または、有効パネル画素Ｖpに対して偶数フレーム期間の全部において映像画素を表現させる。
また、第２実施形態では、処理回路２２が、電気見切りパネル画素Ｄpを、偶数フレーム期間の一部において映像画素を表現させ、一部以外の期間において黒表示にさせる。第３実施形態では、電気見切りパネル画素Ｄpが、第１実施形態とは異なり、偶数フレーム期間の全部において黒表示にはならない点は、第２実施形態と同様である。
また、第２実施形態では、処理回路２２が、電気見切りパネル画素Ｄpを、偶数フレーム期間の一部において映像画素を表現させ、一部以外の期間において黒表示にさせる。第３実施形態では、電気見切りパネル画素Ｄpが、第１実施形態とは異なり、偶数フレーム期間の全部において黒表示にはならない点は、第２実施形態と同様である。
【0092】
例えば、有効パネル画素Ｖp1は、単位期間ｆ２－１において位置（５）にある映像画素Ｃ１１を表現し、単位期間ｆ２－２において位置（６）にある映像画素Ｂ１２を表現し、単位期間ｆ２－３およびｆ２－４において黒表示になる。
また、例えば、有効パネル画素Ｖp1の右隣の有効パネル画素Ｖp3は、単位期間ｆ２－１において位置（５）にある映像画素Ｃ２１を表現し、単位期間ｆ２－２において位置（６）にある映像画素Ｂ２２を表現し、単位期間ｆ２－３において位置（７）にある映像画素Ａ２２を表現し、単位期間ｆ２－４において位置（４）にある映像画素Ｄ２１を表現する。
また、例えば、有効パネル画素Ｖp1の右隣の有効パネル画素Ｖp3は、単位期間ｆ２－１において位置（５）にある映像画素Ｃ２１を表現し、単位期間ｆ２－２において位置（６）にある映像画素Ｂ２２を表現し、単位期間ｆ２－３において位置（７）にある映像画素Ａ２２を表現し、単位期間ｆ２－４において位置（４）にある映像画素Ｄ２１を表現する。
【0093】
また、例えば、電気見切りパネル画素Ｄp1は、単位期間ｆ２－１、ｆ２－３およびｆ２－４において黒表示になり、単位期間ｆ２－２において位置（６）にある映像画素Ｂ１１を表現する。
【0094】
第３実施形態によれば、すべての映像画素がパネル画素によって表現されるので、対比例のような表示の欠落を抑えることができる。また、第３実施形態によれば、第２実施形態と同様に、パネル画素のうち、電気見切りパネル画素Ｄpの個数を減らすことでができる。
【0095】
上述した第１乃至第３実施形態（以下「実施形態等」と称呼する）では、以下のように種々の変形または応用が可能である。
【0096】
実施形態等では、パネル画素を見切り画素とする場合に、階調レベルをゼロとし、透過率を最低とする黒表示にさせたが、階調レベルが閾値（例えば、十進値で「１０」）以下に対応する透過率としてもよい。すなわち、パネル画素を見切り画素とする場合に、透過率が、ある程度以下の暗い状態として、実質的に見切り画素として遮光部の一部として機能させてもよい。
【0097】
また、実施形態等では、１フレーム期間が４つの単位期間に分けられた構成とした。すなわち、１フレーム期間に含まれる単位期間の個数であるｋとして「４」を一例として挙げて説明した。ｋは「４」に限られず、「２」以上であればよい。
【0098】
実施形態等では、光路シフト素子２３０に供給される制御信号Ｐ_xおよびＰ_yのレベルが変化する期間を、単位期間ｆ１－１～ｆ１－４およびｆ２－１～ｆ２－４における垂直走査期間に相当する後端期間としたが、上述したように、光路シフト素子２３０による投射位置のシフトは、制御信号Ｐ_xおよびＰ_yのレベル通りではなく、時間遅れを伴う場合がある。このような場合、例えば、単位期間において液晶パネル１００によって形成される画像が、当該単位期間に対応する投射位置にシフトされるように、時間遅れを見越して、制御信号Ｐ_xおよびＰ_yのレベル変化を開始させてもよい。
【0099】
以上に例示した形態から、例えば、以下の態様が把握される。
ひとつの態様（態様１）に係る投射型表示装置は、複数のパネル画素を有する液晶パネルと、前記複数のパネル画素から投射された投射画素の位置を、１フレーム期間に含まれる、第１単位期間から第ｋ（ｋは２以上の整数）単位期間までのｋ個の単位期間毎にシフトする光路シフト素子と、前記液晶パネルおよび前記光路シフト素子を制御する表示制御回路と、を含み、前記表示制御回路は、データ信号を前記単位期間毎に前記複数のパネル画素に供給し、第１フレーム期間と第２フレーム期間とのいずれか一方のフレーム期間における一部の単位期間において、前記複数のパネル画素のうち、周縁に配置される周縁パネル画素に、映像画像を構成する映像画素の画素データに基づく信号を前記データ信号として供給し、前記一方のフレーム期間の前記一部の単位期間以外の単位期間において、階調レベルが閾値以下の信号を前記データ信号として供給する。
態様１によれば、映像画素がパネル画素によって表現されない、という表示の欠落を抑えることできる。
ひとつの態様（態様１）に係る投射型表示装置は、複数のパネル画素を有する液晶パネルと、前記複数のパネル画素から投射された投射画素の位置を、１フレーム期間に含まれる、第１単位期間から第ｋ（ｋは２以上の整数）単位期間までのｋ個の単位期間毎にシフトする光路シフト素子と、前記液晶パネルおよび前記光路シフト素子を制御する表示制御回路と、を含み、前記表示制御回路は、データ信号を前記単位期間毎に前記複数のパネル画素に供給し、第１フレーム期間と第２フレーム期間とのいずれか一方のフレーム期間における一部の単位期間において、前記複数のパネル画素のうち、周縁に配置される周縁パネル画素に、映像画像を構成する映像画素の画素データに基づく信号を前記データ信号として供給し、前記一方のフレーム期間の前記一部の単位期間以外の単位期間において、階調レベルが閾値以下の信号を前記データ信号として供給する。
態様１によれば、映像画素がパネル画素によって表現されない、という表示の欠落を抑えることできる。
【0100】
態様１の具体的な態様（態様２）において、前記表示制御回路は、前記周縁パネル画素が一の単位期間において前記映像画素を表現する場合に、当該一の単位期間において、当該映像画素の画素データに基づく画素信号を前記データ信号として供給し、前記周縁パネル画素が他の単位期間において前記映像画素を表現しない場合に、当該他の単位期間において前記階調レベルが閾値以下の信号を前記データ信号として、当該周縁パネル画素に供給する。
態様２によれば、周縁パネル画素が映像画素を表現しない場合、当該他の単位期間において前記黒信号を前記データ信号として、当該周縁パネル画素に黒信号が供給されて、遮光部の一部として機能する。
態様２によれば、周縁パネル画素が映像画素を表現しない場合、当該他の単位期間において前記黒信号を前記データ信号として、当該周縁パネル画素に黒信号が供給されて、遮光部の一部として機能する。
【0101】
態様１の具体的な態様（態様３）において、前記周縁パネル画素は、前記複数のパネル画素が配列する矩形領域のうち、周縁４辺に配置される。態様３によれば、表示の欠落を抑えることできる。
【0102】
態様１の具体的な態様（態様４）において、前記周縁パネル画素は、前記複数のパネル画素が配列する矩形領域のうち、周縁において隣り合う２辺に配置される。態様４によれば、映像画素の画素数に対して、パネル画素数を態様３と比較して少なくすることができる。
【0103】
態様１の具体的な態様（態様５）において、一のパネル画素は、前記第１フレーム期間の第１単位期間から第ｋ単位期間までで表現されるｋ個の映像画素と、前記第２フレーム期間の第１単位期間から第ｋ単位期間までで表現されるｋ個の映像画素とを、１つの共通の映像画素を基準にして点対称の配列した映像画素を表示する。態様５によれば、いわゆるフリッカーを低減することができる。
【0104】
態様１に係る投射型表示装置は、態様６の投射型表示の制御方法として把握することができる。すなわち、態様６の投射型表示の制御方法は、複数のパネル画素を有する液晶パネルと、前記複数のパネル画素から投射された投射画素の位置を、１フレーム期間に含まれる、第１単位期間から第ｋ（ｋは２以上の整数）単位期間までのｋ個の単位期間毎にシフトする光路シフト素子と、前記液晶パネルおよび前記光路シフト素子を制御する表示制御回路と、を含む投射型表示装置の制御方法であって、前記表示制御回路は、データ信号を前記単位期間毎に前記複数のパネル画素に供給し、第１フレーム期間と第２フレーム期間とのいずれか一方のフレーム期間における一部の単位期間において、前記複数のパネル画素のうち、周縁に配置される周縁パネル画素に、映像画像を構成する映像画素の画素データに基づく画素信号を前記データ信号として供給し、前記一方のフレーム期間の前記一部の単位期間以外の単位期間において、階調レベルが閾値以下の信号を前記データ信号として供給する。
【符号の説明】
【0105】
１…投射型表示装置、１００Ｒ、１００Ｇ、１００Ｂ…液晶パネル、１１０…画素回路、１１８…画素電極、１２０…液晶素子、２０…表示制御回路、２２…処理回路、２３０…光路シフト素子。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】