特開 2024-135828 シャントレギュレータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024135828

(43)【公開日】2024-10-04

(54)【発明の名称】シャントレギュレータ

(51)【国際特許分類】

   G05F 1/613 20060101AFI20240927BHJP

【ＦＩ】

G05F1/613 310

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023046708

(22)【出願日】2023-03-23

(71)【出願人】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】黒蔵 忠

【テーマコード（参考）】

5H430

【Ｆターム（参考）】

5H430BB02

5H430BB09

5H430BB11

5H430EE06

5H430FF04

5H430FF13

5H430GG08

5H430HH03

5H430LA02

(57)【要約】

【課題】出力端子に電源電圧が印加される状態になった場合、自身と出力端子に接続された外部回路とを過大な電源電圧から保護可能なシャントレギュレータを提供する。
【解決手段】シャントレギュレータ１Ａは、出力端子６と、電源端子３と出力端子６との間に設けられるシャント抵抗１０と、抵抗３１，３２を含むブリーダ抵抗と、出力端子６とグランド端子２との間に接続される出力トランジスタ１１と、ブリーダ抵抗による分圧電圧と基準電圧との差に比例する電圧を出力するエラーアンプ２１と、シャント抵抗１０及び出力端子６の間に接続され、制御信号の信号レベルに応じて開閉制御されるスイッチ素子１５と、スイッチ素子１５の両端の一方である観測点の電圧が所定の電圧よりも高いか否かに対応する信号レベルを含む制御信号をスイッチ素子１５へ供給するコンパレータ２５と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１の電源端子と第２の電源端子との間に設けられる出力端子と、
前記第１の電源端子と前記出力端子との間に設けられる第１の抵抗と、
前記出力端子と前記第２の電源端子との間に、直列に接続された第２の抵抗及び第３の抵抗を含む第１のブリーダ抵抗と、
ゲートと、前記出力端子と接続されるドレインと、前記第２の電源端子と接続されるソースとを含む出力トランジスタと、
前記第１のブリーダ抵抗によって分圧された電圧と基準電圧との差に比例する電圧を出力し、出力した電圧を、前記出力トランジスタのゲートに供給するエラーアンプと、
前記第１の抵抗の両端のうち、前記第１の電源端子と接続される一端に対する他端と接続される第１端と、前記出力端子と接続される第２端と、制御信号を受ける制御端と、を有するスイッチと、
前記スイッチの第１端及び第２端から選択される何れか一方である観測点の電圧が所定の電圧よりも高いか否かを比べた結果に対応する２個の信号レベルを含み、前記観測点の電圧が前記所定の電圧よりも高い場合に第１の信号レベルの信号を、前記制御信号として出力するコンパレータと、を備え、
前記スイッチは、前記第１の信号レベルの前記制御信号を前記制御端に受けるとオフし、第２の信号レベルの前記制御信号を前記制御端に受けるとオンするように制御されることを特徴とするシャントレギュレータ。

【請求項2】

前記コンパレータは、
前記第２の抵抗及び前記第３の抵抗の接続点と接続される反転入力端子と、
前記基準電圧を発生させる基準電圧回路の出力端と接続される非反転入力端子と、
前記スイッチの制御端と接続される出力端子と、を備える請求項１に記載のシャントレギュレータ。

【請求項3】

前記スイッチの第１端と前記第２の電源端子との間に、直列に接続された第４の抵抗及び第５の抵抗を含む第２のブリーダ抵抗をさらに備え、
前記コンパレータは、
前記第４の抵抗及び前記第５の抵抗の接続点と接続される反転入力端子と、
前記基準電圧を発生させる基準電圧回路の出力端と接続される非反転入力端子と、
前記スイッチの制御端と接続される出力端子と、を備える請求項１に記載のシャントレギュレータ。

【請求項4】

前記スイッチは、前記第１の抵抗の他端と接続されるドレインと、前記コンパレータの出力端子と接続されるゲートと、前記出力端子と接続されるソースと、を含むデプレッション型の電界効果トランジスタである、請求項１に記載のシャントレギュレータ。

【請求項5】

前記スイッチは、前記第１の抵抗の他端と接続されるソースと、前記コンパレータの出力端子と接続されるゲートと、前記出力端子と接続されるドレインと、を含む電界効果トランジスタである、請求項１に記載のシャントレギュレータ。

【請求項6】

前記スイッチは、オン状態における抵抗値が、前記第１の抵抗の抵抗値に対して十分に小さい抵抗値である、請求項１から５の何れか一項に記載のシャントレギュレータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、シャントレギュレータに関する。

【背景技術】

【0002】

シャントレギュレータは電源と出力端子の間に定電流源や抵抗（以下、「シャント抵抗」とする）を接続し、出力端子とグランド端子の間に接続された出力トランジスタに流れるシンク電流を調整することで、当該シャント抵抗の電圧降下量を制御して、出力端子に一定の電圧を出力するものである。

【0003】

一般に、シャントレギュレータの集積回路は、出力トランジスタとその制御回路をゆうして構成されており、電源と出力端子の間に接続されるシャント抵抗は、当該集積回路の外部に配置される。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００４－１３３９５４号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、上述したような従来のシャントレギュレータでは、当該シャントレギュレータの電源端子に意図しない過大な電圧が加わるなどしてシャント抵抗が損傷してしまうという故障が起こり得るものの、当該故障への対応は必ずしも十分とはいえなかった。

【0006】

シャント抵抗が過大電圧の印加によって損傷した場合、当該シャント抵抗の両端ノードが短絡することが起こり得る。シャント抵抗の両端ノードが短絡した場合、シャントレギュレータの出力端子には定格電圧を越える過大な電源電圧が加わることとなるため、シャントレギュレータが深刻な損傷を受け得る。さらに、シャントレギュレータの出力端子に外部回路が接続されている場合、当該外部回路の入力端子にも過大な電圧が印加されるので、当該外部回路も損傷し得る。

【0007】

本発明は、出力端子に定格電圧を越える過大な電圧が印加される不具合状態になった場合に、自身を過大な電圧から保護するとともに、出力端子に外部回路が接続される場合には、当該外部回路についても過大な電圧から保護可能なシャントレギュレータを提供する。

【課題を解決するための手段】

【0008】

本発明に係るシャントレギュレータは、上述した課題を解決するためになされたものであり、第１の電源端子と第２の電源端子との間に設けられる出力端子と、前記第１の電源端子と前記出力端子との間に設けられる第１の抵抗と、前記出力端子と前記第２の電源端子との間に、直列に接続された第２の抵抗及び第３の抵抗を含む第１のブリーダ抵抗と、ゲートと、前記出力端子と接続されるドレインと、前記第２の電源端子と接続されるソースとを含む出力トランジスタと、前記第１のブリーダ抵抗によって分圧された電圧と基準電圧との差に比例する電圧を出力し、出力した電圧を、前記出力トランジスタのゲートに供給するエラーアンプと、前記第１の抵抗の両端のうち、前記第１の電源端子と接続される一端に対する他端と接続される第１端と、前記出力端子と接続される第２端と、制御信号を受ける制御端と、を有するスイッチと、前記スイッチの第１端及び第２端から選択される何れか一方である観測点の電圧が所定の電圧よりも高いか否かを比べた結果に対応する２個の信号レベルを含み、前記観測点の電圧が前記所定の電圧よりも高い場合に第１の信号レベルの信号を、前記制御信号として出力するコンパレータと、を備え、前記スイッチは、前記第１の信号レベルの前記制御信号を前記制御端に受けるとオフし、第２の信号レベルの前記制御信号を前記制御端に受けるとオンするように制御されることを特徴とする。

【発明の効果】

【0009】

本発明によれば、出力端子に定格電圧を越える過大な電圧が印加される不具合状態になった場合に、自身を過大な電圧から保護することができる。また、出力端子に外部回路が接続される場合には、当該外部回路についても過大な電圧から保護することができる。

【図面の簡単な説明】

【0010】

【図1】本発明の実施形態に係るシャントレギュレータの回路図である。

【図2】本実施形態に係るシャントレギュレータ（第１変形例）の回路図である。

【図3】本実施形態に係るシャントレギュレータ（第２変形例）の回路図である。

【図4】本実施形態に係るシャントレギュレータ（第３変形例）の回路図である。

【発明を実施するための形態】

【0011】

以下、本発明の実施形態に係るシャントレギュレータについて、図面を参照して説明する。なお、本実施形態を説明するにあたり、容量、抵抗及びスイッチの電源端子側の端を「第１端」と称し、グランド端子側の端を「第２端」と称する。

【0012】

図１は、本発明の実施形態に係るシャントレギュレータの一例であるシャントレギュレータ１Ａの回路図である。

【0013】

シャントレギュレータ１Ａは、保護回路の一例であるスイッチ素子１５と、シャント抵抗１０と、出力トランジスタ１１と、エラーアンプ２１と、コンパレータ２５と、基準電圧回路２０と、ブリーダ抵抗を構成する抵抗３１及び抵抗３２と、を備えている。スイッチ素子１５は、オン（閉）とオフ（開）とを制御する制御信号を受ける制御端と、第１端と、第２端と、を含み、制御端に受ける制御信号に基づいて、第１端と第２端との間を、オン状態（短絡状態又は閉状態）又はオフ状態（開放状態又は開状態）に切り替え可能に構成されている。

【0014】

電源端子３は、電源電圧としての電圧Ｖinを供給する電源端子である。グランド端子２は、回路動作の基準となる電源電圧の一例として、０Ｖ（ゼロボルト）の電源電圧（以下、「接地電圧」とする）を供給する電源端子である。なお、電圧Ｖinは、接地電圧とは異なる電源電圧である。

【0015】

電源端子３にはシャント抵抗１０の一端（第１端）が接続され、シャント抵抗１０の他端（第２端）にスイッチ素子１５の第１端が接続される。スイッチとしてのスイッチ素子１５の第２端は、出力端子６に接続される。また、出力端子６とグランド端子２の間には、出力トランジスタ１１が接続され、出力トランジスタ１１のゲートはエラーアンプ２１の出力端子に接続される。

【0016】

エラーアンプ２１の反転入力端子（－）には、基準電圧を供給する基準電圧回路２０の出力端が接続される。また、エラーアンプ２１の非反転入力端子（＋）には、出力端子６とグランド端子２の間に直列接続された抵抗３２と抵抗３１の接続点が接続される。

【0017】

コンパレータ２５の非反転入力端子（＋）には、基準電圧回路２０の出力端が接続される。反転入力端子（－）には、抵抗３２と抵抗３１の接続点が接続される。コンパレータ２５の出力端子は、スイッチ素子１５の制御端に接続され、コンパレータ２５の出力信号によってスイッチ素子１５の開閉が制御される。

【0018】

出力端子６とグランド端子２の間には、容量４及び負荷抵抗５が接続されている。出力端子６には、シャントレギュレータ１Ａの出力を入力として受ける外部回路（図示省略）が接続される。

【0019】

続いて、シャントレギュレータ１Ａの動作について説明する。
出力端子６の電圧（出力電圧）は、抵抗３１と３２によって分圧される。分圧された出力電圧（以下、単に「分圧電圧」とする）は、エラーアンプ２１とコンパレータ２５において、基準電圧回路２０から供給される基準電圧Ｖrefと比較される。

【0020】

分圧電圧が基準電圧Ｖrefよりも高い場合、エラーアンプ２１の出力信号を受けて、出力トランジスタ１１のゲートの電圧は、上昇する。出力トランジスタ１１のゲートの電圧が上昇すると、シンク電流が増えて、出力電圧が低下する。

【0021】

一方、分圧電圧が基準電圧Ｖrefよりも低い場合、エラーアンプ２１の出力信号を受けて、出力トランジスタ１１のゲートの電圧は、低下する。出力トランジスタ１１のゲートの電圧が低下すると、シンク電流が少なくなり、出力電圧が上昇する。このようなシャントレギュレータ１Ａの負帰還の動作により、出力電圧は一定に保たれる。

【0022】

出力電圧Ｖzは、電源端子３から供給される電圧Ｖin、出力トランジスタ１１などシャントレギュレータに流れる電流Ｉshunt、負荷抵抗５に流れる電流Ｉload、シャント抵抗１０の抵抗値Ｒs、スイッチ素子１５がオンしている（短絡）状態の抵抗値（以下、「オン抵抗値」とする）Ｒon、との間に、次式（１）、
Ｖz＝Ｖin－（Ｉshunt＋Ｉload）・（Ｒs＋Ｒon） ・・・（１）
の関係が成立する。

【0023】

スイッチ素子１５が追設されると、スイッチ素子１５が出力電圧Ｖzを変化させ得る。スイッチ素子１５を追設するに際しては、出力電圧Ｖzの精度に与える影響が無視できるほど小さくすべきである。そのためには、スイッチ素子１５のオン抵抗値Ｒonを、第１の抵抗としてのシャント抵抗１０の抵抗値Ｒsに比べて十分に小さくしておく必要がある。例えば、シャント抵抗１０の抵抗値Ｒsが１０００Ωで、スイッチ素子１５のオン抵抗値Ｒonが１Ωとすると、出力電圧Ｖzに０．１％の誤差をもたらす。出力電圧Ｖzの精度を０．１％とし、誤差をその１０分の１に抑えるためには、スイッチ素子１５のオン抵抗値Ｒonは、シャント抵抗１０の抵抗値Ｒsの１００００分の１（＝０．１Ω）以下にする必要がある。

【0024】

ここで、シャント抵抗１０が故障して、シャント抵抗１０の両端ノードが短絡した場合を仮定して説明する。

【0025】

もし、スイッチ素子１５が追設されていない場合には、出力端子６の出力電圧Ｖzは、電源端子３の電圧Ｖinになることから、シャントレギュレータ１Ａ内の出力端子６と同一ノードに接続される素子及び回路に定格を越える過大な電圧が印加されてしまう。出力トランジスタ１１は、上述したように、シャントレギュレータ１Ａの負帰還の動作によって、出力端子６の出力電圧Ｖzを下げようと動作するため、出力トランジスタ１１のゲートの電圧は高くなる。また、出力トランジスタ１１のドレインは過大な電圧が印加される出力端子６と同じノードのため、出力トランジスタ１１には過大な電流が流れる。出力トランジスタ１１に過大な電流が流れることによって、出力トランジスタ１１が熱損傷に至り得る。

【0026】

また、出力トランジスタ１１の他にも、容量４の耐電圧を越えたり、負荷抵抗５の許容損失を越えてしまったり、出力端子６に接続される外部回路（図示省略）でも定格外の電圧や電流にさらされ得る。

【0027】

シャントレギュレータ１Ａは、スイッチ素子１５を備えることで、出力端子６に電源端子３の電圧Ｖinが印加されることを防いでいる。具体的に説明すれば、シャント抵抗１０が故障して短絡するような状況では、まず出力端子６の出力電圧Ｖzが所定の電圧（を越えて高くなっていくので、所定の電圧を越えたら、スイッチ素子１５がオフするようにする。スイッチ素子１５をオンからオフに遷移させる電圧としては、例えば、上述した式（１）において、シャント抵抗１０の抵抗値Ｒsが正常値の時の出力電圧Ｖzn等を設定することができる。

【0028】

シャントレギュレータ１Ａでは、スイッチ素子１５の第１端及び第２端から選択される何れか一方としての第１端を観測点としている。シャントレギュレータ１Ａは、スイッチ素子１５の第１端、すなわち出力端子６の電圧（出力電圧Ｖz）が所定の電圧よりも高いか否かに応じ、スイッチ素子１５のオン（短絡又は接続）状態とオフ（開放又は非接続）状態とが切り替えられる。

【0029】

より詳しく説明すれば、シャントレギュレータ１Ａでは、観測点と同一ノードである出力端子６の電圧（出力電圧Ｖz）が抵抗３１及び３２で分圧され、その分圧電圧と基準電圧Ｖrefとがコンパレータ２５によって比べられる。コンパレータ２５は、比べた結果に対応した２個の信号レベル（例えば、ローレベルとハイレベル）を含む信号を制御信号として出力する。コンパレータ２５は、分圧電圧が基準電圧Ｖrefよりも高くなると、スイッチ素子１５をオフさせる（例えばローレベルの）制御信号を出力する。一方、分圧電圧が基準電圧Ｖrefよりも低くなると、スイッチ素子１５をオン（短絡）させる（例えばハイレベルの）制御信号を出力する。スイッチ素子１５がオンする動作は、出力電圧Ｖzを、所定の電圧にクランプさせるような動作となる。

【0030】

ここで、スイッチ素子１５のオフ状態を維持するようにラッチさせてもよい。スイッチ素子１５のオフ状態を維持するようにラッチさせる場合は、シャント抵抗１０が正常の時の電源投入において誤ラッチすることに伴ったスイッチ素子１５の誤オフで出力電圧が立ち上がらないという誤動作を防ぐ必要がある。例えば、電源投入から起動時間分はコンパレータ２５の動作によらずに、スイッチ素子１５をオン状態で維持させるか、誤ラッチをリセットするパワーオンクリア等である。

【0031】

続いて、本発明の実施形態に係るシャントレギュレータの他の構成例として、幾つか例示して説明する。

【0032】

図２，３，４は、それぞれ、本発明の実施形態に係るシャントレギュレータの一例であるシャントレギュレータ１Ｂ（図２），１Ｃ（図３），１Ｄ（図４）の回路図である。

【0033】

（第１変形例）
シャントレギュレータ１Ｂは、シャントレギュレータ１Ａに対して、直列に接続される抵抗３３及び抵抗３４をさらに備える点と、抵抗３３と抵抗３４との接続点がコンパレータ２５の反転入力端子（－）に接続される点で相違するが、その他の点では相違しない。そこで、シャントレギュレータ１Ｂの説明では、シャントレギュレータ１Ａとの相違を中心に説明する。

【0034】

シャントレギュレータ１Ｂでは、エラーアンプ２１の非反転入力端子（＋）が、シャントレギュレータ１Ａと同様に、抵抗３１及び抵抗３２の接続点に接続されている。一方、コンパレータ２５の反転入力端子（－）は、抵抗３３及び抵抗３４の接続点と接続されている。抵抗３１及び抵抗３２の接続点には、出力電圧Ｖzの分圧電圧が現れる一方、抵抗３３及び抵抗３４の接続点には、スイッチ素子１５の第１端の電圧を分圧した電圧が現れる。

【0035】

出力電圧Ｖzの誤差を、（例えば、出力電圧Ｖzの精度に対して１０分の１程度に）小さくするために、スイッチ素子１５のオン抵抗値Ｒonを小さくしたスイッチ素子１５を備えるシャントレギュレータ１Ｂを構成する場合、スイッチ素子１５の両端の端子間電圧は、出力電圧Ｖzの精度の１０分の１程度になっているため、スイッチ素子１５の第１端及び第２端のどちらを観測したとしても大差はないといえる。

【0036】

このように構成されるシャントレギュレータ１Ｂによれば、シャントレギュレータ１Ａと同様の効果を得ることができる。また、シャントレギュレータ１Ｂは、抵抗３３及び抵抗３４をさらに備えているので、エラーアンプ２１の非反転入力端子（＋）とコンパレータ２５の反転入力端子（－）に供給する電圧を個別に分けることができる。したがって、シャントレギュレータ１Ｂによれば、スイッチ素子１５をオンとオフさせる所定の電圧を、シャント抵抗１０が故障していない通常時の出力電圧Ｖznよりも高い電圧に設定することができる。

【0037】

スイッチ素子１５の閾値電圧は、出力トランジスタ１１、容量４、負荷抵抗５、及び外部回路（図示省略）に負担がかからない範囲内で設定すればよいので、シャントレギュレータ１Ｂは、シャントレギュレータ１Ａよりも、スイッチ素子１５の閾値電圧の設定の自由度を大きくすることができる。

【0038】

（第２変形例）
シャントレギュレータ１Ｃは、シャントレギュレータ１Ａに対して、スイッチ素子１５の代わりに、デプレッション型のＮチャネルＭＯＳＦＥＴ１４を備える点と、コンパレータ２５の出力端子の接続先が、スイッチ素子１５の制御端の代わりに、Ｎチャネルのデプレッション型ＭＯＳＦＥＴ１４のゲートである点で相違するが、その他の点では相違しない。そこで、シャントレギュレータ１Ｃの説明では、シャントレギュレータ１Ａとの相違を中心に説明する。

【0039】

シャントレギュレータ１Ｃは、保護回路の一例であるデプレッション型のＮチャネルＭＯＳＦＥＴ１４を備えており、コンパレータ２５の出力端子がデプレッション型のＮチャネルＭＯＳＦＥＴ１４のゲートに接続されている。コンパレータ２５及びエラーアンプ２１は、それぞれ、動作させるための電源を出力端子６から供給するように構成される。

【0040】

シャントレギュレータ１Ｃでは、シャント抵抗１０が故障して、シャント抵抗１０の両端ノードが短絡すると、スイッチとしてのデプレッション型のＮチャネルＭＯＳＦＥＴ１４のドレインには、電源端子３の電圧が印加されるため、デプレッション型のＮチャネルＭＯＳＦＥＴ１４の定格電圧（耐電圧）は、電源端子３の電圧以上にしておく必要がある。

【0041】

シャントレギュレータ１Ｃにおいても、スイッチ素子１５の場合と同様に、デプレッション型のＮチャネル電界効果トランジスタ（ＦＥＴ）としてのデプレッション型のＮチャネルＭＯＳＦＥＴ１４を、出力電圧Ｖzの分圧電圧と基準電圧Ｖrefとを比べた結果に応じて、オンとオフとを切替制御する。すなわち、出力電圧Ｖzの分圧電圧が基準電圧Ｖrefよりも高くなると、コンパレータ２５はローレベルの制御信号を出力し、デプレッション型のＮチャネルＭＯＳＦＥＴ１４をオフさせる。一方、出力電圧Ｖzの分圧電圧が基準電圧Ｖrefよりも低くなると、コンパレータ２５はハイレベルの制御信号を出力し、デプレッション型のＮチャネルＭＯＳＦＥＴ１４をオンさせる。

【0042】

シャントレギュレータ１Ｃでは、ゲートに供給されるコンパレータ２５からの制御信号によって、デプレッション型のＮチャネルＭＯＳＦＥＴ１４がオンとオフとを繰り返すため、出力電圧Ｖzは、所定の電圧にクランプされる。このように構成されるシャントレギュレータ１Ｃによれば、シャントレギュレータ１Ａと同様の効果を得ることができる。

【0043】

（第３変形例）
シャントレギュレータ１Ｄは、シャントレギュレータ１Ａに対して、スイッチ素子１５の代わりに、Ｐチャネル電界効果トランジスタ（ＦＥＴ）としてのＰチャネルＭＯＳＦＥＴ１３を備える点と、コンパレータ２５及びエラーアンプ２１の代わりに、コンパレータ２３及びエラーアンプ２２を備える点で相違するが、その他の点では相違しない。そこで、シャントレギュレータ１Ｄの説明では、シャントレギュレータ１Ａとの相違を中心に説明する。

【0044】

シャントレギュレータ１Ｄは、保護回路の一例であるＰチャネルＭＯＳＦＥＴ１３と、エラーアンプ２２と、コンパレータ２３と、を備えている。

【0045】

エラーアンプ２２の非反転入力端子（＋）、反転入力端子（－）及び出力端子の接続先は、エラーアンプ２１の非反転入力端子（＋）、反転入力端子（－）及び出力端子の接続先と同じである。エラーアンプ２２の電源電圧が入力される電源入力端子２２ｐは、電源供給ノード８又は出力端子６と同一のノードを選択できる。

【0046】

コンパレータ２３の非反転入力端子（＋）は、抵抗３１及び抵抗３２の接続点に接続される。一方、コンパレータ２３の反転入力端子（－）は、基準電圧回路２０の出力端に接続される。すなわち、コンパレータ２３の非反転入力端子（＋）及び反転入力端子（－）の接続先は、コンパレータ２５の非反転入力端子（＋）及び反転入力端子（－）の接続先と逆（入れ替えたもの）である。コンパレータ２３の出力端子は、スイッチとしての制御端であるＰチャネルＭＯＳＦＥＴ１３のゲートに接続されている。

【0047】

スイッチとしてのＰチャネルＭＯＳＦＥＴ１３のオンとオフとは、コンパレータ２３の出力端子から供給される制御信号によって制御される。コンパレータ２３の電源電圧が入力される電源入力端子２３ｐは、電源供給ノード８、すなわちＰ型チャネルＭＯＳトランジスタ１３のソース及びシャント抵抗１０の第２端の接続点と接続する。

【0048】

シャントレギュレータ１Ｄでは、シャント抵抗１０が故障して、シャント抵抗１０の両端ノードが短絡すると、ＰチャネルＭＯＳＦＥＴ１３とコンパレータ２３とエラーアンプ２２には、電源端子３の電圧Ｖinが印加されるため、ＰチャネルＭＯＳＦＥＴ１３、エラーアンプ２２、及びコンパレータ２３の定格電圧（耐電圧）は、電源端子３の電圧以上にしておく必要がある。

【0049】

シャントレギュレータ１Ｄにおいても、スイッチ素子１５の場合と同様に、ＰチャネルＭＯＳＦＥＴ１３を、出力電圧Ｖzの分圧電圧と基準電圧Ｖrefとを比べた結果に応じて、オンとオフとを切替制御する。すなわち、出力電圧Ｖzの分圧電圧が基準電圧Ｖrefよりも高くなると、コンパレータ２３はハイレベルの制御信号を出力し、ＰチャネルＭＯＳＦＥＴ１３をオフさせる。一方、出力電圧Ｖzの分圧電圧が基準電圧Ｖrefよりも低くなると、コンパレータ２３はローレベルの制御信号を出力し、ＰチャネルＭＯＳＦＥＴ１３をオンさせる。

【0050】

シャントレギュレータ１Ｄでは、ゲートに供給されるコンパレータ２３からの制御信号によって、ＰチャネルＭＯＳＦＥＴ１３がオンとオフとを繰り返すため、出力電圧Ｖzは所定の電圧にクランプされる。このように構成されるシャントレギュレータ１Ｄによれば、シャントレギュレータ１Ａと同様の効果を得ることができる。

【0051】

以上、本実施形態に係るシャントレギュレータによれば、保護回路（スイッチ素子１５、デプレッション型のＮチャネルＭＯＳＦＥＴ１４、又はＰチャネルＭＯＳＦＥＴ１３）を備えるので、出力端子６の電圧である出力電圧Ｖzが電源端子３の電圧Ｖinまで上昇することはなく、所定の電圧でクランプされる（又はスイッチ素子１５をオフにラッチする場合、グランド端子２の電圧になる）。

【0052】

したがって、本実施形態に係るシャントレギュレータによれば、出力トランジスタ１１に過大な電流が流れることを防止することができる。また、容量４、負荷抵抗５にも過大な電圧がかからないように保護することができる。さらに、出力端子６の先にある外部回路（図示省略）についても過大な電圧から保護することができる。故に、本実施形態に係るシャントレギュレータを適用すれば、当該シャントレギュレータを包含する回路系統全体の安全性を向上させることができる。

【0053】

また、スイッチ素子１５のオン抵抗値Ｒon等の保護回路のオン抵抗値を、シャント抵抗１０に比べて十分に小さい値となるように回路を構成すれば、当該保護回路を追設した影響を出力電圧Ｖzに及ぶのを防止することができる。

【0054】

なお、本発明は上述した実施形態そのままに限定されるものではなく、実施段階では、上述した実施例以外にも様々な形態で実施することが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、追加、置き換え又は変更することができる。

【0055】

上述したシャントレギュレータ１Ａ～１Ｄは、出力端子６とグランド端子２との間に、容量４及び負荷抵抗５が接続されている例を説明したが、容量４及び負荷抵抗５の少なくとも一方は省略されていてもよい。

【0056】

図３に例示されるシャントレギュレータ１Ｃは、シャントレギュレータ１Ａにおけるスイッチ素子１５を、デプレッション型のＮチャネルＭＯＳＦＥＴ１４に置換した構成であるが、シャントレギュレータ１Ｃは、この構成例に限られない。例えば、シャントレギュレータ１Ｃは、シャントレギュレータ１Ｂにおけるスイッチ素子１５を、デプレッション型のＮチャネルＭＯＳＦＥＴ１４に置換した構成でもよい。

【0057】

図４に例示されるシャントレギュレータ１Ｄは、シャントレギュレータ１Ａにおけるスイッチ素子１５及びコンパレータ２５を、それぞれ、ＰチャネルＭＯＳＦＥＴ１３及びコンパレータ２３に置換した構成であるが、シャントレギュレータ１Ｄは、この構成例に限られない。例えば、シャントレギュレータ１Ｄは、シャントレギュレータ１Ｂにおけるスイッチ素子１５及びコンパレータ２５を、それぞれ、ＰチャネルＭＯＳＦＥＴ１３及びコンパレータ２３に置換した構成としてもよい。

【0058】

また、本実施形態におけるデプレッション型のＮチャネルＭＯＳＦＥＴ１４及びＰチャネルＭＯＳＦＥＴ１３は、ＦＥＴの一例として示したものであり、金属酸化膜半導体型ＦＥＴ（ＭＯＳＦＥＴ）に限定されるものではない。本実施形態内のＭＯＳＦＥＴは、例えば、接合型ＦＥＴ（ＪＦＥＴ）や金属絶縁膜半導体型ＦＥＴ（ＭＩＳＦＥＴ）等のＭＯＳＦＥＴと異なる種類のＦＥＴであってもよい。

【0059】

これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0060】

１Ａ～１Ｄ シャントレギュレータ
２ グランド端子
３ 電源端子
６ 出力端子
２２ｐ，２３ｐ 電源入力端子
８ 電源供給ノード
１０ シャント抵抗（第１の抵抗）
１１ 出力トランジスタ
１３ ＰチャネルＭＯＳＦＥＴ（スイッチ）
１４ デプレッション型のＮチャネルＭＯＳＦＥＴ（スイッチ）
１５ スイッチ素子（スイッチ）
２０ 基準電圧回路
２１，２２ エラーアンプ
２３，２５ コンパレータ
３１，３２ 抵抗（第２，３の抵抗）
３３，３４ 抵抗（第４，５の抵抗）

【図1】

【図2】

【図3】

【図4】