特開 2024-135887 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024135887

(43)【公開日】2024-10-04

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 25/07 20060101AFI20240927BHJP

   H01L 23/29 20060101ALI20240927BHJP

【ＦＩ】

H01L25/04 C

H01L23/36 A

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2023046784

(22)【出願日】2023-03-23

(71)【出願人】

【識別番号】000003997

【氏名又は名称】日産自動車株式会社

(71)【出願人】

【識別番号】507308902

【氏名又は名称】ルノー エス．ア．エス．

【氏名又は名称原語表記】ＲＥＮＡＵＬＴ Ｓ．Ａ．Ｓ．

【住所又は居所原語表記】１２２－１２２ ｂｉｓ， ａｖｅｎｕｅ ｄｕ Ｇｅｎｅｒａｌ Ｌｅｃｌｅｒｃ， ９２１００ Ｂｏｕｌｏｇｎｅ－Ｂｉｌｌａｎｃｏｕｒｔ， Ｆｒａｎｃｅ

(74)【代理人】

【識別番号】100083806

【弁理士】

【氏名又は名称】三好 秀和

(74)【代理人】

【識別番号】100111235

【弁理士】

【氏名又は名称】原 裕子

(74)【代理人】

【識別番号】100170575

【弁理士】

【氏名又は名称】森 太士

(72)【発明者】

【氏名】矢野 新也

(72)【発明者】

【氏名】沼倉 啓一郎

(72)【発明者】

【氏名】岩▲崎▼ 裕一

【テーマコード（参考）】

5F136

【Ｆターム（参考）】

5F136BB05

5F136BC02

5F136DA27

5F136EA13

5F136FA05

(57)【要約】

【課題】外部配線との接続が容易な半導体装置を提供する。
【解決手段】半導体装置は、半導体チップ、第１配線部および熱拡散部を備える。半導体チップは、相互に対向する第１面と第２面を有し、第１面に配置された第１電極を含む。第１配線部は、外部配線と接続する接続領域が定義された第１接続面を有し、第１接続面に対向する第２接続面で第１電極と電気的に接続する。熱拡散部は、第２面を介して半導体チップと熱的に接続する。第１配線部の接続領域の面積は、第１配線部と接続する第１電極の面積よりも広い。
【選択図】図１

【特許請求の範囲】

【請求項1】

外部配線と接続可能な半導体装置であって、
相互に対向する第１面と第２面を有し、前記第１面に配置された第１電極を含む半導体チップと、
相互に対向する第１接続面と第２接続面を有し、前記第１接続面に前記外部配線と接続する接続領域が定義され、前記第２接続面で前記第１電極と電気的に接続する第１配線部と、
前記第２面を介して前記半導体チップと熱的に接続する熱拡散部と
を備え、
前記接続領域の面積が、前記第１配線部と接続する前記第１電極の面積よりも広い、半導体装置。

【請求項2】

前記半導体チップから前記熱拡散部に熱が伝達される放熱経路において、前記放熱経路の前記半導体チップに向いた面積が、前記半導体チップの前記熱拡散部に対向する面積よりも広い、
請求項１に記載の半導体装置。

【請求項3】

前記第１配線部が導電体で形成された配線パターンであり、
前記第１配線部と前記第１電極は、ビアを介して電気的に接続されている、
請求項１又は２に記載の半導体装置。

【請求項4】

前記半導体チップが、前記第２面に配置された第２電極を含む横型構造の半導体素子を含み、
前記第１電極と前記第２電極が電気的に絶縁されている、
請求項１又は２に記載の半導体装置。

【請求項5】

前記半導体チップの周囲に配置された基材と、
前記基材と前記半導体チップとの隙間に配置されたフィリング材と、
前記半導体チップの表面を覆う保護絶縁膜と
を備える、請求項１又は２に記載の半導体装置。

【請求項6】

複数の前記接続領域を有し、
前記接続領域の相互の距離が、空気により絶縁される距離よりも長い、
請求項１又は２に記載の半導体装置。

【請求項7】

前記半導体チップが相互に並列接続された複数の半導体素子を含み、
前記第１配線部は、前記半導体チップと前記熱拡散部の間に配置された第２配線部の一部と電気的に接続され、
前記第１配線部と前記第２配線部を含んで前記接続領域から前記第１電極までを電気的に接続する配線の長さが、それぞれの前記半導体素子で等しい、
請求項１又は２に記載の半導体装置。

【請求項8】

前記第１配線部と同一平面レベルに配置されて前記第１配線部と逆向きの電流が流れる配線部の一部と、前記第２配線部の一部が対向している、請求項７に記載の半導体装置。

【請求項9】

前記半導体チップが相互に並列接続された複数の半導体素子を含み、
前記第１配線部が配置された平面レベルの下方、且つ前記第１電極が配置された平面レベルの上方の平面レベルに配置され、前記接続領域と前記第１電極を電気的に接続する中間配線部を備え、
前記第１配線部と前記中間配線部を含んで前記接続領域から前記第１電極までを電気的に接続する配線の長さが、それぞれの前記半導体素子で等しい、
請求項１又は２に記載の半導体装置。

【請求項10】

前記第１配線部と同一平面レベルに配置されて前記第１配線部と逆向きの電流が流れる配線部の一部と、前記中間配線部の一部が対向している、請求項９に記載の半導体装置。

【請求項11】

前記外部配線が、前記第１面の法線方向から見た平面視において前記第１配線部と交差し、且つ、前記接続領域と接続する部分を除いて前記第１配線部から離隔して前記第１配線部の上方を通過する、請求項１又は２に記載の半導体装置。

【請求項12】

前記半導体チップが、前記フィリング材と異なる材料の封止材で覆われている、請求項５に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

半導体チップを内蔵した半導体装置を冷却するために、半導体素子と熱的に接続された冷却装置が半導体装置に配置される。そして、半導体チップの電極と接続された半導体装置の配線部に外部配線が電気的に接続されて、半導体装置における電気信号および電力の入出力が行われる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】国際公開第２０１９／１７６１２９号

【発明の概要】

【発明が解決しようとする課題】

【0004】

半導体チップの小型化に伴い、半導体チップの電極の面積が小さくなっている。このため、半導体チップと外部配線の接続領域が小さくなり、電気抵抗の増大などの問題が生じている。

【0005】

本発明は、上記課題に鑑みて成されたものであり、その目的は、外部配線との接続が容易な半導体装置を提供することである。

【課題を解決するための手段】

【0006】

本発明の一態様に係る半導体装置は、半導体チップ、第１配線部および熱拡散部を備える。半導体チップは、相互に対向する第１面と第２面を有し、第１面に配置された第１電極を含む。第１配線部は、外部配線と接続する接続領域が定義された第１接続面を有し、第１接続面に対向する第２接続面で第１電極と電気的に接続する。熱拡散部は、第２面を介して半導体チップと熱的に接続する。第１配線部の接続領域の面積は、第１配線部と接続する第１電極の面積よりも広い。

【発明の効果】

【0007】

本発明によれば、外部配線との接続が容易な半導体装置を提供することができる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１の実施形態に係る半導体装置の構成を示す模式的な断面図である。

【図2】図２は、第１の実施形態に係る半導体装置を含む半導体モジュールの構成を示す回路図である。

【図3】図３は、図２に示した半導体モジュールのレイアウトを示す模式的な上面図である。

【図4】図４は、図３のＩＶ－ＩＶ方向に沿った模式的な断面図である。

【図5】図５は、図２に示した半導体モジュールに含まれる第１の実施形態に係る半導体装置の構成を示す模式的な上面図である。

【図6】図６は、図２に示した半導体モジュールに含まれる第２の実施形態に係る半導体装置の構成を示す模式的な上面図である。

【図7】図７は、図６のＶＩＩ－ＶＩＩ方向に沿った模式的な断面図である。

【図8】図８は、図２に示した半導体モジュールに含まれる第３の実施形態に係る半導体装置のレイアウトを示す模式的な上面図である。

【図9】図９は、図２に示した半導体モジュールに含まれる第３の実施形態に係る半導体装置の構成を示す模式的な上面図である。

【図10】図１０は、図２に示した半導体モジュールに含まれる第４の実施形態に係る半導体装置のレイアウトを示す模式的な上面図である。

【図11】図１１は、図１０のＸＩ－ＸＩ方向に沿った模式的な断面図である。

【発明を実施するための形態】

【0009】

以下に、図面を参照して実施形態を説明する。図面の記載において同一部分には同一符号を付して説明を省略する。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率などは現実のものとは異なる部分を含んでいる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。

【0010】

（第１の実施形態）
本発明の第１の実施形態に係る半導体装置１は、図１に示すように、相互に対向する第１面１０１と第２面１０２を有する半導体チップ１０と、相互に対向する第１接続面２０１と第２接続面２０２を有する第１配線部２０を備える。第１配線部２０の第１接続面２０１に接続領域２１０が定義されている。半導体装置１は、接続領域２１０において図示を省略する外部配線と接続可能である。以下において、第１面１０１の向いている方向を上方、第２面１０２の向いている方向を下方とする。また、上方を向いている面を上面、下方を向いている面を下面とも称する。

【0011】

半導体チップ１０は、第１面１０１に配置された第１電極１１１を含む。第１配線部２０は、第２接続面２０２で第１電極１１１と電気的に接続する。半導体装置１において、接続領域２１０の面積（以下、「第１接続面積Ｓ１１」と表記する。）が、第１配線部２０と接続する第１電極１１１の面積（以下、「第２接続面積Ｓ１２」と表記する。）よりも広い。

【0012】

半導体装置１によれば、半導体チップ１０の第１電極１１１の第２接続面積Ｓ１２よりも、第１電極１１１と電気的に接続する第１配線部２０の接続領域２１０の第１接続面積Ｓ１１の方が広い。このため、第１電極１１１に外部配線を接続するよりも、第１配線部２０の接続領域２１０に外部配線を接続した方が、半導体装置１の外部配線の接続が容易である。すなわち、第１電極１１１の面積が小さい場合にも、半導体装置１の外部配線と接続する領域を広く確保することができる。

【0013】

第１配線部２０は導電体で形成された配線パターンであり、第１配線部２０と第１電極１１１は、第１配線部２０と半導体チップ１０の間に配置されたビア１０００を介して電気的に接続されている。第１配線部２０を配線パターンで形成し、第１配線部２０と第１電極１１１をビア１０００により接続することにより、小さい面積の第１電極１１１でも容易に第１配線部２０と電気的に接続ができる。更に、第１配線部２０と第１電極１１１の間の電気抵抗を低減できる。

【0014】

半導体装置１は、第２面１０２を介して半導体チップ１０と熱的に接続する熱拡散部４０を備える。半導体チップ１０で発生した熱は、熱拡散部４０に伝達され、熱拡散部４０から半導体装置１の外部に放出される。熱拡散部４０は、例えば銅又は銅モリブデン（ＣｕＭｏ）、アルミニウムなどの金属で構成されている。半導体チップ１０の下方に熱拡散部４０を配置した半導体装置１では、熱抵抗を低減し、かつ、半導体チップ１０の上方における外部配線との接続領域を増大できる。

【0015】

半導体チップ１０から熱拡散部４０に熱が伝達される経路を、以下において「放熱経路」とも称する。放熱経路の半導体チップ１０に向いた面積（以下、「第１放熱面積Ｓ２１」と表記する。）は、半導体チップ１０の熱拡散部４０に対向する面積（以下、「第２放熱面積Ｓ２２」と表記する。）よりも広い。図１に示した半導体装置１の半導体チップ１０は、第２面１０２に配置された第２電極１１２を含む。したがって、第２電極１１２の熱拡散部４０と対向する面積が第２放熱面積Ｓ２２であり、熱拡散部４０の第２電極１１２と対向する面の面積が第１放熱面積Ｓ２１である。

【0016】

半導体チップ１０と熱拡散部４０の間の放熱経路は、第２面１０２に対向して配置されて第２電極１１２と電気的に接続された第２配線部３０、および第２配線部３０と熱拡散部４０を接続する接合材５０を含む。以下において、半導体チップ１０に配置された第１電極１１１と第２電極のそれぞれを限定しない場合は、「電極」とも表記する。

【0017】

接合材５０は、例えば半田や銀、銅などの接合材である。熱拡散部４０は、高熱伝導率の材料で第２配線部３０と接合されることが好ましい。保護絶縁膜８０に形成する開口部の面積によって、接合材５０による接合面積を管理することができる。

【0018】

半導体装置１が第２配線部３０を含まず、熱拡散部４０が接合材５０によって半導体チップ１０と接合されてもよい。接合材５０および熱拡散部４０に導体のみを用いることにより、接合材５０および熱拡散部４０として熱伝導率が高い部材を使用できる。これにより、半導体装置１について低熱抵抗化を実現できる。

【0019】

第１放熱面積Ｓ２１が第２放熱面積Ｓ２２よりも広い半導体装置１によれば、半導体チップ１０で発生する熱の放熱性を向上し、かつ、接合材５０にクラックが入っても放熱経路の熱抵抗に対する影響を小さくできる。このため、半導体装置１の信頼性が向上する。

【0020】

半導体装置１は、半導体チップ１０の周囲に配置された基材（図１では図示略）と、基材と半導体チップ１０との隙間に配置されたフィリング材７０と、半導体チップ１０およびフィリング材７０の表面を覆う保護絶縁膜８０を含む。保護絶縁膜８０は、第１配線部２０および放熱経路を除いて半導体チップ１０を覆っている。基材については後述する。

【0021】

半導体チップ１０の周囲にフィリング材７０と保護絶縁膜８０を配置することにより、半導体装置１が小型の場合でも、半導体装置１の絶縁性を確保できる。フィリング材７０は、例えば樹脂材などの絶縁部材が使用される。基材と半導体チップの間をフィリング材７０で埋めることにより、絶縁や防湿、耐振動性能が向上したり、半導体装置を任意の厚みで形成したりできる。

【0022】

第１配線部２０および放熱経路を形成する開口部を除いて半導体チップ１０の周囲を保護絶縁膜８０で覆うことにより、半導体チップ１０を周囲から絶縁したり、半導体チップ１０を防湿したりできる。また、保護絶縁膜８０により、接合材５０が不必要に広がることを抑制できる。保護絶縁膜８０に絶縁部材が使用され、例えばソルダレジストなどを保護絶縁膜８０に使用してもよい。

【0023】

以上に説明したように、図１に示す半導体装置１では、外部配線と接続する接続領域２１０の面積（第１接続面積Ｓ１１）が、半導体チップ１０の第１電極１１１の面積（第２接続面積Ｓ１２）よりも広い。このため、半導体装置１の外部配線との接続領域を広く確保できる。これにより、半導体装置１と外部配線を容易に接続できる。また、半導体装置１によれば、外部配線の断面積を大きくできる。これにより、外部配線の電流密度を高くしたり、電流容量を大きくしたりできる。したがって、半導体装置１によれば、半導体チップ１０に大きな電流を流したり、外部配線のサイクル試験寿命を長くしたりできる。

【0024】

図１に示した半導体装置１の構成は、例えば図２に示す回路図で表される半導体モジュール２に使用される半導体装置に適用してもよい。図２に示す半導体モジュール２は、半導体素子１００Ａ、半導体素子１００Ｂ、半導体素子１００Ｃ、および半導体素子１００Ｄを含む。以下において、半導体素子１００Ａ、半導体素子１００Ｂ、半導体素子１００Ｃ、および半導体素子１００Ｄのそれぞれを限定しない場合は、「半導体素子１００」と表記する。半導体素子１００は、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの電力用スイッチング半導体素子、還流ダイオードなどの電力用整流半導体素子などである。

【0025】

図２に示した半導体モジュール２は、半導体素子１００Ａと半導体素子１００Ｂを並列接続した第１半導体装置１１と、半導体素子１００Ｃと半導体素子１００Ｄを並列接続した第２半導体装置１２を含む。半導体素子１００Ａと半導体素子１００Ｂのソース電極と半導体素子１００Ｃと半導体素子１００Ｄのドレイン電極が接続されて、第１半導体装置１１と第２半導体装置１２は直列接続している。以下に説明するように、第１半導体装置１１および第２半導体装置１２は、図１に示した半導体装置１と同様の構成である。以下において、第１半導体装置１１と第２半導体装置１２のそれぞれを限定しない場合は、「半導体装置」と表記する。

【0026】

なお、図２に示したようにそれぞれが２つの半導体素子を並列接続した回路を直列接続した構成は、並列接続された複数の半導体素子１００Ａ、１００Ｂや半導体素子１００Ｃ、１００Ｄの接続個数は２個でなくてもよい。また、半導体素子１００と逆並列にダイオードが接続されていてもよい。

【0027】

図２に示した半導体モジュール２は、入力側正極端子１９０、出力端子１９１、入力側負極端子１９２、ゲート端子１９３、制御ソース端子１９４、制御ソース端子１９５、ゲート端子１９６を有する。半導体素子１００Ａと半導体素子１００Ｂのドレイン電極に接続する入力側正極端子１９０に、主電力の入力正電圧が印加される。第１半導体装置１１と第２半導体装置１２の接続点である出力端子１９１から、モータなどの負荷に電力が出力される。半導体素子１００Ｃと半導体素子１００Ｄのソース電極に接続する入力側負極端子１９２に、主電力の入力負電圧が印加される。ゲート端子１９３を介して、半導体素子１００Ａと半導体素子１００Ｂのゲート電極に駆動電圧が印加される。制御ソース端子１９４は、半導体素子１００Ａと半導体素子１００Ｂのソース電極に接続され、半導体素子１００Ａと半導体素子１００Ｂを制御するために使用される。制御ソース端子１９５は、半導体素子１００Ｃと半導体素子１００Ｄのソース電極に接続され、半導体素子１００Ｃと半導体素子１００Ｄを制御するために使用される。ゲート端子１９６を介して、半導体素子１００Ｃと半導体素子１００Ｄのゲート電極に駆動電圧が印加される。

【0028】

ゲート端子１９３およびゲート端子１９６のそれぞれを限定しない場合は「ゲート端子」と表記し、制御ソース端子１９４と制御ソース端子１９５のそれぞれを限定しない場合は「制御ソース端子」と表記する。半導体モジュール２のゲート端子や制御ソース端子はそれぞれの半導体素子１００から個別に取り出してもよい。制御ソース端子は、半導体素子１００から取り出さなくてもよいし、１つの半導体素子１００のみから取り出してもよい。その他、半導体素子１００に流れる電流を検出するための端子や温度を検出するための端子を、半導体モジュール２が有してもよい。

【0029】

また、図２に示した半導体モジュール２は、例えば電力用半導体素子として半導体素子１００のみを有するが、半導体モジュール２が他の部品を有してもよい。例えば、半導体モジュール２が、スイッチング速度を調整するためのゲート抵抗や、並列接続されたチップ間のゲート振動およびゲート発振を抑制するための個別ゲート抵抗や個別ソース抵抗を含んでもよい。また、半導体モジュール２が、サージ電圧を吸収するためのスナバ回路、温度を検出するためのサーミスタ、電力用半導体素子を駆動するためのゲートＩＣなどの部品を含んでもよい。更に、半導体モジュール２が、上記の内蔵する部品に接続された端子を有してもよい。以下において、半導体モジュール２の外部との接続に使用される端子のそれぞれを限定しない場合は、「外部端子」と表記する。図２には、半導体モジュール２の外部端子として、入力側正極端子１９０、出力端子１９１、入力側負極端子１９２、ゲート端子１９３、制御ソース端子１９４、制御ソース端子１９５およびゲート端子１９６が示されている。

【0030】

図３に、図２に示した半導体モジュール２をレイアウトした例の模式的な上面図を示す。図４に、図３のＩＶ－ＩＶ方向に沿った断面図を示す。図３に示した第１半導体装置１１は、半導体素子１００Ａと半導体素子１００Ｂを並列接続した構成を有する。第２半導体装置１２は、半導体素子１００Ｃと半導体素子１００Ｄを並列接続した構成を有する。図４に示すように、第１半導体装置１１は、半導体チップ１０Ａと半導体チップ１０Ｂを含む。半導体チップ１０Ａは半導体素子１００Ａを含み、半導体チップ１０Ｂは半導体素子１００Ｂを含む。半導体チップ１０Ａと半導体チップ１０Ｂは、図１に示した半導体装置１の半導体チップ１０に相当する。

【0031】

図３に示すように、第１半導体装置１１は、半導体装置１の接続領域２１０に相当する接続領域２１１Ａ～２１４Ａを有する。第２半導体装置１２は、半導体装置１の接続領域２１０に相当する接続領域２１１Ｂ～２１４Ｂを有する。接続領域２１１Ａ～２１４Ａと接続領域２１１Ｂ～２１４Ｂのそれぞれを限定しない場合は、「上部接続領域」とも称する。

【0032】

図４に示すように、半導体チップ１０Ａの第１電極１１１はビア１２１１を介してソース配線２０Ｓと電気的に接続され、半導体チップ１０Ｂの第１電極１１１はビア１２１２を介してソース配線２０Ｓと電気的に接続されている。ソース配線２０Ｓは、図１に示した半導体チップ１０の第１配線部２０に相当する。言い換えると、接続領域２１１Ａおよび接続領域２１２Ａの面積は、半導体チップ１０Ａおよび半導体チップ１０Ｂのソース配線２０Ｓと接続する第１電極１１１の面積よりも広い。以下において、半導体装置において第１配線部２０と同一平面レベルに配置された配線を「上部配線部」とも称する。上部接続領域は、保護絶縁膜８０に形成した開口部に露出した（以下、単に「露出した」ともいう。）上部配線部の領域である。

【0033】

第１半導体装置１１の接続領域２１１Ａは、半導体素子１００Ａと半導体素子１００Ｂのドレイン電極に接続する上部配線部が露出した領域である。接続領域２１１Ａは、外部配線１７０を介して入力側正極端子１９０と電気的に接続されている。第１半導体装置１１の接続領域２１２Ａは、半導体素子１００Ａと半導体素子１００Ｂのソース電極に接続する上部配線部が露出した領域である。接続領域２１２Ａは、外部配線１７１を介して出力端子１９１と電気的に接続されている。第１半導体装置１１の接続領域２１３Ａは、半導体素子１００Ａと半導体素子１００Ｂのゲート電極に接続する上部配線部が露出した領域である。接続領域２１３Ａは、外部配線１７４を介してゲート端子１９３と電気的に接続されている。第１半導体装置１１の接続領域２１４Ａは、半導体素子１００Ａと半導体素子１００Ｂのソース電極に接続する上部配線部が露出した領域である。接続領域２１４Ａは、外部配線１７５を介して制御ソース端子１９４と電気的に接続されている。

【0034】

第２半導体装置１２の接続領域２１１Ｂは、半導体素子１００Ｃと半導体素子１００Ｄのソース電極に接続する上部配線部が露出した領域である。接続領域２１１Ｂは、外部配線１７２を介して入力側負極端子１９２と電気的に接続されている。第２半導体装置１２の接続領域２１２Ｂは、半導体素子１００Ｃと半導体素子１００Ｄのドレイン電極に接続する上部配線部が露出した領域である。接続領域２１２Ｂは、外部配線１７３を介して出力端子１９１と電気的に接続されている。第２半導体装置１２の接続領域２１３Ｂは、半導体素子１００Ｃと半導体素子１００Ｄのゲート電極に接続する上部配線部が露出した領域である。接続領域２１３Ｂは、外部配線１７６を介してゲート端子１９６と電気的に接続されている。第１半導体装置１１の接続領域２１４Ｂは、半導体素子１００Ｃと半導体素子１００Ｄのソース電極に接続する上部配線部が露出した領域である。接続領域２１４Ｂは、外部配線１７７を介して制御ソース端子１９５と電気的に接続されている。

【0035】

上記のように、外部端子と上部接続領域は外部配線１７０～１７７を介して電気的に接続されている。外部配線１７０～１７７は、例えば導電性ワイヤである。外部配線１７０～１７７のそれぞれを限定しない場合は、「外部配線」と表記する。

【0036】

第１半導体装置１１は熱拡散部４１、４２を有し、第２半導体装置１２は熱拡散部４３、４４を有する。熱拡散部４１～４４は半導体装置１の熱拡散部４０に相当する。熱拡散部４１～４４は、冷却プレート１５０に配置されている。半導体モジュール２はケース１８０に格納され、ケース１８０に外部端子が配置されている。熱拡散部４１～４４により半導体チップで発生した熱が拡散されて、半導体モジュール２の熱抵抗を低減できる。

【0037】

ところで、半導体素子１００に横型構造の素子を用いることにより、第１電極１１１の面積を小さくしやすい。また、半導体素子１００を横型構造の素子とし、第１電極１１１と第２電極１１２の間を電気的に絶縁することで、横型構造の半導体素子１００では熱拡散部４０で素子間の電気的な絶縁を取る必要がないため、熱伝導率の高い導体を熱拡散部４０に用いることができる。このように、半導体素子１００に横型構造の素子を用いることにより、上部配線部の電流容量増大と低熱抵抗化の効果を得やすい。以下では半導体素子１００が横型構造のＭＯＳＦＥＴである場合を例示的に説明する。

【0038】

一方、半導体素子１００に縦型素子を用いる場合などは、熱拡散部４０にセラミックなどの絶縁部材を一部に有する材料を用いてもよい。熱拡散部４０の熱干渉を低減させるために、半導体モジュール２では熱拡散部４０を熱拡散部４１～４４に分割している。熱拡散部４０での熱干渉の影響が少なく、半導体素子１００が横型構造の素子などであって絶縁の必要がない場合は、熱拡散部４０の一部またはすべてをまとめて１つとしてもよい。

【0039】

第１半導体装置１１の下方において保護絶縁膜８０に形成した開口部に、第２配線部３０Ａおよび第２配線部３０Ｂが露出している。第２配線部３０Ａは、半導体チップ１０Ａの第２電極１１２とビア１２１３を介して電気的に接続されている。第２配線部３０Ａは、接合材５１により熱拡散部４１に接合されている。第２配線部３０Ｂは、半導体チップ１０Ｂの第２電極１１２とビア１２１４を介して電気的に接続されている。第２配線部３０Ｂは、接合材５１により熱拡散部４２に接合されている。第２配線部３０Ａおよび第２配線部３０Ｂは図１に示した第２配線部３０に相当し、接合材５１は図１に示した接合材５０に相当する。以下において、半導体装置において第２配線部３０と同一平面レベルに形成された配線を「底部配線部」と称する。底部配線部は、半導体チップと熱拡散部４１～４４の間に配置されている。また、上部配線部と底部配線部のそれぞれを限定しない場合は「配線部」と表記する。

【0040】

熱拡散部４１、４２は接合材５２により冷却プレート１５０に接合され、冷却プレート１５０は冷却フィン１５１を有する。冷却プレート１５０および冷却フィン１５１は、例えばアルミニウム又は銅などの金属、若しくは高熱伝導率の炭素材料などで構成されている。冷却プレート１５０および冷却フィン１５１では、冷却水又はロングライフクーラントのような液体冷却若しくは空気による空冷などにより、半導体チップ１０などで発生した熱を外部に放熱させる。図４では冷却フィン１５１がピンフィン形状である例を示したが、冷却フィン１５１がピンフィン形状以外の形状であってもよい。

【0041】

接合材５２は、半田又は銀、銅などの高熱伝導率の接合材であることが好ましい。半導体装置の製造プロセスでの制約条件によっては、グリースや放熱シートなどを使用して、熱拡散部４１、４２を冷却プレート１５０に接合してもよい。また、接合材５２を使用せずに、熱拡散部４１、４２と冷却プレート１５０を一体化してもよい。

【0042】

半導体チップ１０Ａで発生した熱は、第２配線部３０Ａ、熱拡散部４１および冷却プレート１５０を放熱経路として、半導体モジュール２の外部に放出される。半導体チップ１０Ｂで発生した熱は、第２配線部３０Ｂ、熱拡散部４２および冷却プレート１５０を放熱経路して、半導体モジュール２の外部に放出される。これらの放熱経路では、第２配線部３０Ａおよび第２配線部３０Ｂの保護絶縁膜８０の開口部の面積が、第２電極１１２の熱拡散部４１および熱拡散部４２と接続する面積よりも広い。これにより、半導体モジュール２における放熱性を向上することができる。更に、接合材５１にクラックが入っても放熱経路の熱抵抗に対する影響を小さくして半導体モジュール２の信頼性が向上する。

【0043】

図４に示すように、ソース配線２０Ｓは、導電体１２１５を介して第２配線部３０Ｓと電気的に接続されている。第２配線部３０Ｓは、底部配線部である。半導体チップ１０Ａおよび半導体チップ１０Ｂの第２電極１１２は、例えば銅などのビア１２１３およびビア１２１４によって第２配線部３０Ａおよび第２配線部３０Ｂとそれぞれ電気的に接続されている。第２配線部３０Ａ、３０Ｂは、半導体チップ１０Ａ、１０Ｂから熱拡散部４１、４２までの放熱経路を構成するために、保護絶縁膜８０に形成された開口部に露出している。

【0044】

実施形態の説明では、ビア１２１３、１２１４などのビアを円柱形状の銅などが絶縁部材に埋められた形状で図示している。しかし、ビアが貫通する領域の絶縁部材を全面的に開口して銅などの金属材で埋め込むことにより、電極と配線部を電気的に接続してもよい。或いは、はんだや銀などの接合材で電極と配線部を接続してもよい。

【0045】

半導体チップ１０Ａおよび半導体チップ１０Ｂの周囲に基材６０が配置され、基材６０と半導体チップ１０Ａおよび半導体チップ１０Ｂとの隙間にフィリング材７０が配置されている。基材６０およびフィリング材７０の上面と下面と保護絶縁膜８０が形成されている。冷却プレート１５０の上面に、第１半導体装置１１の周囲を囲むようにケース１８０が配置され、ケース１８０の内部は封止材１６０によって埋め込まれている。

【0046】

基材６０はガラスエポキシなどで構成された基板などであり、ドリルなどで基板に穴を空けるなどして半導体チップ１０Ａおよび半導体チップ１０Ｂを内蔵する。基材６０の内部に半導体チップを配置した例を図示したが、基材６０の上部に半導体チップを配置する構成としてもよい。基材６０により、半導体装置の機械的強度が高くなる。例えば、半導体チップの周囲に基材６０が配置されていることにより、半導体装置の耐振動性能の向上、半導体チップ間の絶縁、半導体チップの反りの低減などの効果を得られる。

【0047】

第１半導体装置１１と接続する外部配線は、封止材１６０に埋め込まれて、ケース１８０に接合された外部端子と接続されている。例えば、入力側正極端子１９０は端子締結部１９７によってケース１８０に接合されていてもよい。

【0048】

外部端子は、例えば樹脂などで構成されたケース１８０と一体化されている。半導体装置の製造プロセスの制約条件などにより、外部端子とケース１８０は別体であってもよい。ケース１８０は、冷却プレート１５０と図示しない接着剤などで接着されており、防湿や絶縁、封止材１６０の流出防止などの役割を果たす。外部端子と上部接続領域を接続する外部配線は、例えばアルミニウム又は銅などのワイヤである。或いは、ワイヤ以外のリードフレーム又はリボン材料などで外部端子と上部接続領域を接続してもよい。

【0049】

半導体チップ１０を覆う封止材１６０は、例えばシリコーンのゲルや樹脂などであり、防湿や絶縁、耐振動性能の向上などの役割を果たす。例えば、封止材１６０とフィリング材７０に異なる材料を用いてもよい。これにより、防湿性能、ヤング率、および線膨張係数などの特性がフィリング材７０と異なる材料を封止材１６０に選択することができる。このため、封止材１６０によって、絶縁や防湿、耐振動性能などの点でフィリング材７０では不十分な機能を補填することができる。

【0050】

図５に、図４に示した第１半導体装置１１の上面図を示す。図５は、表面の保護絶縁膜８０および封止材１６０を透過した第１半導体装置１１の構造を示す。図５のＩＶ－ＩＶ方向に沿った断面図が図４に相当する。

【0051】

既述のように、半導体素子１００が横型構造のＭＯＳＦＥＴである場合を例示的に実施形態で説明している。半導体素子１００が横型構造の素子であるため、半導体チップ１０の上面（第１面１０１）に配置されたドレイン電極、ソース電極、ゲート電極の第１電極１１１は、半導体チップ１０の下面（第２面１０２）に配置された第２電極１１２と電気的に絶縁されている。図５に示した第１電極１１１Ａは半導体チップ１０Ａのソース電極であり、第１電極１１１Ｂが半導体チップ１０Ｂのソース電極である。第１電極１１１Ｃが半導体チップ１０Ａのドレイン電極であり、第１電極１１１Ｄが半導体チップ１０Ｂのドレイン電極である。第１電極１１１Ｅが半導体チップ１０Ａのゲート電極であり、第１電極１１１Ｆが半導体チップ１０Ｂのゲート電極である。ただし、第２電極１１２がソース電極などに接続された構成でもよい。

【0052】

第１電極１１１は、めっきなどで形成された銅のパターンなどで構成された上部配線部とビアを介して電気的に接続されている。図５などの上面図において、ビアが配置された領域を破線で囲んで示している（以下において同様。）。ビアをめっきなどにより円柱形状の銅などが埋められた形状で断面図を示しているが、第１電極１１１と上部配線部の間の領域でフィリング材７０を全面的に開口し、開口部を銅で埋めるなどして第１電極１１１と上部配線部を接続してもよい。

【0053】

半導体チップ１０Ａのソース電極は、ビア１２１１を介してソース配線２０Ｓと電気的に接続されている。半導体チップ１０Ｂのソース電極は、ビア１２１２を介してソース配線２０Ｓと電気的に接続されている。半導体チップ１０Ａのドレイン電極は、ビア１２３０を介してドレイン配線２０Ｄと電気的に接続されている。半導体チップ１０Ｂのドレイン電極は、ビア１２３１を介してドレイン配線２０Ｄと電気的に接続されている。半導体チップ１０Ａのゲート電極は、ビア１２３４を介してゲート配線２０Ｇと電気的に接続されている。半導体チップ１０Ｂのゲート電極は、ビア１２３５を介してゲート配線２０Ｇと電気的に接続されている。

【0054】

半導体チップ１０Ａの制御ソース電極は、ビア１２３２を介して制御ソース配線２０ＣＳと電気的に接続されている。半導体チップ１０Ｂの制御ソース電極は、ビア１２３３を介して制御ソース配線２０ＣＳと電気的に接続されている。このように主回路用のソース電極と制御ソース電極を一体としているが、主回路用のソース電極と制御ソース電極を分離させてもよいし、制御ソース電極を第１電極１１１Ａから取り出してもよい。

【0055】

ソース配線２０Ｓ、ドレイン配線２０Ｄ、ゲート配線２０Ｇおよび制御ソース配線２０ＣＳは、第１配線部２０に相当する上部配線部である。ただし、ゲート配線２０Ｇと制御ソース配線２０ＣＳに流れる電流が小さい場合には、ゲート配線２０Ｇと制御ソース配線２０ＣＳの上部接続領域の面積は、半導体チップ１０Ａおよび半導体チップ１０Ｂの第１電極と接続する領域の面積より広くなくてもよい。

【0056】

ソース配線２０Ｓは、導電体１２１５を介して第２配線部３０Ｓと電気的に接続されている。導電体１２１５は、例えば、スルーホール又はビア、めっきによる全面埋め込み、銅ブロックなどで構成されている。第２配線部３０Ｓは、導電体１２５０を介して接続領域２１２Ａと電気的に接続する。導電体１２５０は、導電体１２１５と同様に、例えばスルーホール又はビア、めっきによる全面埋め込み、銅ブロックなどで構成されている。接続領域２１２Ａは、外部配線と接続できるように露出している。

【0057】

ソース配線２０Ｓと同様に、ドレイン配線２０Ｄは接続領域２１１Ａで露出する。ゲート配線２０Ｇは、接続領域２１３Ａで露出する。制御ソース配線２０ＣＳは接続領域２１４Ａで露出する。上面図において、第１配線部２０に相当するソース配線２０Ｓ、ドレイン配線２０Ｄ、ゲート配線２０Ｇおよび制御ソース配線２０ＣＳの、外部配線が接続される上部接続領域を一点鎖線で囲んで示している（以下において同様。）。

【0058】

上記のように第１半導体装置１１の構成について説明したが、第２半導体装置１２の構成も第１半導体装置１１と同様である。

【0059】

図５に示したように、ドレイン電極である第１電極１１１Ｃおよび第１電極１１１Ｄの合計面積よりも、接続領域２１１Ａの面積の方が大きい。このような構成にすることにより、ワイヤである外部配線を直接に第１電極１１１Ｃおよび第１電極１１１Ｄに接続するよりも、外部配線を上部接続領域に接続することで、ワイヤの本数を多くしたり、ワイヤの断面積を大きくしたりできる。このため、外部配線の許容電流量を大きくしたり、同じ電流を流した場合の外部配線の温度が下がることでパワーサイクル試験寿命を向上させたり、外部配線の損失を低減させたりすることができる。同様に、ソース電極である第１電極１１１Ａおよび第１電極１１１Ｂの合計面積よりも接続領域２１２Ａの面積を大きくすることにより、ドレイン電極と同じ上記効果を得ることができる。第２半導体装置１２についても、第１半導体装置１１と同様の構成により同様の効果が得られる。

【0060】

また、図４に示したように、第２電極１１２の面積よりも、半導体チップ１０Ａの下方に形成された保護絶縁膜８０の開口部の面積が広い。これにより、第２電極１１２と直接に接合する場合よりも放熱経路における接合材５１の断面積を大きくすることができる。その結果、放熱経路の熱抵抗を低減させることができる。更に、温度サイクル試験やパワーサイクル試験において、接合材５１の角部又は端部からクラックがはいったとしても半導体チップに到達するまでの距離を長くすることができる。このため、サイクル試験の定命を向上させることができる。第２半導体装置１２についても、第１半導体装置１１と同様の構成により同様の効果が得られる。

【0061】

半導体モジュール２では、上部接続領域の相互の距離を、例えば常圧、常温で空気により絶縁される距離よりも長くすることができる。これにより、半導体モジュール２での絶縁性能を向上させることが可能である。更に、半導体装置の単体について必要な電圧を印加した検査を行うことができるため、すべての部品を実装した後での試験を行う前に不良品を検出することができる。その結果、半導体モジュール２の歩留まりを向上させることができる。

【0062】

上記のように、上部配線部であるソース配線２０Ｓは、半導体チップ１０Ａと半導体チップ１０Ｂの中間において底部配線部である第２配線部３０Ｓに接続される。第２配線部３０Ｓは、導電体１２５０を介して上部配線部と同一平面レベルの接続領域２１２Ａに接続されている。ソース電極である第１電極１１１Ａおよび第１電極１１１Ｂから上部接続領域までの電気経路（以下、「ソース配線」と称する。）は、第２配線部３０Ｓ以外の底部配線部と電気的に絶縁されている。このため、熱拡散部４１～４４に高熱伝導率の導体を用いることができる。その結果、半導体モジュール２の低熱抵抗化を実現できる。更に、第２配線部３０Ｓを使用してソース配線の長さを調整することにより、それぞれの半導体素子１００のソース配線の長さを等しくできる。これにより、半導体素子１００間で寄生抵抗および寄生インダクタンスを揃えることができる。このため、スイッチング時などの電流を均一化できる。このように、上部配線部と底部配線部を用いて配線を行うことで、並列接続した半導体チップについて配線の長さを等しくする等長配線を実現できる。更に、外部配線と接続する上部接続領域を半導体装置の上面に配置することにより、半導体装置の下面に配置する放熱経路を導電体で実現することができる。これにより、半導体装置の熱抵抗を低減させることができる。

【0063】

ドレイン配線２０Ｄは、半導体チップ１０Ａと半導体チップ１０Ｂの中間で引き出されて接続領域２１１Ａに接続されている。このため、ドレイン電極である第１電極１１１Ｃおよび第１電極１１１Ｄから上部接続領域までの電気経路（以下、「ドレイン配線」と称する。）を、ソース配線と同様に、それぞれの半導体素子１００で等しくして、電流均一化の効果を得ることができる。

【0064】

また、第２配線部３０Ｓと上部配線部のドレイン配線２０Ｄは上下方向において少なくとも一部が対向しており、相互に逆向きの電流が流れる。このため、電流変化時の電界を打ち消し合い、寄生インダクタンスを低減させることができる。その結果、半導体素子をターンオフさせる際のサージ電圧低減及びノイズ発生量抑制などの効果を得られる。また、並列接続する半導体装置の半導体素子の数が増えても、上記と同様の構成により等長配線を実現できる。図５に示した実施形態では高電圧が印加されるドレイン配線ではなくソース配線の一部を底部配線部にすることにより絶縁を取りやすくしている。しかし、ドレイン配線の一部を底部配線部にする構成としてもよい。

【0065】

半導体素子１００として、シリコンカーバイド（ＳｉＣ）や窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ_２Ｏ_３）、ダイヤモンドなどのワイドバンドギャップ半導体を用いる場合、一般的にシリコン（Ｓｉ）半導体よりもチップサイズが小さいことが多い。このため、ワイドバンドギャップ半導体の半導体素子１００では第１電極１１１の面積が小さいことが多い。したがって、第１の実施形態に係る半導体装置によれば、ワイドバンドギャップ半導体の半導体素子１００を含む半導体装置において、上部接続領域の面積が電極よりも広いことによる効果がより大きい。例えば、半導体素子１００にワイドバンドギャップ半導体を用いた場合に、外部配線の断面積を大きく確保できるため、外部配線の電流密度を高くしたり、電流容量を大きくしたりできる。このため、外部配線のサイクル試験寿命を長くしたり、半導体装置と外部配線の接続を容易にしたりできる。

【0066】

（第２の実施形態）
第２の実施形態に係る第１半導体装置１１の上面図を図６に示し、図６のＶＩＩ－ＶＩＩ方向に沿った断面図を図７に示す。図６は、図５と同様に表面の保護絶縁膜８０および封止材１６０を透過した第１半導体装置１１の構造を示す。第１半導体装置１１は、図２に示した半導体モジュール２に含まれる半導体素子１００Ａを含む半導体チップ１０Ａと半導体素子１００Ｂを含む半導体チップ１０Ｂを、並列接続した構成を有する。

【0067】

第２の実施形態に係る第１半導体装置１１は、図６および図７に示すように、上部配線部が配置された平面レベルの下方、且つ第１電極１１１が配置された平面レベルの上方の平面レベルに配置された中間配線部２５Ｓを備える。中間配線部２５Ｓは、上部接続領域と第１電極１１１を電気的に接続する。以下において、上部配線部と第１電極１１１の間に配置された配線を「中間配線部」とも称する。第１半導体装置１１は、中間配線部を備えることが図５に示した第１半導体装置１１と異なる点である。言い換えると、第１半導体装置１１は、配線部が配置された平面レベルが第１電極１１１よりも上方に２つ存在する点が第１の実施形態と異なる。その他の構成については、第２の実施形態に係る半導体装置は第１の実施形態と同様である。

【0068】

ソース電極である第１電極１１１Ａ、１１１Ｂは、ソース配線の一部を構成する中間配線部２５Ｓと、それぞれビア２２１１、２２１２を介して接続されている。中間配線部２５Ｓはビア２２３９を介して接続領域２１２Ａに接続されている。中間配線部２５Ｓは、基材６０の上面に配置されて半導体チップ１０Ａと半導体チップ１０Ｂの中間を通過する。

【0069】

ドレイン電極である第１電極１１１Ｃ、１１１Ｄは、それぞれビア１２３０、１２３１を介して上部配線部であるドレイン配線２０Ｄと電気的に接続されている。ドレイン配線２０Ｄは、接続領域２１１Ａに接続されている。

【0070】

半導体チップ１０Ａの第２電極１１２は、ビア１２３２を介して第２配線部３０Ｃと電気的に接続されている。半導体チップ１０Ｂの第２電極１１２は、ビア１２３３を介して第２配線部３０Ｄと電気的に接続されている。第２配線部３０Ｃおよび第２配線部３０Ｄは、図１に示した第２配線部３０に相当し、底部配線部である。第２配線部３０Ｃ、３０Ｄは、半導体チップ１０Ａ、半導体チップ１０Ｂから熱拡散部（図７で図示略）までの放熱経路の一部を構成し、第１半導体装置１１の下方において保護絶縁膜８０に形成された開口部に露出している。

【0071】

中間配線部２５Ｓは半導体チップ１０Ａと半導体チップ１０Ｂの中間から引き出され、ビア２２３９を介して接続領域２１２Ａと電気的に接続される。つまり、第２の実施形態では中間配線部をソース配線の一部として使用している。このため、第１の実施形態で底部配線部をソース配線の一部として使用した場合と同様に、第２の実施形態においても半導体素子１００のそれぞれのソース配線の長さを等しくして、寄生抵抗や寄生インダクタンスを揃えることができる。その結果、スイッチング時などの電流を半導体素子１００で均一化できる。また、ソース配線が底部配線部と電気的に絶縁されているため、熱拡散部に高熱伝導率の導体を用いることができ、第１の実施形態と同様に低熱抵抗化を実現できる。また、ドレイン配線に関しても上部配線部であるドレイン配線２０Ｄを半導体チップ１０Ａと半導体チップ１０Ｂの中間から引き出し、中間配線部と電気的に絶縁された上部配線部で引き回すことにより、等長配線を実現できる。このため、ドレイン配線に関しても電流の均一化を実現できる。

【0072】

第２の実施形態に係る半導体装置では、ソース配線の一部を構成する中間配線部２５Ｓと上部配線部のドレイン配線２０Ｄが上下方向において少なくとも一部で対向し、相互に逆向きの電流が流れる。このため、寄生インダクタンスを低減させることができる。このため、半導体素子をターンオフさせる際のサージ電圧低減やノイズ発生量抑制などの効果を得られる。また、並列接続する半導体素子の数が増えても同様の構成で等長配線を実現することができる。

【0073】

以上に説明したように、第２の実施形態に係る第１半導体装置１１によれば、複数の平面レベルを用いて配線を行うことで、並列接続した半導体チップの主電極に接続する配線について等長配線を実現できる。更に、外部配線と接続する上部接続領域を半導体装置の上面に配置することにより、半導体装置の下面に配置する放熱経路を導電体で実現できる。これにより、半導体装置の熱抵抗を低減させることができる。

【0074】

第２の実施形態では半導体チップよりも上方の２つの平面レベルに配線が配置されている場合を示したが、半導体チップよりも上方の３つ以上の平面レベルに配線を配置してもよい。また、第１の実施形態と同様に、底部配線部を主電極に接続する配線に使用してもよい。

【0075】

また、第２の実施形態においても、第１の実施形態と同様に、半導体素子１００にワイドバンドギャップ半導体を用いる場合に、電極よりも上部接続領域の面積が大きいことによる効果がより大きい。他は、第１の実施形態と実質的に同様であり、重複した記載を省略する。

【0076】

（第３の実施形態）
第３の実施形態の模式的な上面図を図８および図９に示す。図８は、図２に示した半導体モジュール２をレイアウトした上面図である。図９は、表面の保護絶縁膜８０および封止材１６０を透過した第１半導体装置１１の構造を示す。

【0077】

第３の実施形態に係る半導体装置は、図８および図９に示すように、第１面１０１の法線方向から見た平面視において、第１半導体装置１１の中心付近に接続領域２１２Ａが配置され、第２半導体装置１２の中心付近に接続領域２１１Ｂが配置されている。第３の実施形態に係る半導体装置は、接続領域２１２Ａと接続領域２１１Ｂが半導体装置の中心付近に配置されていることが、接続領域２１２Ａと接続領域２１１Ｂが半導体装置の端部付近に配置されている第１の実施形態と異なる。その他の構成については、第３の実施形態に係る半導体装置は第１の実施形態と同様である。

【0078】

第１半導体装置１１において、半導体チップ１０Ａと半導体チップ１０Ｂの中間で接続領域２１２Ａがソース配線２０Ｓと接続する。このため、ソース配線は、底部配線部又は中間配線部とビアなどを介する接続領域を含まない。接続領域２１２Ａに、外部配線１７１が接続されている。第２半導体装置１２においても同様であり、第２半導体装置１２の中心付近において接続領域２１１Ｂがソース配線２０Ｓと接続し、ソース配線は底部配線部又は中間配線部とビアなどを介する接続領域を含まない。接続領域２１１Ｂに、外部配線１７３が接続されている。

【0079】

半導体装置の中心付近に配置された接続領域２１２Ａ、２１１Ｂに接続された外部配線１７１、１７３は、平面視において上部配線部と交差し、且つ、上部接続領域と接続する部分を除いて上部配線部から離隔して、上部配線部の上方を通過する。外部配線が半導体装置の外側で上部配線部を跨ぐように配置されることにより、中間配線部又は底部配線部を使用しないでも、配線間の干渉を抑制しながら等長配線を実現できる。これにより、スイッチング時などの電流の均一化や低熱抵抗化の効果を得られる。また、第３の実施形態に係る半導体装置によれば、中間配線部および底部配線部を使用しないことにより、半導体装置の軽量化などの効果を得ることができる。ただし、中間配線部又は底部配線部を使用した半導体装置においても、上部配線部の上方を通過する外部配線を併用してもよい。

【0080】

第３の実施形態においても、半導体素子１００にワイドバンドギャップ半導体を用いる場合に、電極よりも上部接続領域の面積が大きいことによる効果がより大きい。他は、第１の実施形態と実質的に同様であり、重複した記載を省略する。

【0081】

（第４の実施形態）
図１０に、第４の実施形態に係る半導体装置の模式的な上面図を示す。図１０は、第１半導体装置１１の表面の保護絶縁膜８０および封止材１６０を透過した図面である。図１１に、図１０のＸＩ－ＸＩ方向に沿った断面図を示す。第４の実施形態に係る半導体装置は、外部配線としてリードフレームを用いている点が、第１乃至第３の実施形態に係る半導体装置と異なる。その他の構成については、第４の実施形態に係る半導体装置は第１乃至第３の実施形態と同様である。

【0082】

第４の実施形態に係る半導体装置のリードフレームは、第１乃至第３の実施形態に係る半導体装置の外部配線と同様に上部接続領域に接続されると共に、外部端子として使用されている。リードフレーム４７０は、外部配線１７０と同様に接続領域２１１Ａに接続する。リードフレーム４７１は、外部配線１７１、１７３と同様に接続領域２１２Ａ、２１２Ｂに接続する。リードフレーム４７２は、外部配線１７２と同様に接続領域２１１Ｂに接続する。リードフレーム４７４は、外部配線１７４と同様に接続領域２１３Ａに接続する。リードフレーム４７５は、外部配線１７５と同様に接続領域２１４Ａに接続する。リードフレーム４７６は、外部配線１７６と同様に接続領域２１３Ｂに接続する。リードフレーム４７７は、外部配線１７７と同様に接続領域２１４Ｂに接続する。リードフレーム４７０、４７１、４７２、４７４、４７５、４７６、４７７のそれぞれを限定しない場合は、「リードフレーム」と表記する。

【0083】

リードフレームは、銅又はアルミニウム、銅のクアッド材などの導体により構成され、半田または銀などの導電性の接合材５３により上部接続領域と電気的に接続される。封止材１６０として、トランスファーモールド成形で封止するモールド樹脂を例として用いることにより、ケース１８０を使用せずに半導体装置の全体を封止できる。図１０に示した構成では上部接続領域との接続の全てをリードフレームで行っているが、一部の上部接続領域との接続をワイヤで行ってもよい。例えばリードフレーム４７４～４７７の代わりにワイヤにより上部接続領域と外部端子を接続するなど、リードフレームとワイヤの混合構成としてもよい。

【0084】

外部配線としてリードフレームを用い、樹脂で半導体装置を封止することにより、外部配線および接合材の寿命を向上させることができる。リードフレームを半田で実装する場合、接合面積が小さいと半田の厚みおよび接合面積の管理が極めて難しいため、一定の接合面積が必要となる。これに対し、第４の実施形態に係る半導体装置によれば、第１接続面積Ｓ１１を第２接続面積Ｓ１２よりも広い構成とすることにより、電極面積が小さい半導体素子を用いる場合でもリードフレームのはんだ接合を実現できる。特にゲート電極のような制御用電極は面積が小さく、リードフレームの接合が難しい。しかし、接続領域２１３Ａ、２１４Ａ、２１３Ｂ、２１４Ｂの面積を大きくすることにより、制御用電極とリードフレームを電気的に接続することが容易である。

【0085】

第４の実施形態においても、半導体素子１００にワイドバンドギャップ半導体を用いる場合に、電極よりも上部接続領域の面積が大きいことによる効果がより大きい。他は、他の実施形態と実質的に同様であり、重複した記載を省略する。例えば、上部配線部および中間配線部を含む半導体装置の外部配線としてリードフレームを使用してもよい。

【0086】

（その他の実施形態）
上記のように、本発明の実施形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

【0087】

例えば、半導体装置が、半導体装置に含まれる半導体素子１００に接続する受動素子および半導体素子を駆動する回路の少なくともいずれかを含む構成であってもよい。半導体装置に受動部品や駆動用ＩＣを実装することにより、半導体素子１００を低い寄生インダクタンスで実装することができる。

【符号の説明】

【0088】

１ 半導体装置
１０ 半導体チップ
２０ 第１配線部
３０ 第２配線部
４０ 熱拡散部
１０１ 第１面
１０２ 第２面
１１１ 第１電極
１１２ 第２電極
２０１ 第１接続面
２０２ 第２接続面
２１０ 接続領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】