特開 2024-135940 半導体装置、ＤＣ／ＤＣコンバータ、スイッチング電源装置、モバイル装置、車両及びＳＳＤ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024135940

(43)【公開日】2024-10-04

(54)【発明の名称】半導体装置、ＤＣ／ＤＣコンバータ、スイッチング電源装置、モバイル装置、車両及びＳＳＤ

(51)【国際特許分類】

   H01L 21/66 20060101AFI20240927BHJP

   H02M 3/155 20060101ALI20240927BHJP

【ＦＩ】

H01L21/66 E

H02M3/155 W

H02M3/155 Y

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2023046858

(22)【出願日】2023-03-23

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】弁理士法人 佐野特許事務所

(72)【発明者】

【氏名】坂本 忠之

【テーマコード（参考）】

4M106

5H730

【Ｆターム（参考）】

4M106AA02

4M106AB01

4M106AD01

4M106BA01

4M106DD04

4M106DD11

4M106DD13

5H730AA13

5H730AS05

5H730BB13

5H730BB82

5H730BB88

5H730DD04

5H730DD16

5H730EE13

5H730ZZ05

5H730ZZ12

(57)【要約】

【課題】ノイズの他の回路への影響を抑制し、パッドに接触するプローブの数を減らす。
【解決手段】主回路（１）の電源端子と副回路（２、３）の電源端子とが抵抗（Ｒ１、Ｒ２）を介して接続され、主回路（１）の接地端子と副回路（２、３）の接地端子とが抵抗（Ｒ３、Ｒ４）を介して接続される。検査時に主回路（１）及び副回路（２、３）の電源端子と接続されたパッド（Ｐｄ）のいずれか１つに電源電圧（Ｖｉｎ）が印加され、主回路（１）及び副回路（２、３）の主回路（１）及び副回路（２、３）の接地端子と接続された前記パッドのいずれか１つにグラウンド電位が接続される。
【選択図】図４

【特許請求の範囲】

【請求項1】

チップ内に形成された主回路及び副回路と、
前記主回路及び前記副回路の端子と接続されてチップの外部に露出する複数のパッドと、を有し、
前記主回路の電源端子と前記副回路の電源端子とが抵抗を介して接続され、
前記主回路の接地端子と前記副回路の接地端子とが抵抗を介して接続され、
検査時に前記主回路の電源端子と接続された前記パッド又は前記副回路の電源端子と接続された前記パッドのいずれか１つに電源電圧が印加されるとともに、前記主回路の接地端子と接続された前記パッド又は前記副回路の接地端子と接続された前記パッドのいずれか１つにグラウンド電位が接続され、
検査で良品と判定された後、前記主回路及び前記副回路の全ての電源端子と接続された全ての前記パッドに電源電圧が印加されるとともに、前記主回路及び前記副回路の接地端子と接続された全ての前記パッドがグラウンド電位に接続される構成の半導体装置。

【請求項2】

検査時において、複数の前記パッドのうち一部の前記パッドに検査用のプローブが接触し、
前記プローブが接触する前記パッドは、前記プローブ同士の接触を防止できるように形成される構成の請求項１に記載の半導体装置。

【請求項3】

前記プローブが接触する前記パッド同士は、一定の間隔以上離れて形成される構成の請求項２に記載の半導体装置。

【請求項4】

前記抵抗は、前記電源端子又は前記接地端子のノイズが当該電源端子又は接地端子と抵抗を介して接続される前記電源端子又は前記接地端子に影響しない抵抗値で構成される請求項１に記載の半導体装置。

【請求項5】

前記主回路及び前記副回路の少なくとも一つは、スイッチング素子を有するスイッチング回路で構成される請求項１に記載の半導体装置。

【請求項6】

前記スイッチング回路は、直列に接続されたハイサイドスイッチング素子とローサイドスイッチング素子とを有し、
前記電源端子が、前記ハイサイドスイッチング素子側の端子であり、前記接地端子が前記ローサイドスイッチング素子側の端子である構成の請求項５に記載の半導体装置。

【請求項7】

絶縁性を有する樹脂で封止してパッケージを構成した請求項１に記載の半導体装置。

【請求項8】

前記パッケージは、１つの面から前記チップの前記パッドと接続する接続端子が露出した構成である請求項７に記載の半導体装置。

【請求項9】

請求項１から請求項８のいずれかに記載の半導体装置を有する構成のＤＣ／ＤＣコンバータ。

【請求項10】

請求項９に記載のＤＣ／ＤＣコンバータを有する構成のスイッチング電源装置。

【請求項11】

請求項１０に記載のスイッチング電源装置を有する構成のモバイル装置。

【請求項12】

請求項１０に記載のスイッチング電源装置を有する構成の車両。

【請求項13】

請求項１０に記載のスイッチング電源装置を有する構成のＳＳＤ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関するものであり、半導体装置を用いたＤＣ／ＤＣコンバータ、ＤＣ／ＤＣコンバータを用いたスイッチング電源装置、スイッチング電源装置を用いたモバイル装置、車両及びＳＳＤに関する。

【背景技術】

【0002】

従来、半導体装置では、半導体ウェハーの出荷前に電気的な接続状態等の検査を行うことが知られている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００４－１２８３２９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

半導体ウェハーに形成される回路から発生するノイズによる他の回路への影響を減らすとともに、検査時にプローブが接触するパッドの個数を減らし、プローブ同士の接触を抑制する要求が高まっている。

【課題を解決するための手段】

【0005】

上記目的を達成するために本開示は、半導体装置であって、チップ内に形成された主回路及び副回路と、前記主回路及び前記副回路の端子と接続されてチップの外部に露出する複数のパッドと、を有する。前記主回路の電源端子と前記副回路の電源端子とが抵抗を介して接続され、前記主回路の接地端子と前記副回路の接地端子とが抵抗を介して接続される。検査時に前記主回路の電源端子と接続された前記パッド又は前記副回路の電源端子と接続された前記パッドのいずれか１つに電源電圧が印加されるとともに、前記主回路の接地端子と接続された前記パッド又は前記副回路の接地端子と接続された前記パッドのいずれか１つにグラウンド電位が接続される。検査で良品と判定された後、前記主回路及び前記副回路の全ての電源端子と接続された全ての前記パッドに電源電圧が印加されるとともに、前記主回路及び前記副回路の接地端子と接続された全ての前記パッドがグラウンド電位に接続される。

【発明の効果】

【0006】

本開示によれば、半導体装置内に形成される回路のノイズの他の回路への影響を抑制するとともに、パッドに接触するプローブの数を減らして、プローブ同士の接触を抑制できる半導体装置を提供することができる。

【図面の簡単な説明】

【0007】

【図1】図１は、本開示の一実施形態に係るスイッチング電源装置の全体構成図である。

【図2】図２は、スイッチング電源装置の断面図である。

【図3】図３は、チップの底面図である。

【図4】図４は、検査を実行している状態のチップの概略構成図である。

【図5】図５は、検査を実行している状態のチップの一部の拡大斜視図である。

【図6】図６は、検査を実行している状態のチップの拡大断面図である。

【図7】図７は、検査を実行している状態のチップのパッドが配列されている部分の拡大斜視図である。

【図8】図８は、検査を実行している状態のチップの電源端子と接続されるパッドが配列されている部分の拡大断面図である。

【図9】図９は、検査を実行している状態のチップのグラウンド電位と接続されるパッドが配列されている部分の拡大断面図である。

【図10】図１０は、モバイル装置の斜視図である。

【図11】図１１は、モバイル装置の電源を供給する構造を示す構成図である。

【図12】図１２は、スイッチング電源装置を用いた発光装置が搭載される車両の外観図（前面）である。

【図13】図１３は、スイッチング電源装置を用いた発光装置が搭載される車両の外観図（背面）である。

【図14】図１４は、ＬＥＤヘッドライトモジュールの外観図である。

【図15】図１５は、ＬＥＤターンランプモジュールの外観図である。

【図16】図１６は、ＬＥＤリアランプモジュールの外観図である。

【発明を実施するための形態】

【0008】

本明細書において、ＭＯＳ（Metal Oxide Semiconductor）電界効果トランジスタとは、ゲートの構造が、「導電体または抵抗値が小さいポリシリコン等の半導体からなる層」、「絶縁層」、及び「Ｐチャンネル型、Ｎチャンネル型、又は真性の半導体層」の少なくとも３層からなるトランジスタをいう。つまり、ＭＯＳ電界効果トランジスタのゲートの構造は、金属、酸化物、及び半導体の３層構造に限定されない。

【0009】

以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。

【0010】

まず、本開示の実施形態の記述にて用いられる幾つかの用語について説明する。ラインとは電気信号が伝播又は印加される配線を指す。グラウンド電位とは、基準となる０Ｖ（ゼロボルト）の電位を有する基準導電部を指す又は０Ｖの電位そのものを指す。基準導電部は金属等の導体にて形成される。０Ｖの電位をグラウンド電位と称することもある。本開示の実施形態において、特に基準を設けずに示される電圧は、グラウンド電位から見た電位を表す。

【0011】

以下の説明において、スイッチング素子がＯＮ状態のとき、スイッチの両端間が導通となる。一方で、スイッチング素子がＯＦＦ状態のとき、スイッチの両端間が非導通となる。以下、スイッチング素子について、ＯＮ状態、ＯＦＦ状態を、単に、ＯＮ、ＯＦＦと表現することもある。また、スイッチング素子がＯＮ状態となっている期間をＯＮ期間と称することがあり、スイッチング素子がＯＦＦ状態となっている期間をＯＦＦ期間と称することがある。また、スイッチング素子がＯＦＦ状態のときＯＮ状態に切り替わることをターンＯＮと称することがあり、ＯＮ状態のときＯＦＦ状態切り替わることをターンＯＦＦと称することがある。

【0012】

任意の回路素子、配線（ライン）、ノードなど、回路を形成する複数の部位間について「接続」とは、機械的に接続される場合を含むとともに、電気的に接続される、換言すると、電気が流れる状態になる場合も含まれるものとする。つまり、「接続する」は、「電気的に接続する」場合を含むものである。

【0013】

＜スイッチング電源装置Ａ＞
図１は、本開示の一実施形態に係るスイッチング電源装置Ａの全体構成図である。図２は、スイッチング電源装置Ａの断面図である。図１に示す、スイッチング電源装置Ａは、電源電圧Ｖｉｎから電源電圧Ｖｉｎよりも低い出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３の３系統の出力電圧を生成する降圧型ＤＣ／ＤＣコンバータで構成される。電源電圧Ｖｉｎ及び出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３は、正の直流電圧である。

【0014】

図１に示すように、スイッチング電源装置Ａは、第１コンバータブロックＣｂ１、第２コンバータブロックＣｂ２及び第３コンバータブロックＣｂ３を含む構成を有する。第１コンバータブロックＣｂ１は、出力電圧Ｖｏｕｔ１を出力する。また、第２コンバータブロックＣｂ２は、出力電圧Ｖｏｕｔ２を出力する。そして、第３コンバータブロックＣｂ３は、出力電圧Ｖｏｕｔ３を出力する。

【0015】

つまり、スイッチング電源装置Ａは、３系統の出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３を出力可能な構成を有する。３系統の出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３は、同じ電圧値であってもよいし、それぞれ異なる電圧値であってもよい。また、一部同じ電圧値であってもよい。

【0016】

図１に示すように、スイッチング電源装置Ａは、基板Ｂｄに実装された、半導体装置１００と、平滑化回路２０１、２０２、２０３と、を有する。

【0017】

＜半導体装置１００＞
図１に示すように、半導体装置１００は、内部に複数の回路を集積したＩＣ（Integrated Circuit）チップＣｈを有する。半導体ウェハーで構成されるチップＣｈは、１つの主回路１と、２つの副回路２、３と、制御回路４とを有する。

【0018】

図２に示すように半導体装置１００は、基板Ｂｄと、チップＣｈと、モールド部Ｍｄとを有する。さらに説明すると、半導体装置１００は、基板Ｂｄの上面Ｂｄ１側にチップＣｈを配置し、基板Ｂｄの上面１をチップＣｈとともにモールド部Ｍｄで封止したパッケージで構成されている。半導体装置１００を構成するパッケージとして、例えば、フリップチップパッケージ（Flip Chip Package）を挙げることができる。ここで、「フリップチップパッケージ」とは、パッケージ内部に設けられた回路に接続するための配線又は端子が、一面から外部に露出する構成のパッケージである。

【0019】

モールド部Ｍｄは、例えば、樹脂等の絶縁性を有する材料で構成される。半導体装置１００は、チップＣｈを含む回路を構成する回路構成要素をモールド部Ｍｄで封止する構成を有する。モールド部Ｍｄで封止することで、チップＣｈを含む基板Ｂｄに実装された回路構成要素が保持されるとともに、水、埃等の異物の付着を抑制して回路の短絡等の不具合を抑制することができる。

【0020】

図３は、半導体装置１００を構成するチップＣｈの底面図である。チップＣｈの下面Ｃｈ１には、パッドＰｄが配置される。図２、図３に示すように、チップＣｈの少なくとも下面Ｃｈ１には、パッシベーション（Passivation）膜Ｐｓが形成されている。パッドＰｄは、パッシベーション膜Ｐｓよりも外側、ここでは、下側に突出する構成である。パッドＰｄは、例えば、アルミニウム等の導電性を有する材料で形成されている。パッドＰｄは、例えば、第１回路１、第２回路２及び第３回路３、制御回路４等のチップＣｈに形成された回路及び素子とチップＣｈの外部の回路との電気的な接続を確立する構成である。

【0021】

基板Ｂｄは、両面基板であり、上面Ｂｄ１及び下面Ｂｄ２の両面にパターン配線Ｐｃが形成されている。基板Ｂｄの上面Ｂｄ１及び下面Ｂｄ２に形成されたパターン配線Ｐｃは、厚み方向に貫通するビアーホールＨｔを介して接続されている。

【0022】

また、基板Ｂｄの上面Ｂｄ１及び下面Ｂｄ２には、カバー部Ｃｖが形成されており、カバー部Ｃｖが、パターン配線Ｐｃを保護している。図２に示すように、基板Ｂｄの上面Ｂｄ１では、カバー部Ｃｖの一部が取り除かれており、カバー部Ｃｖが取り除かれている部分に配置されるパターン配線Ｐｃと接続される配線パッドＤが設けられている。配線パッドＤは、例えば、銅等の導電性を有する材料で形成されている。

【0023】

なお、図２に示す半導体装置１００では、視認を容易にするため、基板Ｂｄに対するカバー部Ｃｖ及び配線パッドＤの厚みを大きく示しているが、実際には、基板Ｂｄの厚みに対して薄く構成される場合が多い。配線パッドＤは、上面に後述する接続柱部Ｆｔが接続可能な構成を広く採用することができる。

【0024】

半導体装置１００において、チップＣｈは、基板Ｂｄの上方に配置される。このとき、チップＣｈの下面Ｃｈ１から露出するパッドＰｄは、基板Ｂｄの上面から露出する配線パッドＤに接続される。パッドＰｄと配線パッドＤとは、接続柱部Ｆｔが配置される。接続柱部Ｆｔは導電性を有し、パッドＰｄ及び配線パッドＤのそれぞれと接触する。これにより、パッドＰｄと配線パッドＤとは、接続柱部Ｆｔによって接続される。パッドＰｄと接続柱部Ｆｔ及び接続柱部Ｆｔと配線パッドの接続方法は、例えば、超音波はんだ付けを挙げることができるが、これに限定されない。接続柱部ＦｔとパッドＰｄ、接続柱部Ｆｔと配線パッドＤを確実に接続できる接続方法を広く採用することができる。

【0025】

基板ＢｄにチップＣｈを取り付けた後、基板Ｂｄの上面Ｂｄ１を樹脂で封止してモールド部Ｍｄを形成する。これにより、基板Ｂｄの上面Ｂｄ１のチップＣｈを含む回路が樹脂にて封止される。また、基板Ｂｄの下面Ｂｄ２を覆うカバーＣｖの一部が、取り除かれており、基板Ｂｄの下面Ｂｄ２のカバーＣｖが取り除かれている部分に、ソルダボールＳｄが配置されている。ソルダボールＳｄは、はんだ材で構成されている。半導体装置１００は、例えば、平滑化回路２０１、２０２、２０３が構成される回路基板にソルダボールＳｄを介して接続される。

【0026】

＜チップＣｈ＞
チップＣｈに形成された、制御回路４には、外部の機器からの情報が入力される。制御回路４は、外部からの情報に基づいて、第１回路１、第２回路２及び第３回路３に対し、動作の指示を行う制御信号を送信する。制御回路４に入力される情報としては、例えば、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３の電圧値、出力のタイミング等を挙げることができる。また、制御回路４にはこれら以外の情報が入力される場合もある。

【0027】

主回路１と副回路２、３とは実質上同じ構成であり、主回路１と副回路２、３とに優位性はない。以下の説明において、主回路１を第１回路１、副回路２及び副回路３を第２回路２及び第３回路３として説明する。

【0028】

チップＣｈに形成された、第１回路１、第２回路２及び第３回路３は、それぞれ、独立した回路であり、制御回路４からの制御信号に基づいて動作する。第１回路１は平滑化回路２０１と、第２回路２は平滑化回路２０２と、第３回路３は平滑化回路２０３とそれぞれ接続されている。詳細は後述するが、平滑化回路２０１、２０２、２０３は、半導体装置１００の外部に設けられた回路である。

【0029】

第１回路１、第２回路２及び第３回路３は実質上同じ構成を有する。そのため、回路構成の詳細については、第１回路１を参照して説明する。そして、第２回路２及び第３回路３の各構成については、第１回路１の構成と対応関係の説明を行う。

【0030】

第１回路１はスイッチング素子を有し、平滑化回路２０１と接続して構成される第１コンバータブロックＣｂ１は降圧型ＤＣ／ＤＣコンバータを構成する。同様に、第２回路２平滑化回路２０２と接続して降圧型ＤＣ／ＤＣコンバータである第２コンバータブロックＣｂ２を構成する。さらに、第３回路３は平滑化回路２０３と接続して降圧型ＤＣ／ＤＣコンバータである第３コンバータブロックＣｂ２を構成する。このような構成の第１回路１、第２回路２及び第３回路３をスイッチング回路と称する。

【0031】

第１回路１は、ハイサイドスイッチング素子１１と、ローサイドスイッチング素子１２と、ドライバ回路１３と、を有する。ハイサイドスイッチング素子１１は、ここでは、ｎチャンネル型ＭＯＳトランジスタである。ローサイドスイッチング素子１２は、ここでは、ｎチャンネル型ＭＯＳトランジスタである。

【0032】

なお、ハイサイドスイッチング素子１１は、ｐチャンネル型ＭＯＳトランジスタであってもよい。また、第２回路２のハイサイドスイッチング素子２１及びローサイドスイッチング素子２２、第３回路のハイサイドスイッチング素子３１及びローサイドスイッチング素子３２も同様である。

【0033】

ドライバ回路１３は、制御回路４からの制御信号に基づき、ハイサイドスイッチング素子１１及びローサイドスイッチング素子１２を動作させる構成を有する。ドライバ回路１３は、ハイサイドスイッチング素子１１及びローサイドスイッチング素子１２を相補的に駆動する。なお、「相補的」とは、ハイサイドスイッチング素子１１とローサイドスイッチング素子１２のＯＮ／ＯＦＦ状態が交互に入れ替わる状態を指す。さらに説明すると、完全に入れ替わっている場合だけでなく、例えば、ハイサイドスイッチング素子１１及びローサイドスイッチング素子１２がともにＯＦＦ状態であるデッドタイムを含んでもよい。

【0034】

なお、出力電圧Ｖｏｕｔ１は、ハイサイドスイッチング素子１１のＯＮデューティが大きいほど高くなる。つまり、ハイサイドスイッチング素子１１のＯＮデューティを調整することで、出力電圧Ｖｏｕｔ１を調整できる。なお、出力電圧Ｖｏｕｔ２、出力電圧Ｖｏｕｔ３についても同様である。

【0035】

ドライバ回路１３は、平滑化回路２０１の出力電圧Ｖｏｕｔ１をフィードバック信号Ｓｆ１として取得する。ドライバ回路１３は、フィードバック信号に基づいて、出力電圧Ｖｏｕｔ１が所望の電圧になるように、ハイサイドスイッチング素子１１及びローサイドスイッチング素子１２をＯＮ／ＯＦＦ制御する。

【0036】

チップＣｈの複数のパッドＰｄには、第１回路１と外部との電気的な接続を確立するための第１パッドＰｄ１、第２パッドＰｄ２、第３パッドＰｄ３及び第４パッドＰｄ４が含まれる。チップＣｈ内において、ハイサイドスイッチング素子１１のドレインが、第１パッドＰｄ１に接続される。チップＣｈ内において、ハイサイドスイッチング素子１１のソースと、ローサイドスイッチング素子のドレインとは接続点Ｐ１で接続されている。接続点Ｐ１が第２パッドＰｄ２に接続される。ローサイドスイッチング素子１２のソースがチップＣｈ内で第３パッドＰｄ３に接続される。また、ドライバ回路１３が第４パッドＰｄ４に接続される。

【0037】

なお、図１に示すように、スイッチング電源装置Ａにおいて、第１パッドＰｄ１は電源電圧Ｖｉｎを供給する電圧源に接続される。なお、図１に示すように、電源電圧Ｖｉｎはコンデンサを介してグラウンド電位に接続されている。これにより、電源電圧Ｖｉｎが供給される第１パッドＰｄ１は、一定の電位に維持され、第１回路１の動作が安定する。なお、第２回路２及び第３回路３に供給される電源電圧も同様の構成を有する。

【0038】

また、接続点Ｐ１は第２パッドＰｄ２を介して平滑化回路２０１の後述するインダクタ２１１の第１端と接続される。さらに、第１回路１のローサイドスイッチング素子１２のソースは、第３パッドＰｄ３を介してグラウンド電位ＧＮＤに接続される。また、第４パッドＰｄ４は出力電圧Ｖｏｕｔ１をフィードバック信号Ｓｆ１として取得可能なように平滑化回路２０１のインダクタ２１１の第２端及び後述するコンデンサ２２１の第１端との接続点に接続される。

【0039】

第２回路２は、第１回路１のハイサイドスイッチング素子１１と対応するハイサイドスイッチング素子２１と、ローサイドスイッチング素子１２と対応するローサイドスイッチング素子２２と、ドライバ回路１３と対応するドライバ回路２３と、を有する。

【0040】

第２回路２は、第５パッドＰｄ５、第６パッドＰｄ６、第７パッドＰｄ７及び第８パッドＰｄ８と接続される。第５パッドＰｄ５は、第２回路２のハイサイドスイッチング素子２１のドレインと接続される。第６パッドＰｄ６は、ハイサイドスイッチング素子２１のソースとローサイドスイッチング素子２２のドレインとの接続点Ｐ２と接続される。第７パッドＰｄ７は、ローサイドスイッチング素子２２のソースと接続される。第８パッドＰｄ８は、ドライバ回路２３と接続される。

【0041】

図１に示すように、スイッチング電源装置Ａにおいて、第５パッドＰｄ５には、電源電圧Ｖｉｎを供給する電圧源に接続される。第６パッドＰｄ６は平滑化回路２０２の後述するインダクタ２１２の第１端と接続される。さらに、第２回路２のローサイドスイッチング素子２２のソースは、第７パッドＰｄ７を介してグラウンド電位ＧＮＤに接続される。また、平滑化回路２０２の出力であるＶｏｕｔ２がフィードバック信号Ｓｆ２として、第８パッドＰｄ８を介してドライバ回路２３に供給される。

【0042】

第３回路３は、第１回路１のハイサイドスイッチング素子１１と対応するハイサイドスイッチング素子３１と、ローサイドスイッチング素子１２と対応するローサイドスイッチング素子３２と、ドライバ回路１３と対応するドライバ回路３３と、を有する。

【0043】

第３回路３は、第９パッドＰｄ９、第１０パッドＰｄ１０、第１１パッドＰｄ１１及び第１２パッドＰｄ１２と接続される。第９パッドＰｄ９は、第３回路３のハイサイドスイッチング素子３１のドレインと接続される。第１０パッドＰｄ１０は、ハイサイドスイッチング素子３１のソースとローサイドスイッチング素子３２のドレインとの接続点Ｐ３と接続される。第１１パッドＰｄ１１は、ローサイドスイッチング素子３２のソースと接続される。第１２パッドＰｄ１２は、ドライバ回路２３と接続される。

【0044】

図１に示すように、スイッチング電源装置Ａにおいて、第９パッドＰｄ９には、電源電圧Ｖｉｎを供給する電圧源に接続される。第１０パッドＰｄ１０は平滑化回路２０３の後述するインダクタ２１３の第１端と接続される。さらに、第３回路３のローサイドスイッチング素子３２のソースは、第１１パッドＰｄ１１を介してグラウンド電位ＧＮＤに接続される。また、平滑化回路２０３の出力であるＶｏｕｔ３がフィードバック信号Ｓｆ３として、第１２パッドＰｄ１２を介してドライバ回路３３に供給される。

【0045】

第１回路１のハイサイドスイッチング素子１１のドレインが接続される電源端子と第２回路２のハイサイドスイッチング素子２１のドレインが接続される電源端子とが抵抗Ｒ１を介して接続される。また、第１回路１のハイサイドスイッチング素子１１のドレインが接続される電源端子と第３回路３のハイサイドスイッチング素子３１のドレインが接続される電源端子とが抵抗Ｒ２を介して接続される。

【0046】

第１回路１のローサイドスイッチング素子１２のソースが接続される接地端子と第２回路２のローサイドスイッチング素子２２のソースが接続される接地端子とが抵抗Ｒ３を介して接続される。さらに、第１回路１のローサイドスイッチング素子１２のソースが接続される接地端子と第３回路３のローサイドスイッチング素子３２のソースが接続される接地端子とが抵抗Ｒ４を介して接続される。

【0047】

抵抗Ｒ１、Ｒ２は、第１回路１、第２回路２及び第３回路３の少なくとも一つの電源に接続される端子のノイズが、他の回路の電源に接続される端子に影響しないような抵抗値で構成されている。また、抵抗Ｒ３、Ｒ４は、第１回路１、第２回路２及び第３回路３の少なくとも一つのグラウンド電位に接続される端子で発生するノイズが、他の回路のグラウンド電位に接続される端子に影響しないような抵抗値で構成されている。抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４は、例えば、１００Ω程度の抵抗値であるものを挙げることができるが、これに限定されない。なお、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４の抵抗値は同じであってもよいし、異なっていてもよい。半導体装置１００は以上示した構成を有する。

【0048】

上述したとおり、半導体装置１００において、チップＣｈのパッドＰｄは、それぞれ、接続柱部Ｆｔを介して、それぞれ異なる配線パッドＤと抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４より十分小さいインピーダンスで接続される。

【0049】

例えば、第１回路１の第１パッドＰｄ１、第２回路２の第５パッドＰｄ５及び第３回路３の第９パッドＰｄ９に供給される電源電圧Ｖｉｎはいずれも同じ電圧値であるが、それぞれ、供給される。このように十分小さいインピーダンス接続で、それぞれ供給されることで、各回路に他の回路のノイズの影響を受けない電源電圧Ｖｉｎが供給される。

【0050】

同様に、第１回路１の第３パッドＰｄ３、第２回路２の第７パッドＰｄ７及び第１１パッドＰｄ１１がそれぞれグラウンド電位ＧＮＤに抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４より十分小さいインピーダンスで接続される。このように十分小さいインピーダンス接続されることで、各回路が他の回路のノイズの影響を受けないグラウンド電位ＧＮＤに接続される。

【0051】

＜平滑化回路＞
次に、スイッチング電源装置Ａの平滑化回路について説明する。スイッチング電源装置Ａにおいて、第１コンバータブロックＣｂ１は、第１回路１と平滑化回路２０１とを有する。また、第２コンバータブロックＣｂ２は、第２回路２と平滑化回路２０２とを有する。第３コンバータブロックＣｂ３は、第３回路３と平滑化回路２０３と有する。

【0052】

平滑化回路２０１、２０２、２０３は同様の構成を有する。図１に示すように、第１コンバータブロックＣｂ１の平滑化回路２０１は、インダクタ２１１及びコンデンサ２２１を有する構成を有する。平滑化回路２０１において、インダクタ２１１の第１端は第１回路１のハイサイドスイッチング素子１１のソースとローサイドスイッチング素子１２のドレインとの接続点Ｐ１に接続される。つまり、インダクタ２１１には第１回路１の接続点Ｐ１の電圧が供給される。

【0053】

そして、インダクタ２１１の第２端とコンデンサ２２１の第１端とが接続されており、その接続点の電圧が出力電圧Ｖｏｕｔ１として出力される。また、コンデンサ２２１の第２端はグラウンド電位ＧＮＤに接続される。

【0054】

スイッチング電源装置Ａにおいて、第２コンバータブロックＣｂ２の平滑化回路２０２は、インダクタ２１２及びコンデンサ２２２を有する。インダクタ２１２は、平滑化回路２０１のインダクタ２１１と対応する。インダクタ２１２の第１端は第２回路２のハイサイドスイッチング素子２１のソースとローサイドスイッチング素子２２のドレインとの接続点Ｐ２と接続される。インダクタ２１２には、接続点Ｐ２の電圧が供給される。コンデンサ２２２は、平滑化回路２０１のコンデンサ２２１と対応する。インダクタ２１２の第２端とコンデンサ２２２の第１端とが接続され、その接続点の電圧が出力電圧Ｖｏｕｔ２として出力される。

【0055】

スイッチング電源装置Ａにおいて、平滑化回路２０３は、インダクタ２１３及びコンデンサ２２３を有する。インダクタ２１３は、平滑化回路２０１のインダクタ２１１と対応する。インダクタ２１３の第１端は第３回路３のハイサイドスイッチング素子３１のソースとローサイドスイッチング素子３２のドレインとの接続点Ｐ３と接続される。インダクタ２１３には、接続点Ｐ３の電圧が供給される。コンデンサ２２３は、平滑化回路２０１のコンデンサ２２１と対応する。インダクタ２１３の第２端とコンデンサ２２３の第１端とが接続され、その接続点の電圧が出力電圧Ｖｏｕｔ３として出力される。

【0056】

半導体装置１００では、モールド部Ｍｄで封止する前にチップＣｈに形成された回路及び素子等の通電状態、電気的な特性等の検査が行われる。ここで、チップＣｈの検査について図面を参照して説明する。図４は、検査を実行している状態のチップＣｈの概略構成図である。図５は、検査を実行している状態のチップＣｈの一部の拡大斜視図である。図６は、検査を実行している状態のチップＣｈの拡大断面図である。図４では、第１回路１、第２回路２及び第３回路３の検査を実行している状態を示している。

【0057】

図５、図６等に示すように、チップＣｈの検査は、導電性を有するプローブＰｒを用いて実行される。検査では、検査装置３００に接続されたプローブＰｒをチップＣｈのパッドＰｄに接触させて、検査装置３００とチップＣｈとを接続する。

【0058】

図５、図６に示すように、プローブＰｒは、接触針部Ｎｅと、支持部Ｎｆとを有する。接触針部Ｎｅは、パッドＰｄに直接的に接触する部材である。接触針部Ｎｅは、支持部Ｎｆの先端から下方に延びて構成される。支持部Ｎｆが、長尺状の部材であり、検査を実行するための検査装置３００に接続されている。

【0059】

検査装置３００は、例えば、プローブＰｒを介して、検査に必要な電圧、スイッチング素子を駆動するための信号をチップＣｈに形成された回路及び素子に供給する。また、検査装置３００は、プローブＰｒを介して出力された電圧及び信号等を取得し、その電圧、信号に基づいて素子の通電状態、電気的な特性を検査する。

【0060】

そして、検査にて良品と判定されたチップＣｈを、モールド部Ｍｄで封止してパッケージを構成する。なお、本開示では、パッケージを構成した後、出荷される構成としているが、これに限定されない。例えば、チップＣｈの状態で出荷される場合もある。この場合も、出荷前に、上述の検査が実施され、良品と判定されたチップＣｈが出荷される。

【0061】

このような検査において、プローブＰｒが接触し、短絡してしまうと、正確な検査結果を得ることが困難になる。チップＣｈでは、隣り合うパッドＰｄに接触されるプローブＰｒが短絡することを抑制するため、パッドＰｄ同士は、間隔Ｗよりも大きな間隔をあけて形成される（図６参照）。なお、間隔Ｗは、プローブＰｒの支持部Ｎｆと接触針部Ｎｅとの角度、接触針部ＮｅのパッドＰｄに対する角度によって変化する。

【0062】

検査装置３００を用いて検査を行う場合、検査装置３００のプローブＰｒが配置される検査台（不図示）にチップＣｈを位置決めして載置する。これにより、プローブＰｒとパッドＰｄとを接触させることができる。一方で、検査装置３００のプローブＰｒは、細い部材であるため、小さな外力でも変形する場合がある。つまり、検査装置３００にチップＣｈを正確に位置決めしても、パッドＰｄにプローブＰｒが接触しない場合がある。プローブＰｒが多少変形していてもプローブＰｒがパッドＰｄと接触可能なように、チップＣｈのパッドＰｄは、一定以上の面積となるように形成される。

【0063】

本開示の半導体装置１００のチップＣｈは、全てのパッドＰｄにプローブＰｒを接触させなくてもチップＣｈの検査を実行することが可能な構成を有する。つまり、チップＣｈは一部のパッドＰｄにプローブＰｒを接触させない状態で、検査が可能な構成となっている。ここで、接触させないパッドＰｄを含むチップＣｈについて図面を参照して説明する。

【0064】

図７は、検査を実行している状態のチップＣｈの第１回路１、第２回路２及び第３回路３と接続されたパッドが配列されている部分の拡大斜視図である。図８は、検査を実行している状態のチップＣｈの電源端子と接続されるパッドが配列されている部分の拡大断面図である。図９は、検査を実行している状態のチップＣｈのグラウンド電位と接続されるパッドが配列されている部分の拡大断面図である。なお、以下の説明において、プローブＰｒには、図４、図７、図８、図９等に示すように番号を付けて説明する。

【0065】

図１、図４に示すように、チップＣｈにおいて、第１パッドＰｄ１と第５パッドＰｄ５とは抵抗Ｒ１を介して接続され、第１パッドＰｄ１と第９パッドＰｄ９とは抵抗Ｒ２を介して接続される。

【0066】

つまり、チップＣｈにおいて、第２回路２のハイサイドスイッチング素子２１のドレインは、抵抗Ｒ１を介して第１パッドＰｄ１に接続される。また、第３回路３のハイサイドスイッチング素子３１のドレインは、抵抗Ｒ２を介して第１パッドＰｄ１に接続される。そのため、第１パッドＰｄ１に電圧を印加すると、第１回路１、第２回路２及び第３回路３のすべてに電圧を印加することができる。なお、第２回路２及び第３回路３に印加される電圧は、第１回路１に印加される電圧に対して、抵抗Ｒ１及び抵抗Ｒ２による電圧降下分低くなる。

【0067】

検査は、チップＣｈ内に形成された回路及び素子の接続状態、動作状態を確認する。チップＣｈの検査時、第１パッドＰｄ１にプローブＰｒ１を接触させて、検査装置３００から検査電圧Ｖｔを印加することで第１回路１、第２回路２及び第３回路３に検査に必要な電圧を印加可能である。その結果、第５パッドＰｄ５、第９パッドＰｄ９には、プローブＰｒを接触させなくてもよい。なお、検査において、電源電圧Ｖｉｎに流れる電流は微小であるため、チップＣｈの第２回路２及び第３回路３に印加される電圧は、電源電圧Ｖｉｎからの微小なドロップとなり、問題にならない。

【0068】

そして、第５パッドＰｄ５及び第９パッドＰｄ９にはプローブＰｒを接触させなくてもよく、露出面の面積をプローブＰｒが接触する他のパッドＰｄに比べて小さくできる。また、第５パッドＰｄ５及び第９パッドＰｄ９に接触するプローブＰｒがないので、第５パッドＰｄ５と第２パッドＰｄ２との間隔及び第５パッドＰｄ５と第６パッドＰｄ６との間隔を、間隔Ｗ（図７参照）よりも小さくすることが可能である（図７、８参照）。同様に、第９パッドＰｄ９と第６パッドＰｄ６との間隔及び第９パッドＰｄ９及び第１０パッドＰｄ１０との間隔を、間隔Ｗよりも小さくすることができる（図７、８参照）。

【0069】

また、第３パッドＰｄ３と第７パッドＰｄ７とは抵抗Ｒ３を介して接続され、第３パッドＰｄ３と第１１パッドＰｄ１１とは抵抗Ｒ４を介して接続される。上述と同様、第３パッドＰｄ３がグラウンド電位ＧＮＤに接続されると、第２回路２のローサイドスイッチング素子２２のソースは抵抗Ｒ３を介してグラウンド電位ＧＮＤと接続される。また、第３回路３のローサイドスイッチング素子３２のソースは抵抗Ｒ４を介してグラウンド電位ＧＮＤに接続される。

【0070】

チップＣｈの検査時において、第３パッドＰｄ３は、プローブＰｒ３を介して検査装置３００の内部のグラウンド電位ＧＮＤに接続される。これにより、第２回路２及び第３回路３も抵抗Ｒ３及び抵抗Ｒ４を介してグラウンド電位ＧＮＤに接続される。

【0071】

第７パッドＰｄ７及び第１１パッドＰｄ１１には、プローブＰｒを接触させなくてもよいため、露出面の面積をプローブＰｒが接触する他のパッドＰｄに比べて小さくできる。また、第７パッドＰｄ７及び第１１パッドＰｄ１１に接触するプローブＰｒがないので、第７パッドＰｄ７と第４パッドＰｄ４との間隔及び第７パッドＰｄ７及び第８パッドＰｄ８の間隔を、間隔Ｗよりも小さくすることが可能である（図７、９参照）。同様に、第１１パッドＰｄ１１と第８パッドＰｄ８との間隔及び第１１パッドＰｄ１１と第１２パッドＰｄ１２との間隔を、間隔Ｗよりも小さくすることができる（図７、９参照）。

【0072】

以上のように構成されたチップＣｈの検査を行う場合、１２個のパッドＰｄ１～Ｐｄ１２に対して、パッドに接触させるプローブＰｒを８個とすることができる。これにより、検査装置３００の構成を簡略化することが可能である。

【0073】

また、プローブＰｒを接触させない、第５パッドＰｄ５、第７パッドＰｄ７、第９パッドＰｄ９及び第１１パッドＰｄ１１の外部に露出する部分の面積を小さくすることができる。また、これらのプローブＰｒを接触させないパッドと隣接するパッドとの間隔は、隣り合う両方にプローブＰｒが接触するパッドＰｄの間隔Ｗよりも狭くなる。そのため、チップＣｈの底面Ｃｈ１におけるパッドＰｄの配列の自由度を高めることができる。これにより、チップＣｈに形成される回路等の構成要素の配列の自由度を高めることができる。

【0074】

また、プローブＰｒを接触させないパッドＰｄを有することで、パッドＰｄの露出部分の面積を小さくできるとともに、隣り合うパッドＰｄの間隔を狭くできる。そのため、チップＣｈの底面積及び体積を小さく抑えることができる。

【0075】

なお、図３、図５、図７等にパッドＰｄの例を示しているが、この図示は一例であり、実際のチップＣｈとは異なることは言うまでもない。また、チップＣｈでは、第１パッドＰｄ１に検査電圧Ｖｔを供給し、第３パッドＰｄ３をグラウンド電位ＧＮＤに接続して、検査を実行していた。しかしながら、これに限定されず、検査電圧Ｖｔは、第１パッドＰｄ１に代えて、第５パッドＰｄ５又は第９パッドＰｄ９のいずれかに検査電圧Ｖｔを供給するようにしてもよい。また、第３パッドＰｄ３に代えて、第７パッドＰｄ７又は第１１パッドＰｄ１１が、グラウンド電位ＧＮＤに接続されるようにしてもよい。この場合、検査電圧が供給されるパッド、グラウンド電位ＧＮＤに接続されるパッドが大きく形成されるとともに、隣接するパッドと間隔Ｗあけるように構成される。

【0076】

チップＣｈの底面Ｃｈ１におけるパッドＰｄの密度が低い部分に、検査電圧Ｖｔが供給される第１パッドＰｄ１及びグラウンド電位ＧＮＤに接続される第３パッドＰｄ３を配置するようにしてもよい。このようにすることで、プローブＰｒの互いに接触することを抑制しつつ、チップＣｈの底面Ｃｈ１を有効に利用することができる。その結果、チップＣｈの底面Ｃｈ１の面積及び体積を小さく抑えることができる。

【0077】

上述したチップＣｈでは、主回路１、副回路２、３の３個の回路を例に説明しているが、これに限定されず、２個の回路を有する構成であってもよいし、４個以上の回路を有する構成であってもよい。

【0078】

また、半導体装置１００では、チップＣｈに形成される構成要素として、主回路１、副回路２、３はＤＣ／ＤＣコンバータの一部を構成するハーフブリッジ回路としたが、これに限定されない。主回路１、副回路２、３としては、電圧が供給される電源端子と、グラウンド電位ＧＮＤに接続される接地端子とを有する回路を広く採用することができる。

【0079】

＜用途＞
先述した半導体装置１００を用いたスイッチング電源装置Ａは、モバイル装置の電源装置としてして利用することができる。図１０は、モバイル装置Ｓｐの斜視図である。図１１は、モバイル装置Ｓｐの電源を供給する構造を示す構成図である。

【0080】

図１０、図１１に示すように、モバイル装置Ｓｐはここでは、スマートフォンである。モバイル装置Ｓｐには、ディスプレイユニットＤＵと、タッチパネルユニットＴＰと、スピーカーＳＫと、マイクロフォンＭＣと、を有する。

【0081】

ディスプレイユニットＤＵは、モバイル装置Ｓｐの操作画像を表示する構造である。ディスプレイユニットＤＵは、例えば、液晶パネル、有機ＥＬ(Electro Luminescence)パネル等のディスプレイを有する構成である。タッチパネルユニットＴＰは、ディスプレイユニットＤＵの上面に配置されて、使用者の指、スタイラス等の操作体が接触した位置を検出する位置検出部材である。図１１に示すように、スピーカーＳＫ及びマイクロフォンＭＣは、サウンドユニットＳＵを構成する。

【0082】

図１１に示すように、モバイル装置Ｓｐのスイッチング電源装置Ａは、バッテリーＢＴに接続される。そして、スイッチング電源装置Ａは、バッテリーＢＴから電源電圧Ｖｉｎの供給を受ける。

【0083】

スイッチング電源装置Ａでは、第１コンバータブロックＣｂ１がディスプレイユニットＤＵに接続される。第１コンバータブロックＣｂ１は電源電圧Ｖｉｎを出力電圧Ｖｏｕｔ１に変換し、ディスプレイユニットＤＵに供給する。第２コンバータブロックＣｂ２がタッチパネルユニットＴＰに接続される。第２コンバータブロックＣｂ２は電源電圧Ｖｉｎを出力電圧Ｖｏｕｔ２に変換し、タッチパネルユニットＴＰに供給する。そして、第３コンバータブロックＣｂ３がサウンドユニットＳＵに接続される。第３コンバータブロックＣｂ３は、電源電圧Ｖｉｎを出力電圧Ｖｏｕｔ３に変換し、サウンドユニットＳＵに供給する。

【0084】

上述したとおり、チップＣｈにおいて、主回路１、副回路２、３の電源端子及び接地端子は、それぞれ抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４で接続されている。各抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４は、互いにノイズが他方に影響しない程度の抵抗値である。そのため、例えば、主回路１で発生したノイズが副回路２、３に影響しない。このように構成されているため、例えば、タッチパネルユニットに外部の電波、静電気等によるノイズが発生し、副回路２にノイズが発生した場合でも、主回路１及び副回路３にノイズが影響しない。これにより、モバイル装置Ｓｐの動作品質の低下を抑制しつつ、モバイル装置の各部に電力を供給することができる。

【0085】

また、先述した半導体装置１００を用いたスイッチング電源装置Ａは、ＬＥＤに電圧を供給する発光装置の電源とすることができる。スイッチング電源装置Ａは、例えば、図１２及び図１３で示すとおり、車両Ｘ１０のヘッドライト（ハイビーム／ロービーム／スモールランプ／フォグランプなどを適宜含む）Ｘ１１、白昼夜走行（ＤＲＬ）用光源Ｘ１２、テールランプ（スモールランプやバックランプなどを適宜含む）Ｘ１３、ストップランプＸ１４、及び、ターンランプＸ１５などの発光装置の電源装置として好適に用いることができる。

【0086】

例えば、車両Ｘ１０のヘッドライトＸ１１の電源装置として、スイッチング電源装置Ａを用いる場合、第１コンバータブロックＣｂ１の出力電圧Ｖｏｕｔ１がハイビームに供給されるように構成する。また、第２コンバータブロックＣｂ２の出力電圧Ｖｏｕｔ２がロービーム供給されるように構成する。さらに、第３コンバータブロックＣｂ３の出力電圧Ｖｏｕｔ３がスモールランプに供給されるように構成する。このように構成することで、例えば、駆動用のモータのインバータからのノイズが、主回路１、副回路２、３のいずれかに作用した場合でも、他の回路に影響することを抑制することができる。これにより、照明のちらつき、点灯不良等の発生を抑制できる。

【0087】

なお、先述したスイッチング電源装置Ａは、発光装置（図１４のＬＥＤヘッドライトモジュールＹ１０、図１５のＬＥＤターンランプモジュールＹ２０、及び、図１６のＬＥＤリアランプモジュールＹ３０など）のモジュールの内部に配置される電源装置として提供されてもよい。

【0088】

また、これ以外にも、スイッチング電源装置Ａは、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）の電源として用いることも可能である。例えば、複数のＨＤＤ、ＳＳＤを有する記憶装置のそれぞれの電源として用いることが可能である。

【0089】

＜その他＞
上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

【0090】

以上説明した半導体装置（１００）は、チップ（Ｃｈ）内に形成された主回路（１）及び副回路（２、３）と、主回路（１）及び副回路（２、３）の端子と接続されてチップの外部に露出する複数のパッド（Ｐｄ）と、を有する。主回路（１）の電源端子と副回路（２、３）の電源端子とが抵抗（Ｒ１、Ｒ２）を介して接続され、主回路（１）の接地端子と副回路（２、３）の接地端子とが抵抗（Ｒ３、Ｒ４）を介して接続される。検査時に主回路（１）の電源端子と接続されたパッド（Ｐｄ１）又は副回路（２、３）の電源端子と接続されたパッド（Ｐｄ５、Ｐｄ９）のいずれか１つに電源電圧（Ｖｉｎ）が印加されるとともに、主回路（１）の接地端子と接続されたパッド（Ｐｄ３）又は副回路（２、３）の接地端子と接続されたパッド（Ｐｄ７、Ｐｄ１１）のいずれか１つにグラウンド電位（ＧＮＤ）が接続される。検査で良品と判定された後、主回路（１）及び副回路（２、３）の全ての電源端子と接続された全てのパッド（Ｐｄ１、Ｐｄ５、Ｐｄ９）に電源電圧（Ｖｉｎ）が印加されるとともに、主回路（１）及び副回路（２、３）の接地端子と接続された全てのパッド（Ｐｄ３、Ｐｄ７、Ｐｄ１１）がグラウンド電位（ＧＮＤ）に接続される構成（第１の構成）である。

【0091】

上記第１の構成の半導体装置（１００）において、検査時において、複数のパッド（Ｐｄ）のうち一部のパッド（Ｐｄ１、Ｐｄ２、Ｐｄ３、Ｐｄ４、Ｐｄ６、Ｐｄ８、Ｐｄ１０、Ｐｄ１２）に検査用のプローブ（Ｐｒ）が接触し、プローブ（Ｐｒ）が接触するパッド（Ｐｄ１、Ｐｄ２、Ｐｄ３、Ｐｄ４、Ｐｄ６、Ｐｄ８、Ｐｄ１０、Ｐｄ１２）は、プローブ（Ｐｒ）同士の接触を防止できるように形成される構成（第２の構成）であってもよい。

【0092】

上記第２の構成の半導体装置（１００）において、プローブ（Ｐｒ）が接触するパッド（Ｐｄ）同士は、一定の間隔（Ｗ）以上離れて形成される構成（第３の構成）であってもよい。

【0093】

上記第２の構成又は第３の構成の半導体装置（１００）において、電源端子又は前記接地端子のノイズが電源端子又は接地端子と抵抗（Ｒ１、Ｒ２、Ｒ３、Ｒ４）を介して接続される電源端子又は接地端子に影響しない抵抗値で構成（第４の構成）されてもよい。

【0094】

上記第２の構成又は第３の構成の半導体装置（１００）において、主回路（１）及び副回路（２、３）の少なくとも一つは、スイッチング素子を有するスイッチング回路で構成（第５の構成）される。

【0095】

上記第５の構成の半導体装置（１００）において、スイッチング回路（１、２、３）は、直列に接続されたハイサイドスイッチング素子（１１、２１、３１）とローサイドスイッチング素子（１２、２２、３２）とを有し、電源端子が、ハイサイドスイッチング素子側（１１、２１、３１）の端子であり、接地端子がローサイドスイッチング素子側（１２、２２、３２）の端子である構成（第６の構成）である。

【0096】

上記第１の構成から上記第６の構成のいずれかの半導体装置（１００）において、絶縁性を有する樹脂で少なくともチップＣｈを封止したパッケージを構成した構成（第７の構成）である。

【0097】

上記第７の構成の半導体装置（１００）において、パッケージは、１つの面からチップ（Ｃｈ）のパッド（Ｐｄ）と接続した接続端子（Ｐｃ）が露出した構成（第８の構成）である。

【0098】

上記第１の構成から第８の構成のいずれかの半導体装置（１００）を有するＤＣ／ＤＣコンバータを有する構成（第９の構成）である。

【0099】

上記第９の構成のＤＣ／ＤＣコンバータを有するスイッチング電源装置（Ａ）を有する構成（第１０の構成）である。

【0100】

上記第１０の構成のスイッチング電源装置（Ａ）を有するモバイル装置（Ｓｐ）である構成（第１１の構成）である。

【0101】

上記第１０の構成のスイッチング電源装置（Ａ）を有する車両（Ｘ１０）を有する構成（第１２の構成）である。

【0102】

上記第１０の構成のスイッチング電源装置（Ａ）を有するＳＳＤである構成（第１３の構成）である。

【符号の説明】

【0103】

Ａ スイッチング電源
１ 主回路（第１回路）
２ 副回路（第２回路）
３ 副回路（第３回路）
４ 制御回路
１００ 半導体装置
１１、２１、３１ ハイサイドスイッチング素子
１２、２２、３２ ローサイドスイッチング素子
１３、２３、３３ ドライバ回路
２０１、２０２、２０３ 平滑化回路
２１１、２１２、２１３ インダクタ
２２１、２２２、２２３ コンデンサ
Ｐｄ パッド
Ｐｄ１～Ｐｄ１２ パッド
Ｆｔ 接続柱部
Ｂｄ 基板
Ｂｄ１ 上面
Ｂｄ２ 下面
Ｃｖ カバー部
Ｄ 配線パッド
３００ 検査装置
Ｐｒ プローブ
Ｎｅ 接触針部
Ｎｆ 支持部
Ｒ１、Ｒ２、Ｒ３、Ｒ４ 抵抗
Ｓｐ モバイル装置
ＢＴ バッテリー
ＤＵ ディスプレイユニット
ＳＫ スピーカー
ＳＵ サウンドユニット
ＴＰ タッチパネルユニット
ＭＣ マイクロフォン
Ｘ１０ 車両
Ｘ１１ ヘッドライト
Ｘ１２ 用光源
Ｘ１４ ストップランプ
Ｘ１５ ターンランプ
Ｙ１０ ＬＥＤヘッドライトモジュール
Ｙ２０ ＬＥＤターンランプモジュール
Ｙ３０ ＬＥＤリアランプモジュール

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】