(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024136068
(43)【公開日】2024-10-04
(54)【発明の名称】半導体装置及び半導体記憶装置
(51)【国際特許分類】
H10B 12/00 20230101AFI20240927BHJP
【ＦＩ】
H10B12/00 671A
H10B12/00 621C
【審査請求】未請求
【請求項の数】35
【出願形態】ＯＬ
(21)【出願番号】P 2023047031
(22)【出願日】2023-03-23
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】100140486
【弁理士】
【氏名又は名称】鎌田 徹
(74)【代理人】
【識別番号】100079108
【弁理士】
【氏名又は名称】稲葉 良幸
(74)【代理人】
【識別番号】100121843
【弁理士】
【氏名又は名称】村井 賢郎
(72)【発明者】
【氏名】秋田 貴誉
(72)【発明者】
【氏名】野田 光太郎
(72)【発明者】
【氏名】藤井 隆弘
(72)【発明者】
【氏名】岡部 かすみ
【テーマコード（参考）】
5F083
【Ｆターム（参考）】
5F083AD03
5F083AD06
5F083AD56
5F083AD57
5F083GA06
5F083JA04
5F083JA19
5F083JA39
5F083JA60
5F083MA06
5F083MA16
5F083MA19
5F083PR03
5F083ZA01
(57)【要約】
【課題】品質の良い半導体装置を製造することが可能な半導体装置及び半導体記憶装置を提供する。
【解決手段】半導体装置は、第１絶縁層と、前記第１絶縁層の中に形成され、第１方向に延伸し、第１端及び第２端を有する酸化物半導体と、第１金属原子を含む第１金属膜と、前記第１金属膜と前記第１端との間に形成され、金属酸化物を含む第１導電膜と、を含む第１電極と、前記酸化物半導体の前記第２端に接する第２電極と、前記酸化物半導体の前記第１端と前記第２端との間に絶縁膜を介して対向するゲート電極と、前記第１方向と交わる第２方向に前記第１電極から離れて形成される第１構造体であって、少なくとも前記第１金属原子を含み、かつ、前記金属酸化物を含まない前記第１構造体と、を備える。
【選択図】図３
【解決手段】半導体装置は、第１絶縁層と、前記第１絶縁層の中に形成され、第１方向に延伸し、第１端及び第２端を有する酸化物半導体と、第１金属原子を含む第１金属膜と、前記第１金属膜と前記第１端との間に形成され、金属酸化物を含む第１導電膜と、を含む第１電極と、前記酸化物半導体の前記第２端に接する第２電極と、前記酸化物半導体の前記第１端と前記第２端との間に絶縁膜を介して対向するゲート電極と、前記第１方向と交わる第２方向に前記第１電極から離れて形成される第１構造体であって、少なくとも前記第１金属原子を含み、かつ、前記金属酸化物を含まない前記第１構造体と、を備える。
【選択図】図３
【特許請求の範囲】
【請求項1】
第１絶縁層と、
前記第１絶縁層の中に形成され、第１方向に延伸し、第１端及び第２端を有する酸化物半導体と、
第１金属原子を含む第１金属膜と、前記第１金属膜と前記第１端との間に形成され、金属酸化物を含む第１導電膜と、を含む第１電極と、
前記酸化物半導体の前記第２端に接する第２電極と、
前記酸化物半導体の前記第１端と前記第２端との間に絶縁膜を介して対向するゲート電極と、
前記第１方向と交わる第２方向に前記第１電極から離れて形成される第１構造体であって、少なくとも前記第１金属原子を含み、かつ、前記金属酸化物を含まない前記第１構造体と、を備える、
半導体装置。
前記第１絶縁層の中に形成され、第１方向に延伸し、第１端及び第２端を有する酸化物半導体と、
第１金属原子を含む第１金属膜と、前記第１金属膜と前記第１端との間に形成され、金属酸化物を含む第１導電膜と、を含む第１電極と、
前記酸化物半導体の前記第２端に接する第２電極と、
前記酸化物半導体の前記第１端と前記第２端との間に絶縁膜を介して対向するゲート電極と、
前記第１方向と交わる第２方向に前記第１電極から離れて形成される第１構造体であって、少なくとも前記第１金属原子を含み、かつ、前記金属酸化物を含まない前記第１構造体と、を備える、
半導体装置。
【請求項2】
前記半導体装置は、
前記第１構造体を包囲する第２絶縁層をさらに備える、
請求項１に記載の半導体装置。
前記第１構造体を包囲する第２絶縁層をさらに備える、
請求項１に記載の半導体装置。
【請求項3】
前記第１方向に沿って前記酸化物半導体を見たときに、前記第１構造体の面積は、前記第１電極の面積より大きい、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項4】
前記第１構造体は、前記第１金属膜と同一の組成の第２金属膜を含む、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項5】
前記第１絶縁層は、前記第１端と前記第１導電膜との接触面と連続する第１面を有し、
前記第１金属膜は、第１厚さを有し、かつ、前記第１面から離れて設けられ、
前記第２金属膜は、前記第１厚さを有し、かつ、前記第１面に接して設けられる、
請求項４に記載の半導体装置。
前記第１金属膜は、第１厚さを有し、かつ、前記第１面から離れて設けられ、
前記第２金属膜は、前記第１厚さを有し、かつ、前記第１面に接して設けられる、
請求項４に記載の半導体装置。
【請求項6】
前記半導体装置は、
前記第１絶縁層との間に前記第１金属膜及び前記第２金属膜が設けられるように形成され、前記第１金属膜に接する信号線をさらに備える、
請求項４に記載の半導体装置。
前記第１絶縁層との間に前記第１金属膜及び前記第２金属膜が設けられるように形成され、前記第１金属膜に接する信号線をさらに備える、
請求項４に記載の半導体装置。
【請求項7】
前記第１方向に沿って前記酸化物半導体を見たときに、複数の前記酸化物半導体が第１エリアに２次元配列され、前記第１エリアの外縁に沿って位置する第２エリアに複数の前記第１構造体が２次元配列される、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項8】
前記半導体装置は、
前記第１金属原子を含む第３金属膜と、前記第３金属膜と前記第１絶縁層との間に形成され、前記金属酸化物を含む第２導電膜と、を含み、前記第２エリアに設けられる複数のダミー電極をさらに備え、
前記第１方向に沿って前記酸化物半導体を見たときに、前記複数の前記第１構造体は、前記第２エリアの外縁に沿って設けられる、
請求項７に記載の半導体装置。
前記第１金属原子を含む第３金属膜と、前記第３金属膜と前記第１絶縁層との間に形成され、前記金属酸化物を含む第２導電膜と、を含み、前記第２エリアに設けられる複数のダミー電極をさらに備え、
前記第１方向に沿って前記酸化物半導体を見たときに、前記複数の前記第１構造体は、前記第２エリアの外縁に沿って設けられる、
請求項７に記載の半導体装置。
【請求項9】
前記第１構造体は、
前記第１方向に沿って前記第１絶縁層を見たときに、前記第２金属膜と重なり、前記第１絶縁層を貫通する孔部をさらに含む、
請求項４に記載の半導体装置。
前記第１方向に沿って前記第１絶縁層を見たときに、前記第２金属膜と重なり、前記第１絶縁層を貫通する孔部をさらに含む、
請求項４に記載の半導体装置。
【請求項10】
前記金属酸化物は、インジウム及び錫を金属元素として含む、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項11】
前記第１方向は、前記第２方向に垂直である、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項12】
第１絶縁層と、
前記第１絶縁層の中に形成され、第１端及び第２端を有し、前記第２端から前記第１端へ向かう第１方向に延伸する酸化物半導体と、
前記酸化物半導体に対する前記第１方向に形成される第１電極であって、
前記酸化物半導体の前記第１端に接し、前記第１方向と交わる第２方向に第１側面を有する第１部分と、
前記第１部分に対する前記第１方向に設けられ、前記第２方向に第２側面を有する第２部分と、を含む第１電極と、
前記酸化物半導体の前記第２端に接する第２電極と、
前記酸化物半導体の前記第１端と前記第２端との間に絶縁膜を介して対向するゲート電極と、
第１膜と、を備え、
前記第１部分は、インジウム及び錫を金属元素として含み、前記第１方向の反対方向に設けられる第１金属酸化物電極部を少なくとも含み、
前記第２部分は、タングステンを含有し、前記第１方向に設けられるパッドを少なくとも含み、
前記第１方向及び前記第２方向により定まる平面と平行な断面において、前記第１側面は、前記第２側面より前記第２方向に位置し、
前記第１膜は、前記第２側面を覆う、
半導体装置。
前記第１絶縁層の中に形成され、第１端及び第２端を有し、前記第２端から前記第１端へ向かう第１方向に延伸する酸化物半導体と、
前記酸化物半導体に対する前記第１方向に形成される第１電極であって、
前記酸化物半導体の前記第１端に接し、前記第１方向と交わる第２方向に第１側面を有する第１部分と、
前記第１部分に対する前記第１方向に設けられ、前記第２方向に第２側面を有する第２部分と、を含む第１電極と、
前記酸化物半導体の前記第２端に接する第２電極と、
前記酸化物半導体の前記第１端と前記第２端との間に絶縁膜を介して対向するゲート電極と、
第１膜と、を備え、
前記第１部分は、インジウム及び錫を金属元素として含み、前記第１方向の反対方向に設けられる第１金属酸化物電極部を少なくとも含み、
前記第２部分は、タングステンを含有し、前記第１方向に設けられるパッドを少なくとも含み、
前記第１方向及び前記第２方向により定まる平面と平行な断面において、前記第１側面は、前記第２側面より前記第２方向に位置し、
前記第１膜は、前記第２側面を覆う、
半導体装置。
【請求項13】
前記第２部分は、チタン及び窒素を含む第１バリアメタル部を前記パッドに対する前記第１方向の反対方向にさらに含む、
請求項１２に記載の半導体装置。
請求項１２に記載の半導体装置。
【請求項14】
前記第２部分における前記第１バリアメタル部と前記第１部分における前記第１金属酸化物電極部とは、接する、
請求項１３に記載の半導体装置。
請求項１３に記載の半導体装置。
【請求項15】
前記第１バリアメタル部は、前記第２部分の一部であって、前記パッドより前記第１方向の反対方向に位置するものと、前記第１部分の一部であって、前記第１金属酸化物電極部より前記第１方向に位置するものと、にわたって設けられる、
請求項１３に記載の半導体装置。
請求項１３に記載の半導体装置。
【請求項16】
前記半導体装置は、
前記第１電極に対して、前記第２方向の反対方向に設けられる第２絶縁層と、
前記第１電極及び前記第２絶縁層に対する前記第１方向に設けられる信号線と、をさらに備え、
前記第１膜は、前記信号線の前記第２方向の側面をさらに覆う、
請求項１２に記載の半導体装置。
前記第１電極に対して、前記第２方向の反対方向に設けられる第２絶縁層と、
前記第１電極及び前記第２絶縁層に対する前記第１方向に設けられる信号線と、をさらに備え、
前記第１膜は、前記信号線の前記第２方向の側面をさらに覆う、
請求項１２に記載の半導体装置。
【請求項17】
前記半導体装置は、
前記信号線の前記第２方向の反対方向の側面を覆う第２膜をさらに備える、
請求項１６に記載の半導体装置。
前記信号線の前記第２方向の反対方向の側面を覆う第２膜をさらに備える、
請求項１６に記載の半導体装置。
【請求項18】
前記信号線は、前記第１方向及び前記第２方向と交わる第３方向に延伸し、
前記ゲート電極は、前記第２方向に延伸し、
前記半導体装置は、
前記第２方向に繰り返し設けられる２つ以上の前記信号線と、
前記第３方向に繰り返し設けられる２つ以上の前記ゲート電極と、
前記第１電極、前記酸化物半導体、前記第２電極、前記第２絶縁層、前記第１膜及び前記第２膜の組であって、前記信号線ごと及び前記ゲート電極ごとに設けられる２つ以上の前記組と、を備え、
連続する２つの前記組のうちの前記第２方向の反対方向の前記組である第１組に含まれる前記第１膜と、前記連続する２つの前記組のうちの前記第２方向の前記組である第２組に含まれる前記第２膜と、は対向する、
請求項１７に記載の半導体装置。
前記ゲート電極は、前記第２方向に延伸し、
前記半導体装置は、
前記第２方向に繰り返し設けられる２つ以上の前記信号線と、
前記第３方向に繰り返し設けられる２つ以上の前記ゲート電極と、
前記第１電極、前記酸化物半導体、前記第２電極、前記第２絶縁層、前記第１膜及び前記第２膜の組であって、前記信号線ごと及び前記ゲート電極ごとに設けられる２つ以上の前記組と、を備え、
連続する２つの前記組のうちの前記第２方向の反対方向の前記組である第１組に含まれる前記第１膜と、前記連続する２つの前記組のうちの前記第２方向の前記組である第２組に含まれる前記第２膜と、は対向する、
請求項１７に記載の半導体装置。
【請求項19】
前記第１組と前記第２組との間には、エアギャップが設けられる、
請求項１８に記載の半導体装置。
請求項１８に記載の半導体装置。
【請求項20】
前記半導体装置は、
前記エアギャップに対する前記第１方向に設けられる第３絶縁層をさらに備える、
請求項１９に記載の半導体装置。
前記エアギャップに対する前記第１方向に設けられる第３絶縁層をさらに備える、
請求項１９に記載の半導体装置。
【請求項21】
前記半導体装置は、
前記エアギャップに対する前記第１方向の反対方向に設けられる第４絶縁層をさらに備える、
請求項１９に記載の半導体装置。
前記エアギャップに対する前記第１方向の反対方向に設けられる第４絶縁層をさらに備える、
請求項１９に記載の半導体装置。
【請求項22】
前記半導体装置は、
前記第１組と前記第２組との間に設けられる第４絶縁層をさらに備える、
請求項１８に記載の半導体装置。
前記第１組と前記第２組との間に設けられる第４絶縁層をさらに備える、
請求項１８に記載の半導体装置。
【請求項23】
前記第２絶縁層は、
前記第２方向の反対方向に第３側面を有する第３部分と、
前記第３部分に対する前記第１方向に設けられ、前記第２方向の反対方向に第４側面を有する第４部分と、を含み、
前記断面において、前記第３側面は、前記第４側面より前記第２方向の反対方向に位置し、
前記第２膜は、前記第４側面をさらに覆う、
請求項１８に記載の半導体装置。
前記第２方向の反対方向に第３側面を有する第３部分と、
前記第３部分に対する前記第１方向に設けられ、前記第２方向の反対方向に第４側面を有する第４部分と、を含み、
前記断面において、前記第３側面は、前記第４側面より前記第２方向の反対方向に位置し、
前記第２膜は、前記第４側面をさらに覆う、
請求項１８に記載の半導体装置。
【請求項24】
前記第３部分の前記第３側面の少なくとも一部と、前記第１部分の前記第１側面の少なくとも一部とは、接する、
請求項２３に記載の半導体装置。
請求項２３に記載の半導体装置。
【請求項25】
前記第３部分の前記第３側面の全部と、前記第１部分の前記第１側面の全部とは、接する、
請求項２３に記載の半導体装置。
請求項２３に記載の半導体装置。
【請求項26】
前記第３部分の前記第３側面における前記第１方向の反対方向の一部と、前記第１部分の前記第１側面の全部とは、接する、
請求項２３に記載の半導体装置。
請求項２３に記載の半導体装置。
【請求項27】
前記半導体装置は、
第３膜をさらに備え、
前記第３膜は、前記第３側面における前記第１方向の一部を覆う、
請求項２６に記載の半導体装置。
第３膜をさらに備え、
前記第３膜は、前記第３側面における前記第１方向の一部を覆う、
請求項２６に記載の半導体装置。
【請求項28】
前記第３部分の前記第３側面における全部と、前記第１部分の前記第１側面における前記第１方向の反対方向の一部とは、接する、
請求項２３に記載の半導体装置。
請求項２３に記載の半導体装置。
【請求項29】
前記半導体装置は、
第４膜をさらに備え、
前記第４膜は、前記第１側面における前記第１方向の一部を覆う、
請求項２８に記載の半導体装置。
第４膜をさらに備え、
前記第４膜は、前記第１側面における前記第１方向の一部を覆う、
請求項２８に記載の半導体装置。
【請求項30】
前記第１組における前記第１電極と、前記第２組における前記第２絶縁層とは、離れており、
前記第２膜は、前記第２絶縁層における前記第２方向の反対方向の側面をさらに覆う、
請求項１８に記載の半導体装置。
前記第２膜は、前記第２絶縁層における前記第２方向の反対方向の側面をさらに覆う、
請求項１８に記載の半導体装置。
【請求項31】
前記半導体装置は、
第４膜をさらに備え、
前記第４膜は、前記第１側面を覆う、
請求項３０に記載の半導体装置。
第４膜をさらに備え、
前記第４膜は、前記第１側面を覆う、
請求項３０に記載の半導体装置。
【請求項32】
前記第１絶縁層には、前記第１組の前記第１部分と前記第２組の前記第２絶縁層との間において前記第１方向に開口する凹部が形成され、
前記第２膜は、前記第２絶縁層における前記第２方向の反対方向の側面の全部から前記凹部の前記第２方向の一部をさらに覆う、
請求項３０に記載の半導体装置。
前記第２膜は、前記第２絶縁層における前記第２方向の反対方向の側面の全部から前記凹部の前記第２方向の一部をさらに覆う、
請求項３０に記載の半導体装置。
【請求項33】
前記第１絶縁層には、前記第１組の前記第１部分と前記第２組の前記第２絶縁層との間において前記第１方向に開口する凹部が形成され、
前記半導体装置は、
前記第４膜は、前記凹部の前記第２方向の反対方向の一部をさらに覆う、
請求項３１に記載の半導体装置。
前記半導体装置は、
前記第４膜は、前記凹部の前記第２方向の反対方向の一部をさらに覆う、
請求項３１に記載の半導体装置。
【請求項34】
前記膜は、窒化ケイ素又は酸化アルミニウムによって形成される、
請求項１２、１７、２７、２９又は３１に記載の半導体装置。
請求項１２、１７、２７、２９又は３１に記載の半導体装置。
【請求項35】
請求項１又は１２に記載の前記半導体装置と、
前記第１電極又は前記第２電極に接続される第１キャパシタ電極と、
前記第１キャパシタ電極と対向する第２キャパシタ電極と、
前記第１キャパシタ電極と前記第２キャパシタ電極との間に設けられる誘電膜と、を備える、
半導体記憶装置。
前記第１電極又は前記第２電極に接続される第１キャパシタ電極と、
前記第１キャパシタ電極と対向する第２キャパシタ電極と、
前記第１キャパシタ電極と前記第２キャパシタ電極との間に設けられる誘電膜と、を備える、
半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【0001】
本実施形態は、半導体装置及び半導体記憶装置に関する。
【背景技術】
【0002】
半導体素子の中には、インジウム及び錫を含む金属酸化物を電極に用いるものがある。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願公開ＵＳ２０２２／０２８５３５０号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
金属酸化物が電極に用いられる半導体素子の製造プロセスにおいて、品質の良い半導体装置を製造する技術が求められる。
【0005】
本開示は、品質の良い半導体装置を製造することが可能な半導体装置及び半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
本開示に係る半導体装置は、第１絶縁層と、前記第１絶縁層の中に形成され、第１方向に延伸し、第１端及び第２端を有する酸化物半導体と、第１金属原子を含む第１金属膜と、前記第１金属膜と前記第１端との間に形成され、金属酸化物を含む第１導電膜と、を含む第１電極と、前記酸化物半導体の前記第２端に接する第２電極と、前記酸化物半導体の前記第１端と前記第２端との間に絶縁膜を介して対向するゲート電極と、前記第１方向と交わる第２方向に前記第１電極から離れて形成される第１構造体であって、少なくとも前記第１金属原子を含み、かつ、前記金属酸化物を含まない前記第１構造体と、を備える。
【0007】
本開示に係る半導体装置は、第１絶縁層と、前記第１絶縁層の中に形成され、第１端及び第２端を有し、前記第２端から前記第１端へ向かう第１方向に延伸する酸化物半導体と、前記酸化物半導体に対する前記第１方向に形成される第１電極であって、前記酸化物半導体の前記第１端に接し、前記第１方向と交わる第２方向に第１側面を有する第１部分と、前記第１部分に対する前記第１方向に設けられ、前記第２方向に第２側面を有する第２部分と、を含む第１電極と、前記酸化物半導体の前記第２端に接する第２電極と、前記酸化物半導体の前記第１端と前記第２端との間に絶縁膜を介して対向するゲート電極と、第１膜と、を備え、前記第１部分は、インジウム及び錫を金属元素として含み、前記第１方向の反対方向に設けられる第１金属酸化物電極部を少なくとも含み、前記第２部分は、タングステンを含有し、前記第１方向に設けられるパッドを少なくとも含み、前記第１方向及び前記第２方向により定まる平面と平行な断面において、前記第１側面は、前記第２側面より前記第２方向に位置し、前記第１膜は、前記第２側面を覆う。
【0008】
本開示に係る半導体記憶装置は、前記半導体装置と、前記第１電極又は前記第２電極に接続される第１キャパシタ電極と、前記第１キャパシタ電極と対向する第２キャパシタ電極と、前記第１キャパシタ電極と前記第２キャパシタ電極との間に設けられる誘電膜と、を備える。
【図面の簡単な説明】
【0009】
【図1】第１実施形態に係るメモリセルアレイの回路構成例を説明するための回路図である。
【図2】第１実施形態に係る半導体記憶装置の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
【図3】第１実施形態に係る半導体装置の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
【図4】第１実施形態に係る半導体装置の構造例を説明するための平面模式図であり、上方から見た平面面を示す。
【図5】第１実施形態に係る凸部Ｐｅｒｉ部マークの第１変形例の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
【図6】第１実施形態に係る凸部Ｐｅｒｉ部マークの第２変形例の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
【図7】第１実施形態に係る凸部Ｐｅｒｉ部マークの第３変形例の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
【図8】第１実施形態に係る凸部Ｐｅｒｉ部マークの第４変形例の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
【図9】第１実施形態に係るダミーＬＰアレイ部の第１変形例の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
【図10】第１実施形態に係るダミーＬＰアレイ部の第２変形例の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
【図11】第１実施形態に係るダミーＬＰアレイ部の第３変形例の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
【図12】第１実施形態に係るダミーＬＰアレイ部の第４変形例の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
【図13】第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
【図14】第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
【図15】第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
【図16】第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
【図17】第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
【図18】第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
【図19】第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
【図20】第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
【図21】第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
【図22】第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
【図23】比較例に係る半導体装置の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
【図24】第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第１例の半半導体装置のＹＺ面に平行な断面図を示す。
【図25】第２実施形態第１例の半導体装置の製造プロセスを示す模式図である。
【図26】第２実施形態第１例の半導体装置の製造プロセスを示す模式図である。
【図27】第２実施形態第１例の半導体装置の製造プロセスを示す模式図である。
【図28】第２実施形態第１例の半導体装置の製造プロセスを示す模式図である。
【図29】第２実施形態第１例の半導体装置の製造プロセスを示す模式図である。
【図30】第２実施形態第１例の半導体装置の製造プロセスを示す模式図である。
【図31】第２実施形態第１例の半導体装置の製造プロセスを示す模式図である。
【図32】第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第２例の半導体装置のＹＺ面に平行な断面図を示す。
【図33】第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第３例の半導体装置のＹＺ面に平行な断面図を示す。
【図34】第２実施形態第３例の半導体装置の製造プロセスを示す模式図である。
【図35】第２実施形態第３例の半導体装置の製造プロセスを示す模式図である。
【図36】第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第４例の半導体装置のＹＺ面に平行な断面図を示す。
【図37】第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第５例の半導体装置のＹＺ面に平行な断面図を示す。
【図38】第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第６例の半導体装置のＹＺ面に平行な断面図を示す。
【図39】第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第７例の半導体装置のＹＺ面に平行な断面図を示す。
【図40】第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第８例の半導体装置のＹＺ面に平行な断面図を示す。
【図41】第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第９例の半導体装置のＹＺ面に平行な断面図を示す。
【図42】第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第１０例の半導体装置のＹＺ面に平行な断面図を示す。
【図43】第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第１１例の半導体装置のＹＺ面に平行な断面図を示す。
【発明を実施するための形態】
【0010】
以下、添付図面を参照しながら本実施形態について説明する。説明の理解を容易にするため、各図面において同一の構成要素に対しては可能な限り同一の符号を付して、重複する説明は省略する。
【0011】
［第１実施形態］
第１実施形態に係る半導体記憶装置の構成について説明する。各図面には、Ｘ軸、Ｙ軸及びＺ軸を示すことがある。Ｘ軸、Ｙ軸及びＺ軸は、右手系の３次元の直交座標を形成する。以下、Ｘ軸の矢印方向をＸ軸＋方向、矢印とは逆方向をＸ軸－方向と呼ぶことがあり、その他の軸についても同様である。なお、Ｚ軸＋方向及びＺ軸－方向を、それぞれ「上方」及び「下方」と呼ぶこともある。また、Ｘ軸、Ｙ軸又はＺ軸にそれぞれ直交する面を、ＹＺ面、ＺＸ面又はＸＹ面と呼ぶことがある。また、Ｚ軸方向を「上下方向」と呼ぶことがある。「上方」、「下方」及び「上下方向」は、あくまで図面内での相対的位置関係を示す用語であり、鉛直方向を基準とした向きを定める用語ではない。
第１実施形態に係る半導体記憶装置の構成について説明する。各図面には、Ｘ軸、Ｙ軸及びＺ軸を示すことがある。Ｘ軸、Ｙ軸及びＺ軸は、右手系の３次元の直交座標を形成する。以下、Ｘ軸の矢印方向をＸ軸＋方向、矢印とは逆方向をＸ軸－方向と呼ぶことがあり、その他の軸についても同様である。なお、Ｚ軸＋方向及びＺ軸－方向を、それぞれ「上方」及び「下方」と呼ぶこともある。また、Ｘ軸、Ｙ軸又はＺ軸にそれぞれ直交する面を、ＹＺ面、ＺＸ面又はＸＹ面と呼ぶことがある。また、Ｚ軸方向を「上下方向」と呼ぶことがある。「上方」、「下方」及び「上下方向」は、あくまで図面内での相対的位置関係を示す用語であり、鉛直方向を基準とした向きを定める用語ではない。
【0012】
本明細書において「接続」とは物理的な接続だけでなく電気的な接続も含み、特に指定する場合を除き、直接接続だけでなく間接接続も含む。
【0013】
第１実施形態に係る半導体記憶装置１０１は、ＯＳ－ＲＡＭ（Oxide Semiconductor-Random Access Memory）であって、メモリセルアレイを備える。
【0014】
図１に示すように、メモリセルアレイは、複数のメモリセルＭＣと、複数のワード線ＷＬと、複数のビット線ＢＬと、を含む。
【0015】
図１には、複数のワード線ＷＬの一例として、ワード線ＷＬｎ、ワード線ＷＬｎ＋１及びワード線ＷＬｎ＋２が示される（ここで、ｎは正の整数である）。また、図１には、ビット線ＢＬの一例として、ビット線ＢＬｍ、ビット線ＢＬｍ＋１及びビット線ＢＬｍ＋２が示される（ここで、ｍは正の整数である）。なお、複数のメモリセルＭＣの個数は、図１に示す個数に限定されない。
【0016】
複数のメモリセルＭＣは、例えばマトリクス状に配列されることにより、メモリセルアレイを形成する。メモリセルＭＣは、電界効果トランジスタ（ＦＥＴ）であるメモリトランジスタＭＴＲと、メモリキャパシタＭＣＰと、を含む。
【0017】
行方向に沿って設けられる一連のメモリセルＭＣは、自己の属する行（例えば第ｎ行）に対応するワード線ＷＬ（例えばワード線ＷＬｎ）に接続される。列方向に沿って設けられる一連のメモリセルＭＣは、自己の属する列（例えば第ｍ＋２列）に対応するビット線ＢＬ（例えばビット線ＢＬｍ＋２）に接続される。
【0018】
詳細には、メモリセルＭＣに含まれるメモリトランジスタＭＴＲのゲートは、当該メモリセルＭＣの属する行に対応するワード線ＷＬに接続される。メモリトランジスタＭＴＲのソース又はドレインの一方は、当該メモリセルＭＣの属する列に対応するビット線ＢＬに接続される。
【0019】
メモリセルＭＣに含まれるメモリキャパシタＭＣＰの一方の電極は、当該メモリセルＭＣに含まれるメモリトランジスタＭＴＲのソース又はドレインの他方に接続される。メモリセルＭＣの他方の電極は、特定の電位を供給する電源線（図示しない）に接続される。
【0020】
メモリセルＭＣは、対応するワード線ＷＬの電位に基づくメモリトランジスタＭＴＲのスイッチングにより、対応するビット線ＢＬを流れる電流によるメモリキャパシタＭＣＰへの電荷の蓄積によってデータを保持可能に構成される。
【0021】
図２に示すように、半導体記憶装置１０１は、半導体基板１０と、回路１１と、キャパシタ２０と、半導体装置３０と、導電体３３と、絶縁層３４、３５、４５及び６３と、を備える。
【0022】
キャパシタ２０は、導電体２１と、絶縁膜２２（「誘電膜」の一例）と、導電体２３と、キャパシタ電極２４（「第１キャパシタ電極」の一例）及びキャパシタ電極２５（「第２キャパシタ電極」の一例）と、を含む。
【0023】
半導体装置３０は、電界効果トランジスタ４０（「半導体素子」の一例）と、電界効果トランジスタ４０の上方に設けられる上部電極５０（「第１電極」の一例）と、電界効果トランジスタ４０の下方に設けられる下部電極３２（「第２電極」の一例）と、を含む。
【0024】
電界効果トランジスタ４０は、チャネルに相当する酸化物半導体層７０（「酸化物半導体」の一例）と、ゲート絶縁膜４３と、導電層４２（「ゲート電極」の一例）と、を含む。
【0025】
酸化物半導体層７０は、絶縁層４５（「第１絶縁層」の一例）の中に形成され、上端７０ａ（「第１端」の一例）及び下端７０ｂ（「第２端」の一例）を有する。酸化物半導体層７０は、下端７０ｂから上端７０ａへ向かうＺ軸＋方向（「第１方向」の一例）に延伸する柱状体である。酸化物半導体層７０は、電界効果トランジスタ４０のチャネルを形成し、酸化物半導体層７０は、アモルファス構造を有する。
【0026】
導電層４２は、電界効果トランジスタ４０のゲート電極として機能し、酸化物半導体層７０の上端７０ａと下端７０ｂとの間にゲート絶縁膜４３を介して対向する。
【0027】
ゲート絶縁膜４３は、例えばシリコンと窒素とを含有するシリコン窒化膜（Ｓｉ３Ｎ４）である。
【0028】
上部電極５０は、酸化物半導体層７０に対するＺ軸＋方向に形成される。上部電極５０は、金属酸化物層５０ａ（「第１導電膜」及び「第１金属酸化物電極部」の一例）と、バリアメタル層５０ｂ（「第１バリアメタル部」の一例）と、金属膜５０ｃ（「第１金属膜」及び「パッド」の一例）と、を含む。
【0029】
金属膜５０ｃは、タングステン（Ｗ）（「第１金属原子」の一例）を含む。金属酸化物層５０ａは、金属膜５０ｃと酸化物半導体層７０の上端７０ａ（「第１端」の一例）との間に形成され、金属酸化物を含む。金属酸化物は、例えば、インジウム及び錫を金属元素として含む。本実施形態では、金属酸化物層５０ａは、インジウム－錫－酸化物（ＩＴＯ）によって形成される。
【0030】
バリアメタル層５０ｂは、チタン及び窒素を含み、金属酸化物層５０ａと金属膜５０ｃとの間に形成される。本実施形態では、バリアメタル層５０ｂは、例えば窒化チタン（ＴｉＮ）によって形成される。
【0031】
下部電極３２は、酸化物半導体層７０の下端７０ｂ（「第２端」の一例）に接する。下部電極３２は、例えば、インジウム－錫－酸化物（ＩＴＯ）などの金属酸化物を含むＩＴＯ層によって形成される。
【0032】
回路１１は、半導体記憶装置１０１の複数のメモリセルＭＣすなわちキャパシタ２０及び電界効果トランジスタ４０のうち、所定のメモリセルＭＣを選択するためのデコーダ、ビット線ＢＬに接続されるセンスアンプ、ＳＲＡＭから構成されるレジスタなどの周辺回路を構成する。回路１１は、ＣＭＯＳプロセスで形成されたＰチャネル型電界効果トランジスタ（Ｐｃｈ－ＦＥＴ）及びＮチャネル型電界効果トランジスタ（Ｎｃｈ－ＦＥＴ）の電界効果トランジスタを有するＣＭＯＳ回路を含んでよい。
【0033】
回路１１の電界効果トランジスタは、例えば単結晶シリコン基板などの半導体基板１０を用いて形成可能である。Ｐｃｈ－ＦＥＴ及びＮｃｈ－ＦＥＴは、半導体基板１０にチャネル領域とソース領域とドレイン領域とを有し、半導体基板１０の表面に近接した領域において半導体基板１０の表面と略平行なＸ軸方向又はＹ軸方向にキャリアを流すためのチャネルを有する、いわゆる、横型の電界効果トランジスタである。なお、半導体基板１０はＰ型乃至Ｎ型の導電型を有していてもよい。なお、図２は、便宜のため、回路１１の電界効果トランジスタの一例を図示する。
【0034】
【0035】
本実施形態では、キャパシタ２０は、半導体基板１０の上方に設けられる。キャパシタ２０におけるキャパシタ電極２４は、導電体２１及び下部電極３２に接続される。キャパシタ電極２５は、キャパシタ電極２４と対向する。絶縁膜２２は、キャパシタ電極２４とキャパシタ電極２５との間に設けられる。
【0036】
キャパシタ２０は、ピラー型キャパシタなどの３次元キャパシタである。なお、本実施形態のキャパシタとして、電荷を蓄積可能な構成を備える他のキャパシタを採用してもよい。
【0037】
導電体２１は、下部電極３２の下方の端面に当接し、当該端部から下方に延びる形状を有する。キャパシタ電極２４は、下部電極３２及び導電体２１を覆うように形成される。絶縁膜２２は、キャパシタ電極２４を覆うように形成される。キャパシタ電極２５は、絶縁膜２２の下方の一部を包囲し、導電体２３の上方の端面と当接する下端を有する。
【0038】
導電体２１は、アモルファスシリコンなどの材料を含んでよい。絶縁膜２２は、酸化ハフニウムなどの材料を含んでよい。導電体２３並びにキャパシタ電極２４及び２５は、タングステン（Ｗ）及び窒化チタン（ＴｉＮ）などの材料を含んでよい。
【0039】
導電体３３は、回路１１と半導体装置３０とを電気的に接続する配線を含む。導電体３３は、ビア配線を含んでよく、例えば図２に示されるようにＺ軸方向に延伸し、ワード線ＷＬと半導体基板１０上に設けられる回路１１とを接続するビア配線を有する。導電体３３は、例えば銅を含む。
【0040】
絶縁層３４は、複数のキャパシタ２０間に設けられる。絶縁層３４は、例えばシリコンと酸素とを含有するシリコン酸化膜である。
【0041】
絶縁層３５は、絶縁層３４の上方に設けられる。絶縁層３５は、例えばシリコンと窒素とを含有するシリコン窒化膜である。
【0042】
半導体装置３０は、キャパシタ２０の上方に設けられる。半導体装置３０における電界効果トランジスタ４０は、メモリセルＭＣのメモリトランジスタＭＴＲに相当する（図１参照）。
【0043】
半導体装置３０では、電界効果トランジスタ４０は、下部電極３２の上方に設けられる。詳細には、電界効果トランジスタ４０の酸化物半導体層７０は、下部電極３２に対して半導体基板１０から離れる方向すなわち上方に位置する。
【0044】
上部電極５０は、酸化物半導体層７０に対して半導体基板１０から離れる方向すなわち上方に位置する。このような構成を備えることにより、電界効果トランジスタ４０は、半導体基板１０の表面に略垂直なＺ軸方向（上下方向）に延伸するチャネルを有する、いわゆる、縦型のトランジスタである。
【0045】
また、酸化物半導体層７０は、酸素欠損がドナーとなる半導体であり、金属元素として、インジウム（Ｉｎ）と、亜鉛（Ｚｎ）と、ガリウム（Ｇａ）と、を含む。詳細には、酸化物半導体層７０は、インジウム、ガリウム及び亜鉛の酸化物すなわちＩＧＺＯ（ＩｎＧａＺｎＯ）である。なお、酸化物半導体層７０は、他の種類の酸化物半導体であってもよい。
【0046】
図３には、ＺＸ面に平行な断面７０ＺＸであって、酸化物半導体層７０に含まれる断面７０ＺＸで見たときの半導体装置３０の断面図が示される。
【0047】
図３に示すように、本実施形態では、半導体装置３０は、ダミー電極１５１（「第１構造体」の一例）及び１５２並びにマーク電極１６１（「第１構造体」の一例）をさらに備える。
【0048】
組４０１は、キャパシタ２０、下部電極３２、酸化物半導体層７０及び上部電極５０を含む。組４０１は、ＬＰ（ランディングパッド）アレイ部２０１に設けられる。ダミー電極１５１及びダミー電極１５２は、ダミーＬＰアレイ部２１１に設けられる。マーク電極１６１は、凸部Ｐｅｒｉ部マーク２２１に設けられる。
【0049】
絶縁層４５は、酸化物半導体層７０の上端７０ａと金属酸化物層５０ａとの接触面と連続する主面４５ａ（「第１面」の一例）を上方に有する。主面４５ａは、ＸＹ面に略平行である。
【0050】
【0051】
半導体装置３０では、２つ以上の導電層４２が、Ｘ軸方向に繰り返し設けられる。２つ以上の導電層５１が、Ｙ軸方向に繰り返し設けられる。
【0052】
ダミー電極１５１（「第１構造体」の一例）及びマーク電極１６１（「第１構造体」の一例）は、Ｚ軸＋方向と交わる第２方向例えばＸ軸－方向に上部電極５０から離れて形成される。
【0053】
ダミー電極１５１及びマーク電極１６１は、少なくともタングステンを含み、かつ、金属酸化物を含まない。
【0054】
詳細には、ダミー電極１５１は、金属膜５０ｃ（以下、第２金属膜１５１ａと称することがある。）と、ハードマスク層６１と、を含む。マーク電極１６１は、金属膜５０ｃ（以下、第２金属膜１６１ａと称することがある。）と、ハードマスク層６１と、を含む。
【0055】
つまり、ダミー電極１５１及びマーク電極１６１では、上部電極５０と異なり、金属酸化物層５０ａが設けられない。
【0056】
ダミー電極１５２は、金属酸化物を含み、主面４５ａに接する金属酸化物層５０ａ（以下、第２導電膜１５２ｂと称することがある。）と、金属酸化物層５０ａの上方に形成され、タングステンを含む金属膜５０ｃ（以下、第３金属膜１５２ａと称することがある。）と、金属酸化物層５０ａと金属膜５０ｃとの間に設けられるバリアメタル層５０ｂと、を含む。
【0057】
第２金属膜１５１ａ及び１６１ａ並びに第３金属膜１５２ａは、上部電極５０に含まれる金属膜５０ｃと同一の組成を有する。詳細には、第２金属膜１５１ａ及び１６１ａ並びに第３金属膜１５２ａと、上部電極５０における金属膜５０ｃとは、製造時において同時に膜形成される。このため、第２金属膜１５１ａ及び１６１ａ並びに第３金属膜１５２ａと、上部電極５０における金属膜５０ｃとは、同じ組成を有する。
【0058】
また、第２金属膜１５１ａ及び１６１ａ並びに第３金属膜１５２ａは、上部電極５０における金属膜５０ｃの厚さ（「第１厚さ」の一例）と同じ厚さを有する。
【0059】
また、第２金属膜１５１ａ及び１６１ａは、主面４５ａに接して設けられる。一方、上部電極５０における金属膜５０ｃ及び第３金属膜１５２ａは、主面４５ａから離れて設けられる。具体的には、上部電極５０における金属膜５０ｃ及び第３金属膜１５２ａは、バリアメタル層５０ｂ及び金属酸化物層５０ａを介して主面４５ａに接続される。
【0060】
導電層５１（「信号線」の一例）は、絶縁層４５との間に金属膜５０ｃ、バリアメタル層５０ｂ及び第２金属膜１５１ａが設けられるように形成され、上部電極５０における金属膜５０ｃに接する。
【0061】
本実施形態では、導電層５１は、ダミー電極１５１及び１５２並びに上部電極５０の上方に形成される。ダミー電極１５２における第３金属膜１５２ａ及び上部電極５０における金属膜５０ｃは、導電層５１に接する。ダミー電極１５１における第２金属膜１５１ａは、ハードマスク層６１を通じて導電層５１に接続される。
【0062】
絶縁層６３（「第２絶縁層」の一例）は、絶縁層４５の上方に形成される。絶縁層６３と、絶縁層６３の上方に設けられる絶縁層６４とは、マーク電極１６１を包囲する。絶縁層６３及び６４は、例えば、二酸化ケイ素などの酸化物絶縁体によって形成される。マーク電極１６１は、例えば、製造工程において、マスクなどと、半導体装置３０のウェハーとの相対的な位置を合わせるために用いられる。
【0063】
図４は、上下方向に沿って絶縁層４５の主面４５ａを平面視したときの半導体装置３０の平面図の一例を示す図である。
【0064】
図３及び図４に示すように、上下方向に沿って主面４５ａを平面視したときに、複数の組４０１がエリアＡ１（「第１エリア」の一例）に２次元配列される。エリアＡ１は、例えば、外縁Ｅ１によって囲まれる範囲である。
【0065】
エリアＡ２（「第２エリア」の一例）は、エリアＡ１の外縁Ｅ１に沿って位置する。エリアＡ２は、エリアＡ２の外縁Ｅ２で囲まれる範囲であって、エリアＡ１の外縁Ｅ１の外側の範囲である。
【0066】
エリアＡ２には、複数のダミー電極１５１及び複数のダミー電極１５２が２次元配列される。
【0067】
上下方向に沿って主面４５ａを平面視したときに、複数のダミー電極１５１は、エリアＡ２の外縁Ｅ２に沿って設けられる。詳細には、複数のダミー電極１５１は、エリアＡ２の外縁Ｅ２のすぐ内側に一重に設けられる。なお、複数のダミー電極１５１は、エリアＡ２の外縁Ｅ２のすぐ内側に二重以上に設けられてもよい。
【0068】
複数のダミー電極１５１と複数の組４０１との間には、複数のダミー電極１５２が二重に設けられる。なお、複数のダミー電極１５２は、一重に設けられてもよいし、三重以上に設けられてもよい。
【0069】
上下方向に沿って主面４５ａを平面視したときに、マーク電極１６１の面積は、上部電極５０、ダミー電極１５１及びダミー電極１５２の各々の面積より大きい。
【0070】
図５には、凸部Ｐｅｒｉ部マーク２２１の第１変形例のＺＸ面に平行な断面図が示される。図５に示すように、凸部Ｐｅｒｉ部マーク２２１の第１変形例は、上下方向に絶縁層４５を見たときに、第２金属膜１６１ａと重なり、絶縁層４５を貫通する孔部７１を含む。
【0071】
詳細には、第２金属膜１６１ａの下方には、孔部７１、下部電極３２、導電層４２、ゲート絶縁膜４３及びキャパシタ２０が形成される。
【0072】
孔部７１は、例えば、電界効果トランジスタ４０において酸化物半導体層７０が形成されるスルーホールと同様の形状を有する。
【0073】
ハードマスク層６１及び第２金属膜１６１ａは、孔部７１の中心軸に近いほど下方に向かって突出する形状を有する。
【0074】
図６には、凸部Ｐｅｒｉ部マーク２２１の第２変形例のＺＸ面に平行な断面図が示される。図６に示すように、凸部Ｐｅｒｉ部マーク２２１の第２変形例は、ハードマスク層６１及び第２金属膜１６１ａは、複数の孔部７１にわたって設けられる点で、図５に示す凸部Ｐｅｒｉ部マーク２２１の第１変形例と異なる。
【0075】
図７には、凸部Ｐｅｒｉ部マーク２２１の第３変形例のＺＸ面に平行な断面図が示される。図７に示すように、凸部Ｐｅｒｉ部マーク２２１の第３変形例は、第２金属膜１６１ａの下方に導電層４２が形成されない点で、図５に示す凸部Ｐｅｒｉ部マーク２２１の第１変形例と異なる。
【0076】
図８には、凸部Ｐｅｒｉ部マーク２２１の第４変形例のＺＸ面に平行な断面図が示される。図８に示すように、凸部Ｐｅｒｉ部マーク２２１の第４変形例は、第２金属膜１６１ａの下方に導電層４２が形成されない点で、図６に示す凸部Ｐｅｒｉ部マーク２２１の第２変形例と異なる。
【0077】
図９には、ダミーＬＰアレイ部２１１の第１変形例のＺＸ面に平行な断面図が示される。図９に示すように、ダミーＬＰアレイ部２１１の第１変形例は、上下方向に絶縁層４５を見たときに、第２金属膜１５１ａと重なり、絶縁層４５を貫通する孔部７２を含む。
【0078】
詳細には、第２金属膜１５１ａの下方には、孔部７２、下部電極３２、導電層４２、ゲート絶縁膜４３及びキャパシタ２０が形成される。
【0079】
孔部７２は、例えば、電界効果トランジスタ４０において酸化物半導体層７０が形成されるスルーホールと同様の形状を有する。
【0080】
ハードマスク層６１及び第２金属膜１５１ａは、孔部７２の中心軸に近いほど下方に向かって突出する形状を有する。
【0081】
図１０には、ダミーＬＰアレイ部２１１の第２変形例のＺＸ面に平行な断面図が示される。図１０に示すように、ダミーＬＰアレイ部２１１の第２変形例は、第２金属膜１５１ａの下方に下部電極３２及びキャパシタ２０が形成されない点で、図９に示すダミーＬＰアレイ部２１１の第１変形例と異なる。
【0082】
図１１には、ダミーＬＰアレイ部２１１の第３変形例のＺＸ面に平行な断面図が示される。図１１に示すように、ダミーＬＰアレイ部２１１の第３変形例は、第２金属膜１５１ａの下方に導電層４２が形成されない点で、図９に示すダミーＬＰアレイ部２１１の第１変形例と異なる。
【0083】
図１２には、ダミーＬＰアレイ部２１１の第４変形例のＺＸ面に平行な断面図が示される。図１２に示すように、ダミーＬＰアレイ部２１１の第４変形例は、第２金属膜１５１ａの下方に下部電極３２及びキャパシタ２０が形成されない点で、図１１に示すダミーＬＰアレイ部２１１の第３変形例と異なる。
【0084】
［半導体装置の製造方法］
以下、第１実施形態に係る半導体装置の製造方法の一例として半導体装置３０の製造方法について説明する。
以下、第１実施形態に係る半導体装置の製造方法の一例として半導体装置３０の製造方法について説明する。
【0085】
まず、図１３に示すように、絶縁層４５に形成されたスルーホールに酸化物半導体層７０が形成される。
【0086】
次に、図１４に示すように、絶縁層４５の主面４５ａに金属酸化物層５０ａが形成される。そして、金属酸化物層５０ａの上方の面にバリアメタル層５０ｂが形成される。
【0087】
次に、図１５に示すように、バリアメタル層５０ｂの上方の面において、上部電極５０及びダミー電極１５２を形成しようとする領域にハードマスク層６５が形成される。
【0088】
次に、図１６に示すように、ハードマスク層６５が形成されていない領域において、金属酸化物層５０ａ及びバリアメタル層５０ｂがエッチングによって除去される。
【0089】
次に、図１７に示すように、ハードマスク層６５が除去される。
【0090】
次に、図１８に示すように、露出している主面４５ａ及びバリアメタル層５０ｂの上方の面に金属膜５０ｃが形成される。
【0091】
次に、図１９に示すように、金属膜５０ｃの上方の面において、上部電極５０、ダミー電極１５１、ダミー電極１５２及びマーク電極１６１を形成しようとする領域にハードマスク層６１が形成される。
【0092】
次に、図２０に示すように、ハードマスク層６１が形成されていない領域において、金属酸化物層５０ａ、バリアメタル層５０ｂ及び金属膜５０ｃが反応性イオンエッチング（Reactive Ion Etching）によって除去される。
【0093】
次に、図２１に示すように、半導体装置３０の上方において、ハードマスク層６１が覆われるように絶縁層６３が形成される。
【0094】
次に、図２２に示すように、絶縁層６３の上方の面が化学機械研磨（Chemical Mechanical Polishing）されることによってダミー電極１５２における金属膜５０ｃすなわち第３金属膜１５２ａ及び上部電極５０における金属膜５０ｃが露出する。
【0095】
次に、図３に示すように、ＬＰアレイ部２０１及びダミーＬＰアレイ部２１１にわたって導電層５１が形成される。また、凸部Ｐｅｒｉ部マーク２２１では、絶縁層６４が形成される。
【0096】
（効果）
図２３に示すように、金属酸化物層５０ａが除去されるとき（図２０参照）、金属酸化物層５０ａ、バリアメタル層５０ｂ、金属膜５０ｃ及びハードマスク層６１によって形成されるピラー５２の周囲にＩＴＯ加工時の残渣物９１が付着することがある。
図２３に示すように、金属酸化物層５０ａが除去されるとき（図２０参照）、金属酸化物層５０ａ、バリアメタル層５０ｂ、金属膜５０ｃ及びハードマスク層６１によって形成されるピラー５２の周囲にＩＴＯ加工時の残渣物９１が付着することがある。
【0097】
この残渣物９１によって、ピラー５２間が閉塞することがあるため、好ましくない。このようなピラー５２間の閉塞は、２次元配列された複数のピラー５２が設けられる領域の外縁に近いピラー５２において顕著に発生する。
【0098】
【0099】
このような構成により、金属酸化物層５０ａが除去されるときに（図２０参照）、ダミー電極１５１の周囲に付着する残渣物９１の量を減ずることができる。これにより、ダミー電極１５１とダミー電極１５１との間及びダミー電極１５１とダミー電極１５２との間における残渣物９１による閉塞を抑制することができる。
【0100】
また、金属酸化物層５０ａの除去はドライ条件で行われるが（図２０参照）、仮に面積の大きい凸部Ｐｅｒｉ部マーク２２１に金属酸化物層５０ａが含まれる場合、残渣物９１によるチャンバー内の汚染が課題となる。
【0101】
【0102】
このような構成により、図２０に示すように金属酸化物層５０ａ、バリアメタル層５０ｂ及び金属膜５０ｃが反応性イオンエッチングによって除去される場合において、凸部Ｐｅｒｉ部マーク２２１から発生する残渣物９１の量を減ずることができる。これにより、残渣物９１によるチャンバー内の汚染を抑制することができる。したがって、品質の良い半導体装置３０を製造することができる。
【0103】
［第２実施形態］
第２実施形態に係る半導体装置３０について説明する。第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
第２実施形態に係る半導体装置３０について説明する。第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【0104】
図２４に示すように、第１実施形態では、ＺＸ面に平行な断面７０ＺＸで見たときの半導体装置３０について説明したが、第２実施形態では、ＹＺ面に平行な断面７０ＹＺであって、酸化物半導体層７０に含まれる断面７０ＹＺで見たときの半導体装置３０について説明する。
【0105】
以下、第２実施形態に係る半導体装置３０の第１例（以下、第２実施形態第１例と称することがある。）について説明する。
【0106】
（第２実施形態第１例）
上部電極５０は、Ｚ軸－方向すなわち下方の部分３１１（「第１部分」の一例）と、Ｚ軸＋方向すなわち上方の部分３１２（「第２部分」の一例）と、を含む。
上部電極５０は、Ｚ軸－方向すなわち下方の部分３１１（「第１部分」の一例）と、Ｚ軸＋方向すなわち上方の部分３１２（「第２部分」の一例）と、を含む。
【0107】
部分３１１は、酸化物半導体層７０の上端７０ａに接し、Ｙ軸＋方向（「第２方向」の一例）に側面３１１ａ（「第１側面」の一例）を有する。
【0108】
部分３１１は、インジウム及び錫を金属元素として含み、自己の下方に設けられる金属酸化物層５０ａ（「第１金属酸化物電極部」の一例）を少なくとも含む。第２実施形態第１例では、インジウム－錫－酸化物（ＩＴＯ）によって形成される金属酸化物層５０ａが部分３１１の全部に含まれる。
【0109】
部分３１２は、部分３１１に対する上方に設けられ、Ｙ軸＋方向に側面３１２ａ（「第２側面」の一例）を有する。部分３１２は、タングステンを含有し、自己の上方に設けられる金属膜５０ｃ（「パッド」の一例）を少なくとも含む。
【0110】
第２実施形態第１例では、部分３１２は、金属膜５０ｃと、金属膜５０ｃの下方に設けられ、チタン及び窒素を含むバリアメタル層５０ｂ（「第１バリアメタル部」の一例）と、を含む。
【0111】
第２実施形態第１例では、部分３１１における金属酸化物層５０ａの上方の面と、部分３１２におけるバリアメタル層５０ｂの下方の面とは、接する。
【0112】
本実施形態では、断面７０ＹＺにおいて、部分３１１のＹ軸－方向の側面と、部分３１２のＹ軸－方向の側面とは滑らかに連続している。そして、断面７０ＹＺにおいて、部分３１１のＹ軸＋方向の側面３１１ａは、部分３１２のＹ軸＋方向の側面３１２ａよりＹ軸＋方向に位置する。つまり、部分３１１のＹ軸方向の幅は、部分３１２のＹ軸方向の幅より大きい。
【0113】
絶縁層６３（「第２絶縁層」の一例）は、上部電極５０に対してＹ軸－方向に設けられ、かつ、絶縁層４５の上方に設けられる。絶縁層６３は、下方の部分３１３（「第３部分」の一例）と、上方の部分３１４（「第４部分」の一例）とを含む。
【0114】
部分３１３は、絶縁層４５の主面４５ａに接し、Ｙ軸－方向に側面３１３ａ（「第３側面」の一例）を有する。
【0115】
部分３１４は、部分３１３の上方に設けられ、Ｙ軸－方向に側面３１４ａ（「第４側面」の一例）を有する。後述するように、層状の絶縁層６３がエッチングされることによって部分３１３及び３１４が形成されるので、部分３１３及び３１４は、一体となっている。
【0116】
本実施形態では、断面７０ＹＺにおいて、部分３１３のＹ軸＋方向の側面及び部分３１４のＹ軸＋方向の側面は、上部電極５０のＹ軸－方向の側面と接し、かつ、滑らかに連続している。そして、断面７０ＹＺにおいて、部分３１３のＹ軸－方向の側面３１３ａは、部分３１４のＹ軸－方向の側面３１４ａよりＹ軸－方向に位置する。つまり、部分３１３のＹ軸方向の幅は、部分３１４のＹ軸方向の幅より大きい。
【0117】
導電層５１は、上部電極５０及び絶縁層６３の上方に設けられる。導電層５１は、Ｘ軸＋方向（「第３方向」の一例）に沿って延伸する。半導体装置３０には、２つ以上の導電層５１が設けられる。２つ以上の導電層５１は、Ｙ軸方向に一定の間隔で繰り返し設けられる。導電層５１の上方には、絶縁層６６ａ及び６６ｂが設けられる。
【0118】
導電層４２は、Ｙ軸＋方向に延伸する。半導体装置３０には、２つ以上の導電層４２が設けられる。２つ以上の導電層４２は、Ｘ軸＋方向に一定の間隔で繰り返し設けられる。
【0119】
ライナー膜３０１（「第１膜」の一例）は、側面３１２ａと、導電層５１のＹ軸＋方向の側面５１ａと、絶縁層６６ａ及び６６ｂのＹ軸＋方向の側面と、を覆う。
【0120】
ライナー膜３０２（「第２膜」の一例）は、側面３１４ａと、導電層５１のＹ軸－方向の側面５１ｂと、絶縁層６６ａ及び６６ｂのＹ軸－方向の側面と、を覆う。
【0121】
ライナー膜３０１及び３０２は、窒化ケイ素又は酸化アルミニウムによって形成され、酸素の透過を抑制する機能を有する。
【0122】
組４０１は、上部電極５０、酸化物半導体層７０、下部電極３２、絶縁層６３、６６ａ及び６６ｂ並びにライナー膜３０１及び３０２を含む。半導体装置３０には、２つ以上の組４０１が設けられる。２つ以上の組４０１は、導電層５１ごと及び導電層４２ごとに設けられる。
【0123】
以下、連続する２つの組４０１のうち、Ｙ軸－方向の組４０１を組４０１ａ（「第１組」の一例）と称することがある。また、当該連続する２つの組４０１のうち、Ｙ軸＋方向の組４０１を組４０１ｂ（「第２組」の一例）と称することがある。
【0124】
第２実施形態第１例では、組４０１ａにおける部分３１１の側面３１１ａの全部と、組４０１ｂにおける部分３１３の側面３１３ａの全部と、は、接する。
【0125】
組４０１ａと組４０１ｂとの間は、上方が開口し、下方が底面となるＢＬ－ＬＰ溝部３２１が形成される。
【0126】
組４０１ａに含まれるライナー膜３０１と、組４０１ｂに含まれるライナー膜３０２と、は対向する。
【0127】
組４０１ａ及び４０１ｂにそれぞれ含まれるライナー膜３０１及び３０２は、ＢＬ－ＬＰ溝部３２１の側面となっている。
【0128】
組４０１ａと組４０１ｂとの間には、エアギャップ３２１ａが設けられる。エアギャップ３２１ａに対する上方には、絶縁層３２２（「第３絶縁層」の一例）が設けられる。絶縁層３２２は、例えば、ケイ素の酸化物といった絶縁体によって形成される。
【0129】
絶縁層３２２によってエアギャップ３２１ａの上方は閉塞される。これにより、化学機械研磨に対する機械的強度を向上させるとともに、成膜時に膜の材料がエアギャップ３２１ａに入り込むことを抑制することができる。
【0130】
ＢＬ－ＬＰ溝部３２１の底面では、上部電極５０における金属酸化物層５０ａの一部と絶縁層６３における部分３１３の一部とが露出している。
【0131】
［半導体装置の製造方法］
以下、第２実施形態に係る半導体装置の製造方法の一例として第２実施形態第１例の半導体装置３０の製造方法について説明する。
以下、第２実施形態に係る半導体装置の製造方法の一例として第２実施形態第１例の半導体装置３０の製造方法について説明する。
【0132】
まず、図２５に示すように、絶縁層４５の主面４５ａの上方に上部電極５０及び絶縁層６３が形成される。上部電極５０の上方には、金属膜５０ｃすなわちランディングパッドが露出している。
【0133】
次に、図２６に示すように、上部電極５０及び絶縁層６３の上方の面に導電層５１が形成される。そして、導電層５１の上方の面に絶縁層６６ａ及び６６ｂがこの順に形成される。
【0134】
次に、図２７に示すように、絶縁層６６ｂの上方の面に、ＢＬ線を形成するためのハードマスク層８１が形成される。ハードマスク層８１は、Ｘ軸方向に延び、２つ以上設けられる。２つ以上のハードマスク層８１は、Ｙ軸方向に繰り返し設けられる。連続する２つのハードマスク層８１の間は露出している。
【0135】
次に、図２８に示すように、半導体装置３０をエッチング処理することによって、ハードマスク層８１間の露出している部分にＢＬ－ＬＰ溝部３２１が形成される。これにより、上部電極５０の一部が除去されて部分３１１及び３１２が形成される。絶縁層６３の一部が除去されて部分３１３及び３１４が形成される。
【0136】
次に、図２９に示すように、熱ＣＶＤ（Chemical Vapor Deposition）法又はＰＥ（Plasma-enhanced）－ＣＶＤ法などによって、ハードマスク層８１の上方の面及びＢＬ－ＬＰ溝部３２１の内面にライナー膜３００が形成される。
【0137】
次に、図３０に示すように、半導体装置３０をエッチング処理することによって、ハードマスク層８１とライナー膜３００の一部とが除去される。これにより、ライナー膜３０１及び３０２が形成されるとともに、ＢＬ－ＬＰ溝部３２１の底において、上部電極５０における金属酸化物層５０ａの一部と絶縁層６３における部分３１３の一部とが露出する。
【0138】
次に、図３１に示すように、ＰＥ－ＣＶＤ法若しくはＬＰ（Low-Pressure）－ＣＶＤ法又は塗布による製膜によって半導体装置３０の上方に絶縁層３２２が形成される。これにより、ＢＬ－ＬＰ溝部３２１の上方が絶縁層３２２によって塞がれ、組４０１ａのライナー膜３０１と組４０１ｂのライナー膜３０２との間がエアギャップ３２１ａとなる。
【0139】
次に、図２４に示すように、絶縁層３２２の上方が化学機械研磨されることによって、第２実施形態第１例の半導体装置３０が完成する。
【0140】
（効果）
電界効果トランジスタ４０の電気特性の向上を目的として、電界効果トランジスタ４０が形成された後、酸素還流下で熱処理が行われ、金属酸化物層５０ａを通じて酸化物半導体層７０に酸素が供給されることがある。
電界効果トランジスタ４０の電気特性の向上を目的として、電界効果トランジスタ４０が形成された後、酸素還流下で熱処理が行われ、金属酸化物層５０ａを通じて酸化物半導体層７０に酸素が供給されることがある。
【0141】
仮に、ライナー膜３０１及び３０２が形成されない場合、タングステンを含む金属膜５０ｃ及び導電層５１が異常酸化することがある。また、このとき、金属膜５０ｃ及び導電層５１が膨張し、半導体装置３０が機械的に変形することがある。
【0142】
これに対して、本実施形態では、図２４に示すように、金属膜５０ｃ及び導電層５１が露出して酸素と反応しないように、酸素の透過を抑制する機能を有するライナー膜３０１及び３０２によって金属膜５０ｃ及び導電層５１が覆われる。
【0143】
これにより、金属膜５０ｃ及び導電層５１と酸素とが接触する機会を減ずることができるので、金属膜５０ｃ及び導電層５１の異常酸化を抑制することができる。また、金属膜５０ｃ及び導電層５１の膨張を抑制し、ひいては半導体装置３０が機械的に変形することを抑制することができる。したがって、品質の良い半導体装置３０を製造することができる。
【0144】
以下、第２実施形態に係る半導体装置３０の第２例（以下、第２実施形態第２例と称することがある。）について説明する。
【0145】
（第２実施形態第２例）
図３２に示すように、第２実施形態第２例の半導体装置３０は、ＢＬ－ＬＰ溝部３２１の内部にエアギャップ３２１ａが形成されない点で、図２４に示す第２実施形態第１例の半導体装置３０と異なる。
図３２に示すように、第２実施形態第２例の半導体装置３０は、ＢＬ－ＬＰ溝部３２１の内部にエアギャップ３２１ａが形成されない点で、図２４に示す第２実施形態第１例の半導体装置３０と異なる。
【0146】
絶縁層３２３（「第４絶縁層」の一例）は、組４０１ａと組４０１ｂとの間に設けられる。詳細には、ＢＬ－ＬＰ溝部３２１の内部は、絶縁層３２３によって充填されている。絶縁層３２３は、酸化ケイ素といった酸素透過性の絶縁体によって形成される。絶縁層３２３が酸素を透過させる能力は、ライナー膜３０１及び３０２が酸素を透過させる能力より大きい。
【0147】
［第２実施形態第２例の半導体装置３０の製造方法］
第２実施形態第２例の半導体装置３０の製造方法は、半導体装置３０の上方に絶縁層３２２が形成される代わりに（図３１参照）、ＰＥ－ＣＶＤ法又はＬＰ－ＣＶＤ法によって絶縁層３２３がＢＬ－ＬＰ溝部３２１の内部にデポジションされる。
第２実施形態第２例の半導体装置３０の製造方法は、半導体装置３０の上方に絶縁層３２２が形成される代わりに（図３１参照）、ＰＥ－ＣＶＤ法又はＬＰ－ＣＶＤ法によって絶縁層３２３がＢＬ－ＬＰ溝部３２１の内部にデポジションされる。
【0148】
以下、第２実施形態に係る半導体装置３０の第３例（以下、第２実施形態第３例と称することがある。）について説明する。
【0149】
（第２実施形態第３例）
図３３に示すように、第２実施形態第３例の半導体装置３０は、ＢＬ－ＬＰ溝部３２１の内部において、エアギャップ３２１ａを残しつつ絶縁層３２３がさらに形成される点で、図２４に示す第２実施形態第１例の半導体装置３０と異なる。
図３３に示すように、第２実施形態第３例の半導体装置３０は、ＢＬ－ＬＰ溝部３２１の内部において、エアギャップ３２１ａを残しつつ絶縁層３２３がさらに形成される点で、図２４に示す第２実施形態第１例の半導体装置３０と異なる。
【0150】
絶縁層３２３（「第４絶縁層」の一例）は、エアギャップ３２１ａに対する下方に設けられる。詳細には、絶縁層３２３は、組４０１ａと組４０１ｂとの間におけるＢＬ－ＬＰ溝部３２１の底において、ライナー膜３０１及び３０２、上部電極５０における金属酸化物層５０ａの一部並びに絶縁層６３における部分３１３の一部と接するように形成される。
【0151】
［第２実施形態第３例の半導体装置３０の製造方法］
図３０に示すように、半導体装置３０がエッチング処理されることによってハードマスク層８１とライナー膜３００の一部とが除去された後、図３４に示すように、ＰＥ－ＣＶＤ法又はＬＰ－ＣＶＤ法によって絶縁層３２３がＢＬ－ＬＰ溝部３２１の底に形成される。
図３０に示すように、半導体装置３０がエッチング処理されることによってハードマスク層８１とライナー膜３００の一部とが除去された後、図３４に示すように、ＰＥ－ＣＶＤ法又はＬＰ－ＣＶＤ法によって絶縁層３２３がＢＬ－ＬＰ溝部３２１の底に形成される。
【0152】
次に、図３５に示すように、ＰＥ－ＣＶＤ法若しくはＬＰ－ＣＶＤ法又は塗布による製膜によって半導体装置３０の上方に絶縁層３２２が形成される。これにより、ＢＬ－ＬＰ溝部３２１の上方が絶縁層３２２によって塞がれ、組４０１ａのライナー膜３０１と組４０１ｂのライナー膜３０２と絶縁層３２２と絶縁層３２３とで囲まれる空間がエアギャップ３２１ａとなる。
【0153】
次に、図３３に示すように、絶縁層３２２の上方が化学機械研磨されることによって、第２実施形態第３例の半導体装置３０が完成する。
【0154】
以下、第２実施形態に係る半導体装置３０の第４例（以下、第２実施形態第４例と称することがある。）について説明する。
【0155】
（第２実施形態第４例）
図３６に示すように、第２実施形態第４例の半導体装置３０は、組４０１ａにおける部分３１１の側面３１１ａの全部と、組４０１ｂにおける部分３１３の側面３１３ａの全部とが接しない点で、図２４に示す第２実施形態第１例の半導体装置３０と異なる。
図３６に示すように、第２実施形態第４例の半導体装置３０は、組４０１ａにおける部分３１１の側面３１１ａの全部と、組４０１ｂにおける部分３１３の側面３１３ａの全部とが接しない点で、図２４に示す第２実施形態第１例の半導体装置３０と異なる。
【0156】
第２実施形態第４例の半導体装置３０では、組４０１ａにおける部分３１１の側面３１１ａの下方の一部と、組４０１ｂにおける部分３１３の側面３１３ａの全部とは、接する。これにより、上部電極５０における部分３１１の上方と、絶縁層６３における部分３１４の下方との間に、凹部３２１ｂが形成される。
【0157】
金属膜５０ｃに対するエッチングレートより絶縁層６３に対するエッチングレートが大きいプロセス条件を設定することによって、第２実施形態第４例の半導体装置３０を容易に製造することができる。
【0158】
以下、第２実施形態に係る半導体装置３０の第５例（以下、第２実施形態第５例と称することがある。）について説明する。
【0159】
（第２実施形態第５例）
図３７に示すように、第２実施形態第５例の半導体装置３０は、凹部３２１ｂのＹ軸－方向の側面にライナー膜３０４が設けられる点で、図３６に示す第２実施形態第４例の半導体装置３０と異なる。
図３７に示すように、第２実施形態第５例の半導体装置３０は、凹部３２１ｂのＹ軸－方向の側面にライナー膜３０４が設けられる点で、図３６に示す第２実施形態第４例の半導体装置３０と異なる。
【0160】
第２実施形態第５例の半導体装置３０は、図３６に示す第２実施形態第４例の半導体装置３０と比べて、側面３１１ａにおける上方の一部を覆うライナー膜３０４（「第４膜」の一例）をさらに備える。ライナー膜３０４は、窒化ケイ素又は酸化アルミニウムによって形成され、酸素の透過を抑制する機能を有する。
【0161】
以下、第２実施形態に係る半導体装置３０の第６例（以下、第２実施形態第６例と称することがある。）について説明する。
【0162】
（第２実施形態第６例）
図３８に示すように、第２実施形態第６例の半導体装置３０は、絶縁層６３のＹ軸－方向の側面が滑らかであり、絶縁層４５にまで凹部４５ｂが到達している点で、図３６に示す第２実施形態第４例の半導体装置３０と異なる。
図３８に示すように、第２実施形態第６例の半導体装置３０は、絶縁層６３のＹ軸－方向の側面が滑らかであり、絶縁層４５にまで凹部４５ｂが到達している点で、図３６に示す第２実施形態第４例の半導体装置３０と異なる。
【0163】
第２実施形態第６例の半導体装置３０では、組４０１ａにおける上部電極５０と、組４０１ｂにおける絶縁層６３とは、離れている。
【0164】
絶縁層４５には、組４０１ａの部分３１１と組４０１ｂの絶縁層６３との間において上方に開口する凹部４５ｂが形成される。
【0165】
ライナー膜３０２は、凹部４５ｂのＹ軸＋方向の一部と、絶縁層６３におけるＹ軸－方向の側面６３ａと、導電層５１のＹ軸－方向の側面５１ｂと、絶縁層６６ａ及び６６ｂのＹ軸－方向の側面と、を覆う。
【0166】
金属膜５０ｃに対するエッチングレートより絶縁層６３に対するエッチングレートが大きいプロセス条件を設定することによって、第２実施形態第６例の半導体装置３０を容易に製造することができる。
【0167】
凹部４５ｂの底面及びＹ軸－方向の一部は、絶縁層４５が露出している。このように露出している絶縁層４５を通じて酸化物半導体層７０に酸素を供給することができる。また、部分３１１における金属酸化物層５０ａのＹ軸＋方向の側面も露出しているので、当該側面を通じて酸化物半導体層７０に酸素を供給することができる。
【0168】
以下、第２実施形態に係る半導体装置３０の第７例（以下、第２実施形態第７例と称することがある。）について説明する。
【0169】
（第２実施形態第７例）
図３９に示すように、第２実施形態第７例の半導体装置３０は、凹部４５ｂのＹ軸－方向の側面にライナー膜３０４が設けられる点で、図３８に示す第２実施形態第６例の半導体装置３０と異なる。
図３９に示すように、第２実施形態第７例の半導体装置３０は、凹部４５ｂのＹ軸－方向の側面にライナー膜３０４が設けられる点で、図３８に示す第２実施形態第６例の半導体装置３０と異なる。
【0170】
第２実施形態第７例の半導体装置３０は、図３８に示す第２実施形態第６例の半導体装置３０と比べて、上部電極５０における部分３１１の側面３１１ａの全部と、凹部４５ｂのＹ軸－方向の一部とを覆うライナー膜３０４（「第４膜」の一例）をさらに備える。
【0171】
以下、第２実施形態に係る半導体装置３０の第８例（以下、第２実施形態第８例と称することがある。）について説明する。
【0172】
（第２実施形態第８例）
図４０に示すように、第２実施形態第８例の半導体装置３０は、組４０１ａにおける部分３１１の側面３１１ａの全部と、組４０１ｂにおける部分３１３の側面３１３ａの全部とが接しない点点で、図２４に示す第２実施形態第１例の半導体装置３０と異なる。
図４０に示すように、第２実施形態第８例の半導体装置３０は、組４０１ａにおける部分３１１の側面３１１ａの全部と、組４０１ｂにおける部分３１３の側面３１３ａの全部とが接しない点点で、図２４に示す第２実施形態第１例の半導体装置３０と異なる。
【0173】
第２実施形態第８例の半導体装置３０では、組４０１ａにおける部分３１１の側面３１１ａの全部と、組４０１ｂにおける部分３１３の側面３１３ａの下方の一部とは、接する。
絶縁層６３に対するエッチングレートより金属膜５０ｃに対するエッチングレートが大きいプロセス条件を設定することによって、第２実施形態第８例の半導体装置３０を容易に製造することができる。
絶縁層６３に対するエッチングレートより金属膜５０ｃに対するエッチングレートが大きいプロセス条件を設定することによって、第２実施形態第８例の半導体装置３０を容易に製造することができる。
【0174】
以下、第２実施形態に係る半導体装置３０の第９例（以下、第２実施形態第９例と称することがある。）について説明する。
【0175】
（第２実施形態第９例）
図４１に示すように、第２実施形態第９例の半導体装置３０は、絶縁層６３における部分３１３の側面３１３ａの上方にライナー膜３０３が設けられる点で、図４０に示す第２実施形態第８例の半導体装置３０と異なる。
図４１に示すように、第２実施形態第９例の半導体装置３０は、絶縁層６３における部分３１３の側面３１３ａの上方にライナー膜３０３が設けられる点で、図４０に示す第２実施形態第８例の半導体装置３０と異なる。
【0176】
第２実施形態第９例の半導体装置３０は、図４０に示す第２実施形態第８例の半導体装置３０と比べて、側面３１３ａにおける上方の一部を覆うライナー膜３０３（「第３膜」の一例）をさらに備える。ライナー膜３０３は、窒化ケイ素又は酸化アルミニウムによって形成され、酸素の透過を抑制する機能を有する。
【0177】
以下、第２実施形態に係る半導体装置３０の第１０例（以下、第２実施形態第１０例と称することがある。）について説明する。
【0178】
（第２実施形態第１０例）
図４２に示すように、第２実施形態第１０例の半導体装置３０は、上部電極５０におけるバリアメタル層５０ｂが部分３１１及び３１２にわたって設けられる点で、図３８に示す第２実施形態第６例の半導体装置３０と異なる。
図４２に示すように、第２実施形態第１０例の半導体装置３０は、上部電極５０におけるバリアメタル層５０ｂが部分３１１及び３１２にわたって設けられる点で、図３８に示す第２実施形態第６例の半導体装置３０と異なる。
【0179】
第２実施形態第１０例の半導体装置３０では、バリアメタル層５０ｂは、部分３１２の一部であって、金属膜５０ｃ下方に位置する当該一部である部分３１２Ｌと、部分３１１の一部であって、金属酸化物層５０ａより上方に位置する当該一部である部分３１１Ｕと、にわたって設けられる。
【0180】
部分３１１Ｕにおけるバリアメタル層５０ｂの上方の面のＹ軸－方向の一部及びＹ軸－方向の側面は、露出する。
【0181】
部分３１１における金属酸化物層５０ａの上方の面はバリアメタル層５０ｂによって覆われるが、部分３１１における金属酸化物層５０ａのＹ軸＋方向の側面は露出している。また、凹部４５ｂの底面及びＹ軸－方向の一部は、絶縁層４５が露出している。このように露出している金属酸化物層５０ａのＹ軸＋方向の側面及び絶縁層４５を通じて酸化物半導体層７０に酸素を供給することができる。
【0182】
以下、第２実施形態に係る半導体装置３０の第１１例（以下、第２実施形態第１１例と称することがある。）について説明する。
【0183】
（第２実施形態第１１例）
図４３に示すように、第２実施形態第１１例の半導体装置３０は、上部電極５０におけるバリアメタル層５０ｂが部分３１１及び３１２にわたって設けられる点で、図３９に示す第２実施形態第７例の半導体装置３０と異なる。
図４３に示すように、第２実施形態第１１例の半導体装置３０は、上部電極５０におけるバリアメタル層５０ｂが部分３１１及び３１２にわたって設けられる点で、図３９に示す第２実施形態第７例の半導体装置３０と異なる。
【0184】
第２実施形態第１１例の半導体装置３０では、バリアメタル層５０ｂは、部分３１２の一部であって、金属膜５０ｃ下方に位置する当該一部である部分３１２Ｌと、部分３１１の一部であって、金属酸化物層５０ａより上方に位置する当該一部である部分３１１Ｕと、にわたって設けられる。
【0185】
部分３１１Ｕにおけるバリアメタル層５０ｂの上方の面のＹ軸－方向の一部は、露出する。部分３１１Ｕにおけるバリアメタル層５０ｂのＹ軸－方向の側面は、ライナー膜３０４によって覆われる。
【0186】
部分３１１における金属酸化物層５０ａの上方の面が部分３１１Ｕにおけるバリアメタル層５０ｂによって覆われ、かつ、部分３１１における金属酸化物層５０ａのＹ軸＋方向の面がライナー膜３０４によって覆われる。このため、金属酸化物層５０ａを通じて酸化物半導体層７０に酸素を供給することが困難である。
【0187】
一方、凹部４５ｂの底面は、絶縁層４５が露出している。このように露出している絶縁層４５を通じて酸化物半導体層７０に酸素を供給することができる。
【0188】
なお、第２実施形態第４例～第１１例の半導体装置３０では、ＢＬ－ＬＰ溝部３２１の内部にエアギャップ３２１ａ及び絶縁層３２２が設けられる構成について説明したが、これに限定するものではない。図３２に示すように、ＢＬ－ＬＰ溝部３２１の内部が絶縁層３２３によって充填される構成であってもよいし、図３３に示すように、絶縁層３２３がＢＬ－ＬＰ溝部３２１の底に形成される構成であってもよい。
【0189】
（ａ）実施形態では、電界効果トランジスタ４０がＯＳ－ＲＡＭに用いられる構成について説明したが、これに限定するものではない。電界効果トランジスタ４０は、ＯＳ－ＲＡＭ以外の半導体装置に適用することも可能である。
【0190】
以上、具体例を参照しつつ本実施形態について説明した。しかし、本開示はこれらの具体例に限定されるものではない。これら具体例に、当業者が適宜設計変更を加えたものも、本開示の特徴を備えている限り、本開示の範囲に包含される。前述した各具体例が備える各要素およびその配置、条件、形状などは、例示したものに限定されるわけではなく適宜変更することができる。前述した各具体例が備える各要素は、技術的な矛盾が生じない限り、適宜組み合わせを変えることができる。
【符号の説明】
【0191】
１０…半導体基板
１１…回路
２０…キャパシタ
２１、２３、３３…導電体
２２…絶縁膜
２４、２５…キャパシタ電極
３０…半導体装置
３２…下部電極
３４、３５…絶縁層
４０…電界効果トランジスタ
４２…導電層
４３…ゲート絶縁膜
４５…絶縁層
４５ａ…主面
４５ｂ…凹部
５０…上部電極
５０ａ…金属酸化物層
５０ｂ…バリアメタル層
５０ｃ…金属膜
５１…導電層
５１ａ、５１ｂ…側面
５２…ピラー
６１…ハードマスク層
６３…絶縁層
６３ａ…側面
６４…絶縁層
６５…ハードマスク層
６６ａ、６６ｂ…絶縁層
７０…酸化物半導体層
７０ａ…上端
７０ｂ…下端
７０ＹＺ、７０ＺＸ…断面
７１、７２…孔部
８１…ハードマスク層
８２…絶縁層
９１…残渣物
１０１…半導体記憶装置
１５１、１５２…ダミー電極
１５１ａ…第２金属膜
１５２ａ…第３金属膜
１５２ｂ…第２導電膜
１６１…マーク電極
１６１ａ…第２金属膜
２０１…ＬＰアレイ部
２１１…ダミーＬＰアレイ部
２２１…凸部Ｐｅｒｉ部マーク
３００、３０１、３０２、３０３、３０４…ライナー膜
３１１、３１１Ｕ、３１２、３１２Ｌ、３１３、３１４…部分
３１１ａ、３１２ａ、３１３ａ、３１４ａ…側面
３２１…ＢＬ－ＬＰ溝部
３２１ａ…エアギャップ
３２１ｂ…凹部
３２２３２３…絶縁層
４０１、４０１ａ、４０１ｂ…組
Ａ１、Ａ２…エリア
Ｅ１、Ｅ２…外縁
１１…回路
２０…キャパシタ
２１、２３、３３…導電体
２２…絶縁膜
２４、２５…キャパシタ電極
３０…半導体装置
３２…下部電極
３４、３５…絶縁層
４０…電界効果トランジスタ
４２…導電層
４３…ゲート絶縁膜
４５…絶縁層
４５ａ…主面
４５ｂ…凹部
５０…上部電極
５０ａ…金属酸化物層
５０ｂ…バリアメタル層
５０ｃ…金属膜
５１…導電層
５１ａ、５１ｂ…側面
５２…ピラー
６１…ハードマスク層
６３…絶縁層
６３ａ…側面
６４…絶縁層
６５…ハードマスク層
６６ａ、６６ｂ…絶縁層
７０…酸化物半導体層
７０ａ…上端
７０ｂ…下端
７０ＹＺ、７０ＺＸ…断面
７１、７２…孔部
８１…ハードマスク層
８２…絶縁層
９１…残渣物
１０１…半導体記憶装置
１５１、１５２…ダミー電極
１５１ａ…第２金属膜
１５２ａ…第３金属膜
１５２ｂ…第２導電膜
１６１…マーク電極
１６１ａ…第２金属膜
２０１…ＬＰアレイ部
２１１…ダミーＬＰアレイ部
２２１…凸部Ｐｅｒｉ部マーク
３００、３０１、３０２、３０３、３０４…ライナー膜
３１１、３１１Ｕ、３１２、３１２Ｌ、３１３、３１４…部分
３１１ａ、３１２ａ、３１３ａ、３１４ａ…側面
３２１…ＢＬ－ＬＰ溝部
３２１ａ…エアギャップ
３２１ｂ…凹部
３２２３２３…絶縁層
４０１、４０１ａ、４０１ｂ…組
Ａ１、Ａ２…エリア
Ｅ１、Ｅ２…外縁
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】