知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024136108
(43)【公開日】2024-10-04
(54)【発明の名称】半導体装置及び電力変換装置
(51)【国際特許分類】
H01L 29/78 20060101AFI20240927BHJP
H01L 29/739 20060101ALI20240927BHJP
【ＦＩ】
H01L29/78 652Q
H01L29/78 655A
H01L29/78 655F
H01L29/78 652L
H01L29/78 652M
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2023047086
(22)【出願日】2023-03-23
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(71)【出願人】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(72)【発明者】
【氏名】川城 史義
(57)【要約】
【課題】プリント基板への実装が容易な半導体装置、及びその半導体装置を備えた電力変換装置を提供する。
【解決手段】実施形態の半導体装置は、半導体チップ１０、ドレイン電極板１１、ソース電極板１２、ゲート電極板１３、モールド層１６、被覆膜１７、及び被覆膜１８を備える。半導体チップ１０は、第１面にドレイン領域を有し、第１面に対向する第２面にソース領域及びゲート領域を有する。ドレイン電極板１１はドレイン領域に設けられる。ソース電極板１２はソース領域に設けられる。ゲート電極板１３はゲート領域に設けられる。モールド層１６は、半導体チップ、ソース電極板、及びゲート電極板の側面に設けられる。被覆膜１７は、ドレイン電極板の下面及び側面、ソース電極板の上面、及びゲート電極板の上面に設けられる。被覆膜１８は、モールド層１６の上面及び側面に設けられる。
【選択図】図３
【解決手段】実施形態の半導体装置は、半導体チップ１０、ドレイン電極板１１、ソース電極板１２、ゲート電極板１３、モールド層１６、被覆膜１７、及び被覆膜１８を備える。半導体チップ１０は、第１面にドレイン領域を有し、第１面に対向する第２面にソース領域及びゲート領域を有する。ドレイン電極板１１はドレイン領域に設けられる。ソース電極板１２はソース領域に設けられる。ゲート電極板１３はゲート領域に設けられる。モールド層１６は、半導体チップ、ソース電極板、及びゲート電極板の側面に設けられる。被覆膜１７は、ドレイン電極板の下面及び側面、ソース電極板の上面、及びゲート電極板の上面に設けられる。被覆膜１８は、モールド層１６の上面及び側面に設けられる。
【選択図】図３
【特許請求の範囲】
【請求項1】
第１面にドレイン領域を有し、前記第１面に対向する第２面にソース領域及びゲート領域を有する半導体チップと、
前記ドレイン領域に設けられたドレイン電極板と、
前記ソース領域に設けられたソース電極板と、
前記ゲート領域に設けられたゲート電極板と、
前記半導体チップ、前記ソース電極板、及び前記ゲート電極板の側面に設けられたモールド層と、
前記ドレイン電極板の下面及び側面、前記ソース電極板の上面、及び前記ゲート電極板の上面に設けられた第１被覆膜と、
前記モールド層の上面及び側面に設けられた第２被覆膜と、
を具備する半導体装置。
前記ドレイン領域に設けられたドレイン電極板と、
前記ソース領域に設けられたソース電極板と、
前記ゲート領域に設けられたゲート電極板と、
前記半導体チップ、前記ソース電極板、及び前記ゲート電極板の側面に設けられたモールド層と、
前記ドレイン電極板の下面及び側面、前記ソース電極板の上面、及び前記ゲート電極板の上面に設けられた第１被覆膜と、
前記モールド層の上面及び側面に設けられた第２被覆膜と、
を具備する半導体装置。
【請求項2】
前記ドレイン電極板、前記ソース電極板、及び前記ゲート電極板の各々は、Ｃｕを含みかつ厚さが５０μｍ以上である請求項１に記載の半導体装置。
【請求項3】
前記ドレイン電極板、前記ソース電極板、及び前記ゲート電極板の各々は、Ｃｕを含みかつ厚さが１５０μｍ以上３００μｍ以下である請求項１に記載の半導体装置。
【請求項4】
前記半導体チップの前記ドレイン領域と前記ドレイン電極板との間に設けられた第１電極層をさらに備え、
前記第１電極層は、Ａｌ、Ｎｉ、Ａｕの積層構造、Ａｌ、Ｎｉ、Ｐｄ、Ａｕの積層構造、Ａｌ、Ｃｕの積層構造、あるいはＣｕ単層構造のいずれか１つを含む請求項１に記載の半導体装置。
前記第１電極層は、Ａｌ、Ｎｉ、Ａｕの積層構造、Ａｌ、Ｎｉ、Ｐｄ、Ａｕの積層構造、Ａｌ、Ｃｕの積層構造、あるいはＣｕ単層構造のいずれか１つを含む請求項１に記載の半導体装置。
【請求項5】
前記第１電極層と前記ドレイン電極板との間に設けられた第１導電層をさらに備え、
前記第１導電層は、Ａｇ、Ｃｕ、ＣｕＳｎ、ＡｇＳｎ、ＡｕＳｎ、ＰｂＳｎの少なくともいずれか１つを含む請求項４に記載の半導体装置。
前記第１導電層は、Ａｇ、Ｃｕ、ＣｕＳｎ、ＡｇＳｎ、ＡｕＳｎ、ＰｂＳｎの少なくともいずれか１つを含む請求項４に記載の半導体装置。
【請求項6】
前記半導体チップの前記ソース領域と前記ソース電極板との間に設けられた第２電極層と、前記半導体チップの前記ゲート領域と前記ゲート電極板との間に設けられた第３電極層とさらに備え、
前記第２電極層及び前記第３電極層の各々は、Ａｌ、Ｎｉ、Ａｕの積層構造、Ａｌ、Ｎｉ、Ｐｄ、Ａｕの積層構造、Ａｌ、Ｃｕの積層構造、あるいはＣｕ単層構造のいずれか１つを含む請求項１に記載の半導体装置。
前記第２電極層及び前記第３電極層の各々は、Ａｌ、Ｎｉ、Ａｕの積層構造、Ａｌ、Ｎｉ、Ｐｄ、Ａｕの積層構造、Ａｌ、Ｃｕの積層構造、あるいはＣｕ単層構造のいずれか１つを含む請求項１に記載の半導体装置。
【請求項7】
前記第２電極層と前記ソース電極板との間に設けられた第２導電層と、前記第３電極層と前記ゲート電極板との間に設けられた第３導電層とをさらに備え、
前記第２導電層及び前記第３導電層の各々は、Ａｇ、Ｃｕ、ＣｕＳｎ、ＡｇＳｎ、ＡｕＳｎ、ＰｂＳｎの少なくともいずれか１つを含む請求項６に記載の半導体装置。
前記第２導電層及び前記第３導電層の各々は、Ａｇ、Ｃｕ、ＣｕＳｎ、ＡｇＳｎ、ＡｕＳｎ、ＰｂＳｎの少なくともいずれか１つを含む請求項６に記載の半導体装置。
【請求項8】
前記第１被覆膜は、ベンゾトリアゾ－ル（ＢＴＡ）を含む請求項１に記載の半導体装置。
【請求項9】
前記第１被覆膜は、Ｓｎを含む膜、Ｎｉ及びＡｕを含む膜、Ｎｉ、Ｐｄ及びＡｕを含む膜のいずれか１つである請求項１に記載の半導体装置。
【請求項10】
前記ドレイン電極板、前記半導体チップ、及び前記ソース電極板の順で配置された積層構造を有し、
前記積層構造の厚さが５００μｍ以下である請求項１に記載の半導体装置。
前記積層構造の厚さが５００μｍ以下である請求項１に記載の半導体装置。
【請求項11】
第１絶縁板と、
前記第１絶縁板の上方に設けられた第２絶縁板と、
前記第１絶縁板と前記第２絶縁板との間に設けられた第１半導体装置と、
を具備し、
前記第１半導体装置は、
第１面にドレイン領域を有し、前記第１面に対向する第２面にソース領域及びゲート領域を有する半導体チップと、
前記ドレイン領域に設けられたドレイン電極板と、
前記ソース領域に設けられたソース電極板と、
前記ゲート領域に設けられたゲート電極板と、
を有する電力変換装置。
前記第１絶縁板の上方に設けられた第２絶縁板と、
前記第１絶縁板と前記第２絶縁板との間に設けられた第１半導体装置と、
を具備し、
前記第１半導体装置は、
第１面にドレイン領域を有し、前記第１面に対向する第２面にソース領域及びゲート領域を有する半導体チップと、
前記ドレイン領域に設けられたドレイン電極板と、
前記ソース領域に設けられたソース電極板と、
前記ゲート領域に設けられたゲート電極板と、
を有する電力変換装置。
【請求項12】
前記第１絶縁板と前記第２絶縁板との間に設けられた第２半導体装置をさらに備え、
前記第２半導体装置は、
第１面にドレイン領域を有し、前記第１面に対向する第２面にソース領域及びゲート領域を有する半導体チップと、
前記ドレイン領域に設けられたドレイン電極板と、
前記ソース領域に設けられたソース電極板と、
前記ゲート領域に設けられたゲート電極板と、
を有する請求項１１に記載の電力変換装置。
前記第２半導体装置は、
第１面にドレイン領域を有し、前記第１面に対向する第２面にソース領域及びゲート領域を有する半導体チップと、
前記ドレイン領域に設けられたドレイン電極板と、
前記ソース領域に設けられたソース電極板と、
前記ゲート領域に設けられたゲート電極板と、
を有する請求項１１に記載の電力変換装置。
【請求項13】
前記第１絶縁板と前記第２絶縁板との間に設けられ、前記第１半導体装置を挟むように配置された絶縁材をさらに備える請求項１１に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置及び電力変換装置に関する。
【背景技術】
【0002】
電力変換装置（例えば、ＤＣ－ＤＣコンバータ）に用いられるスイッチング素子として、プリント基板に表面実装されるパワーＭＯＳＦＥＴ等の半導体装置が知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２２－９５５１５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
プリント基板への実装が容易な半導体装置、及びその半導体装置を備えた電力変換装置を提供する。
【課題を解決するための手段】
【0005】
実施形態の半導体装置は、第１面にドレイン領域を有し、前記第１面に対向する第２面にソース領域及びゲート領域を有する半導体チップと、前記ドレイン領域に設けられたドレイン電極板と、前記ソース領域に設けられたソース電極板と、前記ゲート領域に設けられたゲート電極板と、前記半導体チップ、前記ソース電極板、及び前記ゲート電極板の側面に設けられたモールド層と、前記ドレイン電極板の下面及び側面、前記ソース電極板の上面、及び前記ゲート電極板の上面に設けられた第１被覆膜と、前記モールド層の上面及び側面に設けられた第２被覆膜とを具備する。
【図面の簡単な説明】
【0006】
【図1】第１実施形態に係る半導体装置の斜視図である。
【図2】第１実施形態に係る半導体装置の上面図である。
【図4】第１実施形態に係る半導体チップと導電層を詳細に示す断面図である。
【図5】第２実施形態に係る半導体装置の上面図である。
【図7】第２実施形態に係る半導体チップと導電層を詳細に示す断面図である。
【図8】第３実施形態に係る電力変換装置の回路図である。
【図9】第３実施形態に係る電力変換装置の上面図である。
【図11】第４実施形態に係る電力変換装置の上面図である。
【図13】第５実施形態に係る電力変換装置の断面図である。
【発明を実施するための形態】
【0007】
以下、図面を参照して実施形態について説明する。以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。また、以下に示す実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、構成部品の材質、形状、構造、及び配置等を下記のものに特定するものではない。また、以下で参照される図面において、本明細書では、図を見易くするために絶縁層や被覆膜、配線やコンタクト等の構成要素が適宜省略されている。
【0008】
１．第１実施形態
第１実施形態の半導体装置について説明する。半導体装置は、例えばスイッチング素子としてのＭＯＳ電界効果トランジスタ（以下、ＭＯＳＦＥＴと称する）を備える。第１実施形態のＭＯＳＦＥＴは、第１面（あるいは、下面、裏面）にドレインを有し、第１面に対向する第２面（あるいは、上面、表面）にソース及びゲートを有する。ＭＯＳＦＥＴは、電力変換装置、例えば、ＤＣ－ＤＣコンバータあるいはインバータに用いられる。なお、ＭＯＳＦＥＴを電力変換装置に適用した例は第３実施形態以降で説明する。
第１実施形態の半導体装置について説明する。半導体装置は、例えばスイッチング素子としてのＭＯＳ電界効果トランジスタ（以下、ＭＯＳＦＥＴと称する）を備える。第１実施形態のＭＯＳＦＥＴは、第１面（あるいは、下面、裏面）にドレインを有し、第１面に対向する第２面（あるいは、上面、表面）にソース及びゲートを有する。ＭＯＳＦＥＴは、電力変換装置、例えば、ＤＣ－ＤＣコンバータあるいはインバータに用いられる。なお、ＭＯＳＦＥＴを電力変換装置に適用した例は第３実施形態以降で説明する。
【0009】
図１は、第１実施形態の半導体装置の斜視図である。図２は第１実施形態の半導体装置の上面図であり、図３は図２に示す半導体装置のIII－III線に沿った断面図である。これらの図を含む以降の図面において、半導体装置の第１面に平行で互いに直交する２方向をＸ方向及びＹ方向とし、これらＸ方向及びＹ方向を含む面（ＸＹ面）に直交する方向をＺ方向とする。なお、図１及び図２では、被腹膜及びモールド層等が省略されている。
【0010】
図１、図２及び図３に示すように、半導体装置１は、半導体チップ１０、ドレイン電極板（あるいは、ドレイン電極層）１１、ソース電極板（あるいは、ソース電極層）１２、ゲート電極板（あるいは、ゲート電極層）１３、導電層１４、１５ａ、１５ｂ、モールド層１６、並びに被覆膜１７及び１８を備える。
【0011】
半導体チップ１０は、例えば、ＭＯＳＦＥＴを構成する。半導体チップ１０は、Ｚ方向に直交する第１面と、第１面に対向する第２面とを持つ。第１面は、図３に示す半導体チップ１０の下面であり、第２面は、図３に示す半導体チップ１０の上面である。半導体チップ１０は、第１面にドレイン領域を有し、第２面にソース領域及びゲート領域を有する。
【0012】
半導体チップ１０は、ドレイン電極板１１と、ソース電極板１２及びゲート電極板１３との間に設けられる。すなわち、半導体チップ１０のドレイン領域の下には、ドレイン電極板１１が設けられる。半導体チップ１０のソース領域上には、ソース電極板１２が設けられる。さらに、半導体チップ１０のゲート領域上には、ゲート電極板１３が設けられる。
【0013】
ドレイン電極板１１は薄板状を有し、例えば、リードフレームを含む。ドレイン電極板１１の厚さは、例えば、５０μｍ以上、あるいは１５０μｍ以上３００μｍ以下である。ドレイン電極板１１と同様に、ソース電極板１２は薄板状を有し、例えば、リードフレームを含む。ソース電極板１２の厚さは、例えば、５０μｍ以上、あるいは１５０μｍ以上３００μｍ以下である。ゲート電極板１３は薄板状を有し、例えば、リードフレームを含む。ゲート電極板１３の厚さは、例えば、５０μｍ以上、あるいは１５０μｍ以上３００μｍ以下である。ドレイン電極板１１、ソース電極板１２、及びゲート電極板１３は、例えばＣｕを含む。
【0014】
以下に、半導体チップ１０のソース領域、ドレイン領域及びゲート領域と導電層１４、１５ａ及び１５ｂの構造について説明する。図４は、半導体チップ１０と導電層１４、１５ａ及び１５ｂを詳細に示す断面図である。
【0015】
半導体チップ１０のドレイン領域とドレイン電極板１１との間には、導電層１４が設けられる。ドレイン領域Ｄａ下に電極層Ｄｂが配置される。電極層Ｄｂ下に導電層１４を介してドレイン電極板１１が配置される。
【0016】
ドレイン領域Ｄａは、例えばｎ型半導体層、すなわちｎ型拡散層である。電極層Ｄｂは、例えば、Ａｌ/Ｎｉ/Ａｕの積層構造、Ａｌ/Ｎｉ/Ｐｄ/Ａｕの積層構造、Ａｌ/Ｃｕの積層構造、あるいはＣｕ単層構造のいずれか１つを含む。導電層１４は、導電性金属材料あるいは焼結材料（例えば、ハンダ材あるいはＡｇの焼結材）を含む。詳細には、導電層１４は、例えば、Ａｇ、Ｃｕ、ＣｕＳｎ、ＡｇＳｎ、ＡｕＳｎ、ＰｂＳｎの少なくともいずれか１つを含む。
【0017】
導電層１４は、加圧された状態あるいは無加圧の状態で加熱されることにより、半導体チップ１０の電極層Ｄｂとドレイン電極板１１との間を接合あるいは焼結する。ドレイン電極板１１は、導電層１４を介して半導体チップ１０のドレイン（即ち、電極層Ｄｂ及びドレイン領域Ｄａ）に電気的に接続される。
【0018】
半導体チップ１０のソース領域Ｓａとソース電極板１２との間には、導電層１５ａが設けられる。ソース領域Ｓａ上に電極層Ｓｂが配置される。電極層Ｓｂ上に導電層１５ａを介してソース電極板１２が配置される。
【0019】
ソース領域Ｓａは、例えばｎ型半導体層、すなわちｎ型拡散層である。電極層Ｓｂは、例えば、Ａｌ/Ｎｉ/Ａｕの積層構造、Ａｌ/Ｎｉ/Ｐｄ/Ａｕの積層構造、Ａｌ/Ｃｕの積層構造、あるいはＣｕ単層構造のいずれか１つを含む。導電層１５ａは、導電性金属材料あるいは焼結材料（例えば、ハンダ材あるいはＡｇの焼結材）を含む。詳細には、導電層１５ａは、例えば、Ａｇ、Ｃｕ、ＣｕＳｎ、ＡｇＳｎ、ＡｕＳｎ、ＰｂＳｎの少なくともいずれか１つを含む。
【0020】
導電層１５ａは、加圧された状態あるいは無加圧の状態で加熱されることにより、半導体チップ１０の電極層Ｓｂとソース電極板１２との間を接合あるいは焼結する。ソース電極板１２は、導電層１５ａを介して半導体チップ１０のソース（即ち、電極層Ｓｂ及びソース領域Ｓａ）に電気的に接続される。
【0021】
半導体チップ１０のゲート領域とゲート電極板１３との間には、導電層１５ｂが設けられる。ゲート領域Ｇａ上に電極層Ｇｂが配置される。電極層Ｇｂ上に導電層１５ｂを介してゲート電極板１３が配置される。
【0022】
ゲート領域Ｇａは、例えばｎ型半導体層、すなわちｎ型拡散層である。電極層Ｇｂは、例えば、Ａｌ/Ｎｉ/Ａｕの積層構造、Ａｌ/Ｎｉ/Ｐｄ/Ａｕの積層構造、Ａｌ/Ｃｕの積層構造、あるいはＣｕ単層構造のいずれか１つを含む。導電層１５ｂは、導電性金属材料あるいは焼結材料（例えば、ハンダ材あるいはＡｇの焼結材）を含む。詳細には、導電層１５ｂは、例えば、Ａｇ、Ｃｕ、ＣｕＳｎ、ＡｇＳｎ、ＡｕＳｎ、ＰｂＳｎの少なくともいずれか１つを含む。
【0023】
導電層１５ｂは、加圧された状態あるいは無加圧の状態で加熱されることにより、半導体チップ１０の電極層Ｇｂとゲート電極板１３との間を接合あるいは焼結する。ゲート電極板１３は、導電層１５ｂを介して半導体チップ１０のゲート（即ち、電極層Ｇｂ及びゲート領域Ｇａ）に電気的に接続される。
【0024】
図３に戻り、説明を続ける。ドレイン電極板１１上で、かつソース電極板１２及び半導体チップ１０の側面に、モールド層１６が設けられる。ドレイン電極板１１上で、かつゲート電極板１３及び半導体チップ１０の側面に、モールド層１６が設けられる。さらに、半導体チップ１０上で、かつソース電極板１２とゲート電極板１３との間にも、モールド層１６が設けられる。これらモールド層１６は、半導体装置１内における半導体チップ１０、ドレイン電極板１１、ソース電極板１２、及びゲート電極板１３間の絶縁状態や配置を安定的に保持する。
【0025】
ドレイン電極板１１、ソース電極板１２、及びゲート電極板１３の表面を覆うように、被覆膜１７が設けられる。被覆膜１７は、これらドレイン電極板１１、ソース電極板１２、及びゲート電極板１３の表面の全体あるいは一部分を被覆する。具体的には、被覆膜１７は、ドレイン電極板１１の下面及び側面、ソース電極板１２の上面、及びゲート電極板１３の上面に設けられる。なお、ドレイン電極板１１、ソース電極板１２、及びゲート電極板１３の各々との接続のために、コンタクト材（あるいは、配線）が設けられる場合、これらの表面を覆う被覆膜１７の一部が除去される。これにより、ドレイン電極板１１、ソース電極板１２、及びゲート電極板１３の各々にコンタクト材を電気的に接続することが可能になる。
【0026】
半導体装置１が基板、例えばプリント配線板（あるいは、プリント基板）等に実装された際に、被覆膜１７は、ドレイン電極板１１、ソース電極板１２、及びゲート電極板１３と、これら電極板の周囲に設けられる層との密着性を向上させる。
【0027】
被覆膜１７は、金属膜、例えば、ＳｎあるいはＮｉ/Ａｕを含む膜、あるいはＮｉ/Ｐｄ/Ａｕを含む膜であっても良く、または絶縁膜、例えば、ベンゾトリアゾ－ル（ＢＴＡ）などの防錆材を含んでいても良い。
【0028】
モールド層１６の表面を覆うように、被覆膜１８が設けられる。被覆膜１８は、モールド層１６の表面の全体あるいは一部分を被覆する。具体的には、被覆膜１８は、モールド層１６の上面及び側面に設けられる。半導体装置１が基板、例えばプリント配線板等に実装された際に、被覆膜１８は、モールド層１６と、これらモールド層１６の周囲に設けられる層との密着性を向上させる。被覆膜１８は、例えば絶縁膜を含む。
【0029】
図３に示す半導体装置１のＺ方向の厚さは、例えば、５００μｍ以下、あるいは４００μｍ以下である。すなわち、ドレイン電極板１１、半導体チップ１０、及びソース電極板１２の順で配置された積層構造の厚さは、例えば、５００μｍ以下、あるいは４００μｍ以下である。
【0030】
以下に、第１実施形態の主な効果について説明する。
【0031】
上述した第１実施形態では、半導体装置１の第１面に半導体チップ１０のドレインに接続されたドレイン電極板１１を設け、半導体装置１の第１面に対向する第２面に半導体チップ１０のソース及びゲートにそれぞれ接続されたソース電極板１２及びゲート電極板１３を設ける。第１実施形態の構成によれば、半導体装置１の第１面及び第２面に電極板を設けているため、多層配線（例えば、両面配線）を有するプリント基板に半導体装置１を容易に埋め込むことができる。
【0032】
また、第１実施形態の構成では、半導体装置１の第１面及び第２面に電極板、例えばＣｕの薄板状（あるいは、シート状）の電極板を設けることにより、半導体装置１の放熱性を向上させることができる。例えば、ドレイン電極板１１、ソース電極板１２及びゲート電極板１３の少なくとも１つの厚さを５０μｍ以上（あるいは、１５０μｍ以上３００μｍ以下）にすることにより、半導体装置１の放熱性を著しく向上させることが可能である。
【0033】
さらに、プリント基板に半導体装置１を実装した際に、プリント基板におけるＣｕを用いた配線層の形成が容易である。
【0034】
なお、第１実施形態では、半導体装置１がＭＯＳＦＥＴを構成する例を説明したが、半導体装置１が他のスイッチング素子、例えば、ＩＧＢＴ（insulated gate bipolar transistor）、あるいはＪＦＥＴ（junction field effect transistor）を構成しても良い。半導体装置１がＩＧＢＴを構成する場合、ソース電極板１２はエミッタ電極に、ドレイン電極板１１はコレクタ電極にそれぞれ対応する。
【0035】
２．第２実施形態
第２実施形態の半導体装置について説明する。半導体装置は、例えば、スイッチング素子としてのＭＯＳＦＥＴを備える。第２実施形態のＭＯＳＦＥＴは、第１面（あるいは、下面、裏面）にソース及びゲートを有し、第１面に対向する第２面（あるいは、上面、表面）にドレインを有する。ＭＯＳＦＥＴは、電力変換装置、例えば、ＤＣ－ＤＣコンバータあるいはインバータに用いられる。ここでは、第１実施形態で示した斜視図は省略する。第２実施形態では、主に第１実施形態と異なる点について説明する。
第２実施形態の半導体装置について説明する。半導体装置は、例えば、スイッチング素子としてのＭＯＳＦＥＴを備える。第２実施形態のＭＯＳＦＥＴは、第１面（あるいは、下面、裏面）にソース及びゲートを有し、第１面に対向する第２面（あるいは、上面、表面）にドレインを有する。ＭＯＳＦＥＴは、電力変換装置、例えば、ＤＣ－ＤＣコンバータあるいはインバータに用いられる。ここでは、第１実施形態で示した斜視図は省略する。第２実施形態では、主に第１実施形態と異なる点について説明する。
【0036】
【0037】
【0038】
半導体チップ２０は、例えば、ＭＯＳＦＥＴを構成する。半導体チップ２０は、Ｚ方向に直交する第１面と、第１面に対向する第２面とを持つ。第１面は、図６に示す半導体チップ２０の下面であり、第２面は、図６に示す半導体チップ２０の上面である。半導体チップ２０は、第１面にソース領域及びゲート領域を有し、第２面にドレイン領域を有する。
【0039】
半導体チップ２０は、ソース電極板２２及びゲート電極板２３と、ドレイン電極板２１との間に設けられる。すなわち、半導体チップ２０のソース領域の下には、ソース電極板２２が設けられる。半導体チップ２０のゲート領域の下には、ゲート電極板２３が設けられる。さらに、半導体チップ２０のドレイン領域上には、ドレイン電極板２１が設けられる。
【0040】
ソース電極板２２は薄板状を有し、例えば、リードフレームを含む。ソース電極板２２の厚さは、例えば、５０μｍ以上、あるいは１５０μｍ以上３００μｍ以下である。ソース電極板２２と同様に、ゲート電極板２３は薄板状を有し、例えば、リードフレームを含む。ゲート電極板２３の厚さは、例えば、５０μｍ以上、あるいは１５０μｍ以上３００μｍ以下である。ドレイン電極板２１は薄板状を有し、例えば、リードフレームを含む。ドレイン電極板２１の厚さは、例えば、５０μｍ以上、あるいは１５０μｍ以上３００μｍ以下である。ソース電極板２２、ゲート電極板２３、及びドレイン電極板２１は、例えばＣｕを含む。
【0041】
以下に、半導体チップ２０のソース領域、ドレイン領域及びゲート領域と導電層２４、２５ａ及び２５ｂの構造について説明する。図７は、半導体チップ２０と導電層２４、２５ａ及び２５ｂを詳細に示す断面図である。
【0042】
半導体チップ２０のドレイン領域Ｄａとドレイン電極板２１との間には、導電層２４が設けられる。ドレイン領域Ｄａ上に電極層Ｄｂが配置される。電極層Ｄｂ上に導電層２４を介してドレイン電極板２１が配置される。
【0043】
ドレイン領域Ｄａは、例えばｎ型半導体層、すなわちｎ型拡散層である。電極層Ｄｂは、例えば、Ａｌ/Ｎｉ/Ａｕの積層構造、Ａｌ/Ｎｉ/Ｐｄ/Ａｕの積層構造、Ａｌ/Ｃｕの積層構造、あるいはＣｕ単層構造のいずれか１つを含む。導電層２４は、導電性金属材料あるいは焼結材料（例えば、ハンダ材あるいはＡｇの焼結材）を含む。詳細には、導電層２４は、例えば、Ａｇ、Ｃｕ、ＣｕＳｎ、ＡｇＳｎ、ＡｕＳｎ、ＰｂＳｎの少なくともいずれか１つを含む。
【0044】
導電層２４は、加圧された状態あるいは無加圧の状態で加熱されることにより、半導体チップ２０の電極層Ｄｂとドレイン電極板２１との間を接合あるいは焼結する。ドレイン電極板２１は、導電層２４を介して半導体チップ２０のドレイン（即ち、電極層Ｄｂ及びドレイン領域Ｄａ）に電気的に接続される。
【0045】
半導体チップ２０のソース領域Ｓａとソース電極板２２との間には、導電層２５ａが設けられる。ソース領域Ｓａ下に電極層Ｓｂが配置される。電極層Ｓｂ下に導電層２５ａを介してソース電極板２２が配置される。
【0046】
ソース領域Ｓａは、例えばｎ型半導体層、すなわちｎ型拡散層である。電極層Ｓｂは、例えば、Ａｌ/Ｎｉ/Ａｕの積層構造、Ａｌ/Ｎｉ/Ｐｄ/Ａｕの積層構造、Ａｌ/Ｃｕの積層構造、あるいはＣｕ単層構造のいずれか１つを含む。導電層２５ａは、導電性金属材料あるいは焼結材料（例えば、ハンダ材あるいはＡｇの焼結材）を含む。詳細には、導電層２５ａは、例えば、Ａｇ、Ｃｕ、ＣｕＳｎ、ＡｇＳｎ、ＡｕＳｎ、ＰｂＳｎの少なくともいずれか１つを含む。
【0047】
導電層２５ａは、加圧された状態あるいは無加圧の状態で加熱されることにより、半導体チップ２０の電極層Ｓｂとソース電極板２２との間を接合あるいは焼結する。ソース電極板２２は、導電層２５ａを介して半導体チップ２０のソース（即ち、電極層Ｓｂ及びソース領域Ｓａ）に電気的に接続される。
【0048】
半導体チップ２０のゲート領域Ｇａとゲート電極板２３との間には、導電層２５ｂが設けられる。ゲート領域Ｇａ下に電極層Ｇｂが配置される。電極層Ｇｂ下に導電層２５ｂを介してゲート電極板２３が配置される。
【0049】
ゲート領域Ｇａは、例えばｎ型半導体層、すなわちｎ型拡散層である。電極層Ｇｂは、例えば、Ａｌ/Ｎｉ/Ａｕの積層構造、Ａｌ/Ｎｉ/Ｐｄ/Ａｕの積層構造、Ａｌ/Ｃｕの積層構造、あるいはＣｕ単層構造のいずれか１つを含む。導電層２５ｂは、導電性金属材料あるいは焼結材料（例えば、ハンダ材あるいはＡｇの焼結材）を含む。詳細には、導電層２５ｂは、例えば、Ａｇ、Ｃｕ、ＣｕＳｎ、ＡｇＳｎ、ＡｕＳｎ、ＰｂＳｎの少なくともいずれか１つを含む。
【0050】
導電層２５ｂは、加圧された状態あるいは無加圧の状態で加熱されることにより、半導体チップ２０の電極層Ｇｂとゲート電極板２３との間を接合あるいは焼結する。ゲート電極板２３は、導電層２５ｂを介して半導体チップ２０のゲート（即ち、電極層Ｇｂ及びゲート領域Ｇａ）に電気的に接続される。
【0051】
図６に戻り、説明を続ける。ソース電極板２２上で、かつドレイン電極板２１及び半導体チップ２０の側面に、モールド層２６が設けられる。ゲート電極板２３、半導体チップ２０及びドレイン電極板２１の側面に、モールド層２６が設けられる。これらモールド層１６は、半導体装置１内における半導体チップ２０、ドレイン電極板２１、ソース電極板２２、及びゲート電極板２３間の絶縁状態や配置を安定的に保持する。
【0052】
ドレイン電極板２１、ソース電極板２２、及びゲート電極板２３の表面を覆うように、被覆膜２７が設けられる。被覆膜２７は、これらドレイン電極板２１、ソース電極板２２、及びゲート電極板２３の表面の全体あるいは一部分を被覆する。なお、ドレイン電極板２１、ソース電極板２２、及びゲート電極板２３の各々との接続のために、コンタクト材（あるいは、配線）が設けられる場合、これらの表面を覆う被覆膜２７の一部が除去される。これにより、ドレイン電極板２１、ソース電極板２２、及びゲート電極板２３の各々にコンタクト材を電気的に接続することが可能になる。
【0053】
半導体装置１が基板、例えばプリント配線板等に実装された際に、被覆膜２７は、ドレイン電極板２１、ソース電極板２２、及びゲート電極板２３と、これら電極板の周囲に設けられる層との密着性を向上させる。
【0054】
被覆膜２７は、金属膜、例えば、ＳｎあるいはＮｉ/Ａｕの積層膜あるいはＮｉ/Ｐｄ/Ａｕの積層膜を含んでいても良く、または絶縁膜、例えば、ベンゾトリアゾ－ル（ＢＴＡ）などの防錆材を含んでいても良い。
【0055】
モールド層２６の表面を覆うように、被覆膜２８が設けられる。被覆膜２８は、モールド層２６の表面の全体あるいは一部分を被覆する。半導体装置１が基板、例えばプリント配線板等に実装された際に、被覆膜２８は、モールド層２６と、これらモールド層２６の周囲に設けられる層との密着性を向上させる。被覆膜２８は、例えば絶縁膜を含む。
【0056】
図６に示す半導体装置１のＺ方向の厚さは、例えば、５００μｍ以下、あるいは４００μｍ以下である。
【0057】
以下に、第２実施形態の主な効果について説明する。
【0058】
上述した第２実施形態では、半導体装置２の第１面に半導体チップ２０のソース及びゲートにそれぞれ接続されたソース電極板２２及びゲート電極板２３を設け、半導体装置２の第１面に対向する第２面に半導体チップ２０のドレインに接続されたドレイン電極板２１を設ける。第２実施形態の構成によれば、半導体装置２の第１面及び第２面に電極板を設けているため、多層配線（例えば、両面配線）を有するプリント基板に半導体装置２を容易に埋め込むことができる。
【0059】
また、第２実施形態の構成では、半導体装置２の第１面及び第２面に電極板、例えばＣｕの薄板状（あるいは、シート状）の電極板を設けることにより、半導体装置２の放熱性を向上させることができる。例えば、ドレイン電極板２１、ソース電極板２２及びゲート電極板２３の少なくとも１つの厚さを５０μｍ以上（あるいは、１５０μｍ以上３００μｍ以下）にすることにより、半導体装置２の放熱性を著しく向上させることが可能である。
【0060】
さらに、プリント基板に半導体装置２を実装した際に、プリント基板におけるＣｕを用いた配線層の形成が容易である。
【0061】
なお、第２実施形態では、半導体装置２がＭＯＳＦＥＴを構成する例を説明したが、半導体装置２が他のスイッチング素子、例えば、ＩＧＢＴ（insulated gate bipolar transistor）、あるいはＪＦＥＴ（junction field effect transistor）を構成しても良い。
【0062】
３．第３実施形態
第３実施形態の電力変換装置について説明する。第３実施形態では、第１実施形態の半導体装置を複数備えた電力変換装置について説明する。ここでは、電力変換装置としてＤＣ－ＤＣコンバータを例に示す。第３実施形態では、主に第１実施形態と異なる点について説明する。
第３実施形態の電力変換装置について説明する。第３実施形態では、第１実施形態の半導体装置を複数備えた電力変換装置について説明する。ここでは、電力変換装置としてＤＣ－ＤＣコンバータを例に示す。第３実施形態では、主に第１実施形態と異なる点について説明する。
【0063】
先ず、第３実施形態の電力変換装置の回路構成について説明する。図８は、第３実施形態の電力変換装置の回路図である。
【0064】
電力変換装置３は、複数の半導体装置１ａ及び１ｂ、インダクタＬ１、コンデンサＣ１及びＣ２を備える。半導体装置１ａ及び１ｂの各々は、第１実施形態の半導体装置１に相当し、ＭＯＳＦＥＴを含む。
【0065】
以下に、電力変換装置３を構成する回路素子の接続関係について説明する。入力端子ＴＩＮは、半導体装置１ａのドレインに接続される。入力端子ＴＩＮは、またコンデンサＣ１を介して電圧ＶＳＳノードに接続される。電圧ＶＳＳノードには、接地電圧ＶＳＳが供給される。
【0066】
半導体装置１ａのソースは、半導体装置１ｂのドレイン及びインダクタＬ１の第１端に接続される。半導体装置１ｂのソースは電圧ＶＳＳノードに接続される。半導体装置１ａ及び１ｂのゲートには、ゲートドライバＧＤが接続される。
【0067】
インダクタＬ１の第２端は、出力端子ＴＯＵＴに接続される。インダクタＬ１の第２端は、またコンデンサＣ２を介して電圧ＶＳＳノードに接続される。
【0068】
次に、第３実施形態の電力変換装置３の平面レイアウト及び断面構造について説明する。図９は、第３実施形態の電力変換装置の上面図である。図１０は、図９に示す電力変換装置のＸ－Ｘ線に沿った断面図である。なお、図１０に示す断面図には、断面に見える構造だけでなく、断面から透過して見えるスルーホールや配線層等の構造も記載している。電力変換装置３は、半導体装置１ａ及び１ｂがプリント配線板３０に埋め込まれた構造を備える。プリント配線板３０は、複数の配線層、複数の絶縁板（あるいは、絶縁層）、及びコア材を有する多層配線板（例えば、両面配線板）である。
【0069】
図９及び図１０に示すように、電力変換装置３は、複数の半導体装置１ａ及び１ｂ、コア材（あるいは、絶縁材）３１、絶縁板（あるいは、絶縁層）３２及び３３、スルーホール３４ａ、３４ｂ、３４ｃ、３４ｄ、及び３４ｅ、配線層３５ａ、３５ｂ、３６ａ、３６ｂ、３６ｃ、３６ｄ、３７ａ、３７ｂ、及び３７ｃ、入力端子ＴＩＮ、出力端子ＴＯＵＴ、ゲート端子ＴＧ１、ＴＧ２、及び接地端子ＴＶＳＳ（即ち、電圧ＶＳＳノード）、インダクタＬ１、及びコンデンサＣ１及びＣ２を有する。なお、コンデンサＣ１及びＣ２は図示しない位置に設けられる。絶縁板３２及び３３の各々は、例えば、シート状を有し、炭素繊維に熱硬化性樹脂を含浸させた絶縁材料である。
【0070】
半導体装置１ａは、図１０に示すように、Ｚ方向において絶縁板３２と絶縁板３３との間に設けられ、Ｘ方向及びＹ方向においてコア材３１間に設けられる。同様に、半導体装置１ｂは、Ｚ方向において絶縁板３２と絶縁板３３との間に設けられ、Ｘ方向及びＹ方向においてコア材３１間に設けられる。
【0071】
言い換えると、絶縁板３２上には、半導体装置１ａ及び１ｂが離隔して設けられる。半導体装置１ａ及び１ｂ上には、絶縁板３３が設けられる。半導体装置１ａ及び１ｂの側面にはコア材３１が設けられる。すなわち、コア材３１が半導体装置１ａの側面を覆うように設けられる。同様に、コア材３１が半導体装置１ｂの側面を覆うように設けられる。
【0072】
絶縁板３３上には、入力端子ＴＩＮ、出力端子ＴＯＵＴ、ゲート端子ＴＧ１、ＴＧ２、及び接地端子ＴＶＳＳが設けられる。
【0073】
絶縁板３３及びコア材３１内には、スルーホール３４ａ及び３４ｂが設けられる。スルーホール３４ａ及び３４ｂの各々は、絶縁板３３及びコア材３１内をＺ方向に延伸している。絶縁板３３内には、スルーホール３４ｃ、３４ｄ、及び３４ｅが設けられる。スルーホール３４ｃ、３４ｄ、及び３４ｅは、絶縁板３３内をＺ方向に延伸している。
【0074】
半導体装置１ａのドレイン電極板１１と絶縁板３２との間には、配線層３５ａが設けられる。配線層３５ａは、Ｘ方向及びＹ方向に対して斜めに延伸している。半導体装置１ａのソース電極板１２と絶縁板３３との間には、配線層３６ａが設けられる。配線層３６ａはＸ方向に延伸している。
【0075】
半導体装置１ｂのドレイン電極板１１と絶縁板３２との間には、配線層３５ｂが設けられる。配線層３５ｂはＸ方向及びＹ方向に延伸している。半導体装置１ｂのソース電極板１２と絶縁板３３との間には、配線層３６ｂが設けられる。配線層３６ｂはＸ方向に延伸している。さらに、絶縁板３３上には、配線層３７ａ、３７ｂ、及び３７ｃが設けられる。配線層３７ａ、３７ｂ、及び３７ｃはＸ方向あるいはＹ方向に延伸している。
【0076】
入力端子ＴＩＮは、スルーホール３４ａに接続される。スルーホール３４ａは配線層３５ａに接続される。さらに、配線層３５ａは半導体装置１ａのドレイン電極板１１に接続される。
【0077】
半導体装置１ａのソース電極板１２は、配線層３６ａに接続される。配線層３６ａは、スルーホール３４ｂに接続される。スルーホール３４ｂは配線層３５ｂに接続される。さらに、配線層３５ｂは半導体装置１ｂのドレイン電極板１１に接続される。スルーホール３４ｂは、また配線層３７ａを介してインダクタＬＩの第１端に接続される。インダクタＬＩの第２端は、配線層３７ｂを介して出力端子ＴＯＵＴに接続される。インダクタＬ１は、例えば、プリント配線板３０上に表面実装される。
【0078】
半導体装置１ｂのソース電極板１２は、配線層３６ｂに接続される。配線層３６ｂは、スルーホール３４ｅに接続される。スルーホール３４ｅは端子ＴＶＳＳに接続される。
【0079】
半導体装置１ａのゲート電極板１３は、配線層３６ｃを介してスルーホール３４ｃに接続される。スルーホール３４ｃは、ゲート端子ＴＧ１に接続される。半導体装置１ｂのゲート電極板１３は、配線層３６ｄを介してスルーホール３４ｄに接続される。スルーホール３４ｄは、配線層３７ｃを介してゲート端子ＴＧ２に接続される。ゲート端子ＴＧ１及びＴＧ２には、ゲートドライバＧＤが接続される。
【0080】
以下に、第３実施形態の主な効果について説明する。
【0081】
上述した第３実施形態の構成によれば、プリント基板に半導体装置１ａ及び１ｂを容易に埋め込むように実装することができ、電力変換装置、例えばＤＣ－ＤＣコンバータを少ない面積で形成することが可能である。その他の効果は第１実施形態と同様である。
【0082】
４．第４実施形態
第４実施形態の電力変換装置について説明する。第４実施形態は、第１及び第２実施形態の半導体装置を複数備えた電力変換装置について説明する。ここでは、第３実施形態と同様に、ＤＣ－ＤＣコンバータを例に示す。第４実施形態では、主に第１～第３実施形態と異なる点について説明する。
第４実施形態の電力変換装置について説明する。第４実施形態は、第１及び第２実施形態の半導体装置を複数備えた電力変換装置について説明する。ここでは、第３実施形態と同様に、ＤＣ－ＤＣコンバータを例に示す。第４実施形態では、主に第１～第３実施形態と異なる点について説明する。
【0083】
第４実施形態の電力変換装置は、第３実施形態における半導体装置１ｂに代えて半導体装置２ａを有する。その他の回路構成は、図８に示した第３実施形態と同様である。
【0084】
以下に、第４実施形態の電力変換装置の平面レイアウト及び断面構造について説明する。図１１は、第４実施形態の電力変換装置の上面図である。図１２は、図１１に示す電力変換装置のＸ－Ｘ線に沿った断面図である。なお、図１２に示す断面図には、断面に見える構造だけでなく、断面から透過して見えるスルーホールや配線層等の構造も記載している。電力変換装置４は、半導体装置１ａ及び２ａがプリント配線板４０に埋め込まれた構造を備える。プリント配線板４０は、複数の配線層、複数の絶縁板（あるいは、絶縁層）、及びコア材を有する多層配線板である。
【0085】
図１１及び図１２に示すように、電力変換装置４は、複数の半導体装置１ａ及び２ａ、コア材（あるいは、絶縁材）４１、絶縁板（あるいは、絶縁層）４２及び４３、スルーホール４４ａ、４４ｂ、４４ｃ、４４ｄ、及び４４ｅ、配線層４５ａ、４５ｂ、４５ｃ、４６ａ、４６ｂ、４７ａ、及び４７ｂ、入力端子ＴＩＮ、出力端子ＴＯＵＴ、ゲート端子ＴＧ１及びＴＧ２、及び接地端子ＴＶＳＳ（即ち、電圧ＶＳＳノード）、インダクタＬ１、及びコンデンサＣ１及びＣ２を有する。なお、コンデンサＣ１及びＣ２は図示しない位置に設けられる。絶縁板４２及び４３の各々は、例えば、シート状を有し、炭素繊維に熱硬化性樹脂を含浸させた絶縁材料である。
【0086】
半導体装置１ａは、図１２に示すように、Ｚ方向において絶縁板４２と絶縁板４３との間に設けられ、Ｘ方向及びＹ方向においてコア材４１間に設けられる。同様に、半導体装置２ａは、Ｚ方向において絶縁板４２と絶縁板４３との間に設けられ、Ｘ方向及びＹ方向においてコア材４１間に設けられる。
【0087】
言い換えると、絶縁板４２上には、半導体装置１ａ及び２ａが離隔して設けられる。半導体装置１ａ及び２ａ上には、絶縁板４３が設けられる。半導体装置１ａ及び２ａの側面にはコア材４１が設けられる。すなわち、コア材４１が半導体装置１ａの側面を覆うように設けられる。同様に、コア材４１が半導体装置２ａの側面を覆うように設けられる。
【0088】
絶縁板４３上には、入力端子ＴＩＮ、出力端子ＴＯＵＴ、ゲート端子ＴＧ１、ＴＧ２、及び接地端子ＴＶＳＳが設けられる。
【0089】
絶縁板４３及びコア材４１内には、スルーホール４４ａ、４４ｂ、４４ｃ、及び４４ｄが設けられる。スルーホール４４ａ、４４ｂ、４４ｃ、及び４４ｄの各々は、絶縁板４３及びコア材４１内をＺ方向に延伸している。絶縁板４３内には、スルーホール４４ｅが設けられる。スルーホール４４ｅは、絶縁板４３内をＺ方向に延伸している。
【0090】
半導体装置１ａのドレイン電極板１１と絶縁板４２との間には、配線層４５ａが設けられる。配線層４５ａはＸ方向及びＹ方向に対して斜めに延伸している。半導体装置１ａのソース電極板１２と絶縁板４３との間には、配線層４６ａが設けられる。配線層４６ａはＸ方向に延伸している。半導体装置１ａのゲート電極板１３と絶縁板４３との間には、配線層４６ｂが設けられる。配線層４６ｂはＹ方向に延伸している。
【0091】
半導体装置２ａのソース電極板１２と絶縁板４２との間には、配線層４５ｂが設けられる。配線層４５ｂはＸ方向に延伸している。半導体装置２ａのゲート電極板１３と絶縁板４２との間には、配線層４５ｃが設けられる。配線層４５ｃはＸ方向及びＹ方向に延伸している。半導体装置２ａのドレイン電極板１１と絶縁板４３との間には、配線層４６ａが設けられる。さらに、絶縁板４３上には、配線層４７ａ及び４７ｂが設けられる。配線層４７ａ及び４７ｂはＸ方向に延伸している。
【0092】
入力端子ＴＩＮは、スルーホール４４ａに接続される。スルーホール４４ａは配線層４５ａに接続される。さらに、配線層４５ａは半導体装置１ａのドレイン電極板１１に接続される。
【0093】
半導体装置１ａのソース電極板１２は、配線層４６ａに接続される。配線層４６ａは、スルーホール４４ｃに接続される。スルーホール４４ｃは、配線層４７ａを介してインダクタＬＩの第１端に接続される。さらに、配線層４６ａは半導体装置２ａのドレイン電極板１１に接続される。インダクタＬＩの第２端は、配線層４７ｂを介して出力端子ＴＯＵＴに接続される。
【0094】
半導体装置１ｂのソース電極板１２は、配線層４５ａに接続される。配線層４５ａは、スルーホール４４ｄに接続される。スルーホール４４ｄは端子ＴＶＳＳに接続される。
【0095】
半導体装置１ａのゲート電極板１３は、配線層４６ｂを介してスルーホール４４ｅに接続される。スルーホール４４ｅは、ゲート端子ＴＧ１に接続される。半導体装置２ａのゲート電極板１３は、配線層４５ｃを介してスルーホール４４ｂに接続される。スルーホール４４ｂは、ゲート端子ＴＧ２に接続される。ゲート端子ＴＧ１及びＴＧ２には、ゲートドライバＧＤが接続される。
【0096】
以下に、第４実施形態の主な効果について説明する。
【0097】
上述した第４実施形態の構成によれば、プリント基板に半導体装置１ａ及び１ｂを容易に埋め込むように実装することができ、電力変換装置、例えばＤＣ－ＤＣコンバータを少ない面積で形成することが可能である。その他の効果は第１実施形態と同様である。
【0098】
５．第５実施形態
第５実施形態の電力変換装置について説明する。第５実施形態では、表面実装型の半導体装置、例えばＱＦＮ（quad flat non-leaded package）型の半導体装置を複数備えた電力変換装置について説明する。第５実施形態では、主に第３実施形態と異なる点について説明する。
第５実施形態の電力変換装置について説明する。第５実施形態では、表面実装型の半導体装置、例えばＱＦＮ（quad flat non-leaded package）型の半導体装置を複数備えた電力変換装置について説明する。第５実施形態では、主に第３実施形態と異なる点について説明する。
【0099】
以下に、第５実施形態の電力変換装置の断面構造について説明する。図１３は、第５実施形態の電力変換装置の断面図である。なお、図１３に示す断面図には、断面に見える構造だけでなく、断面から透過して見えるスルーホールや配線層等の構造も記載している。電力変換装置５は、半導体装置６ａ及び６ｂがプリント配線板５０に埋め込まれた構造を備える。プリント配線板５０は、片面の配線層、複数の絶縁板（あるいは、絶縁層）、及びコア材を有する片面配線板である。
【0100】
図１３に示すように、電力変換装置５は、複数の半導体装置６ａ及び６ｂ、コア材（あるいは、絶縁材）５１、絶縁板（あるいは、絶縁層）５２及び５３、スルーホール５４ａ、５４ｂ、及び５４ｃ、配線層５５ａ、５５ｂ、及び５５ｃ、ドレイン端子５６ａ、ソース端子５６ｂ、及びゲート端子５６ｃを有する。なお、ここではインダクタやコンデンサ等の受動素子の記載は省略する。絶縁板５２及び５３の各々は、例えば、シート状を有し、炭素繊維に熱硬化性樹脂を含浸させた絶縁材料である。
【0101】
半導体装置６ａ及び６ｂの各々は、図１３に示すように、半導体チップ１０、ドレイン電極層１１ａ、ソース電極層１２ａ、ゲート電極層１３ａ、導電層１４及び１５、並びにモールド層１６を備える。
【0102】
半導体チップ１０は、例えば、ＭＯＳＦＥＴを構成する。半導体チップ１０は、Ｚ方向に直交する第１面と、第１面に対向する第２面とを持つ。第１面は、図１３に示す半導体チップ１０の下面であり、第２面は、図１３に示す半導体チップ１０の上面である。半導体チップ１０は、第１面にドレイン領域を有し、第２面にソース領域及びゲート領域を有する。
【0103】
半導体チップ１０は、ドレイン電極層１１ａと、ソース電極層１２ａ及びゲート電極層１３ａとの間に設けられる。すなわち、半導体チップ１０のドレイン領域の下には、ドレイン電極層１１ａが設けられる。半導体チップ１０のソース領域上には、ソース電極層１２ａが設けられる。さらに、半導体チップ１０のゲート領域上には、ゲート電極層１３ａが設けられる。
【0104】
ドレイン電極層１１ａは薄板状を有し、例えば、リードフレームを含む。ドレイン電極層１１ａの厚さは、例えば、５０μｍ以上、あるいは１５０μｍ以上３００μｍ以下である。ドレイン電極層１１ａと同様に、ソース電極層１２ａは薄板状を有し、例えば、リードフレームを含む。ソース電極層１２ａの厚さは、例えば、５０μｍ以上、あるいは１５０μｍ以上３００μｍ以下である。ゲート電極層１３ａは薄板状を有し、例えば、リードフレームを含む。ゲート電極層１３ａの厚さは、例えば、５０μｍ以上、あるいは１５０μｍ以上３００μｍ以下である。ドレイン電極層１１ａ、ソース電極層１２ａ、及びゲート電極層１３ａは、例えばＣｕを含む。
【0105】
半導体装置６ａは、図１３に示すように、Ｚ方向において絶縁板５２と絶縁板５３との間に設けられ、Ｘ方向及びＹ方向においてコア材５１間に設けられる。同様に、半導体装置６ｂは、Ｚ方向において絶縁板５２と絶縁板５３との間に設けられ、Ｘ方向及びＹ方向においてコア材５１間に設けられる。
【0106】
言い換えると、絶縁板５２上には、半導体装置６ａ及び６ｂが離隔して設けられる。半導体装置６ａ及び６ｂ上には、絶縁板５３が設けられる。半導体装置６ａ及び６ｂの側面にはコア材５１が設けられる。すなわち、コア材５１が半導体装置６ａの側面を覆うように設けられる。同様に、コア材５１が半導体装置６ｂの側面を覆うように設けられる。
【0107】
絶縁板５２の下面には、ドレイン端子５６ａ、ソース端子５６ｂ、及びゲート端子５６ｃが設けられる。
【0108】
絶縁板５２内には、スルーホール５４ａ、５４ｂ、及び５４ｃが設けられる。スルーホール５４ａ、５４ｂ、及び５４ｃの各々は、絶縁板５２内をＺ方向に延伸している。
【0109】
半導体装置６ａのドレイン電極層１１ａと絶縁板５２との間には、配線層５５ａが設けられる。配線層５５ａは、Ｘ方向あるいはＹ方向に延伸している。半導体装置６ａのソース電極層１２ａは、導電層により半導体装置６ａの下面に引き出されている。ソース電極層１２ａの導電層と絶縁板５２との間には、配線層５５ｂが設けられる。配線層５５ｂはＸ方向あるいはＹ方向に延伸している。半導体装置６ａのゲート電極層１３ａは、導電層により半導体装置６ａの下面に引き出されている。ゲート電極層１３ａの導電層と絶縁板５２との間には、配線層５５ｃが設けられる。配線層５５ｃはＸ方向あるいはＹ方向に延伸している。
【0110】
半導体装置６ａのドレイン電極層１１ａは、配線層５５ａに接続される。配線層５５ａは、スルーホール５４ａを介してドレイン端子５６ａに接続される。半導体装置６ａのソース電極層１２ａは、導電層を介して配線層５５ｂに接続される。配線層５５ｂは、スルーホール５４ｂを介してソース端子５６ｂに接続される。さらに、半導体装置６ａのゲート電極層１３ａは、導電層を介して配線層５５ｃに接続される。配線層５５ｃは、スルーホール５４ｃを介してゲート端子５６ｃに接続される。
【0111】
半導体装置６ｂの第１面、第２面及び側面に設けられた部材を含む構成は、半導体装置６ａの構成と同様であるため記載を省略する。
【0112】
上述した第５実施形態の構成によれば、半導体装置１ａ及び２ａをプリント基板に埋め込み、ソース、ドレイン及びゲートの配線を１つの配線層に引き出すことにより、使用する配線層を減らすことができる。すなわち、半導体装置１ａ及び２ａを片面配線のプリント基板に埋め込むことが可能である。その他の効果は第１実施形態と同様である。
【0113】
６．その他
上記実施形態では電力変換装置としてＤＣ－ＤＣコンバータを例に説明したが、ＤＣ－ＤＣコンバータに限らず、インバータ等のその他の電力変換装置にも適用できる。
上記実施形態では電力変換装置としてＤＣ－ＤＣコンバータを例に説明したが、ＤＣ－ＤＣコンバータに限らず、インバータ等のその他の電力変換装置にも適用できる。
【0114】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0115】
１…半導体装置、１ａ…半導体装置、１ｂ…半導体装置、２…半導体装置、２ａ…半導体装置、３…電力変換装置、４…電力変換装置、５…電力変換装置、６ａ…半導体装置、６ｂ…半導体装置、１０…半導体チップ、１１…ドレイン電極板、１１ａ…ドレイン電極層、１２…ソース電極板、１２ａ…ソース電極層、１３…ゲート電極板、１３ａ…ゲート電極層、１４…導電層、１５ａ…導電層、１５ｂ…導電層、１６…モールド層、１７…被覆膜、１８…被覆膜、２０…半導体チップ、２１…ドレイン電極板、２２…ソース電極板、２３…ゲート電極板、２４…導電層、２５ａ…導電層、２５ｂ…導電層、２６…モールド層、２７…被覆膜、２８…被覆膜、３０…プリント配線板、３１…コア材、３２…絶縁板、３３…絶縁板、３４ａ…スルーホール、３４ｂ…スルーホール、３４ｃ…スルーホール、３４ｄ…スルーホール、３４ｅ…スルーホール、３５ａ…配線層、３５ｂ…配線層、３６ａ…配線層、３６ｂ…配線層、３６ｃ…配線層、３６ｄ…配線層、３７ａ…配線層、３７ｂ…配線層、３７ｃ…配線層、４０…プリント配線板、４１…コア材、４２…絶縁板、４３…絶縁板、４４ａ…スルーホール、４４ｂ…スルーホール、４４ｃ…スルーホール、４４ｄ…スルーホール、４４ｅ…スルーホール、４５ａ…配線層、４５ｂ…配線層、４５ｃ…配線層、４６ａ…配線層、４６ｂ…配線層、４７ａ…配線層、４７ｂ…配線層、５０…プリント配線板、５１…コア材、５２…絶縁板、５３…絶縁板、５４ａ…スルーホール、５４ｂ…スルーホール、５４ｃ…スルーホール、５５ａ…配線層、５５ｂ…配線層、５５ｃ…配線層、５６ａ…ドレイン端子、５６ｂ…ソース端子、５６ｃ…ゲート端子、Ｃ１…コンデンサ、Ｃ２…コンデンサ、Ｌ１…インダクタ、ＴＧ１…ゲート端子、ＴＧ２…ゲート端子。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
