知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024136247
(43)【公開日】2024-10-04
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/786 20060101AFI20240927BHJP
H01L 21/336 20060101ALI20240927BHJP
H01L 21/822 20060101ALI20240927BHJP
H01L 21/28 20060101ALI20240927BHJP
H01L 29/417 20060101ALI20240927BHJP
H01L 21/768 20060101ALI20240927BHJP
H01L 21/8234 20060101ALI20240927BHJP
H01L 27/088 20060101ALI20240927BHJP
H10B 12/00 20230101ALI20240927BHJP
【ＦＩ】
H01L29/78 626A
H01L29/78 613B
H01L29/78 619A
H01L29/78 616T
H01L29/78 616U
H01L29/78 616V
H01L29/78 627F
H01L27/04 C
H01L21/28 301B
H01L29/50 M
H01L21/90 N
H01L27/088 E
H01L27/06 102A
H01L27/088 H
H01L27/088 331E
H10B12/00 621B
H10B12/00 625
H10B12/00 671C
H10B12/00 671Z
H10B12/00 671A
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023047296
(22)【出願日】2023-03-23
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110001612
【氏名又は名称】弁理士法人きさらぎ国際特許事務所
(72)【発明者】
【氏名】伊藤 友樹
【テーマコード（参考）】
4M104
5F033
5F038
5F048
5F083
5F110
【Ｆターム（参考）】
4M104AA03
4M104AA08
4M104AA09
4M104BB30
4M104BB36
4M104CC01
4M104CC05
4M104DD43
4M104EE05
4M104EE12
4M104EE15
4M104FF13
4M104GG08
4M104GG14
4M104GG16
5F033HH08
5F033HH11
5F033HH19
5F033HH20
5F033HH33
5F033HH38
5F033JJ19
5F033JJ33
5F033KK08
5F033KK11
5F033KK19
5F033KK20
5F033KK33
5F033KK38
5F033MM08
5F033PP06
5F033QQ09
5F033QQ13
5F033QQ31
5F033QQ37
5F033QQ48
5F033QQ74
5F033QQ79
5F033RR04
5F033RR06
5F033RR20
5F033RR30
5F033SS11
5F033VV16
5F038AC04
5F038AC05
5F038AC09
5F038AC10
5F038AC15
5F038CA16
5F038DF05
5F038EZ02
5F038EZ06
5F038EZ17
5F048AA01
5F048AB01
5F048AC01
5F048BA01
5F048BA19
5F048BB09
5F048BD07
5F048BF12
5F048BF15
5F048BF16
5F048CB01
5F048CB07
5F083AD02
5F083AD03
5F083AD06
5F083AD15
5F083AD24
5F083HA02
5F083JA04
5F083JA19
5F083JA37
5F083JA39
5F083JA40
5F083JA42
5F083JA60
5F083KA01
5F083KA05
5F083KA19
5F083LA12
5F083LA16
5F083LA19
5F083MA06
5F083MA16
5F083MA18
5F083PR21
5F083PR22
5F083PR33
5F083PR40
5F110AA04
5F110BB05
5F110BB06
5F110BB11
5F110CC09
5F110DD05
5F110DD21
5F110DD24
5F110EE01
5F110EE04
5F110EE14
5F110EE45
5F110FF01
5F110FF02
5F110FF03
5F110FF09
5F110FF13
5F110FF27
5F110FF29
5F110FF35
5F110FF36
5F110GG01
5F110GG23
5F110GG42
5F110GG44
5F110GG58
5F110HK01
5F110HK02
5F110HK03
5F110HK04
5F110HK07
5F110HK22
5F110HK32
5F110HK34
5F110HL01
5F110HL02
5F110HL04
5F110NN03
5F110NN04
5F110NN05
5F110NN22
5F110NN23
5F110NN24
5F110NN28
5F110NN33
5F110NN35
5F110NN40
5F110NN72
5F110QQ19
(57)【要約】
【課題】優れたトランジスタ特性を有する半導体装置を提供する。
【解決手段】半導体装置は、基板と、基板に対して基板の表面と交差する第１方向に離間して、第１方向に延伸する酸化物半導体層と、第１方向と交差する第２方向に延伸し、酸化物半導体層の一部と対向する第１配線と、酸化物半導体層と第１配線との間に設けられたゲート絶縁膜と、酸化物半導体層に対して、第１方向の一方側に設けられた第１絶縁層と、第１絶縁層に対して、第１方向の一方側に設けられた第２絶縁層とを備える。第１絶縁層及び第２絶縁層は、それぞれシリコン（Ｓｉ）及び酸素（Ｏ）を含み、第２絶縁層の密度は、第１絶縁層の密度よりも大きい。
【選択図】図３
【解決手段】半導体装置は、基板と、基板に対して基板の表面と交差する第１方向に離間して、第１方向に延伸する酸化物半導体層と、第１方向と交差する第２方向に延伸し、酸化物半導体層の一部と対向する第１配線と、酸化物半導体層と第１配線との間に設けられたゲート絶縁膜と、酸化物半導体層に対して、第１方向の一方側に設けられた第１絶縁層と、第１絶縁層に対して、第１方向の一方側に設けられた第２絶縁層とを備える。第１絶縁層及び第２絶縁層は、それぞれシリコン（Ｓｉ）及び酸素（Ｏ）を含み、第２絶縁層の密度は、第１絶縁層の密度よりも大きい。
【選択図】図３
【特許請求の範囲】
【請求項1】
基板と、
前記基板に対して前記基板の表面と交差する第１方向に離間して、前記第１方向に延伸する酸化物半導体層と、
前記第１方向と交差する第２方向に延伸し、前記酸化物半導体層の一部と対向する第１配線と、
前記酸化物半導体層と前記第１配線との間に設けられたゲート絶縁膜と、
前記酸化物半導体層に対して、前記第１方向の一方側に設けられた第１絶縁層と、
前記第１絶縁層に対して、前記第１方向の前記一方側に設けられた第２絶縁層と
を備え、
前記第１絶縁層及び前記第２絶縁層は、それぞれシリコン（Ｓｉ）及び酸素（Ｏ）を含み、
前記第２絶縁層の密度は、前記第１絶縁層の密度よりも大きい
半導体装置。
前記基板に対して前記基板の表面と交差する第１方向に離間して、前記第１方向に延伸する酸化物半導体層と、
前記第１方向と交差する第２方向に延伸し、前記酸化物半導体層の一部と対向する第１配線と、
前記酸化物半導体層と前記第１配線との間に設けられたゲート絶縁膜と、
前記酸化物半導体層に対して、前記第１方向の一方側に設けられた第１絶縁層と、
前記第１絶縁層に対して、前記第１方向の前記一方側に設けられた第２絶縁層と
を備え、
前記第１絶縁層及び前記第２絶縁層は、それぞれシリコン（Ｓｉ）及び酸素（Ｏ）を含み、
前記第２絶縁層の密度は、前記第１絶縁層の密度よりも大きい
半導体装置。
【請求項2】
前記第２絶縁層は、前記第１絶縁層と接して設けられる
請求項１記載の半導体装置。
請求項１記載の半導体装置。
【請求項3】
前記第２絶縁層は、前記第１絶縁層と離間して設けられる
請求項１記載の半導体装置。
請求項１記載の半導体装置。
【請求項4】
前記第１絶縁層の膜厚は、前記第２絶縁層の膜厚より大きい
請求項１記載の半導体装置。
請求項１記載の半導体装置。
【請求項5】
前記第１絶縁層の膜厚は、前記第２絶縁層の膜厚より小さい
請求項１記載の半導体装置。
請求項１記載の半導体装置。
【請求項6】
前記酸化物半導体層の前記第１方向の一端に電気的に接続された第２配線を備え、
前記第１絶縁層は、前記第２方向に前記第２配線と対向する部分を備える
請求項１記載の半導体装置。
前記第１絶縁層は、前記第２方向に前記第２配線と対向する部分を備える
請求項１記載の半導体装置。
【請求項7】
前記第２配線は、前記第１方向及び前記第２方向と交差する第３方向に延伸し、
前記第２配線は、前記第３方向に並ぶ、複数の前記酸化物半導体層に電気的に接続される
請求項６記載の半導体装置。
前記第２配線は、前記第３方向に並ぶ、複数の前記酸化物半導体層に電気的に接続される
請求項６記載の半導体装置。
【請求項8】
前記酸化物半導体層の前記第１方向の一端に電気的に接続された第２配線を備え、
前記第２絶縁層は、前記第２方向に前記第２配線と対向する部分を備える
請求項１記載の半導体装置。
前記第２絶縁層は、前記第２方向に前記第２配線と対向する部分を備える
請求項１記載の半導体装置。
【請求項9】
前記第２配線は、前記第１方向及び前記第２方向と交差する第３方向に延伸し、
前記第２配線は、前記第３方向に並ぶ、複数の前記酸化物半導体層に電気的に接続される
請求項８記載の半導体装置。
前記第２配線は、前記第３方向に並ぶ、複数の前記酸化物半導体層に電気的に接続される
請求項８記載の半導体装置。
【請求項10】
前記第２絶縁層の水素（Ｈ）濃度は、前記第１絶縁層の水素（Ｈ）濃度よりも小さい
請求項１記載の半導体装置。
請求項１記載の半導体装置。
【請求項11】
前記酸化物半導体層の前記第１方向の一端に電気的に接続された第２配線と、
前記第２配線及び前記第２絶縁層よりも前記酸化物半導体層から遠い第３配線と
を備え、
前記第３配線は、銅（Ｃｕ）を含む
請求項１記載の半導体装置。
前記第２配線及び前記第２絶縁層よりも前記酸化物半導体層から遠い第３配線と
を備え、
前記第３配線は、銅（Ｃｕ）を含む
請求項１記載の半導体装置。
【請求項12】
前記基板と前記酸化物半導体層との間に、キャパシタ層を備え、
前記キャパシタ層は、前記酸化物半導体層に電気的に接続されたキャパシタ構造を備える
請求項１記載の半導体装置。
前記キャパシタ層は、前記酸化物半導体層に電気的に接続されたキャパシタ構造を備える
請求項１記載の半導体装置。
【請求項13】
前記第２絶縁層の膜厚は、３００ｎｍ以下である
請求項１記載の半導体装置。
請求項１記載の半導体装置。
【請求項14】
前記第１絶縁層と、前記第２絶縁層と、の間に、第３絶縁層を備え、
前記第２絶縁層の密度は、前記第３絶縁層の密度よりも大きい
請求項３記載の半導体装置。
前記第２絶縁層の密度は、前記第３絶縁層の密度よりも大きい
請求項３記載の半導体装置。
【請求項15】
前記第２絶縁層の前記第１方向の膜厚は、５ｎｍ以上、５０ｎｍ以下である
請求項１記載の半導体装置。
請求項１記載の半導体装置。
【請求項16】
基板と、
前記基板に対して前記基板の表面と交差する第１方向に離間した酸化物半導体層と、
前記酸化物半導体層に対向する第１配線と、
前記酸化物半導体層と前記第１配線との間に設けられたゲート絶縁膜と、
前記酸化物半導体層に対して、前記第１方向の一方側に設けられた第１絶縁層と、
前記第１絶縁層に対して、前記第１方向の前記一方側に設けられ、前記第１絶縁層よりも密度が大きい第２絶縁層と
を備える半導体装置の製造方法であって、
前記酸化物半導体層を形成し、
前記第１絶縁層を形成し、
前記第２絶縁層を形成し、
前記第２絶縁層の形成後に、酸素雰囲気でのアニールを行う、
半導体装置の製造方法。
前記基板に対して前記基板の表面と交差する第１方向に離間した酸化物半導体層と、
前記酸化物半導体層に対向する第１配線と、
前記酸化物半導体層と前記第１配線との間に設けられたゲート絶縁膜と、
前記酸化物半導体層に対して、前記第１方向の一方側に設けられた第１絶縁層と、
前記第１絶縁層に対して、前記第１方向の前記一方側に設けられ、前記第１絶縁層よりも密度が大きい第２絶縁層と
を備える半導体装置の製造方法であって、
前記酸化物半導体層を形成し、
前記第１絶縁層を形成し、
前記第２絶縁層を形成し、
前記第２絶縁層の形成後に、酸素雰囲気でのアニールを行う、
半導体装置の製造方法。
【請求項17】
前記第１絶縁層を、前記第２絶縁層よりも低温で形成する
請求項１６記載の半導体装置の製造方法。
請求項１６記載の半導体装置の製造方法。
【請求項18】
前記第２絶縁層が露出した状態で、前記酸素雰囲気でのアニールを行う
請求項１６記載の半導体装置の製造方法。
請求項１６記載の半導体装置の製造方法。
【請求項19】
前記酸化物半導体層の前記第１方向の一端に電気的に接続された第２配線と、
前記第２配線及び前記第２絶縁層よりも前記酸化物半導体層から遠い第３配線と
を更に備え、
前記第３配線は、銅（Ｃｕ）を含む
半導体装置の製造方法であって、
前記第２配線は、前記酸素雰囲気でのアニールの前に形成し、
前記第３配線は、前記酸素雰囲気でのアニールの後に形成する
請求項１６記載の半導体装置の製造方法。
前記第２配線及び前記第２絶縁層よりも前記酸化物半導体層から遠い第３配線と
を更に備え、
前記第３配線は、銅（Ｃｕ）を含む
半導体装置の製造方法であって、
前記第２配線は、前記酸素雰囲気でのアニールの前に形成し、
前記第３配線は、前記酸素雰囲気でのアニールの後に形成する
請求項１６記載の半導体装置の製造方法。
【請求項20】
前記第２絶縁層の水素（Ｈ）濃度は、前記第１絶縁層の水素（Ｈ）濃度よりも小さい
請求項１６記載の半導体装置の製造方法。
請求項１６記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本実施形態は、半導体装置に関する。
【背景技術】
【0002】
酸化物半導体層と、酸化物半導体層に対向する第１配線と、酸化物半導体層と第１配線との間に設けられたゲート絶縁膜と、を備える半導体装置が知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１９－１６９４９０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
優れたトランジスタ特性を有する半導体装置を提供する。
【課題を解決するための手段】
【0005】
一の実施形態に係る半導体装置は、基板と、基板に対して基板の表面と交差する第１方向に離間して、第１方向に延伸する酸化物半導体層と、第１方向と交差する第２方向に延伸し、酸化物半導体層の一部と対向する第１配線と、酸化物半導体層と第１配線との間に設けられたゲート絶縁膜と、酸化物半導体層に対して、第１方向の一方側に設けられた第１絶縁層と、第１絶縁層に対して、第１方向の一方側に設けられた第２絶縁層とを備える。第１絶縁層及び第２絶縁層は、それぞれシリコン（Ｓｉ）及び酸素（Ｏ）を含み、第２絶縁層の密度は、第１絶縁層の密度よりも大きい。
【図面の簡単な説明】
【0006】
【図1】第１実施形態に係る半導体装置の一部の構成を示す模式的な回路図である。
【図2】同半導体装置の一部の構成を示す模式的な断面図である。
【図3】同半導体装置の一部の構成を示す模式的な断面図である。
【図4】同半導体装置の一部の構成を示す模式的な平面図である。
【図5】同半導体装置の一部の構成を示す模式的な平面図である。
【図6】同半導体装置の製造方法について説明するための模式的な断面図である。
【図7】同製造方法について説明するための模式的な断面図である。
【図8】同製造方法について説明するための模式的な断面図である。
【図9】同製造方法について説明するための模式的な断面図である。
【図10】同製造方法について説明するための模式的な断面図である。
【図11】同製造方法について説明するための模式的な断面図である。
【図12】同製造方法について説明するための模式的な断面図である。
【図13】同製造方法について説明するための模式的な断面図である。
【図14】同製造方法について説明するための模式的な断面図である。
【図15】同製造方法について説明するための模式的な断面図である。
【図16】同製造方法について説明するための模式的な断面図である。
【図17】同製造方法について説明するための模式的な断面図である。
【図18】第２実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。
【図19】同半導体装置の一部の構成を示す模式的な断面図である。
【図20】同半導体装置の一部の構成を示す模式的な平面図である。
【図21】同半導体装置の一部の構成を示す模式的な平面図である。
【図22】同半導体装置の製造方法について説明するための模式的な断面図である。
【図23】同製造方法について説明するための模式的な断面図である。
【図24】同製造方法について説明するための模式的な断面図である。
【図25】同製造方法について説明するための模式的な断面図である。
【図26】同製造方法について説明するための模式的な断面図である。
【図27】同製造方法について説明するための模式的な断面図である。
【図28】同半導体装置の変形例について説明するための模式的な断面図である。
【図29】第３実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。
【図30】第４実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。
【図31】第５実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。
【図32】第６実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。
【図33】同半導体装置の製造方法について説明するための模式的な断面図である。
【図34】同半導体装置の製造方法について説明するための模式的な断面図である。
【発明を実施するための形態】
【0007】
次に、実施形態に係る半導体装置を、図面を参照して詳細に説明する。尚、以下の実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。また、以下の図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。また、複数の実施形態について共通する部分には同一の符号を付し、説明を省略する場合がある。
【0008】
また、本明細書において、第１の構成が第２の構成に「電気的に接続されている」と言った場合、第１の構成は第２の構成に直接接続されていても良いし、第１の構成が第２の構成に配線、半導体部材又はトランジスタ等を介して接続されていても良い。例えば、３つのトランジスタを直列に接続した場合には、２つ目のトランジスタがＯＦＦ状態であったとしても、１つ目のトランジスタは３つ目のトランジスタに「電気的に接続」されている。
【0009】
また、本明細書においては、基板の上面に対して平行な所定の方向をＸ方向、基板の上面に対して平行で、Ｘ方向と垂直な方向をＹ方向、基板の上面に対して垂直な方向をＺ方向と呼ぶ。
【0010】
また、本明細書においては、所定の面に沿った方向を第１方向、この所定の面に沿って第１方向と交差する方向を第２方向、この所定の面と交差する方向を第３方向と呼ぶことがある。これら第１方向、第２方向及び第３方向は、Ｘ方向、Ｙ方向及びＺ方向のいずれかと対応していても良いし、対応していなくても良い。
【0011】
また、本明細書において、「上」や「下」等の表現は、基板を基準とする。例えば、上記Ｚ方向に沿って基板から離れる向きを上と、Ｚ方向に沿って基板に近付く向きを下と呼ぶ。また、ある構成について下面や下端と言う場合には、この構成の基板側の面や端部を意味する事とし、上面や上端と言う場合には、この構成の基板と反対側の面や端部を意味する事とする。また、Ｘ方向又はＹ方向と交差する面を側面等と呼ぶ。
【0012】
また、本明細書において、構成、部材等について、所定方向の「幅」、「長さ」又は「膜厚」等と言った場合には、ＳＥＭ（Scanning electron microscopy）やＴＥＭ（Transmission electron microscopy）等によって観察された断面等における幅、長さ又は厚み等を意味することがある。
【0013】
【0014】
メモリセルアレイＭＣＡは、複数のビット線ＢＬと、複数のワード線ＷＬと、複数のプレート線ＰＬと、これら複数のビット線ＢＬ、複数のワード線ＷＬ、及び、複数のプレート線ＰＬに接続された複数のメモリセルＭＣと、を備える。１のワード線ＷＬに接続された複数のメモリセルＭＣは、それぞれ、お互いに異なるビット線ＢＬに接続されている。また、１のビット線ＢＬに接続された複数のメモリセルＭＣは、それぞれ、お互いに異なるワード線ＷＬに接続されている。
【0015】
メモリセルＭＣは、それぞれ、ビット線ＢＬとプレート線ＰＬとの間に直列に接続された選択トランジスタＳＴ及びキャパシタＣａｐを備える。
【0016】
選択トランジスタＳＴは、チャネル領域として機能する半導体層、ゲート絶縁膜、及び、ゲート電極を備える電界効果型のトランジスタである。選択トランジスタＳＴのゲート電極には、それぞれ、ワード線ＷＬが接続される。
【0017】
キャパシタＣａｐは、一対の電極、及び、絶縁膜を備えるキャパシタである。キャパシタＣａｐは、メモリ部を含む。
【0018】
周辺回路ＰＣは、例えば、動作電圧を生成して電圧供給線に出力する電圧生成回路、所望の電圧供給線をメモリセルアレイＭＣＡ内の各配線（ビット線ＢＬ、ワード線ＷＬ、及び、プレート線ＰＬ）と導通させるデコード回路、ビット線ＢＬの電流又は電圧を検知するセンスアンプ回路等を備える。
【0019】
図２は、半導体装置の一部の構成を示す模式的な断面図である。第１実施形態に係る半導体装置は、図２に示す様に、基板Ｓｕｂと、基板ＳｕｂからＺ方向に離間したトランジスタ層ＬＴｒと、トランジスタ層ＬＴｒの上方に設けられた配線層ＬＭＬと、配線層ＬＭＬの上方に設けられた配線層ＬＵＬと、トランジスタ層ＬＴｒの下方に設けられたキャパシタ層ＬＣＰと、キャパシタ層ＬＣＰの下方に設けられたプレート線層ＬＰＴと、プレート線層ＬＰＴの下方において基板Ｓｕｂ上に設けられた周辺回路層ＬＰＣと、を備える。基板Ｓｕｂは、例えば、ホウ素（Ｂ）等のＰ型の不純物を含むＰ型のシリコン（Ｓｉ）を含む。
【0020】
また、第１実施形態に係る半導体装置は、図２に示す様に、基板Ｓｕｂ上に設けられた、メモリ領域ＲＭＣと、周辺領域ＲＰＣと、を備える。
【0021】
［メモリ領域ＲＭＣの構造］
次に、図２～図５を参照して、メモリ領域ＲＭＣの構造について説明する。図３は、メモリ領域ＲＭＣの一部の構成を示す模式的な断面図である。図４は、図３に示す構成をＡ－Ａ´線に沿って切断し、矢印の方向に沿って見た模式的な断面図である。図５は、図３に示す構成をＢ－Ｂ´線に沿って切断し、矢印の方向に沿って見た模式的な断面図である。
次に、図２～図５を参照して、メモリ領域ＲＭＣの構造について説明する。図３は、メモリ領域ＲＭＣの一部の構成を示す模式的な断面図である。図４は、図３に示す構成をＡ－Ａ´線に沿って切断し、矢印の方向に沿って見た模式的な断面図である。図５は、図３に示す構成をＢ－Ｂ´線に沿って切断し、矢印の方向に沿って見た模式的な断面図である。
【0022】
メモリ領域ＲＭＣのトランジスタ層ＬＴｒは、例えば図３に示す様に、キャパシタ層ＬＣＰの上面に設けられた絶縁層１１１と、絶縁層１１１の上方に設けられた絶縁層１１３と、を備える。また、メモリ領域ＲＭＣのトランジスタ層ＬＴｒは、例えば図４に示す様に、絶縁層１１１及び絶縁層１１３の間に設けられ、Ｘ方向に交互に並ぶ複数の絶縁層１１２及び複数の導電層１５０を備える。また、メモリ領域ＲＭＣのトランジスタ層ＬＴｒは、例えば図４に示す様に、複数の導電層１５０に対応してＸ方向及びＹ方向に並ぶ複数の半導体層１３０と、半導体層１３０の外周面に設けられた絶縁層１４０と、を備える。
【0023】
絶縁層１１１、絶縁層１１２、及び、絶縁層１１３は、例えば、酸化シリコン（ＳｉＯ２）等を含む。
【0024】
半導体層１３０は、例えばＺ方向に延伸し、略円柱形状を有する。半導体層１３０は酸化物半導体であって、例えば、選択トランジスタＳＴ（図１）のチャネル領域として機能する。半導体層１３０は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、マンガン（Ｍｎ）、カドミウム（Ｃｄ）、及び、錫（Ｓｎ）からなる群から選ばれる少なくとも一つの元素と、亜鉛（Ｚｎ）と、酸素（Ｏ）と、を含む。半導体層１３０は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）を含む。
【0025】
絶縁層１４０は、例えばＺ方向に延伸し、略円筒形状を有する。絶縁層１４０は、例えば、選択トランジスタＳＴ（図１）のゲート絶縁膜として機能する。絶縁層１４０は、例えば、酸化シリコン（ＳｉＯ２）等を含む。絶縁層１４０は、酸化シリコン（ＳｉＯ２）と、窒化シリコン（ＳｉＮ）又はその他高誘電率の絶縁層と、の積層構造であっても良い。
【0026】
導電層１５０は、例えば、Ｙ方向に並ぶ複数の選択トランジスタＳＴのゲート電極、及び、メモリセルアレイＭＣＡのワード線ＷＬ（図１）として機能する。導電層１５０は、例えば、タングステン（Ｗ）、又は、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含んでいても良い。
【0027】
メモリ領域ＲＭＣの配線層ＬＭＬは、例えば図３に示す様に、トランジスタ層ＬＴｒの上面に設けられたビット線層ＬＢＬと、ビット線層ＬＢＬの上面に順に設けられた絶縁層１９１、絶縁層１９３、及び、絶縁層１９５と、ビット線層ＬＢＬの上面に設けられた導電層１９２と、を備える。
【0028】
ビット線層ＬＢＬは、例えば図３に示す様に、半導体層１３０に対応する位置において、トランジスタ層ＬＴｒの上面に順に設けられた導電層１７０、導電層１７１、及び、導電層１７２を備える。導電層１７０、導電層１７１、及び、導電層１７２は、それぞれ半導体層１３０に電気的に接続されている。
【0029】
導電層１７０、導電層１７１、及び、導電層１７２を含む構造は、例えば図３及び図５に示す様に、Ｘ方向に延伸し、Ｙ方向に複数並んで設けられる。導電層１７０、導電層１７１、及び、導電層１７２は、例えば、メモリセルアレイＭＣＡのビット線ＢＬ（図１）として機能する。Ｙ方向に並ぶこれら構造の間には、絶縁層１９０が設けられる。
【0030】
導電層１７０は、例えば、インジウム（Ｉｎ）、スズ（Ｓｎ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、イリジウム（Ｉｒ）、及び、モリブデン（Ｍｏ）からなる群から選ばれる少なくとも一つの元素と、酸素（Ｏ）と、を含む。導電層１７０は、例えば、酸化インジウムスズ（ＩｎＳｎＯ）等であっても良い。
【0031】
導電層１７１は、例えば、窒化チタン（ＴｉＮ）等を含む。
【0032】
導電層１７２は、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）等を含む。
【0033】
絶縁層１９０は、例えば、隣接するビット線ＢＬ（導電層１７０、導電層１７１、及び、導電層１７２を含む構造）を絶縁する材料として機能する。また、絶縁層１９０は、例えば、後述する酸素（Ｏ２）雰囲気下のアニール（図１５）において、半導体層１３０へ酸素を導入するための酸素拡散の経路として機能する。
【0034】
絶縁層１９０のＺ方向の膜厚ｄ１０（図３）は、例えば３００ｎｍ以下である。膜厚ｄ１０は、１００ｎｍ以下であればより好ましい。膜厚ｄ１０は、例えば図３に示す構成では、半導体層１３０の上面から絶縁層１９１の下面までの長さである。絶縁層１９０は、この様な膜厚で形成されることにより、好適に酸素拡散の経路として機能する。
【0035】
絶縁層１９０は、例えばシリコン（Ｓｉ）及び酸素（Ｏ）を含む。絶縁層１９０は、例えば酸化シリコン（ＳｉＯ２）等を含む。また、絶縁層１９０は、例えば水（Ｈ２Ｏ）及び水素（Ｈ）等を含む。
【0036】
絶縁層１９０は、比較的密度が小さい材料を含む。絶縁層１９０は、例えば、多孔質性の膜、微細な空隙を多く含む膜、又は、結晶性の低い膜、等を含んでいても良い。
【0037】
絶縁層１９０は、比較的酸素が拡散しやすい材料を含む。絶縁層１９０が、例えば多孔質性の膜を含む場合、酸素は複数の孔を介して拡散する場合がある。絶縁層１９０が、例えば微細な空隙を多く含む場合、酸素は空隙を介して拡散する場合がある。絶縁層１９０が、例えば結晶性の低い膜を含む場合、酸素は結晶粒界や非晶質性の高い部分を介して拡散する場合がある。
【0038】
絶縁層１９０は、比較的水及び水素が吸着しやすい材料を含む。絶縁層１９０の水素濃度は、比較的大きい。絶縁層１９０が、例えば多孔質性の膜を含む場合、水及び水素は孔の内部に含まれている場合がある。また、絶縁層１９０が、例えば微細な空隙を多く含む場合、水及び水素は空隙の内部に含まれている場合がある。また、絶縁層１９０が、例えば結晶性の低い膜を含む場合、水及び水素は結晶粒界や非晶質性の高い部分に含まれている場合がある。
【0039】
絶縁層１９０は、例えば図３及び図５に示す様に、部分ＰＴ１０を備える。部分ＰＴ１０は例えばＸ方向に延伸し、複数の導電層１７０、導電層１７１、及び、導電層１７２を含む構造（ビット線ＢＬ）の間に設けられる。部分ＰＴ１０は、ビット線ＢＬとＹ方向に対向する。
【0040】
絶縁層１９１は、絶縁層１９０及び導電層１７２の上面に、絶縁層１９０及び導電層１７２と接する様に設けられる。
【0041】
絶縁層１９１は、例えば、後述する酸素（Ｏ２）雰囲気下のアニール（図１５）において、半導体層１３０へ酸素を導入するための酸素拡散の経路として機能する。また、絶縁層１９１は、絶縁層１９１を形成した後の工程、例えば後述する配線層ＬＵＬ（図２）を形成する工程において使用する水及び水素（Ｈ）等の還元性ガスが絶縁層１９０を介して半導体層１３０へ到達し、半導体層１３０が還元される（脱酸素（Ｏ）が起こる）ことを防ぐ層として機能する。
【0042】
絶縁層１９１のＺ方向の膜厚ｄ１１（図３）は、例えば５ｎｍ以上、５０ｎｍ以下である。膜厚ｄ１１は、２０ｎｍ程度であればより好ましい。絶縁層１９１は、この様な膜厚で形成されることにより、酸素導入の経路としての機能、及び、絶縁層１９０への水素等の吸着を防ぐ機能を有する。
【0043】
絶縁層１９１は、例えばシリコン（Ｓｉ）及び酸素（Ｏ）を含む。絶縁層１９１は、例えば酸化シリコン（ＳｉＯ２）等を含む。また、絶縁層１９１は、例えば水及び水素（Ｈ）を含む。絶縁層１９１が含む単位体積当たりの水及び水素（Ｈ）の含有量は、絶縁層１９０よりも少ない。
【0044】
絶縁層１９１は、比較的密度が大きい材料を含む。絶縁層１９１は、例えば、空孔又は空隙が比較的少なく、また、結晶性の高い膜等で構成されていても良い。
【0045】
絶縁層１９１は、比較的酸素が拡散しにくい材料を含む。絶縁層１９１は、例えば孔、空隙等を多く含まないため、孔、空隙等を介した酸素の拡散は起こりにくい。また、絶縁層１９１は、例えば結晶性の高い膜を含むため、結晶粒界や非晶質性の高い部分を介した酸素の拡散は起こりにくい。
【0046】
絶縁層１９１は、比較的水及び水素が吸着しにくい材料を含む。絶縁層１９１の水素濃度は、比較的小さい。絶縁層１９１は、例えば孔、空隙等を多く含まないため、水及び水素の吸着するサイトが比較的少ない。また、絶縁層１９１は、例えば結晶性の高い膜を含むため、結晶粒界や非晶質性の高い部分の様な水及び水素の吸着するサイトは比較的少ない。
【0047】
絶縁層１９１の密度は、絶縁層１９０の密度より大きい。例えば、絶縁層１９１を構成する複数の材料の平均密度は、絶縁層１９０を構成する複数の材料の平均密度より大きい。絶縁層１９０及び絶縁層１９１が含む材料の密度は、例えばＸ線反射率法（X-Ray Reflectivity）等によって測定することができる。
【0048】
絶縁層１９１の水素濃度は、絶縁層１９０の水素濃度より小さい。例えば、絶縁層１９１を構成する複数の材料の平均水素濃度は、絶縁層１９０を構成する複数の材料の平均水素濃度より小さい。絶縁層１９０及び絶縁層１９１の水素（Ｈ）濃度は、例えＳＩＭＳ（Secondary Ion Mass Spectrometry）等によって測定することができる。
【0049】
導電層１９２は、例えば図２及び図３に示す様にＺ方向に延伸し、略円柱形状を有する。導電層１９２の下面は、導電層１７２に接続されている。導電層１９２の上面は、例えば絶縁層１９５の上面と同じ位置に設けられる。導電層１９２は、例えば絶縁層１９５及び絶縁層１９３を貫通する様に設けられる。導電層１９２は、例えば、タングステン（Ｗ）、又は、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含んでいても良い。
【0050】
絶縁層１９３は、例えば酸化シリコン（ＳｉＯ２）等を含む。
【0051】
絶縁層１９５は、例えば窒化シリコン（ＳｉＮ）、酸化アルミニウム（ＡｌＯ）等を含む。絶縁層１９５は、例えば、後述する配線層ＬＵＬ（図２）を形成する工程において使用する水素（Ｈ）等の還元性ガスによって、半導体層１３０が還元される（脱酸素（Ｏ）が起こる）ことを防ぐ層として機能する。尚、絶縁層１９５は形成されていなくても良い。
【0052】
配線層ＬＵＬは、例えば図２に示す様に、絶縁層１９５の上面に設けられた配線３０１と、配線３０１の上面に配線３０１に接続して設けられた配線３０２と、配線３０２の上面に配線３０２に接続して設けられた配線３０３と、を備える。配線３０１、配線３０２、及び、配線３０３の間には、例えば酸化シリコン（ＳｉＯ２）等の絶縁層３０４が設けられる。
【0053】
配線３０１、配線３０２、及び、配線３０３は、例えば、ビット線ＢＬへ電圧及び電流を供給する配線として機能する。配線３０１、配線３０２、及び、配線３０３は、例えば、銅（Ｃｕ）、タングステン（Ｗ）、アルミニウム（Ａｌ）等を含む。
【0054】
メモリ領域ＲＭＣのキャパシタ層ＬＣＰは、例えば図２及び図３に示す様に、複数の半導体層１３０に対応して設けられ、複数の半導体層１３０の下端にそれぞれ接続された複数の導電層１２０と、これら複数の導電層１２０に対応して設けられ、複数の導電層１２０の下端にそれぞれ接続された複数の導電層２０１と、これら複数の導電層１２０の外周面並びに複数の導電層２０１の外周面及び下面に設けられた複数の導電層１２１と、を備える。また、キャパシタ層ＬＣＰは、導電層１２１の外周面及び下面に設けられた絶縁層２０２と、絶縁層２０２の外周面及び下面に設けられた導電層２０３と、を備える（図３）。尚、以下の説明では、これらメモリ領域ＲＭＣのキャパシタ層ＬＣＰに設けられたキャパシタＣａｐ（図１）を実現する構成を、「キャパシタ構造ＣＰ１０」と呼ぶ場合がある。キャパシタ構造ＣＰ１０は、例えば、導電層１２０と、導電層１２１と、導電層２０１と、絶縁層２０２と、導電層２０３と、を含む。複数のキャパシタ構造ＣＰ１０の間には、例えば、酸化シリコン（ＳｉＯ２）等の絶縁層１００が設けられる。
【0055】
導電層１２０は、例えば、選択トランジスタＳＴ（図１）のドレイン電極及びキャパシタＣａｐ（図１）の一方の電極の一部として機能する。導電層１２０は、ＸＹ断面において略円形であり、プラグ形状を有していても良い。導電層１２０は、例えば、導電層１７０と同様の材料を含む。導電層１２０は、例えば、酸化インジウムスズ（ＩｎＳｎＯ）等であっても良い。
【0056】
導電層１２１は、例えば、キャパシタＣａｐ（図１）の一方の電極の一部として機能する。導電層１２１は、例えば、窒化チタン（ＴｉＮ）等であっても良い。
【0057】
導電層２０１は、キャパシタＣａｐ（図１）の一方の電極の一部として機能する。導電層２０１は、例えば、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含む。
【0058】
絶縁層２０２は、キャパシタＣａｐ（図１）の電極間の絶縁層として機能する。絶縁層２０２は、例えば、酸化アルミニウム（ＡｌＯ）等を含む。絶縁層２０２は、例えば、酸化シリコン（ＳｉＯ２）又はその他の絶縁性の金属酸化物であっても良い。
【0059】
導電層２０３は、例えば、キャパシタＣａｐ（図１）の他方の電極として機能する。導電層２０３は、例えば、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含む。
【0060】
メモリ領域ＲＭＣのプレート線層ＬＰＴは、例えば図２に示す様に、キャパシタ層ＬＣＰの下面に設けられた導電層２０４を備える。導電層２０４は、複数の導電層２０３に電気的に接続されている。導電層２０４は、例えば、プレート線ＰＬ（図１）として機能する。導電層２０４は、例えば、タングステン（Ｗ）、又は、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含んでいても良い。
【0061】
［周辺領域ＲＰＣの構造］
周辺領域ＲＰＣのトランジスタ層ＬＴｒは、例えば図２に示す様に、ワード線ＷＬとして機能する導電層１５０の一部と、導電層１５０の下端に接続された電極１５１とを備える。電極１５１は、例えば、タングステン（Ｗ）、又は、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含んでいても良い。
周辺領域ＲＰＣのトランジスタ層ＬＴｒは、例えば図２に示す様に、ワード線ＷＬとして機能する導電層１５０の一部と、導電層１５０の下端に接続された電極１５１とを備える。電極１５１は、例えば、タングステン（Ｗ）、又は、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含んでいても良い。
【0062】
周辺領域ＲＰＣのキャパシタ層ＬＣＰは、例えば図２に示す様に、Ｚ方向に延伸する複数の電極ＣＣを備える。電極ＣＣは、例えば、上端において電極１５１に、下端において、プレート線層ＬＰＴ中の、後述する複数の導電層２０５の一部に電気的に接続されている。電極ＣＣは、例えば、タングステン（Ｗ）、又は、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含んでいても良い。
【0063】
周辺領域ＲＰＣのプレート線層ＬＰＴは、例えば図２に示す様に、複数の導電層２０５を備える。導電層２０５は、例えば、導電層２０４と同様の材料を含んでいても良い。
【0064】
周辺領域ＲＰＣの周辺回路層ＬＰＣは、例えば図２に示す様に、基板Ｓｕｂ上に設けられた複数のトランジスタＴｒＰ１と、複数のトランジスタＴｒＰ１に接続された複数の電極２１０とを備える。複数の電極２１０は、上端において導電層２０５に接続されている。複数の電極２１０は、それぞれ、複数のトランジスタＴｒＰ１のソース領域、ドレイン領域、ゲート電極等に接続されている。複数のトランジスタＴｒＰ１は、例えば、周辺回路ＰＣ（図１）を構成する。
【0065】
［第１実施形態の製造方法］
次に、図６～図１７を参照して、本実施形態に係る半導体装置の製造方法について説明する。図６～図１７は、第１実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。尚、以下、製造方法に係る図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。
次に、図６～図１７を参照して、本実施形態に係る半導体装置の製造方法について説明する。図６～図１７は、第１実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。尚、以下、製造方法に係る図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。
【0066】
同製造方法においては、図示しない基板Ｓｕｂの上方に、周辺回路層ＬＰＣ（図２）と、プレート線層ＬＰＴ（図２）と、キャパシタ層ＬＣＰ（図２）と、を形成する。また、例えば図６に示す様に、導電層１２０を含むキャパシタ層ＬＣＰの上面に、絶縁層１１１と、絶縁層１１２（図４）及び導電層１５０と、絶縁層１１３と、を順に形成する。この工程は、例えば、ＣＶＤ（Chemical Vapor Deposition）及びＲＩＥ（Reactive Ion Etching）等によって行う。
【0067】
次に、例えば図７に示す様に、開口ＴＨ１０を形成する。開口ＴＨ１０は、Ｚ方向に延伸し、絶縁層１１３、導電層１５０、及び、絶縁層１１１を貫通して、導電層１２０を露出させる。この工程は、例えば、ＲＩＥ等によって行う。
【0068】
次に、例えば図８に示す様に、絶縁層１１３の上面、並びに、開口ＴＨ１０の内側面及び底面に、絶縁層１４０´を形成する。絶縁層１４０´は、例えば絶縁層１４０と同様の材料を含む。この工程は、例えば、ＡＬＤ（Atomic Layer Deposition）又はＣＶＤ等によって行う。
【0069】
次に、例えば図９に示す様に、絶縁層１４０´のうち、絶縁層１１３の上面及び開口ＴＨ１０の底面に形成された部分を除去し、開口ＴＨ１０の内側面に絶縁層１４０を形成する。この工程により、開口ＴＨ１０の底面に、導電層１２０が露出する。この工程は、例えば、ＲＩＥ等によって行う。
【0070】
次に、例えば図１０に示す様に、開口ＴＨ１０の内部及び絶縁層１１３の上面に、半導体層１３０´を形成する。半導体層１３０´は、例えば半導体層１３０と同様の材料を含む。この工程は、例えば、ＣＶＤ又はＡＬＤ等によって行う。
【0071】
次に、例えば図１１に示す様に、開口ＴＨ１０があった部分の外に形成された半導体層１３０´の部分を除去平坦化し、半導体層１３０を形成する。この工程は、例えば、ＣＭＰ（Chemical Mechanical Planarization）又はＲＩＥ等によって行う。
【0072】
次に、例えば図１２に示す様に、図１１に示す構造の上面に、導電層１７０´、導電層１７１´、及び、導電層１７２´を順に形成する。導電層１７０´、導電層１７１´、及び、導電層１７２´は、例えば導電層１７０、導電層１７１、及び、導電層１７２とそれぞれ同様の材料を含む。この工程は、例えば、ＣＶＤ等によって行う。
【0073】
次に、例えば図１３に示す様に、導電層１７０、導電層１７１、及び、導電層１７２に対応する位置にフォトリソグラフィ等によりマスク材を形成し、マスク材に被覆されていない部分を除去することによって、導電層１７０、導電層１７１、及び、導電層１７２を形成する。この工程は、例えば、ＲＩＥ等によって行う。
【0074】
次に、例えば図１４に示す様に、絶縁層１１３の上面、及び導電層１７２の上面に、絶縁層１９０と同様の材料を成膜し、上面を除去平坦化して、絶縁層１９０を形成する。この工程は、ＣＶＤ及びＣＭＰ等によって行う。尚、絶縁層１９０を成膜する際の成膜温度は、比較的低温であっても良い。絶縁層１９０を成膜する際の成膜温度は、例えば３５０℃未満である。
【0075】
次に、例えば図１５に示す様に、絶縁層１９０及び導電層１７２の上面に、絶縁層１９１を形成する。この工程は、例えば、ＣＶＤ等によって行う。尚、絶縁層１９１を成膜する際の成膜温度は、絶縁層１９０を成膜する際の成膜温度よりも高くても良い。絶縁層１９１を成膜する際の成膜温度は、例えば３５０℃以上である。
【0076】
また、例えば図１５に示す様に、絶縁層１９１を形成後、酸素（Ｏ２）雰囲気下のアニールを行い、例えば酸素導入経路ＰＡ１０により、半導体層１３０への酸素の導入を行う。
【0077】
酸素導入経路ＰＡ１０は、例えば酸化シリコン（ＳｉＯ２）等の、絶縁層１９１及び絶縁層１９０を介し、また、例えば酸化インジウムスズ（ＩｎＳｎＯ）等の導電層１７０を介して、半導体層１３０の上面から酸素（Ｏ）を導入可能な経路である。
【0078】
次に、例えば図１６に示す様に、絶縁層１９１の上面に、絶縁層１９３及び絶縁層１９５を順に形成する。この工程は、例えば、ＣＶＤ又はＡＬＤ等によって行う。
【0079】
また、例えば図１６に示す様に、開口ＴＨ１１を形成する。開口ＴＨ１１は、Ｚ方向に延伸し、絶縁層１９５、絶縁層１９３、及び、絶縁層１９１を貫通して、導電層１７２を露出させる。この工程は、例えば、ＲＩＥ等によって行う。
【0080】
次に、例えば図１７に示す様に、開口ＴＨ１１の内部及び絶縁層１９５の上面に、導電層１９２と同様の材料を成膜し、上面を除去平坦化して、導電層１９２を形成する。この工程は、例えば、ＣＶＤ及びＣＭＰ等によって行う。
【0081】
次に、図１７に示す構造の上面に、配線層ＬＵＬ（図２）を形成することにより、第１実施形態に係る半導体装置が製造される。尚、配線層ＬＵＬ（図２）を形成する工程においては、水素（Ｈ）等の還元性ガスを使用する場合がある。
【0082】
尚、酸素（Ｏ２）雰囲気下のアニール（図１５）における酸素導入経路ＰＡ１０等は、例えば、アニールにおいて同位体酸素を用い、同位体酸素の分布をＳＩＭＳ（Secondary Ion Mass Spectrometry）等で分析することで、その酸素導入経路を測定することができる。
【0083】
［効果］
本実施形態に係る半導体装置においては、図１５に示す工程において、絶縁層１９０、及び、絶縁層１９０に接する絶縁層１９１を形成した後、半導体層１３０へ酸素を導入するための酸素アニールを行う。
本実施形態に係る半導体装置においては、図１５に示す工程において、絶縁層１９０、及び、絶縁層１９０に接する絶縁層１９１を形成した後、半導体層１３０へ酸素を導入するための酸素アニールを行う。
【0084】
絶縁層１９０は、比較的密度が小さく、また酸素が拡散しやすい材料を含むため、酸素導入経路上の材料としては好適である。しかしながら、絶縁層１９０は、比較的水及び水素の吸着が起こりやすい材料でもある。酸素アニール（図１５）よりも後の工程で、絶縁層１９０に再び多くの水及び水素が吸着した場合、それら水及び水素が半導体層１３０へ拡散することがある。この様な場合、水素により半導体層１３０の脱酸素が起こり、選択トランジスタＳＴ（図１）の良好なスイッチング特性が得られない場合がある。
【0085】
そこで、本実施形態に係る半導体装置においては、絶縁層１９０の上面に絶縁層１９１を形成する。
【0086】
絶縁層１９１は、比較的密度が高く、また水及び水素が吸着しにくい材料を含む。例えば、絶縁層１９１を絶縁層１９０よりも高温で成膜するため、絶縁層１９１は、絶縁層１９０よりも密度が大きく、また水素が吸着しにくい。よって、絶縁層１９１は、絶縁層１９０に接してその上面を覆うことで、絶縁層１９０に水素が吸着することを防ぐことができる。また、本実施形態に係る半導体装置においては、絶縁層１９１を例えば５ｎｍ以上、５０ｎｍ以下で形成する。この様な膜厚で形成されることにより、絶縁層１９１は、酸素導入の経路として機能しつつ、絶縁層１９０への水及び水素等の吸着を防ぐことができる。
【0087】
よって、この様な構成では、半導体層１３０の酸素量を適切に制御し、優れたトランジスタ特性を有する半導体装置を提供することができる。
【0088】
［第２実施形態］
次に、図１８～図２１を用いて、第２実施形態に係る半導体装置について説明する。図１８及び図１９は、本実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。図２０は、図１９に示す構成をＣ－Ｃ´線に沿って切断し、矢印の方向に沿って見た模式的な平面図である。図２１は、図１９に示す構成をＤ－Ｄ´線に沿って切断し、矢印の方向に沿って見た模式的な平面図である。以下の説明では、第１実施形態と同様の構成には同一の符号を付し、説明を省略する。
次に、図１８～図２１を用いて、第２実施形態に係る半導体装置について説明する。図１８及び図１９は、本実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。図２０は、図１９に示す構成をＣ－Ｃ´線に沿って切断し、矢印の方向に沿って見た模式的な平面図である。図２１は、図１９に示す構成をＤ－Ｄ´線に沿って切断し、矢印の方向に沿って見た模式的な平面図である。以下の説明では、第１実施形態と同様の構成には同一の符号を付し、説明を省略する。
【0089】
本実施形態に係る半導体装置は、基本的には、第１実施形態に係る半導体装置（図２、図３）と同様に構成されている。しかしながら、本実施形態に係る半導体装置（図１８）には、配線層ＬＭＬ（図２）のかわりに配線層ＬＭＬ２が設けられる。配線層ＬＭＬ２は、基本的には、配線層ＬＭＬ（図３）と同様に構成されている。しかしながら、配線層ＬＭＬ２は、ビット線層ＬＢＬ（図３）のかわりにビット線層ＬＢＬ２（図１９）を備える。また、配線層ＬＭＬ２は、ビット線層ＬＢＬ２とトランジスタ層ＬＴｒとの間に、プラグ層ＬＰＬ２を備える。
【0090】
プラグ層ＬＰＬ２は、例えば図１９及び図２０に示す様に、半導体層１３０に対応する位置において、トランジスタ層ＬＴｒの上面に順に設けられた導電層１７０＿２、導電層１７１＿２、及び、導電層１７２＿２を備える。導電層１７０＿２、導電層１７１＿２、及び、導電層１７２＿２は、それぞれ半導体層１３０に電気的に接続されている。
【0091】
導電層１７０＿２、導電層１７１＿２、及び、導電層１７２＿２を含む構造は、例えば図１９及び図２０に示す様に、Ｚ方向に延伸する略円柱形状を有し、Ｘ方向及びＹ方向に複数並んで設けられる。導電層１７０＿２、導電層１７１＿２、及び、導電層１７２＿２は、例えば、選択トランジスタＳＴのソース電極として機能する。これら導電層１７０＿２、導電層１７１＿２、及び、導電層１７２＿２を含む複数の構造の間には、例えば絶縁層１９０＿２の一部が設けられる。
【0092】
導電層１７０＿２、導電層１７１＿２、及び、導電層１７２＿２は、それぞれ導電層１７０、導電層１７１、及び、導電層１７２と同様の材料を含む。
【0093】
ビット線層ＬＢＬ２は、例えば図１９に示す様に、導電層１７２＿２に対応する位置において、プラグ層ＬＰＬ２の上面に順に設けられた導電層１８１、導電層１８２、及び、導電層１８４を備える。
【0094】
導電層１８１、導電層１８２、及び、導電層１８４は、それぞれＸ方向に並ぶ複数の導電層１７２に電気的に接続されている。
【0095】
導電層１８１、導電層１８２、及び、導電層１８４を含む構造は、例えば図１９及び図２１に示す様に、Ｘ方向に延伸し、Ｙ方向に複数並んで設けられる。導電層１８１、導電層１８２、及び、導電層１８４は、例えば、メモリセルアレイＭＣＡのビット線ＢＬ（図１）として機能する。Ｙ方向に並ぶこれら構造の間には、例えば絶縁層１９０＿２の一部が設けられる。
【0096】
導電層１８１及び導電層１８４は、例えば、窒化チタン（ＴｉＮ）等を含む。
【0097】
導電層１８２は、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）等を含む。
【0098】
絶縁層１９０＿２は、絶縁層１９０と同様の機能を有し、同様の材料を含む。
【0099】
絶縁層１９０＿２のＺ方向の膜厚ｄ２０（図１９）は、例えば３００ｎｍ以下である。膜厚ｄ２０は、１００ｎｍ以下であればより好ましい。膜厚ｄ２０は、例えば図１９に示す構成では、半導体層１３０の上面から後述する絶縁層１９１＿２の下面までの長さである。絶縁層１９０＿２は、この様な膜厚で形成されることにより、好適に酸素拡散の経路として機能する。
【0100】
絶縁層１９０＿２は、例えば図１９及び図２１に示す様に部分ＰＴ２０を備える。部分ＰＴ２０は例えばＸ方向に延伸し、複数の導電層１８１、導電層１８２、及び、導電層１８４を含む構造（ビット線ＢＬ）の間に設けられる。部分ＰＴ２０は、ビット線ＢＬとＹ方向に対向する。
【0101】
また、配線層ＬＭＬ２は、例えば図１９に示す様に、ビット線層ＬＢＬ２の上面に順に設けられた絶縁層１９１＿２、絶縁層１９３、及び、絶縁層１９５と、ビット線層ＬＢＬの上面に設けられた導電層１９２と、を備える。
【0102】
絶縁層１９１＿２は、絶縁層１９０＿２及び導電層１８４の上面に、絶縁層１９０＿２及び導電層１８４と接する様に設けられる。
【0103】
絶縁層１９１＿２は、絶縁層１９１と同様の機能を有し、同様の材料を含む。
【0104】
絶縁層１９１＿２のＺ方向の膜厚ｄ２１（図１９）は、例えば５ｎｍ以上、５０ｎｍ以下である。膜厚ｄ２１は、２０ｎｍ程度であればより好ましい。
【0105】
尚、絶縁層１９１＿２の密度は、絶縁層１９０＿２の密度より大きい。例えば、絶縁層１９１＿２を構成する複数の材料の平均密度は、絶縁層１９０＿２を構成する複数の材料の平均密度より大きい。
【0106】
尚、絶縁層１９１＿２の水素濃度は、絶縁層１９０＿２の水素濃度より小さい。例えば、絶縁層１９１＿２を構成する複数の材料の平均水素濃度は、絶縁層１９０＿２を構成する複数の材料の平均水素濃度より小さい。
【0107】
［第２実施形態の製造方法］
次に、図２２～図２７を参照して、第２実施形態に係る半導体装置の製造方法について説明する。図２２～図２７は、第２実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。
次に、図２２～図２７を参照して、第２実施形態に係る半導体装置の製造方法について説明する。図２２～図２７は、第２実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。
【0108】
本実施形態に係る半導体装置は、基本的には第１実施形態に係る半導体装置と同様に製造される。しかしながら、本変形例に係る半導体装置の製造方法では、図６～図１２を参照して説明した工程の次に、図２２～図２７に示す工程を行う。
【0109】
例えば図２２に示す工程では、図１２に示す構造の上面に、導電層１７０＿２、導電層１７１＿２、及び、導電層１７２＿２に対応する位置にフォトリソグラフィ等によりマスク材を形成し、マスク材に被覆されていない部分を除去することによって、導電層１７０＿２、導電層１７１＿２、及び、導電層１７２＿２を形成する。この工程は、例えば、ＲＩＥ等によって行う。
【0110】
次に、例えば図２３に示す様に、絶縁層１１３の上面、及び導電層１７２＿２の上面に、絶縁層１９０＿２と同様の材料を成膜し、上面を除去平坦化して、絶縁層１９０＿２´を形成する。この工程は、ＣＶＤ及びＣＭＰ等によって行う。
【0111】
次に、例えば図２４に示す様に、図２３に示す構造の上面に、導電層１８１´、導電層１８２´、及び、導電層１８４´を順に形成する。導電層１８１´、導電層１８２´、及び、導電層１８４´は、それぞれ導電層１８１、導電層１８２、及び、導電層１８４と同様の材料を含む。この工程は、例えば、ＣＶＤ又はＡＬＤ等によって行う。
【0112】
次に、例えば図２５に示す様に、導電層１８１´、導電層１８２´、及び、導電層１８４´から、導電層１８１、導電層１８２、及び、導電層１８４に対応する部分以外を除去して、導電層１８１、導電層１８２、及び、導電層１８４を形成する。また、絶縁層１９０＿２´の上面、及び、導電層１８４の上面に、絶縁層１９０＿２と同様の材料を成膜した後、上面を除去平坦化して、絶縁層１９０＿２を形成する。この工程は、例えば、ＣＶＤ、ＲＩＥ、ＣＭＰ等によって行う。尚、絶縁層１９０＿２を成膜する際の成膜温度は、比較的低温であっても良い。
【0113】
次に、例えば図２６に示す様に、絶縁層１９０＿２及び導電層１８４の上面に、絶縁層１９１＿２を形成する。この工程は、例えば、ＣＶＤ等によって行う。尚、絶縁層１９１＿２を成膜する際の成膜温度は、絶縁層１９０＿２を成膜する際の成膜温度よりも高くても良い。
【0114】
また、例えば図２６に示す様に、絶縁層１９１＿２を形成後、酸素（Ｏ２）雰囲気下のアニールを行い、例えば酸素導入経路ＰＡ２０により、半導体層１３０への酸素の導入を行う。
【0115】
酸素導入経路ＰＡ２０は、例えば酸化シリコン（ＳｉＯ２）等の、絶縁層１９１＿２及び絶縁層１９０＿２を介し、また、例えば酸化インジウムスズ（ＩｎＳｎＯ）等の導電層１７０を介して、半導体層１３０の上面から酸素（Ｏ）を導入可能な経路である。
【0116】
次に、例えば図２７に示す様に、図２６に示す構造の上面に、絶縁層１９３、絶縁層１９５、及び、導電層１９２を第１実施形態と同様に形成し、絶縁層１９５の上方に配線層ＬＵＬ（図２）を形成することにより、第２実施形態に係る半導体装置が製造される。
【0117】
【0118】
本変形例に係る半導体装置は、基本的には、第２実施形態に係る半導体装置（図１９）と同様に構成されている。しかしながら、本変形例に係る半導体装置（図２８）には、絶縁層１９０＿２と、絶縁層１９１＿２とのかわりに、プラグ層ＬＰＬ２に設けられた絶縁層１９０＿２ｂと、ビット線層ＬＢＬ２に設けられた絶縁層１９１＿２ｂ及び例えば酸化シリコン（ＳｉＯ２）等の絶縁層１８３とを備える。
【0119】
絶縁層１９０＿２ｂは、導電層１７０、導電層１７１、及び、導電層１７２を含む構造の間に設けられる。
【0120】
絶縁層１９０＿２ｂは、絶縁層１９０と同様の機能を有し、同様の材料を含む。
【0121】
絶縁層１９０＿２ｂのＺ方向の膜厚ｄ２０ｂ（図２８）は、例えば３００ｎｍ以下である。膜厚ｄ２０ｂは、１００ｎｍ以下であればより好ましい。膜厚ｄ２０ｂは、例えば図２８に示す構成では、半導体層１３０の上面から絶縁層１９１＿２ｂの下面までの長さである。
【0122】
絶縁層１９１＿２ｂは、絶縁層１９０＿２ｂの上面に、絶縁層１９０＿２ｂと接する様に設けられる。また、絶縁層１９１＿２ｂは、複数の導電層１８１、導電層１８２、及び、導電層１８４を含む構造（ビット線ＢＬ）の間に設けられる。
【0123】
絶縁層１９１＿２ｂは、例えば図２８に示す様に、部分ＰＴ２１を備える。部分ＰＴ２１は例えばＸ方向に延伸し、複数の導電層１８１、導電層１８２、及び、導電層１８４を含む構造（ビット線ＢＬ）の間に設けられる。部分ＰＴ２１は、ビット線ＢＬの一部とＹ方向に対向する。
【0124】
絶縁層１９１＿２ｂは、絶縁層１９１と同様の機能を有し、同様の材料を含む。
【0125】
絶縁層１９１＿２ｂのＺ方向の膜厚ｄ２１ｂ（図２８）は、例えば５ｎｍ以上、５０ｎｍ以下である。膜厚ｄ２１ｂは、２０ｎｍ程度であればより好ましい。
【0126】
尚、絶縁層１９１＿２ｂの密度は、絶縁層１９０＿２ｂの密度より大きい。例えば、絶縁層１９１＿２ｂを構成する複数の材料の平均密度は、絶縁層１９０＿２ｂを構成する複数の材料の平均密度より大きい。
【0127】
尚、絶縁層１９１＿２ｂの水素濃度は、絶縁層１９０＿２ｂの水素濃度より小さい。例えば、絶縁層１９１＿２ｂを構成する複数の材料の平均水素濃度は、絶縁層１９０＿２ｂを構成する複数の材料の平均水素濃度より小さい。
【0128】
【0129】
本実施形態に係る半導体装置は、基本的には、第１実施形態に係る半導体装置（図２、図３）と同様に構成されている。しかしながら、本実施形態に係る半導体装置（図２９）には、配線層ＬＭＬ（図３）のかわりに配線層ＬＭＬ３が設けられる。配線層ＬＭＬ３は、基本的には、配線層ＬＭＬと同様に構成されている。しかしながら、配線層ＬＭＬ３は、絶縁層１９０及び絶縁層１９１のかわりに、絶縁層１９０＿３及び絶縁層１９１＿３を備える。
【0130】
絶縁層１９０＿３は、導電層１７０、導電層１７１、及び、導電層１７２を含む構造（ビット線ＢＬ）の間と、導電層１７２の上面と、に設けられる。
【0131】
絶縁層１９０＿３は、絶縁層１９０と同様の機能を有し、同様の材料を含む。
【0132】
絶縁層１９０＿３のＺ方向の膜厚ｄ３０（図２９）は、例えば３００ｎｍ以下である。膜厚ｄ３０は、１００ｎｍ以下であればより好ましい。膜厚ｄ３０は、例えば図２８に示す構成では、半導体層１３０の上面から絶縁層１９１＿３の下面までの長さである。
【0133】
絶縁層１９０＿３は、例えば図２９に示す様に、部分ＰＴ３０を備える。部分ＰＴ３０は例えばＸ方向に延伸し、複数の導電層１７０、導電層１７１、及び、導電層１７２を含む構造（ビット線ＢＬ）の間に設けられる。部分ＰＴ３０は、ビット線ＢＬとＹ方向に対向する。
【0134】
絶縁層１９１＿３は、絶縁層１９０＿３の上面に、絶縁層１９０＿３と接する様に設けられる。絶縁層１９１＿３は、導電層１７２（ビット線ＢＬ）とは接していない。
【0135】
絶縁層１９１＿３は、絶縁層１９１と同様の機能を有し、同様の材料を含む。
【0136】
絶縁層１９１＿３のＺ方向の膜厚ｄ３１（図２９）は、例えば５ｎｍ以上、５０ｎｍ以下である。膜厚ｄ３１は、２０ｎｍ程度であればより好ましい。
【0137】
尚、絶縁層１９１＿３の密度は、絶縁層１９０＿３の密度より大きい。例えば、絶縁層１９１＿３を構成する複数の材料の平均密度は、絶縁層１９０＿３を構成する複数の材料の平均密度より大きい。
【0138】
尚、絶縁層１９１＿３の水素濃度は、絶縁層１９０＿３の水素濃度より小さい。例えば、絶縁層１９１＿３を構成する複数の材料の平均水素濃度は、絶縁層１９０＿３を構成する複数の材料の平均水素濃度より小さい。
【0139】
【0140】
本実施形態に係る半導体装置は、基本的には、第１実施形態に係る半導体装置（図２、図３）と同様に構成されている。しかしながら、本実施形態に係る半導体装置（図３０）には、配線層ＬＭＬ（図３）のかわりに配線層ＬＭＬ４が設けられる。配線層ＬＭＬ４は、基本的には、配線層ＬＭＬと同様に構成されている。しかしながら、配線層ＬＭＬ４は、絶縁層１９０及び絶縁層１９１のかわりに、絶縁層１９０＿４及び絶縁層１９１＿４を備える。
【0141】
絶縁層１９０＿４は、例えば、導電層１７０、導電層１７１、及び、導電層１７２を含む構造（ビット線ＢＬ）の間に設けられる。
【0142】
絶縁層１９０＿４は、例えば図３０に示す様に、部分ＰＴ４０を備える。部分ＰＴ４０は例えばＸ方向に延伸し、複数の導電層１７０、導電層１７１、及び、導電層１７２を含む構造（ビット線ＢＬ）の一部の間に設けられる。部分ＰＴ４０は例えばＸ方向に延伸し、複数の導電層１７０及び導電層１７１の間に設けられる。部分ＰＴ４０は、ビット線ＢＬとＹ方向に対向する。
【0143】
絶縁層１９０＿４は、絶縁層１９０と同様の機能を有し、同様の材料を含む。
【0144】
絶縁層１９０＿４のＺ方向の膜厚ｄ４０（図３０）は、例えば３００ｎｍ以下である。膜厚ｄ４０は、１００ｎｍ以下であればより好ましい。膜厚ｄ４０は、例えば図３０に示す構成では、半導体層１３０の上面から絶縁層１９１＿４の下面までの長さである。
【0145】
絶縁層１９１＿４は、絶縁層１９０＿４の上面に、絶縁層１９０＿４と接する様に設けられる。また、絶縁層１９１＿４は、例えば、複数の導電層１７０、導電層１７１、及び、導電層１７２を含む構造（ビット線ＢＬ）の間に設けられる。
【0146】
絶縁層１９１＿４は、例えば図３０に示す様に、部分ＰＴ４１を備える。部分ＰＴ４１は例えばＸ方向に延伸し、複数の導電層１７０、導電層１７１、及び、導電層１７２を含む構造（ビット線ＢＬ）の一部の間に設けられる。部分ＰＴ４１は例えばＸ方向に延伸し、複数の導電層１７２の間に設けられる。部分ＰＴ４１は、ビット線ＢＬとＹ方向に対向する。
【0147】
絶縁層１９１＿４は、絶縁層１９１と同様の機能を有し、同様の材料を含む。
【0148】
絶縁層１９１＿４のＺ方向の膜厚ｄ４１（図３０）は、例えば５ｎｍ以上、５０ｎｍ以下である。膜厚ｄ４１は、２０ｎｍ程度であればより好ましい。
【0149】
尚、絶縁層１９１＿４の密度は、絶縁層１９０＿４の密度より大きい。例えば、絶縁層１９１＿４を構成する複数の材料の平均密度は、絶縁層１９０＿４を構成する複数の材料の平均密度より大きい。
【0150】
尚、絶縁層１９１＿４の水素濃度は、絶縁層１９０＿４の水素濃度より小さい。例えば、絶縁層１９１＿４を構成する複数の材料の平均水素濃度は、絶縁層１９０＿４を構成する複数の材料の平均水素濃度より小さい。
【0151】
本実施形態では、導電層１７０の下面のＺ方向の位置と絶縁層１９０＿４の下面のＺ方向の位置が一致し、導電層１７１の上面のＺ方向の位置と絶縁層１９０＿４の上面のＺ方向の位置が一致する。また、導電層１７２の下面のＺ方向の位置と絶縁層１９１＿４の下面のＺ方向の位置が一致し、導電層１７２の上面のＺ方向の位置と絶縁層１９１＿４の上面のＺ方向の位置が一致する。絶縁層１９０＿４と絶縁層１９１＿４のＺ方向の位置はこれに限らない。複数のビット線ＢＬの間に、絶縁層１９０＿４の少なくとも一部と絶縁層１９１＿４の少なくとも一部が設けられていればよい。
【0152】
【0153】
本実施形態に係る半導体装置は、基本的には、第１実施形態に係る半導体装置（図２、図３）と同様に構成されている。しかしながら、本実施形態に係る半導体装置（図３１）には、配線層ＬＭＬ（図３）のかわりに配線層ＬＭＬ５が設けられる。配線層ＬＭＬ５は、基本的には、配線層ＬＭＬと同様に構成されている。しかしながら、配線層ＬＭＬ５は、絶縁層１９０及び絶縁層１９１のかわりに、絶縁層１９０＿５、絶縁層１９１＿５、及び、絶縁層１９４を備える。
【0154】
絶縁層１９０＿５は、絶縁層１９０と同様の機能を有し、同様の材料を含む。
【0155】
絶縁層１９０＿５は、例えば、導電層１７０、導電層１７１、及び、導電層１７２を含む構造（ビット線ＢＬ）の一部に対向する様に設けられる。
【0156】
絶縁層１９０＿５は、例えば図３１に示す様に、部分ＰＴ５０を備える。部分ＰＴ５０は、例えばＸ方向に延伸し、複数の導電層１７０、導電層１７１、及び導電層１７２を含む構造（ビット線ＢＬ）の間に設けられる。部分ＰＴ５０は例えばＸ方向に延伸し、複数の導電層１７１及び導電層１７２の間に設けられる。部分ＰＴ５０は、ビット線ＢＬの一部とＹ方向に対向する。
【0157】
絶縁層１９１＿５は、絶縁層１９０＿５の上方に、絶縁層１９０＿５と離間して設けられる。絶縁層１９１＿５は、導電層１７２及び絶縁層１９４の上面に、導電層１７２及び絶縁層１９４と接する様に設けられる。
【0158】
絶縁層１９１＿５は、絶縁層１９１と同様の機能を有し、同様の材料を含む。
【0159】
絶縁層１９１＿５のＺ方向の膜厚ｄ５１（図３１）は、例えば５ｎｍ以上、５０ｎｍ以下である。膜厚ｄ５１は、２０ｎｍ程度であればより好ましい。また、絶縁層１９１＿５の下面から、半導体層１３０の上面までの膜厚ｄ５０（図３１）は、例えば３００ｎｍ以下である。膜厚ｄ５０は、１００ｎｍ以下であればより好ましい。
【0160】
尚、絶縁層１９１＿５の密度は、絶縁層１９０＿５の密度より大きい。例えば、絶縁層１９１＿５を構成する複数の材料の平均密度は、絶縁層１９０＿５を構成する複数の材料の平均密度より大きい。
【0161】
尚、絶縁層１９１＿５の水素濃度は、絶縁層１９０＿５の水素濃度より小さい。例えば、絶縁層１９１＿５を構成する複数の材料の平均水素濃度は、絶縁層１９０＿５を構成する複数の材料の平均水素濃度より小さい。
【0162】
絶縁層１９４は、絶縁層１９０＿５と絶縁層１９１＿５との間に設けられる。絶縁層１９４は例えばＸ方向に延伸し、複数の導電層１７２の間に設けられる。絶縁層１９４は、ビット線ＢＬの一部とＹ方向に対向する。絶縁層１９４は、例えば、前述した酸素（Ｏ２）雰囲気下のアニール（図１５）に対応する工程において、半導体層１３０へ酸素を導入するための酸素拡散の経路の一部として機能する。絶縁層１９４は、比較的酸素が拡散しやすい材料を含む。絶縁層１９４は、例えば酸化シリコン（ＳｉＯ２）等を含む。絶縁層１９４の密度は、絶縁層１９１＿５の密度より小さい。
【0163】
本実施形態では、導電層１７０の下面のＺ方向の位置と絶縁層１９０＿５の下面のＺ方向の位置が一致し、導電層１７１の上面のＺ方向の位置と絶縁層１９０＿５の上面のＺ方向の位置が一致する。また、導電層１７２の下面のＺ方向の位置と絶縁層１９４の下面のＺ方向の位置が一致し、導電層１７２の上面のＺ方向の位置と絶縁層１９４の上面のＺ方向の位置が一致する。さらに、導電層１７２の上面のＺ方向の位置と絶縁層１９１＿５の下面のＺ方向の位置が一致する。絶縁層１９０＿５、絶縁層１９４、及び、絶縁層１９１＿５のＺ方向の位置はこれに限らない。複数のビット線ＢＬの間に、絶縁層１９０＿５の少なくとも一部と絶縁層１９４の少なくとも一部が設けられていればよい。
【0164】
【0165】
本実施形態に係る半導体装置は、基本的には、第１実施形態に係る半導体装置（図２、図３）と同様に構成されている。しかしながら、本実施形態に係る半導体装置（図３２）には、配線層ＬＭＬ（図３）のかわりに配線層ＬＭＬ６が設けられる。配線層ＬＭＬ６は、基本的には、配線層ＬＭＬと同様に構成されている。しかしながら、配線層ＬＭＬ６は、絶縁層１９０及び絶縁層１９１のかわりに、絶縁層１９０＿６、絶縁層１９１＿６、及び、空洞ＡＧを備える。
【0166】
絶縁層１９０＿６は、絶縁層１９０と同様の機能を有し、同様の材料を含む。
【0167】
絶縁層１９０＿６は、例えば、導電層１７０、導電層１７１、及び、導電層１７２を含む構造（ビット線ＢＬ）に対向する様に設けられる。
【0168】
絶縁層１９０＿６は、例えば図３２に示す様に、部分ＰＴ６０を備える。部分ＰＴ６０は、例えばＸ方向に延伸し、複数の導電層１７０、導電層１７１、及び導電層１７２を含む複数の構造（ビット線ＢＬ）の間に設けられる。部分ＰＴ６０は例えばＸ方向に延伸し、複数の導電層１７０、及び導電層１７１の間に設けられる。部分ＰＴ６０は、ビット線ＢＬとＹ方向に対向する。
【0169】
絶縁層１９１＿６は、絶縁層１９０＿６の上方に、絶縁層１９０＿６とは離間して設けられる。絶縁層１９１＿６の一部は、例えば、導電層１７２の上面に設けられる。絶縁層１９１＿６の一部は、例えば、隣接する導電層１７２の間に設けられる。絶縁層１９１＿６の一部は、例えば、隣接する導電層１７２の一部と対向する。
【0170】
絶縁層１９１＿６は、絶縁層１９１と同様の機能を有し、同様の材料を含む。
【0171】
絶縁層１９１＿６のＺ方向の膜厚ｄ６１（図３２）は、例えば５ｎｍ以上、５０ｎｍ以下である。膜厚ｄ６１は、２０ｎｍ程度であればより好ましい。また、絶縁層１９１＿６の下面から、半導体層１３０の上面までの膜厚ｄ６０（図３１）は、例えば３００ｎｍ以下である。膜厚ｄ６０は、１００ｎｍ以下であればより好ましい。
【0172】
尚、絶縁層１９１＿６の密度は、絶縁層１９０＿６の密度より大きい。例えば、絶縁層１９１＿６を構成する複数の材料の平均密度は、絶縁層１９０＿６を構成する複数の材料の平均密度より大きい。
【0173】
尚、絶縁層１９１＿６の水素濃度は、絶縁層１９０＿６の水素濃度より小さい。例えば、絶縁層１９１＿６を構成する複数の材料の平均水素濃度は、絶縁層１９０＿６を構成する複数の材料の平均水素濃度より小さい。
【0174】
空洞ＡＧは、絶縁層１９０＿６と絶縁層１９１＿６との間に設けられる。空洞ＡＧは、例えば、前述した半導体層１３０へ酸素を導入するための酸素（Ｏ２）雰囲気下のアニール（図１５）に対応する工程において、半導体層１３０へ酸素を導入するための酸素拡散の経路の一部として機能する。空洞ＡＧの密度は、絶縁層１９１＿６の密度より小さい。
【0175】
空洞ＡＧは、空洞ＡＧの在る部分の周囲に配置された固体材料に囲まれた、いわゆる空間を指し、空洞ＡＧの在る部分はいずれの固体材料も含まない。空洞ＡＧは、例えば、窒素、酸素、及び希ガス等の複数の気体の混合物からなる空気等を含む空間である。尚、空洞ＡＧはいずれの気体も含まない様に脱気されていても良い。
【0176】
本実施形態では、導電層１７０の下面のＺ方向の位置と絶縁層１９０＿６の下面のＺ方向の位置が一致し、導電層１７１の上面のＺ方向の位置と絶縁層１９０＿６の上面のＺ方向の位置が一致する。また、導電層１７２の下面のＺ方向の位置と空洞ＡＧの下面のＺ方向の位置が一致する。絶縁層１９０＿６と空洞ＡＧのＺ方向の位置はこれに限らない。複数のビット線ＢＬの間に、絶縁層１９０＿６の少なくとも一部と空洞ＡＧの少なくとも一部が設けられていればよい。
［第６実施形態の製造方法］
次に、図３３及び図３４を参照して、第６実施形態に係る半導体装置の製造方法について説明する。図３３及び図３４は、第６実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。
［第６実施形態の製造方法］
次に、図３３及び図３４を参照して、第６実施形態に係る半導体装置の製造方法について説明する。図３３及び図３４は、第６実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。
【0177】
本実施形態に係る半導体装置は、基本的には第１実施形態に係る半導体装置と同様に製造される。しかしながら、本変形例に係る半導体装置の製造方法では、図６～図１４を参照して説明した工程の次に、図３２及び図３３に示す工程を行う。
【0178】
例えば図３３に示す工程では、絶縁層１９０をエッチバックし、絶縁層１９０＿６を形成する。この工程は、例えばＲＩＥ等によって行う。
【0179】
次に、例えば図３４に示す様に、図３３に示す構造の上面に、絶縁層１９１＿６を形成する。絶縁層１９１＿６を成膜する際は、比較的被覆性の低い条件で成膜を行う。これにより、導電層１７２の側面、及び、絶縁層１９０＿６の上面には絶縁層１９１＿６は成膜されず、図３４に示す様な空洞ＡＧが形成される。この工程は、例えばＣＶＤ等によって行う。
【0180】
次に、例えば図３４に示す様に、絶縁層１９１＿６の上面に、絶縁層１９３、絶縁層１９５、及び、導電層１９２を第１実施形態と同様に形成する。また、絶縁層１９５の上方に配線層ＬＵＬ（図２）を形成することにより、第６実施形態に係る半導体装置が製造される。
【0181】
［その他の実施形態］
以上、第１実施形態～第６実施形態に係る半導体装置について説明した。しかしながら、これらの実施形態に係る半導体装置はあくまでも例示であり、具体的な構成、動作等は適宜調整可能である。
以上、第１実施形態～第６実施形態に係る半導体装置について説明した。しかしながら、これらの実施形態に係る半導体装置はあくまでも例示であり、具体的な構成、動作等は適宜調整可能である。
【0182】
【0183】
また、以上の説明では、選択トランジスタＳＴ（図１）に接続されるメモリ部として、キャパシタＣａｐ（図１）が採用される例について説明した。しかしながら、メモリ部は、キャパシタＣａｐでなくても良い。例えば、メモリ部は、強誘電体、強磁性体、ＧｅＳｂＴｅ等のカルコゲン材料、又は、その他の材料を含み、これら材料の特性を利用してデータを記録するものであっても良い。例えば、以上において説明したいずれかの構造において、キャパシタＣａｐを形成する電極間の絶縁層に、これら材料のいずれかを含ませても良い。
【0184】
また、以上の説明では、選択トランジスタＳＴ（図１）のチャネル領域として機能する半導体層１３０について、例えばＺ方向に延伸し、略円柱形状を有する例を示した。しかしながら、半導体層１３０は、例えば、Ｚ方向に延伸する略円筒形状であっても良い。また、半導体層１３０の内部には、Ｚ方向に延伸する略円柱形状であり、酸化シリコン（ＳｉＯ２）等を含む絶縁層が設けられていても良い。
【0185】
［その他］
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0186】
Ｓｕｂ…基板、１３０…半導体層、１４０…絶縁層、１５０…導電層、１７２…導電層、１９０…絶縁層、１９１…絶縁層。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】