特開 2024-136248 電圧制御回路、電圧制御回路を制御する方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024136248

(43)【公開日】2024-10-04

(54)【発明の名称】電圧制御回路、電圧制御回路を制御する方法

(51)【国際特許分類】

   G05F 1/56 20060101AFI20240927BHJP

【ＦＩ】

G05F1/56 310C

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2023047297

(22)【出願日】2023-03-23

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】笛木 洋一

【テーマコード（参考）】

5H430

【Ｆターム（参考）】

5H430BB01

5H430BB09

5H430BB11

5H430FF01

5H430FF13

5H430GG01

(57)【要約】

【課題】集積回路の耐圧を超えない電源制御を可能にする電圧制御回路を提供する。
【解決手段】電圧制御回路１１は、シャントレギュレータ１７、シャントレギュレータ１７に接続された出力電源線１９、第１電源線１３と出力電源線１９との間に接続されたスイッチ１５、及び制御回路２０を備え、制御回路２０は、第１電源線１３と出力電源線１９との間に接続される第１電流源２１と、第１電源線１３の電位に係る信号（ＶＥＦ２）を受ける入力２２ｂ、及び出力２２ｃを有すると共に、入力２２ｂに受けた信号（ＶＥＦ２）から出力２２ｃに制御信号（ＬＶＳ３）を生成するように構成される生成回路２２と、スイッチ制御信号ＳＣＮＴを生成するスイッチ制御回路２９と、第２レベルシフト回路２５の出力からの信号に応答してシャントレギュレータ１７を制御するイネイブル信号ＳＥＮを生成するイネイブル生成回路３１を含む。
【選択図】図２

【特許請求の範囲】

【請求項1】

給電装置の出力に接続された第１電源線と、
基準電圧入力を有するシャントレギュレータと、
前記シャントレギュレータに接続された出力電源線と、
前記第１電源線と前記出力電源線との間に接続されたスイッチと、
前記第１電源線及び前記出力電源線に接続された制御回路と、
を備え、
前記制御回路は、
前記第１電源線の電位に係る信号を受ける入力、及び出力を有すると共に、前記入力に受けた前記信号から前記出力に制御信号を生成するように構成される生成回路と、
前記第１電源線と前記出力電源線との間に接続される第１電流源と、
前記生成回路の前記出力からの前記制御信号に応答して前記スイッチを制御するスイッチ制御信号を生成するように構成され、前記第１電源線と前記第１電源線と異なる第２電源線との間に接続されるスイッチ制御回路と、
前記生成回路の前記出力からの前記制御信号に応答して前記シャントレギュレータを制御するイネイブル信号を生成するように構成されるイネイブル生成回路と、
を含む、
電圧制御回路。

【請求項2】

前記生成回路は、
入力及び出力を有すると共に前記入力に受けた信号を前記出力に伝達するように構成され、前記出力電源線と前記第２電源線との間に接続される伝達回路と、
前記第１電源線と前記第２電源線との間に接続され、前記第１電源線の電位に係る信号をレベルシフトして前記伝達回路の前記入力に適用可能な信号を出力に生成するように構成される第１レベルシフト回路と、
前記伝達回路の前記出力の電圧をレベルシフトするように構成され前記第１電源線と前記第２電源線との間に接続される第２レベルシフト回路と、
を含み、
前記スイッチ制御回路及び前記イネイブル生成回路は、前記第２レベルシフト回路の出力に接続される、請求項１に記載された電圧制御回路。

【請求項3】

前記イネイブル生成回路は、
前記第１電源線と前記第２電源線との間に接続されると共に前記生成回路の前記出力に接続された第１遅延回路と、
前記第１遅延回路の出力の信号に応答して前記シャントレギュレータの制御のための判定を行う第１判定回路と、
を含む、請求項１に記載された電圧制御回路。

【請求項4】

前記スイッチ制御回路は、
前記第１電源線と前記第２電源線との間に接続されると共に前記生成回路の前記出力に接続された第２遅延回路と、
前記第２遅延回路の出力の信号に応答して前記スイッチの制御のための判定を行う第２判定回路と、
を含む、請求項１に記載された電圧制御回路。

【請求項5】

前記第１電源線と前記第２電源線との間に接続され、前記シャントレギュレータの前記基準電圧入力に接続される第１参照電圧源と、
前記第１電源線と前記第２電源線との間に接続され、参照電圧を生成するように構成される第２参照電圧源と、
を更に備え、
前記第１電流源は、前記第２参照電圧源の前記参照電圧に応答した電流を流し、
前記第１レベルシフト回路は、前記第２参照電圧源の前記参照電圧を受ける、
請求項２に記載された電圧制御回路。

【請求項6】

前記第１レベルシフト回路は、前記第１電源線の電位に係る前記信号を受ける第１電流源トランジスタと、前記第１電流源トランジスタに接続されたゲート及びドレインを有する第１負荷トランジスタと、を含み、
前記第１レベルシフト回路の前記出力は、前記第１負荷トランジスタの前記ゲート及び前記ドレインに接続される、
請求項２に記載された電圧制御回路。

【請求項7】

前記第２レベルシフト回路は、前記伝達回路の前記出力の信号を受ける第２電流源トランジスタと、前記第２電流源トランジスタに接続されたゲート及びドレインを有する第２負荷トランジスタと、を含み、
前記第２レベルシフト回路の前記出力は、前記第２負荷トランジスタの前記ゲート及び前記ドレインに接続される、
請求項２に記載された電圧制御回路。

【請求項8】

前記伝達回路は、前記第１レベルシフト回路の前記出力に接続された第３電流源トランジスタと、前記第３電流源トランジスタに接続された入力を有する電流ミラー回路と、前記電流ミラー回路の出力に接続されてミラー電流を流す第３負荷トランジスタと、を含み、
前記伝達回路の前記出力は、前記第３負荷トランジスタのゲート及びドレインに接続される、
請求項２に記載された電圧制御回路。

【請求項9】

前記第１判定回路は、前記第１電源線と前記第２電源線との間に接続される第１シュミットトリガー回路と、前記第１シュミットトリガー回路の出力に接続されると共にリセット信号を受けるように構成された第１ラッチ回路と、を含む、
請求項３に記載された電圧制御回路。

【請求項10】

前記第２判定回路は、前記第１電源線と前記第２電源線との間に接続される第２シュミットトリガー回路と、前記第２シュミットトリガー回路の出力に接続されると共にリセット信号を受けるように構成された第２ラッチ回路と、を含む、
請求項４に記載された電圧制御回路。

【請求項11】

給電装置から第１電源線への給電を行うことであって、前記第１電源線は、前記第１電源線と異なる出力電源線からスイッチによって切り離される、給電を行うことと、
前記給電の後に、前記第１電源線と異なる第２電源線と前記第１電源線との間に接続される信号生成回路を用いて、前記第１電源線と前記第２電源線との間の電圧を有する信号を生成することと、
前記出力電源線と前記第１電源線との間に接続された第１電流源を用いて、前記出力電源線の電位を変化させることと、
前記第１電源線と前記第２電源線との間に接続される第１レベルシフト回路を用いて第１信号を前記信号から生成することであって、前記第１信号は、前記出力電源線と前記第２電源線との間に接続される伝達回路に前記第１レベルシフト回路から与えられ、前記第１信号は、前記伝達回路が応答できるレベルの信号にレベルシフトされている、第１信号を生成することと、
前記伝達回路に前記第１信号を入力して、前記第１信号が前記伝達回路を伝搬することによって生成された第２信号を前記伝達回路の出力に生成することと、
前記第１電源線と前記第２電源線との間に接続される第２レベルシフト回路を用いて、前記第２信号をレベルシフトして第３信号を生成することと、
前記第３信号に応答して、前記出力電源線に接続されたシャントレギュレータを動作させて、前記シャントレギュレータを用いて前記出力電源線の電圧制御を行うことと、
前記シャントレギュレータの動作開始の後に、前記第３信号に応答して前記スイッチを閉じて、前記第１電源線と前記出力電源線とを互いに接続することと、
を備える、
電圧制御回路を起動する方法。

【請求項12】

前記シャントレギュレータの動作の開始に先立って、前記シャントレギュレータに参照電圧を与えること、
を更に備える、請求項１１に記載された方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電圧制御回路、及び電圧制御回路を制御する方法に関する。

【背景技術】

【0002】

特許文献１は、信号抽出回路を開示する。信号抽出回路は、情報信号で変調がされており振幅が動的に変化する高周波信号からの、安定した電源電圧の獲得と情報信号の抽出とを両立させる。具体的には、シャントレギュレータは、アンテナ部から出力された高周波信号を整流回路で整流して得られる電圧を所定の電圧値に安定化させるように制御を行う。信号抽出部は、この電圧の変動時における上記の制御のためにシャントレギュレータが流すバイパス電流から、当該高周波信号に重畳されていた情報信号を抽出する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】国際公開2006-063589号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

近距離無線通信技術を用いて空中線より電力を受信して動作するＲＦＩＤタグといった装置が使用されている。このような装置は、アンテナから電力を受信した後、必要な電圧レベルに変換する。空中線から電力を受信する諸動作を行う集積回路が求められている。

【0005】

しかしながら、過剰なパワーを受信した場合において集積回路に許容耐圧を越える電圧が加わらないようにする仕組みが必要である。

【0006】

本発明は、集積回路の耐圧を超えない電源制御を可能にする電圧制御回路及びその起動方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明の第１態様に係る電圧制御回路は、給電装置の出力に接続された第１電源線と、基準電圧入力を有するシャントレギュレータと、前記シャントレギュレータに接続された出力電源線と、前記第１電源線と前記出力電源線との間に接続されたスイッチと、前記第１電源線及び前記出力電源線に接続された制御回路と、を備え、前記制御回路は、前記第１電源線の電位に係る信号を受ける入力、及び出力を有すると共に、前記入力に受けた前記信号から前記出力に制御信号を生成するように構成される生成回路と、前記第１電源線と前記出力電源線との間に接続される第１電流源と、前記生成回路の前記出力からの前記制御信号に応答して前記スイッチを制御するスイッチ制御信号を生成するように構成され、前記第１電源線と前記第１電源線と異なる第２電源線との間に接続されるスイッチ制御回路と、前記生成回路の前記出力からの前記制御信号に応答して前記シャントレギュレータを制御するイネイブル信号を生成するように構成されるイネイブル生成回路と、を含む。

【0008】

本発明の第２態様に係る電圧制御回路を起動する方法は、給電装置から第１電源線への給電を行うことであって、前記第１電源線は、前記第１電源線と異なる出力電源線からスイッチによって切り離される、給電を行うことと、前記給電の後に、前記第１電源線と異なる第２電源線と前記第１電源線との間に接続される信号生成回路を用いて、前記第１電源線と前記第２電源線との間の電圧を有する信号を生成することと、前記出力電源線と前記第１電源線との間に接続された第１電流源を用いて、前記出力電源線の電位を変化させることと、前記第１電源線と前記第２電源線との間に接続される第１レベルシフト回路を用いて第１信号を前記信号から生成することであって、前記第１信号は、前記出力電源線と前記第２電源線との間に接続される伝達回路に前記第１レベルシフト回路から与えられ、前記第１信号は、前記伝達回路が応答できるレベルの信号にレベルシフトされている、第１信号を生成することと、前記伝達回路に前記第１信号を入力して、前記第１信号が前記伝達回路を伝搬することによって生成された第２信号を前記伝達回路の出力に生成することと、前記第１電源線と前記第２電源線との間に接続される第２レベルシフト回路を用いて、前記第２信号をレベルシフトして第３信号を生成することと、前記第３信号に応答して、前記出力電源線に接続されたシャントレギュレータを動作させて、前記シャントレギュレータを用いて前記出力電源線の電圧制御を行うことと、前記シャントレギュレータの動作開始の後に、前記第３信号に応答して前記スイッチを閉じて、前記第１電源線と前記出力電源線とを互いに接続することと、を備える。

【発明の効果】

【0009】

上記の態様によれば、集積回路の耐圧を超えない電源制御を可能にする電圧制御回路及びその起動方法を提供することを目的とする。

【図面の簡単な説明】

【0010】

【図1】図１は、本実施形態に係る電力受電装置の構成を概略的に示す図面である。

【図2】図２は、本実施形態に係る電圧制御回路の主要部の構成を概略的に示す図面である。

【図3】図３は、図２に示された回路における主要ノードの例示的な波形を示す図面である。

【図4】図４は、本実施形態に係る電圧制御回路の主要部の構成を概略的に示す図面である。

【図5】図５は、本実施形態に係る電圧制御回路のスイッチ制御回路の主要部の構成を概略的に示す図面である。

【図6】図６は、本実施形態に係る電圧制御回路のイネイブル生成回路及び出力リセット回路の主要部の構成を概略的に示す図面である。

【図7】図７は、図４、図５、及び図６に示された回路における主要ノードの例示的な波形を示す図面である。

【図8】図８は、本実施形態に係る電圧制御回路を起動する方法における主要なステップを示す図面である。

【発明を実施するための形態】

【0011】

以下、図面を参照して本発明を実施するための各実施の形態について説明する。

【0012】

図１は、本実施形態に係る電力受電装置の構成を概略的に示す図面である。

【0013】

電力受電装置１０は、アンテナ装置１０ａ及び整流回路１０ｂといった給電装置、インダクタ１０ｃ、キャパシタ１０ｄ、リミッタ回路１０ｅ、キャパシタ１０ｆ、並びに電圧制御回路１１を含むことができる。給電装置は、アンテナ装置１０ａ及び整流回路１０ｂの組み合わせに限定されない。アンテナ装置１０ａは、高周波電力を受けるように構成され、高周波電力は、伝送情報を表すために変調されていることができる。アンテナ装置１０ａは、電力受電装置１０内の送信装置に接続されて高周波信号を送出することができる。整流回路１０ｂは、例えばダイオードブリッジといった整流素子の接続を含むことができる。

【0014】

インダクタ１０ｃ及びキャパシタ１０ｄは、並列に接続されて、アンテナ装置１０ａの出力に接続される。整流回路１０ｂの入力は、アンテナ装置１０ａからインダクタ１０ｃ及びキャパシタ１０ｄを経由して、アンテナ装置１０ａからの電力を受ける。リミッタ回路１０ｅ及びキャパシタ１０ｆは、整流回路１０ｂの出力に接続される。整流回路１０ｂの出力は、リミッタ回路１０ｅ及びキャパシタ１０ｆを経由して電圧制御回路１１に接続されえる。

【0015】

電圧制御回路１１は、第１電源線１３、スイッチ１５、シャントレギュレータ１７、出力電源線１９、及び制御回路２０を備える。第１電源線１３は、整流回路１０ｂの出力に接続される。出力電源線１９は、シャントレギュレータ１７の入力ＩＮ及び出力ＯＵＴに接続される。また、シャントレギュレータ１７は、イネイブル信号ＳＥＮ（図２参照）を受ける制御入力１７ｂを有する。シャントレギュレータ１７は、第１参照電圧源３５に接続されて、参照電圧ＶＲＥＦ１（図２参照）を受ける基準電圧入力１７ｃを有する。スイッチ１５は、第１電源線１３と出力電源線１９との間に接続される。

【0016】

電圧制御回路１１は、シャントレギュレータ１７の出力に接続されたキャパシタ４０（図１）を更に含むことができる。キャパシタ４０は、シャントレギュレータ１７の出力を安定化させる。

【0017】

制御回路２０は、第１電源線１３及び出力電源線１９に接続される。制御回路２０は、スイッチ１５の開閉を制御する。また、制御回路２０は、シャントレギュレータ１７の動作開始を制御する。

【0018】

図２は、本実施形態に係る電圧制御回路の主要部の構成を概略的に示す図面である。図２には、ｐ型及びｎ型のＭＯＳトランジスタの回路シンボルが描かれている。ｎ型ＭＯＳトランジスタのバックゲートは、第２電源線３７（例えばＶＳＳライン）に接続される。ｐ型ＭＯＳトランジスタのバックゲートは、第１電源線１３（例えばＨＶＤＤライン）又は出力電源線１９（例えばＬＶＤＤライン）に接続される。具体的には、ｐ型ＭＯＳトランジスタのバックゲートは、そのトランジスタのソース及びドレインが受ける電圧に等しい又はより大きな電位の電源線に接続される。

【0019】

制御回路２０は、具体的には、第１電流源２１、生成回路２２、スイッチ制御回路２９、及びイネイブル生成回路３１を備える。生成回路２２は、第１電源線１３の電位に係る信号を受ける入力２２ｂ、及び出力２２ｃを有する。生成回路２２は、入力２２ｂに受けた信号（例えばＶＲＥＦ２）から出力２２ｃに制御信号（例えばＳＬＶ３）を生成する。生成回路２２の入力２２ｂに与えられる信号（例えばＶＲＥＦ２）は、第１電源線１３の起動に応答して生成されることができる。
生成回路２２からの制御信号（例えばＳＬＶ３）は、スイッチ制御回路２９及びイネイブル生成回路３１に提供される。スイッチ制御回路２９は、スイッチ１５を制御するスイッチ制御信号ＳＣＮＴを生成する。イネイブル生成回路３１は、シャントレギュレータ１７を制御するイネイブル信号ＳＥＮを生成する。

【0020】

例示的な生成回路２２は、第１レベルシフト回路２３、第２レベルシフト回路２５、及び伝達回路２７を含む。生成回路２２では、信号が第１レベルシフト回路２３、伝達回路２７及び第２レベルシフト回路２５の順に伝搬していく。第１レベルシフト回路２３及び第２レベルシフト回路２５は、第１電源線１３と第２電源線３７との間で動作する一方で、伝達回路２７は、出力電源線１９と第２電源線３７との間で動作する。これ故に、第１レベルシフト回路２３は、第１電源線１３の電位に係る信号（例えばＶＲＥＦ２）をレベルシフトして伝達回路２７に適用可能なレベルのレベルシフト信号（例えばＳＬＶ１）を生成する。また、第２レベルシフト回路２５は、出力電源線１９の電位に係る信号（例えばＳＬＶ２）をレベルシフトして後段の回路（スイッチ制御回路２９及びイネイブル生成回路３１）に適用可能なレベルの信号（例えばＳＬＶ３）を生成する。

【0021】

引き続き、制御回路２０を説明する。

【0022】

第１電流源２１は、第１電源線１３と出力電源線１９との間に接続される。具体的には、第１レベルシフト回路２３は、第１電源線１３と第２電源線３７との間に接続されると共に、例えば第１電源線１３と第２電源線３７との間に接続される第２参照電圧源３９の参照電圧ＶＲＥＦ２をレベルシフトする。伝達回路２７は、入力２７ｂ及び出力２７ｃを有しており、入力２７ｂに受けた信号を出力２７ｃに伝達する。また、伝達回路２７は、出力電源線１９と第２電源線３７との間に接続される。第２レベルシフト回路２５は、第１電源線１３と第２電源線３７との間に接続されると共に、伝達回路２７の出力２７ｃ上の電圧をレベルシフトする。

【0023】

スイッチ制御回路２９は、第１電源線１３と第２電源線３７との間に接続されて動作する。また、スイッチ制御回路２９は、第２レベルシフト回路２５の出力２５ｃからの信号に応答してスイッチ１５を制御するスイッチ制御信号ＳＣＮＴを生成する。

【0024】

イネイブル生成回路３１は、第２レベルシフト回路２５の出力２５ｃに接続されて動作する。また、イネイブル生成回路３１は、シャントレギュレータ１７の動作を制御するイネイブル信号ＳＥＮを生成する。

【0025】

電圧制御回路１１によれば、整流回路１０ｂからの給電は、第１電源線１３に与えられる。給電に際して、スイッチ制御回路２９は、スイッチ１５が出力電源線１９を第１電源線１３から切り離すように動作する。給電に応答して、第１電源線１３と第２電源線３７との間に接続される第１参照電圧源３５及び第２参照電圧源３９が動作可能になり、第１レベルシフト回路２３は、第２参照電圧源３９からの信号をレベルシフトする。

【0026】

また、第１電流源２１は、第１電源線１３と出力電源線１９との間に電流を流して、出力電源線１９の電位を変化させる。伝達回路２７は、出力電源線１９の電位変化に応答して動作可能になり、第１レベルシフト回路２３からの信号を第２レベルシフト回路２５に伝えることが可能になる。

【0027】

第２レベルシフト回路２５からの信号に応答して、イネイブル生成回路３１は、イネイブル信号ＳＥＮを生成するように構成され、イネイブル信号ＳＥＮは、シャントレギュレータ１７を動作可能にする。イネイブル信号ＳＥＮに応答して、シャントレギュレータ１７は、動作可能になり、出力電源線１９の電位を制御する。また、スイッチ制御回路２９は、第２レベルシフト回路２５の出力２５ｃからの信号に応答して、スイッチ制御信号ＳＣＮＴを生成するように構成される。スイッチ１５は、スイッチ制御信号ＳＣＮＴに応答して閉じて、第１電源線１３は出力電源線１９にスイッチ１５を介して接続される。第１電源線１３は、スイッチ１５を介してシャントレギュレータ１７に接続される。

【0028】

制御回路２０では、第１参照電圧源３５は、第１電源線１３と第２電源線３７との間に接続されることができる。第１参照電圧源３５は、シャントレギュレータ１７の基準電圧入力１７ｃに第１参照電圧ＶＲＥＦ１を提供する。また、第２参照電圧源３９は、第１電源線１３と第２電源線３７との間に接続されることができ、例示的な第１電流源２１は、第２参照電圧源３９の参照電圧ＶＲＥＦ２に応答した電流を生成する。

【0029】

第１参照電圧源３５及び第２参照電圧源３９は、第１電源線１３と第２電源線３７との間に接続されており、整流回路からの電流が第１電源線１３に生成されると、動作可能になってそれぞれの基準電圧を生成する。

【0030】

例示的な第２参照電圧源３９は、電流源回路４１及び負荷トランジスタＴｒ２を含むことができる。電流源回路４１及び負荷トランジスタＴｒ２は、第１電源線１３と第２電源線３７との間に接続されて動作し、参照電圧ＶＲＥＦ２を生成する。負荷トランジスタＴｒ２のゲート及びドレインは、電流源回路４１に接続されて、負荷トランジスタＴｒ２は、電流源回路４１の電流Ｉ１を流すと共に、第２参照電圧源３９の出力３９ｃに参照電圧ＶＲＥＦ２を生成する。

【0031】

イネイブル生成回路３１は、第１遅延回路４３、及び第１判定回路４５を含むことができる。

【0032】

第１遅延回路４３は、第１電源線１３と第２電源線３７との間に接続され、第２レベルシフト回路２５の出力２５ｃに接続されて出力２５ｃからの信号を受ける。第１判定回路４５は、第１遅延回路４３の出力４３ｃの信号に応答してシャントレギュレータ１７の制御のための判定を行う。

【0033】

電圧制御回路１１によれば、第１遅延回路４３は、第１レベルシフト回路２３、伝達回路２７及び第２レベルシフト回路２５を経由した信号の伝搬時間に、更に第１遅延を付加して、出力電源線の電位変化を安定させる。第１遅延は、第１遅延回路４３によって生成される。

【0034】

スイッチ制御回路２９は、第２遅延回路４７及び第２判定回路４９を含むことができる。第２遅延回路４７は、第１電源線１３と第２電源線３７との間に接続され、また第２レベルシフト回路２５の出力２５ｃに接続されて出力２５ｃからの信号を受ける。第２判定回路４９は、第２遅延回路４７の出力４７ｃの信号に応答してスイッチ１５の制御のための判定を行う。

【0035】

スイッチ制御回路２９は、第１電源線１３と第２電源線３７との間に接続されるので、論理値ハイレベルの信号は、第１電源線１３の電圧を有し、論理値ロウレベルの信号は、第２電源線３７の電圧を有する。

【0036】

例示的なスイッチ１５は、ｐ型トランジスタＴｒ１３を含む。ｐ型トランジスタＴｒ１３は、スイッチ制御回路２９の出力２９ｃに接続される。ｐ型トランジスタＴｒ１３のソース及びバックゲートは第１電源線１３に接続され、ｐ型トランジスタＴｒ１３のドレインは出力電源線１９に接続され、ｐ型トランジスタＴｒ１３のゲートはスイッチ制御回路２９の出力２９ｃに接続される。

【0037】

電圧制御回路１１によれば、第２遅延回路４７は、第１レベルシフト回路２３、伝達回路２７及び第２レベルシフト回路２５を経由した信号の伝搬時間に、更に第２遅延を付加して、シャントレギュレータ１７による出力電源線１９の電位を安定にする。第２遅延は、第２遅延回路４７によって生成される。

【0038】

例示的な第１電流源２１は、第２参照電圧源３９の参照電圧ＶＲＥＦ２に応答した電流を流すことができる。しかしながら、第１電流源２１の電流を生成する基準電圧は、参照電圧ＶＲＥＦ２に限定されない。電圧制御回路１１によれば、第１電流源２１は、第１電源線１３と出力電源線１９との電位差があるときに電流Ｉ２を流す。

【0039】

例示的な第１電流源２１は、ｐ型ＭＯＳトランジスタＴｒ３を含み、ｐ型ＭＯＳトランジスタＴｒ３のソース及びバックゲートは、第１電源線１３に接続され、またｐ型ＭＯＳトランジスタＴｒ３のドレインは、出力電源線１９に接続される。

【0040】

電力受電装置１０の装置の起動時には、第１電源線１３と出力電源線１９との間に電位差があり、例えば第１電源線１３の電圧が出力電源線１９の電圧より高いとき、第１電源線１３から出力電源線１９に電流が流れる。スイッチ１５は開いているので、出力電源線１９の電位が上昇して、第１電源線１３と出力電源線１９との間に電位差が小さくなる。

【0041】

第１レベルシフト回路２３は、入力２３ｂ及び出力２３ｃを含む。第１レベルシフト回路２３は、第２電流源として第１電流源トランジスタＴｒ４、及び第１負荷トランジスタＴｒ５を含む。第１電流源トランジスタＴｒ４は、第１電源線１３と第２電源線３７との間に接続される。第１電流源トランジスタＴｒ４のゲートは、第１電源線１３の活性化に応じて動作可能になる参照電圧源、例えば第２参照電圧源３９の参照電圧ＲＥＦ２を受ける。第２参照電圧源３９は、第１電源線１３の活性化に応じて動作可能になる。第１負荷トランジスタＴｒ５は、第１電流源トランジスタＴｒ４のドレインに接続されたゲート及びドレインを有する。第１負荷トランジスタＴｒ５は、第１電流源トランジスタＴｒ４からの電流Ｉ３を受けると共に、その電流Ｉ３に応じた信号ＳＬＶ１を生成する。

【0042】

第１レベルシフト回路２３の入力２３ｂは、第１電流源トランジスタＴｒ４のゲートに接続される。第１レベルシフト回路２３の出力２３ｃは、第１負荷トランジスタＴｒ５のゲート及びドレインに接続される。

【0043】

電圧制御回路１１によれば、第１レベルシフト回路２３は、第１電源線１３と第２電源線３７との間で動作して、出力電源線１９と第２電源線３７との間で動作する伝達回路２７に適用可能なようにレベルシフトされて信号ＳＬＶ１を生成する。

【0044】

伝達回路２７は、入力２７ｂ及び出力２７ｃを有する。伝達回路２７は、出力電源線１９と第２電源線３７との間に接続されて、出力電源線１９の電圧に応じた動作速度で動作する。伝達回路２７は、第３電流源トランジスタＴｒ６、電流ミラー回路５１、及び第３負荷トランジスタＴｒ９を含む。第３負荷トランジスタＴｒ９は、第３電流源トランジスタＴｒ６に流れる電流Ｉ４のミラー電流Ｉ５を流す。第３電流源トランジスタＴｒ６は、第１レベルシフト回路２３の出力２３ｃに接続されるゲートを有する。第３負荷トランジスタＴｒ９は、伝達回路２７の出力２７ｃに接続されたゲート及びドレインを有して、第１レベルシフト回路２３の出力２３ｃ上の信号ＳＬＶ１から信号ＳＬＶ２を生成する。

【0045】

電流ミラー回路５１は、入力５１ｂ及び出力５１ｃを有し、入力５１ｂは、第３電流源トランジスタＴｒ６のドレインに接続され、出力５１ｃは、第３負荷トランジスタＴｒ９のゲート及びドレインに接続される。具体的には、電流ミラー回路５１は、トランジスタＴｒ７及びトランジスタＴｒ８を含み、トランジスタＴｒ７のゲート及びドレインは、入力５１ｂに接続され、トランジスタＴｒ８のドレインは、出力５１ｃに接続される。トランジスタＴｒ７のゲート及びトランジスタＴｒ８のゲートは、互いに接続される。

【0046】

電圧制御回路１１によれば、伝達回路２７は、出力電源線１９と第２電源線３７との間で動作する第３電流源トランジスタＴｒ６、第３負荷トランジスタＴｒ９、及び電流ミラー回路５１を用いて、出力電源線１９の電位レベルに応じた信号伝搬を提供する。

【0047】

第２レベルシフト回路２５は、伝達回路２７の出力２７ｃに接続された入力２５ｂ、及び出力２５ｃを有し、また第１電源線１３と第２電源線３７との間に接続されて動作する。第２レベルシフト回路２５は、第３電流源として第２電流源トランジスタＴｒ１０、及び第２負荷トランジスタＴｒ１１を含むことができる。第２負荷トランジスタＴｒ１１は、第２電流源トランジスタＴｒ１０に接続されたゲート及びドレインを有する。第２電流源トランジスタＴｒ１０は、伝達回路２７の出力２７ｃからの信号を受けるゲートを有する。第２レベルシフト回路２５の出力２５ｃは、第２負荷トランジスタＴｒ１１のゲート及びドレインに接続される。第２負荷トランジスタＴｒ１１は、第２電流源トランジスタＴｒ１０が流す電流Ｉ６を流す。このような動作によって、出力２５ｃに信号ＳＬＶ３（レベルシフト信号）を生成する。

【0048】

電圧制御回路１１では、第２レベルシフト回路２５は、出力電源線１９と第２電源線３７との間で動作する伝達回路２７からの信号から、レベルシフトされた信号を生成する。このレベルシフトにより、信号ＳＬＶ３は、第１電源線１３と第２電源線３７との間で動作するスイッチ制御回路２９及びイネイブル生成回路３１に適用可能なようなレベルを有する。

【0049】

イネイブル生成回路３１を説明する。例示的なイネイブル生成回路３１では、第１遅延回路４３は、トランジスタＴｒ１４及びキャパシタＣａｐ＿Ｓｈｕｎｔを含むことができる。トランジスタＴｒ１４からの電流Ｉ８は、キャパシタＣａｐ＿Ｓｈｕｎｔを充電又は放電させて、遅延を生成する。

【0050】

具体的には、トランジスタＴｒ１４のゲートは、第１遅延回路４３の入力４３ｂを介して、第２レベルシフト回路２５からの信号ＳＬＶ３を受ける。トランジスタＴｒ１４のドレインは、第１遅延回路４３の出力４３ｃ及びキャパシタＣａｐ＿Ｓｈｕｎｔの一端に接続され、キャパシタＣａｐ＿Ｓｈｕｎｔの他端は、第２電源線３７に接続される。キャパシタＣａｐ＿Ｓｈｕｎｔの一端、つまりノードｎｏｄｅ１はゆっくり変化する。

【0051】

第１遅延回路４３では、キャパシタＣａｐ＿Ｓｈｕｎｔが、第２レベルシフト回路２５からの信号ＳＬＶ３に関連付けられたトランジスタＴｒ１４の電流を用いて充電されて、第１遅延回路４３は、伝達回路２７の遅延に、追加的な遅延を提供する。

【0052】

第１判定回路４５は、第１シュミットトリガー回路Ｈｉｓ－ＢＵＦ１を含むことができ、第１シュミットトリガー回路Ｈｉｓ－ＢＵＦ１は、例えば第１電源線１３と第２電源線３７との間に接続されることができる。

【0053】

電圧制御回路１１によれば、第１判定回路４５に第１シュミットトリガー回路Ｈｉｓ－ＢＵＦ１が提供されて、過酷なノイズ環境で動作する電力受電装置１０の回路において安定動作を可能にする。

【0054】

スイッチ制御回路２９を説明する。例示的なスイッチ制御回路２９では、第２遅延回路４７は、トランジスタＴｒ１２及びキャパシタＣａｐ＿ＳＷを含むことができる。トランジスタＴｒ１２からの電流は、キャパシタＣａｐ＿ＳＷを充電又は放電させて、遅延を生成する。

【0055】

具体的には、トランジスタＴｒ１２のゲートは、第２遅延回路４７の入力４７ｂを介して、第２レベルシフト回路２５からの信号ＳＬＶ３を受ける。トランジスタＴｒ１２のドレインは、第２遅延回路４７の出力４７ｃ及びキャパシタＣａｐ＿ＳＷの一端に接続され、キャパシタＣａｐ＿ＳＷの他端は、第２電源線３７に接続される。キャパシタＣａｐ＿ＳＷの一端、つまりノードｎｏｄｅ２はゆっくり変化する。

【0056】

第２判定回路４９は、第１シュミットトリガー回路Ｈｉｓ－ＩＮＶ１を含むことができ、第１シュミットトリガー回路Ｈｉｓ－ＩＮＶ１は、例えば第１電源線１３と第２電源線３７との間に接続されることができる。

【0057】

第２遅延回路４７では、キャパシタＣａｐ＿ＳＷが、第２レベルシフト回路２５からの信号ＳＬＶ３に関連付けられたトランジスタＴｒ１２の電流Ｉ７を用いて充電されて、第１遅延回路４３は、伝達回路２７の遅延に、追加的な遅延を提供する。

【0058】

図３は、図２に示された回路における主要ノードの例示的な波形を示す図面である。図２及び図３を参照しながら、電源起動時の各ノードの変化を説明する。

【0059】

図１に示されるインダクタ１０ｃ及びキャパシタ１０ｄの共振周波数の電力をアンテナ装置１０ａを用いて受信する。受信された電力は、整流回路１０ｂ及びキャパシタ１０ｄによって整流されて、直流に変換される。電源起動時の第１電源線１３の電圧は、上昇していく傾向にあり、例えば時刻ｔ１において制限電圧（ＨＶ電圧）に到達する。電圧の上昇は、リミッタ回路１０ｅの制限電圧（ＨＶ電圧）によって制限される。電圧の制限は、後段に使用されるトランジスタに許容耐圧を越える電圧値が印加されることを妨げる。

【0060】

第１電源線１３に接続されたＢＩＡＳ生成回路（第１参照電圧源３５及び第２参照電圧源３９）が起動する。第１参照電圧源３５及び第２参照電圧源３９は、第１電源線１３に応じた参照電圧ＶＲＥＦ１、ＶＲＥＦ２を生成する。これらの参照電圧は、例えば時刻ｔ２においてそれぞれの定常値に到達する。但し、定常値への到達は、同時でなくてもよい。参照電圧ＶＲＥＦ１は、シャントレギュレータ１７に提供され、参照電圧ＶＲＥＦ２は、第１電流源２１及び第１レベルシフト回路２３に提供される。

【0061】

時刻ｔ２辺りにおいて、第１電流源２１が第１電源線１３から出力電源線１９に電流Ｉ２を提供し始めて、キャパシタ４０が充電されて出力電源線１９の電圧が上昇する。

【0062】

出力電源線１９の電圧上昇に応答して、例えば時刻ｔ３辺りで、第１レベルシフト回路２３、伝達回路２７及び第２レベルシフト回路２５の動作が可能になる。具体的には、第１レベルシフト回路２３から伝達回路２７を介して第２レベルシフト回路２５への信号伝搬が可能になる。出力電源線１９の電圧が、例えば、伝達回路２７の第３負荷トランジスタＴｒ９及びＴｒ７の閾値電圧を越える程度に上昇すると、回路動作が可能になる。この時点では、出力電源線１９の電圧は、目標電圧に到達していない。

【0063】

第１レベルシフト回路２３、伝達回路２７及び第２レベルシフト回路２５の動作が可能になると、スイッチ制御回路２９及びイネイブル生成回路３１の遅延回路が動作し始めて、遅延回路内のそれぞれのキャパシタを充電する。しかしながら、この時点では、出力電源線１９の電圧は、目標電圧に到達していない。

【0064】

まず、時刻ｔ４において、イネイブル生成回路３１の判定回路４５が動作して、イネイブル信号ＳＥＮを生成する。これに応答して、シャントレギュレータ１７を動作する。シャントレギュレータ１７は、出力電源線１９の電圧を制御するように動作する。

【0065】

次いで、時刻ｔ５において、スイッチ制御回路２９の判定回路４９が動作して、スイッチ制御信号ＳＣＮＴを生成する。これに応答して、スイッチ１５のｐ型トランジスタＴｒ１３が導通する。スイッチ１５は、第１電源線１３と出力電源線１９を接続する。シャントレギュレータ１７は、第１電源線１３及び出力電源線１９の電圧を制御するように動作する。第１電源線１３の電圧は、リミッタ電圧からレギュレート電圧に下がる。

【0066】

以上の起動シーケンスを実現するためには下記の時間順の動作を生じさせる。
第１段階：第１電源線１３の起動及びスイッチ１５の非導通。
第２段階：シャントレギュレータ１７の起動。
第３段階：スイッチ１５の導通。

【0067】

第１電源線１３の起動時間の見積もりは、キャパシタ４０のキャパシタンス、出力電源線１９の所望の電圧値、及び電流Ｉ２の値によって規定される。以下の式によって提供される。
（キャパシタ４０のキャパシタンス）×（出力電源線１９の所望の電圧値）／（電流Ｉ２）

【0068】

シャントレギュレータ１７の起動時間は、キャパシタＣａｐ＿Ｓｈｕｎｔのキャパシタンス、電流Ｉ８の値及びシュミットトリガー回路Ｈｉｓ－ＢＵＦ１の閾値電圧によって規定される。
（キャパシタＣａｐ＿Ｓｈｕｎｔのキャパシタンス）×（シュミットトリガー回路Ｈｉｓ－ＢＵＦ１の閾値電圧）／（電流Ｉ８）

【0069】

スイッチ１５の導通までの時間は、キャパシタＣａｐ＿ＳＷのキャパシタンス、電流Ｉ７の値及びシュミットトリガー回路Ｈｉｓ－ＩＮＶ１の閾値電圧によって規定される。
（キャパシタＣａｐ＿ＳＷのキャパシタンス）×（シュミットトリガー回路Ｈｉｓ－ＩＮＶ１の閾値電圧）／（電流Ｉ７）

【0070】

以上説明したように、第１電源線１３と出力電源線１９との間にスイッチ１５を設けて、起動時に第１電源線１３及び出力電源線１９を互いに切り離す。第１電源線１３及び出力電源線１９の起動に応答して動作する制御回路２０を用いて、スイッチ１５の導通を制御する。第１電源線１３及び出力電源線１９の起動に応答して、シャントレギュレータ１７を動作させる。シャントレギュレータ１７の動作の後に、第１電源線１３及び出力電源線１９を互いに接続する。この電源起動シーケンスによれば、回路のトランジスタの耐圧を超えることなく、電源を確実に起動できると共に、シャントレギュレータ１７の制御による所望の電圧を得ることができる。

【0071】

最終的に、第１電源線１３及び出力電源線１９を互いに接続するので、整流回路の出力の電圧をシャントレギュレータ１７が制御する。追加のレギュレータ回路は不要である。

【0072】

図４は、本実施形態に係る電圧制御回路の主要部の構成を概略的に示す図面である。

【0073】

電圧制御回路１１ａは、第１電源線１３、スイッチ１５、シャントレギュレータ１７、出力電源線１９、及び制御回路２０ａを備える。制御回路２０ａは、具体的には、第１電流源２１、第１レベルシフト回路２３、第２レベルシフト回路２５、伝達回路２７、スイッチ制御回路２９ａ、イネイブル生成回路３１ａ、及び出力リセット回路３４を備える。

【0074】

図５は、本実施形態に係る電圧制御回路のスイッチ制御回路の主要部の構成を概略的に示す図面である。

【0075】

スイッチ制御回路２９ａを説明する。例示的なスイッチ制御回路２９ａでは、スイッチ制御回路２９と同様に、第２遅延回路４７が、トランジスタＴｒ１２及びキャパシタＣａｐ＿ＳＷを含み、トランジスタＴｒ１２からの電流Ｉ７は、キャパシタＣａｐ＿ＳＷを充電又は放電させて、遅延を生成する。キャパシタＣａｐ＿ＳＷの一端、つまりノードｎｏｄｅ２はゆっくり変化する。

【0076】

第２判定回路４９は、第１シュミットトリガー回路Ｈｉｓ－ＢＵＦ２を含むことができ、第１シュミットトリガー回路Ｈｉｓ－ＢＵＦ２は、例えば第１電源線１３と第２電源線３７との間に接続されることができる。

【0077】

第２遅延回路４７では、キャパシタＣａｐ＿ＳＷが、第２レベルシフト回路２５からの信号ＳＬＶ３に関連付けられたトランジスタＴｒ１２の電流Ｉ７を用いて充電されて、第２遅延回路４７は、伝達回路２７の遅延に、追加的な遅延を提供する。

【0078】

例示的なスイッチ制御回路２９ａは、更に、リセット回路５３及びＲＳラッチ回路５７を含む。

【0079】

ＲＳラッチ回路５７は、第２判定回路４９の出力に接続されたセット入力５７ａ、及びリセットラインＲＳＴに接続されたリセット入力５７ｂを受ける。ＲＳラッチ回路５７は、セット入力５７ａ及びリセット入力５７ｂへの入力に応答して、Ｑ出力５７ｃ及びＱＮ出力５７ｄに値を提供する。ＲＳラッチ回路５７のＱＮ出力５７ｄは、スイッチ制御信号ＳＣＮＴを生成する。ＲＳラッチ回路５７のＱ出力５７ｃは、リセット回路５３のリセット動作を制御する。リセット回路５３は、第２遅延回路４７の出力４７ｃに接続されて、第２遅延回路４７の遅延動作をリセットする。

【0080】

具体的には、リセット回路５３は、リセットトランジスタＴｒ１５を含み、リセットトランジスタＴｒ１５のゲートは、ＲＳラッチ回路５７の出力５７ｃからのＱ信号を受ける。リセットトランジスタＴｒ１５のドレインは、トランジスタＴｒ１２のドレイン及びキャパシタＣａｐ＿ＳＷの一端に接続される。リセットトランジスタＴｒ１５が導通すると、キャパシタＣａｐ＿ＳＷの電荷が放電される。

【0081】

図６は、本実施形態に係る電圧制御回路のイネイブル生成回路及び出力リセット回路の主要部の構成を概略的に示す図面である。

【0082】

イネイブル生成回路３１ａを説明する。例示的なイネイブル生成回路３１ａでは、イネイブル生成回路３１と同様に、第１遅延回路４３が、トランジスタＴｒ１４及びキャパシタＣａｐ＿Ｓｈｕｎｔを含み、トランジスタＴｒ１４からの電流は、キャパシタＣａｐ＿Ｓｈｕｎｔを充電又は放電させて、遅延を生成する。キャパシタＣａｐ＿Ｓｈｕｎｔの一端、つまりノードｎｏｄｅ１はゆっくり変化する。

【0083】

第１判定回路４５は、第２シュミットトリガー回路Ｈｉｓ－ＢＵＦ１を含むことができ、第２シュミットトリガー回路Ｈｉｓ－ＢＵＦ１は、例えば第１電源線１３と第２電源線３７との間に接続されることができる。

【0084】

第１遅延回路４３では、キャパシタＣａｐ＿Ｓｈｕｎｔが、第２レベルシフト回路２５からの信号ＳＬＶ３に関連付けられたトランジスタＴｒ１４の電流Ｉ８を用いて充電されて、第１遅延回路４３は、伝達回路２７の遅延に、追加的な遅延を提供する。

【0085】

例示的なイネイブル生成回路３１ａは、更に、リセット回路５５及びＲＳラッチ回路５９を含む。

【0086】

ＲＳラッチ回路５９は、第１判定回路４５の出力に接続されたセット入力５９ａ、及びリセットラインＲＳＴに接続されたリセット入力５９ｂを受ける。ＲＳラッチ回路５９は、セット入力５９ａ及びリセット入力５９ｂへの入力に応答して、Ｑ出力５９ｃに値を提供する。ＲＳラッチ回路５９のＱ出力５９ｃは、イネイブル信号ＳＥＮを生成する。また、ＲＳラッチ回路５９のＱ出力５９ｃは、リセット回路５５のリセット動作を制御する。リセット回路５５は、第１遅延回路４３の出力４３ｃに接続されて、第１遅延回路４３の遅延動作をリセットする。

【0087】

具体的には、リセット回路５５は、リセットトランジスタＴｒ１６を含み、リセットトランジスタＴｒ１６のゲートは、ＲＳラッチ回路５９の出力５９ｃからのＱ信号を受ける。リセットトランジスタＴｒ１６のドレインは、トランジスタＴｒ１４のドレイン及びキャパシタＣａｐ＿Ｓｈｕｎｔの一端に接続される。リセットトランジスタＴｒ１６が導通すると、キャパシタＣａｐ＿Ｓｈｕｎｔの電荷が放電される。

【0088】

出力リセット回路３４は、リセット信号ＲＥＳＥＴに応答して、出力電源線１９をリセットする。例示的な出力リセット回路３４は、トランジスタＴｒ１７を含み、トランジスタＴｒ１７のゲートは、リセットラインＲＳＴに接続されて、リセット信号ＲＥＳＥＴを受ける。トランジスタＴｒ１７のドレインは、出力電源線１９に接続されており、トランジスタＴｒ１７が導通すると、出力電源線１９を接地線に接続する。

【0089】

図７は、図４、図５、及び図６に示された回路における主要ノードの例示的な波形を示す図面である。図４、図５、図６、及び図７を参照しながら、電源起動時の各ノードの変化を説明する。

【0090】

時刻ｔ１から時刻ｔ３までの動作は、図３の波形と同じである。電源起動の説明は時刻ｔ６から始まる。

【0091】

時刻ｔ６を経過して、出力電源線１９の電位（ｎｏｄｅ２）が上昇する。出力電源線１９の電位上昇に応答して、第１遅延回路４３の出力（ｎｏｄｅ１）の電位が上昇する。

【0092】

時刻ｔ６において、この電位がシュミットトリガー回路Ｈｉｓ－ＢＵＦ１の閾値を越えると、シュミットトリガー回路Ｈｉｓ－ＢＵＦ１の出力は反転して、ＲＳラッチ回路５９はセットされる。ＲＳラッチ回路５９のセットに応答して、イネイブル生成回路３１ａは、イネイブル信号ＳＥＮを生成して、シャントレギュレータ１７の動作を開始させる。また、ＲＳラッチ回路５９のセットに応答して、第１遅延回路４３の出力がリセットされて、キャパシタＣａｐ＿Ｓｈｕｎｔの電荷は放電する。

【0093】

時刻ｔ３以降において、第２遅延回路４７の出力は上昇する。

【0094】

時刻ｔ７において、この電位がシュミットトリガー回路Ｈｉｓ－ＢＵＦ２の閾値を越えると、シュミットトリガー回路Ｈｉｓ－ＢＵＦ２の出力の変化に応答して、ＲＳラッチ回路５７はセットされる。このセットに応答して、ＲＳラッチ回路５７は、Ｑ出力５７ｃにハイレベル信号を生成して、リセット回路５３は、第２遅延回路４７の出力をリセットする。トランジスタＴｒ１５が導通して、キャパシタＣａｐ＿ＳＷの電荷は放電する。

【0095】

また、ＲＳラッチ回路５７は、ＱＮ出力５７ｄにロウレベル信号を生成する。この結果、スイッチ制御回路２９ａは、スイッチ制御信号ＳＣＮＴを生成して、スイッチ１５を導通させる。スイッチ１５の導通に応答して、第１電源線１３は、出力電源線１９を介してシャントレギュレータ１７に接続される。

【0096】

これらのシーケンスによって、正常な起動が完了する。

【0097】

次いで、リセット信号に関連付けられる動作を説明する。

【0098】

時刻ｔ８において、リセットラインＲＳＴにリセット信号ＲＥＳＥＴが与えられる。リセット信号ＲＥＳＥＴは、スイッチ制御回路２９ａのラッチ回路５７、イネイブル生成回路３１ａのラッチ回路５９、及び出力リセット回路３４に与えられる。

【0099】

リセット信号ＲＥＳＥＴに応答して、スイッチ制御回路２９ａのラッチ回路５７及びイネイブル生成回路３１ａのラッチ回路５９は、リセット状態になる。ラッチ回路５７は、スイッチ１５を開いて、第１電源線１３を出力電源線１９から切り離す。また、ラッチ回路５９は、シャントレギュレータ１７の動作を停止させる。また、出力リセット回路３４は、出力電源線１９を第２電源線３７（接地線）に接続する。

【0100】

これらの結果、第１電源線１３の電位は上昇すると共に、出力電源線１９の電位は低下する。

【0101】

時刻ｔ９辺りで、第１電源線１３は、リミッタによって規定される電圧まで上昇すると共に、出力電源線１９は接地される。

【0102】

時刻ｔ１０において、リセット信号ＲＥＳＥＴは解除させる。出力リセット回路３４は、出力電源線１９を第２電源線３７（接地線）から切り離す。しかしながら、スイッチ１５は開いた状態である。再び、出力電源線１９は、第１電流源２１を介して第１電源線１３から充電される

【0103】

時刻ｔ１１において、出力電源線１９の電位が、伝達回路２７が動作可能な電圧程度に上昇すると、第１遅延回路４３及び第２遅延回路４７において、充電が始まる。

【0104】

時刻ｔ１２において、まず、イネイブル生成回路３１ａのシュミットトリガー回路Ｈｉｓ－ＢＵＦ１が、第１遅延回路４３のノードｎｏｄｅ１（充電ノード）の電圧に応答して出力値を反転して、イネイブル信号ＳＥＮを生成すると共に、第１遅延回路４３をリセットする。イネイブル信号ＳＥＮに応答して、シャントレギュレータ１７が動作して、出力電源線１９の電圧を制御する。

【0105】

時刻ｔ１３において、次いで、スイッチ制御回路２９ａのシュミットトリガー回路Ｈｉｓ－ＢＵＦ２が、第２遅延回路４７のノードｎｏｄｅ２（充電ノード）の電圧に応答して反転して、スイッチ制御信号ＳＣＮＴを生成すると共に、第２遅延回路４７をリセットする。スイッチ制御信号ＳＣＮＴに応答して、スイッチ１５が閉じる。

【0106】

これらのシーケンスによって、リセット信号に関連付けられる動作における正常な起動が完了する。

【0107】

既に説明された電圧制御回路１１においては、判定回路（４５、４９）に、ヒステリシスインバータ（Ｈｉｓ－ＩＮＶ１）及びヒステリシスバッファ（Ｈｉｓ－ＢＵＦ１）といった回路が使用される。しかしながら、判定回路（４５、４９）において、判定回路（４３、４７）の出力の電圧を判定するために、コンパレータが使用されることができる。

【0108】

図８は、本実施形態に係る電圧制御回路を起動する方法における主要なステップを示す図面である。引き続く説明では、電圧制御回路１１を起動する方法を主要なステップを参照しながら説明する。

【0109】

起動方法１００は、以下に示される少なくとも１つステップを含むことができる。

【0110】

ステップＳ１０１では、整流回路１０ｂからの第１電源線１３への給電を行う。スイッチ１５が第１電源線１３と出力電源線１９との間に設けられている一方で、給電により第１電源線１３の電圧が上昇する際には、スイッチ１５を開いている。スイッチ１５は、第１電源線１３を出力電源線１９から切り離している。シャントレギュレータ１７は、動作していない。

【0111】

ステップＳ１０２では、給電に応答して、第１参照電圧ＶＲＥＦ１を生成する。生成された第１参照電圧ＶＲＥＦ１は、シャントレギュレータ１７に提供されることができる。この提供は、シャントレギュレータ１７が、イネイブル信号ＳＥＮに応答して動作するまでに行われる。

【0112】

ステップＳ１０３では、給電に応答して、第２基準電圧生成回路を信号生成回路として用いて、第１電源線１３と第２電源線３７との間の電圧を有する信号、例えば第２参照電圧ＶＲＥＦ２を生成する。第２参照電圧ＶＲＥＦ２は、例えば、第１電流源２１に基準電圧として提供されることができる。また、第２参照電圧ＶＲＥＦ２は、例えば、第１電源線１３の電位に係る信号（ＶＲＥＦ２）として、第１レベルシフト回路２３に与えられることができる。第２参照電圧ＶＲＥＦ２の生成が、第１参照電圧ＶＲＥＦ１の生成に先立って行われることができ、第１参照電圧ＶＲＥＦ１及び第２参照電圧ＶＲＥＦ２の生成は、同時であってもよい。

【0113】

ステップＳ１０４では、第１電源線１３と出力電源線１９との間の第１電流源２１を用いて出力電源線１９の電位を変化させる。具体的には、第１電流源２１は、出力電源線１９に電流を流し込む。例えば、第１電流源２１は、第２参照電圧ＶＲＥＦ２を受けることができる。

【0114】

ステップＳ１０５では、第１電源線１３と第２電源線３７との間に接続される第１レベルシフト回路２３を用いて、第１電源線１３の電位に係る信号として受けた信号（例えばＶＲＥＦ２）をレベルシフトして第１信号（例えばＳＬＶ１）を生成する。

【0115】

ステップＳ１０６では、伝達回路２７に第１信号（例えばＳＬＶ１）を入力して、第１信号が伝達回路を伝搬することによって生成された第２信号（例えばＳＬＶ２）を伝達回路２７の出力に生成する。具体的には、第１信号（例えばＳＬＶ１）が伝搬するように構成された伝達回路２７によって生成された第２信号（例えばＳＬＶ２）を伝達回路２７の出力２７ｃに生成する。

【0116】

ステップＳ１０７では、第２信号（例えばＳＬＶ２）を受けて、第２レベルシフト回路２５を用いて第２信号（例えばＳＬＶ２）をレベルシフトして第３信号（例えばＳＬＶ３）を生成する。

【0117】

ステップＳ１０８では、第３信号（例えばＳＬＶ３）に応答してイネイブル信号ＳＥＮを生成して、シャントレギュレータ１７の動作開始を行う。

【0118】

ステップＳ１０９では、シャントレギュレータ１７を用いて出力電源線１９の電圧を制御する。シャントレギュレータ１７は、既に第１参照電圧ＶＲＥＦ１を受けている。

【0119】

ステップＳ１１０では、第３信号（例えばＳＬＶ３）に応答してスイッチ制御信号ＳＣＮＴを生成して、スイッチ１５を閉じて第１電源線１３と出力電源線１９とを互いに接続する。シャントレギュレータ１７が、既に、第１電源線１３及び出力電源線１９の電圧を制御する。

【0120】

この起動方法１００によれば、整流回路からの入力パワーの広い範囲において、シャントレギュレータの安定した起動を可能にできる。

【0121】

起動方法１００は、更に、以下のステップを含むことができる。

【0122】

ステップＳ１１１では、電圧制御回路１１はリセット信号ＲＥＳＥＴを受けることができる。

【0123】

ステップＳ１１２では、リセット信号ＲＥＳＥＴに応答して、出力電源線１９を第２電源線３７に接続して、出力電源線１９をリセットする。

【0124】

ステップＳ１１３では、リセット信号ＲＥＳＥＴに応答して、スイッチ１５を開く。具体的には、リセット信号ＲＥＳＥＴに応答して、スイッチ制御信号ＳＣＮＴをリセットする。

【0125】

ステップＳ１１４では、シャントレギュレータ１７をリセット状態にする。具体的には、リセット信号ＲＥＳＥＴに応答して、イネイブル信号ＳＥＮをリセットする。

【0126】

ステップＳ１１５では、リセット信号ＲＥＳＥＴに応答して、第１電源線１３の電圧が上昇する。

【0127】

ステップＳ１１６では、リセット解除に応答して、ステップＳ１０１又はステップＳ１０２に戻る。

【0128】

本実施形態に係る電圧制御回路、及びその制御方法は、アンテナパワーを受信するＲＦＩＤタグに限定されることなく、高電圧系の電源線のパワーから低電圧系の電源線に制御電圧を提供する回路系に適用されることができる。

【0129】

本実施形態に係る電圧制御回路、及びその制御方法の背景技術について説明する。背景技術の電源は、例えば、以下の２つの方式がある。

【0130】

第１方式は、整流回路の供給線は、シャントレギュレータに接続される。シャントレギュレータは、高電位系の電源電圧を生成する。シャントレギュレータの出力に別のレギュレータを設ける。別のレギュレータは、低電位系の電源電圧を生成する。

【0131】

第２方式は、整流回路の供給線は２つのシャントレギュレータに接続される。一方のシャントレギュレータは、高電位系の電源電圧を生成する。他方のシャントレギュレータは、低電位系の電源電圧を生成する。

【0132】

シャントレギュレータは、受信パワーが大きい時は余剰電流を低電位電源線に流すことによって、シャントレギュレータの設定電圧を維持する。しかしながら、シャントレギュレータの起動タイミング制御が適切でない場合、シャントレギュレータが、設定電圧に達しない、或いは設定電圧を越える電圧を出力する。このように、シャントレギュレータの制御は難しい。

【0133】

シャントレギュレータは、参照電圧値を基準にその電源電圧を設定する。起動順序としては、参照電圧値を生成するバイアス回路を先に起動することがよい。

【0134】

また、シャントレギュレータの起動を確実にするために、参照電圧をシャントレギュレータに提供した後に、（遅延させた）イネイブル信号を与える。この場合、シャントレギュレータ自体の起動の遅れに起因して、シャントレギュレータの出力に設定電圧を越えた電圧が現れることがある。

【0135】

第１方式では、大きなパワーを受信した際に、高電位系の電圧の上昇速度が速くなる傾向にある。第２方式では、高電位系の電圧及び低電位系の電圧の上昇速度が速くなる。いずれの方式でも、シャントレギュレータの制御が間に合わないことがある。

【0136】

上記の態様によれば、集積回路の耐圧を超えない確実な電源制御を可能にする電圧制御回路、及びその起動方法が提供される。

【0137】

本実施形態は、様々な側面を有する。

【0138】

本実施形態に係る第１側面の電圧制御回路は、給電装置の出力に接続された第１電源線と、基準電圧入力を有するシャントレギュレータと、前記シャントレギュレータに接続された出力電源線と、前記第１電源線と前記出力電源線との間に接続されたスイッチと、前記第１電源線及び前記出力電源線に接続された制御回路と、を備え、前記制御回路は、前記第１電源線の電位に係る信号を受ける入力、及び出力を有すると共に、前記入力に受けた前記信号から前記出力に制御信号を生成するように構成される生成回路と、前記第１電源線と前記出力電源線との間に接続される第１電流源と、前記生成回路の前記出力からの前記制御信号に応答して前記スイッチを制御するスイッチ制御信号を生成するように構成され、前記第１電源線と前記第１電源線と異なる第２電源線との間に接続されるスイッチ制御回路と、前記生成回路の前記出力からの前記制御信号に応答して前記シャントレギュレータを制御するイネイブル信号を生成するように構成されるイネイブル生成回路と、を含む。

【0139】

第１側面に係る第２側面の電圧制御回路では、前記生成回路は、入力及び出力を有すると共に前記入力に受けた信号を前記出力に伝達するように構成され、前記出力電源線と前記第２電源線との間に接続される伝達回路と、前記第１電源線と前記第２電源線との間に接続され、前記第１電源線の電位に係る信号をレベルシフトして前記伝達回路の前記入力に適用可能な信号を出力に生成するように構成される第１レベルシフト回路と、前記伝達回路の前記出力の電圧をレベルシフトするように構成され前記第１電源線と前記第２電源線との間に接続される第２レベルシフト回路と、を含み、前記スイッチ制御回路及び前記イネイブル生成回路は、前記第２レベルシフト回路の出力に接続される。

【0140】

第１側面又は第２側面に係る第３側面の電圧制御回路では、前記イネイブル生成回路は、前記第１電源線と前記第２電源線との間に接続されると共に前記生成回路の前記出力に接続された第１遅延回路と、前記第１遅延回路の出力の信号に応答して前記シャントレギュレータの制御のための判定を行う第１判定回路と、を含むことができる。

【0141】

第１側面から第３側面のいすれか一側面に係る第４側面の電圧制御回路では、前記スイッチ制御回路は、前記第１電源線と前記第２電源線との間に接続されると共に前記生成回路の前記出力に接続された第２遅延回路と、前記第２遅延回路の出力の信号に応答して前記スイッチの制御のための判定を行う第２判定回路と、を含むことができる。

【0142】

第２側面に係る第５側面の電圧制御回路は、前記第１電源線と前記第２電源線との間に接続され、前記シャントレギュレータの前記基準電圧入力に接続される第１参照電圧源と、前記第１電源線と前記第２電源線との間に接続され、参照電圧を生成するように構成される第２参照電圧源と、を更に備え、前記第１電流源は、前記第２参照電圧源の前記参照電圧に応答した電流を流し、前記第１レベルシフト回路は、前記第２参照電圧源の前記参照電圧を受けることができる。

【0143】

第２側面に係る第６側面の電圧制御回路では、前記第１レベルシフト回路は、前記第１電源線の電位に係る前記信号を受ける第１電流源トランジスタと、前記第１電流源トランジスタに接続されたゲート及びドレインを有する第１負荷トランジスタと、を含み、前記第１レベルシフト回路の前記出力は、前記第１負荷トランジスタの前記ゲート及び前記ドレインに接続されることができる。

【0144】

第２側面に係る第７側面の電圧制御回路では、前記第２レベルシフト回路は、前記伝達回路の前記出力の信号を受ける第２電流源トランジスタと、前記第２電流源トランジスタに接続されたゲート及びドレインを有する第２負荷トランジスタと、を含み、前記第２レベルシフト回路の前記出力は、前記第２負荷トランジスタの前記ゲート及び前記ドレインに接続されることができる。

【0145】

第２側面に係る第８側面の電圧制御回路では、前記伝達回路は、前記第１レベルシフト回路の前記出力に接続された第３電流源トランジスタと、前記第３電流源トランジスタに接続された入力を有する電流ミラー回路と、前記電流ミラー回路の出力に接続されてミラー電流を流す第３負荷トランジスタと、を含み、前記伝達回路の前記出力は、前記第３負荷トランジスタのゲート及びドレインに接続されることができる。

【0146】

第３側面に係る第９側面の電圧制御回路では、前記第１判定回路は、前記第１電源線と前記第２電源線との間に接続される第１シュミットトリガー回路と、前記第１シュミットトリガー回路の出力に接続されると共にリセット信号を受けるように構成された第１ラッチ回路と、を含むことができる。

【0147】

第４側面に係る第１０側面の電圧制御回路では、前記第２判定回路は、前記第１電源線と前記第２電源線との間に接続される第２シュミットトリガー回路と、前記第２シュミットトリガー回路の出力に接続されると共にリセット信号を受けるように構成された第２ラッチ回路と、を含むことができる。

【0148】

本実施形態に係る第１１側面の電圧制御回路を起動する方法は、給電装置から第１電源線への給電を行うことであって、前記第１電源線は、前記第１電源線と異なる出力電源線からスイッチによって切り離される、給電を行うことと、前記給電の後に、前記第１電源線と異なる第２電源線と前記第１電源線との間に接続される信号生成回路を用いて、前記第１電源線と前記第２電源線との間の電圧を有する信号を生成することと、前記出力電源線と前記第１電源線との間に接続された第１電流源を用いて、前記出力電源線の電位を変化させることと、前記第１電源線と前記第２電源線との間に接続される第１レベルシフト回路を用いて第１信号を前記信号から生成することであって、前記第１信号は、前記出力電源線と前記第２電源線との間に接続される伝達回路に前記第１レベルシフト回路から与えられ、前記第１信号は、前記伝達回路が応答できるレベルの信号にレベルシフトされている、第１信号を生成することと、前記伝達回路に前記第１信号を入力して、前記第１信号が前記伝達回路を伝搬することによって生成された第２信号を前記伝達回路の出力に生成することと、前記第１電源線と前記第２電源線との間に接続される第２レベルシフト回路を用いて、前記第２信号をレベルシフトして第３信号を生成することと、前記第３信号に応答して、前記出力電源線に接続されたシャントレギュレータを動作させて、前記シャントレギュレータを用いて前記出力電源線の電圧制御を行うことと、前記シャントレギュレータの動作開始の後に、前記第３信号に応答して前記スイッチを閉じて、前記第１電源線と前記出力電源線とを互いに接続することと、を備える。

【0149】

第１１側面に係る第１２側面の電圧制御回路を起動する方法は、前記シャントレギュレータの動作の開始に先立って、前記シャントレギュレータに参照電圧を与えることを更に備えることができる。

【0150】

本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。そして、それらはすべて、本発明の技術思想に含まれるものである。

【符号の説明】

【0151】

１０・・・電力受電装置、１０ａ・・・アンテナ装置、１０ｂ・・・整流回路、１０ｃ・・・インダクタ、１０ｄ・・・キャパシタ、１０ｅ・・・リミッタ回路、１０ｆ・・・キャパシタ、１１、１１ａ・・・電圧制御回路、１３・・・第１電源線、１５・・・スイッチ、１７・・・シャントレギュレータ、１７ｂ・・・制御入力、１７ｃ・・・基準電圧入力、１９・・・出力電源線、２０、２０ａ・・・制御回路、２１・・・第１電流源、２２・・・生成回路、２２ｂ・・・入力、２２ｃ・・・出力、２３・・・第１レベルシフト回路、２３ｂ・・・入力、２３ｃ・・・出力、２５・・・第２レベルシフト回路、２５ｂ・・・入力、２５ｃ・・・出力、２７・・・伝達回路、２７ｂ・・・入力、２７ｃ・・・出力、２９、２９ａ・・・スイッチ制御回路、２９ｃ・・・出力、３１、３１ａ・・・イネイブル生成回路、３４・・・出力リセット回路、３５・・・参照電圧源、３７・・・電源線、３９・・・参照電圧源、３９ｃ・・・出力、４０・・・キャパシタ、４１・・・電流源回路、４３・・・第１遅延回路、４３ｂ・・・入力、４３ｃ・・・出力、４５・・・第１判定回路、４７・・・第２遅延回路、４７ｂ・・・入力、４７ｃ・・・出力、４９・・・第２判定回路、５１・・・電流ミラー回路、５１ｂ・・・入力、５１ｃ・・・出力、５７・・・ラッチ回路、５７ａ・・・セット入力、５７ｂ・・・リセット入力、５７ｃ、５７ｄ・・・出力、５９・・・ラッチ回路、５９ａ・・・セット入力、５９ｂ・・・リセット入力、５９ｃ・・・出力、Ｃａｐ＿ＳＷ・・・キャパシタ、Ｃａｐ＿Ｓｈｕｎｔ・・・キャパシタ、ＲＥＦ２、ＶＲＥＦ１、ＶＲＥＦ２・・・参照電圧、ＲＥＳＥＴ・・・リセット信号、ＲＳＴ・・・リセットライン、ＳＣＮＴ・・・スイッチ制御信号、ＳＥＮ・・・イネイブル信号、ＳＬＶ１、ＳＬＶ２、ＳＬＶ３・・・信号。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】