ホーム > 特許ランキング > セイコーエプソン株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024136668
(43)【公開日】2024-10-04
(54)【発明の名称】電気光学装置および電子機器
(51)【国際特許分類】
G09G 3/3233 20160101AFI20240927BHJP
G09G 3/20 20060101ALI20240927BHJP
G09F 9/30 20060101ALI20240927BHJP
H10K 50/10 20230101ALI20240927BHJP
H10K 59/12 20230101ALI20240927BHJP
【ＦＩ】
G09G3/3233
G09G3/20 611A
G09G3/20 680A
G09G3/20 624B
G09G3/20 621A
G09G3/20 611H
G09G3/20 621M
G09G3/20 680G
G09F9/30 338
H10K50/10
H10K59/12
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023047854
(22)【出願日】2023-03-24
(71)【出願人】
【識別番号】000002369
【氏名又は名称】セイコーエプソン株式会社
(74)【代理人】
【識別番号】100179475
【弁理士】
【氏名又は名称】仲井 智至
(74)【代理人】
【識別番号】100216253
【弁理士】
【氏名又は名称】松岡 宏紀
(74)【代理人】
【識別番号】100225901
【弁理士】
【氏名又は名称】今村 真之
(72)【発明者】
【氏名】窪田 岳彦
【テーマコード（参考）】
3K107
5C080
5C094
5C380
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC14
3K107EE03
3K107HH05
5C080AA06
5C080BB05
5C080CC03
5C080DD26
5C080JJ03
5C080JJ04
5C080JJ06
5C094AA22
5C094BA03
5C094BA27
5C094DB04
5C094EA04
5C380AA01
5C380AB06
5C380AB34
5C380AB45
5C380AC20
5C380BA01
5C380BA38
5C380BA39
5C380BC01
5C380BC18
5C380BE20
5C380CA32
5C380CA51
5C380CA57
5C380CC07
5C380CC26
5C380CC33
5C380CC39
5C380CC64
5C380CD014
5C380CF09
5C380CF13
5C380CF43
5C380CF46
5C380CF48
5C380DA02
5C380DA32
5C380DA33
5C380DA35
5C380DA47
(57)【要約】
【課題】電気光学装置においてデータ線の寄生容量で消費される電力を低減する。
【解決手段】 画素回路１１０は、アノードからカソードに流れる電流に応じた輝度で発光するＯＬＥＤと、ゲートノードおよびソースノードの間の電圧に応じた電流をＯＬＥＤに流すトランジスターと、を含む。制御回路３０は、第１フレームの書込期間において、ゲートノードに階調レベルに応じた電位を、データ線１４を介して供給し、書込期間よりも前の第１初期化期間において、ゲートノードにトランジスター１２１をオフ状態にさせる電位Ｖelを、データ線１４を介して供給し、第２初期化期間において、奇数行ではリセット動作を実行し、偶数行では非リセット動作を実行する。リセット動作は、電位Ｖorstを、データ線１４を介して供給する動作であり、非リセット動作は、データ線１４の電位とアノードの電位とを、電位Ｖelと電位Ｖorstとの間の電位にさせる動作である。
【選択図】図２
【解決手段】 画素回路１１０は、アノードからカソードに流れる電流に応じた輝度で発光するＯＬＥＤと、ゲートノードおよびソースノードの間の電圧に応じた電流をＯＬＥＤに流すトランジスターと、を含む。制御回路３０は、第１フレームの書込期間において、ゲートノードに階調レベルに応じた電位を、データ線１４を介して供給し、書込期間よりも前の第１初期化期間において、ゲートノードにトランジスター１２１をオフ状態にさせる電位Ｖelを、データ線１４を介して供給し、第２初期化期間において、奇数行ではリセット動作を実行し、偶数行では非リセット動作を実行する。リセット動作は、電位Ｖorstを、データ線１４を介して供給する動作であり、非リセット動作は、データ線１４の電位とアノードの電位とを、電位Ｖelと電位Ｖorstとの間の電位にさせる動作である。
【選択図】図２
【特許請求の範囲】
【請求項1】
データ線と第１走査線とに対応して設けられる第１画素回路と、
前記データ線と第２走査線とに対応して設けられる第２画素回路と、
前記第１画素回路および前記第２画素回路を制御する制御回路と、
を含み、
前記第１画素回路は、
二つの電極の間に流れる電流に応じた輝度で発光する第１発光素子と、
ゲートノードの電位およびソースノードの電位の間の電圧に応じた電流を前記第１発光素子に流す第１駆動トランジスターと、
を含み、
前記第２画素回路は、
二つの電極の間に流れる電流に応じた輝度で発光する第２発光素子と、
ゲートノードの電位およびソースノードの電位の間の電圧に応じた電流を前記第２発光素子に流す第２駆動トランジスターと、
を含み、
前記制御回路は、
第１フレームにおいて前記第１走査線が選択される第１水平走査期間のうち、
第１書込期間では、
前記第１駆動トランジスターのゲートノードに階調レベルに応じた電位を、前記データ線を介して供給し、
前記第１書込期間前の第１初期化期間では、
第１動作を実行し、
前記第２走査線が選択される第２水平走査期間のうち、
第２書込期間では、
前記第２駆動トランジスターのゲートノードに階調レベルに応じた電位を、前記データ線を介して供給し、
前記第２書込期間前の第２初期化期間では、
第２動作を実行し、
前記第１動作は、
前記二つの電極の一方の電極に、前記階調レベルに応じた電位とは異なる第１電位を、前記データ線を介して供給する動作であり、
前記第２動作は、前記データ線の電位と前記一方の電極における電位とを、前記第１電位と第２電位との間の電位にさせる動作であり、
前記第２電位は、前記ゲートノードに供給されれば、前記第１駆動トランジスターおよび前記第２トランジスターをオフ状態にさせる電位である
電気光学装置。
前記データ線と第２走査線とに対応して設けられる第２画素回路と、
前記第１画素回路および前記第２画素回路を制御する制御回路と、
を含み、
前記第１画素回路は、
二つの電極の間に流れる電流に応じた輝度で発光する第１発光素子と、
ゲートノードの電位およびソースノードの電位の間の電圧に応じた電流を前記第１発光素子に流す第１駆動トランジスターと、
を含み、
前記第２画素回路は、
二つの電極の間に流れる電流に応じた輝度で発光する第２発光素子と、
ゲートノードの電位およびソースノードの電位の間の電圧に応じた電流を前記第２発光素子に流す第２駆動トランジスターと、
を含み、
前記制御回路は、
第１フレームにおいて前記第１走査線が選択される第１水平走査期間のうち、
第１書込期間では、
前記第１駆動トランジスターのゲートノードに階調レベルに応じた電位を、前記データ線を介して供給し、
前記第１書込期間前の第１初期化期間では、
第１動作を実行し、
前記第２走査線が選択される第２水平走査期間のうち、
第２書込期間では、
前記第２駆動トランジスターのゲートノードに階調レベルに応じた電位を、前記データ線を介して供給し、
前記第２書込期間前の第２初期化期間では、
第２動作を実行し、
前記第１動作は、
前記二つの電極の一方の電極に、前記階調レベルに応じた電位とは異なる第１電位を、前記データ線を介して供給する動作であり、
前記第２動作は、前記データ線の電位と前記一方の電極における電位とを、前記第１電位と第２電位との間の電位にさせる動作であり、
前記第２電位は、前記ゲートノードに供給されれば、前記第１駆動トランジスターおよび前記第２トランジスターをオフ状態にさせる電位である
電気光学装置。
【請求項2】
一端および他端を有し、一端が前記データ線に電気的に接続され、他端が前記第１電位の給電線に電気的に接続された第１スイッチング素子を有し、
前記制御回路は、
前記第１初期化期間では、
前記第１スイッチング素子をオン状態に制御する
請求項１に記載の電気光学装置。
前記制御回路は、
前記第１初期化期間では、
前記第１スイッチング素子をオン状態に制御する
請求項１に記載の電気光学装置。
【請求項3】
一端および他端を有し、一端が前記データ線に電気的に接続され、他端がオン電位を給電する給電線に電気的に接続された第２スイッチング素子を有し、
前記制御回路は、
前記第１初期化期間後であって前記第１書込期間前の第３初期化期間、および、前記第２初期化期間後であって前記第２書込期間前の第４初期化期間では、
前記第２スイッチング素子をオン状態に制御し、
前記オン電位は、
前記ゲートノードに供給されれば、前記第１駆動トランジスターおよび前記第２駆動トランジスターをオン状態にさせる電位である
請求項２に記載の電気光学装置。
前記制御回路は、
前記第１初期化期間後であって前記第１書込期間前の第３初期化期間、および、前記第２初期化期間後であって前記第２書込期間前の第４初期化期間では、
前記第２スイッチング素子をオン状態に制御し、
前記オン電位は、
前記ゲートノードに供給されれば、前記第１駆動トランジスターおよび前記第２駆動トランジスターをオン状態にさせる電位である
請求項２に記載の電気光学装置。
【請求項4】
前記制御回路は、
前記第３初期化期間および第４初期化期間では、
前記ゲートノードに前記オン電位を、前記データ線を介して供給し、
前記第３初期化期間後であって前記第１書込期間よりも前の第１補償期間、および、前記第４初期化期間後であって前記第２書込期間よりも前の第２補償期間では、
前記第１駆動トランジスターのゲートノードおよび前記第２駆動のゲートノードを当該第１駆動トランジスターおよび当該第２駆動トランジスターの閾値に相当する電位に収束させる
請求項３に記載の電気光学装置。
前記第３初期化期間および第４初期化期間では、
前記ゲートノードに前記オン電位を、前記データ線を介して供給し、
前記第３初期化期間後であって前記第１書込期間よりも前の第１補償期間、および、前記第４初期化期間後であって前記第２書込期間よりも前の第２補償期間では、
前記第１駆動トランジスターのゲートノードおよび前記第２駆動のゲートノードを当該第１駆動トランジスターおよび当該第２駆動トランジスターの閾値に相当する電位に収束させる
請求項３に記載の電気光学装置。
【請求項5】
前記制御回路は、
前記第１フレームに続く第２フレームにおいて、
前記第１初期化期間では前記第２動作を実行し、
前記第２初期化期間では前記第１動作を実行する
請求項１に記載の電気光学装置。
前記第１フレームに続く第２フレームにおいて、
前記第１初期化期間では前記第２動作を実行し、
前記第２初期化期間では前記第１動作を実行する
請求項１に記載の電気光学装置。
【請求項6】
前記制御回路は、
前記第１書込期間および前記第２書込期間において、
前記ゲートノードに階調レベルに応じた電位を、カップリング容量および前記データ線を介して供給する
請求項１に記載の電気光学装置。
前記第１書込期間および前記第２書込期間において、
前記ゲートノードに階調レベルに応じた電位を、カップリング容量および前記データ線を介して供給する
請求項１に記載の電気光学装置。
【請求項7】
前記制御回路は、
前記第１水平走査期間のうち、
前記第１初期化期間前の第１ゲートノード初期化期間において、前記第１駆動トランジスターのゲートノードに前記第２電位を、前記データ線を介して供給し、
前記第２水平走査期間のうち、
前記第２初期化期間前の第２ゲートノード初期化期間において、前記第２駆動トランジスターのゲートノードに前記第２電位を、前記データ線を介して供給する
請求項１に記載の電気光学装置。
前記第１水平走査期間のうち、
前記第１初期化期間前の第１ゲートノード初期化期間において、前記第１駆動トランジスターのゲートノードに前記第２電位を、前記データ線を介して供給し、
前記第２水平走査期間のうち、
前記第２初期化期間前の第２ゲートノード初期化期間において、前記第２駆動トランジスターのゲートノードに前記第２電位を、前記データ線を介して供給する
請求項１に記載の電気光学装置。
【請求項8】
請求項１乃至７のいずれかに記載の電気光学装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電気光学装置および電子機器に関する。
【背景技術】
【0002】
近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた電気光学装置（表示装置）が各種提案されている。電気光学装置では、走査線とデータ線との交差に対応して、上記発光素子や駆動トランジスターなどを含む画素回路が、表示すべき画像の画素に対応して設けられる構成が一般的である。
【0003】
このような構成において、画素の階調レベルに応じた電位のデータ信号が駆動トランジスターのゲートノードに供給されると、当該駆動トランジスターは、ゲートノードおよびソースノードの間の電圧に応じた電流を発光素子に供給する。これにより、当該発光素子は、階調レベルに応じた輝度で発光する。
画素回路としては、駆動トランジスターを含めて４つのトランジスターを有する構成が知られている（例えば特許文献１参照）。
画素回路としては、駆動トランジスターを含めて４つのトランジスターを有する構成が知られている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０２１－１７９６２８号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
電気光学装置では、小型化されて携帯機器に適用される場合、電池等の関係で低消費電力化が強く要求される。しかしながら、上記構成では、低消費電力化が十分でない、という課題がある。
【課題を解決するための手段】
【0006】
上記課題を解決するために、本開示の一態様に係る電気光学装置は、
【図面の簡単な説明】
【0007】
【図1】実施形態に係る電気光学装置の斜視図である。
【図2】電気光学装置の電気的な構成を示すブロック図である。
【図3】電気光学装置の画素回路を示す図である。
【図4】電気光学装置の動作を示すタイミングチャートである。
【図5】電気光学装置の動作を示すタイミングチャートである。
【図6】電気光学装置の動作を示す図である。
【図7】電気光学装置の動作を示す図である。
【図8】電気光学装置の動作を示す図である。
【図9】電気光学装置の動作を示す図である。
【図10】電気光学装置の動作を示す図である。
【図11】電気光学装置の動作を示す図である。
【図12】電気光学装置の動作を示す図である。
【図13】電気光学装置の優位性を説明するための図である。
【図14】電気光学装置を用いたヘッドマウントディスプレイを示す斜視図である。
【図15】ヘッドマウントディスプレイの光学構成を示す図である。
【発明を実施するための形態】
【0008】
以下、実施形態に係る電気光学装置について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本開示の範囲は、以下の説明において特に本開示を限定する旨の記載がない限り、これらの形態に限られるものではない。
【0009】
図１は、実施形態に係る電気光学装置１０を示す斜視図である。電気光学装置１０は、例えばヘッドマウントディスプレイなどにおいて画像を表示するマイクロ・ディスプレイ・パネルである。電気光学装置１０は、ＯＬＥＤを含む画素回路や、当該画素回路を駆動する駆動回路などを含む。画素回路や駆動回路等は半導体基板に集積化される。半導体基板は、典型的にはシリコン基板であるが、他の半導体基板であってもよい。
【0010】
電気光学装置１０は、表示領域１００で開口する枠状のケース１９２に収納される。電気光学装置１０は、ＦＰＣ基板１９４の一端に接続される。なお、ＦＰＣとは、Flexible Printed Circuitsの略称である。ＦＰＣ基板１９４の他端には、図示省略されたホスト装置に接続される複数の端子１９６が設けられる。複数の端子１９６がホスト装置に接続されると、電気光学装置１０には、当該ホスト装置からＦＰＣ基板１９４を介して映像データや同期信号などが供給される。
【0011】
なお、図において、Ｘ方向は、電気光学装置１０における走査線の延在方向を示し、Ｙ方向は、データ線の延在方向を示す。Ｘ方向およびＹ方向で定まる二次元平面が半導体基板の基板面である。Ｚ方向は、Ｘ方向およびＹ方向に垂直であって、ＯＬＥＤから発せられる光の出射方向である。
【0012】
図２は、電気光学装置１０の電気的な構成を示すブロック図である。図に示されるように、電気光学装置１０は、制御回路３０、データ信号出力回路５０、補助回路６０、ｎ個の容量素子７０、初期化回路８０、表示領域１００および走査線駆動回路１２０を含む。
表示領域１００では、ｍ行の走査線１２が図においてＸ方向に沿って設けられ、ｎ列のデータ線１４が、Ｙ方向に沿って、かつ、各走査線１２と互いに電気的に絶縁を保つように設けられる。なお、ｍ、ｎは、２以上の整数である。
表示領域１００では、ｍ行の走査線１２が図においてＸ方向に沿って設けられ、ｎ列のデータ線１４が、Ｙ方向に沿って、かつ、各走査線１２と互いに電気的に絶縁を保つように設けられる。なお、ｍ、ｎは、２以上の整数である。
【0013】
表示領域１００には、画素回路１１０が、ｍ行の走査線１２とｎ列のデータ線１４との交差に対応して設けられる。このため、画素回路１１０は、縦ｍ行×横ｎ列でマトリクス状に配列する。マトリクス配列のうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ－１）、ｍ行目と呼ぶことがある。同様にマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（ｎ－１）、ｎ列目と呼ぶことがある。
走査線１２を一般化して説明するために、１以上ｍ以下の整数（ｉ－１）およびｉが用いられる。特に、奇数（１、３、５、…）行目を一般化して説明するために、（ｉ－１）が奇数として用いられることがあり、偶数（２、４、６、…）行目を一般化して説明するために、ｉが偶数として用いられることがある。また、データ線１４を一般化して説明するために、１以上ｎ以下の整数ｊが用いられる。
走査線１２を一般化して説明するために、１以上ｍ以下の整数（ｉ－１）およびｉが用いられる。特に、奇数（１、３、５、…）行目を一般化して説明するために、（ｉ－１）が奇数として用いられることがあり、偶数（２、４、６、…）行目を一般化して説明するために、ｉが偶数として用いられることがある。また、データ線１４を一般化して説明するために、１以上ｎ以下の整数ｊが用いられる。
【0014】
制御回路３０は、上位のホスト装置から供給される映像データＶidや同期信号Ｓyncに基づいて各部を制御する。映像データＶidは、表示すべき画像における画素の階調レベルを例えば８ビットで指定する。
同期信号Ｓyncには、映像データＶidの垂直走査開始を指示する垂直同期信号や、水平走査開始を指示する水平同期信号、および、映像データの１画素分のタイミングを示すドットクロック信号が含まれる。
同期信号Ｓyncには、映像データＶidの垂直走査開始を指示する垂直同期信号や、水平走査開始を指示する水平同期信号、および、映像データの１画素分のタイミングを示すドットクロック信号が含まれる。
【0015】
実施形態において表示すべき画像の画素と表示領域１００における画素回路１１０とは一対一に対応する。
ホスト装置から供給される映像データＶidにおいて階調レベルで示される明るさの特性と、画素回路１１０に含まれるＯＬＥＤの輝度の特性とは、必ずしも一致しない。そこで、制御回路３０は、映像データＶidで指定される階調レベルに対応した輝度でＯＬＥＤを発光させるために、映像データＶidの８ビットを、実施形態では例えば１０ビットにアップコンバージョンして、映像データＶdataとして出力する。このため、１０ビットの映像データＶdataについても、階調レベルを指定することになる。すなわち、映像データＶdataは、映像データＶidで指定される階調レベルを変換した階調レベルを指定することになる。
ホスト装置から供給される映像データＶidにおいて階調レベルで示される明るさの特性と、画素回路１１０に含まれるＯＬＥＤの輝度の特性とは、必ずしも一致しない。そこで、制御回路３０は、映像データＶidで指定される階調レベルに対応した輝度でＯＬＥＤを発光させるために、映像データＶidの８ビットを、実施形態では例えば１０ビットにアップコンバージョンして、映像データＶdataとして出力する。このため、１０ビットの映像データＶdataについても、階調レベルを指定することになる。すなわち、映像データＶdataは、映像データＶidで指定される階調レベルを変換した階調レベルを指定することになる。
【0016】
なお、アップコンバージョンには、入力である映像データＶidの８ビットと、出力である映像データＶdataの１０ビットとの対応関係を予め記憶したルックアップテーブルが用いられる。また、制御回路３０は、各部を制御するために各種の制御信号を生成するが、詳細については後述する。
【0017】
走査線駆動回路１２０は、各種の信号を出力して、制御回路３０による制御にしたがって、ｍ行ｎ列で配列する画素回路１１０を１行毎に駆動するための回路である。例えば走査線駆動回路１２０は、１、２、３、…、（ｍ－１）、ｍ行目の走査線１２に、順に走査信号／Ｇwr(1)、／Ｇwr(2)、…、／Ｇwr(m-1)、／Ｇwr(m)を供給する。一般的には、（ｉ－１）行目の走査線１２に供給される走査信号が／Ｇwr(i-1)と表記される。走査線駆動回路１２０は、走査信号／Ｇwr(1)～／Ｇwr(m)の他にも各種の制御信号を出力するが、詳細については後述する。
【0018】
データ信号出力回路５０は、走査線駆動回路１２０によって選択された行に位置する画素回路１１０に向けて、輝度に応じた電圧の信号を出力する回路である。詳細には、データ信号出力回路５０は、選択回路群５２、第１ラッチ回路群５４、第２ラッチ回路群５６およびｎ個のＤＡ変換回路５００を含む。
選択回路群５２は、ｎ列と一対一に対応した選択回路５２０を含み、第１ラッチ回路群５４は、ｎ列と一対一に対応した第１ラッチ回路Ｌ１を含み、第２ラッチ回路群５６は、ｎ列と一対一に対応した第２ラッチ回路Ｌ２を含む。また、ｎ個のＤＡ変換回路５００は、ｎ列に一対一に対応する。
選択回路群５２は、ｎ列と一対一に対応した選択回路５２０を含み、第１ラッチ回路群５４は、ｎ列と一対一に対応した第１ラッチ回路Ｌ１を含み、第２ラッチ回路群５６は、ｎ列と一対一に対応した第２ラッチ回路Ｌ２を含む。また、ｎ個のＤＡ変換回路５００は、ｎ列に一対一に対応する。
【0019】
すなわち、各例に対応して、選択回路５２０、第１ラッチ回路Ｌ１、第２ラッチ回路Ｌ２およびＤＡ変換回路５００の組が設けられる。ここで、ｊ列目の選択回路５２０は、制御回路３０から出力される映像データＶdataのうち、ｊ列目の映像データの選択をｊ列目の第１ラッチ回路Ｌ１に指示し、ｊ列目の第１ラッチ回路Ｌ１は、当該指示にしたがって映像データＶdataをラッチする。ｊ列目の第２ラッチ回路Ｌ２は、ｊ列目の第１ラッチ回路Ｌ１によりラッチされた映像データＶdataを、制御回路３０による制御にしたがって、後述する書込期間（Ｃ）においてｊ列目のＤＡ変換回路５００に出力する。
【0020】
ｊ列目のＤＡ変換回路５００は、ｊ列目の第２ラッチ回路Ｌ２から出力された１０ビットの映像データＶdataをアナログの信号に変換し、ｊ列目のデータ信号出力線１４ｃに出力する。換言すれば、データ信号出力線１４ｃはデータ線１４と一対一に対応して設けられ、ｊ列目のＤＡ変換回路５００における出力端は、ｊ列目のデータ信号出力線１４ｃに接続される。
【0021】
補助回路６０は、データ信号出力線１４ｃと一対一に対応して設けられたトランジスター６２の集合体である。ｊ列目に対応するトランジスター６２のソースノードは電位Ｖrefの給電線に接続され、トランジスター６２のドレインノードは当該ｊ列目のデータ信号出力線１４ｃに接続される。また、各列におけるトランジスター６２のゲートノードには、制御回路３０から出力される制御信号／Ｇrefが共通に供給される。
【0022】
ｎ個の容量素子７０は、データ信号出力線１４ｃおよびデータ線１４の組と一対一に対応して設けられる。詳細には、ｊ列目の容量素子７０の一端はｊ列目のデータ信号出力線１４ｃに接続され、ｊ列目の容量素子７０の他端はｊ列目のデータ線１４に接続される。
なお、映像データＶdataは、映像データＶidで指定される階調レベルに対応し、ＤＡ変換回路５００は、当該映像データＶdataをアナログ信号に変換し、当該アナログ信号が容量素子７０を介し、データ信号としてデータ線１４に供給される。このため、データ線１４に供給されるデータ信号の電位は、映像データＶidおよび映像データＶdataで指定される階調レベルに対応することになる。
なお、映像データＶdataは、映像データＶidで指定される階調レベルに対応し、ＤＡ変換回路５００は、当該映像データＶdataをアナログ信号に変換し、当該アナログ信号が容量素子７０を介し、データ信号としてデータ線１４に供給される。このため、データ線１４に供給されるデータ信号の電位は、映像データＶidおよび映像データＶdataで指定される階調レベルに対応することになる。
【0023】
初期化回路８０は、データ線１４に一対一に対応して設けられた、トランジスター８２、８４および８６の組の集合体である。
ｊ列目に対応するトランジスター８２のソースノードは電位Ｖelの給電線に接続され、トランジスター８２のドレインノードは当該ｊ列目のデータ線１４に接続される。また、各列におけるトランジスター８２のゲートノードには、制御回路３０から出力される制御信号／Ｄrstが共通に供給される。電位Ｖelは、電源電圧の高位電位として用いられる。
ｊ列目に対応するトランジスター８２のソースノードは電位Ｖelの給電線に接続され、トランジスター８２のドレインノードは当該ｊ列目のデータ線１４に接続される。また、各列におけるトランジスター８２のゲートノードには、制御回路３０から出力される制御信号／Ｄrstが共通に供給される。電位Ｖelは、電源電圧の高位電位として用いられる。
【0024】
ｊ列目に対応するトランジスター８４のソースノードは電位Ｖiniの給電線に接続され、トランジスター８４のドレインノードは当該ｊ列目のデータ線１４に接続される。また、各列におけるトランジスター８４のゲートノードには、制御回路３０から出力される制御信号／Ｇiniが共通に供給される。
【0025】
ｊ列目に対応するトランジスター８６のソースノードは電位Ｖorstの給電線に接続され、トランジスター８６のドレインノードは当該ｊ列目のデータ線１４に接続される。また、各列におけるトランジスター８６のゲートノードには、制御回路３０から出力される制御信号／Ｇrstが共通に供給される。なお、電位Ｖorstは、例えば電位Ｇnd、または、当該電位Ｇndに近い低位の電位である。具体的には、電位Ｖorstは、仮にＯＬＥＤのアノードに給電された場合に、当該ＯＬＥＤに電流が流れない程度の電位である。
【0026】
各列のデータ線１４にはそれぞれ容量成分が寄生する。図では、当該容量成分が寄生容量７２として表記されている。すなわち、当該寄生容量７２は、電気的にみれば一端がデータ線１４に接続され、他端が電位一定の給電線に接続された容量素子として表されている。
また、図において１、２、…、（ｎ－１）、ｎ列目におけるデータ線１４の電位が、順にＶd(1)、Ｖd(2)、…、Ｖd(n-1)、Ｖd(n)と表記される。一般的には、ｊ列目におけるデータ線１４の電位はＶd(j)と表記される。
また、図において１、２、…、（ｎ－１）、ｎ列目におけるデータ線１４の電位が、順にＶd(1)、Ｖd(2)、…、Ｖd(n-1)、Ｖd(n)と表記される。一般的には、ｊ列目におけるデータ線１４の電位はＶd(j)と表記される。
【0027】
図３は、画素回路１１０を示す回路図である。ｍ行ｎ列で配列する画素回路１１０は電気的にみれば互いに同一である。このため、画素回路１１０については、（ｉ－１）行ｊ列に位置する画素回路１１０で代表させて説明する。
【0028】
図に示されるように、画素回路１１０は、ＯＬＥＤ１３０と、ｐ型のトランジスター１２１～１２４と、容量素子１４０とを含む。トランジスター１２１～１２４は、例えばＭＯＳ型である。なお、ＭＯＳとは、Metal-Oxide-Semiconductor field-effect transistorの略称である。
また、（ｉ－１）行目の画素回路１１０には、当該（ｉ－１）行目に対応した走査信号／Ｇwr(i-1)のほか、制御信号／Ｇel(i-1)、／Ｇcmp(i-1)が、走査線駆動回路１２０から供給される。
また、（ｉ－１）行目の画素回路１１０には、当該（ｉ－１）行目に対応した走査信号／Ｇwr(i-1)のほか、制御信号／Ｇel(i-1)、／Ｇcmp(i-1)が、走査線駆動回路１２０から供給される。
【0029】
制御信号／Ｇel(i-1)とは、１、２、…、（ｍ－１）、ｍ行目に対応して順に供給される制御信号／Ｇel(1)、／Ｇel(2)、…、／Ｇel(m-1)、／Ｇel(m)を一般化して表記したものである。同様に、制御信号／Ｇcmp(i-1)は、１、２、…、（ｍ－１）、ｍ行目に対応して順に供給される制御信号／Ｇcmp(1)、／Ｇcmp(2)、…、／Ｇcmp(m-1)、／Ｇcmp(m)を一般化して表記したものである。
【0030】
ＯＬＥＤ１３０は、画素電極１３１と共通電極１３３とで発光機能層１３２を挟持した発光素子である。画素電極１３１はアノードとして機能し、共通電極１３３はカソードとして機能する。共通電極１３３は光透過性を有する。
ＯＬＥＤ１３０において、アノードからカソードに向かって電流が流れると、アノードから注入された正孔とカソードから注入された電子とが発光機能層１３２で再結合して励起子が生成され、白色光が発生する。
ＯＬＥＤ１３０において、アノードからカソードに向かって電流が流れると、アノードから注入された正孔とカソードから注入された電子とが発光機能層１３２で再結合して励起子が生成され、白色光が発生する。
【0031】
カラー表示とする場合、発生した白色光が、例えば図示省略された反射層と半反射半透過層とで構成された光共振器にて共振し、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの色に対応して設定された共振波長で出射する。光共振器から光の出射側には当該色に対応したカラーフィルターが設けられる。したがって、ＯＬＥＤ１３０からの出射光は、光共振器およびカラーフィルターによる着色を順に経て、観察者に視認される。なお、光共振器は図示省略されている。また、電気光学装置１０が単に明暗のみの単色画像を表示する場合には、上記光共振器およびカラーフィルターが省略される。
【0032】
（ｉ－１）行ｊ列における画素回路１１０のトランジスター１２１にあっては、ゲートノードｇがトランジスター１２２のドレインノードに接続され、ソースノードｓが、電位Ｖelが供給される給電線１１６に接続され、ドレインノードｄがトランジスター１２３のソースノードおよびトランジスター１２４のソースノードに接続される。容量素子１４０にあっては、一端がトランジスター１２１のゲートノードｇに接続され、他端が給電線１１６に接続される。このため、容量素子１４０は、トランジスター１２１におけるゲートノードｇおよびソースノードｓの間の電圧を保持する。
なお、容量素子１４０の他端は、電位がほぼ一定に保たれていればよいので、電位Ｖelの給電線１１６以外の、他の電位の給電線に接続されてもよい。
なお、容量素子１４０の他端は、電位がほぼ一定に保たれていればよいので、電位Ｖelの給電線１１６以外の、他の電位の給電線に接続されてもよい。
【0033】
実施形態において、容量素子１４０として、例えばトランジスターの半導体層（下部電極）とゲート電極層（上部電極）とでトランジスターのゲート絶縁層を挟持することによって形成される、いわゆるＭＯＳ容量が用いられる。なお、容量素子１４０としては、トランジスター１２１のゲートノードｇの寄生容量を用いてもよいし、半導体基板において互いに異なる導電層で絶縁層を挟持することによって形成される、いわゆるメタル容量を用いてもよい。
【0034】
（ｉ－１）行ｊ列における画素回路１１０のトランジスター１２２にあっては、ゲートノードが（ｉ－１）行目の走査線１２に接続され、ソースノードが当該ｊ列目のデータ線１４に接続される。（ｉ－１）行ｊ列における画素回路１１０のトランジスター１２３にあっては、ゲートノードに制御信号／Ｇcmp(i-1)が供給され、ドレインノードが当該ｊ列目のデータ線１４に接続される。（ｉ－１）行ｊ列における画素回路１１０のトランジスター１２４にあっては、ゲートノードに制御信号／Ｇel(i-1)が供給され、ドレインノードがＯＬＥＤ１３０のアノードである画素電極１３１に接続される。
ＯＬＥＤ１３０のカソードとして機能する共通電極１３３には、電位Ｖctが給電される。なお、電位Ｖctは、例えば電位Ｇnd、または、当該電位Ｇndに近い低位の電位である。
ＯＬＥＤ１３０のカソードとして機能する共通電極１３３には、電位Ｖctが給電される。なお、電位Ｖctは、例えば電位Ｇnd、または、当該電位Ｇndに近い低位の電位である。
【0035】
本説明において「電気的に接続され」または単に「接続され」とは、２以上の要素間の直接的または間接的な接続または結合を意味し、例えば半導体基板において２以上の要素間が直接的ではなくても、異なる配線層およびコンタクトホールを介して結合されることも含む。
【0036】
制御回路３０は、データ信号出力回路５０、補助回路６０、初期化回路８０および走査線駆動回路１２０を介して画素回路１１０の駆動を制御する。このため、制御回路３０、データ信号出力回路５０、補助回路６０、初期化回路８０および走査線駆動回路１２０を含めて、画素回路１１０を制御する、広義の制御回路と呼ぶことがある。
【0037】
次に、電気光学装置１０における動作について説明する。
【0038】
図４および図５は、電気光学装置の動作を説明するためのタイミングチャートである。
このうち、図４は、奇数フレーム（Ｖ_odd）のタイミングチャートであり、図５は、偶数フレーム（Ｖ_even）のタイミングチャートである。
このうち、図４は、奇数フレーム（Ｖ_odd）のタイミングチャートであり、図５は、偶数フレーム（Ｖ_even）のタイミングチャートである。
【0039】
本説明において、奇数フレーム（Ｖ_odd）とは、連続する２フレームのうち、時間的に先行する１フレームをいい、偶数フレーム（Ｖ_even）とは、連続する２フレームのうち、時間的に後行する１フレームをいう。１フレームとは、映像データＶidで指定される画像の１コマを表示するのに要する期間をいう。１フレームの時間的な長さは、垂直同期期間と同じ場合、例えば同期信号Ｓyncに含まれる垂直同期信号の周波数が６０Ｈｚであれば、当該垂直同期信号の１周期分に相当する１６．７ミリ秒である。
【0040】
電気光学装置１０では、奇数フレーム（Ｖ_odd）および偶数フレーム（Ｖ_odd）の各フレームにおいて、ｍ行の走査線１２が １、２、３、…、ｍ行目という順番で１行ずつ選択されて水平走査される。なお、１行分の水平走査に要する期間が水平走査期間（Ｈ）である。
【0041】
電気光学装置１０において、水平走査期間（Ｈ）は、時間の順で、初期化期間（Ａ）、補償期間（Ｂ）および書込期間（Ｃ）に分けられる。このうち、初期化期間（Ａ）は、さらに３つの初期化期間（Ａ１）、（Ａ２）および（Ａ３）に分けられる。また、画素回路１１０の動作としては、初期化期間（Ａ）、補償期間（Ｂ）および書込期間（Ｃ）とは別に、さらに発光期間（Ｄ）が加わる。
【0042】
初期化期間（Ａ１）は、トランジスター１２１をオフ状態に設定するための期間である。初期化期間（Ａ２）は、ＯＬＥＤ１３０におけるアノード電位を、奇数行または偶数行の一方についてリセットする期間である。なお、初期化期間（Ａ２）では、ＯＬＥＤ１３０におけるアノード電位が、奇数行または偶数行の他方ではリセットされない。
初期化期間（Ａ３）は、トランジスター１２１をオン状態にさせるための電位Ｖiniを、ゲートノードｇに供給するための期間である。
補償期間（Ｂ）は、トランジスター１２１のゲートノードｇを、当該トランジスター１２１の閾値電圧に応じた電位に収束させるための期間である。
書込期間（Ｃ）は、トランジスター１２１のゲートノードｇに、階調レベルに応じた電位を保持させる（書き込む）期間であり、詳細には、当該トランジスター１２１のゲートノードｇを、閾値電圧に対応した電位からＯＬＥＤ１３０に流す電流に応じた電圧分だけ変化させるための期間である。
発光期間（Ｄ）は、書込期間（Ｃ）に保持されたゲートノードｇの電位に応じた電流をＯＬＥＤ１３０に流して発光させるための期間である。
初期化期間（Ａ３）は、トランジスター１２１をオン状態にさせるための電位Ｖiniを、ゲートノードｇに供給するための期間である。
補償期間（Ｂ）は、トランジスター１２１のゲートノードｇを、当該トランジスター１２１の閾値電圧に応じた電位に収束させるための期間である。
書込期間（Ｃ）は、トランジスター１２１のゲートノードｇに、階調レベルに応じた電位を保持させる（書き込む）期間であり、詳細には、当該トランジスター１２１のゲートノードｇを、閾値電圧に対応した電位からＯＬＥＤ１３０に流す電流に応じた電圧分だけ変化させるための期間である。
発光期間（Ｄ）は、書込期間（Ｃ）に保持されたゲートノードｇの電位に応じた電流をＯＬＥＤ１３０に流して発光させるための期間である。
【0043】
上述したように実施形態では、奇数フレーム（Ｖ_odd）および偶数フレーム（Ｖ_odd）に分けられる。
また、各行における水平走査期間（Ｈ）の動作は、初期化期間（Ａ２）において奇数行および偶数行で異なる以外、共通であり、ある水平走査期間（Ｈ）において走査される行の１～ｎ列目の画素回路１１０の動作は、ほぼ共通である。
そこで以下において、先に、奇数フレーム（Ｖ_odd）の動作について説明し、後に、偶数フレーム（Ｖ_even）の動作について説明する。また、各フレームでは、先に、奇数の（ｉ－１）行目の水平走査期間（Ｈ_odd）および（ｉ－１）行ｊ列の画素回路１１０の動作について説明し、後に、偶数のｉ行目の水平走査期間（Ｈ_even）およびｉ行ｊ列の画素回路１１０の動作について説明する。
また、各行における水平走査期間（Ｈ）の動作は、初期化期間（Ａ２）において奇数行および偶数行で異なる以外、共通であり、ある水平走査期間（Ｈ）において走査される行の１～ｎ列目の画素回路１１０の動作は、ほぼ共通である。
そこで以下において、先に、奇数フレーム（Ｖ_odd）の動作について説明し、後に、偶数フレーム（Ｖ_even）の動作について説明する。また、各フレームでは、先に、奇数の（ｉ－１）行目の水平走査期間（Ｈ_odd）および（ｉ－１）行ｊ列の画素回路１１０の動作について説明し、後に、偶数のｉ行目の水平走査期間（Ｈ_even）およびｉ行ｊ列の画素回路１１０の動作について説明する。
【0044】
奇数フレーム（Ｖ_odd）において、各水平走査期間（Ｈ）の初期化期間（Ａ１）では、制御信号／ＤrstがＬレベルであり、制御信号／ＧiniがＨレベルであり、制御信号／ＧrefがＬレベルである。このため、各列のトランジスター８２がオン状態になり、各列のトランジスター８４がオフ状態になり、各列のトランジスター６２がオン状態になる。
また、奇数フレーム（Ｖ_odd）における奇数（ｉ－１）行目の水平走査期間（Ｈ_odd）の初期化期間（Ａ１）では、制御信号／ＧrstがＨレベルである。このため、各列のトランジスター８６がオフ状態になる。
また、奇数フレーム（Ｖ_odd）における奇数（ｉ－１）行目の水平走査期間（Ｈ_odd）の初期化期間（Ａ１）では、制御信号／ＧrstがＨレベルである。このため、各列のトランジスター８６がオフ状態になる。
【0045】
奇数の（ｉ－１）行目における水平走査期間（Ｈ_odd）の初期化期間（Ａ１）では、走査信号／Ｇwr(i-1)がＬレベルであり、制御信号／Ｇcmp(i-1)がＨレベルであり、制御信号／Ｇel(i-1)がＨレベルである。このため、当該初期化期間（Ａ１）では、（ｉ－１）行ｊ列の画素回路１１０において、トランジスター１２２がオン状態であり、トランジスター１２３がオフ状態であり、トランジスター１２４がオフ状態である。水平走査期間（Ｈ_odd）の初期化期間（Ａ１）は、特許請求の範囲における「第１ゲートノード初期化期間」に相当する。
【0046】
したがって、当該初期化期間（Ａ１）では、図６に示されるように、（ｉ－１）行ｊ列の画素回路１１０では、電位Ｖelが、トランジスター８２、ｊ列目のデータ線１４およびトランジスター１２２を順に介して、容量素子１４０の一端、および、トランジスター１２１のゲートノードｇに供給される。ゲートノードｇが電位Ｖelになると、ゲートノードｇおよびソースノードｓの間の電圧がゼロになるので、トランジスター１２１は強制的にオフ状態になる。
なお、本実施形態では、初期化期間（Ａ１）においてトランジスター１２１をオフ状態に設定するが、これに限らず、初期化期間（Ａ１）がなくてもよい。すなわち、初期化期間（Ａ１）においてトランジスター１２１をオフ状態に設定せずに、初期化期間（Ａ２）において、ＯＬＥＤ１３０のアノード電位をリセットしてもよい。また、トランジスター１２２をオフ状態としてＯＬＥＤ１３０におけるアノード電位をリセットしてもよい。
なお、本実施形態では、初期化期間（Ａ１）においてトランジスター１２１をオフ状態に設定するが、これに限らず、初期化期間（Ａ１）がなくてもよい。すなわち、初期化期間（Ａ１）においてトランジスター１２１をオフ状態に設定せずに、初期化期間（Ａ２）において、ＯＬＥＤ１３０のアノード電位をリセットしてもよい。また、トランジスター１２２をオフ状態としてＯＬＥＤ１３０におけるアノード電位をリセットしてもよい。
【0047】
奇数フレーム（Ｖ_odd）における奇数（ｉ－１）行目の水平走査期間（Ｈ_odd）の初期化期間（Ａ１）では、各列においてトランジスター８２がオン状態であり、各列においてトランジスター６２がオン状態である。このため、当該水平走査期間（Ｈ_odd）における初期化期間（Ａ１）では、各列において、データ線１４が電位Ｖelになり、データ信号出力線１４ｃが電位Ｖrefになる。
したがって、各列において、容量素子７０の両端電圧は｜Ｖel－Ｖref｜になり、寄生容量７２の一端は電位Ｖelに保持される。電位Ｖelは電源電圧の高位であるので、各列において、容量素子７０および寄生容量７２は、充電されることになる。
したがって、各列において、容量素子７０の両端電圧は｜Ｖel－Ｖref｜になり、寄生容量７２の一端は電位Ｖelに保持される。電位Ｖelは電源電圧の高位であるので、各列において、容量素子７０および寄生容量７２は、充電されることになる。
【0048】
奇数フレーム（Ｖ_odd）において、各水平走査期間（Ｈ）の初期化期間（Ａ２）では、制御信号／ＤrstがＨレベルに変化し、制御信号／ＧiniがＨレベルを維持し、制御信号／ＧrefがＬレベルを維持する。このため、各列のトランジスター８２がオフ状態に変化し、各列のトランジスター８４がオフ状態を維持し、各列のトランジスター６２がオン状態を維持する。
また、奇数（ｉ－１）行目の当該水平走査期間（Ｈ_odd）の初期化期間（Ａ２）では、制御信号／ＧrstがＬレベルに変化する。このため、各列のトランジスター８６がオン状態に変化する。
また、奇数（ｉ－１）行目の当該水平走査期間（Ｈ_odd）の初期化期間（Ａ２）では、制御信号／ＧrstがＬレベルに変化する。このため、各列のトランジスター８６がオン状態に変化する。
【0049】
奇数の（ｉ－１）行目における水平走査期間（Ｈ_odd）の初期化期間（Ａ２）では、走査信号／Ｇwr(i-1)がＨレベルに変化し、制御信号／Ｇcmp(i-1)がＬレベルに変化し、制御信号／Ｇel(i-1)がＬレベルに変化する。このため、当該初期化期間（Ａ２）では、（ｉ－１）行ｊ列の画素回路１１０において、トランジスター１２２がオフ状態に変化し、トランジスター１２３がオン状態に変化し、トランジスター１２４がオン状態に変化する。
【0050】
したがって、当該初期化期間（Ａ２）では、図７に示されるように、（ｉ－１）行ｊ列の画素回路１１０におけるＯＬＥＤ１３０のアノードが、トランジスター１２４、１２３、ｊ列目のデータ線１４およびトランジスター８６を順に介して電位Ｖorstにリセットされれる動作、すなわちリセット動作が行われる。水平走査期間（Ｈ_odd）の初期化期間（Ａ２）は、特許請求の範囲における「第１初期化期間」に相当し、リセット動作は、特許請求の範囲における「第１動作」に相当する。
【0051】
奇数フレーム（Ｖ_odd）における奇数（ｉ－１）行目の水平走査期間（Ｈ_odd）の初期化期間（Ａ２）では、各列においてトランジスター８６がオン状態であり、各列においてトランジスター６２がオン状態を維持する。このため、当該水平走査期間（Ｈ_odd）における初期化期間（Ａ２）では、各列において、データ線１４が電位Ｖorstになり、データ信号出力線１４ｃが初期化期間（Ａ１）から引き続いて電位Ｖrefを維持する。
したがって、各列において、容量素子７０の両端電圧は｜Ｖorst－Ｖref｜になり、寄生容量７２の一端は電位Ｖorstに保持される。電位ＶelおよびＶorstは、
Ｖel＞Ｖorst
という関係にあるので、ｊ列目における容量素子７０および寄生容量７２は放電されることになる。
したがって、各列において、容量素子７０の両端電圧は｜Ｖorst－Ｖref｜になり、寄生容量７２の一端は電位Ｖorstに保持される。電位ＶelおよびＶorstは、
Ｖel＞Ｖorst
という関係にあるので、ｊ列目における容量素子７０および寄生容量７２は放電されることになる。
【0052】
奇数フレーム（Ｖ_odd）において、各水平走査期間（Ｈ）の初期化期間（Ａ３）では、制御信号／ＤrstがＨレベルを維持し、制御信号／ＧiniがＬレベルに変化し、制御信号／ＧrefがＬレベルを維持する。このため、各列のトランジスター８２がオフ状態を維持し、各列のトランジスター８４がオン状態に変化し、各列のトランジスター６２がオン状態を維持する。
また、奇数（ｉ－１）行目の当該水平走査期間（Ｈ_odd）の初期化期間（Ａ３）では、制御信号／ＧrstがＨレベルに変化する。このため、各列のトランジスター８６がオフ状態に変化する。水平走査期間（Ｈ_odd）の初期化期間（Ａ３）は、特許請求の範囲における「第３初期化期間」に相当する。
また、奇数（ｉ－１）行目の当該水平走査期間（Ｈ_odd）の初期化期間（Ａ３）では、制御信号／ＧrstがＨレベルに変化する。このため、各列のトランジスター８６がオフ状態に変化する。水平走査期間（Ｈ_odd）の初期化期間（Ａ３）は、特許請求の範囲における「第３初期化期間」に相当する。
【0053】
奇数の（ｉ－１）行目における水平走査期間（Ｈ_odd）の初期化期間（Ａ３）では、走査信号／Ｇwr(i-1)がＬレベルに変化し、制御信号／Ｇcmp(i-1)がＨレベルに変化し、制御信号／Ｇel(i-1)がＨレベルに変化する。このため、当該初期化期間（Ａ３）では、（ｉ－１）行ｊ列の画素回路１１０において、トランジスター１２２がオン状態に変化し、トランジスター１２３がオフ状態に変化し、トランジスター１２４がオフ状態に変化する。
【0054】
したがって、初期化期間（Ａ３）では、図９に示されるように、（ｉ－１）行ｊ列の画素回路１１０において、電位Ｖiniが、トランジスター８４、ｊ列目のデータ線１４およびトランジスター１２２を順に介して、容量素子１４０の一端、および、トランジスター１２１のゲートノードｇに供給される。
【0055】
奇数フレーム（Ｖ_odd）における奇数（ｉ－１）行目の水平走査期間（Ｈ_odd）の初期化期間（Ａ３）では、各列においてトランジスター８４がオン状態であり、各列においてトランジスター６２がオン状態を維持する。このため、当該水平走査期間（Ｈ_odd）における初期化期間（Ａ３）では、各列において、データ線１４が電位Ｖiniになり、データ信号出力線１４ｃが初期化期間（Ａ１）から引き続いて電位Ｖrefを維持する。
したがって、各列において、容量素子７０の両端電圧は｜Ｖini－Ｖref｜になり、寄生容量７２の一端は電位Ｖiniに保持される。電位ＶiniおよびＶorstは、
（Ｖel＞）Ｖini＞Ｖorst
という関係にある。
このため、容量素子７０および寄生容量７２は、充電されることになる。
したがって、各列において、容量素子７０の両端電圧は｜Ｖini－Ｖref｜になり、寄生容量７２の一端は電位Ｖiniに保持される。電位ＶiniおよびＶorstは、
（Ｖel＞）Ｖini＞Ｖorst
という関係にある。
このため、容量素子７０および寄生容量７２は、充電されることになる。
【0056】
奇数フレーム（Ｖ_odd）において、各水平走査期間（Ｈ）の補償期間（Ｂ）では、制御信号／ＤrstがＨレベルを維持し、制御信号／ＧiniがＨレベルに変化し、制御信号／ＧrefがＬレベルを維持する。このため、各列のトランジスター８２がオフ状態を維持し、各列のトランジスター８４がオフ状態に変化し、各列のトランジスター６２がオン状態を維持する。
また、奇数（ｉ－１）行目の水平走査期間（Ｈ_odd）の補償期間（Ｂ）では、制御信号／ＧrstがＨレベルを維持する。このため、各列のトランジスター８６がオフ状態を維持する。
また、奇数（ｉ－１）行目の水平走査期間（Ｈ_odd）の補償期間（Ｂ）では、制御信号／ＧrstがＨレベルを維持する。このため、各列のトランジスター８６がオフ状態を維持する。
【0057】
奇数の（ｉ－１）行目の水平走査期間（Ｈ_odd）の補償期間（Ｂ）では、走査信号／Ｇwr(i-1)がＬレベルを維持し、制御信号／Ｇcmp(i-1)がＬレベルに変化し、制御信号／Ｇel(i-1)がＨレベルを維持する。このため、 （ｉ－１）行ｊ列の画素回路１１０においてトランジスター１２２がオン状態を維持し、トランジスター１２３がオン状態に変化し、トランジスター１２４がオフ状態を維持する。
【0058】
補償期間（Ｂ）の始期において（ｉ－１）行目の画素回路１１０では、トランジスター１２１のゲートノードｇが電位Ｖiniとなっている。ゲートノードｇが電位Ｖiniになっているときに、トランジスター１２３がオン状態になると、トランジスター１２１がダイオード接続になる。
【0059】
したがって、補償期間（Ｂ）では、図１０に示されるように、当該トランジスター１２１におけるゲートノードｇおよびソースノードｓの間の電圧は、当該トランジスター１２１の閾値電圧Ｖth（に近い電圧）に収束する。すなわち、トランジスター１２１におけるゲートノードｇおよびデータ線１４の電位は閾値相当電位（Ｖel－Ｖth）に収束する。
【0060】
（ｉ－１）行目の補償期間（Ｂ）では、各列のトランジスター６２がオン状態を維持するので、各列のデータ信号出力線１４ｃが電位Ｖrefに保たれる。
また、データ線１４が閾値相当電位（Ｖel－Ｖth）に収束するので、容量素子７０の両端電圧は｜Ｖel－Ｖth－Ｖref｜になり、寄生容量７２の一端は閾値相当電位（Ｖel－Ｖth）に保持される。
また、データ線１４が閾値相当電位（Ｖel－Ｖth）に収束するので、容量素子７０の両端電圧は｜Ｖel－Ｖth－Ｖref｜になり、寄生容量７２の一端は閾値相当電位（Ｖel－Ｖth）に保持される。
【0061】
奇数フレーム（Ｖ_odd）において、各水平走査期間（Ｈ）の書込期間（Ｃ）では、制御信号／ＤrstがＨレベルを維持し、制御信号／ＧiniがＨレベルを維持し、制御信号／ＧrefがＨレベルに変化する。このため、各列のトランジスター８２がオフ状態を維持し、各列のトランジスター８４がオフ状態を維持し、各列のトランジスター６２がオフ状態に変化する。
また、奇数フレーム（Ｖ_odd）における奇数（ｉ－１）行目の水平走査期間（Ｈ_odd）の書込期間（Ｃ）では、制御信号／ＧrstがＨレベルを維持する。このため、各列のトランジスター８６がオフ状態を維持する。
また、奇数フレーム（Ｖ_odd）における奇数（ｉ－１）行目の水平走査期間（Ｈ_odd）の書込期間（Ｃ）では、制御信号／ＧrstがＨレベルを維持する。このため、各列のトランジスター８６がオフ状態を維持する。
【0062】
（ｉ－１）行目の水平走査期間（Ｈ_odd）の書込期間（Ｃ）では、走査信号／Ｇwr(i-1)がＬレベルを維持し、制御信号／Ｇcmp(i-1)がＨレベルに変化し、制御信号／Ｇel(i-1)がＨレベルを維持する。このため、 （ｉ－１）行ｊ列の画素回路１１０においてトランジスター１２２がオン状態を維持し、トランジスター１２３がオフ状態に変化し、トランジスター１２４がオフ状態を維持する。
【0063】
当該書込期間（Ｃ）において、各列のトランジスター６２がオフ状態に変化する。また、各列のＤＡ変換回路５００には、（ｉ－１）行目であって、列に対応する１０ビットの映像データＶdataが供給される。このため、ｊ列目のＤＡ変換回路５００は、（ｉ－１）行ｊ列の階調レベルに応じた電位の信号をデータ信号出力線１４ｃに出力する。
【0064】
したがって、当該書込期間（Ｃ）では、図１１に示されるように、ｊ列目の容量素子７０の一端は、電位Ｖrefから、（ｉ－１）行ｊ列に対応した階調レベルの電位に上昇する。この電位上昇は、当該容量素子７０、データ線１４およびトランジスター１２２を順に介してトランジスター１２１のゲートノードｇに到達する。
【0065】
書込期間（Ｃ）におけるゲートノードｇの電位変化分は、容量素子７０の一端における電位上昇分に、「合成容量値」に対する容量素子７０の容量値の比を、乗じた値である。ここでいう「合成容量値」とは、容量素子７０、寄生容量７２および容量素子１４０による合成容量の容量値である。なお、容量素子１４０の容量値は、他の容量値と比較して十分に小さい場合には、無視することができる。
【0066】
走査信号／Ｇwr(i-1)がＨレベルに変化したときに、（ｉ－１）行目の書込期間（Ｄ）が終了し、すなわち、（ｉ－１）行目の当該水平走査期間（Ｈ_odd）が終了する。走査信号／Ｇwr(i-1)がＨレベルになると、（ｉ－１）行ｊ列の画素回路１１０ではトランジスター１２２がオフ状態になるが、ゲートノードｇの電位とソースノードｓの電位Ｖelとの差の電圧は、容量素子１４０に保持される。
【0067】
書込期間（Ｃ）の終了後、発光期間（Ｄ）になる。
（ｉ－１）行目の発光期間（Ｅ）に至ると、制御信号／Ｇel(i-1)がＬレベルに反転するので、トランジスター１２４がオン状態になる。
したがって、発光期間（Ｄ）では、図１２に示されるように、（ｉ－１）行ｊ列の画素回路１１０におけるＯＬＥＤ１３０には、容量素子１４０により保持されたゲートノードｇの電位に応じた電流Ｉelがトランジスター１２１によって流れる。このため、当該ＯＬＥＤ１３０が、当該電流Ｉelに応じた輝度で発光する。
（ｉ－１）行目の発光期間（Ｅ）に至ると、制御信号／Ｇel(i-1)がＬレベルに反転するので、トランジスター１２４がオン状態になる。
したがって、発光期間（Ｄ）では、図１２に示されるように、（ｉ－１）行ｊ列の画素回路１１０におけるＯＬＥＤ１３０には、容量素子１４０により保持されたゲートノードｇの電位に応じた電流Ｉelがトランジスター１２１によって流れる。このため、当該ＯＬＥＤ１３０が、当該電流Ｉelに応じた輝度で発光する。
【0068】
奇数フレーム（Ｖ_odd）において、奇数（ｉ－１）行目の次の偶数ｉ行目の水平走査期間（Ｈ_even）の動作は、図４に示されるように、初期化期間（Ａ２）において制御信号／ＧrstがＨレベルに維持される点以外、奇数（ｉ－１）行目の水平走査期間（Ｈ_odd）の動作と共通である。
そこで、偶数ｉ行目の水平走査期間（Ｈ_even）の動作については、初期化期間（Ａ２）に重きをおいて説明する。
そこで、偶数ｉ行目の水平走査期間（Ｈ_even）の動作については、初期化期間（Ａ２）に重きをおいて説明する。
【0069】
偶数ｉ行目の水平走査期間（Ｈ_even）の初期化期間（Ａ２）において、各列のトランジスター８２がオフ状態に変化し、各列のトランジスター８４がオフ状態を維持し、各列のトランジスター６２がオン状態を維持する点は、奇数（ｉ－１）行目の水平走査期間（Ｈ_odd）の初期化期間（Ａ２）と共通である。水平走査期間（Ｈ_even）の初期化期間（Ａ２）は、特許請求の範囲における「第２初期化期間」に相当する。
ここで留意すべきは、偶数ｉ行目の水平走査期間（Ｈ_even）の初期化期間（Ａ２）では、制御信号／ＧrstがＨレベルに維持されるので、各列のトランジスター８６がオフ状態を維持する点にある。
ここで留意すべきは、偶数ｉ行目の水平走査期間（Ｈ_even）の初期化期間（Ａ２）では、制御信号／ＧrstがＨレベルに維持されるので、各列のトランジスター８６がオフ状態を維持する点にある。
【0070】
直前の初期化期間（Ａ１）では、データ線１４が電位Ｖelであり、当該電位Ｖelは容量素子７０の他端および寄生容量７２の一端に保持されている。
また、水平走査期間（Ｈ_even）の初期化期間（Ａ２）ではｉ行ｊ列の画素回路１１０においてトランジスター１２２がオフ状態に変化し、トランジスター１２３がオン状態に変化し、トランジスター１２４がオン状態に変化する。水平走査期間（Ｈ_even）の初期化期間（Ａ１）は、特許請求の範囲における「第２ゲートノード初期化期間」に相当する。
このため、ｉ行ｊ列の画素回路１１０におけるＯＬＥＤ１３０には、図８に示されるように、容量素子７０および寄生容量７２から電荷が流出して、データ線１４、トランジスター１２３、１２４を順に介してＯＬＥＤ１３０に向かう動作、すなわち非リセット動作が行われる。非リセット動作は、特許請求の範囲における「第２動作」に相当する。
また、水平走査期間（Ｈ_even）の初期化期間（Ａ２）ではｉ行ｊ列の画素回路１１０においてトランジスター１２２がオフ状態に変化し、トランジスター１２３がオン状態に変化し、トランジスター１２４がオン状態に変化する。水平走査期間（Ｈ_even）の初期化期間（Ａ１）は、特許請求の範囲における「第２ゲートノード初期化期間」に相当する。
このため、ｉ行ｊ列の画素回路１１０におけるＯＬＥＤ１３０には、図８に示されるように、容量素子７０および寄生容量７２から電荷が流出して、データ線１４、トランジスター１２３、１２４を順に介してＯＬＥＤ１３０に向かう動作、すなわち非リセット動作が行われる。非リセット動作は、特許請求の範囲における「第２動作」に相当する。
【0071】
容量素子７０および寄生容量７２から流出した電荷によって、ＯＬＥＤ１３０の寄生容量が満充電になると、電荷が溢れてＯＬＥＤ１３０（の発光機能層１３２）に流れるので、当該ＯＬＥＤ１３０が発光する。
【0072】
なお、電荷の流出によってｊ列目における容量素子７０および寄生容量７２は放電になるので、データ線１４は電位Ｖelから低下する。この放電は、ｊ列目のデータ線１４を介してＯＬＥＤ１３０の寄生容量に電荷を分配する程度であり、微量である。
このため、ｉ行目の水平走査期間のうち、初期化期間（Ａ２）において、ｊ列目のデータ線１４およびｉ行ｊ列の画素回路１１０におけるアノードは、電位Ｖelから、若干低下して、電位Ｖorstおよび電位Ｖelの間の電位になるが、ほぼ電位Ｖelであるといって差し支えない。
このため、ｉ行目の水平走査期間のうち、初期化期間（Ａ２）において、ｊ列目のデータ線１４およびｉ行ｊ列の画素回路１１０におけるアノードは、電位Ｖelから、若干低下して、電位Ｖorstおよび電位Ｖelの間の電位になるが、ほぼ電位Ｖelであるといって差し支えない。
【0073】
このように奇数フレーム（Ｖ_odd）において、奇数（ｉ－１）行目の水平走査期間（Ｈ_odd）のうち、初期化期間（Ａ２）では、ＯＬＥＤ１３０のアノードを放電させるリセット動作が行われ、偶数ｉ行目の水平走査期間（Ｈ_even）のうち、初期化期間（Ａ２）では、非リセット動作になり、リセット動作が行われない。
【0074】
ＯＬＥＤ１３０のアノードを放電させるリセット動作が行われる理由は主に次の通りである。ＯＬＥＤ１３０では、アノードである画素電極１３１とカソードである共通電極１３３とで発光機能層１３２が挟持されるので、当該ＯＬＥＤ１３０には容量が寄生する。上述したように補償期間（Ｂ）においてトランジスター１２１のゲートノードｇおよびドレインノードｄ（トランジスター１２４のソースノード）は、閾値相当電位になる。次に、書込期間（Ｃ）において、トランジスター１２１のゲートノードｇに、階調レベルに応じた電位が供給される。
【0075】
仮に、最低階調の黒レベル（最も暗いレベル）に相当するデータ信号がゲートノードｇに供給された場合、当該ゲートノードｇは、電位Ｖelであることが理想であるが、実際には、電位Ｖelよりも低い電位になる。このため、発光期間（Ｄ）においてトランジスター１２４がオン状態になると、トランジスター１２１ではソースノードｓからドレインノードｄに向かってリーク電流が流れる。ＯＬＥＤ１３０の寄生容量に蓄積された電荷を予めリセットしておかないと、リーク電流によって、やがて当該寄生容量が満充電になり、ＯＬＥＤ１３０に電流が流れ始めて、発光してしまう現象が発生する。この現象は、黒レベルが、すなわち発光しない輝度が指定されているにもかかわらず、わずかに発光して、あたかも黒が浮いたように視認されることから、黒浮きと呼ばれる。
【0076】
そこで、初期化期間（Ａ２）において、ＯＬＥＤ１３０のアノードを電位Ｖorstにして、予めアノードを放電させ、当該ＯＬＥＤ１３０の寄生容量に蓄積された電荷をリセットしている。これにより、発光期間（Ｄ）においてトランジスター１２１にリーク電流が流れても、当該リーク電流によってＯＬＥＤ１３０の寄生容量が満充電にならず、発光しないので、いわゆる黒浮きを抑えることできる。
【0077】
しかしながら、リセット動作が行われる構成は、低消費電力化を阻害する要因になり得る。リセット動作が行われる場合、容量素子７０の他端および寄生容量７２の一端が、初期化期間（Ａ１）において電位Ｖelになり、初期化期間（Ａ２）において電位Ｖorstになり、初期化期間（Ａ３）において電位Ｖiniになる。
【0078】
上述したように、電位Ｖel、Ｖorst、Ｖiniは、
Ｖel＞Ｖini＞Ｖorst（≒Ｖct）
という関係にある。
このうち、電位Ｖelは電源電圧の高位であり、電位Ｖorstは電源電圧の低位の電位Ｇndまたは電位Ｇndに近い電位である。このため、リセット動作が行われる場合、容量素子７０および寄生容量７２が、初期化期間（Ａ１）において充電され、初期化期間（Ａ２）において放電され、初期化期間（Ａ３）において充電される。このような容量素子７０および寄生容量７２における充電→放電→充電は、各列において実行されるので、消費される電力が大きくなる。なお、水平走査期間（Ｈ_even）の初期化期間（Ａ２）後の初期化期間（Ａ３）は、特許請求の範囲における「第４初期化期間」に相当する。
Ｖel＞Ｖini＞Ｖorst（≒Ｖct）
という関係にある。
このうち、電位Ｖelは電源電圧の高位であり、電位Ｖorstは電源電圧の低位の電位Ｇndまたは電位Ｇndに近い電位である。このため、リセット動作が行われる場合、容量素子７０および寄生容量７２が、初期化期間（Ａ１）において充電され、初期化期間（Ａ２）において放電され、初期化期間（Ａ３）において充電される。このような容量素子７０および寄生容量７２における充電→放電→充電は、各列において実行されるので、消費される電力が大きくなる。なお、水平走査期間（Ｈ_even）の初期化期間（Ａ２）後の初期化期間（Ａ３）は、特許請求の範囲における「第４初期化期間」に相当する。
【0079】
非リセット動作では、容量素子７０の他端および寄生容量７２の一端が、初期化期間（Ａ１）において電位Ｖelに充電される点においてリセット動作と共通である。しかしながら、非リセット動作では、初期化期間（Ａ２）において電荷を分配する動作が行われるので、容量素子７０および寄生容量７２の放電は、リセット動作が行われる場合と比較して無視することができる。さらに、リセット動作および非リセット動作では、初期化期間（Ａ３）において、容量素子７０の他端および寄生容量７２の一端がいずれも電位Ｖiniになるが、リセット動作では、電位Ｖorstからの充電であるのに対し、非リセット動作では、電位Ｖelからの放電である。
【0080】
すなわち、容量素子７０および寄生容量７２が、初期化期間（Ａ１）→（Ａ２）→（Ａ３）において、リセット動作では、充電→放電→充電になるのに対し、非リセット動作では、充電→ほぼ変化なし→放電となる。
したがって、非リセット動作では、リセット動作と比較して、各列における容量素子７０および寄生容量７２の充放電によって消費される電力を低減することができる。
したがって、非リセット動作では、リセット動作と比較して、各列における容量素子７０および寄生容量７２の充放電によって消費される電力を低減することができる。
【0081】
ただし、非リセット動作では、上述したように、いわゆる黒浮きが発生する、という点に留意する必要がある。すなわち、奇数フレーム（Ｖ_odd）において、奇数（ｉ－１）行目の水平走査期間（Ｈ_odd）では、リセット動作が行われるのに対し、偶数ｉ行目の水平走査期間（Ｈ_even）では、非リセット動作であるので、黒浮きが発生する。
【0082】
そこで、実施形態では、奇数フレーム（Ｖ_odd）の次の偶数フレーム（Ｖ_even）において、奇数（ｉ－１）行目の水平走査期間（Ｈ_odd）では、非リセット動作とし、偶数ｉ行目の水平走査期間（Ｈ_even）では、リセット動作を行って、リセット動作をする行と非リセット動作の行とを入れ替える構成とした。
【0083】
詳細には、図５に示されるように、偶数フレーム（Ｖ_even）において制御信号／Ｇrstが、水平走査期間（Ｈ_odd）の初期化期間（Ａ２）ではＨレベルになり、水平走査期間（Ｈ_even）の初期化期間（Ａ２）ではＬレベルになる。他の制御信号／Ｄrst、／Ｇini、／Ｇrefは、奇数フレーム（Ｖ_odd）における各水地平走査期間と共通である。
このため、偶数フレーム（Ｖ_even）において、奇数（ｉ－１）行目では非リセット動作になり、偶数ｉ行目ではリセット動作になる。
このため、偶数フレーム（Ｖ_even）において、奇数（ｉ－１）行目では非リセット動作になり、偶数ｉ行目ではリセット動作になる。
【0084】
本実施形態における低消費電力化の優位性および表示品位の低減について説明するためにめに、比較例について説明する。比較例は、奇数行および偶数行を区別することなく、初期化期間（Ａ２）においてリセット動作を行う構成である。
【0085】
図１３は、比較例と実施形態とにおいて、ずべての画素に対し、最低階調の黒レベルが指定された場合の全黒表示にする場合、および、最高階調の白レベルが指定された場合の全白表示にする場合とを、連続する４フレームで示す図である。なお、図において、４フレームは、時間の順で第１フレーム、第２フレーム、第３フレームおよび第４フレームである。４フレームのうち、第１フレームおよび第３フレームが奇数フレーム（Ｖ_odd）であり、第２フレームおよび第４フレームが偶数フレーム（Ｖ_even）である。
【0086】
比較例において、全黒表示にする場合、全行においてリセット動作が行われる（リセット：有）ので、黒浮きが発生しない。ただし、リセット動作によって容量素子７０および寄生容量７２によって電力が消費される。
【0087】
これに対し、実施形態では、全黒表示にする場合、奇数フレーム（Ｖ_odd）では、奇数行でリセット動作が行われ、偶数行で非リセット動作が行われる（リセット：無）。このため、奇数行では黒浮きが発生しないが、偶数行で黒浮きが発生する。なお、黒浮きは、図１３において、ハッチングが付された領域として表記される。
実施形態では、全黒表示にする場合、偶数フレーム（Ｖ_even）において奇数行で非リセット動作が行われ、偶数行でリセット動作が行われる。このため、奇数行では黒浮きが発生するが、偶数行で黒浮きが発生しない。
実施形態において、黒浮きは、１つのフレームでみれば、行毎に発生するので、奇数行と偶数行とで差が生じる。しかしながら、黒浮きは、奇数フレーム（Ｖ_odd）と偶数フレーム（Ｖ_even）とで交互に発生するので、２フレーム期間を通してみれば、奇数行と偶数行とで差が生じないので、黒浮きとして視認されにくくすることができる。
実施形態では、１つのフレームでみれば、全行のうち、半分の行で、非リセット動作が行われるので、容量素子７０および寄生容量７２によって消費される電力を、比較例と比べて抑えることができる。
実施形態では、全黒表示にする場合、偶数フレーム（Ｖ_even）において奇数行で非リセット動作が行われ、偶数行でリセット動作が行われる。このため、奇数行では黒浮きが発生するが、偶数行で黒浮きが発生しない。
実施形態において、黒浮きは、１つのフレームでみれば、行毎に発生するので、奇数行と偶数行とで差が生じる。しかしながら、黒浮きは、奇数フレーム（Ｖ_odd）と偶数フレーム（Ｖ_even）とで交互に発生するので、２フレーム期間を通してみれば、奇数行と偶数行とで差が生じないので、黒浮きとして視認されにくくすることができる。
実施形態では、１つのフレームでみれば、全行のうち、半分の行で、非リセット動作が行われるので、容量素子７０および寄生容量７２によって消費される電力を、比較例と比べて抑えることができる。
【0088】
なお、全白表示にする場合、比較例では、全行においてリセット動作が行われるので、黒浮きに起因する悪影響は発生しない。
一方、実施形態では、全白表示にする場合、奇数行または偶数行のいずれかの一方の行でリセット動作が行われない。リセット動作が行われない行では黒浮きが発生するが、そもそも明るい輝度で発光している状態で少し明るい輝度で発光しても、その差を視認することができない。
したがって、全白表示にする場合、比較例および実施形態において、表示に差が発生しないが、実施形態では、全行のうち、半分の行で、リセット動作が行われないので、容量素子７０および寄生容量７２によって消費される電力を抑えることができる。
一方、実施形態では、全白表示にする場合、奇数行または偶数行のいずれかの一方の行でリセット動作が行われない。リセット動作が行われない行では黒浮きが発生するが、そもそも明るい輝度で発光している状態で少し明るい輝度で発光しても、その差を視認することができない。
したがって、全白表示にする場合、比較例および実施形態において、表示に差が発生しないが、実施形態では、全行のうち、半分の行で、リセット動作が行われないので、容量素子７０および寄生容量７２によって消費される電力を抑えることができる。
【0089】
上述した実施形態では、以下のように種々の変形または応用が可能である。
【0090】
実施形態では、水平走査期間を奇数行と偶数行とで１行毎に分けた構成としたが、この構成に限られない。例えば連続する２以上の行毎に分けた構成としてもよい。
【0091】
実施形態等において、発光素子の一例としてＯＬＥＤ１３０を例示して説明したが、他の発光素子を用いてもよい。例えば発光素子としてＬＥＤを用いてもよいし、照明機構を併用した液晶素子であってもよい。すなわち、発光素子としては、データ線１４の電圧に応じた光学状態になる電気光学素子であればよい。
実施形態等では、ＤＡ変換回路５００として１０ビットの変換例を示したが、これに限られない。
実施形態等では、ＤＡ変換回路５００として１０ビットの変換例を示したが、これに限られない。
【0092】
トランジスター６４、８２、８４、８６、１２１～１２４等のチャネル型は、実施形態等に限定されない。また、これらのトランジスター等は、適宜チャネルを変更してもよいし、適宜トランスミッションゲートに置き換えてもよい。
【0093】
次に、実施形態等に係る電気光学装置１０を適用した電子機器について説明する。電気光学装置１０は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウントディスプレイを例に挙げて説明する。
【0094】
図１４は、ヘッドマウントディスプレイの外観を示す図であり、図１５は、その光学的な構成を示す図である。
まず、図１４に示されるように、ヘッドマウントディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウントディスプレイ３００は、図１５に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図１５において左になるように配置している。これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右になるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
まず、図１４に示されるように、ヘッドマウントディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウントディスプレイ３００は、図１５に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図１５において左になるように配置している。これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右になるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
【0095】
この構成において、ヘッドマウントディスプレイ３００の装着者は、電気光学装置１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウントディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌが表示し、右眼用画像を電気光学装置１０Ｒが表示すると、装着者に、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。
また、このヘッドマウントディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌが表示し、右眼用画像を電気光学装置１０Ｒが表示すると、装着者に、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。
【0096】
なお、電気光学装置１０を含む電子機器については、ヘッドマウントディスプレイ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダー、携帯情報端末、腕時計の表示部、投写式プロジェクターのライトバルブなどにも適用可能である。
【0097】
以上に例示した形態から、例えば以下の態様が把握される。
【0098】
ひとつの態様（態様１）に係る電気光学装置は、データ線と第１走査線とに対応して設けられる第１画素回路と、前記データ線と第２走査線とに対応して設けられる第２画素回路と、前記第１画素回路および前記第２画素回路を制御する制御回路と、
を含み、前記第１画素回路は、二つの電極の間に流れる電流に応じた輝度で発光する第１発光素子と、ゲートノードの電位およびソースノードの電位の間の電圧に応じた電流を前記第１発光素子に流す第１駆動トランジスターと、を含み、前記第２画素回路は、二つの電極の間に流れる電流に応じた輝度で発光する第２発光素子と、ゲートノードの電位およびソースノードの電位の間の電圧に応じた電流を前記第２発光素子に流す第２駆動トランジスターと、を含み、前記制御回路は、第１フレームにおいて前記第１走査線が選択される第１水平走査期間のうち、第１書込期間では、前記第１駆動トランジスターのゲートノードに階調レベルに応じた電位を、前記データ線を介して供給し、前記第１書込期間前の第１初期化期間では、第１動作を実行し、前記第２走査線が選択される第２水平走査期間のうち、第２書込期間では、前記第２駆動トランジスターのゲートノードに階調レベルに応じた電位を、前記データ線を介して供給し、前記第２書込期間前の第２初期化期間では、第２動作を実行し、前記第１動作は、前記二つの電極の一方の電極に、前記階調レベルに応じた電位とは異なる第１電位を、前記データ線を介して供給する動作であり、前記第２動作は、前記データ線の電位と前記一方の電極における電位とを、前記第１電位と第２電位との間の電位にさせる動作であり、前記第２電位は、前記ゲートノードに供給されれば、前記第１駆動トランジスターおよび前記第２トランジスターをオフ状態にさせる電位である。
を含み、前記第１画素回路は、二つの電極の間に流れる電流に応じた輝度で発光する第１発光素子と、ゲートノードの電位およびソースノードの電位の間の電圧に応じた電流を前記第１発光素子に流す第１駆動トランジスターと、を含み、前記第２画素回路は、二つの電極の間に流れる電流に応じた輝度で発光する第２発光素子と、ゲートノードの電位およびソースノードの電位の間の電圧に応じた電流を前記第２発光素子に流す第２駆動トランジスターと、を含み、前記制御回路は、第１フレームにおいて前記第１走査線が選択される第１水平走査期間のうち、第１書込期間では、前記第１駆動トランジスターのゲートノードに階調レベルに応じた電位を、前記データ線を介して供給し、前記第１書込期間前の第１初期化期間では、第１動作を実行し、前記第２走査線が選択される第２水平走査期間のうち、第２書込期間では、前記第２駆動トランジスターのゲートノードに階調レベルに応じた電位を、前記データ線を介して供給し、前記第２書込期間前の第２初期化期間では、第２動作を実行し、前記第１動作は、前記二つの電極の一方の電極に、前記階調レベルに応じた電位とは異なる第１電位を、前記データ線を介して供給する動作であり、前記第２動作は、前記データ線の電位と前記一方の電極における電位とを、前記第１電位と第２電位との間の電位にさせる動作であり、前記第２電位は、前記ゲートノードに供給されれば、前記第１駆動トランジスターおよび前記第２トランジスターをオフ状態にさせる電位である。
【0099】
態様１によれば、第１画素回路で第１動作が実行される場合、第２画素回路では第２動作が実行される。第１動作では、データ線の寄生容量における放電量が多くなるのに対し、第２動作では、データ線の寄生容量における放電量が抑えられる。
【0100】
なお、奇数フレーム（Ｖ_odd）が第１フレームの一例であり、（ｉ－１）行目の走査線１２が第１走査線の一例であり、ｉ行目の走査線１２が第２走査線の一例である。（ｉ－１）行ｊ列の画素回路１１０が第１画素回路の一例であり、ｉ行ｊ列の画素回路１１０が第２画素回路の一例である。
ＬＥＤ１３０が発光素子の一例であり、画素電極１３１が二つの電極のうちの一方の電極の一例であり、トランジスター１２１が駆動トランジスターの一例であり、電位Ｖorstが第１電位の一例であり、電位Ｖelがオフ電位である第２電位の一例である。電位Ｖelよりも若干低位の電位、具体的には、オフ状態であれば、第１初期化期間においてオフ電位に保持したデータ線の寄生容量に蓄積された電荷が発光素子における一方の電極に分配された後の電位が、第１電位と第２電位との間の電位の一例である。
また、水平走査期間（Ｈ_odd）が第１水平走査期間の一例であり、水平走査期間（Ｈ_even）が第２水平走査期間の一例である。
ＬＥＤ１３０が発光素子の一例であり、画素電極１３１が二つの電極のうちの一方の電極の一例であり、トランジスター１２１が駆動トランジスターの一例であり、電位Ｖorstが第１電位の一例であり、電位Ｖelがオフ電位である第２電位の一例である。電位Ｖelよりも若干低位の電位、具体的には、オフ状態であれば、第１初期化期間においてオフ電位に保持したデータ線の寄生容量に蓄積された電荷が発光素子における一方の電極に分配された後の電位が、第１電位と第２電位との間の電位の一例である。
また、水平走査期間（Ｈ_odd）が第１水平走査期間の一例であり、水平走査期間（Ｈ_even）が第２水平走査期間の一例である。
【0101】
態様１の具体的な態様２に係る電気光学装置は、一端および他端を有し、一端が前記データ線に電気的に接続され、他端が前記第１電位の給電線に電気的に接続された第１スイッチング素子を有し、前記制御回路は、前記第１初期化期間では、前記第１スイッチング素子をオン状態に制御する。
態様２によれば、第１初期化期間において第１スイッチング素子がオン状態になることによってデータ線が第１電位になる。
なお、トランジスター８６が第１スイッチング素子の一例である。
態様２によれば、第１初期化期間において第１スイッチング素子がオン状態になることによってデータ線が第１電位になる。
なお、トランジスター８６が第１スイッチング素子の一例である。
【0102】
態様２の具体的な態様３に係る電気光学装置は、一端および他端を有し、一端が前記データ線に電気的に接続され、他端がオン電位を給電する給電線に電気的に接続された第２スイッチング素子を有し、前記制御回路は、前記第１初期化期間後であって前記第１書込期間前の第３初期化期間、および、前記第２初期化期間後であって前記第２書込期間前の第４初期化期間では、前記第２スイッチング素子をオン状態に制御し、前記オン電位は、前記ゲートノードに供給されれば、前記第１駆動トランジスターおよび前記第２駆動トランジスターをオン状態にさせる電位である。
態様３によれば、第３初期化期間および第４初期化期間において、第２スイッチング素子のオン状態によって、データ線の電位とゲートノードにおける電位が、オン電位になる。
なお、トランジスター８４が第２スイッチング素子の一例である。
態様３によれば、第３初期化期間および第４初期化期間において、第２スイッチング素子のオン状態によって、データ線の電位とゲートノードにおける電位が、オン電位になる。
なお、トランジスター８４が第２スイッチング素子の一例である。
【0103】
態様３の具体的な態様４に係る電気光学装置において、前記制御回路は、前記第３初期化期間および第４初期化期間では、前記ゲートノードに前記オン電位を、前記データ線を介して供給し、前記第３初期化期間後であって前記第１書込期間よりも前の第１補償期間、および、前記第４初期化期間後であって前記第２書込期間よりも前の第２補償期間では、前記第１駆動トランジスターのゲートノードおよび前記第２駆動のゲートノードを当該第１駆動トランジスターおよび当該第２駆動トランジスターの閾値に相当する電位に収束させる。
第１（第２）補償期間においてゲートノードを第１（第２）駆動トランジスターの閾値に相当する電位に収束させるためには、当該第１（第２）補償期間の前に、第１（第２）駆動トランジスターをオン状態とさせる必要がある。態様４によれば、第１動作になるデータ線は、第２電位から第１電位に変化した後、オン電位に変化するので、データ線の寄生容量で電力が消費されるのに対し、第２動作になるデータ線は、第２電位からオン電位に変化するので、データ線の寄生容量で消費される電力が第１動作と比較して抑えられる。
第１（第２）補償期間においてゲートノードを第１（第２）駆動トランジスターの閾値に相当する電位に収束させるためには、当該第１（第２）補償期間の前に、第１（第２）駆動トランジスターをオン状態とさせる必要がある。態様４によれば、第１動作になるデータ線は、第２電位から第１電位に変化した後、オン電位に変化するので、データ線の寄生容量で電力が消費されるのに対し、第２動作になるデータ線は、第２電位からオン電位に変化するので、データ線の寄生容量で消費される電力が第１動作と比較して抑えられる。
【0104】
態様１における別の具体的な態様５に係る電気光学装置において、前記制御回路は、前記第１フレームに続く第２フレームにおいて、前記第１初期化期間では前記第２動作を実行し、前記第２初期化期間では前記第１動作を実行する。
態様５によれば、第２フレームにおいて第１動作が行われる走査線と第２動作が行われる走査線とが第１フレームから入れ替えられて平準化されるので、第２動作による表示品位の低下が目立たなくすることができる。
なお、偶数フレーム（Ｖ_even）が第２フレームの一例である。
態様５によれば、第２フレームにおいて第１動作が行われる走査線と第２動作が行われる走査線とが第１フレームから入れ替えられて平準化されるので、第２動作による表示品位の低下が目立たなくすることができる。
なお、偶数フレーム（Ｖ_even）が第２フレームの一例である。
【0105】
態様１の別の具体的な態様６において、前記制御回路は、前記第１書込期間および前記第２書込期間において、前記ゲートノードに階調レベルに応じた電位を、カップリング容量および前記データ線を介して供給する。
態様６によれば、データ線の寄生容量のみならず、カップリング容量の放電量についても抑えることができる。なお、容量素子７０がカップリング容量の一例である。
態様６によれば、データ線の寄生容量のみならず、カップリング容量の放電量についても抑えることができる。なお、容量素子７０がカップリング容量の一例である。
【0106】
態様１の別の具体的な態様７において、前記制御回路は、前記第１水平走査期間のうち、前記第１初期化期間前の第１ゲートノード初期化期間において、前記第１駆動トランジスターのゲートノードに前記第２電位を、前記データ線を介して供給し、前記第２水平走査期間のうち、前記第２初期化期間前の第２ゲートノード初期化期間において、前記第２駆動トランジスターのゲートノードに前記第２電位を、前記データ線を介して供給する。
【0107】
態様８に係る電子機器では、態様１乃至７のいずれかに係る電気光学装置を含む。
【符号の説明】
【0108】
１０…電気光学装置、１２…走査線、１４…データ線、１４ｃ…データ信号出力線、３０…制御回路、５０…データ信号出力回路、６０…補助回路、６２…トランジスター、７０…容量素子、７２…寄生容量、８０…初期化回路、８２、８４、８６…トランジスター、１１０…画素回路、１２０…走査線駆動回路、１２１～１２４…トランジスター、１３０…ＯＬＥＤ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】