特開 2024-136718 レギュレータ電圧検出回路及び半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024136718

(43)【公開日】2024-10-04

(54)【発明の名称】レギュレータ電圧検出回路及び半導体装置

(51)【国際特許分類】

   G05F 1/56 20060101AFI20240927BHJP

【ＦＩ】

G05F1/56 320C

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2023047928

(22)【出願日】2023-03-24

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001025

【氏名又は名称】弁理士法人レクスト国際特許事務所

(72)【発明者】

【氏名】藤野 隆良

【テーマコード（参考）】

5H430

【Ｆターム（参考）】

5H430BB05

5H430BB09

5H430BB11

5H430FF01

5H430FF13

5H430GG01

5H430HH03

5H430LA04

5H430LB06

(57)【要約】

【課題】半導体装置内の回路面積や消費電流を抑制できるレギュレータ電圧検出回路を提供する。
【解決手段】基準電圧に基づきレギュレータ回路から出力されたレギュレータ電圧の電圧変化を示す検出信号を出力するレギュレータ電圧検出回路は、定電流回路から電流が供給される第１端子とレギュレータ電圧を受ける第２端子とを有する負荷素子と、第１端子に接続される第１入力端子及び基準電圧を受ける第２入力端子を有し検出信号を出力するコンパレータと、を有する。
【選択図】図４

【特許請求の範囲】

【請求項1】

基準電圧に基づきレギュレータ回路から出力されたレギュレータ電圧の電圧変化を示す検出信号を出力するレギュレータ電圧検出回路であって、
定電流回路から電流が供給される第１端子と前記レギュレータ電圧を受ける第２端子とを有する負荷素子と、
前記第１端子に接続される第１入力端子及び前記基準電圧を受ける第２入力端子を有し前記検出信号を出力するコンパレータと、
を有することを特徴とするレギュレータ電圧検出回路。

【請求項2】

前記負荷素子は単一の抵抗器であることを特徴とする請求項１に記載のレギュレータ電圧検出回路。

【請求項3】

基準電圧に基づきレギュレータ回路から出力されたレギュレータ電圧の電圧変化を示す検出信号を出力するレギュレータ電圧検出回路を有する半導体装置であって、
定電流回路から電流が供給される第１端子と前記レギュレータ電圧を受ける第２端子とを有する負荷素子と、
前記第１端子に接続される第１入力端子及び前記基準電圧を受ける第２入力端子を有し前記検出信号を出力するコンパレータと、
を有することを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、レギュレータ電圧検出回路及び半導体装置に関する。

【背景技術】

【0002】

特許文献１は、レギュレータ電圧検出回路として、レギュレータ回路の出力であるレギュレータ電圧が基準電圧に対して異常か否かを検出する電源電圧検出装置の技術を開示している。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平１０－１１１３２３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献１の電源電圧検出装置のようにラダー抵抗等の抵抗分圧回路を多用するレギュレータ電圧検出回路及び半導体装置は、複雑化して半導体装置内の回路面積や消費電流が増える傾向にあるという課題があった。

【0005】

本発明は、以上の点に鑑みなされたものであり、半導体装置内の回路面積や消費電流を抑制できるレギュレータ電圧検出回路及び半導体装置を提供することを目的の一例とする。

【課題を解決するための手段】

【0006】

本発明のレギュレータ電圧検出回路は、基準電圧に基づきレギュレータ回路から出力されたレギュレータ電圧の電圧変化を示す検出信号を出力するレギュレータ電圧検出回路であって、
定電流回路から電流が供給される第１端子と前記レギュレータ電圧を受ける第２端子とを有する負荷素子と、
前記第１端子に接続される第１入力端子及び前記基準電圧を受ける第２入力端子を有し前記検出信号を出力するコンパレータと、
を有することを特徴とする。

【0007】

本発明の半導体装置は、基準電圧に基づきレギュレータ回路から出力されたレギュレータ電圧の電圧変化を示す検出信号を出力するレギュレータ電圧検出回路を有する半導体装置であって、
定電流回路から電流が供給される第１端子と前記レギュレータ電圧を受ける第２端子とを有する負荷素子と、
前記第１端子に接続される第１入力端子及び前記基準電圧を受ける第２入力端子を有し前記検出信号を出力するコンパレータと、
を有することを特徴とする。

【発明の効果】

【0008】

本発明によれば、レギュレータ電圧検出回路の半導体装置における回路面積や消費電流を抑制ができる効果が得られる。

【図面の簡単な説明】

【0009】

【図1】レギュレータ回路と実験例のレギュレータ電圧の電圧検出回路の回路図である。

【図2】レギュレータ電圧の電圧検出回路におけるレギュレータ電圧ＶＲＥＧ及び分圧電圧Ｖｔｒｅｓが時間応答で変化した場合の低下検出信号ＵＶＬＯの出力変化を示すグラフである。

【図3】レギュレータ回路と実験例のレギュレータ電圧の電圧検出回路の回路図である。

【図4】本発明の実施例のレギュレータ電圧検出回路の実施例の回路図である。

【発明を実施するための形態】

【0010】

以下、図面を参照しつつ本発明の実施例のレギュレータ電圧検出回路について実験例と共に説明する。なお、実施例及び実験例において、実質的に同一の機能及び構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

【0011】

図１は、電圧監視対象の一例としてのレギュレータ回路１と実験例の電圧検出回路１０の回路図である。

【0012】

図１に示すレギュレータ回路１は誤差増幅器（エラーアンプ）ＡＰとフィードバック抵抗Ｒ３，Ｒ４で構成される。

【0013】

誤差増幅器ＡＰの出力にはフィードバック抵抗のラダー抵抗Ｒ３，Ｒ４の抵抗Ｒ３の一方端が接続される。ラダー抵抗Ｒ３，Ｒ４の抵抗Ｒ４の他方端は接地される。ラダー抵抗Ｒ３，Ｒ４の２つの直列抵抗の所定割合で分圧された分圧電圧は中間ノードから誤差増幅器ＡＰの反転入力端子（－）に入力される。

【0014】

誤差増幅器ＡＰの非反転入力端子（＋）には基準電圧回路からの基準電圧ＶＢＧが入力される。誤差増幅器ＡＰは、基準電圧ＶＢＧとラダー抵抗からの分圧電圧（帰還電圧）を比較して、所望の電圧になるように制御されたレギュレータ電圧ＶＲＥＧを出力する。

【0015】

図１に示す実験例の電圧検出回路１０はコンパレータＣＰとラダー抵抗Ｒ１，Ｒ２で構成される。

【0016】

ラダー抵抗Ｒ１，Ｒ２の抵抗Ｒ１の一方端はレギュレータ回路１の誤差増幅器ＡＰの出力（レギュレータ電圧ＶＲＥＧ）に接続される。ラダー抵抗Ｒ１，Ｒ２の抵抗Ｒ２の他方端は接地される。ラダー抵抗Ｒ１，Ｒ２の２つの直列抵抗の所定割合で分圧された分圧電圧Ｖｔｒｅｓは中間ノードからコンパレータＣＰの反転入力端子（－）に入力される。

【0017】

コンパレータＣＰの非反転入力端子（＋）には基準電圧回路からの基準電圧ＶＢＧが入力される。このように基準電圧ＶＢＧと分圧電圧Ｖｔｒｅｓを比較するように構成された電圧検出回路１０は、低下検出信号ＵＶＬＯ（レギュレータ電圧の電圧変化を示す検出信号）を出力する。

【0018】

ラダー抵抗Ｒ１，Ｒ２による分圧電圧Ｖｔｒｅｓは下記式で示される。

【0019】

【数1】

【0020】

ここで、レギュレータ電圧ＶＲＥＧ及び分圧電圧Ｖｔｒｅｓが時間応答で変化した場合の低下検出信号ＵＶＬＯの出力を図２に示す。基準電圧ＶＢＧに対する分圧電圧Ｖｔｒｅｓの変化がＶｔｒｅｓ＞ＶＢＧ時は、ＵＶＬＯ＝Ｌとなり、同変化がＶｔｒｅｓ＜ＶＢＧ時はＵＶＬＯ＝Ｈとなり低下が検出される。

【0021】

ここで、レギュレータ電圧検出回路の精度の指標となる低下検出閾値電圧ＶＲＤを考慮する。例えば、基準電圧ＶＢＧ＝１．２５Ｖ、低下検出閾値電圧ＶＲＤ＝１．３Ｖとすると、ラダー抵抗Ｒ１，Ｒ２の抵抗比は下記式より求められる。

【0022】

【数2】

【0023】

これにより、下記式の範囲であれば、任意に低下検出閾値電圧ＶＲＤを設定できる。

【0024】

【数3】

【0025】

このように、実験例の電圧検出回路１０では低下検出閾値電圧をＶＲＤ、基準電圧をＶＢＧとすると０＜ＶＢＧ／ＶＲＤ≦１の条件でしか設定できない。例えば、低下検出閾値電圧ＶＲＤ＝１．２Ｖにするために、図３に示すような、基準電圧回路と電圧検出回路１０の間に、例えば、補助回路Ｓ（非反転入力端に基準電圧ＶＢＧを受け自身の反転入力端と出力端が接続されているボルテージフォロワのバッファアンプＦとバッファアンプＦの出力端子から分圧電圧をレギュレータ回路１に送るラダー抵抗Ｒ５，Ｒ６）を設け低下検出用基準電圧が必要になる。そのため、低下検出閾値電圧ＶＲＤは基準電圧ＶＢＧより低い値に無条件で設定できず、低下検出用の基準電圧が必要になり、半導体装置内の回路面積と消費電流が増加する虞がある。

【0026】

そこで、低下検出閾値電圧ＶＲＤをより広い範囲にすることができるように、本実施例の半導体装置に形成されるレギュレータ電圧検出回路１００において、低下検出信号ＵＶＬＯを出力するコンパレータＣＰに基準電圧ＶＢＧと、レギュレータ電圧ＶＲＥＧを基準としたバイアス電流Ｉと抵抗Ｒの第１電圧Ｖｔｒｅｓ１が入力される構成としている。

【0027】

すなわち、本実施例のレギュレータ電圧検出回路１００は、図４に示すように、定電流回路Ｉ１からバイアス電流Ｉ１が供給される第１端子Ｔ１とレギュレータ電圧ＶＲＥＧを受ける第２端子Ｔ２とを有する抵抗Ｒ（負荷素子）と、第１端子Ｔ１に接続される反転入力端子（－）（第１入力端子）及び基準電圧ＶＢＧを受ける非反転入力端子（＋）（第２入力端子）を有し、それらを比較して検出信号（低下検出信号ＵＶＬＯ）を出力するコンパレータＣＰと、を有する構成としている。

【0028】

図４に示すように、レギュレータ電圧検出回路１００のコンパレータＣＰは、基準電圧ＶＢＧとレギュレータ電圧ＶＲＥＧを基準とした抵抗Ｒの第１端子Ｔ１の第１電圧Ｖｔｒｅｓ１とがそれぞれ非反転入力端子（＋）と反転入力端子（－）に入力される。

【0029】

抵抗Ｒの第１端子Ｔ１による第１電圧Ｖｔｒｅｓ１は下記式で示される。

【0030】

【数4】

【0031】

ここで、第１電圧Ｖｔｒｅｓ１が時間応答で変化した場合、基準電圧ＶＢＧに対する第１電圧Ｖｔｒｅｓ１の変化がｔｒｅｓ１＞ＶＢＧ時は、ＵＶＬＯ＝Ｌとなり、同変化がｔｒｅｓ１＜ＶＢＧ時はＵＶＬＯ＝Ｈとなり低下が検出される。

【0032】

ここで、基準電圧ＶＢＧ＝１．２５Ｖ、低下検出閾値電圧ＶＲＤ＝１．２Ｖとすると、抵抗Ｒとバイアス電流Ｉ１都による電圧は下記式より求められる。

【0033】

【数5】

【0034】

さらに、バイアス電流Ｉ１＝１００ｎＡとすると、抵抗Ｒは下記式で示される。

【0035】

【数6】

【0036】

これにより、下記式で示される範囲でも低下検出閾値電圧ＶＲＤを調整できるようになる。

【0037】

【数7】

【0038】

また、本実施例のレギュレータ電圧検出回路１００によれば、抵抗Ｒにより、レギュレータ電圧ＶＲＥＧを基準とした第１電圧Ｖｔｒｅｓ１を作ることで、低下検出用基準電圧（図３、参照）を作る必要がないため、半導体装置内の回路面積と消費電流が削減できる。

【0039】

本実施例のレギュレータ電圧検出回路１００では、レギュレータ電圧ＶＲＥＧを基準として第１電圧Ｖｔｒｅｓ１を作るので、低下検出閾値電圧ＶＲＤを基準電圧ＶＢＧより低い値に設定したい場合に、上記の削減効果を発揮できる。

【0040】

さらに、本実施例のレギュレータ電圧検出回路１００の抵抗Ｒのる第１端子Ｔ１の出力レベルは僅かであり、レギュレータ電圧検出回路１００の出力に実質的な影響を与えることはなく、安定した電源電圧監視が可能になる。

【符号の説明】

【0041】

１００ レギュレータ電圧検出回路
Ｉ１ 定電流回路
Ｔ１ 第１端子
Ｔ２ 第２端子
Ｒ 抵抗（負荷素子）
ＣＰ コンパレータ

【図1】

【図2】

【図3】

【図4】